チップ型積層キャパシタ
【課題】本発明は、小型化及び高容量化を具現するとともに、音響ノイズを低減するチップ型積層キャパシタに関する。
【解決手段】本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの10倍以上であり、3μm以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第1及び第2外部電極と、一端は上記第2外部電極が形成される上記セラミック本体の一端部面と第1マージンを形成し、他端は第1外部電極に引き出される第1内部電極と、一端は上記第1外部電極が形成される上記セラミック本体の他端部面と第2マージンを形成し、他端は第2外部電極に引き出される第2内部電極と、を含み、上記第1マージンと第2マージンとは、200μm以下の条件で相違する幅を有することができる。
【解決手段】本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの10倍以上であり、3μm以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第1及び第2外部電極と、一端は上記第2外部電極が形成される上記セラミック本体の一端部面と第1マージンを形成し、他端は第1外部電極に引き出される第1内部電極と、一端は上記第1外部電極が形成される上記セラミック本体の他端部面と第2マージンを形成し、他端は第2外部電極に引き出される第2内部電極と、を含み、上記第1マージンと第2マージンとは、200μm以下の条件で相違する幅を有することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、小型化及び高容量化を具現するとともに、音響ノイズを低減するチップ型積層キャパシタに関する。
【背景技術】
【0002】
電子製品が小型化及び多機能化するに伴い、上記電子製品に内蔵されるチップ型積層キャパシタにおいても小型化及び高容量化が求められている。
【0003】
チップ型積層キャパシタを小型化及び高容量化するために、誘電体層を形成するセラミック材料としてチタン酸バリウムのような高誘電率の材料を用いる必要性がある。高誘電率の材料で製造された誘電体層を有したチップ型積層キャパシタに電圧変動が発生する場合、内部電極の間の誘電体層の圧電性によりチップ型積層キャパシタに振動が発生する。
【0004】
上記振動は、誘電体層の誘電率が高いほど、また、同一の静電容量を基準にチップのサイズが相対的に大きい場合、顕著になる傾向がある。上記振動は、上記チップ型積層キャパシタの外部電極から上記チップ型積層キャパシタが実装された回路基板に伝達される。この際、上記回路基板が振動して共鳴が発生する。
【0005】
即ち、上記回路基板の振動によって発生する共鳴が可聴周波数(20〜20000Hz)領域に含まれると、その振動音が人に不快感を与えるようになり、このような音を音響ノイズ(acoustic noise)という。
【0006】
しかし、強誘電体を材料として用いる積層セラミックキャパシタの圧電現象による振動音(acoustic noise)が、一部電子装置において深刻な問題となっている。
【0007】
このような振動音は、積層セラミックキャパシタが実装される電子装置の騒音発生の原因となるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の目的は、誘電体層の誘電率を低め、厚さが顕著に減少された場合にも、音響ノイズが低減されたチップ型積層キャパシタを提供することにある。
【課題を解決するための手段】
【0009】
本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの10倍以上であり、3μm以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第1及び第2外部電極と、一端は上記第2外部電極が形成される上記セラミック本体の一端部面と第1マージンを形成し、他端は第1外部電極に引き出される第1内部電極と、一端は上記第1外部電極が形成される上記セラミック本体の他端部面と第2マージンを形成し、他端は第2外部電極に引き出される第2内部電極と、を含み、上記第1マージンと第2マージンとは、200μm以下の条件で相違する幅を有することができる。
【0010】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2外部電極は、上記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有し、上記セラミック本体のL−W平面上の上記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(1)を満たすことができる。
【0011】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (1)
【0012】
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0013】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2内部電極は、上記誘電体層を介在し重なって対向する容量形成部と上記第1及び第2外部電極に引き出される引き出し部とを含み、上記容量形成部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、W−T平面上の上記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(2)を満たすことができる。
【0014】
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (2)
【0015】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0016】
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(3)を満たすことができる。
【0017】
2.5%≦Z=│X×Y│≦10.5% (3)
【0018】
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違することができる。
【0019】
他の側面において、本発明の一実施例によるチップ型積層キャパシタは、六面体状のセラミック本体の長さ方向の両端部を覆うように形成される第1及び第2外部電極と、誘電体層を介在し重なって対向する第1及び第2容量形成部と上記第1及び第2外部電極を連結する第1及び第2引き出し部とを含む第1及び第2内部電極と、を含み、上記第1及び第2内部電極は、誘電体層を介在して交互に上部及び下部ダミー誘電体層まで積層され、上記第1及び第2容量形成部の端部と上記セラミック本体の両端部とが成す第1マージン及び第2マージンは、200μm以下の条件で相違する幅を有することができる。
【0020】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2容量形成部と上記第1及び第2引き出し部の幅は、同一であることができる。
【0021】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2引き出し部の幅は同一であり、上記第1及び第2容量形成部の幅より小さいことができる。
【0022】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2引き出し部は、上記第1及び第2外部電極に向かう方向に連続的に減少する幅を有することができる。
【0023】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2外部電極は、上記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有することができる。
【0024】
また、本発明の一実施例によるチップ型積層キャパシタの上記セラミック本体のL−W平面上の上記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(4)を満たすことができる。
【0025】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (4)
【0026】
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0027】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2容量形成部の両側端部とW−T平面上で上記セラミック本体の側面部とが成す第3マージン及び第4マージンは相違することができる。
【0028】
また、本発明の一実施例によるチップ型積層キャパシタのW−T平面上の上記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(5)を満たすことができる。
【0029】
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (5)
【0030】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0031】
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(6)を満たすことができる。
【0032】
2.5%≦Z=│X×Y│≦10.5% (6)
【0033】
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違することができる。
【0034】
一方、また他の側面での本発明の一実施例によるチップ型積層キャパシタは、3μm以下の厚さを有する誘電体層を介在して配置される第1及び第2内部電極を含むセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、上記第1及び第2内部電極に夫々連結される第1及び第2外部電極と、を含み、上記第1及び第2内部電極の間に配置されるグレインの数は、誘電体層の厚さ方向に10個以上であり、下記の条件(7)を満たすことができる。
【0035】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (7)
【0036】
ここで、M1は第1内部電極の端部と第2外部電極が形成されるセラミック本体の一端部面との間のマージン(第1マージン)、M2は第2内部電極の端部と第1外部電極が形成されるセラミック本体の一端部面との間のマージン(第2マージン)、A1、A2は第1外部電極及び第2外部電極がセラミック本体の長さ方向の両端部から長さ方向の内側に形成される第1及び第2バンド部の長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0037】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2内部電極は、上記誘電体層を介在し重なって対向する容量形成部と上記第1及び第2外部電極に引き出される引き出し部とを含み、上記容量形成部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、W−T平面上の上記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(8)を満たすことができる。
【0038】
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (8)
【0039】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0040】
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(9)を満たすことができる。
【0041】
2.5%≦Z=│X×Y│≦10.5% (9)
【0042】
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違することができる。
【発明の効果】
【0043】
本発明の一実施例によるチップ型積層キャパシタによると、誘電率が低い誘電体層の厚さが、特に、3μm以下である小型高容量のチップ型積層キャパシタで、音響ノイズが顕著に減少する。
【図面の簡単な説明】
【0044】
【図1】本発明の一実施例によるチップ型積層キャパシタの概略部分切開斜視図である。
【図2】図1のII−II’線の切断面を図示した概略図である。
【図3】図1のIII−III’線の切断面を図示した概略図である。
【図4】図1のチップ型積層キャパシタを分解して図示した概略斜視図である。
【図5】誘電体層上に形成される内部電極の積層形態の第1実施例を図示した概略平面図である。
【図6】誘電体層上に形成される内部電極の積層形態の第2実施例を図示した概略平面図である。
【図7】誘電体層上に形成される内部電極の積層形態の第3実施例を図示した概略平面図である。
【図8】図5の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【図9】図6の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【図10】図7の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【図11】本発明のバンド部の長さを測定するために図示した概略断面図である。
【発明を実施するための形態】
【0045】
以下、図面を参照して本発明の具体的な実施例を詳細に説明する。但し、本発明の思想は提示される実施例に制限されず、本発明の思想を理解する当業者は同一の思想の範囲内で他の構成要素の追加、変更、削除等によって、退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施形態を容易に提案することができ、これも本発明の思想の範囲内に含まれる。
【0046】
また、各実施例の図面に示す同一の思想の範囲内における機能が同一の構成要素は、同一の参照符号を用いて説明する。
【0047】
チップ型積層セラミックキャパシタ
図1は本発明の一実施例によるチップ型積層キャパシタの概略部分切開斜視図であり、図2は図1のII−II’線の切断面を図示した概略図であり、図3は図1のIII−III’線の切断面を図示した概略図であり、図4は図1のチップ型積層キャパシタを分解して図示した概略斜視図である。
【0048】
図1から図4を参照すると、チップ型積層キャパシタ10は、セラミック本体12と、第1及び第2外部電極14、16と、内部電極20と、を含むことができる。
【0049】
上記セラミック本体12は、セラミックグリーンシート上に内部電極20を形成するために導電性ペーストを塗布し、上記内部電極20が形成されたセラミックグリーンシートを積層した後焼成することにより製造されることができる。上記セラミック本体12は、多数の誘電体層40と内部電極20とが繰り返し積層されて形成されることができる。
【0050】
上記セラミック本体12は六面体状からなることができる。チップの焼成時におけるセラミック粉末の焼成収縮により、セラミック本体12は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。
【0051】
本発明の実施例を明確に説明するために六面体の方向を定義すると、図1に示されたL、W及びTは、夫々長さ方向、幅方向、厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層された積層方向と同一の概念として用いられることができる。
【0052】
図1の実施例は、長さ方向の長さが幅方向や厚さ方向の長さより長い直方体状を有するチップ型積層キャパシタ10である。
【0053】
上記誘電体層40を成す材料として、高容量化のために高誘電率を有するセラミック粉末を用いて形成されることができる。上記セラミック粉末は、これに制限されるものではないが、例えばチタン酸バリウム(BaTiO3)系粉末またはチタン酸ストロンチウム(SrTiO3)系粉末などを用いることができる。
【0054】
また、平均サイズが小さい強誘電体セラミック粉末を用いて焼成した後、グレインサイズを小さくすると、強誘電体の誘電率を低減することができる。本発明は誘電体層の誘電率によって制限されるものではない。
【0055】
本実施例において、誘電体層40は3μm以下の厚さ(td)を有し、上記誘電体層40を成すセラミックグレイン42の平均サイズは0.3μm以下であることができる。即ち、上記誘電体層40は、焼成されたチップ型積層キャパシタ10の一つの誘電体層40に含まれるグレイン42の平均サイズの10倍以上であることができる。
【0056】
ここで、誘電体層40の厚さ(td)は、内部電極20の間に配置される一つの誘電体層40の平均厚さを意味することができる。
【0057】
上記誘電体層40の厚さは、図2に示すように、セラミック本体12の長さ方向の断面を走査型電子顕微鏡(SEM;Scanning Eletron Microscope)でイメージスキャンして測定することができる。例えば、上記セラミック本体12の幅方向(W)の中心部で切断した長さ方向及び厚さ方向(L−T)の断面を走査型電子顕微鏡(SEM;Scanning Eletron Microscope)でスキャンしたイメージから抽出された任意の誘電体層40に対して、長さ方向に等間隔である30個の地点でその厚さを測定することにより平均値を測定することができる。上記等間隔である30個の地点は、第1及び第2内部電極22、24が重なる領域を意味する容量形成部で測定されることができる。また、このような平均値の測定を10個以上の誘電体層40に拡張して平均値を測定すると、誘電体層の厚さをさらに一般化することができる。
【0058】
また、上記誘電体層40の厚さは、長さ方向(L)の中心部で切断した幅方向及び厚さ方向(W−T)の断面を走査型電子顕微鏡でスキャンしたイメージからも測定することができる。
【0059】
ここで、セラミック本体12の幅方向(W)または長さ方向(L)の中心部は、上記セラミック本体12の幅方向(W)または長さ方向(L)の中心点から上記セラミック本体12の幅または長さの30%範囲内の地点に規定することができる。
【0060】
一方、上記誘電体層40のグレイン42の平均サイズは、走査型電子顕微鏡(SEM)で抽出された誘電体層の断面写真を分析して測定することができる。例えば、ASTM(American Society for Testing and Materials)E112で規定するグレインの平均サイズ標準測定方法を支援するグレインサイズ測定ソフトウェアを利用して、誘電体層40のグレイン42の平均サイズを測定することができる。
【0061】
本発明の一実施例の場合は、グレイン42の平均サイズを減らすことによりセラミック誘電率を低減させることができる。また、誘電体層40の厚さを3μm以下に設定することにより、同一のチップサイズにおいて誘電体層40を多く積層することができる。従って、小型化されたチップでの高容量化が可能になる。
【0062】
上記内部電極20は第1内部電極22と第2内部電極24とを含むことができ、上記第1及び第2内部電極22、24は夫々第1及び第2外部電極14、16に電気的に連結されることができる。
【0063】
一方、音響ノイズの減少のために、誘電体層40の厚さ(td)を減少させるとともに誘電体層40内のグレイン42の平均サイズを減少させることにより、低誘電率化することができる。
【0064】
このように、誘電体層40の厚さ(td)及びグレインの平均サイズを減らすことにより積層セラミックキャパシタ10を低誘電率化すると、音響ノイズが低減される。
【0065】
しかし、上記セラミック本体12内で、第1及び第2内部電極22、24の間の距離、即ち、誘電体層40の厚さを3μm以下に製造し、上記誘電体層40内にグレイン数が10個以上製造された積層セラミックキャパシタ10では、音響ノイズの低減効果が顕著に減少した。
【0066】
これは、下記の表1からさらに明確に分かる。
【0067】
【表1】
【0068】
ここで、実験対象となった試料は下記のように製作された。
【0069】
まず、チタン酸バリウム(BaTiO3)などの粉末を含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥し、複数の実験条件に必要な厚さに製造された複数個のセラミックグリーンシートを準備し、これにより誘電体層を形成する。
【0070】
次に、スクリーンを利用して、上記グリーンシート上にニッケル内部電極用導電性ペーストで内部電極を形成した後、370層を積層し、カバー層の厚さが相違するように、即ち10〜100μmになるようにセラミック積層体を製造した。
【0071】
上記セラミック積層体を85℃で1000kgf/cm2の圧力条件で等圧圧縮成形(isostatic pressing)した。
【0072】
圧着が完了したセラミック積層体を個別チップの形態に切断し、切断されたチップは大気雰囲気で230℃、60時間維持して脱バインダを行った。その後、1200℃で内部電極が酸化されないようにNi/NiO平衡酸素分圧より低い10−11atm〜10−10atmの酸素分圧下の還元雰囲気で焼成した。焼成後のチップサイズは3.2mm×1.6mm×1.6mm(L×W×T)であり、誘電体層の厚さ(td)及びグレインサイズ(Dc)は上記表のとおりである。
【0073】
表1を参照すると、試料1−4のように誘電体の厚さが4.3μmの条件下でグレインサイズを減らして低誘電率化する場合は、振動音の大きさが顕著に減少することが分かる。しかし、試料5−12のように誘電体の厚さが約3μm以下の条件でグレインサイズを減らして低誘電率化する場合には、td/Dc、即ち、誘電体の厚さに対するグレインサイズの比が1/10以下の場合にも振動音の減少効果が微少であることが分かる。
【0074】
従って、誘電体の厚さが薄型化された場合、振動音の減少効果をより大きくするためには、グレインサイズの減少の他に別の条件を付加することが必要であるということが分かる。
【0075】
本発明の一実施例によると、上記第1及び第2内部電極22、24は、誘電体層40を介在して交互に繰り返し積層されることができる。図2において、L−T平面上での切断面には、一つの誘電体層40を介在して第1及び第2内部電極22、24が重なっている全体部分である活性層250と、上記活性層250の厚さ方向の上部及び下部を規定し、上記活性層250を保護するダミー誘電体層422、424と、上記活性層250を構成することができない第1内部電極22及び第2内部電極24の部分で、第1及び第2外部電極14、16と電気的に連結される第1及び第2引き出し部228、248と、が表れている。
【0076】
特に、活性層250を成して静電容量の形成に寄与する第1及び第2内部電極22、24部分夫々を、第1及び第2容量形成部226、246に規定することができる。
【0077】
ここで、チップ型積層セラミックキャパシタ10内に電界が加えられると、圧電性及び電歪性による歪み変形がチップ型積層セラミックキャパシタの容量を形成する容量形成部226、246によって発生し、容量形成部226、246を除くマージン部は上記歪み変形を抑制する役割をする。
【0078】
上記第1及び第2外部電極14、16は、直方体状のセラミック本体12の長さ方向の両端部に形成されることができる。上記第1及び第2外部電極14、16は、相違する極性を有し、上記誘電体層40を介在して対向する第1内部電極22と第2内部電極24とに電気的に連結されることができる。
【0079】
上記第1及び第2外部電極14、16は、上記セラミック本体12のL−W平面及びL−T平面視において、上記セラミック本体12の長さ方向の両端部から長さ方向の内側に夫々延長されて形成されることができる。
【0080】
図2に図示されたように、セラミック本体12の長さ方向の両端部122、124から夫々上記セラミック本体12の長さ方向(L)の内側に夫々延長された部分を、第1及び第2バンド部142、162とすることができる。この際、上記第1及び第2バンド部142、162の幅は、同一または相違することができる。
【0081】
ここで、上記第1及び第2バンド部142、162の長さA1、A2の測定について、図11を参照して説明する。
【0082】
図11は図2のように、上記セラミック本体12の幅方向(W)の中心部で切断した長さ方向及び厚さ方向(L−T)の断面を概略的に図示した断面図である。
【0083】
上記セラミック本体12のL−T方向の断面を参照すると、第1外部電極14の第1バンド部142の長さA1は、上記セラミック本体12の厚さ方向の上下端部面126、128の厚さ方向の中心点Cp1、Cp2を延長した中心線Cにおいて、厚さ方向に垂直に延長した仮想線xx'から上記第1バンド部142までの距離に規定されることができる。
【0084】
また、上記第2バンド部162の長さAも、中心線Cにおいて厚さ方向に垂直に延長した仮想線yy'から上記第2バンド部162までの距離に規定されることができる。
【0085】
ここで、上記第1バンド部142までの距離及び第2バンド部162までの距離とは、上記セラミック本体12に形成される上記第1及び第2バンド部142、162の長さ方向の最内側地点までの距離を意味する。
【0086】
図2及び図4を参照すると、上記第1及び第2容量形成部226、246の端部と上記セラミック本体12の両端部面122、124とが成す第1マージンM1及び第2マージンM2の長さが、相違することができる。
【0087】
この際、上記第1及び第2容量形成部226、246の端部と上記セラミック本体12の両端部122、124とが成す第1マージンM1及び第2マージンM2の長さを相違するように形成することにより、チップ型積層セラミックキャパシタ10の歪み変形による振動が回路基板に伝達される時、力の不均衡を発生させるようになる。このような力の不均衡は回路基板の振動を抑制し、チップ型積層セラミックキャパシタ10で発生する音響ノイズを減少させる。
【0088】
ここで、上記第1及び第2マージンM1、M2は、容量形成のために夫々200μmを超えないようにし、高い容量形成に寄与することができる。
【0089】
図3及び図4を参照すると、第1及び第2容量形成部226、246とセラミック本体12の幅方向の端部とが成す第3マージンM3及び第4マージンM4も相違するように形成されることができる。
【0090】
このようなマージン不均衡も、第1マージンM1及び第2マージンM2と同一の理由により、チップ型積層セラミックキャパシタ10で発生する音響ノイズを減少させることができる。
【0091】
小型化及び高容量化を具現し、音響ノイズを減少するための本実施例によるチップ型積層セラミックキャパシタ10において、上記第1から第4マージンM1、M2、M3、M4と第1及び第2バンド部142、162が下記の条件を満たすと、チップ型積層キャパシタ10における音響ノイズを減らすことができるとともに、マージンがなくなることにより発生する可能性のある耐湿負荷NG率が向上されることができる。
【0092】
まず、第1及び第2マージンM1、M2の不均衡率Xは、下記の条件を満たすことができる。
【0093】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (1)
【0094】
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、aveは平均を意味する関数で、一例としてave(x、y)=x+y/2を意味することができる。
【0095】
Xが5%未満の場合は音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Xが40%超過の場合は振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0096】
また、上記第3マージンM3と第マージンM4に対するマージン不均衡率Yが、下記の条件 (2)を満たすことができる。
【0097】
5%≦Y=│M2−M1│/ave(M1、M2)≦40% (2)
【0098】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を意味する関数で、一例としてave(x、y)=x+y/2を意味することができる。
【0099】
Yが5%未満の場合は音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Yが40%超過の場合は振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0100】
また、上記マージン不均衡率X及びYを考慮した全体マージン不均衡率Zは、下記の条件(3)を満たすことができる。
【0101】
2.5%≦Z=│X×Y│≦10.5% (3)
【0102】
ここで、全体マージン不均衡率Zは、音響ノイズ減少に影響を与える変数になることができる。
【0103】
Zが2.5%未満の場合は音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Zが10.5%超過の場合は振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0104】
以下、本発明の実施例及び比較例の実験データを参照して、本発明の実施例をより具体的に説明する。
【0105】
実験例
本発明の実施例及び比較例による積層セラミックキャパシタは下記のように製作された。
【0106】
チタン酸バリウム(BaTiO3)などの粉末を含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥し、3.9μmの厚さに製造された複数個のセラミックグリーンシートを準備する。
【0107】
次に、上記セラミックグリーンシート上に、マージンが非対称であるパターンが形成されるようにするスクリーンを利用して、ニッケル内部電極用導電性ペーストを塗布して内部電極を形成する。
【0108】
上記セラミックグリーンシートを370層積層し、この積層体を85℃で1000kgf/cm2の圧力条件で等圧圧縮成形(isostatic pressing)した。圧着が完了したセラミック積層体を個別チップの形態に切断し、切断されたチップは大気雰囲気で230℃、60時間維持して脱バインダを行った。
【0109】
その後、1200℃で内部電極が酸化されないようにNi/NiO平衡酸素分圧より低い10−11atm 〜10−10atmの酸素分圧下の還元雰囲気で焼成した。焼成後の誘電体層の厚さは2.7μm、焼成後の誘電体層のグレインの平均サイズは0.27μm、焼成後のチップサイズは3.2mm×1.6mm×1.6mm(L×W×T)であった。
【0110】
次に、外部電極の形成、メッキなどの工程を経て積層セラミックキャパシタを製作した。
【0111】
ここで、上記積層セラミックキャパシタの試料は、マージン部の非対称比率によって多様に製作された。
【0112】
下記の表2から表4は、セラミック本体の断面に対するマージン部の非対称による振動音、耐湿負荷NG率を比較した表である。振動音は、定格電圧の1/2に当たるDC電圧に3Vppのパルス波を印加し、無響室で騒音を直接測定した。また、耐湿負荷NG率は、400個のサンプルに対して、40℃、相対湿度95%下で25VのDC電圧を印加し、100時間以内に絶縁抵抗が2.5x06以下に低くなったサンプル数を百分率で示したものである。
【0113】
【表2】
*:比較例、M1、M2:L−T切断面での第1及び第2マージン、A1、A2:セラミック本体の長さ方向の端部から長さ方向の内側に延長された外部電極のバンド部、X:M1とM2のマージン不均衡率。X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)。
【0114】
表2を参照すると、試料1、2、7及び8は比較例であり、試料3から7は実施例である。
【0115】
本発明の実施例に該当する試料3から7は、M1とM2のマージン不均衡率Xが5%〜40%で、35dB以下の低い振動音を発生するだけでなく、セラミック本体12の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
【0116】
Xが5%未満の比較例1及び2の場合は、音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Xが40%超過の比較例7及び8の場合は、振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0117】
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷NG率の危険を減らすことができる。
【0118】
【表3】
*:比較例、M3、M4:W−T切断面での第3及び第4マージン、Y:M3とM4のマージン不均衡率。Y=│M2−M1│/ave(M1、M2)。
【0119】
表3を参照すると、試料11、12、17及び18は比較例であり、試料13から17は実施例である。
【0120】
本発明の実施例に該当する試料13から17は、M3とM4のマージン不均衡率Yが5%〜40%で、35dB以下の低い振動音を発生するだけでなく、セラミック本体12の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
【0121】
Yが5%未満の比較例11及び12の場合は、音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Yが40%超過の比較例17及び18の場合は、振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0122】
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷NG率の危険を減らすことができる。
【0123】
【表4】
*:比較例、M1、M2:第1及び第2マージン、M3、M4:第3及び第4マージン、A1、A2:セラミック本体の長さ方向の端部から長さ方向の内側に延長された外部電極のバンド部、X:M1とM2のマージン不均衡率。X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)、Y:M3とM4のマージン不均衡率。Y=│M2−M1│/ave(M1、M2)、Z:全体マージン不均衡率、Z=│X×Y│。
【0124】
表4の試料の夫々のマージン部の長さM1、M2、M3、M4の測定は、長さ方向及び幅方向(L−W)でセラミック本体を研磨して表れる断面のイメージを利用した。この際、薄い誘電体層を介在して重なる二つの層の内部電極は、一つのセラミック本体のL−W平面写真によって確認することができる。
【0125】
表4を参照すると、試料21、22、27及び28は比較例であり、試料23から27は実施例である。
【0126】
本発明の実施例に該当する試料23から27は、全体マージン不均衡率、Zが2.5%〜10%で、35dB以下の低い振動音を発生するだけでなく、セラミック本体12の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
【0127】
Zが2.5%未満の比較例21及び22の場合は、音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Zが10.5%超過の比較例27及び28の場合は、振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0128】
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷NG率の危険を減らすことができる。
【0129】
変形例
図5は誘電体層上に形成される内部電極の積層形態の第1実施例を図示した概略平面図であり、図8は図5の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【0130】
図6は誘電体層上に形成される内部電極の積層形態の第2実施例を図示した概略平面図であり、図9は図6の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【0131】
また、図7は誘電体層上に形成される内部電極の積層形態の第3実施例を図示した概略平面図であり、図10は図7の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【0132】
図5及び図8の実施例は本発明の実施例と同様に、容量形成部226、246と引き出し部228、248の幅が同一の場合である。
【0133】
図6及び図9の実施例及び図7及び図10の実施例は、図5及び図8の実施例と異なって、第1及び第2内部電極22、24の第1及び第2容量形成部226、246と第1及び第2引き出し部228、248の幅が相違する場合である。
【0134】
図6及び図9の実施例は、上記第1及び第2容量形成部226、246の幅と第1及び第2引き出し部228、248の幅夫々は均一に形成され、第1及び第2容量形成部226、246の幅に比べ第1及び第2引き出し部228、248の幅は小さく設定した。
【0135】
また、L−W平面上で、第1及び第2引き出し部228、248とセラミック本体12の幅方向の端部とが成す第5マージンM5及び第6マージンM6も相違するように形成されることができる。
【0136】
相違するように形成される第5マージンM5及び第6マージンM6は、容量形成部とセラミック本体の外部面との間に形成される第1から第4マージンM1、M2、M3、M4の振動抑制力を補完することができる。
【0137】
一方、図7及び図10の実施例は、上記第1及び第2容量形成部226、246の幅が同一であるが、第1及び第2引き出し部228、248夫々は長さ方向の両端部に向かって幅が連続的に減少することができる。但し、連続的に減少する傾きを相違するようにし、第5マージンM5及び第6マージンM6を相違するように形成することができる。
【0138】
この場合も、図6及び図9の実施例と同様に、相違するように形成される第5マージンM5及び第6マージンM6は、容量形成部とセラミック本体の外部面との間に形成される第1から第4マージンM1、M2、M3、M4の振動抑制力を補完することができる。
【符号の説明】
【0139】
10 チップ型積層キャパシタ
14、16 第1及び第2外部電極
20 内部電極
40 誘電体層
42 グレイン
M1、M2、M3、M4、M5、M6 第1から第6マージン
A1、A2 第1及び第2バンド部の長さ
【技術分野】
【0001】
本発明は、小型化及び高容量化を具現するとともに、音響ノイズを低減するチップ型積層キャパシタに関する。
【背景技術】
【0002】
電子製品が小型化及び多機能化するに伴い、上記電子製品に内蔵されるチップ型積層キャパシタにおいても小型化及び高容量化が求められている。
【0003】
チップ型積層キャパシタを小型化及び高容量化するために、誘電体層を形成するセラミック材料としてチタン酸バリウムのような高誘電率の材料を用いる必要性がある。高誘電率の材料で製造された誘電体層を有したチップ型積層キャパシタに電圧変動が発生する場合、内部電極の間の誘電体層の圧電性によりチップ型積層キャパシタに振動が発生する。
【0004】
上記振動は、誘電体層の誘電率が高いほど、また、同一の静電容量を基準にチップのサイズが相対的に大きい場合、顕著になる傾向がある。上記振動は、上記チップ型積層キャパシタの外部電極から上記チップ型積層キャパシタが実装された回路基板に伝達される。この際、上記回路基板が振動して共鳴が発生する。
【0005】
即ち、上記回路基板の振動によって発生する共鳴が可聴周波数(20〜20000Hz)領域に含まれると、その振動音が人に不快感を与えるようになり、このような音を音響ノイズ(acoustic noise)という。
【0006】
しかし、強誘電体を材料として用いる積層セラミックキャパシタの圧電現象による振動音(acoustic noise)が、一部電子装置において深刻な問題となっている。
【0007】
このような振動音は、積層セラミックキャパシタが実装される電子装置の騒音発生の原因となるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の目的は、誘電体層の誘電率を低め、厚さが顕著に減少された場合にも、音響ノイズが低減されたチップ型積層キャパシタを提供することにある。
【課題を解決するための手段】
【0009】
本発明の一実施例によるチップ型積層キャパシタは、グレインの平均サイズの10倍以上であり、3μm以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第1及び第2外部電極と、一端は上記第2外部電極が形成される上記セラミック本体の一端部面と第1マージンを形成し、他端は第1外部電極に引き出される第1内部電極と、一端は上記第1外部電極が形成される上記セラミック本体の他端部面と第2マージンを形成し、他端は第2外部電極に引き出される第2内部電極と、を含み、上記第1マージンと第2マージンとは、200μm以下の条件で相違する幅を有することができる。
【0010】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2外部電極は、上記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有し、上記セラミック本体のL−W平面上の上記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(1)を満たすことができる。
【0011】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (1)
【0012】
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0013】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2内部電極は、上記誘電体層を介在し重なって対向する容量形成部と上記第1及び第2外部電極に引き出される引き出し部とを含み、上記容量形成部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、W−T平面上の上記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(2)を満たすことができる。
【0014】
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (2)
【0015】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0016】
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(3)を満たすことができる。
【0017】
2.5%≦Z=│X×Y│≦10.5% (3)
【0018】
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違することができる。
【0019】
他の側面において、本発明の一実施例によるチップ型積層キャパシタは、六面体状のセラミック本体の長さ方向の両端部を覆うように形成される第1及び第2外部電極と、誘電体層を介在し重なって対向する第1及び第2容量形成部と上記第1及び第2外部電極を連結する第1及び第2引き出し部とを含む第1及び第2内部電極と、を含み、上記第1及び第2内部電極は、誘電体層を介在して交互に上部及び下部ダミー誘電体層まで積層され、上記第1及び第2容量形成部の端部と上記セラミック本体の両端部とが成す第1マージン及び第2マージンは、200μm以下の条件で相違する幅を有することができる。
【0020】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2容量形成部と上記第1及び第2引き出し部の幅は、同一であることができる。
【0021】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2引き出し部の幅は同一であり、上記第1及び第2容量形成部の幅より小さいことができる。
【0022】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2引き出し部は、上記第1及び第2外部電極に向かう方向に連続的に減少する幅を有することができる。
【0023】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2外部電極は、上記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有することができる。
【0024】
また、本発明の一実施例によるチップ型積層キャパシタの上記セラミック本体のL−W平面上の上記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(4)を満たすことができる。
【0025】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (4)
【0026】
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0027】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2容量形成部の両側端部とW−T平面上で上記セラミック本体の側面部とが成す第3マージン及び第4マージンは相違することができる。
【0028】
また、本発明の一実施例によるチップ型積層キャパシタのW−T平面上の上記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(5)を満たすことができる。
【0029】
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (5)
【0030】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0031】
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(6)を満たすことができる。
【0032】
2.5%≦Z=│X×Y│≦10.5% (6)
【0033】
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違することができる。
【0034】
一方、また他の側面での本発明の一実施例によるチップ型積層キャパシタは、3μm以下の厚さを有する誘電体層を介在して配置される第1及び第2内部電極を含むセラミック本体と、上記セラミック本体の長さ方向の両端部に形成され、上記第1及び第2内部電極に夫々連結される第1及び第2外部電極と、を含み、上記第1及び第2内部電極の間に配置されるグレインの数は、誘電体層の厚さ方向に10個以上であり、下記の条件(7)を満たすことができる。
【0035】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (7)
【0036】
ここで、M1は第1内部電極の端部と第2外部電極が形成されるセラミック本体の一端部面との間のマージン(第1マージン)、M2は第2内部電極の端部と第1外部電極が形成されるセラミック本体の一端部面との間のマージン(第2マージン)、A1、A2は第1外部電極及び第2外部電極がセラミック本体の長さ方向の両端部から長さ方向の内側に形成される第1及び第2バンド部の長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0037】
また、本発明の一実施例によるチップ型積層キャパシタの上記第1及び第2内部電極は、上記誘電体層を介在し重なって対向する容量形成部と上記第1及び第2外部電極に引き出される引き出し部とを含み、上記容量形成部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、W−T平面上の上記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(8)を満たすことができる。
【0038】
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (8)
【0039】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【0040】
また、本発明の一実施例によるチップ型積層キャパシタの上記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(9)を満たすことができる。
【0041】
2.5%≦Z=│X×Y│≦10.5% (9)
【0042】
また、本発明の一実施例によるチップ型積層キャパシタの上記引き出し部の両側端部とL−W平面上で上記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違することができる。
【発明の効果】
【0043】
本発明の一実施例によるチップ型積層キャパシタによると、誘電率が低い誘電体層の厚さが、特に、3μm以下である小型高容量のチップ型積層キャパシタで、音響ノイズが顕著に減少する。
【図面の簡単な説明】
【0044】
【図1】本発明の一実施例によるチップ型積層キャパシタの概略部分切開斜視図である。
【図2】図1のII−II’線の切断面を図示した概略図である。
【図3】図1のIII−III’線の切断面を図示した概略図である。
【図4】図1のチップ型積層キャパシタを分解して図示した概略斜視図である。
【図5】誘電体層上に形成される内部電極の積層形態の第1実施例を図示した概略平面図である。
【図6】誘電体層上に形成される内部電極の積層形態の第2実施例を図示した概略平面図である。
【図7】誘電体層上に形成される内部電極の積層形態の第3実施例を図示した概略平面図である。
【図8】図5の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【図9】図6の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【図10】図7の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【図11】本発明のバンド部の長さを測定するために図示した概略断面図である。
【発明を実施するための形態】
【0045】
以下、図面を参照して本発明の具体的な実施例を詳細に説明する。但し、本発明の思想は提示される実施例に制限されず、本発明の思想を理解する当業者は同一の思想の範囲内で他の構成要素の追加、変更、削除等によって、退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施形態を容易に提案することができ、これも本発明の思想の範囲内に含まれる。
【0046】
また、各実施例の図面に示す同一の思想の範囲内における機能が同一の構成要素は、同一の参照符号を用いて説明する。
【0047】
チップ型積層セラミックキャパシタ
図1は本発明の一実施例によるチップ型積層キャパシタの概略部分切開斜視図であり、図2は図1のII−II’線の切断面を図示した概略図であり、図3は図1のIII−III’線の切断面を図示した概略図であり、図4は図1のチップ型積層キャパシタを分解して図示した概略斜視図である。
【0048】
図1から図4を参照すると、チップ型積層キャパシタ10は、セラミック本体12と、第1及び第2外部電極14、16と、内部電極20と、を含むことができる。
【0049】
上記セラミック本体12は、セラミックグリーンシート上に内部電極20を形成するために導電性ペーストを塗布し、上記内部電極20が形成されたセラミックグリーンシートを積層した後焼成することにより製造されることができる。上記セラミック本体12は、多数の誘電体層40と内部電極20とが繰り返し積層されて形成されることができる。
【0050】
上記セラミック本体12は六面体状からなることができる。チップの焼成時におけるセラミック粉末の焼成収縮により、セラミック本体12は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。
【0051】
本発明の実施例を明確に説明するために六面体の方向を定義すると、図1に示されたL、W及びTは、夫々長さ方向、幅方向、厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層された積層方向と同一の概念として用いられることができる。
【0052】
図1の実施例は、長さ方向の長さが幅方向や厚さ方向の長さより長い直方体状を有するチップ型積層キャパシタ10である。
【0053】
上記誘電体層40を成す材料として、高容量化のために高誘電率を有するセラミック粉末を用いて形成されることができる。上記セラミック粉末は、これに制限されるものではないが、例えばチタン酸バリウム(BaTiO3)系粉末またはチタン酸ストロンチウム(SrTiO3)系粉末などを用いることができる。
【0054】
また、平均サイズが小さい強誘電体セラミック粉末を用いて焼成した後、グレインサイズを小さくすると、強誘電体の誘電率を低減することができる。本発明は誘電体層の誘電率によって制限されるものではない。
【0055】
本実施例において、誘電体層40は3μm以下の厚さ(td)を有し、上記誘電体層40を成すセラミックグレイン42の平均サイズは0.3μm以下であることができる。即ち、上記誘電体層40は、焼成されたチップ型積層キャパシタ10の一つの誘電体層40に含まれるグレイン42の平均サイズの10倍以上であることができる。
【0056】
ここで、誘電体層40の厚さ(td)は、内部電極20の間に配置される一つの誘電体層40の平均厚さを意味することができる。
【0057】
上記誘電体層40の厚さは、図2に示すように、セラミック本体12の長さ方向の断面を走査型電子顕微鏡(SEM;Scanning Eletron Microscope)でイメージスキャンして測定することができる。例えば、上記セラミック本体12の幅方向(W)の中心部で切断した長さ方向及び厚さ方向(L−T)の断面を走査型電子顕微鏡(SEM;Scanning Eletron Microscope)でスキャンしたイメージから抽出された任意の誘電体層40に対して、長さ方向に等間隔である30個の地点でその厚さを測定することにより平均値を測定することができる。上記等間隔である30個の地点は、第1及び第2内部電極22、24が重なる領域を意味する容量形成部で測定されることができる。また、このような平均値の測定を10個以上の誘電体層40に拡張して平均値を測定すると、誘電体層の厚さをさらに一般化することができる。
【0058】
また、上記誘電体層40の厚さは、長さ方向(L)の中心部で切断した幅方向及び厚さ方向(W−T)の断面を走査型電子顕微鏡でスキャンしたイメージからも測定することができる。
【0059】
ここで、セラミック本体12の幅方向(W)または長さ方向(L)の中心部は、上記セラミック本体12の幅方向(W)または長さ方向(L)の中心点から上記セラミック本体12の幅または長さの30%範囲内の地点に規定することができる。
【0060】
一方、上記誘電体層40のグレイン42の平均サイズは、走査型電子顕微鏡(SEM)で抽出された誘電体層の断面写真を分析して測定することができる。例えば、ASTM(American Society for Testing and Materials)E112で規定するグレインの平均サイズ標準測定方法を支援するグレインサイズ測定ソフトウェアを利用して、誘電体層40のグレイン42の平均サイズを測定することができる。
【0061】
本発明の一実施例の場合は、グレイン42の平均サイズを減らすことによりセラミック誘電率を低減させることができる。また、誘電体層40の厚さを3μm以下に設定することにより、同一のチップサイズにおいて誘電体層40を多く積層することができる。従って、小型化されたチップでの高容量化が可能になる。
【0062】
上記内部電極20は第1内部電極22と第2内部電極24とを含むことができ、上記第1及び第2内部電極22、24は夫々第1及び第2外部電極14、16に電気的に連結されることができる。
【0063】
一方、音響ノイズの減少のために、誘電体層40の厚さ(td)を減少させるとともに誘電体層40内のグレイン42の平均サイズを減少させることにより、低誘電率化することができる。
【0064】
このように、誘電体層40の厚さ(td)及びグレインの平均サイズを減らすことにより積層セラミックキャパシタ10を低誘電率化すると、音響ノイズが低減される。
【0065】
しかし、上記セラミック本体12内で、第1及び第2内部電極22、24の間の距離、即ち、誘電体層40の厚さを3μm以下に製造し、上記誘電体層40内にグレイン数が10個以上製造された積層セラミックキャパシタ10では、音響ノイズの低減効果が顕著に減少した。
【0066】
これは、下記の表1からさらに明確に分かる。
【0067】
【表1】
【0068】
ここで、実験対象となった試料は下記のように製作された。
【0069】
まず、チタン酸バリウム(BaTiO3)などの粉末を含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥し、複数の実験条件に必要な厚さに製造された複数個のセラミックグリーンシートを準備し、これにより誘電体層を形成する。
【0070】
次に、スクリーンを利用して、上記グリーンシート上にニッケル内部電極用導電性ペーストで内部電極を形成した後、370層を積層し、カバー層の厚さが相違するように、即ち10〜100μmになるようにセラミック積層体を製造した。
【0071】
上記セラミック積層体を85℃で1000kgf/cm2の圧力条件で等圧圧縮成形(isostatic pressing)した。
【0072】
圧着が完了したセラミック積層体を個別チップの形態に切断し、切断されたチップは大気雰囲気で230℃、60時間維持して脱バインダを行った。その後、1200℃で内部電極が酸化されないようにNi/NiO平衡酸素分圧より低い10−11atm〜10−10atmの酸素分圧下の還元雰囲気で焼成した。焼成後のチップサイズは3.2mm×1.6mm×1.6mm(L×W×T)であり、誘電体層の厚さ(td)及びグレインサイズ(Dc)は上記表のとおりである。
【0073】
表1を参照すると、試料1−4のように誘電体の厚さが4.3μmの条件下でグレインサイズを減らして低誘電率化する場合は、振動音の大きさが顕著に減少することが分かる。しかし、試料5−12のように誘電体の厚さが約3μm以下の条件でグレインサイズを減らして低誘電率化する場合には、td/Dc、即ち、誘電体の厚さに対するグレインサイズの比が1/10以下の場合にも振動音の減少効果が微少であることが分かる。
【0074】
従って、誘電体の厚さが薄型化された場合、振動音の減少効果をより大きくするためには、グレインサイズの減少の他に別の条件を付加することが必要であるということが分かる。
【0075】
本発明の一実施例によると、上記第1及び第2内部電極22、24は、誘電体層40を介在して交互に繰り返し積層されることができる。図2において、L−T平面上での切断面には、一つの誘電体層40を介在して第1及び第2内部電極22、24が重なっている全体部分である活性層250と、上記活性層250の厚さ方向の上部及び下部を規定し、上記活性層250を保護するダミー誘電体層422、424と、上記活性層250を構成することができない第1内部電極22及び第2内部電極24の部分で、第1及び第2外部電極14、16と電気的に連結される第1及び第2引き出し部228、248と、が表れている。
【0076】
特に、活性層250を成して静電容量の形成に寄与する第1及び第2内部電極22、24部分夫々を、第1及び第2容量形成部226、246に規定することができる。
【0077】
ここで、チップ型積層セラミックキャパシタ10内に電界が加えられると、圧電性及び電歪性による歪み変形がチップ型積層セラミックキャパシタの容量を形成する容量形成部226、246によって発生し、容量形成部226、246を除くマージン部は上記歪み変形を抑制する役割をする。
【0078】
上記第1及び第2外部電極14、16は、直方体状のセラミック本体12の長さ方向の両端部に形成されることができる。上記第1及び第2外部電極14、16は、相違する極性を有し、上記誘電体層40を介在して対向する第1内部電極22と第2内部電極24とに電気的に連結されることができる。
【0079】
上記第1及び第2外部電極14、16は、上記セラミック本体12のL−W平面及びL−T平面視において、上記セラミック本体12の長さ方向の両端部から長さ方向の内側に夫々延長されて形成されることができる。
【0080】
図2に図示されたように、セラミック本体12の長さ方向の両端部122、124から夫々上記セラミック本体12の長さ方向(L)の内側に夫々延長された部分を、第1及び第2バンド部142、162とすることができる。この際、上記第1及び第2バンド部142、162の幅は、同一または相違することができる。
【0081】
ここで、上記第1及び第2バンド部142、162の長さA1、A2の測定について、図11を参照して説明する。
【0082】
図11は図2のように、上記セラミック本体12の幅方向(W)の中心部で切断した長さ方向及び厚さ方向(L−T)の断面を概略的に図示した断面図である。
【0083】
上記セラミック本体12のL−T方向の断面を参照すると、第1外部電極14の第1バンド部142の長さA1は、上記セラミック本体12の厚さ方向の上下端部面126、128の厚さ方向の中心点Cp1、Cp2を延長した中心線Cにおいて、厚さ方向に垂直に延長した仮想線xx'から上記第1バンド部142までの距離に規定されることができる。
【0084】
また、上記第2バンド部162の長さAも、中心線Cにおいて厚さ方向に垂直に延長した仮想線yy'から上記第2バンド部162までの距離に規定されることができる。
【0085】
ここで、上記第1バンド部142までの距離及び第2バンド部162までの距離とは、上記セラミック本体12に形成される上記第1及び第2バンド部142、162の長さ方向の最内側地点までの距離を意味する。
【0086】
図2及び図4を参照すると、上記第1及び第2容量形成部226、246の端部と上記セラミック本体12の両端部面122、124とが成す第1マージンM1及び第2マージンM2の長さが、相違することができる。
【0087】
この際、上記第1及び第2容量形成部226、246の端部と上記セラミック本体12の両端部122、124とが成す第1マージンM1及び第2マージンM2の長さを相違するように形成することにより、チップ型積層セラミックキャパシタ10の歪み変形による振動が回路基板に伝達される時、力の不均衡を発生させるようになる。このような力の不均衡は回路基板の振動を抑制し、チップ型積層セラミックキャパシタ10で発生する音響ノイズを減少させる。
【0088】
ここで、上記第1及び第2マージンM1、M2は、容量形成のために夫々200μmを超えないようにし、高い容量形成に寄与することができる。
【0089】
図3及び図4を参照すると、第1及び第2容量形成部226、246とセラミック本体12の幅方向の端部とが成す第3マージンM3及び第4マージンM4も相違するように形成されることができる。
【0090】
このようなマージン不均衡も、第1マージンM1及び第2マージンM2と同一の理由により、チップ型積層セラミックキャパシタ10で発生する音響ノイズを減少させることができる。
【0091】
小型化及び高容量化を具現し、音響ノイズを減少するための本実施例によるチップ型積層セラミックキャパシタ10において、上記第1から第4マージンM1、M2、M3、M4と第1及び第2バンド部142、162が下記の条件を満たすと、チップ型積層キャパシタ10における音響ノイズを減らすことができるとともに、マージンがなくなることにより発生する可能性のある耐湿負荷NG率が向上されることができる。
【0092】
まず、第1及び第2マージンM1、M2の不均衡率Xは、下記の条件を満たすことができる。
【0093】
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (1)
【0094】
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、aveは平均を意味する関数で、一例としてave(x、y)=x+y/2を意味することができる。
【0095】
Xが5%未満の場合は音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Xが40%超過の場合は振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0096】
また、上記第3マージンM3と第マージンM4に対するマージン不均衡率Yが、下記の条件 (2)を満たすことができる。
【0097】
5%≦Y=│M2−M1│/ave(M1、M2)≦40% (2)
【0098】
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、aveは平均を意味する関数で、一例としてave(x、y)=x+y/2を意味することができる。
【0099】
Yが5%未満の場合は音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Yが40%超過の場合は振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0100】
また、上記マージン不均衡率X及びYを考慮した全体マージン不均衡率Zは、下記の条件(3)を満たすことができる。
【0101】
2.5%≦Z=│X×Y│≦10.5% (3)
【0102】
ここで、全体マージン不均衡率Zは、音響ノイズ減少に影響を与える変数になることができる。
【0103】
Zが2.5%未満の場合は音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Zが10.5%超過の場合は振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0104】
以下、本発明の実施例及び比較例の実験データを参照して、本発明の実施例をより具体的に説明する。
【0105】
実験例
本発明の実施例及び比較例による積層セラミックキャパシタは下記のように製作された。
【0106】
チタン酸バリウム(BaTiO3)などの粉末を含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥し、3.9μmの厚さに製造された複数個のセラミックグリーンシートを準備する。
【0107】
次に、上記セラミックグリーンシート上に、マージンが非対称であるパターンが形成されるようにするスクリーンを利用して、ニッケル内部電極用導電性ペーストを塗布して内部電極を形成する。
【0108】
上記セラミックグリーンシートを370層積層し、この積層体を85℃で1000kgf/cm2の圧力条件で等圧圧縮成形(isostatic pressing)した。圧着が完了したセラミック積層体を個別チップの形態に切断し、切断されたチップは大気雰囲気で230℃、60時間維持して脱バインダを行った。
【0109】
その後、1200℃で内部電極が酸化されないようにNi/NiO平衡酸素分圧より低い10−11atm 〜10−10atmの酸素分圧下の還元雰囲気で焼成した。焼成後の誘電体層の厚さは2.7μm、焼成後の誘電体層のグレインの平均サイズは0.27μm、焼成後のチップサイズは3.2mm×1.6mm×1.6mm(L×W×T)であった。
【0110】
次に、外部電極の形成、メッキなどの工程を経て積層セラミックキャパシタを製作した。
【0111】
ここで、上記積層セラミックキャパシタの試料は、マージン部の非対称比率によって多様に製作された。
【0112】
下記の表2から表4は、セラミック本体の断面に対するマージン部の非対称による振動音、耐湿負荷NG率を比較した表である。振動音は、定格電圧の1/2に当たるDC電圧に3Vppのパルス波を印加し、無響室で騒音を直接測定した。また、耐湿負荷NG率は、400個のサンプルに対して、40℃、相対湿度95%下で25VのDC電圧を印加し、100時間以内に絶縁抵抗が2.5x06以下に低くなったサンプル数を百分率で示したものである。
【0113】
【表2】
*:比較例、M1、M2:L−T切断面での第1及び第2マージン、A1、A2:セラミック本体の長さ方向の端部から長さ方向の内側に延長された外部電極のバンド部、X:M1とM2のマージン不均衡率。X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)。
【0114】
表2を参照すると、試料1、2、7及び8は比較例であり、試料3から7は実施例である。
【0115】
本発明の実施例に該当する試料3から7は、M1とM2のマージン不均衡率Xが5%〜40%で、35dB以下の低い振動音を発生するだけでなく、セラミック本体12の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
【0116】
Xが5%未満の比較例1及び2の場合は、音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Xが40%超過の比較例7及び8の場合は、振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0117】
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷NG率の危険を減らすことができる。
【0118】
【表3】
*:比較例、M3、M4:W−T切断面での第3及び第4マージン、Y:M3とM4のマージン不均衡率。Y=│M2−M1│/ave(M1、M2)。
【0119】
表3を参照すると、試料11、12、17及び18は比較例であり、試料13から17は実施例である。
【0120】
本発明の実施例に該当する試料13から17は、M3とM4のマージン不均衡率Yが5%〜40%で、35dB以下の低い振動音を発生するだけでなく、セラミック本体12の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
【0121】
Yが5%未満の比較例11及び12の場合は、音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Yが40%超過の比較例17及び18の場合は、振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0122】
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷NG率の危険を減らすことができる。
【0123】
【表4】
*:比較例、M1、M2:第1及び第2マージン、M3、M4:第3及び第4マージン、A1、A2:セラミック本体の長さ方向の端部から長さ方向の内側に延長された外部電極のバンド部、X:M1とM2のマージン不均衡率。X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)、Y:M3とM4のマージン不均衡率。Y=│M2−M1│/ave(M1、M2)、Z:全体マージン不均衡率、Z=│X×Y│。
【0124】
表4の試料の夫々のマージン部の長さM1、M2、M3、M4の測定は、長さ方向及び幅方向(L−W)でセラミック本体を研磨して表れる断面のイメージを利用した。この際、薄い誘電体層を介在して重なる二つの層の内部電極は、一つのセラミック本体のL−W平面写真によって確認することができる。
【0125】
表4を参照すると、試料21、22、27及び28は比較例であり、試料23から27は実施例である。
【0126】
本発明の実施例に該当する試料23から27は、全体マージン不均衡率、Zが2.5%〜10%で、35dB以下の低い振動音を発生するだけでなく、セラミック本体12の外部から内部電極に侵入する湿気によって発生する不良が完全になくなることが分かる。
【0127】
Zが2.5%未満の比較例21及び22の場合は、音響ノイズ、即ち振動音が40dB以上に大きくなる問題があり、Zが10.5%超過の比較例27及び28の場合は、振動音の減少には効果的であるが耐湿負荷NG率が発生する。
【0128】
結果的に、本発明の実施例は、比較例に比べ振動音を顕著に減少させるだけでなく、耐湿負荷NG率の危険を減らすことができる。
【0129】
変形例
図5は誘電体層上に形成される内部電極の積層形態の第1実施例を図示した概略平面図であり、図8は図5の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【0130】
図6は誘電体層上に形成される内部電極の積層形態の第2実施例を図示した概略平面図であり、図9は図6の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【0131】
また、図7は誘電体層上に形成される内部電極の積層形態の第3実施例を図示した概略平面図であり、図10は図7の内部電極の引き出し形態を図示したW−T方向における断面図であり、図1のVIII−VIII’線を切断し、外部電極を削除して図示した断面図である。
【0132】
図5及び図8の実施例は本発明の実施例と同様に、容量形成部226、246と引き出し部228、248の幅が同一の場合である。
【0133】
図6及び図9の実施例及び図7及び図10の実施例は、図5及び図8の実施例と異なって、第1及び第2内部電極22、24の第1及び第2容量形成部226、246と第1及び第2引き出し部228、248の幅が相違する場合である。
【0134】
図6及び図9の実施例は、上記第1及び第2容量形成部226、246の幅と第1及び第2引き出し部228、248の幅夫々は均一に形成され、第1及び第2容量形成部226、246の幅に比べ第1及び第2引き出し部228、248の幅は小さく設定した。
【0135】
また、L−W平面上で、第1及び第2引き出し部228、248とセラミック本体12の幅方向の端部とが成す第5マージンM5及び第6マージンM6も相違するように形成されることができる。
【0136】
相違するように形成される第5マージンM5及び第6マージンM6は、容量形成部とセラミック本体の外部面との間に形成される第1から第4マージンM1、M2、M3、M4の振動抑制力を補完することができる。
【0137】
一方、図7及び図10の実施例は、上記第1及び第2容量形成部226、246の幅が同一であるが、第1及び第2引き出し部228、248夫々は長さ方向の両端部に向かって幅が連続的に減少することができる。但し、連続的に減少する傾きを相違するようにし、第5マージンM5及び第6マージンM6を相違するように形成することができる。
【0138】
この場合も、図6及び図9の実施例と同様に、相違するように形成される第5マージンM5及び第6マージンM6は、容量形成部とセラミック本体の外部面との間に形成される第1から第4マージンM1、M2、M3、M4の振動抑制力を補完することができる。
【符号の説明】
【0139】
10 チップ型積層キャパシタ
14、16 第1及び第2外部電極
20 内部電極
40 誘電体層
42 グレイン
M1、M2、M3、M4、M5、M6 第1から第6マージン
A1、A2 第1及び第2バンド部の長さ
【特許請求の範囲】
【請求項1】
グレインの平均サイズの10倍以上であり、3μm以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、
前記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第1及び第2外部電極と、
一端は前記第2外部電極が形成される前記セラミック本体の一端部面と第1マージンを形成し、他端は第1外部電極に引き出される第1内部電極と、
一端は前記第1外部電極が形成される前記セラミック本体の他端部面と第2マージンを形成し、他端は第2外部電極に引き出される第2内部電極と、を含み、
前記第1マージンと第2マージンとは、200μm以下の条件で相違する幅を有するチップ型積層キャパシタ。
【請求項2】
前記第1及び第2外部電極は、前記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有し、
前記セラミック本体のL−W平面上の前記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(1)を満たす請求項1に記載のチップ型積層キャパシタ。
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (1)
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項3】
前記第1及び第2内部電極は、前記誘電体層を介在し重なって対向する容量形成部と前記第1及び第2外部電極に引き出される引き出し部とを含み、
前記容量形成部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、
W−T平面上の前記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(2)を満たす請求項2に記載のチップ型積層キャパシタ。
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (2)
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項4】
前記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(3)を満たす請求項3に記載のチップ型積層キャパシタ。
2.5%≦Z=│X×Y│≦10.5% (3)
【請求項5】
前記引き出し部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違する請求項3に記載のチップ型積層キャパシタ。
【請求項6】
六面体状のセラミック本体の長さ方向の両端部を覆うように形成される第1及び第2外部電極と、
誘電体層を介在し重なって対向する第1及び第2容量形成部と前記第1及び第2外部電極を連結する第1及び第2引き出し部とを含む第1及び第2内部電極と、を含み、
前記第1及び第2内部電極は、誘電体層を介在して交互に上部及び下部ダミー誘電体層まで積層され、
前記第1及び第2容量形成部の端部と前記セラミック本体の両端部とが成す第1マージン及び第2マージンは、200μm以下の条件で相違する幅を有するチップ型積層キャパシタ。
【請求項7】
前記第1及び第2容量形成部と前記第1及び第2引き出し部の幅は、同一である請求項6に記載のチップ型積層キャパシタ。
【請求項8】
前記第1及び第2引き出し部の幅は同一であり、前記第1及び第2容量形成部の幅より小さい請求項6に記載のチップ型積層キャパシタ。
【請求項9】
前記第1及び第2引き出し部は、前記第1及び第2外部電極に向かう方向に連続的に減少する幅を有する請求項6に記載のチップ型積層キャパシタ。
【請求項10】
前記第1及び第2外部電極は、前記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有する請求項6に記載のチップ型積層キャパシタ。
【請求項11】
前記セラミック本体のL−W平面上の前記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(4)を満たす請求項10に記載のチップ型積層キャパシタ。
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (4)
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項12】
前記第1及び第2容量形成部の両側端部とW−T平面上で前記セラミック本体の側面部とが成す第3マージン及び第4マージンは相違する請求項11に記載のチップ型積層キャパシタ。
【請求項13】
W−T平面上の前記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(5)を満たす請求項12に記載のチップ型積層キャパシタ。
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (5)
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項14】
前記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(6)を満たす請求項13に記載のチップ型積層キャパシタ。
2.5%≦Z=│X×Y│≦10.5% (6)
【請求項15】
前記引き出し部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違する請求項6に記載のチップ型積層キャパシタ。
【請求項16】
3μm以下の厚さを有する誘電体層を介在して配置される第1及び第2内部電極を含むセラミック本体と、
前記セラミック本体の長さ方向の両端部に形成され、前記第1及び第2内部電極に夫々連結される第1及び第2外部電極と、を含み、
前記第1及び第2内部電極の間に配置されるグレインの数は、誘電体層の厚さ方向に10個以上であり、
下記の条件(7)を満たすチップ型積層キャパシタ。
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (7)
ここで、M1は第1内部電極の端部と第2外部電極が形成されるセラミック本体の一端部面との間のマージン(第1マージン)、
M2は第2内部電極の端部と第1外部電極が形成されるセラミック本体の一端部面との間のマージン(第2マージン)、
A1、A2は第1外部電極及び第2外部電極がセラミック本体の長さ方向の両端部から長さ方向の内側に形成される第1及び第2バンド部の長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項17】
前記第1及び第2内部電極は、前記誘電体層を介在し重なって対向する容量形成部と前記第1及び第2外部電極に引き出される引き出し部とを含み、
前記容量形成部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、
W−T平面上の前記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(8)を満たす請求項16に記載のチップ型積層キャパシタ。
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (8)
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項18】
前記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(9)を満たす請求項17に記載のチップ型積層キャパシタ。
2.5%≦Z=│X×Y│≦10.5% (9)
【請求項19】
前記引き出し部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違する請求項17に記載のチップ型積層キャパシタ。
【請求項1】
グレインの平均サイズの10倍以上であり、3μm以下の厚さに形成される誘電体層が積層されて形成されるセラミック本体と、
前記セラミック本体の長さ方向の両端部に形成され、相違する極性を有する第1及び第2外部電極と、
一端は前記第2外部電極が形成される前記セラミック本体の一端部面と第1マージンを形成し、他端は第1外部電極に引き出される第1内部電極と、
一端は前記第1外部電極が形成される前記セラミック本体の他端部面と第2マージンを形成し、他端は第2外部電極に引き出される第2内部電極と、を含み、
前記第1マージンと第2マージンとは、200μm以下の条件で相違する幅を有するチップ型積層キャパシタ。
【請求項2】
前記第1及び第2外部電極は、前記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有し、
前記セラミック本体のL−W平面上の前記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(1)を満たす請求項1に記載のチップ型積層キャパシタ。
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (1)
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項3】
前記第1及び第2内部電極は、前記誘電体層を介在し重なって対向する容量形成部と前記第1及び第2外部電極に引き出される引き出し部とを含み、
前記容量形成部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、
W−T平面上の前記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(2)を満たす請求項2に記載のチップ型積層キャパシタ。
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (2)
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項4】
前記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(3)を満たす請求項3に記載のチップ型積層キャパシタ。
2.5%≦Z=│X×Y│≦10.5% (3)
【請求項5】
前記引き出し部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違する請求項3に記載のチップ型積層キャパシタ。
【請求項6】
六面体状のセラミック本体の長さ方向の両端部を覆うように形成される第1及び第2外部電極と、
誘電体層を介在し重なって対向する第1及び第2容量形成部と前記第1及び第2外部電極を連結する第1及び第2引き出し部とを含む第1及び第2内部電極と、を含み、
前記第1及び第2内部電極は、誘電体層を介在して交互に上部及び下部ダミー誘電体層まで積層され、
前記第1及び第2容量形成部の端部と前記セラミック本体の両端部とが成す第1マージン及び第2マージンは、200μm以下の条件で相違する幅を有するチップ型積層キャパシタ。
【請求項7】
前記第1及び第2容量形成部と前記第1及び第2引き出し部の幅は、同一である請求項6に記載のチップ型積層キャパシタ。
【請求項8】
前記第1及び第2引き出し部の幅は同一であり、前記第1及び第2容量形成部の幅より小さい請求項6に記載のチップ型積層キャパシタ。
【請求項9】
前記第1及び第2引き出し部は、前記第1及び第2外部電極に向かう方向に連続的に減少する幅を有する請求項6に記載のチップ型積層キャパシタ。
【請求項10】
前記第1及び第2外部電極は、前記セラミック本体のL−T平面上で相違する幅に形成される第1及び第2バンド部を有する請求項6に記載のチップ型積層キャパシタ。
【請求項11】
前記セラミック本体のL−W平面上の前記第1マージンと第2マージンに対するマージン不均衡率Xが、下記の条件(4)を満たす請求項10に記載のチップ型積層キャパシタ。
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (4)
ここで、M1は第1マージンの長さ、M2は第2マージンの長さ、A1は第1バンド部の長さ、A2は第2バンド部の長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項12】
前記第1及び第2容量形成部の両側端部とW−T平面上で前記セラミック本体の側面部とが成す第3マージン及び第4マージンは相違する請求項11に記載のチップ型積層キャパシタ。
【請求項13】
W−T平面上の前記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(5)を満たす請求項12に記載のチップ型積層キャパシタ。
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (5)
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項14】
前記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(6)を満たす請求項13に記載のチップ型積層キャパシタ。
2.5%≦Z=│X×Y│≦10.5% (6)
【請求項15】
前記引き出し部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違する請求項6に記載のチップ型積層キャパシタ。
【請求項16】
3μm以下の厚さを有する誘電体層を介在して配置される第1及び第2内部電極を含むセラミック本体と、
前記セラミック本体の長さ方向の両端部に形成され、前記第1及び第2内部電極に夫々連結される第1及び第2外部電極と、を含み、
前記第1及び第2内部電極の間に配置されるグレインの数は、誘電体層の厚さ方向に10個以上であり、
下記の条件(7)を満たすチップ型積層キャパシタ。
5%≦X=│M1/A1−M2/A2│/ave(M1/A1、M2/A2)≦40% (7)
ここで、M1は第1内部電極の端部と第2外部電極が形成されるセラミック本体の一端部面との間のマージン(第1マージン)、
M2は第2内部電極の端部と第1外部電極が形成されるセラミック本体の一端部面との間のマージン(第2マージン)、
A1、A2は第1外部電極及び第2外部電極がセラミック本体の長さ方向の両端部から長さ方向の内側に形成される第1及び第2バンド部の長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項17】
前記第1及び第2内部電極は、前記誘電体層を介在し重なって対向する容量形成部と前記第1及び第2外部電極に引き出される引き出し部とを含み、
前記容量形成部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第3マージン及び第4マージンが相違しており、
W−T平面上の前記第3マージンと第4マージンに対するマージン不均衡率Yが、下記の条件(8)を満たす請求項16に記載のチップ型積層キャパシタ。
5%≦Y=│M3−M4│/ave(M3、M4)≦40% (8)
ここで、M3は第3マージンの長さ、M4は第4マージンの長さであり、
aveは平均を示す関数で、ave(x、y)=x+y/2を意味する。
【請求項18】
前記マージン不均衡率X及びYを考慮した音響ノイズの減少率Zは、下記の条件(9)を満たす請求項17に記載のチップ型積層キャパシタ。
2.5%≦Z=│X×Y│≦10.5% (9)
【請求項19】
前記引き出し部の両側端部とL−W平面上で前記セラミック本体の側面部とが成す第5マージン及び第6マージンが相違する請求項17に記載のチップ型積層キャパシタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2013−8972(P2013−8972A)
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願番号】特願2012−140668(P2012−140668)
【出願日】平成24年6月22日(2012.6.22)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
【公開日】平成25年1月10日(2013.1.10)
【国際特許分類】
【出願日】平成24年6月22日(2012.6.22)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【Fターム(参考)】
[ Back to top ]