バックプレーン通信装置
【課題】バックプレーン通信装置のスイッチ部から複数のラインカードまでの複数の内部バスの信号配線の伝送距離を全て等距離とし、ノイズシミュレーション工数を削減する。
【解決手段】バックプレーン通信装置20は、複数の内部バス32a〜32dが形成されたバックプレーン基板21と、ルーティング情報を有するIPパケット60を内部バス32a〜32dから受信し、ルーティング情報に従い内部バス32a〜32dを切り替えて送信するスイッチ部22とを備えている。更に、バックプレーン基板21上に取り付けられ、スイッチ部22から内部バス32a〜32dを介して等距離に接続されたコネクタ50a〜50dに着脱自在に接続され、内部バス32a〜32dの信号と外部通信信号とを相互に変換する複数のラインカード23a〜23dとが、設けられている。
【解決手段】バックプレーン通信装置20は、複数の内部バス32a〜32dが形成されたバックプレーン基板21と、ルーティング情報を有するIPパケット60を内部バス32a〜32dから受信し、ルーティング情報に従い内部バス32a〜32dを切り替えて送信するスイッチ部22とを備えている。更に、バックプレーン基板21上に取り付けられ、スイッチ部22から内部バス32a〜32dを介して等距離に接続されたコネクタ50a〜50dに着脱自在に接続され、内部バス32a〜32dの信号と外部通信信号とを相互に変換する複数のラインカード23a〜23dとが、設けられている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バックプレーンを有するバックプレーン通信装置、特に、高速な通信信号をルーティング処理し、高密度に部品が配置されたバックプレーン通信装置に関するものである。
【背景技術】
【0002】
従来のバックプレーン通信装置は、装置を柔軟に構成することを目的に、長方形の、いわゆるブックシェルフ状バックプレーン上に複数の回路カードが搭載されている。
【0003】
図11は、従来のバックプレーン通信装置1の外観を示す図である。
このバックプレーン通信装置1では、ブックシェルフ状バックプレーン2にコネクタ13a〜13eが搭載されている。コネクタ13aにラインカード4aが着脱可能に接続され、同様にコネクタ13bにラインカード4bが、コネクタ13cにラインカード4cが、コネクタ13dにラインカード4dが、コネクタ13eにスイッチカード3がそれぞれ着脱可能に接続されている。
【0004】
図12は、図11中のブックシェルフ状バックプレーン2における内部バス12a〜12dの配線例を示す図である。
【0005】
このブックシェルフ状バックプレーン2では、ラインカード4a〜4dがスイッチカード3の両脇に並行に配置され、スイッチカード3のコネクタ13eから、ラインカード4a〜4dのコネクタ13a〜13dに内部バス12a〜12dが配線されている。
【0006】
図13は、図11のバックプレーン通信装置1を示す全体の回路構成図である。
このバックプレーン通信装置1では、ブックシェルフ状バックプレーン2に、ラインカード4a〜4dと、スイッチカード3がそれぞれ着脱可能に接続されている。
【0007】
スイッチカード3は、プロセッサ5と、スイッチデバイス6と、メモリ7と、物理インタフェースチップ8とを有している。物理インタフェースチップ8は、内部バス12a〜12dに接続されており、これら内部バス12a〜12dの信号をスイッチデバイス6に送受信する。更に、スイッチデバイス6には、プロセッサ5とメモリ7が接続されている。プロセッサ5は、スイッチデバイス6とメモリ7を制御して、内部バス12a〜12dの信号のルーティング処理を行い、中央処理装置(CPU)で構成されている。
【0008】
ラインカード4aは、ラインインタフェースデバイス9aとプロセッサ10aと物理インタフェースチップ11aを有しており、これには外部通信回線14aと内部バス12aが接続されている。外部通信回線14aは、例えばEthernet(登録商標)(米国Xerox Corporationの登録商標)などであり、内部バス12aは例えばPCI Express(商標)(PCI−SIG社の商標)などである。外部通信回線14aは、外部通信回線14aとIPパケット60を送受信するためのラインインタフェースデバイス9aを経由してプロセッサ10aに接続されている。内部バス12aは、内部バス12aとIPパケット60を送受信するための物理インタフェースチップ11aを経由してプロセッサ10aに接続されている。ラインカード4bからラインカード4dも同様に構成されている。
【0009】
ラインカード4aは、外部通信回線14aからIPパケット60が入力されると、内部バス12aのIPパケット60に変換してスイッチカード3に送信する。スイッチカード3は、IPパケット60の送信先IPアドレス62をルーティング情報として参照し、内部バス12a〜12dのいずれかに切り替え、その切り替えられた内部バス12a〜12dのいずれかにIPパケット60を送信する。スイッチカード3がIPパケット60を内部バス12bに送信すると、ラインカード4bは内部バス12bのIPパケット60を外部通信回線14bのIPパケット60に変換して送信する。
【0010】
従来のバックプレーン通信装置1に関連する技術としては、例えば下記の特許文献1〜4に記載されたものが知られている。
【0011】
特許文献1には、コンピュータネットワークに使用されるルータおよびスイッチの内部構成に関して光バックプレーンを実装した事例が記載されている。
【0012】
バックプレーンの水平方向の長さは制限されている。例えば、ISA(Industry Standard Architecture(工業標準機構))に適合したバックプレーンは、水平方向の長さが約22インチ(54cm)に制限されている。さらに、高速の信号を取り扱う回路カードは互いに近接して搭載することはできない。回路カードが互いに近接して搭載されると、充分に空気で冷却できず、回路カードがオーバヒートしてしまうためである。よって、単一のバックプレーン内に配置される高速の信号を取り扱う回路カードの枚数が制限され、それにより提供できる機能が制限される。
【0013】
特許文献2及び3には、シリンダ状のバックプレーンに関する技術が記載されている。
また、特許文献4には、回路カードを放射状に配列することにより、被試験ICデバイス(DUT)と全てのピンカード間が等距離となるブックシェルフを有する高速半導体テストシステムの技術が記載されている。各カードは、DUT間と等距離となり、それぞれのピンカードとDUT間を接続する経路長のばらつきを最小化または除去することができる。これにより、ピンカードとDUT間の往復遅延のばらつきも最小化または除去することができる。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開2005−150776号公報
【特許文献2】特開平8−236969号公報
【特許文献3】特開平8−236229号公報
【特許文献4】特表2006−500580号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
しかしながら、従来のバックプレーン通信装置1では、次の(1)〜(3)のような課題があった。
【0016】
(1) 図12に示すように、従来のバックプレーン通信装置1に於けるブックシェルフ状バックプレーン2では、ラインカード4a〜4dの接続位置により、ラインカード4a〜4dからスイッチカード3までの内部バス12a〜12dの信号配線の伝送距離が異なる。よって、それぞれの接続位置の組合せの数だけ耐ノイズ設計を実施しなければならず、ノイズシミュレーション工数が増大する
【0017】
(2) 従来のブックシェルフ状バックプレーン2は、ノイズ発生の要因となる多くのコネクタ13a〜13eを有している。かつ、内部バス12cの信号配線がラインカード4a用のコネクタ13aを通過し、内部バス12dの信号配線がラインカード4b用のコネクタ13bを通過する。よって、インピーダンスアンマッチングやクロストークなど、様々なノイズの影響が懸念される。
【0018】
(3) 従来のブックシェルフ状バックプレーン2に多くのラインカード4a〜4dを接続する場合、スイッチカード3とのラインカード4a〜4dの間の内部バス12a〜12dの信号伝送ラインも多くなる。そのため、ブックシェルフ状バックプレーン2の上を引き回す信号配線が増大する。よって配線層を更に多層にしなければならず、バックプレーン通信装置1がコストアップする。また、複数の配線層に信号を伝達するためのスルーホールを要し、内部バス12a〜12dの信号伝送ラインがスルーホールを通過することに起因するインピーダンスアンマッチングやクロストークなど、様々なノイズの影響が懸念される。
【課題を解決するための手段】
【0019】
本発明のバックプレーン通信装置は、複数の内部バスが形成された基板と、ルーティング情報を有するデータパケット構造体を前記複数の内部バスから受信し、前記ルーティング情報に従い前記複数の内部バスを切り替えて、その切り替えられた前記複数の内部バスのいずれかに送信するスイッチ部とを備えている。更に、前記基板上に取り付けられ、前記スイッチ部から前記複数の内部バスを介して等距離に接続された複数のコネクタと、前記複数のコネクタに着脱自在に接続され、前記複数の内部バスの信号と複数の外部通信信号とを相互に変換する複数のラインカードとを備えている。
【発明の効果】
【0020】
本発明のバックプレーン通信装置によれば、スイッチ部から複数のコネクタまでの複数の内部バスが等距離に接続されているので、一通りの内部バスの信号伝送路を対象とした耐ノイズ設計で済み、少ないノイズシミュレーション工数で実施できるという効果が得られる。
【図面の簡単な説明】
【0021】
【図1】図1は、本発明の実施例1における、図4のバックプレーン通信装置20を示す全体の回路構成図である。
【図2】図2は、本発明の実施例1におけるバックプレーン通信装置20を用いたシステム構成図である。
【図3】図3は、図2中の外部通信回線31a〜31dを介して送受信されるIPパケット60の構造体を示す図である。
【図4】図4は、図2中のバックプレーン通信装置20の外観を示す概略の斜視図である。
【図5】図5は、図4中のバックプレーン基板21における内層配線例を示す図である。
【図6】図6は、図5中のコネクタ50aの信号ピン配置例を示す図である。
【図7】図7は、図1及び図5中の内部バス32aの例を示す構成図である。
【図8】図8は、図1などのバックプレーン通信装置20における全体の動作を示すフローチャートである。
【図9】図9は、図8中のステップS2におけるスイッチ部22の動作を示すフローチャートである。
【図10】図10は、図9中のステップS23における第2の内部バス特定方法を示す図である。
【図11】図11は、従来のバックプレーン通信装置1の外観を示す図である。
【図12】図12は、図11中のブックシェルフ状バックプレーン2における内部バス12a〜12dの配線例を示す図である。
【図13】図13は、図11のバックプレーン通信装置1を示す全体の回路構成図である。
【発明を実施するための形態】
【0022】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例1】
【0023】
(実施例1の構成)
図2は、本発明の実施例1におけるバックプレーン通信装置20を用いたシステム構成図である。
【0024】
このシステムは、本実施例1のバックプレーン通信装置20及び複数(例えば4本)の外部通信回線31a〜31dを有し、4台のコンピュータ40a〜40dが外部通信回線31a〜31d及びバックプレーン通信装置20を介して接続されている。コンピュータ40aにはIPアドレス:192.168.11.1が付与され、同様にコンピュータ40bにはIPアドレス:192.168.11.2が、コンピュータ40cにはIPアドレス:192.168.11.3が、コンピュータ40dには、IPアドレス:192.168.11.4がそれぞれ付与されている。IPパケット60は、外部通信回線31a〜31dを介して送受信される。
【0025】
図3は、図2中の外部通信回線31a〜31dを介して送受信されるIPパケット60の構造体を示す図である。
【0026】
IPパケット60は、送信元IPアドレス61と、送信先IPアドレス62と、サイズやオプションなどの属性情報63と、送信データ64とから構成されている。
【0027】
図4は、図2中のバックプレーン通信装置20の外観を示す概略の斜視図である。
このバックプレーン通信装置20は、例えば、円板形状のバックプレーン基板21を有している。バックプレーン基板21の内層には、物理インタフェースチップ24が設けられると共に、バックプレーン基板21上に、複数のコネクタ50a〜50dが設けられている。物理インタフェースチップ24と、複数のコネクタ50a〜50dとは、バックプレーン基板21の内層に配線された内部バス32a〜32dにより接続されている。コネクタ50a〜50dには、ラインカード23a〜23dがそれぞれ着脱自在に接続されており、このラインカード23a〜23dには、物理インタフェースチップ30a〜30dがそれぞれ設けられている。
【0028】
図5は、図4中のバックプレーン基板21における内層配線例を示す図である。
バックプレーン基板21は円板形状であり、その内層配線の中央部に物理インタフェースチップ24が搭載されている。複数のコネクタ50a〜50dは、物理インタフェースチップ24を中心に四方に等距離に装着されている。物理インタフェースチップ24とコネクタ50a〜50dの間は、差動信号線33a〜33dが物理インタフェースチップ24を中心とする回転対称で、かつそれぞれが等距離に配線されている。図5には図示していないが、差動信号線34a〜34d及び内部バス32a〜32dも同様に、物理インタフェースチップ24を中心とする回転対称かつ放射状で、それぞれが等距離に配線されている。
【0029】
図6は、図5中のコネクタ50aの信号ピン配置例を示す図である。
コネクタ50aは、各々2本の差動信号線33aと差動信号線34aの信号ピンを有している。差動信号線33aにより物理インタフェースチップ30aから物理インタフェースチップ24への片方向の送信を行い、差動信号線34aにより物理インタフェースチップ24から物理インタフェースチップ30aへの片方向の送信を行う。レーン35aは、差動信号線33aと差動信号線34aの4本の信号ピンの組み合わせであり、物理インタフェースチップ24と物理インタフェースチップ30aとの間の相互の送受信を行う。
【0030】
図1は、本発明の実施例1における、図4のバックプレーン通信装置20を示す全体の回路構成図である。
【0031】
このバックプレーン通信装置20は、バックプレーン基板21と、このバックプレーン基板21のコネクタ50a〜50d及び内部バス32a〜32dに着脱自在に接続されたラインカード23a〜23dとから構成され、そのラインカード23a〜23dには、外部通信回線31a〜31dが接続されている。内部バス32a〜32dは、例えばPCI Express規格のバスであり、外部通信回線31a〜31dは、例えばEthernet(登録商標)(米国Xerox Corporationの登録商標)の通信回線である。
【0032】
バックプレーン基板21は、コネクタ50a〜50d及びスイッチ部22を有している。コネクタ50a〜50dは、内部バス32a〜32dに接続され、ラインカード23a〜23dが着脱自在に接続されている。
【0033】
スイッチ部22は、物理インタフェースチップ24、スイッチデバイス25、メモリ26、及び全体を制御するプロセッサ27を有している。スイッチデバイス25、メモリ26及びプロセッサ27は、バックプレーン基板21の表面又は裏面に実装され、物理インタフェースチップ24は、バックプレーン基板21の内層に実装されている。スイッチ部22は、内部バス32a〜32dからIPパケット60を受信し、このIPパケット60の送信先IPアドレス62に従って内部バス32a〜32dのいずれか1つを選択して物理インタフェースチップ24に送信するものである。
【0034】
物理インタフェースチップ24は、内部バス32a〜32dに接続されると共に、スイッチデバイス25に接続され、内部バス32a〜32dから受信したIPパケット60をスイッチデバイス25に送信すると共に、スイッチデバイス25から受信したIPパケット60を内部バス32a〜32dに送信する。スイッチデバイス25は、プロセッサ27によって制御されている。プロセッサ27は、スイッチデバイス25が受信したIPパケット60のルーティング処理を行うものであり、中央処理装置(CPU)で構成されている。
【0035】
ラインカード23aには、外部通信回線31aが接続され、ラインインタフェースデバイス28a、プロセッサ29a、及び物理インタフェースチップ30aを経由し、内部バス32aに接続されている。ラインカード23aは、外部通信回線31aのIPパケット60と内部バス32aのIPパケット60との相互の送受信を行うものである。ラインカード23b〜23dも同様に構成されている。
【0036】
物理インタフェースチップ24は、内部バス32a〜32dのIPパケット60とスイッチデバイス25のIPパケット60との相互変換を行うものである。スイッチデバイス25とメモリ26とプロセッサ27は、IPパケット60の送信先IPアドレス62をルーティング情報として、ルーティング制御を行う機能を有している。
【0037】
図7は、図1及び図5中の内部バス32aの例を示す構成図である。
内部バス32aは、各々2本の差動信号線33aと差動信号線34aを有している。差動信号線33aは、物理インタフェースチップ30aの信号を物理インタフェースチップ24に送信し、差動信号線34aは、物理インタフェースチップ24の信号を物理インタフェースチップ30aに送信する。差動信号線33aと差動信号線34aの4本の信号線の組み合わせによって、物理インタフェースチップ30aと物理インタフェースチップ24相互の送受信が行われる。レーン35aは、差動信号線33aと差動信号線34aの4本の通信線の組み合わせである。なお、内部バス32b〜32dの構成は内部バス32aと同様である。
【0038】
(実施例1の動作)
図8は、図1などのバックプレーン通信装置20における全体の動作を示すフローチャートである。
【0039】
動作が開始され、ステップS1において、第1のラインカードは、第1の外部通信信号を受信したならば、第1の内部バスの信号に変換する。第1のラインカードは、ラインカード23a〜23dのいずれかで、第1の外部通信信号は、外部通信回線31a〜31dいずれかから受信したIPパケット60である。第1の内部バスは、内部バス32a〜32dのいずれかである。
【0040】
ステップS2において、スイッチ部22は、第1の内部バスの信号を受信して、ルーティング処理を行い、指定された第2の内部バスに送信する。第2の内部バスは、内部バス32a〜32dのいずれかである。
【0041】
ステップS3において、第2の内部バスに接続された第2のラインカードは、第2の内部バスの信号を受信し、第2の外部通信信号に変換して送信する。第2のラインカードは、ラインカード23a〜23dのいずれかで、第2の外部通信信号は、外部通信回線31a〜31dのいずれかに送信したIPパケット60である。
【0042】
図9は、図8中のステップS2におけるスイッチ部22の動作を示すフローチャートである。
【0043】
スイッチ部22の動作が開始され、ステップS21において、スイッチ部22は、第1の内部バスからIPパケット60を受信する。このとき、スイッチ部22のプロセッサ27は、第1の内部バスのIPパケット60を、物理インタフェースチップ24とスイッチデバイス25を介して受信する。ステップS22において、スイッチ部22は、IPパケット60を、スイッチ部22のメモリ26に一旦格納する。
【0044】
ステップS23において、スイッチ部22は、格納したIPパケット60の宛て先に対応する第2の内部バスを特定する。このとき、スイッチ部22のプロセッサ27は、格納したIPパケット60の送信先IPアドレス62に対応する第2の内部バスを特定する。その後、ステップS24において、スイッチ部22は、メモリ26に格納されたIPパケット60を読み出して、物理インタフェースチップ24を経由して特定した前記第2の内部バスへ送信し、動作を終了する。
【0045】
図10は、図9中のステップS23における第2の内部バス特定方法を示す図である。
スイッチ部22は、IPパケット60の宛て先である送信先IPアドレス62と、内部バス32a〜32dとの対応により、内部バス32a〜32dのいずれかを前記第2の内部バスとして特定する。
【0046】
(実施例1の効果)
本実施例1のバックプレーン通信装置20によれば、次の(A)〜(F)のような効果がある。
【0047】
(A) 本実施例1では、バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24から、コネクタ50a〜50dまでの内部バス32a〜32dの配線が等距離で放射状かつ回転対称である。よって、一通りの内部バス32a〜32dの信号伝送路を対象とした耐ノイズ設計で済み、少ないノイズシミュレーション工数で実施できる。
【0048】
(B) バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24は、基板内に形成された配線層に接続され、内部バス32a〜32dがその配線層に配線されている。よって、複数の配線層に信号を伝達するスルーホールの通過によるノイズ、例えばインピーダンスアンマッチングやクロストークなどの影響がない。
【0049】
(C) バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24と、ラインカード23a〜23dに実装された物理インタフェースチップ30a〜30dとの間の信号伝送路は、単一のコネクタ50a〜50d中の1つのみを介しており、他のコネクタ50a〜50dを通過することはない。よって、信号伝送路のコネクタ50a〜50dの通過によるノイズ、例えばインピーダンスアンマッチングやクロストークなどの影響がない。
【0050】
(D) バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24から、コネクタ50a〜50dまでの内部バス32a〜32dは放射状で、相互に交差することなく配線が可能である。そのためバックプレーン基板21にラインカード23a〜23dを多く装着する場合であっても、同一の配線層にてラインカード23a〜23dに係る内部バス32a〜32dを引き回すことが可能であり、配線層を増やすことなく信号配線の増大に対処できる。よって、バックプレーン基板21のコストダウンに寄与できる。
【0051】
(E) バックプレーン基板21は、スイッチ部22を中心とする円板形状である。よって、コネクタ50a〜50d及び内部バス32a〜32dを、回転対称や放射状又は十字方向に配置しやすくなる。
【0052】
(F) バックプレーン基板21は、従来のラインカード用コネクタ50a〜50dを実装しているので、ラインカード23a〜23dは従来構造のまま利用できる。
【0053】
(変形例)
なお、本発明は、上記実施例1に限定されず、種々の変形が可能である。この変形例としては、例えば、次の(a)〜(c)のようなものがある。
【0054】
(a) ラインカードを3枚または5枚以上装着し、かつ複数のラインカード用コネクタ50aなどに係る複数の内部バス32aなどを、物理インタフェースチップ24を中心とした回転対称に配置してもよい。この変形例により、ラインカードに接続する外部通信回線が3本で足る場合や5本以上を要する場合であっても実施例1と同様の効果が得られる。
【0055】
(b) ラインカードを3枚または5枚以上装着し、かつ複数のラインカード用コネクタ50aなどに係る複数の内部バス32aなどを、物理インタフェースチップ24を中心とした放射状に配置してもよい。この変形例により、ラインカードに接続する外部通信回線が3本で足る場合や5本以上を要する場合であっても実施例1と同様の効果が得られる。
【0056】
(c) ラインカードを3枚または5枚以上装着し、かつ複数のラインカード用コネクタ50aなどに係る複数の内部バス32aなどの配線長を、全て等距離にしてもよい。この変形例により、ラインカードに接続する外部通信回線が3本で足る場合や5本以上を要する場合であっても実施例1と同様の効果が得られる。
【符号の説明】
【0057】
20 バックプレーン通信装置
21 バックプレーン基板
22 スイッチ部
23a〜23d ラインカード
30a〜30d 物理インタフェースチップ
32a〜32d 内部バス
50a〜50d コネクタ
【技術分野】
【0001】
本発明は、バックプレーンを有するバックプレーン通信装置、特に、高速な通信信号をルーティング処理し、高密度に部品が配置されたバックプレーン通信装置に関するものである。
【背景技術】
【0002】
従来のバックプレーン通信装置は、装置を柔軟に構成することを目的に、長方形の、いわゆるブックシェルフ状バックプレーン上に複数の回路カードが搭載されている。
【0003】
図11は、従来のバックプレーン通信装置1の外観を示す図である。
このバックプレーン通信装置1では、ブックシェルフ状バックプレーン2にコネクタ13a〜13eが搭載されている。コネクタ13aにラインカード4aが着脱可能に接続され、同様にコネクタ13bにラインカード4bが、コネクタ13cにラインカード4cが、コネクタ13dにラインカード4dが、コネクタ13eにスイッチカード3がそれぞれ着脱可能に接続されている。
【0004】
図12は、図11中のブックシェルフ状バックプレーン2における内部バス12a〜12dの配線例を示す図である。
【0005】
このブックシェルフ状バックプレーン2では、ラインカード4a〜4dがスイッチカード3の両脇に並行に配置され、スイッチカード3のコネクタ13eから、ラインカード4a〜4dのコネクタ13a〜13dに内部バス12a〜12dが配線されている。
【0006】
図13は、図11のバックプレーン通信装置1を示す全体の回路構成図である。
このバックプレーン通信装置1では、ブックシェルフ状バックプレーン2に、ラインカード4a〜4dと、スイッチカード3がそれぞれ着脱可能に接続されている。
【0007】
スイッチカード3は、プロセッサ5と、スイッチデバイス6と、メモリ7と、物理インタフェースチップ8とを有している。物理インタフェースチップ8は、内部バス12a〜12dに接続されており、これら内部バス12a〜12dの信号をスイッチデバイス6に送受信する。更に、スイッチデバイス6には、プロセッサ5とメモリ7が接続されている。プロセッサ5は、スイッチデバイス6とメモリ7を制御して、内部バス12a〜12dの信号のルーティング処理を行い、中央処理装置(CPU)で構成されている。
【0008】
ラインカード4aは、ラインインタフェースデバイス9aとプロセッサ10aと物理インタフェースチップ11aを有しており、これには外部通信回線14aと内部バス12aが接続されている。外部通信回線14aは、例えばEthernet(登録商標)(米国Xerox Corporationの登録商標)などであり、内部バス12aは例えばPCI Express(商標)(PCI−SIG社の商標)などである。外部通信回線14aは、外部通信回線14aとIPパケット60を送受信するためのラインインタフェースデバイス9aを経由してプロセッサ10aに接続されている。内部バス12aは、内部バス12aとIPパケット60を送受信するための物理インタフェースチップ11aを経由してプロセッサ10aに接続されている。ラインカード4bからラインカード4dも同様に構成されている。
【0009】
ラインカード4aは、外部通信回線14aからIPパケット60が入力されると、内部バス12aのIPパケット60に変換してスイッチカード3に送信する。スイッチカード3は、IPパケット60の送信先IPアドレス62をルーティング情報として参照し、内部バス12a〜12dのいずれかに切り替え、その切り替えられた内部バス12a〜12dのいずれかにIPパケット60を送信する。スイッチカード3がIPパケット60を内部バス12bに送信すると、ラインカード4bは内部バス12bのIPパケット60を外部通信回線14bのIPパケット60に変換して送信する。
【0010】
従来のバックプレーン通信装置1に関連する技術としては、例えば下記の特許文献1〜4に記載されたものが知られている。
【0011】
特許文献1には、コンピュータネットワークに使用されるルータおよびスイッチの内部構成に関して光バックプレーンを実装した事例が記載されている。
【0012】
バックプレーンの水平方向の長さは制限されている。例えば、ISA(Industry Standard Architecture(工業標準機構))に適合したバックプレーンは、水平方向の長さが約22インチ(54cm)に制限されている。さらに、高速の信号を取り扱う回路カードは互いに近接して搭載することはできない。回路カードが互いに近接して搭載されると、充分に空気で冷却できず、回路カードがオーバヒートしてしまうためである。よって、単一のバックプレーン内に配置される高速の信号を取り扱う回路カードの枚数が制限され、それにより提供できる機能が制限される。
【0013】
特許文献2及び3には、シリンダ状のバックプレーンに関する技術が記載されている。
また、特許文献4には、回路カードを放射状に配列することにより、被試験ICデバイス(DUT)と全てのピンカード間が等距離となるブックシェルフを有する高速半導体テストシステムの技術が記載されている。各カードは、DUT間と等距離となり、それぞれのピンカードとDUT間を接続する経路長のばらつきを最小化または除去することができる。これにより、ピンカードとDUT間の往復遅延のばらつきも最小化または除去することができる。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開2005−150776号公報
【特許文献2】特開平8−236969号公報
【特許文献3】特開平8−236229号公報
【特許文献4】特表2006−500580号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
しかしながら、従来のバックプレーン通信装置1では、次の(1)〜(3)のような課題があった。
【0016】
(1) 図12に示すように、従来のバックプレーン通信装置1に於けるブックシェルフ状バックプレーン2では、ラインカード4a〜4dの接続位置により、ラインカード4a〜4dからスイッチカード3までの内部バス12a〜12dの信号配線の伝送距離が異なる。よって、それぞれの接続位置の組合せの数だけ耐ノイズ設計を実施しなければならず、ノイズシミュレーション工数が増大する
【0017】
(2) 従来のブックシェルフ状バックプレーン2は、ノイズ発生の要因となる多くのコネクタ13a〜13eを有している。かつ、内部バス12cの信号配線がラインカード4a用のコネクタ13aを通過し、内部バス12dの信号配線がラインカード4b用のコネクタ13bを通過する。よって、インピーダンスアンマッチングやクロストークなど、様々なノイズの影響が懸念される。
【0018】
(3) 従来のブックシェルフ状バックプレーン2に多くのラインカード4a〜4dを接続する場合、スイッチカード3とのラインカード4a〜4dの間の内部バス12a〜12dの信号伝送ラインも多くなる。そのため、ブックシェルフ状バックプレーン2の上を引き回す信号配線が増大する。よって配線層を更に多層にしなければならず、バックプレーン通信装置1がコストアップする。また、複数の配線層に信号を伝達するためのスルーホールを要し、内部バス12a〜12dの信号伝送ラインがスルーホールを通過することに起因するインピーダンスアンマッチングやクロストークなど、様々なノイズの影響が懸念される。
【課題を解決するための手段】
【0019】
本発明のバックプレーン通信装置は、複数の内部バスが形成された基板と、ルーティング情報を有するデータパケット構造体を前記複数の内部バスから受信し、前記ルーティング情報に従い前記複数の内部バスを切り替えて、その切り替えられた前記複数の内部バスのいずれかに送信するスイッチ部とを備えている。更に、前記基板上に取り付けられ、前記スイッチ部から前記複数の内部バスを介して等距離に接続された複数のコネクタと、前記複数のコネクタに着脱自在に接続され、前記複数の内部バスの信号と複数の外部通信信号とを相互に変換する複数のラインカードとを備えている。
【発明の効果】
【0020】
本発明のバックプレーン通信装置によれば、スイッチ部から複数のコネクタまでの複数の内部バスが等距離に接続されているので、一通りの内部バスの信号伝送路を対象とした耐ノイズ設計で済み、少ないノイズシミュレーション工数で実施できるという効果が得られる。
【図面の簡単な説明】
【0021】
【図1】図1は、本発明の実施例1における、図4のバックプレーン通信装置20を示す全体の回路構成図である。
【図2】図2は、本発明の実施例1におけるバックプレーン通信装置20を用いたシステム構成図である。
【図3】図3は、図2中の外部通信回線31a〜31dを介して送受信されるIPパケット60の構造体を示す図である。
【図4】図4は、図2中のバックプレーン通信装置20の外観を示す概略の斜視図である。
【図5】図5は、図4中のバックプレーン基板21における内層配線例を示す図である。
【図6】図6は、図5中のコネクタ50aの信号ピン配置例を示す図である。
【図7】図7は、図1及び図5中の内部バス32aの例を示す構成図である。
【図8】図8は、図1などのバックプレーン通信装置20における全体の動作を示すフローチャートである。
【図9】図9は、図8中のステップS2におけるスイッチ部22の動作を示すフローチャートである。
【図10】図10は、図9中のステップS23における第2の内部バス特定方法を示す図である。
【図11】図11は、従来のバックプレーン通信装置1の外観を示す図である。
【図12】図12は、図11中のブックシェルフ状バックプレーン2における内部バス12a〜12dの配線例を示す図である。
【図13】図13は、図11のバックプレーン通信装置1を示す全体の回路構成図である。
【発明を実施するための形態】
【0022】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例1】
【0023】
(実施例1の構成)
図2は、本発明の実施例1におけるバックプレーン通信装置20を用いたシステム構成図である。
【0024】
このシステムは、本実施例1のバックプレーン通信装置20及び複数(例えば4本)の外部通信回線31a〜31dを有し、4台のコンピュータ40a〜40dが外部通信回線31a〜31d及びバックプレーン通信装置20を介して接続されている。コンピュータ40aにはIPアドレス:192.168.11.1が付与され、同様にコンピュータ40bにはIPアドレス:192.168.11.2が、コンピュータ40cにはIPアドレス:192.168.11.3が、コンピュータ40dには、IPアドレス:192.168.11.4がそれぞれ付与されている。IPパケット60は、外部通信回線31a〜31dを介して送受信される。
【0025】
図3は、図2中の外部通信回線31a〜31dを介して送受信されるIPパケット60の構造体を示す図である。
【0026】
IPパケット60は、送信元IPアドレス61と、送信先IPアドレス62と、サイズやオプションなどの属性情報63と、送信データ64とから構成されている。
【0027】
図4は、図2中のバックプレーン通信装置20の外観を示す概略の斜視図である。
このバックプレーン通信装置20は、例えば、円板形状のバックプレーン基板21を有している。バックプレーン基板21の内層には、物理インタフェースチップ24が設けられると共に、バックプレーン基板21上に、複数のコネクタ50a〜50dが設けられている。物理インタフェースチップ24と、複数のコネクタ50a〜50dとは、バックプレーン基板21の内層に配線された内部バス32a〜32dにより接続されている。コネクタ50a〜50dには、ラインカード23a〜23dがそれぞれ着脱自在に接続されており、このラインカード23a〜23dには、物理インタフェースチップ30a〜30dがそれぞれ設けられている。
【0028】
図5は、図4中のバックプレーン基板21における内層配線例を示す図である。
バックプレーン基板21は円板形状であり、その内層配線の中央部に物理インタフェースチップ24が搭載されている。複数のコネクタ50a〜50dは、物理インタフェースチップ24を中心に四方に等距離に装着されている。物理インタフェースチップ24とコネクタ50a〜50dの間は、差動信号線33a〜33dが物理インタフェースチップ24を中心とする回転対称で、かつそれぞれが等距離に配線されている。図5には図示していないが、差動信号線34a〜34d及び内部バス32a〜32dも同様に、物理インタフェースチップ24を中心とする回転対称かつ放射状で、それぞれが等距離に配線されている。
【0029】
図6は、図5中のコネクタ50aの信号ピン配置例を示す図である。
コネクタ50aは、各々2本の差動信号線33aと差動信号線34aの信号ピンを有している。差動信号線33aにより物理インタフェースチップ30aから物理インタフェースチップ24への片方向の送信を行い、差動信号線34aにより物理インタフェースチップ24から物理インタフェースチップ30aへの片方向の送信を行う。レーン35aは、差動信号線33aと差動信号線34aの4本の信号ピンの組み合わせであり、物理インタフェースチップ24と物理インタフェースチップ30aとの間の相互の送受信を行う。
【0030】
図1は、本発明の実施例1における、図4のバックプレーン通信装置20を示す全体の回路構成図である。
【0031】
このバックプレーン通信装置20は、バックプレーン基板21と、このバックプレーン基板21のコネクタ50a〜50d及び内部バス32a〜32dに着脱自在に接続されたラインカード23a〜23dとから構成され、そのラインカード23a〜23dには、外部通信回線31a〜31dが接続されている。内部バス32a〜32dは、例えばPCI Express規格のバスであり、外部通信回線31a〜31dは、例えばEthernet(登録商標)(米国Xerox Corporationの登録商標)の通信回線である。
【0032】
バックプレーン基板21は、コネクタ50a〜50d及びスイッチ部22を有している。コネクタ50a〜50dは、内部バス32a〜32dに接続され、ラインカード23a〜23dが着脱自在に接続されている。
【0033】
スイッチ部22は、物理インタフェースチップ24、スイッチデバイス25、メモリ26、及び全体を制御するプロセッサ27を有している。スイッチデバイス25、メモリ26及びプロセッサ27は、バックプレーン基板21の表面又は裏面に実装され、物理インタフェースチップ24は、バックプレーン基板21の内層に実装されている。スイッチ部22は、内部バス32a〜32dからIPパケット60を受信し、このIPパケット60の送信先IPアドレス62に従って内部バス32a〜32dのいずれか1つを選択して物理インタフェースチップ24に送信するものである。
【0034】
物理インタフェースチップ24は、内部バス32a〜32dに接続されると共に、スイッチデバイス25に接続され、内部バス32a〜32dから受信したIPパケット60をスイッチデバイス25に送信すると共に、スイッチデバイス25から受信したIPパケット60を内部バス32a〜32dに送信する。スイッチデバイス25は、プロセッサ27によって制御されている。プロセッサ27は、スイッチデバイス25が受信したIPパケット60のルーティング処理を行うものであり、中央処理装置(CPU)で構成されている。
【0035】
ラインカード23aには、外部通信回線31aが接続され、ラインインタフェースデバイス28a、プロセッサ29a、及び物理インタフェースチップ30aを経由し、内部バス32aに接続されている。ラインカード23aは、外部通信回線31aのIPパケット60と内部バス32aのIPパケット60との相互の送受信を行うものである。ラインカード23b〜23dも同様に構成されている。
【0036】
物理インタフェースチップ24は、内部バス32a〜32dのIPパケット60とスイッチデバイス25のIPパケット60との相互変換を行うものである。スイッチデバイス25とメモリ26とプロセッサ27は、IPパケット60の送信先IPアドレス62をルーティング情報として、ルーティング制御を行う機能を有している。
【0037】
図7は、図1及び図5中の内部バス32aの例を示す構成図である。
内部バス32aは、各々2本の差動信号線33aと差動信号線34aを有している。差動信号線33aは、物理インタフェースチップ30aの信号を物理インタフェースチップ24に送信し、差動信号線34aは、物理インタフェースチップ24の信号を物理インタフェースチップ30aに送信する。差動信号線33aと差動信号線34aの4本の信号線の組み合わせによって、物理インタフェースチップ30aと物理インタフェースチップ24相互の送受信が行われる。レーン35aは、差動信号線33aと差動信号線34aの4本の通信線の組み合わせである。なお、内部バス32b〜32dの構成は内部バス32aと同様である。
【0038】
(実施例1の動作)
図8は、図1などのバックプレーン通信装置20における全体の動作を示すフローチャートである。
【0039】
動作が開始され、ステップS1において、第1のラインカードは、第1の外部通信信号を受信したならば、第1の内部バスの信号に変換する。第1のラインカードは、ラインカード23a〜23dのいずれかで、第1の外部通信信号は、外部通信回線31a〜31dいずれかから受信したIPパケット60である。第1の内部バスは、内部バス32a〜32dのいずれかである。
【0040】
ステップS2において、スイッチ部22は、第1の内部バスの信号を受信して、ルーティング処理を行い、指定された第2の内部バスに送信する。第2の内部バスは、内部バス32a〜32dのいずれかである。
【0041】
ステップS3において、第2の内部バスに接続された第2のラインカードは、第2の内部バスの信号を受信し、第2の外部通信信号に変換して送信する。第2のラインカードは、ラインカード23a〜23dのいずれかで、第2の外部通信信号は、外部通信回線31a〜31dのいずれかに送信したIPパケット60である。
【0042】
図9は、図8中のステップS2におけるスイッチ部22の動作を示すフローチャートである。
【0043】
スイッチ部22の動作が開始され、ステップS21において、スイッチ部22は、第1の内部バスからIPパケット60を受信する。このとき、スイッチ部22のプロセッサ27は、第1の内部バスのIPパケット60を、物理インタフェースチップ24とスイッチデバイス25を介して受信する。ステップS22において、スイッチ部22は、IPパケット60を、スイッチ部22のメモリ26に一旦格納する。
【0044】
ステップS23において、スイッチ部22は、格納したIPパケット60の宛て先に対応する第2の内部バスを特定する。このとき、スイッチ部22のプロセッサ27は、格納したIPパケット60の送信先IPアドレス62に対応する第2の内部バスを特定する。その後、ステップS24において、スイッチ部22は、メモリ26に格納されたIPパケット60を読み出して、物理インタフェースチップ24を経由して特定した前記第2の内部バスへ送信し、動作を終了する。
【0045】
図10は、図9中のステップS23における第2の内部バス特定方法を示す図である。
スイッチ部22は、IPパケット60の宛て先である送信先IPアドレス62と、内部バス32a〜32dとの対応により、内部バス32a〜32dのいずれかを前記第2の内部バスとして特定する。
【0046】
(実施例1の効果)
本実施例1のバックプレーン通信装置20によれば、次の(A)〜(F)のような効果がある。
【0047】
(A) 本実施例1では、バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24から、コネクタ50a〜50dまでの内部バス32a〜32dの配線が等距離で放射状かつ回転対称である。よって、一通りの内部バス32a〜32dの信号伝送路を対象とした耐ノイズ設計で済み、少ないノイズシミュレーション工数で実施できる。
【0048】
(B) バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24は、基板内に形成された配線層に接続され、内部バス32a〜32dがその配線層に配線されている。よって、複数の配線層に信号を伝達するスルーホールの通過によるノイズ、例えばインピーダンスアンマッチングやクロストークなどの影響がない。
【0049】
(C) バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24と、ラインカード23a〜23dに実装された物理インタフェースチップ30a〜30dとの間の信号伝送路は、単一のコネクタ50a〜50d中の1つのみを介しており、他のコネクタ50a〜50dを通過することはない。よって、信号伝送路のコネクタ50a〜50dの通過によるノイズ、例えばインピーダンスアンマッチングやクロストークなどの影響がない。
【0050】
(D) バックプレーン基板21のスイッチ部22に内蔵された物理インタフェースチップ24から、コネクタ50a〜50dまでの内部バス32a〜32dは放射状で、相互に交差することなく配線が可能である。そのためバックプレーン基板21にラインカード23a〜23dを多く装着する場合であっても、同一の配線層にてラインカード23a〜23dに係る内部バス32a〜32dを引き回すことが可能であり、配線層を増やすことなく信号配線の増大に対処できる。よって、バックプレーン基板21のコストダウンに寄与できる。
【0051】
(E) バックプレーン基板21は、スイッチ部22を中心とする円板形状である。よって、コネクタ50a〜50d及び内部バス32a〜32dを、回転対称や放射状又は十字方向に配置しやすくなる。
【0052】
(F) バックプレーン基板21は、従来のラインカード用コネクタ50a〜50dを実装しているので、ラインカード23a〜23dは従来構造のまま利用できる。
【0053】
(変形例)
なお、本発明は、上記実施例1に限定されず、種々の変形が可能である。この変形例としては、例えば、次の(a)〜(c)のようなものがある。
【0054】
(a) ラインカードを3枚または5枚以上装着し、かつ複数のラインカード用コネクタ50aなどに係る複数の内部バス32aなどを、物理インタフェースチップ24を中心とした回転対称に配置してもよい。この変形例により、ラインカードに接続する外部通信回線が3本で足る場合や5本以上を要する場合であっても実施例1と同様の効果が得られる。
【0055】
(b) ラインカードを3枚または5枚以上装着し、かつ複数のラインカード用コネクタ50aなどに係る複数の内部バス32aなどを、物理インタフェースチップ24を中心とした放射状に配置してもよい。この変形例により、ラインカードに接続する外部通信回線が3本で足る場合や5本以上を要する場合であっても実施例1と同様の効果が得られる。
【0056】
(c) ラインカードを3枚または5枚以上装着し、かつ複数のラインカード用コネクタ50aなどに係る複数の内部バス32aなどの配線長を、全て等距離にしてもよい。この変形例により、ラインカードに接続する外部通信回線が3本で足る場合や5本以上を要する場合であっても実施例1と同様の効果が得られる。
【符号の説明】
【0057】
20 バックプレーン通信装置
21 バックプレーン基板
22 スイッチ部
23a〜23d ラインカード
30a〜30d 物理インタフェースチップ
32a〜32d 内部バス
50a〜50d コネクタ
【特許請求の範囲】
【請求項1】
複数の内部バスが形成された基板と、
ルーティング情報を有するデータパケット構造体を前記複数の内部バスから受信し、前記ルーティング情報に従い前記複数の内部バスを切り替えて、その切り替えられた前記複数の内部バスのいずれかに送信するスイッチ部と、
前記基板上に取り付けられ、前記スイッチ部から前記複数の内部バスを介して等距離に接続された複数のコネクタと、
前記複数のコネクタに着脱自在に接続され、前記複数の内部バスの信号と複数の外部通信信号とを相互に変換する複数のラインカードと、
を備えたことを特徴とするバックプレーン通信装置。
【請求項2】
前記複数の内部バスは、前記基板の内層に形成された配線層に配線されたことを特徴とする請求項1記載のバックプレーン通信装置。
【請求項3】
前記スイッチ部は、
前記配線層に配線された前記複数の内部バスに接続され、前記複数の内部バスの信号と前記データパケット構造体とを相互に変換する物理インタフェース部と、
前記データパケット構造体を前記物理インタフェース部から受信し、前記データパケット構造体の前記ルーティング情報に従って前記複数の内部バスのいずれかを選択して前記物理インタフェース部に送信するルーティング処理部と、
を備えたことを特徴とする請求項2記載のバックプレーン通信装置。
【請求項4】
前記複数の内部バスは、前記スイッチ部を中心に回転対称に配線されたことを特徴とする請求項1〜3のいずれか1項に記載のバックプレーン通信装置。
【請求項5】
前記複数のコネクタは、前記スイッチ部を中心に回転対称に配置されたことを特徴とする請求項4記載のバックプレーン通信装置。
【請求項6】
前記複数の内部バスは、前記スイッチ部を中心に放射状に配線されたことを特徴とする請求項1〜3のいずれか1項に記載のバックプレーン通信装置。
【請求項7】
前記複数のコネクタは、前記スイッチ部を中心に放射状に配置されたことを特徴とする請求項6記載のバックプレーン通信装置。
【請求項8】
前記複数の内部バスは、前記スイッチ部を中心に十字方向に配線されたことを特徴とする請求項1〜3のいずれか1項に記載のバックプレーン通信装置。
【請求項9】
前記複数のコネクタは、前記スイッチ部を中心に十字方向に配置されたことを特徴とする請求項8記載のバックプレーン通信装置。
【請求項10】
前記基板は、前記スイッチ部を中心とする円板形状であることを特徴とする請求項1〜9いずれか1項に記載のバックプレーン通信装置。
【請求項1】
複数の内部バスが形成された基板と、
ルーティング情報を有するデータパケット構造体を前記複数の内部バスから受信し、前記ルーティング情報に従い前記複数の内部バスを切り替えて、その切り替えられた前記複数の内部バスのいずれかに送信するスイッチ部と、
前記基板上に取り付けられ、前記スイッチ部から前記複数の内部バスを介して等距離に接続された複数のコネクタと、
前記複数のコネクタに着脱自在に接続され、前記複数の内部バスの信号と複数の外部通信信号とを相互に変換する複数のラインカードと、
を備えたことを特徴とするバックプレーン通信装置。
【請求項2】
前記複数の内部バスは、前記基板の内層に形成された配線層に配線されたことを特徴とする請求項1記載のバックプレーン通信装置。
【請求項3】
前記スイッチ部は、
前記配線層に配線された前記複数の内部バスに接続され、前記複数の内部バスの信号と前記データパケット構造体とを相互に変換する物理インタフェース部と、
前記データパケット構造体を前記物理インタフェース部から受信し、前記データパケット構造体の前記ルーティング情報に従って前記複数の内部バスのいずれかを選択して前記物理インタフェース部に送信するルーティング処理部と、
を備えたことを特徴とする請求項2記載のバックプレーン通信装置。
【請求項4】
前記複数の内部バスは、前記スイッチ部を中心に回転対称に配線されたことを特徴とする請求項1〜3のいずれか1項に記載のバックプレーン通信装置。
【請求項5】
前記複数のコネクタは、前記スイッチ部を中心に回転対称に配置されたことを特徴とする請求項4記載のバックプレーン通信装置。
【請求項6】
前記複数の内部バスは、前記スイッチ部を中心に放射状に配線されたことを特徴とする請求項1〜3のいずれか1項に記載のバックプレーン通信装置。
【請求項7】
前記複数のコネクタは、前記スイッチ部を中心に放射状に配置されたことを特徴とする請求項6記載のバックプレーン通信装置。
【請求項8】
前記複数の内部バスは、前記スイッチ部を中心に十字方向に配線されたことを特徴とする請求項1〜3のいずれか1項に記載のバックプレーン通信装置。
【請求項9】
前記複数のコネクタは、前記スイッチ部を中心に十字方向に配置されたことを特徴とする請求項8記載のバックプレーン通信装置。
【請求項10】
前記基板は、前記スイッチ部を中心とする円板形状であることを特徴とする請求項1〜9いずれか1項に記載のバックプレーン通信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2011−97216(P2011−97216A)
【公開日】平成23年5月12日(2011.5.12)
【国際特許分類】
【出願番号】特願2009−247394(P2009−247394)
【出願日】平成21年10月28日(2009.10.28)
【出願人】(308033722)株式会社OKIネットワークス (165)
【Fターム(参考)】
【公開日】平成23年5月12日(2011.5.12)
【国際特許分類】
【出願日】平成21年10月28日(2009.10.28)
【出願人】(308033722)株式会社OKIネットワークス (165)
【Fターム(参考)】
[ Back to top ]