フリップチップ実装構造体
【課題】セラミック基板のうねりと半導体素子のスタッドバンプの高さばらつきとを吸収する導電性接着剤の転写量を確保でき、高い実装歩留まりとなるフリップチップ実装構造体を提供する。
【解決手段】スタッドバンプ１は、台座部８と頭頂部９とからなり、頭頂部９における台座部８との境界部分に先端寄りほど狭まるテーパ部分９ａを有しており、前記テーパ部分９ａの底部の直径をＤ１、台座部８の直径をＤ２としたときに、Ｄ２×０．６＜Ｄ１＜Ｄ２×０．８となるように形成しておく。
【解決手段】スタッドバンプ１は、台座部８と頭頂部９とからなり、頭頂部９における台座部８との境界部分に先端寄りほど狭まるテーパ部分９ａを有しており、前記テーパ部分９ａの底部の直径をＤ１、台座部８の直径をＤ２としたときに、Ｄ２×０．６＜Ｄ１＜Ｄ２×０．８となるように形成しておく。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子をセラミック基板に実装したフリップチップ実装構造体に関するものである。
【背景技術】
【０００２】
半導体素子をセラミック基板に実装した半導体実装構造体としては、半導体素子の電極形成面を上面にして基板上に搭載し、金線やアルミ線を介して電気的に接続したワイヤーボンディング実装構造体と、半導体素子の電極形成面を下面にして基板上に搭載して接合したフリップチップ実装構造体とがある。携帯電話などの薄型化、小型化が求められる電子機器には、フリップチップ実装構造体が薄型化に有効であることから特に有用である。
【０００３】
フリップチップ実装構造体を作製する工法には、半導体素子上にスタッドバンプを形成して導電性接着剤を介して基板の電極と接続するＳＢＢ実装、同スタッドバンプを異方性導電フィルムを介して基板の電極と接続するＡＣＦ実装、半導体素子上に半田バンプを形成して基板と接続するＣ４実装などの様々な工法がある。
【０００４】
ＳＢＢ実装について説明する。図４（ａ）は、半導体素子２にスタッドバンプ１０１を形成した工程を示している。スタッドバンプ１０１を形成するには、図示しないキャピラリと呼ばれる治具の貫通孔から金線を押し出して、その先端に放電等による加熱により金ボールを形成し、この金ボールを半導体素子２の電極上に圧着して超音波による振動と熱とで接合させた後、キャピラリを引き上げて接続金属塊から引き離すとともに、金線を引きちぎるようにして切り離す。
【０００５】
スタッドバンプ１０１を形成する目的は、半導体素子２に設けられた図示しない電極と実装基板に設けられたランドとの電気的接合を得るためである。スタッドバンプ１０１は、大きく分けて、台座部１０８と呼ばれる略円板状の部分と頭頂部１０９と呼ばれる略円柱あるいは略円すい状の部分とからなる。
【０００６】
形成当初のスタッドバンプ１０１は高さのばらつきが大きいため、図４（ｂ）に示すように平面状の金属板３に押し当てることで高さを均一に揃える。このときのスタッドバンプ１０１の高さは、金属板３に押し当てる圧力により制御可能である。
【０００７】
この半導体素子２を、図４（ｃ）（ｄ）に示すように、スタッドバンプ１０１の頭頂部１０９を転写台５上の導電性接着剤４に浸漬させてから引き上げると、スタッドバンプ１０１に導電性接着剤４が表面張力により転写される。ｔは転写量と呼ばれる、スタットバンプ１０１の上面での導電性接着剤４の厚みを示す。
【０００８】
その後に、図４（ｅ）に示すように、半導体素子２に形成された認識用のパターン（図示せず）とセラミック基板６上に形成された認識用のパターン（図示せず）とを用いて位置を合わせた上で、半導体素子２を所定の荷重をかけながらセラミック基板６上に搭載する。この時の荷重は、上述のようにスタッドバンプ１０１の高さを補正するために平面状の金属板に押し当てる時の荷重より小さく設定することが一般的である。
【０００９】
これにより、半導体素子２上のスタッドバンプ１０１とセラミック基板６上の電極７とが対向した状態で導電性接着剤４によって接合され、半導体素子２のセラミック基板６上へのＳＢＢ実装が完了する。さらに必要に応じてエポキシ樹脂等を用いて半導体素子２とセラミック基板６との間を封止したものがフリップチップ実装構造体である。
【００１０】
ところで、セラミック基板６には焼成時の収縮ばらつきや積層工程の精度に起因する表面のうねり（コプラナリティ）が存在し、うねりの大きさは精度の良い基板を用いたとしても実装エリア内において５μｍ程度の大きさで存在する。またスタッドバンプ１０１の高さは、上述のように平面状の金属板３に押し当てて補正しても２μｍ程度のばらつきを有している。
【００１１】
このため、半導体素子２をセラミック基板６上に実装して導電性接着剤４を介して電気的な接続を確保するためには、セラミック基板６のうねりの大きさとスタッドバンプ１０１の高さバラツキとの和よりも導電性接着剤４の転写量ｔが大きくなければならず、転写量ｔは少なくとも７μｍ必要である。
【００１２】
しかし導電性接着剤４の転写量ｔを十分に確保しようとすると、その絶対量が多くなり、スタッドバンプ１０１の台座部１０８にも保持されずこぼれることがある。こぼれを防止するべく転写量ｔが十分に確保されていない場合は接続不良が発生する。
【００１３】
そこで、キャピラリとして、貫通孔の先端部がロート状に拡開したものを用い、その先端面よりも直径が大きくなるように台座部１０８を形成するとともに、この台座部１０８の外周部に環状の隆起を有する形状とすることにより、スタッドバンプ１０１に十分な転写量ｔを確保し且つこぼれを防止することが提案されている（例えば特許文献１）。
【特許文献１】特開２００１−８５４７２公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、上述した従来のスタッドバンプの形状では、台座部１０８からの導電性接着剤４のこぼれに対しては効果があるものの、頭頂部１０９を浸漬した導電性接着剤４から引き上げた後に、頭頂部１０９と台座部１０８との境界部分に導電性接着剤４が這い上がる場合と殆ど這い上がらない場合が生じる。這い上がりの発生を一定に制御することは非常に困難であり、導電性接着剤４の転写量ｔのばらつきが多くなったり、導電性接着剤４の転写量ｔが小さくなることがある。その結果、半導体素子２上の電極とセラミック基板６上の導電ランドとの電気的接合を確保することができず、実装歩留まりの低下を引き起こす。
【００１５】
本発明は、上記問題に鑑み、セラミック基板のうねりと半導体素子のスタッドバンプの高さばらつきとを吸収する導電性接着剤の転写量を確保することができ、高い実装歩留まりとなるフリップチップ実装構造体を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明のフリップチップ実装構造体は、半導体素子と、セラミック基板と、前記半導体素子の電極上に金線を用いて形成された台座部と頭頂部とからなるスタッドバンプと、前記スタッドバンプ上に転写され当該スタッドバンプと前記セラミック基板上の導電ランドとを電気的に接続した導電性接着剤とを具備してなるフリップチップ実装構造体において、前記スタッドバンプは、前記頭頂部における台座部との境界部分に先端寄りほど狭まるテーパ部分を有しており、前記テーパ部分の底部の直径をＤ１、台座部の直径をＤ２としたときに、Ｄ２×０．６＜Ｄ１＜Ｄ２×０．８となるように形成したことを特徴とする。
【発明の効果】
【００１７】
本発明のフリップチップ実装構造体は、スタッドバンプが上記の形状および寸法を有することにより、セラミック基板のうねりとスタッドバンプの高さばらつきとを吸収する導電性接着剤の転写量を確保することができ、高い実装歩留まりを実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づき説明する。
図１から図３に、本発明の一実施形態のフリップチップ実装構造体を作製するＳＢＢ実装を示す。基本的な構成は従来のものとほぼ同一であるため、先に図４を用いて説明した点に関しては簡単に図示および説明する。
【００１９】
図１は、半導体素子の電極上にスタッドバンプを形成する工程を示す。
図１（ａ）に示すように、キャピラリ１１の貫通孔１０に金線１２を通し、その先端を押し出して放電によって加熱することにより、キャピラリ１１の先端に金ボール１３を形成する。キャピラリ１１の貫通孔１０は先端部分がロート状に拡開している。
【００２０】
図１（ｂ）（ｃ）に示すように、金ボール１３を、２００℃程度に加熱した半導体素子２の図示しない電極上に圧着して超音波振動を加えることにより、電極表面上に金を拡散させて接合させ、その後キャピラリ１１を引き上げて接続金属塊１４から引き離すとともに、金線１２を引きちぎるようにして切り離すことにより、スタッドバンプ１を形成する。そしてその後に、スタッドバンプ１を所定の圧力にて平面状の金属板を押し当てることにより高さを揃えて、図１（ｄ）に示す形状とする。
【００２１】
スタッドバンプ１は、図２に拡大図示するように、従来のものと同様に、台座部８と呼ばれる略円板状の部分と頭頂部９と呼ばれる略円柱あるいは略円すい状の部分とで構成される。ただしこのスタッドバンプ１では、台座部８は、頭頂部９を中心とした円周の外方向に高くなる傾斜を有する形状である。頭頂部９は、台座部８との境界部分に先端寄りほど狭まるテーパ部分９ａを有しており、このテーパ部分９ａに連なる円柱部分９ｂを有している。
【００２２】
たとえば、スタッドバンプ１の全体の高さｈ１は４２μｍ、台座部８の直径Ｄ２は７５μｍ程度、台座部８の高さｈ２は２０μｍ程度、頭頂部９のテーパ部分９ａの底部の直径Ｄ１は５２．５μｍ、テーパ部分９ａの底角θは４５°〜６０°、円柱部分９ｂの直径Ｄ３は３５μｍ程度である。
【００２３】
このようなスタッドバンプ１を形成する際に、上述のキャピラリ１１は金ボール１３に圧力を加えて塑性変形を起こさせるもので、台座部８と頭頂部９との境界付近の形状に大きく影響する。所望のバンプ形状を得るために、キャピラリ１１の形状は重要な要素となるので、適切に設定され、高い精度で管理が行われる。
【００２４】
図３は、上記のようにして準備した半導体素子２をセラミック基板上に実装するまでの工程を示す。
実装対象のセラミック基板は、アルミナ約５０重量％とガラス約５０重量％の粉体に有機バインダーを加えて作成したグリーンシートを９００℃にて焼結したものであって、無収縮タイプの低温焼成セラミック多層基板である。セラミック基板の厚みは０．７７ｍｍ、基板全体のサイズは１００×１１０ｍｍ、モジュール単体のサイズは２５×２５ｍｍである。セラミック基板上の導電ランドは、Ａｇ系の電極ペーストをスクリーン印刷により半導体素子２の電極に対応した所定のパターンに形成し、１５０℃にて乾燥した後、ベルト式の焼成炉にて８５０℃をピークとするプロファイルで焼結し、その上に無電解方式のニッケル金メッキを施すことで形成する。導電ランドのピッチは０．３ｍｍ、サイズは０．１５ｍｍ×０．３ｍｍ、厚みは１０μｍである。完成したセラミック基板のうねりは４μｍ〜５μｍとなる。
【００２５】
図３（ａ）（ｂ）において、半導体素子２には、基板の所定のパターンに対応したスタットバンプ１を形成し、高さを揃えてある。半導体素子２は、サイズが６．０ｍｍ×６．０ｍｍ×０．５ｍｍ厚みであり、パッド数が８０パッドである。高さを揃えた後もスタッドバンプ１の高さばらつきは２μｍ程度存在する。
【００２６】
この半導体素子２をスタッドバンプ１形成面を下にして、転写台５上に２０μｍの厚みで塗布された導電性接着剤４に頭頂部９を浸漬してから引き上げることにより、当該スタッドバンプ１に導電性接着剤４を転写する。このときには、転写された導電性樹脂４が半導体素子２の表面に付着しないように、転写圧力、時間を所定の条件に制御する。ｔは導電性接着剤４の転写量である。
【００２７】
その後に、図３（ｃ）に示すように、半導体素子２とセラミック基板６とを位置を合わせした上で、半導体素子２を所定の荷重をかけながらセラミック基板６上に搭載し、１２０℃、１時間で導電性樹脂４を硬化させる。このことにより、半導体素子２上のスタッドバンプ１とセラミック基板６上の導電ランド７とが対向した状態で導電性接着剤４によって接合され、半導体素子２のセラミック基板６上へのＳＢＢ実装が完了する。さらにその後に、半導体素子２とセラミック基板６との間に図示しないエポキシ樹脂からなるアンダーフィルを充填し、１２０℃で１時間、１５０℃で１時間、加熱することで硬化をさせて、フリップチップ実装構造体を得る。
【００２８】
ここで、スタッドバンプの形状と導電性樹脂の転写との関係について説明する。頭頂部のテーパ部分の底部の直径Ｄ１と台座部の直径Ｄ２との比率（＝Ｄ１／Ｄ２）が各々、０．５、０．６、０．７、０．８、０．９、１．０となるように、スタッドバンプを形成し、その各々について、頭頂部を導電性樹脂に浸漬して引き上げた後の導電性樹脂の転写量および転写状態を調べた。結果を表１に示す。
【００２９】
導電性樹脂の転写量は、転写前に半導体素子からスタッドバンプの先端までの高さ（Ｉ）を測定しておき、転写後に半導体素子から導電性樹脂の先端までの高さ（II）を測定し、高さ（II）と高さ（Ｉ）との差として算出した。転写状態は、スタッドバンプの台座部から導電性接着剤がはみ出して半導体素子の表面に付着していないことを判断基準とした。なお、上述のように、実装対象のセラミック基板のうねりが最大５μｍ、スタッドバンプの高さばらつきが２μｍ存在するため、導電性接着剤の転写量は少なくとも７μｍ必要である。
【００３０】
【表１】
表１によれば、Ｄ１／Ｄ２が０．６〜０．８の場合に、転写量の最小値が７μｍ以上確保されている。転写状態も良好である。これは、Ｄ１／Ｄ２が０．６〜０．８の範囲にある時に、頭頂部のテーパ部分が、浸漬した導電性接着剤を引き上げるために最適な形状となっていて、引き上げ効果が高いからと考えられる。またこのテーパ部分が存在するため、転写された導電性接着剤は、台座部と頭頂部の境界部分に対する這い上がりの進行が少なく、導電性樹脂の転写量は最も多く確保されるからと考えられる。
【００３１】
Ｄ１／Ｄ２が０．５の場合（従来品の比率に相当する）は、転写量の最小値が６μｍとなった。これは、テーパ部分が小さいため、導電性接着剤に浸積した時には十分な這い上がり量が確保されず、導電性接着剤から引き上げた後に、導電性接着剤の表面張力により、時間の経過とともに台座部８と頭頂部９との境界部分に這い上がりが進み、引き上げ直後よりも転写量が少なくなるからと考えられる。
【００３２】
Ｄ１／Ｄ２が０．９以上の場合は、スタッドバンプ１を導電性接着剤４に浸積した時点でスタッドバンプ１から導電性接着剤４がはみ出して半導体素子の表面に付着する（こぼれと表記）という不具合が発生した。
【００３３】
したがって、Ｄ１／Ｄ２が０．６〜０．８となるスタッドバンプを形成することが、セラミック基板のうねりとスタッドバンプの高さばらつきとを吸収する導電性接着剤の転写量を確保するうえで、そして実装歩留まりの高いフリップチップ実装方法を実現するうえで、効果的である。
【００３４】
上述の方法でフリップチップ実装構造体を作製し、接続検査を実施したところ、Ｄ１／Ｄ２が０．８であるフリップチップ実装構造体（本発明品）においては不良率０．２％であり、Ｄ１／Ｄ２が０．５であるフリップチップ実装構造体（従来品）における不良率は０．３％であった。なおフリップチップ実装構造体は、６０ピンの半導体素子４点と８ピンの半導体素子７点を搭載したマルチチップモジュールである。検査の母数は１００００モジュールである。
【産業上の利用可能性】
【００３５】
本発明にかかるフリップチップ実装構造体は、実装歩留まりが高く、有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明のフリップチップ実装構造体を製作する際の、スタッドバンプを形成する工程を示す断面図
【図２】図１で形成されるスタッドバンプの正面図
【図３】図１でスタッドバンプが形成された半導体素子をセラミック基板に実装するまでの工程を示す断面図
【図４】従来法によりスタッドバンプを半導体素子に形成しセラミック基板に実装するまでの工程を示す断面図
【符号の説明】
【００３７】
１ スタッドバンプ
２ 半導体素子
４ 導電性接着剤
６ セラミック基板
７ 導電ランド
８ 台座部
９ 頭頂部
9a テーパ部分
ｔ 転写量
【技術分野】
【０００１】
本発明は、半導体素子をセラミック基板に実装したフリップチップ実装構造体に関するものである。
【背景技術】
【０００２】
半導体素子をセラミック基板に実装した半導体実装構造体としては、半導体素子の電極形成面を上面にして基板上に搭載し、金線やアルミ線を介して電気的に接続したワイヤーボンディング実装構造体と、半導体素子の電極形成面を下面にして基板上に搭載して接合したフリップチップ実装構造体とがある。携帯電話などの薄型化、小型化が求められる電子機器には、フリップチップ実装構造体が薄型化に有効であることから特に有用である。
【０００３】
フリップチップ実装構造体を作製する工法には、半導体素子上にスタッドバンプを形成して導電性接着剤を介して基板の電極と接続するＳＢＢ実装、同スタッドバンプを異方性導電フィルムを介して基板の電極と接続するＡＣＦ実装、半導体素子上に半田バンプを形成して基板と接続するＣ４実装などの様々な工法がある。
【０００４】
ＳＢＢ実装について説明する。図４（ａ）は、半導体素子２にスタッドバンプ１０１を形成した工程を示している。スタッドバンプ１０１を形成するには、図示しないキャピラリと呼ばれる治具の貫通孔から金線を押し出して、その先端に放電等による加熱により金ボールを形成し、この金ボールを半導体素子２の電極上に圧着して超音波による振動と熱とで接合させた後、キャピラリを引き上げて接続金属塊から引き離すとともに、金線を引きちぎるようにして切り離す。
【０００５】
スタッドバンプ１０１を形成する目的は、半導体素子２に設けられた図示しない電極と実装基板に設けられたランドとの電気的接合を得るためである。スタッドバンプ１０１は、大きく分けて、台座部１０８と呼ばれる略円板状の部分と頭頂部１０９と呼ばれる略円柱あるいは略円すい状の部分とからなる。
【０００６】
形成当初のスタッドバンプ１０１は高さのばらつきが大きいため、図４（ｂ）に示すように平面状の金属板３に押し当てることで高さを均一に揃える。このときのスタッドバンプ１０１の高さは、金属板３に押し当てる圧力により制御可能である。
【０００７】
この半導体素子２を、図４（ｃ）（ｄ）に示すように、スタッドバンプ１０１の頭頂部１０９を転写台５上の導電性接着剤４に浸漬させてから引き上げると、スタッドバンプ１０１に導電性接着剤４が表面張力により転写される。ｔは転写量と呼ばれる、スタットバンプ１０１の上面での導電性接着剤４の厚みを示す。
【０００８】
その後に、図４（ｅ）に示すように、半導体素子２に形成された認識用のパターン（図示せず）とセラミック基板６上に形成された認識用のパターン（図示せず）とを用いて位置を合わせた上で、半導体素子２を所定の荷重をかけながらセラミック基板６上に搭載する。この時の荷重は、上述のようにスタッドバンプ１０１の高さを補正するために平面状の金属板に押し当てる時の荷重より小さく設定することが一般的である。
【０００９】
これにより、半導体素子２上のスタッドバンプ１０１とセラミック基板６上の電極７とが対向した状態で導電性接着剤４によって接合され、半導体素子２のセラミック基板６上へのＳＢＢ実装が完了する。さらに必要に応じてエポキシ樹脂等を用いて半導体素子２とセラミック基板６との間を封止したものがフリップチップ実装構造体である。
【００１０】
ところで、セラミック基板６には焼成時の収縮ばらつきや積層工程の精度に起因する表面のうねり（コプラナリティ）が存在し、うねりの大きさは精度の良い基板を用いたとしても実装エリア内において５μｍ程度の大きさで存在する。またスタッドバンプ１０１の高さは、上述のように平面状の金属板３に押し当てて補正しても２μｍ程度のばらつきを有している。
【００１１】
このため、半導体素子２をセラミック基板６上に実装して導電性接着剤４を介して電気的な接続を確保するためには、セラミック基板６のうねりの大きさとスタッドバンプ１０１の高さバラツキとの和よりも導電性接着剤４の転写量ｔが大きくなければならず、転写量ｔは少なくとも７μｍ必要である。
【００１２】
しかし導電性接着剤４の転写量ｔを十分に確保しようとすると、その絶対量が多くなり、スタッドバンプ１０１の台座部１０８にも保持されずこぼれることがある。こぼれを防止するべく転写量ｔが十分に確保されていない場合は接続不良が発生する。
【００１３】
そこで、キャピラリとして、貫通孔の先端部がロート状に拡開したものを用い、その先端面よりも直径が大きくなるように台座部１０８を形成するとともに、この台座部１０８の外周部に環状の隆起を有する形状とすることにより、スタッドバンプ１０１に十分な転写量ｔを確保し且つこぼれを防止することが提案されている（例えば特許文献１）。
【特許文献１】特開２００１−８５４７２公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、上述した従来のスタッドバンプの形状では、台座部１０８からの導電性接着剤４のこぼれに対しては効果があるものの、頭頂部１０９を浸漬した導電性接着剤４から引き上げた後に、頭頂部１０９と台座部１０８との境界部分に導電性接着剤４が這い上がる場合と殆ど這い上がらない場合が生じる。這い上がりの発生を一定に制御することは非常に困難であり、導電性接着剤４の転写量ｔのばらつきが多くなったり、導電性接着剤４の転写量ｔが小さくなることがある。その結果、半導体素子２上の電極とセラミック基板６上の導電ランドとの電気的接合を確保することができず、実装歩留まりの低下を引き起こす。
【００１５】
本発明は、上記問題に鑑み、セラミック基板のうねりと半導体素子のスタッドバンプの高さばらつきとを吸収する導電性接着剤の転写量を確保することができ、高い実装歩留まりとなるフリップチップ実装構造体を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明のフリップチップ実装構造体は、半導体素子と、セラミック基板と、前記半導体素子の電極上に金線を用いて形成された台座部と頭頂部とからなるスタッドバンプと、前記スタッドバンプ上に転写され当該スタッドバンプと前記セラミック基板上の導電ランドとを電気的に接続した導電性接着剤とを具備してなるフリップチップ実装構造体において、前記スタッドバンプは、前記頭頂部における台座部との境界部分に先端寄りほど狭まるテーパ部分を有しており、前記テーパ部分の底部の直径をＤ１、台座部の直径をＤ２としたときに、Ｄ２×０．６＜Ｄ１＜Ｄ２×０．８となるように形成したことを特徴とする。
【発明の効果】
【００１７】
本発明のフリップチップ実装構造体は、スタッドバンプが上記の形状および寸法を有することにより、セラミック基板のうねりとスタッドバンプの高さばらつきとを吸収する導電性接着剤の転写量を確保することができ、高い実装歩留まりを実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づき説明する。
図１から図３に、本発明の一実施形態のフリップチップ実装構造体を作製するＳＢＢ実装を示す。基本的な構成は従来のものとほぼ同一であるため、先に図４を用いて説明した点に関しては簡単に図示および説明する。
【００１９】
図１は、半導体素子の電極上にスタッドバンプを形成する工程を示す。
図１（ａ）に示すように、キャピラリ１１の貫通孔１０に金線１２を通し、その先端を押し出して放電によって加熱することにより、キャピラリ１１の先端に金ボール１３を形成する。キャピラリ１１の貫通孔１０は先端部分がロート状に拡開している。
【００２０】
図１（ｂ）（ｃ）に示すように、金ボール１３を、２００℃程度に加熱した半導体素子２の図示しない電極上に圧着して超音波振動を加えることにより、電極表面上に金を拡散させて接合させ、その後キャピラリ１１を引き上げて接続金属塊１４から引き離すとともに、金線１２を引きちぎるようにして切り離すことにより、スタッドバンプ１を形成する。そしてその後に、スタッドバンプ１を所定の圧力にて平面状の金属板を押し当てることにより高さを揃えて、図１（ｄ）に示す形状とする。
【００２１】
スタッドバンプ１は、図２に拡大図示するように、従来のものと同様に、台座部８と呼ばれる略円板状の部分と頭頂部９と呼ばれる略円柱あるいは略円すい状の部分とで構成される。ただしこのスタッドバンプ１では、台座部８は、頭頂部９を中心とした円周の外方向に高くなる傾斜を有する形状である。頭頂部９は、台座部８との境界部分に先端寄りほど狭まるテーパ部分９ａを有しており、このテーパ部分９ａに連なる円柱部分９ｂを有している。
【００２２】
たとえば、スタッドバンプ１の全体の高さｈ１は４２μｍ、台座部８の直径Ｄ２は７５μｍ程度、台座部８の高さｈ２は２０μｍ程度、頭頂部９のテーパ部分９ａの底部の直径Ｄ１は５２．５μｍ、テーパ部分９ａの底角θは４５°〜６０°、円柱部分９ｂの直径Ｄ３は３５μｍ程度である。
【００２３】
このようなスタッドバンプ１を形成する際に、上述のキャピラリ１１は金ボール１３に圧力を加えて塑性変形を起こさせるもので、台座部８と頭頂部９との境界付近の形状に大きく影響する。所望のバンプ形状を得るために、キャピラリ１１の形状は重要な要素となるので、適切に設定され、高い精度で管理が行われる。
【００２４】
図３は、上記のようにして準備した半導体素子２をセラミック基板上に実装するまでの工程を示す。
実装対象のセラミック基板は、アルミナ約５０重量％とガラス約５０重量％の粉体に有機バインダーを加えて作成したグリーンシートを９００℃にて焼結したものであって、無収縮タイプの低温焼成セラミック多層基板である。セラミック基板の厚みは０．７７ｍｍ、基板全体のサイズは１００×１１０ｍｍ、モジュール単体のサイズは２５×２５ｍｍである。セラミック基板上の導電ランドは、Ａｇ系の電極ペーストをスクリーン印刷により半導体素子２の電極に対応した所定のパターンに形成し、１５０℃にて乾燥した後、ベルト式の焼成炉にて８５０℃をピークとするプロファイルで焼結し、その上に無電解方式のニッケル金メッキを施すことで形成する。導電ランドのピッチは０．３ｍｍ、サイズは０．１５ｍｍ×０．３ｍｍ、厚みは１０μｍである。完成したセラミック基板のうねりは４μｍ〜５μｍとなる。
【００２５】
図３（ａ）（ｂ）において、半導体素子２には、基板の所定のパターンに対応したスタットバンプ１を形成し、高さを揃えてある。半導体素子２は、サイズが６．０ｍｍ×６．０ｍｍ×０．５ｍｍ厚みであり、パッド数が８０パッドである。高さを揃えた後もスタッドバンプ１の高さばらつきは２μｍ程度存在する。
【００２６】
この半導体素子２をスタッドバンプ１形成面を下にして、転写台５上に２０μｍの厚みで塗布された導電性接着剤４に頭頂部９を浸漬してから引き上げることにより、当該スタッドバンプ１に導電性接着剤４を転写する。このときには、転写された導電性樹脂４が半導体素子２の表面に付着しないように、転写圧力、時間を所定の条件に制御する。ｔは導電性接着剤４の転写量である。
【００２７】
その後に、図３（ｃ）に示すように、半導体素子２とセラミック基板６とを位置を合わせした上で、半導体素子２を所定の荷重をかけながらセラミック基板６上に搭載し、１２０℃、１時間で導電性樹脂４を硬化させる。このことにより、半導体素子２上のスタッドバンプ１とセラミック基板６上の導電ランド７とが対向した状態で導電性接着剤４によって接合され、半導体素子２のセラミック基板６上へのＳＢＢ実装が完了する。さらにその後に、半導体素子２とセラミック基板６との間に図示しないエポキシ樹脂からなるアンダーフィルを充填し、１２０℃で１時間、１５０℃で１時間、加熱することで硬化をさせて、フリップチップ実装構造体を得る。
【００２８】
ここで、スタッドバンプの形状と導電性樹脂の転写との関係について説明する。頭頂部のテーパ部分の底部の直径Ｄ１と台座部の直径Ｄ２との比率（＝Ｄ１／Ｄ２）が各々、０．５、０．６、０．７、０．８、０．９、１．０となるように、スタッドバンプを形成し、その各々について、頭頂部を導電性樹脂に浸漬して引き上げた後の導電性樹脂の転写量および転写状態を調べた。結果を表１に示す。
【００２９】
導電性樹脂の転写量は、転写前に半導体素子からスタッドバンプの先端までの高さ（Ｉ）を測定しておき、転写後に半導体素子から導電性樹脂の先端までの高さ（II）を測定し、高さ（II）と高さ（Ｉ）との差として算出した。転写状態は、スタッドバンプの台座部から導電性接着剤がはみ出して半導体素子の表面に付着していないことを判断基準とした。なお、上述のように、実装対象のセラミック基板のうねりが最大５μｍ、スタッドバンプの高さばらつきが２μｍ存在するため、導電性接着剤の転写量は少なくとも７μｍ必要である。
【００３０】
【表１】
表１によれば、Ｄ１／Ｄ２が０．６〜０．８の場合に、転写量の最小値が７μｍ以上確保されている。転写状態も良好である。これは、Ｄ１／Ｄ２が０．６〜０．８の範囲にある時に、頭頂部のテーパ部分が、浸漬した導電性接着剤を引き上げるために最適な形状となっていて、引き上げ効果が高いからと考えられる。またこのテーパ部分が存在するため、転写された導電性接着剤は、台座部と頭頂部の境界部分に対する這い上がりの進行が少なく、導電性樹脂の転写量は最も多く確保されるからと考えられる。
【００３１】
Ｄ１／Ｄ２が０．５の場合（従来品の比率に相当する）は、転写量の最小値が６μｍとなった。これは、テーパ部分が小さいため、導電性接着剤に浸積した時には十分な這い上がり量が確保されず、導電性接着剤から引き上げた後に、導電性接着剤の表面張力により、時間の経過とともに台座部８と頭頂部９との境界部分に這い上がりが進み、引き上げ直後よりも転写量が少なくなるからと考えられる。
【００３２】
Ｄ１／Ｄ２が０．９以上の場合は、スタッドバンプ１を導電性接着剤４に浸積した時点でスタッドバンプ１から導電性接着剤４がはみ出して半導体素子の表面に付着する（こぼれと表記）という不具合が発生した。
【００３３】
したがって、Ｄ１／Ｄ２が０．６〜０．８となるスタッドバンプを形成することが、セラミック基板のうねりとスタッドバンプの高さばらつきとを吸収する導電性接着剤の転写量を確保するうえで、そして実装歩留まりの高いフリップチップ実装方法を実現するうえで、効果的である。
【００３４】
上述の方法でフリップチップ実装構造体を作製し、接続検査を実施したところ、Ｄ１／Ｄ２が０．８であるフリップチップ実装構造体（本発明品）においては不良率０．２％であり、Ｄ１／Ｄ２が０．５であるフリップチップ実装構造体（従来品）における不良率は０．３％であった。なおフリップチップ実装構造体は、６０ピンの半導体素子４点と８ピンの半導体素子７点を搭載したマルチチップモジュールである。検査の母数は１００００モジュールである。
【産業上の利用可能性】
【００３５】
本発明にかかるフリップチップ実装構造体は、実装歩留まりが高く、有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明のフリップチップ実装構造体を製作する際の、スタッドバンプを形成する工程を示す断面図
【図２】図１で形成されるスタッドバンプの正面図
【図３】図１でスタッドバンプが形成された半導体素子をセラミック基板に実装するまでの工程を示す断面図
【図４】従来法によりスタッドバンプを半導体素子に形成しセラミック基板に実装するまでの工程を示す断面図
【符号の説明】
【００３７】
１ スタッドバンプ
２ 半導体素子
４ 導電性接着剤
６ セラミック基板
７ 導電ランド
８ 台座部
９ 頭頂部
9a テーパ部分
ｔ 転写量
【特許請求の範囲】
【請求項１】
半導体素子と、セラミック基板と、前記半導体素子の電極上に金線を用いて形成された台座部と頭頂部とからなるスタッドバンプと、前記スタッドバンプ上に転写され当該スタッドバンプと前記セラミック基板上の導電ランドとを電気的に接続した導電性接着剤とを具備したフリップチップ実装構造体において、前記スタッドバンプは、前記頭頂部における台座部との境界部分に先端寄りほど狭まるテーパ部分を有しており、前記テーパ部分の底部の直径をＤ１、台座部の直径をＤ２としたときに、
Ｄ２×０．６＜Ｄ１＜Ｄ２×０．８
であることを特徴とするフリップチップ実装構造体。
【請求項１】
半導体素子と、セラミック基板と、前記半導体素子の電極上に金線を用いて形成された台座部と頭頂部とからなるスタッドバンプと、前記スタッドバンプ上に転写され当該スタッドバンプと前記セラミック基板上の導電ランドとを電気的に接続した導電性接着剤とを具備したフリップチップ実装構造体において、前記スタッドバンプは、前記頭頂部における台座部との境界部分に先端寄りほど狭まるテーパ部分を有しており、前記テーパ部分の底部の直径をＤ１、台座部の直径をＤ２としたときに、
Ｄ２×０．６＜Ｄ１＜Ｄ２×０．８
であることを特徴とするフリップチップ実装構造体。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−８７０５２（Ｐ２０１０−８７０５２Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００８−２５１９５９（Ｐ２００８−２５１９５９）
【出願日】平成２０年９月３０日（２００８．９．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願日】平成２０年９月３０日（２００８．９．３０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]