フリップフロップ回路
【課題】無駄な消費電力を抑制すると共に、故障検出率の低下を防ぐことが可能なフリップフロップ回路を提供する。
【解決手段】Ｄフリップフロップ１２は、データ信号が入力されるデータ入力端子Ｄ、クロック信号が入力されるクロック入力端子ＣＫ、リセット信号ＲＳＴ＿Ｎが入力されるリセット入力端子ＲＮ、クロック信号に同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する出力端子Ｑ、出力端子Ｑから出力される出力データ信号ＯＵＴを反転した反転出力データ信号を出力する反転出力端子ＱＮを備え、反転出力端子ＱＮはデータ入力端子Ｄと接続されている。クロック信号出力部１４は、ＸＮＯＲ回路１６及びＯＲ回路１８を含み、データ信号ＩＮに変化があった場合にのみ、クロック信号ＣＬＫの立ち上がりに同期して、クロック信号ＣＬＫをＤフリップフロップ１２のクロック入力端子ＣＫに出力する。
【解決手段】Ｄフリップフロップ１２は、データ信号が入力されるデータ入力端子Ｄ、クロック信号が入力されるクロック入力端子ＣＫ、リセット信号ＲＳＴ＿Ｎが入力されるリセット入力端子ＲＮ、クロック信号に同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する出力端子Ｑ、出力端子Ｑから出力される出力データ信号ＯＵＴを反転した反転出力データ信号を出力する反転出力端子ＱＮを備え、反転出力端子ＱＮはデータ入力端子Ｄと接続されている。クロック信号出力部１４は、ＸＮＯＲ回路１６及びＯＲ回路１８を含み、データ信号ＩＮに変化があった場合にのみ、クロック信号ＣＬＫの立ち上がりに同期して、クロック信号ＣＬＫをＤフリップフロップ１２のクロック入力端子ＣＫに出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップフロップ回路に係り、特に、Ｄフリップフロップを含む低消費電力型のフリップフロップ回路に関するものである。
【背景技術】
【０００２】
一般に、Ｄフリップフロップは、データを保持する回路として使用され、入力信号を１クロック分遅延させたい場合には、図１１に示すような構成のＤフリップフロップ１００が用いられる。また、図１１に示すようなＤフリップフロップ１００の内部は、例えば図１２に示すような回路により構成される。
【０００３】
図１２に示すような回路では、入力されるデータ信号の変化の有無に拘わらず、クロック信号の入力によってインバータ１０２、１０４が動作する構成となっているため、電力を無駄に消費してしまう、という問題があった。
【０００４】
特許文献１には、フリップフロップをラッチ回路へ適用した回路として、図１３に示すような低消費電力型記憶回路１０６が開示されている。図１３に示す低消費電力型記憶回路１０６では、データ信号に変化があった場合にのみクロック信号がフリップフロップ回路１０８に入力されるように、排他的論理和回路１１０及び論理積回路１１２を備えている。
【０００５】
また、特許文献２には、図１１に示すＤフリップフロップ１００を用いて、図１３に示す回路と同様に低消費電力型にしたフリップフロップ回路が開示されている。このような回路の一例として、図１４にフリップフロップ回路１２０を示した。
【特許文献１】特開平１０−２９０１４３号公報
【特許文献２】特開平１１−２２４１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１４に示すフリップフロップ回路１２０では、ＸＮＯＲ回路１２２及びＯＲ回路１２４により、ＩＮ端子に入力されたデータ信号に変化があったときにのみＤフリップフロップのクロック入力端子ＣＫにクロック信号ＣＬＫが入力される構成になっていることから、データ信号が変化しない場合に無駄な消費電力を抑制することはできるものの、例えば何らかの原因によってＸＮＯＲ回路１２２の出力信号Ａがローレベルに固定されるような故障が生じた場合、Ｄフリップフロップ１００のクロック入力端子ＣＫにはクロック信号ＣＬＫが常に入力される状態となってしまう。このため、Ｄフリップフロップ１２６は、図１１に示すＤフリップフロップ１００と同様の通常動作となり、故障前後におけるＤフリップフロップ１２６の出力端子Ｑからの出力データ信号ＯＵＴに変化が生じず、故障を検出できない、という問題があった。
【０００７】
また、スキャンテストを可能にするための回路をフリップフロップ回路１２０に挿入してスキャンテストを実行したとしても上記の故障を検出することができず、故障検出率が低下してしまう、という問題もあった。
【０００８】
本発明は、上述した課題を解決するために提案されたものであり、無駄な消費電力を抑制すると共に、故障検出率の低下を防ぐことが可能なフリップフロップ回路を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１記載の発明は、データ信号及びクロック信号が入力され、前記データ信号に変化があった場合に、前記クロック信号の立ち上がり又は立ち下がりに同期して、前記クロック信号を出力するクロック信号出力手段と、データ入力端子と、前記クロック信号出力手段から出力されたクロック信号が入力されるクロック入力端子と、前記クロック入力端子に入力されたクロック信号の立ち上がり又は立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力する出力端子と、前記出力端子から出力される出力データ信号を反転した反転出力データ信号を出力する反転出力端子と、を備え、且つ、前記反転出力端子が前記データ入力端子に接続されたＤフリップフロップと、を備えたことを特徴とする。
【００１０】
この発明によれば、クロック信号出力手段は、データ信号に変化があった場合に、クロック信号の立ち上がり又は立ち下がりに同期して、クロック信号をＤフリップフロップに出力するので、常にクロック信号がＤフリップフロップに入力される場合と比較して、無駄な消費電力を抑えることができる。
【００１１】
また、Ｄフリップフロップの反転出力端子がデータ入力端子に接続された構成としているため、クロック信号出力手段の故障等により、例えばクロック信号が常にＤフリップフロップのクロック入力端子に入力されるようになってしまった場合には、出力端子から出力される出力データ信号がハイレベル及びローレベルを繰り返す異常状態となるため、故障を検出することができる。従って、故障検出率の低下を抑えることができる。
【００１２】
なお、請求項２に記載したように、前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち上がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和の否定であるＸＮＯＲ信号を出力するＸＮＯＲ回路と、前記ＸＮＯＲ信号と前記クロック信号との論理和であるＯＲ信号を出力するＯＲ回路と、を含む構成とすることができる。
【００１３】
この場合、請求項３に記載したように、スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、前記スキャンイネーブル信号を反転した信号と前記ＸＮＯＲ信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、をさらに備えた構成とすることができる。
【００１４】
これにより、例えばＸＮＯＲ回路の出力が故障によりローレベルに固定されてしまったような場合でも、スキャンテストを実行して出力データ信号をモニタすることにより、故障を容易に検出することができる。
【００１５】
また、請求項４に記載したように、前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和であるＸＯＲ信号を出力するＸＯＲ回路と、前記ＸＯＲ信号と前記クロック信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、を含む構成としてもよい。
【００１６】
この場合、請求項５に記載したように、スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、前記スキャンイネーブル信号と前記ＸＯＲ信号との論理和であるＯＲ信号を出力するＯＲ回路と、をさらに備えた構成としてもよい。
【００１７】
これにより、例えばＸＮＯＲ回路の出力が故障によりハイレベルに固定されてしまったような場合でも、スキャンテストを実行して出力データ信号をモニタすることにより、故障を容易に検出することができる。
【発明の効果】
【００１８】
本発明によれば、無駄な消費電力を抑制すると共に、故障検出率の低下を防ぐことが可能になる、という効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【００２０】
（第１実施形態）
【００２１】
図１には、本発明の第１実施形態に係るフリップフロップ回路１０を示した。以下、フリップフロップ回路１０の回路構成について説明する。
【００２２】
フリップフロップ回路１０は、Ｄフリップフロップ１２及びクロック信号出力部１４を含んで構成されている。
【００２３】
Ｄフリップフロップ１２は、データ信号が入力されるデータ入力端子Ｄ、クロック信号が入力されるクロック入力端子ＣＫ、リセット信号ＲＳＴ＿Ｎが入力されるリセット入力端子ＲＮ、クロック信号の立ち上がりに同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する出力端子Ｑ、出力端子Ｑから出力される出力データ信号ＯＵＴを反転した反転出力データ信号を出力する反転出力端子ＱＮを備えている。
【００２４】
クロック信号出力部１４は、ＸＮＯＲ回路１６及びＯＲ回路１８を含んで構成されている。
【００２５】
ＸＮＯＲ回路１６の一方の入力端子には、データ信号ＩＮが入力され、他方の入力端子には、Ｄフリップフロップ１２のデータ出力端子Ｑから出力された出力データ信号が入力される。そして、ＸＮＯＲ回路１６は、データ信号ＩＮと出力データ信号との排他的論理和を否定した否定信号Ａを出力する。
【００２６】
ＯＲ回路１８の一方の入力端子には、否定信号Ａが入力され、他方の入力端子には、クロック信号ＣＬＫが入力される。そして、ＯＲ回路１８は、否定信号Ａとクロック信号ＣＬＫとの論理和であるクロック信号ＢをＤフリップフロップ１２のクロック入力端子ＣＫに出力する。
【００２７】
このような構成のクロック信号出力部１４は、データ信号ＩＮに変化があった場合にのみ、クロック信号ＣＬＫの立ち上がりに同期して、クロック信号ＣＬＫを出力する。
【００２８】
Ｄフリップフロップ１２の出力端子Ｑは、例えばフリップフロップ回路１０と同様の図示しない後段のフリップフロップ回路に出力される。このようなフリップフロップ回路１０が複数段接続されることにより、シフトレジスタを構成することができる。
【００２９】
次に、本実施形態の作用として、フリップフロップ回路１０の動作を図２に示したタイミングチャートを参照して説明する。
【００３０】
まず、図２に示すように、リセット信号ＲＳＮ＿Ｎがローレベル（以下、“Ｌ”）になると、Ｄフリップフロップ１２は非同期に初期化され、出力データ信号ＯＵＴは“Ｌ”になる。また、データ信号ＩＮが初期化されて“Ｌ”になると、ＸＮＯＲ回路１６から出力される否定信号Ａはハイレベル（以下、“Ｈ”）になる。また、ＯＲ回路１８から出力されるＯＲ信号も“Ｈ”になる。
【００３１】
そして、図２に示すようにデータ信号ＩＮが“Ｌ”から“Ｈ”に変化すると、否定信号Ａは“Ｌ”に変化し、ＯＲ回路１８から出力されるクロック信号Ｂはクロック信号ＣＬＫの立ち下がりに同期して“Ｌ”に変化し、クロック信号ＣＬＫの立ち上がりに同期して“Ｈ”に変化する。すなわち、データ信号ＩＮの変化後、否定信号Ａが“Ｌ”の期間においてのみ、クロック信号ＢがＤフリップフロップ１２のクロック入力端子ＣＫに入力される。
【００３２】
このように、データ信号ＩＮが変化した場合にのみクロック信号がＤフリップフロップ１２のクロック入力端子ＣＫに入力されるので、無駄な消費電力を抑えることができる。
【００３３】
そして、クロック信号Ｂが“Ｈ”になると、Ｄフリップフロップ１２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｈ”がラッチされ、Ｄフリップフロップ１２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｈ”となる。
【００３４】
また、データ信号ＩＮが“Ｌ”に変化すると、否定信号Ａは“Ｌ”に変化する。そして、クロック信号Ｂは、クロック信号ＣＬＫの立ち下がりで“Ｌ”に変化し、クロック信号ＣＬＫの立ち上がりで“Ｈ”に変化する。すなわち、データ信号ＩＮの変化後、否定信号Ａが“Ｌ”の期間においてのみ、クロック信号ＢがＤフリップフロップ１２のクロック入力端子ＣＫに入力される。
【００３５】
そして、クロック信号Ｂが“Ｈ”になると、Ｄフリップフロップ１２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｌ”がラッチされ、Ｄフリップフロップ１２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｌ”となる。
【００３６】
このように、通常は、フリップフロップ回路１０は、図１４に示す従来例に係るフリップフロップ回路１２０と同様に動作する。
【００３７】
図３には、フリップフロップ回路１２０のタイミングチャートを示した。図１４に示すように、フリップフロップ回路１２０では、データ信号ＩＮがそのままＤフリップフロップ１２のデータ入力端子Ｄに入力されるので、図３に示すタイミングチャートと図２に示すタイミングチャートとでは、データ入力端子Ｄに入力される信号のみが異なっており、その他は同一である。
【００３８】
次に、何らかの原因による故障によりＸＮＯＲ回路１６の出力が“Ｌ”に固定されてしまった場合について図４に示すタイミングチャートを参照して説明する。
【００３９】
このような場合、図４に示すように、ＸＮＯＲ回路１６の出力信号である否定信号Ａが“Ｌ”固定となるので、ＯＲ回路１８の出力信号は、入力されたクロック信号ＣＬＫがそのままクロック信号Ｂとして出力されることとなる。
【００４０】
これにより、出力データ信号ＯＵＴは、クロック信号Ｂの立ち上がりに同期して“Ｈ”から“Ｌ”、“Ｌ”から“Ｈ”にトグルする。すなわち、故障等によりＸＮＯＲ回路１６の出力信号が“Ｌ”に固定されてしまうと、出力データ信号ＯＵＴが正常動作時と異なる信号に変化してしまうため、異常を検出することができる。
【００４１】
これに対し、図１４に示す従来例に係るフリップフロップ回路１２０のタイミングチャートを図５に示した。
【００４２】
図５に示すように、フリップフロップ回路１２０において、故障等によりＸＮＯＲ回路１２２の出力信号が“Ｌ”に固定されても、出力データ信号ＯＵＴは、図３に示す正常動作時と同様の信号となる。これは、図１４に示すように、データ信号ＩＮがＤフリップフロップ１２のデータ入力端子Ｄに直接入力される構成となっているためである。
【００４３】
このように、本実施形態では、Ｄフリップフロップ１２のクロック入力端子ＣＫには、必要な場合にのみ、すなわちデータ信号ＩＮが変化した場合にのみクロック信号が入力されるため、無駄な電力の消費を抑えることができると共に、ＸＮＯＲ回路１６の出力信号が異常になった場合には、出力データ信号ＯＵＴが正常動作時と異なる信号に変化するため、異常を容易に検出することができる。
【００４４】
（第２実施形態）
【００４５】
次に、本発明の第２実施形態について説明する。第２実施形態では、図１のフリップフロップ回路１０に対して、スキャンテストを可能にしたフリップフロップ回路について説明する。なお、図１のフリップフロップ回路１０と同一部分には同一符号を付し、その詳細な説明は省略する。
【００４６】
図６には、本実施形態に係るフリップフロップ回路２０の回路図を示した。同図に示すように、フリップフロップ回路２０は、図１のフリップフロップ回路１０に対して、ＡＮＤ回路２２及びマルチプレクサ２４が追加されており、スキャンイネーブル信号ＳＣＡＮ＿ＥＮ及びスキャンデータ信号ＳＣＡＮ＿ＩＮが入力される構成である。
【００４７】
ＡＮＤ回路２２の一方の入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮを反転した反転信号が入力される。また、ＡＮＤ回路２２の他方の入力端子には、ＸＮＯＲ回路１６の出力信号が入力される。ＡＮＤ回路２２は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮの反転信号とＸＮＯＲ回路１６の出力信号との論理積であるＡＮＤ信号をＯＲ回路１８に出力する。
【００４８】
マルチプレクサ２４の一方の入力端子には、スキャンデータ信号ＳＣＡＮ＿ＩＮが入力され、他方の入力端子には、Ｄフリップフロップ１２の反転出力端子ＱＮから出力された反転出力データ信号が入力される。また、マルチプレクサ２４のセレクト信号入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが入力される。
【００４９】
スキャンイネーブル信号ＳＣＡＮ＿ＥＮは、スキャンテストを実行する際に“Ｈ”になり、通常動作時は、“Ｌ”になる。
【００５０】
また、マルチプレクサ２４は、セレクト信号入力端子に入力されるスキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｈ”の場合、すなわちスキャンテスト時には、スキャンデータ信号ＳＣＡＮ＿ＩＮをＤフリップフロップ１２のデータ入力端子Ｄに出力し、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｌ”の場合、すなわち、通常動作時には、反転出力端子ＱＮから出力された反転出力データ信号をＤフリップフロップ１２のデータ入力端子Ｄに出力する。
【００５１】
従って、通常動作時は、ＸＮＯＲ回路１６の出力信号がそのままＯＲ回路１８の一方の入力端子に出力されると共に、Ｄフリップフロップ１２のデータ入力端子Ｄには、反転出力端子ＱＮから出力された反転出力データ信号が入力されるので、図１のフリップフロップ回路１０と同様の動作となる。
【００５２】
一方、スキャンテスト時には、ＡＮＤ回路２２の出力信号は“Ｌ”となるので、ＯＲ回路１８は、入力されたクロック信号ＣＬＫをそのままＤフリップフロップ１２のデータ入力端子Ｄに出力する。これにより、クロック入力端子ＣＬＫの立ち上がりに同期してスキャンデータ信号ＳＣＡＮ＿ＩＮがラッチされ、出力端子Ｑから出力データ信号ＯＵＴとして出力され、後段の図示しないフリップフロップ回路２０に出力される。
【００５３】
このようなフリップフロップ回路２０を複数段接続して構成したシフトレジスタにおいて、故障を検出したい場合は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮを一旦“Ｌ”にして通常動作させる。このとき、故障等により何れかＸＮＯＲ回路１６の出力が“Ｌ”に固定されたままの場合、図４に示すように、出力データ信号ＯＵＴが“Ｌ”、“Ｈ”が繰り返される。これが後段のフリップフロップ回路に出力される。その後スキャンイネーブル信号ＳＣＡＮ＿ＥＮを“Ｈ”にしてスキャンテストモードにすると、“Ｌ”、“Ｈ”が繰り返された出力データ信号ＯＵＴが順次後段のフリップフロップ回路に出力されるので、最終段のフリップフロップ回路の出力信号が外部端子に出力される構成にしておけば、この外部端子に出力される信号をモニタすることにより故障を検出することができる。
【００５４】
（第３実施形態）
【００５５】
次に、本発明の第３実施形態について説明する。第１、２実施形態では、Ｄフリップフロップが、クロック入力端子ＣＫに入力されるクロック信号の立ち上がりに同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する立ち上がりエッジ型のフリップフロップ回路について説明したが、本実施形態では、Ｄフリップフロップが、クロック入力端子ＣＫＮに入力されるクロック信号の立ち下がりに同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する立ち下がりエッジ型のフリップフロップ回路について説明する。
【００５６】
図７には、立ち下がりエッジ型のフリップフロップ回路３０の回路図を示した。図７に示すフリップフロップ回路３０と図１に示すフリップフロップ回路１０と異なる点は、Ｄフリップフロップ３２が立ち下がりエッジ型のＤフリップフロップであると共に、クロック信号出力部３４がＸＯＲ回路３６及びＡＮＤ回路３８により構成されており、ＡＮＤ回路３８の一方の入力端子には、ＸＯＲ回路３６の出力信号を反転した信号が入力される点である。
【００５７】
次に、本実施形態の作用として、フリップフロップ回路３０の動作を図８に示したタイミングチャートを参照して説明する。
【００５８】
まず、図８に示すように、リセット信号ＲＳＮ＿Ｎがローレベル（以下、“Ｌ”）になると、Ｄフリップフロップ３２は非同期に初期化され、出力データ信号ＯＵＴは“Ｌ”になる。また、データ信号ＩＮが初期化されて“Ｌ”になると、ＸＯＲ回路３６から出力される信号Ａは“Ｌ”）になる。また、ＡＮＤ回路３８から出力されるＡＮＤ信号も“Ｌ”になる。
【００５９】
そして、図８に示すようにデータ信号ＩＮが“Ｌ”から“Ｈ”に変化すると、信号Ａは“Ｈ”に変化し、ＡＮＤ回路３８から出力されるクロック信号Ｂはクロック信号ＣＬＫの立ち下がりに同期して“Ｈ”に変化し、クロック信号ＣＬＫの立ち上がりに同期して“Ｌ”に変化する。すなわち、データ信号ＩＮの変化後、信号Ａが“Ｈ”の期間においてのみ、クロック信号ＢがＤフリップフロップ３２のクロック入力端子ＣＫＮに入力される。
【００６０】
このように、データ信号ＩＮが変化した場合にのみクロック信号がＤフリップフロップ３２のクロック入力端子ＣＫＮに入力されるので、無駄な消費電力を抑えることができる。
【００６１】
そして、クロック信号Ｂが“Ｌ”になると、Ｄフリップフロップ３２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｈ”がラッチされ、Ｄフリップフロップ３２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｈ”となる。
【００６２】
また、データ信号ＩＮが“Ｌ”に変化すると、信号Ａは“Ｈ”に変化する。そして、クロック信号Ｂは、クロック信号ＣＬＫの立ち下がりで“Ｈ”に変化し、クロック信号ＣＬＫの立ち上がりで“Ｌ”に変化する。すなわち、データ信号ＩＮの変化後、信号Ａが“Ｈ”の期間においてのみ、クロック信号ＢがＤフリップフロップ３２のクロック入力端子ＣＫＮに入力される。
【００６３】
そして、クロック信号Ｂが“Ｌ”になると、Ｄフリップフロップ３２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｌ”がラッチされ、Ｄフリップフロップ３２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｌ”となる。
【００６４】
次に、何らかの原因による故障によりＸＯＲ回路３６の出力が“Ｈ”に固定されてしまった場合について図９に示すタイミングチャートを参照して説明する。
【００６５】
このような場合、図９に示すように、ＸＯＲ回路３６の出力信号である信号Ａが“Ｈ”固定となるので、ＡＮＤ回路３８の出力信号は、入力されたクロック信号ＣＬＫがそのままクロック信号Ｂとして出力されることとなる。
【００６６】
これにより、出力データ信号ＯＵＴは、クロック信号Ｂの立ち下がりに同期して“Ｌ”から“Ｈ”、“Ｈ”から“Ｌ”にトグルする。すなわち、故障等によりＸＯＲ回路３６の出力信号が“Ｈ”に固定されてしまうと、出力データ信号ＯＵＴが正常動作時と異なる信号に変化してしまうため、異常を検出することができる。
【００６７】
（第４実施形態）
【００６８】
次に、本発明の第２実施形態について説明する。第４実施形態では、図７のフリップフロップ回路３０に対して、スキャンテストを可能にしたフリップフロップ回路について説明する。なお、図７のフリップフロップ回路３０と同一部分には同一符号を付し、その詳細な説明は省略する。
【００６９】
図１０には、本実施形態に係るフリップフロップ回路４０の回路図を示した。同図に示すように、フリップフロップ回路４０は、図７のフリップフロップ回路３０に対して、ＯＲ回路４２及びマルチプレクサ４４が追加されており、スキャンイネーブル信号ＳＣＡＮ＿ＥＮ及びスキャンデータ信号ＳＣＡＮ＿ＩＮが入力される構成である。
【００７０】
ＯＲ回路４２の一方の入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが入力される。また、ＯＲ回路４２の他方の入力端子には、ＸＯＲ回路３６の出力信号が入力される。ＯＲ回路４２は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮとＸＯＲ回路３６の出力信号との論理積であるＡＮＤ信号をＡＮＤ回路３８に出力する。
【００７１】
マルチプレクサ４４の一方の入力端子には、スキャンデータ信号ＳＣＡＮ＿ＩＮが入力され、他方の入力端子には、Ｄフリップフロップ３２の反転出力端子ＱＮから出力された反転出力データ信号が入力される。また、マルチプレクサ４４のセレクト信号入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが入力される。
【００７２】
スキャンイネーブル信号ＳＣＡＮ＿ＥＮは、スキャンテストを実行する際に“Ｈ”になり、通常動作時は、“Ｌ”になる。
【００７３】
また、マルチプレクサ４４は、セレクト信号入力端子に入力されるスキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｈ”の場合、すなわちスキャンテスト時には、スキャンデータ信号ＳＣＡＮ＿ＩＮをＤフリップフロップ３２のデータ入力端子Ｄに出力し、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｌ”の場合、すなわち、通常動作時には、反転出力端子ＱＮから出力された反転出力データ信号をＤフリップフロップ３２のデータ入力端子Ｄに出力する。
【００７４】
従って、通常動作時は、ＸＯＲ回路３６の出力信号がそのままＡＮＤ回路３８の一方の入力端子に出力されると共に、Ｄフリップフロップ３２のデータ入力端子Ｄには、反転出力端子ＱＮから出力された反転出力データ信号が入力されるので、図７のフリップフロップ回路３０と同様の動作となる。
【００７５】
一方、スキャンテスト時には、ＯＲ回路４２の出力信号は“Ｈ”となるので、ＡＮＤ回路３８は、入力されたクロック信号ＣＬＫをそのままＤフリップフロップ３２のデータ入力端子Ｄに出力する。これにより、クロック入力端子ＣＬＫの立ち下がりに同期してスキャンデータ信号ＳＣＡＮ＿ＩＮがラッチされ、出力端子Ｑから出力データ信号ＯＵＴとして出力され、後段の図示しないフリップフロップ回路に出力される。
【００７６】
このようなフリップフロップ回路４０を複数段接続して構成したシフトレジスタにおいて、故障を検出したい場合は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮを一旦“Ｌ”にして通常動作させる。このとき、故障等により何れかＸＯＲ回路３６の出力が“Ｈ”に固定されたままの場合、図９に示すように、出力データ信号ＯＵＴが“Ｌ”、“Ｈ”が繰り返される。これが後段のフリップフロップ回路に出力される。その後スキャンイネーブル信号ＳＣＡＮ＿ＥＮを“Ｈ”にしてスキャンテストモードにすると、“Ｌ”、“Ｈ”が繰り返された出力データ信号ＯＵＴが順次後段のフリップフロップ回路に出力されるので、最終段のフリップフロップ回路の出力信号が外部端子に出力される構成にしておけば、この外部端子に出力される信号をモニタすることにより故障を検出することができる。
【図面の簡単な説明】
【００７７】
【図１】第１実施形態に係るフリップフロップ回路の回路図である。
【図２】第１施形態に係るフリップフロップ回路のタイミングチャートを示す図である。
【図３】従来例に係るフリップフロップ回路のタイミングチャートを示す図である。
【図４】第１実施形態に係るフリップフロップ回路が故障した場合のタイミングチャートを示す図である。
【図５】従来例に係るフリップフロップ回路が故障した場合のタイミングチャートを示す図である。
【図６】第２実施形態に係るフリップフロップ回路の回路図である。
【図７】第３実施形態に係るフリップフロップ回路の回路図である。
【図８】第３実施形態に係るフリップフロップ回路のタイミングチャートを示す図である。
【図９】第３実施形態に係るフリップフロップ回路が故障した場合のタイミングチャートを示す図である。
【図１０】第４実施形態に係るフリップフロップ回路の回路図である。
【図１１】従来例に係るＤフリップフロップを示す図である。
【図１２】従来例に係るＤフリップフロップの内部回路の回路図である。
【図１３】従来例に係る低消費電力型記憶回路の回路図である。
【図１４】従来例に係る低消費電力型のフリップフロップ回路の回路図である。
【符号の説明】
【００７８】
１０ フリップフロップ回路
１２ フリップフロップ
１４ クロック信号出力部
１６ ＸＮＯＲ回路
１８ ＯＲ回路
２０ フリップフロップ回路
２２ ＡＮＤ回路
２４ マルチプレクサ
３０ フリップフロップ回路
３２ フリップフロップ
３４ クロック信号出力部
３６ ＸＯＲ回路
３８ ＡＮＤ回路
４０ フリップフロップ回路
４２ ＯＲ回路
４４ マルチプレクサ
１００ フリップフロップ
１０２ インバータ
１０６ 低消費電力型記憶回路
１０８ フリップフロップ回路
１１０ 排他的論理和回路
１１２ 論理積回路
１２０ フリップフロップ回路
１２２ ＸＮＯＲ回路
１２４ ＯＲ回路
１２６ フリップフロップ
【技術分野】
【０００１】
本発明は、フリップフロップ回路に係り、特に、Ｄフリップフロップを含む低消費電力型のフリップフロップ回路に関するものである。
【背景技術】
【０００２】
一般に、Ｄフリップフロップは、データを保持する回路として使用され、入力信号を１クロック分遅延させたい場合には、図１１に示すような構成のＤフリップフロップ１００が用いられる。また、図１１に示すようなＤフリップフロップ１００の内部は、例えば図１２に示すような回路により構成される。
【０００３】
図１２に示すような回路では、入力されるデータ信号の変化の有無に拘わらず、クロック信号の入力によってインバータ１０２、１０４が動作する構成となっているため、電力を無駄に消費してしまう、という問題があった。
【０００４】
特許文献１には、フリップフロップをラッチ回路へ適用した回路として、図１３に示すような低消費電力型記憶回路１０６が開示されている。図１３に示す低消費電力型記憶回路１０６では、データ信号に変化があった場合にのみクロック信号がフリップフロップ回路１０８に入力されるように、排他的論理和回路１１０及び論理積回路１１２を備えている。
【０００５】
また、特許文献２には、図１１に示すＤフリップフロップ１００を用いて、図１３に示す回路と同様に低消費電力型にしたフリップフロップ回路が開示されている。このような回路の一例として、図１４にフリップフロップ回路１２０を示した。
【特許文献１】特開平１０−２９０１４３号公報
【特許文献２】特開平１１−２２４１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１４に示すフリップフロップ回路１２０では、ＸＮＯＲ回路１２２及びＯＲ回路１２４により、ＩＮ端子に入力されたデータ信号に変化があったときにのみＤフリップフロップのクロック入力端子ＣＫにクロック信号ＣＬＫが入力される構成になっていることから、データ信号が変化しない場合に無駄な消費電力を抑制することはできるものの、例えば何らかの原因によってＸＮＯＲ回路１２２の出力信号Ａがローレベルに固定されるような故障が生じた場合、Ｄフリップフロップ１００のクロック入力端子ＣＫにはクロック信号ＣＬＫが常に入力される状態となってしまう。このため、Ｄフリップフロップ１２６は、図１１に示すＤフリップフロップ１００と同様の通常動作となり、故障前後におけるＤフリップフロップ１２６の出力端子Ｑからの出力データ信号ＯＵＴに変化が生じず、故障を検出できない、という問題があった。
【０００７】
また、スキャンテストを可能にするための回路をフリップフロップ回路１２０に挿入してスキャンテストを実行したとしても上記の故障を検出することができず、故障検出率が低下してしまう、という問題もあった。
【０００８】
本発明は、上述した課題を解決するために提案されたものであり、無駄な消費電力を抑制すると共に、故障検出率の低下を防ぐことが可能なフリップフロップ回路を提供する。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１記載の発明は、データ信号及びクロック信号が入力され、前記データ信号に変化があった場合に、前記クロック信号の立ち上がり又は立ち下がりに同期して、前記クロック信号を出力するクロック信号出力手段と、データ入力端子と、前記クロック信号出力手段から出力されたクロック信号が入力されるクロック入力端子と、前記クロック入力端子に入力されたクロック信号の立ち上がり又は立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力する出力端子と、前記出力端子から出力される出力データ信号を反転した反転出力データ信号を出力する反転出力端子と、を備え、且つ、前記反転出力端子が前記データ入力端子に接続されたＤフリップフロップと、を備えたことを特徴とする。
【００１０】
この発明によれば、クロック信号出力手段は、データ信号に変化があった場合に、クロック信号の立ち上がり又は立ち下がりに同期して、クロック信号をＤフリップフロップに出力するので、常にクロック信号がＤフリップフロップに入力される場合と比較して、無駄な消費電力を抑えることができる。
【００１１】
また、Ｄフリップフロップの反転出力端子がデータ入力端子に接続された構成としているため、クロック信号出力手段の故障等により、例えばクロック信号が常にＤフリップフロップのクロック入力端子に入力されるようになってしまった場合には、出力端子から出力される出力データ信号がハイレベル及びローレベルを繰り返す異常状態となるため、故障を検出することができる。従って、故障検出率の低下を抑えることができる。
【００１２】
なお、請求項２に記載したように、前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち上がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和の否定であるＸＮＯＲ信号を出力するＸＮＯＲ回路と、前記ＸＮＯＲ信号と前記クロック信号との論理和であるＯＲ信号を出力するＯＲ回路と、を含む構成とすることができる。
【００１３】
この場合、請求項３に記載したように、スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、前記スキャンイネーブル信号を反転した信号と前記ＸＮＯＲ信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、をさらに備えた構成とすることができる。
【００１４】
これにより、例えばＸＮＯＲ回路の出力が故障によりローレベルに固定されてしまったような場合でも、スキャンテストを実行して出力データ信号をモニタすることにより、故障を容易に検出することができる。
【００１５】
また、請求項４に記載したように、前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和であるＸＯＲ信号を出力するＸＯＲ回路と、前記ＸＯＲ信号と前記クロック信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、を含む構成としてもよい。
【００１６】
この場合、請求項５に記載したように、スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、前記スキャンイネーブル信号と前記ＸＯＲ信号との論理和であるＯＲ信号を出力するＯＲ回路と、をさらに備えた構成としてもよい。
【００１７】
これにより、例えばＸＮＯＲ回路の出力が故障によりハイレベルに固定されてしまったような場合でも、スキャンテストを実行して出力データ信号をモニタすることにより、故障を容易に検出することができる。
【発明の効果】
【００１８】
本発明によれば、無駄な消費電力を抑制すると共に、故障検出率の低下を防ぐことが可能になる、という効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【００２０】
（第１実施形態）
【００２１】
図１には、本発明の第１実施形態に係るフリップフロップ回路１０を示した。以下、フリップフロップ回路１０の回路構成について説明する。
【００２２】
フリップフロップ回路１０は、Ｄフリップフロップ１２及びクロック信号出力部１４を含んで構成されている。
【００２３】
Ｄフリップフロップ１２は、データ信号が入力されるデータ入力端子Ｄ、クロック信号が入力されるクロック入力端子ＣＫ、リセット信号ＲＳＴ＿Ｎが入力されるリセット入力端子ＲＮ、クロック信号の立ち上がりに同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する出力端子Ｑ、出力端子Ｑから出力される出力データ信号ＯＵＴを反転した反転出力データ信号を出力する反転出力端子ＱＮを備えている。
【００２４】
クロック信号出力部１４は、ＸＮＯＲ回路１６及びＯＲ回路１８を含んで構成されている。
【００２５】
ＸＮＯＲ回路１６の一方の入力端子には、データ信号ＩＮが入力され、他方の入力端子には、Ｄフリップフロップ１２のデータ出力端子Ｑから出力された出力データ信号が入力される。そして、ＸＮＯＲ回路１６は、データ信号ＩＮと出力データ信号との排他的論理和を否定した否定信号Ａを出力する。
【００２６】
ＯＲ回路１８の一方の入力端子には、否定信号Ａが入力され、他方の入力端子には、クロック信号ＣＬＫが入力される。そして、ＯＲ回路１８は、否定信号Ａとクロック信号ＣＬＫとの論理和であるクロック信号ＢをＤフリップフロップ１２のクロック入力端子ＣＫに出力する。
【００２７】
このような構成のクロック信号出力部１４は、データ信号ＩＮに変化があった場合にのみ、クロック信号ＣＬＫの立ち上がりに同期して、クロック信号ＣＬＫを出力する。
【００２８】
Ｄフリップフロップ１２の出力端子Ｑは、例えばフリップフロップ回路１０と同様の図示しない後段のフリップフロップ回路に出力される。このようなフリップフロップ回路１０が複数段接続されることにより、シフトレジスタを構成することができる。
【００２９】
次に、本実施形態の作用として、フリップフロップ回路１０の動作を図２に示したタイミングチャートを参照して説明する。
【００３０】
まず、図２に示すように、リセット信号ＲＳＮ＿Ｎがローレベル（以下、“Ｌ”）になると、Ｄフリップフロップ１２は非同期に初期化され、出力データ信号ＯＵＴは“Ｌ”になる。また、データ信号ＩＮが初期化されて“Ｌ”になると、ＸＮＯＲ回路１６から出力される否定信号Ａはハイレベル（以下、“Ｈ”）になる。また、ＯＲ回路１８から出力されるＯＲ信号も“Ｈ”になる。
【００３１】
そして、図２に示すようにデータ信号ＩＮが“Ｌ”から“Ｈ”に変化すると、否定信号Ａは“Ｌ”に変化し、ＯＲ回路１８から出力されるクロック信号Ｂはクロック信号ＣＬＫの立ち下がりに同期して“Ｌ”に変化し、クロック信号ＣＬＫの立ち上がりに同期して“Ｈ”に変化する。すなわち、データ信号ＩＮの変化後、否定信号Ａが“Ｌ”の期間においてのみ、クロック信号ＢがＤフリップフロップ１２のクロック入力端子ＣＫに入力される。
【００３２】
このように、データ信号ＩＮが変化した場合にのみクロック信号がＤフリップフロップ１２のクロック入力端子ＣＫに入力されるので、無駄な消費電力を抑えることができる。
【００３３】
そして、クロック信号Ｂが“Ｈ”になると、Ｄフリップフロップ１２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｈ”がラッチされ、Ｄフリップフロップ１２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｈ”となる。
【００３４】
また、データ信号ＩＮが“Ｌ”に変化すると、否定信号Ａは“Ｌ”に変化する。そして、クロック信号Ｂは、クロック信号ＣＬＫの立ち下がりで“Ｌ”に変化し、クロック信号ＣＬＫの立ち上がりで“Ｈ”に変化する。すなわち、データ信号ＩＮの変化後、否定信号Ａが“Ｌ”の期間においてのみ、クロック信号ＢがＤフリップフロップ１２のクロック入力端子ＣＫに入力される。
【００３５】
そして、クロック信号Ｂが“Ｈ”になると、Ｄフリップフロップ１２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｌ”がラッチされ、Ｄフリップフロップ１２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｌ”となる。
【００３６】
このように、通常は、フリップフロップ回路１０は、図１４に示す従来例に係るフリップフロップ回路１２０と同様に動作する。
【００３７】
図３には、フリップフロップ回路１２０のタイミングチャートを示した。図１４に示すように、フリップフロップ回路１２０では、データ信号ＩＮがそのままＤフリップフロップ１２のデータ入力端子Ｄに入力されるので、図３に示すタイミングチャートと図２に示すタイミングチャートとでは、データ入力端子Ｄに入力される信号のみが異なっており、その他は同一である。
【００３８】
次に、何らかの原因による故障によりＸＮＯＲ回路１６の出力が“Ｌ”に固定されてしまった場合について図４に示すタイミングチャートを参照して説明する。
【００３９】
このような場合、図４に示すように、ＸＮＯＲ回路１６の出力信号である否定信号Ａが“Ｌ”固定となるので、ＯＲ回路１８の出力信号は、入力されたクロック信号ＣＬＫがそのままクロック信号Ｂとして出力されることとなる。
【００４０】
これにより、出力データ信号ＯＵＴは、クロック信号Ｂの立ち上がりに同期して“Ｈ”から“Ｌ”、“Ｌ”から“Ｈ”にトグルする。すなわち、故障等によりＸＮＯＲ回路１６の出力信号が“Ｌ”に固定されてしまうと、出力データ信号ＯＵＴが正常動作時と異なる信号に変化してしまうため、異常を検出することができる。
【００４１】
これに対し、図１４に示す従来例に係るフリップフロップ回路１２０のタイミングチャートを図５に示した。
【００４２】
図５に示すように、フリップフロップ回路１２０において、故障等によりＸＮＯＲ回路１２２の出力信号が“Ｌ”に固定されても、出力データ信号ＯＵＴは、図３に示す正常動作時と同様の信号となる。これは、図１４に示すように、データ信号ＩＮがＤフリップフロップ１２のデータ入力端子Ｄに直接入力される構成となっているためである。
【００４３】
このように、本実施形態では、Ｄフリップフロップ１２のクロック入力端子ＣＫには、必要な場合にのみ、すなわちデータ信号ＩＮが変化した場合にのみクロック信号が入力されるため、無駄な電力の消費を抑えることができると共に、ＸＮＯＲ回路１６の出力信号が異常になった場合には、出力データ信号ＯＵＴが正常動作時と異なる信号に変化するため、異常を容易に検出することができる。
【００４４】
（第２実施形態）
【００４５】
次に、本発明の第２実施形態について説明する。第２実施形態では、図１のフリップフロップ回路１０に対して、スキャンテストを可能にしたフリップフロップ回路について説明する。なお、図１のフリップフロップ回路１０と同一部分には同一符号を付し、その詳細な説明は省略する。
【００４６】
図６には、本実施形態に係るフリップフロップ回路２０の回路図を示した。同図に示すように、フリップフロップ回路２０は、図１のフリップフロップ回路１０に対して、ＡＮＤ回路２２及びマルチプレクサ２４が追加されており、スキャンイネーブル信号ＳＣＡＮ＿ＥＮ及びスキャンデータ信号ＳＣＡＮ＿ＩＮが入力される構成である。
【００４７】
ＡＮＤ回路２２の一方の入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮを反転した反転信号が入力される。また、ＡＮＤ回路２２の他方の入力端子には、ＸＮＯＲ回路１６の出力信号が入力される。ＡＮＤ回路２２は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮの反転信号とＸＮＯＲ回路１６の出力信号との論理積であるＡＮＤ信号をＯＲ回路１８に出力する。
【００４８】
マルチプレクサ２４の一方の入力端子には、スキャンデータ信号ＳＣＡＮ＿ＩＮが入力され、他方の入力端子には、Ｄフリップフロップ１２の反転出力端子ＱＮから出力された反転出力データ信号が入力される。また、マルチプレクサ２４のセレクト信号入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが入力される。
【００４９】
スキャンイネーブル信号ＳＣＡＮ＿ＥＮは、スキャンテストを実行する際に“Ｈ”になり、通常動作時は、“Ｌ”になる。
【００５０】
また、マルチプレクサ２４は、セレクト信号入力端子に入力されるスキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｈ”の場合、すなわちスキャンテスト時には、スキャンデータ信号ＳＣＡＮ＿ＩＮをＤフリップフロップ１２のデータ入力端子Ｄに出力し、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｌ”の場合、すなわち、通常動作時には、反転出力端子ＱＮから出力された反転出力データ信号をＤフリップフロップ１２のデータ入力端子Ｄに出力する。
【００５１】
従って、通常動作時は、ＸＮＯＲ回路１６の出力信号がそのままＯＲ回路１８の一方の入力端子に出力されると共に、Ｄフリップフロップ１２のデータ入力端子Ｄには、反転出力端子ＱＮから出力された反転出力データ信号が入力されるので、図１のフリップフロップ回路１０と同様の動作となる。
【００５２】
一方、スキャンテスト時には、ＡＮＤ回路２２の出力信号は“Ｌ”となるので、ＯＲ回路１８は、入力されたクロック信号ＣＬＫをそのままＤフリップフロップ１２のデータ入力端子Ｄに出力する。これにより、クロック入力端子ＣＬＫの立ち上がりに同期してスキャンデータ信号ＳＣＡＮ＿ＩＮがラッチされ、出力端子Ｑから出力データ信号ＯＵＴとして出力され、後段の図示しないフリップフロップ回路２０に出力される。
【００５３】
このようなフリップフロップ回路２０を複数段接続して構成したシフトレジスタにおいて、故障を検出したい場合は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮを一旦“Ｌ”にして通常動作させる。このとき、故障等により何れかＸＮＯＲ回路１６の出力が“Ｌ”に固定されたままの場合、図４に示すように、出力データ信号ＯＵＴが“Ｌ”、“Ｈ”が繰り返される。これが後段のフリップフロップ回路に出力される。その後スキャンイネーブル信号ＳＣＡＮ＿ＥＮを“Ｈ”にしてスキャンテストモードにすると、“Ｌ”、“Ｈ”が繰り返された出力データ信号ＯＵＴが順次後段のフリップフロップ回路に出力されるので、最終段のフリップフロップ回路の出力信号が外部端子に出力される構成にしておけば、この外部端子に出力される信号をモニタすることにより故障を検出することができる。
【００５４】
（第３実施形態）
【００５５】
次に、本発明の第３実施形態について説明する。第１、２実施形態では、Ｄフリップフロップが、クロック入力端子ＣＫに入力されるクロック信号の立ち上がりに同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する立ち上がりエッジ型のフリップフロップ回路について説明したが、本実施形態では、Ｄフリップフロップが、クロック入力端子ＣＫＮに入力されるクロック信号の立ち下がりに同期してデータ入力端子Ｄに入力されたデータ信号をラッチして出力データ信号ＯＵＴとして出力する立ち下がりエッジ型のフリップフロップ回路について説明する。
【００５６】
図７には、立ち下がりエッジ型のフリップフロップ回路３０の回路図を示した。図７に示すフリップフロップ回路３０と図１に示すフリップフロップ回路１０と異なる点は、Ｄフリップフロップ３２が立ち下がりエッジ型のＤフリップフロップであると共に、クロック信号出力部３４がＸＯＲ回路３６及びＡＮＤ回路３８により構成されており、ＡＮＤ回路３８の一方の入力端子には、ＸＯＲ回路３６の出力信号を反転した信号が入力される点である。
【００５７】
次に、本実施形態の作用として、フリップフロップ回路３０の動作を図８に示したタイミングチャートを参照して説明する。
【００５８】
まず、図８に示すように、リセット信号ＲＳＮ＿Ｎがローレベル（以下、“Ｌ”）になると、Ｄフリップフロップ３２は非同期に初期化され、出力データ信号ＯＵＴは“Ｌ”になる。また、データ信号ＩＮが初期化されて“Ｌ”になると、ＸＯＲ回路３６から出力される信号Ａは“Ｌ”）になる。また、ＡＮＤ回路３８から出力されるＡＮＤ信号も“Ｌ”になる。
【００５９】
そして、図８に示すようにデータ信号ＩＮが“Ｌ”から“Ｈ”に変化すると、信号Ａは“Ｈ”に変化し、ＡＮＤ回路３８から出力されるクロック信号Ｂはクロック信号ＣＬＫの立ち下がりに同期して“Ｈ”に変化し、クロック信号ＣＬＫの立ち上がりに同期して“Ｌ”に変化する。すなわち、データ信号ＩＮの変化後、信号Ａが“Ｈ”の期間においてのみ、クロック信号ＢがＤフリップフロップ３２のクロック入力端子ＣＫＮに入力される。
【００６０】
このように、データ信号ＩＮが変化した場合にのみクロック信号がＤフリップフロップ３２のクロック入力端子ＣＫＮに入力されるので、無駄な消費電力を抑えることができる。
【００６１】
そして、クロック信号Ｂが“Ｌ”になると、Ｄフリップフロップ３２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｈ”がラッチされ、Ｄフリップフロップ３２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｈ”となる。
【００６２】
また、データ信号ＩＮが“Ｌ”に変化すると、信号Ａは“Ｈ”に変化する。そして、クロック信号Ｂは、クロック信号ＣＬＫの立ち下がりで“Ｈ”に変化し、クロック信号ＣＬＫの立ち上がりで“Ｌ”に変化する。すなわち、データ信号ＩＮの変化後、信号Ａが“Ｈ”の期間においてのみ、クロック信号ＢがＤフリップフロップ３２のクロック入力端子ＣＫＮに入力される。
【００６３】
そして、クロック信号Ｂが“Ｌ”になると、Ｄフリップフロップ３２のデータ入力端子Ｄに入力されるデータ信号、すなわち反転出力端子ＱＮから出力される反転出力データ信号である“Ｌ”がラッチされ、Ｄフリップフロップ３２の出力端子Ｑから出力される出力データ信号ＯＵＴが“Ｌ”となる。
【００６４】
次に、何らかの原因による故障によりＸＯＲ回路３６の出力が“Ｈ”に固定されてしまった場合について図９に示すタイミングチャートを参照して説明する。
【００６５】
このような場合、図９に示すように、ＸＯＲ回路３６の出力信号である信号Ａが“Ｈ”固定となるので、ＡＮＤ回路３８の出力信号は、入力されたクロック信号ＣＬＫがそのままクロック信号Ｂとして出力されることとなる。
【００６６】
これにより、出力データ信号ＯＵＴは、クロック信号Ｂの立ち下がりに同期して“Ｌ”から“Ｈ”、“Ｈ”から“Ｌ”にトグルする。すなわち、故障等によりＸＯＲ回路３６の出力信号が“Ｈ”に固定されてしまうと、出力データ信号ＯＵＴが正常動作時と異なる信号に変化してしまうため、異常を検出することができる。
【００６７】
（第４実施形態）
【００６８】
次に、本発明の第２実施形態について説明する。第４実施形態では、図７のフリップフロップ回路３０に対して、スキャンテストを可能にしたフリップフロップ回路について説明する。なお、図７のフリップフロップ回路３０と同一部分には同一符号を付し、その詳細な説明は省略する。
【００６９】
図１０には、本実施形態に係るフリップフロップ回路４０の回路図を示した。同図に示すように、フリップフロップ回路４０は、図７のフリップフロップ回路３０に対して、ＯＲ回路４２及びマルチプレクサ４４が追加されており、スキャンイネーブル信号ＳＣＡＮ＿ＥＮ及びスキャンデータ信号ＳＣＡＮ＿ＩＮが入力される構成である。
【００７０】
ＯＲ回路４２の一方の入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが入力される。また、ＯＲ回路４２の他方の入力端子には、ＸＯＲ回路３６の出力信号が入力される。ＯＲ回路４２は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮとＸＯＲ回路３６の出力信号との論理積であるＡＮＤ信号をＡＮＤ回路３８に出力する。
【００７１】
マルチプレクサ４４の一方の入力端子には、スキャンデータ信号ＳＣＡＮ＿ＩＮが入力され、他方の入力端子には、Ｄフリップフロップ３２の反転出力端子ＱＮから出力された反転出力データ信号が入力される。また、マルチプレクサ４４のセレクト信号入力端子には、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが入力される。
【００７２】
スキャンイネーブル信号ＳＣＡＮ＿ＥＮは、スキャンテストを実行する際に“Ｈ”になり、通常動作時は、“Ｌ”になる。
【００７３】
また、マルチプレクサ４４は、セレクト信号入力端子に入力されるスキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｈ”の場合、すなわちスキャンテスト時には、スキャンデータ信号ＳＣＡＮ＿ＩＮをＤフリップフロップ３２のデータ入力端子Ｄに出力し、スキャンイネーブル信号ＳＣＡＮ＿ＥＮが“Ｌ”の場合、すなわち、通常動作時には、反転出力端子ＱＮから出力された反転出力データ信号をＤフリップフロップ３２のデータ入力端子Ｄに出力する。
【００７４】
従って、通常動作時は、ＸＯＲ回路３６の出力信号がそのままＡＮＤ回路３８の一方の入力端子に出力されると共に、Ｄフリップフロップ３２のデータ入力端子Ｄには、反転出力端子ＱＮから出力された反転出力データ信号が入力されるので、図７のフリップフロップ回路３０と同様の動作となる。
【００７５】
一方、スキャンテスト時には、ＯＲ回路４２の出力信号は“Ｈ”となるので、ＡＮＤ回路３８は、入力されたクロック信号ＣＬＫをそのままＤフリップフロップ３２のデータ入力端子Ｄに出力する。これにより、クロック入力端子ＣＬＫの立ち下がりに同期してスキャンデータ信号ＳＣＡＮ＿ＩＮがラッチされ、出力端子Ｑから出力データ信号ＯＵＴとして出力され、後段の図示しないフリップフロップ回路に出力される。
【００７６】
このようなフリップフロップ回路４０を複数段接続して構成したシフトレジスタにおいて、故障を検出したい場合は、スキャンイネーブル信号ＳＣＡＮ＿ＥＮを一旦“Ｌ”にして通常動作させる。このとき、故障等により何れかＸＯＲ回路３６の出力が“Ｈ”に固定されたままの場合、図９に示すように、出力データ信号ＯＵＴが“Ｌ”、“Ｈ”が繰り返される。これが後段のフリップフロップ回路に出力される。その後スキャンイネーブル信号ＳＣＡＮ＿ＥＮを“Ｈ”にしてスキャンテストモードにすると、“Ｌ”、“Ｈ”が繰り返された出力データ信号ＯＵＴが順次後段のフリップフロップ回路に出力されるので、最終段のフリップフロップ回路の出力信号が外部端子に出力される構成にしておけば、この外部端子に出力される信号をモニタすることにより故障を検出することができる。
【図面の簡単な説明】
【００７７】
【図１】第１実施形態に係るフリップフロップ回路の回路図である。
【図２】第１施形態に係るフリップフロップ回路のタイミングチャートを示す図である。
【図３】従来例に係るフリップフロップ回路のタイミングチャートを示す図である。
【図４】第１実施形態に係るフリップフロップ回路が故障した場合のタイミングチャートを示す図である。
【図５】従来例に係るフリップフロップ回路が故障した場合のタイミングチャートを示す図である。
【図６】第２実施形態に係るフリップフロップ回路の回路図である。
【図７】第３実施形態に係るフリップフロップ回路の回路図である。
【図８】第３実施形態に係るフリップフロップ回路のタイミングチャートを示す図である。
【図９】第３実施形態に係るフリップフロップ回路が故障した場合のタイミングチャートを示す図である。
【図１０】第４実施形態に係るフリップフロップ回路の回路図である。
【図１１】従来例に係るＤフリップフロップを示す図である。
【図１２】従来例に係るＤフリップフロップの内部回路の回路図である。
【図１３】従来例に係る低消費電力型記憶回路の回路図である。
【図１４】従来例に係る低消費電力型のフリップフロップ回路の回路図である。
【符号の説明】
【００７８】
１０ フリップフロップ回路
１２ フリップフロップ
１４ クロック信号出力部
１６ ＸＮＯＲ回路
１８ ＯＲ回路
２０ フリップフロップ回路
２２ ＡＮＤ回路
２４ マルチプレクサ
３０ フリップフロップ回路
３２ フリップフロップ
３４ クロック信号出力部
３６ ＸＯＲ回路
３８ ＡＮＤ回路
４０ フリップフロップ回路
４２ ＯＲ回路
４４ マルチプレクサ
１００ フリップフロップ
１０２ インバータ
１０６ 低消費電力型記憶回路
１０８ フリップフロップ回路
１１０ 排他的論理和回路
１１２ 論理積回路
１２０ フリップフロップ回路
１２２ ＸＮＯＲ回路
１２４ ＯＲ回路
１２６ フリップフロップ
【特許請求の範囲】
【請求項１】
データ信号及びクロック信号が入力され、前記データ信号に変化があった場合に、前記クロック信号の立ち上がり又は立ち下がりに同期して、前記クロック信号を出力するクロック信号出力手段と、
データ入力端子と、前記クロック信号出力手段から出力されたクロック信号が入力されるクロック入力端子と、前記クロック入力端子に入力されたクロック信号の立ち上がり又は立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力する出力端子と、前記出力端子から出力される出力データ信号を反転した反転出力データ信号を出力する反転出力端子と、を備え、且つ、前記反転出力端子が前記データ入力端子に接続されたＤフリップフロップと、
を備えたフリップフロップ回路。
【請求項２】
前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち上がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、
前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和の否定であるＸＮＯＲ信号を出力するＸＮＯＲ回路と、前記ＸＮＯＲ信号と前記クロック信号との論理和であるＯＲ信号を出力するＯＲ回路と、
を含む請求項１記載のフリップフロップ回路。
【請求項３】
スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、
前記スキャンイネーブル信号を反転した信号と前記ＸＮＯＲ信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、
をさらに備えた請求項２記載のフリップフロップ回路。
【請求項４】
前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、
前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和であるＸＯＲ信号を出力するＸＯＲ回路と、前記ＸＯＲ信号と前記クロック信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、
を含む請求項１記載のフリップフロップ回路。
【請求項５】
スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、
前記スキャンイネーブル信号と前記ＸＯＲ信号との論理和であるＯＲ信号を出力するＯＲ回路と、
をさらに備えた請求項４記載のフリップフロップ回路。
【請求項１】
データ信号及びクロック信号が入力され、前記データ信号に変化があった場合に、前記クロック信号の立ち上がり又は立ち下がりに同期して、前記クロック信号を出力するクロック信号出力手段と、
データ入力端子と、前記クロック信号出力手段から出力されたクロック信号が入力されるクロック入力端子と、前記クロック入力端子に入力されたクロック信号の立ち上がり又は立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力する出力端子と、前記出力端子から出力される出力データ信号を反転した反転出力データ信号を出力する反転出力端子と、を備え、且つ、前記反転出力端子が前記データ入力端子に接続されたＤフリップフロップと、
を備えたフリップフロップ回路。
【請求項２】
前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち上がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、
前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和の否定であるＸＮＯＲ信号を出力するＸＮＯＲ回路と、前記ＸＮＯＲ信号と前記クロック信号との論理和であるＯＲ信号を出力するＯＲ回路と、
を含む請求項１記載のフリップフロップ回路。
【請求項３】
スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、
前記スキャンイネーブル信号を反転した信号と前記ＸＮＯＲ信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、
をさらに備えた請求項２記載のフリップフロップ回路。
【請求項４】
前記出力端子は、前記クロック入力端子に入力されたクロック信号の立ち下がりに同期して、前記データ入力端子に入力された入力信号をラッチして出力し、
前記クロック信号出力手段は、前記出力データ信号と前記データ信号との排他的論理和であるＸＯＲ信号を出力するＸＯＲ回路と、前記ＸＯＲ信号と前記クロック信号との論理積であるＡＮＤ信号を出力するＡＮＤ回路と、
を含む請求項１記載のフリップフロップ回路。
【請求項５】
スキャンテストの実行を許可するか否かを示すスキャンイネーブル信号と、スキャンテスト用のスキャンデータ信号と、前記反転出力データ信号と、が入力され、前記スキャンイネーブル信号に応じて、前記スキャンデータ信号及び前記反転出力データ信号の何れかを選択して前記データ入力端子に出力する選択手段と、
前記スキャンイネーブル信号と前記ＸＯＲ信号との論理和であるＯＲ信号を出力するＯＲ回路と、
をさらに備えた請求項４記載のフリップフロップ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−４５４９９（Ｐ２０１０−４５４９９Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００８−２０６８８２（Ｐ２００８−２０６８８２）
【出願日】平成２０年８月１１日（２００８．８．１１）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【出願人】（５９１０４９８９３）株式会社 沖マイクロデザイン (127)
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２０年８月１１日（２００８．８．１１）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【出願人】（５９１０４９８９３）株式会社 沖マイクロデザイン (127)
【Ｆターム（参考）】
[ Back to top ]