【課題】ウェイクアップ中の電力スイッチ加速方法及び装置を提供する。
【解決手段】一実施形態において、集積回路は、少なくとも１つの電力ゲート回路ブロックを含む。電力ゲート回路ブロックは、該ブロックがアクティブであるときにその回路へ電圧を送るバーチャル電圧ノードを含む。バーチャル電圧ノードと、それに対応するグローバル電圧ノードとの間に電力スイッチが結合される。電力ゲート回路ブロックがパワーオンであるときに、電力スイッチが順次にアクチベートされる。電力スイッチがアクチベートされる割合は、バーチャル電圧ノードの電圧が増加するにつれて高くなる。電力スイッチを順次にアクチベートすることで、過剰な電流が電力ゲート回路ブロックに流入するのを防止する。バーチャル電圧ノードの電圧が少なくともあるレベルにあるときに電力スイッチがアクチベートされる割合を高めることで、より高速のウェイクアップを許すことができる。 （もっと読む）

【課題】多様な信号規格の処理に対応する半導体集積回路において、様々な周期性の違いに伴いタイミングと時間幅が変わるアイドル状態に対応した電源制御を適用し、消費電力を低減する。
【解決手段】処理状態と待機状態とを周期的に繰り返して処理を行う半導体集積回路の電源ドメインを制御する電源制御装置であって、待機状態の発生期間および発生間隔を含む周期的特徴情報を取得する周期情報取得部１０３と、電源ドメインが待機状態における待機電圧から半導体集積回路が動作可能となる電圧へ復帰するまでに要する復帰時間と対応付けられた待機電圧候補から、発生期間よりも復帰時間が短くなる待機電圧を電源制御情報として設定する電源制御情報設定部１０４と、電源制御情報に従って発生期間における電源ドメインの待機電圧を制御する電源制御部１０５とを備える。 （もっと読む）

【課題】マルチメディア処理環境内での電力節約及び性能改善に対応する。
【解決手段】マルチメディア処理環境内でパワーゲーティングを実施するための回路は、相互に別々に動作する様々な構成要素を含み得るマルチメディア表示プロセッサのための効果的な電力管理に対応する。この方式において回路は、マルチメディア処理環境内での電力節約及び性能改善に対応することができる。態様によっては、ヘッドスイッチまたはフットスイッチ回路が、例えば、論理構成要素がアクティブモードにあるかそれとも非アクティブモードにあるかなど、個々の論理構成要素の動作モードに応じて、マルチメディア表示プロセッサの異なる論理構成要素を、電源レールと選択的に接続及び切断するように実施され得る。 （もっと読む）

【課題】ディジタル信号処理回路及び車載用電子機器において、消費電力を低減し、発熱量を低減する。
【解決手段】車載用電子機器に搭載されるディジタル信号処理回路は、クロック信号に同期して信号取込を行う入力段のフリップフロップ回路と、クロック信号に同期して信号取込を行う出力段のフリップフロップ回路と、順次処理を行う複数の組み合わせ回路が直列に接続されて構成されるとともに、クロック信号に同期して入力段のフリップフロップ回路から処理対象の信号が入力されて前記出力段のフリップフロップ回路に処理後の信号を出力する組み合わせ回路群と、クロック信号に同期して、組み合わせ回路毎に、クロック信号の１周期内において、駆動用電源の供給期間及び非供給期間を設けて駆動用電源の供給を行う電源供給回路と、を備える。 （もっと読む）

【課題】ウェイクアップユニットを有する半導体デバイスを提供する。
【解決手段】低電力モードを有する半導体デバイスは、インタフェースパッドに関連付けられるバッファ回路と、電力管理コントローラ（ＰＭＣ）と、デバイスの一部を低電力モードからウェイクアップさせるためのウェイクアップユニットとを含む。バッファ回路は低電力モードにおいて、ＰＭＣに関連付けられるパワー・オン・リセット（ＰＯＲ）信号をアサートすることによってディセーブルされる。ウェイクアップ信号はバッファ回路に関連付けられるアナログ電源から生成され、ウェイクアップユニットに提供される。 （もっと読む）

【課題】誤ってテストモードにエントリされたとしても、正常に動作させる。
【解決手段】半導体装置は、内部回路をテストするテスト回路２に対してテストを開始させるテストモードエントリ信号が入力されたことに応じて、内部のラッチ１０をセットすることにより、テスト回路２に対し、テスト回路２の駆動を許可するテストイネーブル信号をラッチ１０から出力するテスト信号発生回路１を備える。テスト信号発生回路１が、ラッチ１０がテストイネーブル信号を出力している場合、テストイネーブル信号を遅延させて、ラッチ１０をリセットするリセット信号を生成するリセット信号生成回路３０と、ラッチ１０がテストイネーブル信号を出力している場合に、外部から供給されるトグル信号に基づいて、リセット信号生成回路３０によるリセット信号を生成する動作を初期化する遅延初期化信号を出力する遅延初期化回路４０と、を有している。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として出力する機能を有する演算回路を具備し、演算回路は、論理演算処理を行う演算部と、記憶データの電位を、論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、記憶データに応じた値の信号を出力信号として出力するか否かを制御する第３の電界効果トランジスタと、を備える。 （もっと読む）

【課題】瞬断等による従来見られた不具合発生を防止する。
【解決手段】リセット端子を備えるメインＩＣと、リセット端子に接続された追加回路とを備え、追加回路は、メインＩＣへ供給される電源電圧を入力する第１入力端子と、メインＩＣが稼働状態にあるときにメインＩＣから出力される制御信号を入力する第２入力端子と、第２入力端子からの制御信号の入力があり且つ第１入力端子における電源電圧のレベルが上記所定レベルより高い所定のしきい値を下回ったときにオン状態となるスイッチ素子とを備え、スイッチ素子がオン状態となったときにリセット端子にリセット信号を与え、メインＩＣは、リセット端子にリセット信号が与えられたときにリセット状態へ移行する。 （もっと読む）

【課題】所定の精度を有する浮動小数点プロセッサにより、必要以上の電力を消費せずに浮動小数点演算を実行する。
【解決手段】１つ以上の浮動小数点数に関して、浮動小数点演算に対する副精度が選択される。副精度の選択は、１つ以上の浮動小数点数のそれぞれに対して、１つ以上の過剰ビットをもたらす。さもなければ１つ以上の過剰ビットを記憶または処理するために使用される、浮動小数点プロセッサ中の１つ以上のコンポーネントから、電力を取り除くことができ、浮動小数点演算は、１つ以上のコンポーネントから電力を取り除いた状態で実行される。 （もっと読む）

【課題】マイコンと入力回路とが別個のＩＣとして構成されている場合でも、マイコンの消費電力の低減に加え、自体の消費電力を低減可能な信号入力用回路を提供する。
【解決手段】通常モード動作用の第１クロック信号と、スリープモード動作用の第２クロック信号のうちいずれか一方を出力するクロック信号切換回路と、取得した入力端子の状態に変化があったか否かを検出する端子状態検出回路と、を備え、端子状態検出回路は、入力端子の状態に変化があったことを検出したとき、スリープモードで動作中のときには、クロック信号切換回路に第１クロック信号を出力するよう切換要求信号を出力するとともに、動作モードを通常モードに遷移させ、さらに、演算回路が入力端子の状態を入力可能となる通常動作状態に遷移させるための動作要求信号を、演算回路へ出力する。 （もっと読む）

【課題】ＯＳ間によるロック取得を行なう必要がなく、処理効率を向上させることが可能なマルチプロセッサ装置を提供すること。
【解決手段】タイマ＃０〜＃３（２２〜２５）には、電源電圧の変更動作の禁止期間が設定される。タイマ＃０〜＃３（２２〜２５）のいずれかが禁止期間を経過したときに、ＯＳ＃Ａ（１４）またはＯＳ＃Ｂ（１５）が、そのタイマに対応するＣＰＵコアの動作周波数の変更の要否を判定する。そして、動作周波数の変更が必要と判定されたときに、ＣＰＵコア＃０〜＃３（１０〜１３）に供給する電源電圧の変更の要否を判定する。電源電圧の変更が必要と判定されたときに、電源電圧変更部２０が、ＣＰＵコア＃０〜＃３（１０〜１３）に供給する電源電圧を変更する。したがって、ＯＳ間によるロック取得を行なう必要がなく、処理効率を向上させることが可能となる。 （もっと読む）

【課題】複数の回路の性能パラメータを整合するためのシステム及び方法を提供する。
【解決手段】複数のドメインにおいて性能パラメータを整合するシステム及び方法が開示される。方法は、第１ドメイン及び第２ドメインを含む電子回路の状態を切り換えるための要求を受け取り、第１ドメインに作用する第１回路の第１パラメータを、その要求に基づいて第１の変更パラメータへと変更させ、そして第２ドメインに作用する第２回路の第２パラメータを、その要求に基づいて第２の変更パラメータへと変更させることを含む。あるケースでは、パラメータは、クロック周波数を含む。他のケースでは、パラメータは、電圧を含む。ある実施形態では、システムは、ロジック回路及び／又はシステムオンチップ（ＳｏＣ）として具現化される。 （もっと読む）

【課題】機能実現回路が搭載された回路基板を集合基板に装着するだけで確実に所望の性能を備えた電子機器が提供できるようにすること。
【解決手段】集合基板１に機能配信部１Ｅを設け、機能基板２のコネクタ２Ａを集合基板１のコネクタ１Ａ〜１Ｃの何れかに装着させたとき、それを機能基板実装検出部１Ｄにより検出し、機能配信部１Ｅから機能基板２の記憶制御部２Ｃにあるメモリに、機能配信部１Ｅから機能情報が配信され、この機能情報により機能基板２に実装されている機能実現回路の機能が設定されるようにしたもの。 （もっと読む）

【課題】来るべき負荷変動に対する調整を電圧レギュレータが可能にするための技術が提示される。
【解決手段】来るべき負荷変動に対する調整を電圧レギュレータが可能にするための技術が提示される。いくつかの実施例では、関連するクロック信号を有するマイクロプロセッサ・コアのような機能ブロックに対して、少なくとも１つのスイッチング・タイプの電圧レギュレータによって電力が供給される。機能ブロックが電力レベルの増大を要求しようとするとき、低い周波数である通常の駆動信号をオーバーライドして、関連するクロックが少なくとも１つのレギュレータのスイッチを駆動するために提供される。このように、スイッチは、負荷変動に十分に先立って（例えば、少し前に）より高い周波数で駆動され、そうでなければ生じたであろう垂下量を低減させる。 （もっと読む）

【課題】集積回路において、消費電力を効率的に利用することを目的とする。
【解決手段】システム及び方法は、電力の島を使用して集積回路の電力を管理する。集積回路は、消費電力が電力の島のそれぞれで独立して制御される複数の電力の島を有する。電力マネージャは、電力の島のうち１つの目的の電力レベルを決定する。電力マネージャは、電力の島のうち１つの消費電力レベルを目的の電力レベルに変更する動作を決定する。電力マネージャは、電力の島のうち１つの消費電力レベルを目的の電力レベルに変更する動作を実行する。 （もっと読む）

【課題】マルチプレクサとクロック分割回路との間における相互の電源ノイズの影響を低減する。
【解決手段】外部クロック信号ＣＫに基づいて内部クロック信号ＬＣＬＫ１を生成するＤＬＬ回路１００と、内部クロック信号ＬＣＬＫ１に基づいて、互いに位相の異なる内部クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂを生成するクロック分割回路２００と、内部データ信号ＣＤ，ＣＥに基づいて、クロック信号ＬＣＬＫ２，ＬＣＬＫ２Ｂにそれぞれ同期した内部データ信号ＤＱＰ，ＤＱＮを出力するマルチプレクサ３００とを備える。クロック分割回路２００に供給される内部電源電圧ＶＰＥＲＩ２とマルチプレクサ３００に供給される内部電源電圧ＶＰＥＲＩ３は、互いに異なる電源回路８２，８３によって生成され、且つ、該半導体装置内で分離されている。これにより、相互にノイズの影響を及ぼし合うことがなくなる。 （もっと読む）

【課題】集積回路内の電力領域の電力消費を決定するための方法を提供する。
【解決手段】ローカル電源インピーダンス・プロファイルＺ（ｆ）を決定した後、ローカル時間分解電源電圧Ｕ（ｔ）を測定する。Ｕ（ｔ）を累算し、電圧スペクトルＵ（ｆ）を引き出すために周波数領域に変換される。対象電力領域の電源インピーダンス・プロファイルＺ（ｆ）をＩ（ｔ）＝Ｆ_ｆ^−１｛Ｕ（ｆ）／Ｚ（ｆ）｝として使用し、Ｕ（ｆ）から電流スペクトルＩ（ｔ）が計算される。最後に、測定された電圧スペクトルＵ（ｔ）および計算された電流スペクトルＩ（ｔ）から、時間分解電力消費スペクトルＰ（ｔ）が決定される。対象電力領域内の電力消費が予想と一致するかどうかを検証するために、この電力消費Ｐ（ｔ）を基準（Ｐ_ｒｅｆ（ｔ））と比較する。 （もっと読む）

【課題】デバイスが低電力モードから通常モードに復帰するときに、重要なデバッグ情報が失われてしまうことを防止する。
【解決手段】デバイス100が低電力モードから出る場合、電力管理モジュール（ＰＭＭ）155は、コア論理部135が処理を再開することを、デバッグ素子140が各自の前の状態に再構築されるまで禁止する。PMM155はコア論理部135をリセット状態に保持する或いはコア論理部135に電力供給をしないようにする。デバッグ素子140の再構築は接続されたデバッガにより開始され、デバイス100の中で1つ以上の制御及びステータス(CS)レジスタ150の値を設定することができる。CSレジスタ150の値は、PMM155がコア論理部135の処理再開を何時禁止するか、及びデバイス100が低電力モードから復帰した後にPMM155が処理を何時再開できるようにするか等を決定する。 （もっと読む）

【課題】回路の誤動作や回路面積の増加を防止しつつ一部の回路の電源電圧を
遮断して消費電力を低減させることができる半導体集積回路を提供する。
【解決手段】チップ内部を複数の回路ブロック（１１，１２，１３……）に分
割するとともに、いずれかの回路ブロックへの電源電圧の供給を遮断可能に構成
し、電源電圧の供給を遮断可能な回路ブロックから他の回路ブロックへ出力され
る信号の経路上であって信号が分岐される前の位置に、信号の伝達を遮断可能な
信号ゲート手段（３１）と電源遮断直前の信号を記憶可能な記憶手段（３２）と
を含むブロック間インタフェース回路（３０）を設けるようにした。 （もっと読む）