プラズマディスプレイ装置
【課題】
駆動容量の大きなプラズマディスプレイパネルを使用するＰＤＰ装置のドライバを、既製の駆動ＩＣを使用して実現する。
【解決手段】
複数の電極A,Yと、複数の電極を駆動する駆動回路11,12とを備えるプラズマディスプレイ装置であって、駆動回路11,12は、複数の駆動信号を独立して出力可能な複数の出力を有する少なくとも１つの駆動ＩＣ21を備え、駆動ＩＣから出力される複数個の駆動信号を合わせて１個の電極を駆動する。
駆動容量の大きなプラズマディスプレイパネルを使用するＰＤＰ装置のドライバを、既製の駆動ＩＣを使用して実現する。
【解決手段】
複数の電極A,Yと、複数の電極を駆動する駆動回路11,12とを備えるプラズマディスプレイ装置であって、駆動回路11,12は、複数の駆動信号を独立して出力可能な複数の出力を有する少なくとも１つの駆動ＩＣ21を備え、駆動ＩＣから出力される複数個の駆動信号を合わせて１個の電極を駆動する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示に使用されるプラズマディスプレイ装置（ＰＤＰ装置）に関する。
【背景技術】
【０００２】
ＡＣ型カラーＰＤＰ装置には、２電極型や３電極型、表示するセルを規定する期間（アドレス期間）と表示点灯のための放電を行う表示期間（サステイン期間）とが順次シフトするアドレス・表示非分離方式とそれらを分離したアドレス・表示分離方式など各種の方式がある。ＰＤＰ装置の大部分の方式では、互いに平行に設けられた複数の電極が交差する構成を少なくとも有し、各電極を独立して駆動する必要がある。本発明は、このような複数の電極を独立して駆動する構成を有するＰＤＰ装置であれば、どのような方式のＰＤＰ装置にも適用可能であるが、ここでは現在実用化されてもっとも広く使用されている３電極型のアドレス・表示分離方式のＰＤＰ装置を例として説明を行う。しかし、本発明はこれに限定されるものではない。
【０００３】
図１は、３電極型のアドレス・表示分離方式のＰＤＰ装置の基本構成を示す図である。プラズマディスプレイパネル１０を構成する第１の基板に、第１（Ｘ）電極と第２（Ｙ）電極を交互に平行に設け、誘電体層で覆う。第１の基板に対向する第２の基板にＸ及びＹ電極に垂直な方向に伸びる第３（アドレス）電極を設け、電極表面を誘電体層で覆う。第２の基板上には更に、アドレス電極の間にアドレス電極と平行に伸びるストライプ状の隔壁、又はアドレス電極の間及びＸとＹ電極の組の間に配置される２次元格子状の隔壁を設け、隔壁の溝に蛍光体層を形成した後第１と第２基板を所定の間隔で貼り合せる。この第１と第２の基板の間に放電空間が形成され、ネオンやキセノンなどを混合した放電ガスが封入される。隣接するＸ電極とＹ電極の組とアドレス電極の交差部分に表示セルが形成される。後述するＡＬＩＳ方式以外の通常の方式のＰＤＰ装置では、表示セルが形成されるのは同じ組のＸ電極とＹ電極の間であり、隣接する他の組のＸ電極とＹ電極の間には表示セルは形成されない。
【０００４】
図１に示すように、ＰＤＰ装置は、プラズマディスプレイパネル１０の他に、アドレス電極を駆動するアドレスドライバ１１と、Ｙ電極を駆動するＹスキャンドライバ１２と、Ｙスキャンドライバ１２にＹサステイン信号を供給するＹサステイン回路１３と、Ｘ電極にＸサステイン信号を供給するように駆動するＸサステイン回路１４と、各部の制御を行う制御回路１５とを有する。図示のように、Ｘサステイン回路１４は１出力を有するだけで、共通に接続されたＸ電極を駆動する。これに対して、Ｙスキャンドライバ１２はＹ電極をそれぞれ独立して駆動し、アドレスドライバ１１はアドレス電極をそれぞれ独立して駆動する。
【０００５】
図２は、図１のＰＤＰ装置の駆動波形を示す図である。アドレス・表示分離方式のＰＤＰ装置の基本駆動シーケンスは、全表示セルを一様な状態にするリセット期間と、点灯する表示セルを選択するアドレス期間と、選択した表示セルを発光させるサステイン期間とを有する。ＰＤＰ装置では、各表示セルの点灯／非点灯が選択できるだけで、発光の強度を制御することはできない。そこで、１表示フレームを図２のような基本駆動シーケンスを有する複数のサブフレームで構成し、各サブフレームにおいて各表示セルの点灯／非点灯を選択し、各サブフレームの輝度を組み合わせて階調表示を行う。階調表示を効率よく行えるように、各サブフレームの輝度比、すなわち各サブフレームのサステイン期間において印加されるサステインパルス数を、例えば、１：２：４：８という具合に異なるようにしている。
【０００６】
図２に示すように、リセット期間においては、全アドレス電極に電圧Ｖａを印加し、共通のＸ電極にＶｗを印加し、すべてのＹ電極の０Ｖを印加する。これにより全表示セルのＸ電極とアドレス電極及びＹ電極の間で放電が発生し、全表示セルが一様な状態になる。次のアドレス期間には、共通のＸ電極に電圧Ｖｘを印加し、全Ｙ電極に−Ｖｙ１を印加した状態で、Ｙ電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加されたＹ電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、点灯する表示セルの電極上の誘電体層の表面に壁電荷が蓄積される。スキャンパルスを全Ｙ電極に順次印加しながらアドレスパルスを印加することにより、全面で点灯する表示セルが選択される。サステイン期間においては、アドレス電極に電圧Ｖａを印加した状態で、Ｙ電極とＸ電極に交互に電圧Ｖｓのサステインパルスを印加する。アドレス期間に壁電荷が形成された表示セルでは、壁電荷による電圧がサステインパルスの電圧Ｖｓに重畳されて放電開始電圧を超えるのでサステイン放電が発生するが、アドレス期間に壁電荷が形成されなかった表示セルでは、壁電荷による電圧がないのでサステインパルスの電圧Ｖｓだけでは放電開始電圧を超えずサステイン放電は発生しない。サステイン放電の発生した表示セルでは、サステイン放電により逆極性の壁電荷が形成されるので、次にＸ電極にサステインパルスを印加するとサステイン放電が発生する。以下サステインパルスの印加を繰り返すと選択された表示セルでサステイン放電が繰り返される。
【０００７】
図１及び図２で説明したＰＤＰ装置の構成及び駆動波形は一例であり、他にも各種の構成及び駆動方法が提案されている。ここでは、これ以上の詳しい説明は省略するが、本発明はいずれのＰＤＰ装置にも適用可能である。
【０００８】
図３は、図１及び図２で説明したＰＤＰ装置の各駆動回路の構成例を示す図である。アドレスドライバ１１は、電圧Ｖａの電源とＧＮＤ電源の間に直列に接続された２個のトランジスタＡＴ１とＡＴ２で構成されるドライバ回路１６を、アドレス電極の本数分有する。トランジスタＡＴ１とＡＴ２の接続ノードが各アドレス電極に接続される。トランジスタＡＴ１をオンするとアドレス電極に電圧Ｖａが印加され、トランジスタＡＴ２をオンするとアドレス電極に０Ｖが印加される。
【０００９】
Ｙスキャンドライバ１２は、電圧−Ｖｙ１の電源と電圧−Ｖｙの電源の間に直列に接続された２個のトランジスタＳＴ１及びＳＴ２と、２個のトランジスタＳＴ１とＳＴ２の接続ノードに接続された２個のダイオードＤ１とＤ２で構成されるドライバ回路１７を、Ｙ電極の本数分有する。ダイオードＤ１はＹサステイン回路１３のトランジスタを介してＧＮＤ電源に接続され、ダイオードＤ２はＹサステイン回路１３のトランジスタを介して電圧Ｖｓの電源に接続される。アドレス期間には、Ｙサステイン回路１３の両方のトランジスタをオフ状態にし、トランジスタＳＴ１をオン状態にして電圧−Ｖｙ１を出力した状態で、スキャンパルスを印加する時には、ＳＴ１をオフ状態にすると同時にＳＴ２をオン状態にする。サステイン期間には、ＳＴ１とＳＴ２をオフ状態にし、Ｙサステイン回路１３の２個のトランジスタを交互にオン状態とオフ状態にする。これにより、ダイオードＤ１とＤ２を介してＹサステイン回路１３からＶｓとＧＮＤが交互に印加される。
【００１０】
Ｘサステイン回路１４は、電圧Ｖｗ、Ｖｘ、Ｖｓ及び０Ｖ（ＧＮＤ）に接続するスイッチとして動作する４個のトランジスタを有し、各トランジスタをオン状態にすることにより、Ｘ電極に対応する電圧を印加できる。
【００１１】
サステイン放電（維持放電）はＸ電極とＹ電極の間で行われるので、Ｘ電極とＹ電極は維持電極と呼ばれる。また、Ｙ電極はスキャンパルス（走査パルス）が印加されるので、走査電極と呼ばれる。ここでは、Ｙ電極を走査電極、Ｘ電極を維持電極と呼ぶ。
【００１２】
上記のように、Ｙスキャンドライバ１２は、２個のトランジスタＳＴ１とＳＴ２、２個のダイオードＤ１とＤ２で構成されるドライバ回路１７を、走査（Ｙ）電極の本数分有し、各ドライバ回路１７から順次スキャンパルスを出力する。そのため、Ｙスキャンドライバ１２はシフトレジスタを更に備え、スキャンパルスの出力位置を示す信号をシフトレジスタにより順次シフトさせ、シフトレジスタの出力を複数のスキャンドライバ回路１７に入力するようにしている。また、アドレスドライバ１１は、トランジスタＡＴ１とＡＴ２で構成されるドライバ回路１６を、アドレス電極の本数分有し、各ドライバ回路１６からアドレスパルスを出力する。そのため、アドレスドライバ１１はシフトレジスタを更に備え、アドレスデータをシフトレジスタにより順次シフトさせ、アドレスデータの長さ分のシフトが終了した時にシフトレジスタの出力を複数のドライバ回路１６に入力するようにしている。
【００１３】
このように、複数の駆動信号を独立に出力するドライバは、出力するデータを設定するためのシフトレジスタを必要とするのが一般的である。そこで、シフトレジスタと、その出力をラッチするラッチ回路と、ラッチ回路の出力に応じた駆動信号を出力する複数個のドライバ回路を集積した駆動ＩＣを使用して、Ｙスキャンドライバ１２やアドレスドライバ１１を実現するのが一般的である。なお、アドレスドライバ１１に使用する駆動ＩＣにはダイオードを設ける必要はないが、Ｙスキャンドライバ１２に使用する駆動ＩＣにはダイオードを設ける。
【００１４】
駆動ＩＣに設けられるドライバ回路の個数は、１６個や６４個などであり、現状では６４個のドライバ回路を有する駆動ＩＣが広く使用されており、これに対応して６４ビットのシフトレジスタやラッチ回路が設けられている。例えば、図１に示したプラズマディスプレイパネルが１０２４×７６８の表示セル構成であれば、スキャンドライバ１２は１２個の６４ビット駆動ＩＣで構成され、それらがカスケード接続される。また、アドレスドライバ１１は１６個の６４ビット駆動ＩＣで構成され、１６ビットの表示データの各ビットが各ＩＣに供給され、１６個の６４ビット駆動ＩＣが並列に動作される。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平９−１６０５２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
駆動ＩＣは、製品であるＰＤＰ装置に応じて駆動能力やビット数などの仕様が設定されることが望ましいが、ＰＤＰ装置の製造台数の関係からその仕様の駆動ＩＣの製造個数が十分に大きくならず高コストになるという問題や、新しい駆動ＩＣの製品化には長時間を要するため、ＰＤＰ装置の仕様決定後に専用ＩＣを設計して製品化したのではＰＤＰ装置の出荷が遅延し、販売の機会を逸するという問題がある。そのため、ＰＤＰ装置のドライバは、既に製品化されている既製の駆動ＩＣを使用して実現する場合がある。
【００１７】
近年、プラズマディスプレイパネルは益々大型化され、電極本数が増加しているだけでなく、各電極の駆動容量及び放電電流も増加しており、駆動能力の高い駆動ＩＣが必要とされるようになっている。特に、特許文献１に記載のＡＬＩＳ方式のＰＤＰ装置は、通常型と同じ表示ライン数のパネルを半分の走査電極数及び維持電極数で実現できるため、製造効率が高く、高輝度の表示が行えるという利点があるが、走査電極の駆動容量及び放電電流が通常型の約２倍に増加する場合があるため、駆動能力の大幅に高い駆動ＩＣが必要である。
【００１８】
言い換えれば、駆動ＩＣの駆動能力の制限により、それを使用するＰＤＰ装置の性能にも制限が生じてしまうという問題がある。
【００１９】
特に、ＰＤＰ装置に使用する駆動ＩＣの場合、個別のドライバ回路の駆動能力だけでなく、ドライバ回路の動作による発熱が大きな問題である。例えば、Ｙスキャンドライバ１２の場合、各ドライブ回路のトランジスタＳＴ１とＳＴ２で構成される部分は、アドレス期間中に１回だけオンする。そのため、走査電極の駆動容量が増加すればそれに応じてドライブ回路の発熱は増加するが、発熱の影響はそれほど大きくはない。これに対して、ダイオードＤ１とＤ２で構成される部分は、サステイン期間中にすべてのドライブ回路１７においてオン／オフ動作を繰り返すので、たとえトランジスタに比べてオン抵抗が小さくてもＩＣ全体での発熱は非常に大きくなる。発熱を抑えるためには、１フレームにおけるサステインパルス数を制限する必要が生じ、ＰＤＰ装置の表示輝度を高くできないという問題がある。
【００２０】
アドレスドライバ１１の場合は、各駆動ＩＣ内のすべてのドライバ回路１６がオン／オフ動作を繰り返す可能性があり、アドレス電極の駆動容量及び放電電流が増加すると、その分アドレスドライバの発熱が大きくなるという問題がある。
【００２１】
本発明は、電極の駆動容量の大きなプラズマディスプレイパネルを使用するＰＤＰ装置を、既製の駆動ＩＣを利用して実現できるようにすることを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を実現するため、本発明のプラズマディスプレイ装置（ＰＤＰ装置）は、駆動ＩＣから出力される複数個の駆動信号を合わせて１個の電極を駆動することを特徴とする。
【００２３】
すなわち、本発明のＰＤＰ装置は、複数の電極と、該複数の電極を駆動する駆動回路とを備えるプラズマディスプレイ装置であって、前記駆動回路は、複数の駆動信号を独立して出力可能な複数の出力を有する少なくとも１つの駆動ＩＣを備え、前記駆動ＩＣの複数個の前記駆動信号を合わせて１個の前記電極を駆動することを特徴とする。
【００２４】
本発明によれば、駆動ＩＣの複数個（ｎ個）の駆動信号を合わせて１個の電極を駆動するので、１個の駆動信号の駆動能力は複数個分の一（１／ｎ）でよく、駆動ＩＣにおける発熱も同様に低減される。
【００２５】
この構成で駆動される電極は、走査電極又はアドレス電極である。
【００２６】
複数個の駆動信号を合わせる場合、合わせる駆動信号は、同一の駆動ＩＣから出力される駆動信号を合わせる場合と、異なる駆動ＩＣから出力される駆動信号を合わせる場合が有り得る。
【００２７】
同一の駆動ＩＣから出力される駆動信号を合わせる場合には、２つの駆動信号が同一になるように制御する必要がある。これに対して、異なる駆動ＩＣから出力される駆動信号を合わせる場合には、従来と同じ制御を行い、単に駆動ＩＣの対応する出力端子を接続するだけでよい。
【００２８】
しかし、異なる駆動ＩＣから出力される駆動信号を合わせる場合、製造誤差によりＩＣ間で各駆動信号間の立ち上がりや立下りのタイミングに若干の差が生じる場合があり、その場合あるＩＣの高電圧側のスイッチとして動作するトランジスタと他のＩＣの低電圧側のスイッチとして動作するトランジスタの両方が同時にオン状態になって貫通電流が流れる可能性がある。そのため、各ＩＣのドライバ回路の動作タイミングを正確に調整することが望ましい。同一の駆動ＩＣから出力される駆動信号を合わせる場合には、同一ＩＣ内でのタイミングの差はほとんどないので、このような問題が生じる可能性は低い。
【００２９】
一般に、駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じてシフトレジスタの出力をラッチして出力するラッチ回路と、ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備えるが、このような駆動ＩＣを同一の駆動ＩＣから出力される駆動信号を合わせるスキャンドライバに使用する場合には、合わされる駆動信号の個数（ｎ）分のクロックだけ連続して一方の入力データを入力し、合わされる駆動信号の個数（ｎ）分のクロック毎にラッチ信号は発生する。また、このような駆動ＩＣを同一の駆動ＩＣから出力される駆動信号を合わせるアドレスドライバに使用する場合には、合わされる駆動信号の個数分のクロックだけ連続して同一の入力データを入力し、シフトレジスタの出力にすべての入力データが揃った時にラッチ信号を発生する。
【００３０】
特許文献１に記載されたＡＬＩＳ方式のＰＤＰ装置は、走査電極の駆動容量が同じサイズの通常型のＰＤＰ装置に比べて大きくなるので、本発明を適用すると効果的である。
【００３１】
電極数、電極とドライバを接続する出力端子群の個数や一束の出力端子群当たりの電極数、駆動ＩＣの出力数、ＡＬＩＳ方式か通常方式であるかなどにより、駆動ＩＣの出力に使用されない出力が生じる場合、すなわち駆動ＩＣの出力に余りが生じる場合があり得る。特に、本発明のように、複数の駆動信号を合わせて１個の電極を駆動する場合には、余りが生じ易い。その場合、余りを１個又は２個の駆動ＩＣに集中させずに、余りを分散して複数の駆動ＩＣのそれぞれの使用されない駆動信号の個数が略等しくなるようにすると、各駆動ＩＣにおける発熱の偏りを低減できる。
【発明の効果】
【００３２】
本発明によれば、プラズマディスプレイパネルの電極の駆動容量及び放電電流の大きな場合も、既製の駆動ＩＣを使用してドライバを構成できる。これにより、ドライバのコストを低減して、製品化までの時間を短縮することが可能になる。
【図面の簡単な説明】
【００３３】
【図１】プラズマディスプレイ（ＰＤＰ）装置の基本構成を示す図である。
【図２】ＰＤＰ装置の駆動波形を示す図である。
【図３】従来の駆動回路の構成例を示す図である。
【図４】本発明の第１実施例のＡＬＩＳ方式のＰＤＰ装置の概略構成を示す図である。
【図５】第１実施例の駆動波形を示す図である。
【図６】第１実施例で使用する駆動ＩＣの構成を示す図である。
【図７】第１実施例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。
【図８】第１実施例における出力部の接続状態を示す図である。
【図９】スキャンドライバの駆動波形を示す図である。
【図１０】第１実施例のアドレスドライバの構成を示す図である。
【図１１】アドレスドライバの駆動波形を示す図である。
【図１２】本発明の第２実施例におけるスキャンドライバの構成を示す図である。
【図１３】第２実施例の変形例を示す図である。
【図１４】本発明の第３実施例におけるスキャンドライバの構成を示す図である。
【発明を実施するための形態】
【００３４】
図４は、本発明の第１実施例のプラズマディスプレイ装置（ＰＤＰ装置）の構成を示す図である。第１実施例は、本発明を特許文献１に記載されたＡＬＩＳ方式のＰＤＰ装置に適用した例である。ＡＬＩＳ方式のＰＤＰ装置については特許文献１に詳細が記載されているので、ここでは詳しい説明を省略し、本発明に直接関係する点についてのみ簡単に説明する。
【００３５】
ＡＬＩＳ方式のプラズマディスプレイパネル１０は、走査（Ｙ）電極と維持（Ｘ）電極を交互に等間隔で配置し、各走査電極の両側に隣接する維持電極との間で表示ラインを形成する。維持電極の本数は走査電極の本数Ｎより１本多い。第１実施例のＡＬＩＳ方式のプラズマディスプレイパネル１０は、３８４本の走査電極と、３８５本の維持電極と、１０２４本のアドレス電極を有し、７６８本の表示ラインが形成され、１０２４×７６８の表示セルが形成される。
【００３６】
図４において、各走査電極の上側に隣接する維持電極との間に奇数番目の表示ラインが形成され、各走査電極の下側に隣接する維持電極との間に偶数番目の表示ラインが形成される。１フレームは奇数フィールドと偶数フィールドで構成され、奇数フィールドでは奇数番目の表示ラインが表示され、偶数フィールドでは偶数番目の表示ラインが表示されるインターレース表示が行われる。そのため、奇数フィールドのアドレス期間とサステイン期間には、奇数番目の表示ラインを形成する各走査電極とその上側の維持電極の間に放電する電圧を印加し、偶数番目の表示ラインを形成する各走査電極とその下側の維持電極の間には放電する電圧を印加しないようにする。同様に、偶数フィールドのアドレス期間とサステイン期間には、偶数番目の表示ラインを形成する各走査電極とその下側の維持電極の間に放電する電圧を印加し、奇数番目の表示ラインを形成する各走査電極とその上側の維持電極の間には放電する電圧を印加しないようにする。
【００３７】
このような電圧の印加を可能にするため、奇数番目の維持（Ｘ）電極は共通に奇数Ｘサステイン回路１４Ｏに接続し、偶数番目の維持（Ｘ）電極は共通に偶数Ｘサステイン回路１４Ｅに接続し、奇数番目と偶数番目の維持電極にそれぞれ独立に電圧が印加できるようにする。更に、奇数番目の走査（Ｙ）電極はそれぞれ奇数Ｙスキャンドライバ１２Ｏに接続し、偶数番目の走査（Ｙ）電極はそれぞれ偶数Ｙスキャンドライバ１２Ｅに接続する。奇数Ｙスキャンドライバ１２Ｏと偶数Ｙスキャンドライバ１２Ｅは、奇数Ｙサステイン回路１３Ｏと偶数Ｙサステイン回路１３Ｅからサステインパルスが供給される。
【００３８】
図５は、第１実施例のＰＤＰ装置における奇数フィールドの１サブフレームの駆動波形を示す図である。
【００３９】
図５に示すように、リセット期間においては、全アドレス電極に電圧Ｖａを印加し、奇数番目と偶数番目の維持（Ｘ）電極にＶｗを印加し、すべての走査（Ｙ）電極に０Ｖを印加する。これにより全表示セルの維持電極とアドレス電極及びすべての走査電極の間で放電が発生し、全表示セルが一様な状態になる。次のアドレス期間は、奇数表示ラインのうちの奇数番目の表示ラインにおける点灯セルを選択する前半部と、奇数表示ラインのうちの偶数番目の表示ラインにおける点灯セルを選択する後半部とで構成される。前半部では、奇数番目の維持電極に電圧Ｖｘを印加し、偶数番目の維持電極と走査電極に０Ｖを印加し、奇数番目の走査電極に−Ｖｙ１を印加した状態で、奇数番目の走査電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加された奇数番目の走査電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、電圧Ｖｘの印加されている奇数番目の維持電極と奇数番目の走査電極の近傍に壁電荷が形成される。このようにして、奇数表示ラインのうちの奇数番目の表示ラインにおける点灯セルが選択される。
【００４０】
後半部では、偶数番目の維持電極に電圧Ｖｘを印加し、奇数番目の維持電極と走査電極に０Ｖを印加し、偶数番目の走査電極に−Ｖｙ１を印加した状態で、偶数番目の走査電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加された偶数番目の走査電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、電圧Ｖｘの印加されている偶数番目の維持電極と奇数番目の走査電極の近傍に壁電荷が形成される。このようにして、奇数表示ラインのうちの偶数番目の表示ラインにおける点灯セルが選択される。
【００４１】
サステイン期間には、アドレス電極に電圧Ｖａを印加した状態で、奇数番目の走査電極と偶数番目の維持電極に同相のサステインパルスを印加し、これと逆相のサステインパルスを偶数番目の走査電極と奇数番目の維持電極に印加する。従って、奇数番目の維持電極と走査電極の間及び偶数番目の維持電極と走査電極の間にサステイン電圧Ｖｓが交互に印加されることになり、アドレス期間の前半部と後半部で選択された表示セルでサステイン放電が発生して点灯する。
【００４２】
偶数フィールドでは、奇数番目の維持電極に印加する電圧波形と偶数番目の維持電極に印加する電圧波形とを入れ替えることにより、偶数番目の表示ラインの表示が行われる。
【００４３】
以上の構成は、特許文献１に記載された従来のＡＬＩＳ方式のＰＤＰ装置と同じ構成であり、これ以上の説明は省略する。なお、ＡＬＩＳ方式にも各種の変形例があり、本発明はそれらの変形例にも適用可能である。
【００４４】
第１実施例のＰＤＰ装置では、アドレスドライバ１１と奇数Ｙスキャンドライバ１２Ｏ及び偶数Ｙスキャンドライバ１２Ｅの構成が従来と異なる。以下、第１実施例におけるこれらの部分の構成を説明する。
【００４５】
図６は、奇数Ｙスキャンドライバ１２Ｏ及び偶数Ｙスキャンドライバ１２Ｅを構成するのに使用する駆動ＩＣ２１の構成を示す図である。ここでは６４ビットの駆動ＩＣを使用するものとする。図示のように、駆動ＩＣ２１は、クロックＣＬＫに応じて入力データＤｉｎを順にシフトする６４ビットシフトレジスタ２２と、ラッチイネーブル信号ＬＥに応じて６４ビットシフトレジスタ２２の出力をラッチする６４ビットラッチ２３と、６４ビットラッチ２３の６４個の各出力に応じて駆動信号を出力する６４個の出力ドライバ２４−１〜２４−６４と、６４個の出力ドライバ２４−１〜２４−６４の各出力と電源端子ＶＨ及びＶＬの間に接続されたダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４とを備える。６４個の出力ドライバ２４−１〜２４−６４は、出力制御信号ＯＣに応じて、６４ビットラッチ２３の６４個の各出力を選択して出力するか、出力がハイ・インピーダンス（Ｈｉ−Ｚ）状態になる。具体的には、Ｙスキャンドライバとして使用する時には、サステイン期間には出力ドライバ２４−１〜２４−６４の出力がＨｉ−Ｚになり、アドレス期間には出力ドライバ２４−１〜２４−６４から６４ビットラッチ２３の６４個の各出力に対応した出力を行う。
【００４６】
また、サステイン期間には、電源端子ＶＨ１〜ＶＨ６４及びＶＬ１〜ＶＬ６４に交互にＧＮＤとサステイン電圧Ｖｓが供給され、ダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４を通して走査電極にサステインパルスが印加される。これによりダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４が発熱するが、この発熱量は走査電極の駆動容量及び放電電流に関係しており、走査電極の駆動容量及び放電電流が大きいとその分発熱量も大きくなるという問題がある。ＩＣの放熱はＩＣ全体で考慮する必要があり、問題になるのは駆動ＩＣ２１全体での発熱である。
【００４７】
図７は、第１実施例における走査（Ｙ）電極とＩＣ出力の配線を示す図である。前述のように、ＡＬＩＳ方式のプラズマディスプレイパネル（ＰＤＰ）の走査電極の駆動容量は大きく、この駆動ＩＣ２１の１出力では１走査電極を駆動するのに駆動能力が不足する場合がある。
【００４８】
このような問題を解決するため、第１実施例では、１個の駆動ＩＣ２１の隣接する２出力を接続して１個の走査電極を駆動する。なお、必要に応じて３出力以上を接続して１個の走査電極を駆動することも可能である。従って、ここでは６４ビットの駆動ＩＣ２１の１個で３２本の走査電極を駆動する。前述のように、走査電極は３８４本あるので、１２個の駆動ＩＣ２１を使用する。また、ＡＬＩＳ方式のＰＤＰ装置であるので、奇数番目の走査電極と偶数番目の走査電極を独立して駆動する必要があり、図５のように奇数番目の走査（Ｙ）電極を駆動する奇数スキャンドライバ１２Ｏと偶数番目の走査（Ｙ）電極を駆動する偶数スキャンドライバ１２Ｅとに分ける。そこで、奇数スキャンドライバ１２Ｏと偶数スキャンドライバ１２Ｅをそれぞれ６個の駆動ＩＣ２１で構成する。更に、スキャンドライバとＰＤＰ１０の走査電極は異方性導電膜を用い、熱圧着にて接続するが、熱圧着装置の条件及び接続性能の点から３８４本を２ブロックに集約して二束の出力端子群として接続する。
【００４９】
図７に示すように、１番目から１９２番目の１９２本の走査（Ｙ）電極を出力端子群Ｃ１を介して第１のスキャンドライバ回路に接続し、１９３番目から３８４番目の１９２本の走査（Ｙ）電極を出力端子群Ｃ２を介して第２のスキャンドライバ回路に接続する。第１のスキャンドライバ回路は、６個の駆動ＩＣ２１−Ｏ１〜２１−Ｏ３及び２１−Ｅ１〜２１−Ｅ３を有し、第１奇数駆動ＩＣ２１−１の出力は、隣接する２つの出力を合わせて１番目から６４番目の６４本の走査（Ｙ）電極のうちの奇数番目の電極Ｙ１、Ｙ３、…、Ｙ６３に接続し、第１偶数駆動ＩＣ２１−Ｅ１は、隣接する２つの出力を合わせて１番目から６４番目の６４本の走査（Ｙ）電極のうちの偶数番目の電極Ｙ２、Ｙ４、…、Ｙ６４に接続し、以下同様に、第２奇数駆動ＩＣ２１−２と第３奇数駆動ＩＣ２１Ｏ３は６５番目から１９２番目の１２８本の走査（Ｙ）電極のうちの奇数番目の電極Ｙ６５、Ｙ６７、…、Ｙ１９１に接続し、第２偶数駆動ＩＣ２１−Ｅ２と第３偶数駆動ＩＣ２１−Ｅ３は６５番目から１９２番目の１２８本の走査（Ｙ）電極のうちの偶数番目の電極Ｙ６６、Ｙ６８、…、Ｙ１９２に接続する。
【００５０】
更に、第２のスキャンドライバ回路は、６個の駆動ＩＣ２１−Ｏ４〜２１−Ｏ６及び２１−Ｅ４〜２１−Ｅ６を有し、第４奇数駆動ＩＣ２１−Ｏ４から第６奇数駆動ＩＣ２１−Ｏ６は、隣接する出力を合わせて１９３番目から３８４番目の１９２本の走査（Ｙ）電極のうちの奇数番目の電極Ｙ１９３、Ｙ１９５、…、Ｙ３８３に接続し、第４偶数駆動ＩＣ２１−Ｅ４から第６偶数駆動ＩＣ２１−Ｅ６は、隣接する出力を合わせて１９３番目から３８４番目の１９２本の走査（Ｙ）電極のうちの偶数番目の電極Ｙ１９４、Ｙ１９６、…、Ｙ３８４に接続する。
【００５１】
更に、図７に示すように、第１奇数駆動ＩＣ２１−Ｏ１のキャリィ出力Ｃを第２奇数駆動ＩＣ２１−Ｏ２の入力データＤｉｎに接続し、第２奇数駆動ＩＣ２１−Ｏ２のキャリィ出力Ｃを第３奇数駆動ＩＣ２１−Ｏ３の入力データＤｉｎに接続するという具合に奇数番目の駆動ＩＣの前段のキャリィ出力Ｃを奇数番目の次段の入力データＤｉｎに入力する。同様に、偶数駆動ＩＣの前段のキャリィ出力Ｃを偶数駆動ＩＣの次段の入力データＤｉｎに入力する。
【００５２】
図８は、駆動ＩＣの出力部の接続状態の詳細を示す図である。図示のように、駆動ＩＣのドライバ２４−２ｎ−１と２４−２ｎの出力を接続した上で、ｎ番目の走査（Ｙ）電極Ｙｎに接続し、２ｎ＋１と２ｎ＋２の出力を接続した上で、ｎ＋１番目の走査（Ｙ）電極Ｙｎ＋１に接続する。
【００５３】
図９は、第１実施例において駆動ＩＣ２１の駆動波形を示す図である。第１実施例においては駆動ＩＣの隣接する出力を合わせて１本の走査（Ｙ）電極を駆動するので、駆動ＩＣの隣接する２出力が同じで、その位置が順に２出力ずつシフトする必要がある。そこで、駆動ＩＣに供給するクロックＣＬＫの周期を、アドレス期間を３８４で除した時間の半分、すなわち従来のＡＬＩＳ方式の場合のクロックの半分の周期に設定する。そして、クリアＣＬＲを入力してシフトレジスタ２２の保持している値をすべて０（「Ｌ］）とした後、入力データＤｉｎを２クロックＣＬＫの間１（「Ｈ］）とする。これによりシフトレジスタ２２は連続した２段の出力が１である状態が順にシフトする。そこで、２クロック毎に、シフトレジスタ２２の１である出力が偶数段目に移った時にラッチ信号ＬＥを発生する。これにより、ラッチ回路２３は、隣接する奇数番目と偶数番目の出力が１であり、他の出力が０である状態を出力し、ラッチ信号ＬＥ毎に出力が１である位置を２出力ずつシフトさせる。このようにして、駆動ＩＣ２１から隣接する奇数番目と偶数番目の出力が１であり、他の出力が０である状態が２出力ずつシフトする駆動信号が得られる。
【００５４】
第１実施例では、Ｙスキャンドライバだけでなく、アドレスドライバ１１においても隣接する２出力で１本のアドレス電極を駆動する。図１０は、第１実施例のアドレスドライバ１１の構成を示す図である。アドレスドライバ１１も駆動ＩＣで構成され、ここでは６４ビットの駆動ＩＣを使用するとする。アドレスドライバ１１の駆動ＩＣは、スキャンドライバの駆動ＩＣと類似の構成を有し、６４ビットシフトレジスタ３２と６４ビットラッチ３３と、６４個の出力ドライバ３４−１〜３４−６４とを有するが、ダイオードＤ１及びＤ２は設けられていない。
【００５５】
前述のように、アドレス電極は１０２４本あり、各駆動ＩＣは３２本のアドレス電極を駆動するので、アドレスドライバ１１は３２個の駆動ＩＣ３１−１〜３１−３２で構成する。アドレスドライバ１１では、１スキャンパルスの周期中に１表示ライン分のデータを準備する必要があるので、３２ビットの表示データを３２個の駆動ＩＣ３１−１〜３１−３２にそれぞれ供給し、３２個の駆動ＩＣ３１−１〜３１−３２を並列に動作させる。
【００５６】
図１１は、第１実施例におけるアドレスドライバの駆動波形を示す図である。従来のアドレスドライバの動作と異なる点は、入力データを２クロックＣＬＫ１毎に変化させる点である。これにより隣接する２ビットが同じデータである状態がシフトされ６４ビットまでシフトされた時、すなわち２ビットずつ３２個の入力データが揃った状態でラッチ信号ＬＥが入力されて出力が行われる。これにより隣接する２出力で１アドレス電極を駆動できる。
【００５７】
なお、第１実施例では、スキャンドライバとアドレスドライバの両方で、駆動ＩＣの２出力で１電極を駆動するようにしたが、駆動ＩＣの駆動能力や発熱を考慮して、一方のみで２出力で１電極を駆動し、他方は１出力で１電極を駆動することも可能である。
【００５８】
次に本発明の第２実施例を説明する。本発明の第２実施例は、図１及び図２で説明した従来の構成を有するＰＤＰ装置に本願発明を適用した実施例である。第２実施例のＰＤＰ１０は、７６８本の走査（Ｙ）電極と、７６８本の維持（Ｘ）電極と、１０２４本のアドレス電極を有するとし、Ｙスキャンドライバ１２を図６の駆動ＩＣで構成するとする。アドレスドライバ１１は、従来例と同じであるか、又は図１０で説明したような構成を有するものとし、詳しい説明は省略する。
【００５９】
図１２は、第２実施例における走査（Ｙ）電極と駆動ＩＣの出力の間の配線を説明する図である。第２実施例においては、２個の駆動ＩＣの出力を接続して１本の走査（Ｙ）電極を駆動する。従って、７６８本の走査（Ｙ）電極を６４ビットの駆動ＩＣを使用して駆動するには２４個の駆動ＩＣ２１−１〜２１−２４を使用する必要がある。図１２に示すように、第１と第２の駆動ＩＣ２１−１と２１−２の１番目から６４番目の各出力を合わせて、１番目から６４番目の走査（Ｙ）電極に接続する。同様に、第３と第４の駆動ＩＣ２１−３と２１−４の１番目から６４番目の各出力を合わせて、６５番目から１２８番目の走査（Ｙ）電極に接続するという具合に、奇数番目と偶数番目の駆動ＩＣの各出力を合わせて６４本の走査（Ｙ）電極に順次接続する。更にいえば、Ｎ−１番目とＮ番目（Ｎ≦２４）の駆動ＩＣのｍ番目の出力を、３２（Ｎ−２）＋ｍ番目の走査（Ｙ）電極に接続する。
【００６０】
更に、第２実施例においては、１クロックの間１（「Ｈ」）になる入力データを１番目と２番目の駆動ＩＣ２１−１、２１−２のＤｉｎ端子に入力し、１番目又は２番目の駆動ＩＣ２１−１、２１−２のキャリィＣを３番目及び４番目の駆動ＩＣ２１−３、２１−４のＤｉｎ端子に入力するという具合に、Ｎ−１番目とＮ番目（Ｎ≦２４）の駆動ＩＣのキャリィＣをＮ＋１番目とＮ＋２番目の駆動ＩＣのＤｉｎ端子に入力する。
【００６１】
言い換えれば、第２実施例においては、従来の１２個の６４ビットの駆動ＩＣにより７６８本の走査電極を駆動する構成に、更に１２個の駆動ＩＣを並列に設け、対応する駆動ＩＣの出力を接続した構成である。従って、駆動ＩＣの駆動波形は従来と同じである。
【００６２】
図１２に示した第２実施例における駆動ＩＣの配置では、すべての駆動ＩＣを基板の同じ面に設けたために配線長がことなり、出力を接続する２個の駆動Ｃの駆動信号間の立ち上がり及び立下りのずれを生じる可能性がある。このようなずれを生じると、一方の駆動ＩＣの高電位側の切り換え用トランジスタと他方の駆動ＩＣの低電位側の切り換え用トランジスタが同時にオン状態になって、短時間ではあるが貫通電流が流れる可能性がある。
【００６３】
このようなずれをできるだけ小さくするため、例えば図１３に示すように、出力を接続する２個の駆動ＩＣを基板４０の表面と裏面に設けることも可能である。この場合、基板の表面に奇数番目の駆動ＩＣ２１−Ｏ（Ｏは１から２３までの奇数）を設け、基板の裏面に偶数番目の駆動ＩＣ２１−Ｅ（Ｅは２から２４までの偶数）を設け、基板４０に貫通穴（スルーホール）を設けて対応する出力を接続すると、各ＩＣからの配線長を略同じにできるので、上記のずれを低減できる。なお、この場合には、奇数番目と偶数番目の駆動ＩＣの出力を表裏対称にする必要がある。
【００６４】
第１及び第２実施例では、全駆動ＩＣのすべての出力を使用したが、出力端子群毎の電極数、駆動ＩＣの出力数、接続する出力数などの要因により、駆動ＩＣｎ出力のうち使用しない出力が生じる場合がある。例えば、第１実施例と同様に、ＡＬＩＳ方式で、走査（Ｙ）電極数が３８４本で、１９２本ずつ二束の出力端子群で接続するとし、６４ビットの駆動ＩＣを使用し、２個の異なる駆動ＩＣの出力を接続する場合、２個の奇数電極駆動ＩＣで６４本の奇数番の走査（Ｙ）電極を駆動し、２個の偶数電極駆動ＩＣで６４本の偶数番の走査（Ｙ）電極を駆動することになり、駆動の最小単位は１２８本の走査（Ｙ）電極になる。従って、一束の出力端子群に１９２本の走査電極が接続されている場合、この最小単位の２倍、すなわち合計８個の駆動ＩＣを使用して１９２本の走査電極を駆動することになり、１２８個の駆動ＩＣ出力を使用しないことになる。
【００６５】
この場合、１番目から１２８番目までの１２８本の走査電極を前半の２個の奇数電極駆動ＩＣと２個の偶数電極駆動ＩＣで駆動し、残りの１２９番目から１９２番目までの６４本の走査電極を後半の２個の奇数電極駆動ＩＣと２個の偶数電極駆動ＩＣで駆動することが考えられる。これは、もう一束の出力端子群に接続される分も同様である。この場合、後半の２個の奇数電極駆動ＩＣと２個の偶数電極駆動ＩＣの出力のうち、３３番目から６４番目の出力は使用しないことになる。そして、制御シーケンスとしては、図５で説明した前半アドレス動作と後半アドレス動作を行うのであれば、クロックを計数するカウンタを設け、後半の２個の奇数電極駆動ＩＣ又は２個の偶数電極駆動ＩＣの３２番目までの出力が終了した時点、すなわち９６クロックを計数した時点で、もう一束の出力端子群に接続された走査電極を駆動する駆動ＩＣの動作を開始するように制御する。
【００６６】
しかし、この構成では１番目から１２８番目までの１２８本の走査電極を駆動する４個の駆動ＩＣの発熱が大きく、１２９番目から１９２番目までの６４本の走査電極を駆動する４個の駆動ＩＣの発熱が相対的に小さくなる。回路全体としては、最大の発熱量のＩＣにより動作が制限されるため、このような発熱量の偏りがあるのは好ましくない。そこで、使用しない出力を各駆動ＩＣに分散することが望ましい。第３実施例は、このような要求を満たす実施例である。
【００６７】
図１４は、本発明の第３実施例のＰＤＰ装置における走査（Ｙ）電極と駆動ＩＣの出力の接続を示す図である。第３実施例のＰＤＰ装置は、ＡＬＩＳ方式で、走査（Ｙ）電極数が３８４本で、１９２本ずつ二束の出力端子群Ｃ１及びＣ２で接続し、Ｙスキャンドライバは６４ビットの駆動ＩＣを使用して構成し、２個の異なる駆動ＩＣの出力を接続する。図示のように、１６個の駆動ＩＣを使用し、奇数電極駆動ＩＣ２１−Ｏ１〜２１−Ｏ８と、偶数電極駆動ＩＣ２１−Ｅ１〜２１−Ｅ８に分ける。１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２の１番目から４８番目の出力を合わせて、１番目から９６番目の走査電極のうちの奇数番目の走査電極Ｙ１、Ｙ３、…、Ｙ９５に接続する。１番目と２番目の偶数電極駆動ＩＣ２１−Ｅ１と２１−Ｅ２の１番目から４８番目の出力を合わせて、１番目から９６番目の走査電極のうちの偶数番目の走査電極Ｙ２、Ｙ４、…、Ｙ９６に接続する。以下同様に、各駆動ＩＣの１番目から４８番目の出力を合わせて４８本の走査電極に順次接続する。このように、第３実施例では、すべての駆動ＩＣの１番目から４８番目の出力が使用され、４９番目から６４番目の１６出力は使用されない。
【００６８】
上記のように配置された駆動ＩＣを制御するために、４８クロックを計数する３個の奇数カウンタ５１−Ｏ１〜５１−Ｏ３を設ける。これらの奇数カウンタは、例えば４８ビットのシフトレジスタでもよい。１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２に入力する１クロック分の入力データＯＤｉｎを、第１奇数カウンタ５１−Ｏ１に入力し、４８クロックを計数する。この間１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２では４８ビットまでのシフト動作が行われる。第１奇数カウンタ５１−Ｏ１が４８クロックを計数すると、カウンタのキャリィ出力を３番目と４番目の奇数電極駆動ＩＣ２１−Ｏ３と２１−Ｏ４及び第２奇数カウンタ５１−Ｏ２に入力する。これにより、番目と４番目の奇数電極駆動ＩＣ２１−Ｏ３と２１−Ｏ４がシフト動作を行い、順次スキャンパルスを出力すると共に、第２奇数カウンタ５１−Ｏ２が４８クロックの計数を行う。なお、１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２は、４８ビットまでのシフト動作を行った後もシフト動作を行い、４９番目以降の出力にスキャンパルスを出力するが、これらの出力はどこにも接続されていないので、駆動負荷にはならず、発熱もほとんど無視できるので、問題は生じない。
【００６９】
以上のようにして、７番目と８番目の奇数電極駆動ＩＣ２１−Ｏ７と２１−Ｏ８の４８番目の出力にスキャンパルスが出力されるまで動作する。
【００７０】
同様に、３個の偶数カウンタ５１−Ｅ１〜５１−Ｅ３が設けられており、偶数電極駆動ＩＣ２１−Ｅ１〜２１−Ｅ８も同様の動作を行う。
【００７１】
以上説明したように、第３実施例では、使用しない出力が生じるが、それらは全駆動ＩＣに均等に分散されるので、各駆動ＩＣにおける発熱の偏りを低減できる。
【産業上の利用可能性】
【００７２】
以上説明したように、本発明によれば、既製の駆動ＩＣを使用して駆動容量の大きなプラズマディスプレイパネルのドライバを構成でき、ドライバのコストを低減して、製品化までの時間を短縮することが可能になる。これにより、より大型のプラズマディスプレイパネルを有するＰＤＰ装置の製品化が容易になる。
【符号の説明】
【００７３】
１０…プラズマディスプレイパネル
１１…アドレスドライバ
１２…Ｙスキャンドライバ
１２Ｏ…奇数Ｙスキャンドライバ
１２Ｅ…偶数Ｙスキャンドライバ
１３…Ｙサステイン回路
１３Ｏ…奇数Ｙサステイン回路
１３Ｅ…偶数Ｙサステイン回路
１４…Ｘサステイン回路
１４Ｏ…奇数Ｘサステイン回路
１４Ｅ…偶数Ｘサステイン回路
２１…駆動ＩＣ
【技術分野】
【０００１】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示に使用されるプラズマディスプレイ装置（ＰＤＰ装置）に関する。
【背景技術】
【０００２】
ＡＣ型カラーＰＤＰ装置には、２電極型や３電極型、表示するセルを規定する期間（アドレス期間）と表示点灯のための放電を行う表示期間（サステイン期間）とが順次シフトするアドレス・表示非分離方式とそれらを分離したアドレス・表示分離方式など各種の方式がある。ＰＤＰ装置の大部分の方式では、互いに平行に設けられた複数の電極が交差する構成を少なくとも有し、各電極を独立して駆動する必要がある。本発明は、このような複数の電極を独立して駆動する構成を有するＰＤＰ装置であれば、どのような方式のＰＤＰ装置にも適用可能であるが、ここでは現在実用化されてもっとも広く使用されている３電極型のアドレス・表示分離方式のＰＤＰ装置を例として説明を行う。しかし、本発明はこれに限定されるものではない。
【０００３】
図１は、３電極型のアドレス・表示分離方式のＰＤＰ装置の基本構成を示す図である。プラズマディスプレイパネル１０を構成する第１の基板に、第１（Ｘ）電極と第２（Ｙ）電極を交互に平行に設け、誘電体層で覆う。第１の基板に対向する第２の基板にＸ及びＹ電極に垂直な方向に伸びる第３（アドレス）電極を設け、電極表面を誘電体層で覆う。第２の基板上には更に、アドレス電極の間にアドレス電極と平行に伸びるストライプ状の隔壁、又はアドレス電極の間及びＸとＹ電極の組の間に配置される２次元格子状の隔壁を設け、隔壁の溝に蛍光体層を形成した後第１と第２基板を所定の間隔で貼り合せる。この第１と第２の基板の間に放電空間が形成され、ネオンやキセノンなどを混合した放電ガスが封入される。隣接するＸ電極とＹ電極の組とアドレス電極の交差部分に表示セルが形成される。後述するＡＬＩＳ方式以外の通常の方式のＰＤＰ装置では、表示セルが形成されるのは同じ組のＸ電極とＹ電極の間であり、隣接する他の組のＸ電極とＹ電極の間には表示セルは形成されない。
【０００４】
図１に示すように、ＰＤＰ装置は、プラズマディスプレイパネル１０の他に、アドレス電極を駆動するアドレスドライバ１１と、Ｙ電極を駆動するＹスキャンドライバ１２と、Ｙスキャンドライバ１２にＹサステイン信号を供給するＹサステイン回路１３と、Ｘ電極にＸサステイン信号を供給するように駆動するＸサステイン回路１４と、各部の制御を行う制御回路１５とを有する。図示のように、Ｘサステイン回路１４は１出力を有するだけで、共通に接続されたＸ電極を駆動する。これに対して、Ｙスキャンドライバ１２はＹ電極をそれぞれ独立して駆動し、アドレスドライバ１１はアドレス電極をそれぞれ独立して駆動する。
【０００５】
図２は、図１のＰＤＰ装置の駆動波形を示す図である。アドレス・表示分離方式のＰＤＰ装置の基本駆動シーケンスは、全表示セルを一様な状態にするリセット期間と、点灯する表示セルを選択するアドレス期間と、選択した表示セルを発光させるサステイン期間とを有する。ＰＤＰ装置では、各表示セルの点灯／非点灯が選択できるだけで、発光の強度を制御することはできない。そこで、１表示フレームを図２のような基本駆動シーケンスを有する複数のサブフレームで構成し、各サブフレームにおいて各表示セルの点灯／非点灯を選択し、各サブフレームの輝度を組み合わせて階調表示を行う。階調表示を効率よく行えるように、各サブフレームの輝度比、すなわち各サブフレームのサステイン期間において印加されるサステインパルス数を、例えば、１：２：４：８という具合に異なるようにしている。
【０００６】
図２に示すように、リセット期間においては、全アドレス電極に電圧Ｖａを印加し、共通のＸ電極にＶｗを印加し、すべてのＹ電極の０Ｖを印加する。これにより全表示セルのＸ電極とアドレス電極及びＹ電極の間で放電が発生し、全表示セルが一様な状態になる。次のアドレス期間には、共通のＸ電極に電圧Ｖｘを印加し、全Ｙ電極に−Ｖｙ１を印加した状態で、Ｙ電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加されたＹ電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、点灯する表示セルの電極上の誘電体層の表面に壁電荷が蓄積される。スキャンパルスを全Ｙ電極に順次印加しながらアドレスパルスを印加することにより、全面で点灯する表示セルが選択される。サステイン期間においては、アドレス電極に電圧Ｖａを印加した状態で、Ｙ電極とＸ電極に交互に電圧Ｖｓのサステインパルスを印加する。アドレス期間に壁電荷が形成された表示セルでは、壁電荷による電圧がサステインパルスの電圧Ｖｓに重畳されて放電開始電圧を超えるのでサステイン放電が発生するが、アドレス期間に壁電荷が形成されなかった表示セルでは、壁電荷による電圧がないのでサステインパルスの電圧Ｖｓだけでは放電開始電圧を超えずサステイン放電は発生しない。サステイン放電の発生した表示セルでは、サステイン放電により逆極性の壁電荷が形成されるので、次にＸ電極にサステインパルスを印加するとサステイン放電が発生する。以下サステインパルスの印加を繰り返すと選択された表示セルでサステイン放電が繰り返される。
【０００７】
図１及び図２で説明したＰＤＰ装置の構成及び駆動波形は一例であり、他にも各種の構成及び駆動方法が提案されている。ここでは、これ以上の詳しい説明は省略するが、本発明はいずれのＰＤＰ装置にも適用可能である。
【０００８】
図３は、図１及び図２で説明したＰＤＰ装置の各駆動回路の構成例を示す図である。アドレスドライバ１１は、電圧Ｖａの電源とＧＮＤ電源の間に直列に接続された２個のトランジスタＡＴ１とＡＴ２で構成されるドライバ回路１６を、アドレス電極の本数分有する。トランジスタＡＴ１とＡＴ２の接続ノードが各アドレス電極に接続される。トランジスタＡＴ１をオンするとアドレス電極に電圧Ｖａが印加され、トランジスタＡＴ２をオンするとアドレス電極に０Ｖが印加される。
【０００９】
Ｙスキャンドライバ１２は、電圧−Ｖｙ１の電源と電圧−Ｖｙの電源の間に直列に接続された２個のトランジスタＳＴ１及びＳＴ２と、２個のトランジスタＳＴ１とＳＴ２の接続ノードに接続された２個のダイオードＤ１とＤ２で構成されるドライバ回路１７を、Ｙ電極の本数分有する。ダイオードＤ１はＹサステイン回路１３のトランジスタを介してＧＮＤ電源に接続され、ダイオードＤ２はＹサステイン回路１３のトランジスタを介して電圧Ｖｓの電源に接続される。アドレス期間には、Ｙサステイン回路１３の両方のトランジスタをオフ状態にし、トランジスタＳＴ１をオン状態にして電圧−Ｖｙ１を出力した状態で、スキャンパルスを印加する時には、ＳＴ１をオフ状態にすると同時にＳＴ２をオン状態にする。サステイン期間には、ＳＴ１とＳＴ２をオフ状態にし、Ｙサステイン回路１３の２個のトランジスタを交互にオン状態とオフ状態にする。これにより、ダイオードＤ１とＤ２を介してＹサステイン回路１３からＶｓとＧＮＤが交互に印加される。
【００１０】
Ｘサステイン回路１４は、電圧Ｖｗ、Ｖｘ、Ｖｓ及び０Ｖ（ＧＮＤ）に接続するスイッチとして動作する４個のトランジスタを有し、各トランジスタをオン状態にすることにより、Ｘ電極に対応する電圧を印加できる。
【００１１】
サステイン放電（維持放電）はＸ電極とＹ電極の間で行われるので、Ｘ電極とＹ電極は維持電極と呼ばれる。また、Ｙ電極はスキャンパルス（走査パルス）が印加されるので、走査電極と呼ばれる。ここでは、Ｙ電極を走査電極、Ｘ電極を維持電極と呼ぶ。
【００１２】
上記のように、Ｙスキャンドライバ１２は、２個のトランジスタＳＴ１とＳＴ２、２個のダイオードＤ１とＤ２で構成されるドライバ回路１７を、走査（Ｙ）電極の本数分有し、各ドライバ回路１７から順次スキャンパルスを出力する。そのため、Ｙスキャンドライバ１２はシフトレジスタを更に備え、スキャンパルスの出力位置を示す信号をシフトレジスタにより順次シフトさせ、シフトレジスタの出力を複数のスキャンドライバ回路１７に入力するようにしている。また、アドレスドライバ１１は、トランジスタＡＴ１とＡＴ２で構成されるドライバ回路１６を、アドレス電極の本数分有し、各ドライバ回路１６からアドレスパルスを出力する。そのため、アドレスドライバ１１はシフトレジスタを更に備え、アドレスデータをシフトレジスタにより順次シフトさせ、アドレスデータの長さ分のシフトが終了した時にシフトレジスタの出力を複数のドライバ回路１６に入力するようにしている。
【００１３】
このように、複数の駆動信号を独立に出力するドライバは、出力するデータを設定するためのシフトレジスタを必要とするのが一般的である。そこで、シフトレジスタと、その出力をラッチするラッチ回路と、ラッチ回路の出力に応じた駆動信号を出力する複数個のドライバ回路を集積した駆動ＩＣを使用して、Ｙスキャンドライバ１２やアドレスドライバ１１を実現するのが一般的である。なお、アドレスドライバ１１に使用する駆動ＩＣにはダイオードを設ける必要はないが、Ｙスキャンドライバ１２に使用する駆動ＩＣにはダイオードを設ける。
【００１４】
駆動ＩＣに設けられるドライバ回路の個数は、１６個や６４個などであり、現状では６４個のドライバ回路を有する駆動ＩＣが広く使用されており、これに対応して６４ビットのシフトレジスタやラッチ回路が設けられている。例えば、図１に示したプラズマディスプレイパネルが１０２４×７６８の表示セル構成であれば、スキャンドライバ１２は１２個の６４ビット駆動ＩＣで構成され、それらがカスケード接続される。また、アドレスドライバ１１は１６個の６４ビット駆動ＩＣで構成され、１６ビットの表示データの各ビットが各ＩＣに供給され、１６個の６４ビット駆動ＩＣが並列に動作される。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平９−１６０５２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
駆動ＩＣは、製品であるＰＤＰ装置に応じて駆動能力やビット数などの仕様が設定されることが望ましいが、ＰＤＰ装置の製造台数の関係からその仕様の駆動ＩＣの製造個数が十分に大きくならず高コストになるという問題や、新しい駆動ＩＣの製品化には長時間を要するため、ＰＤＰ装置の仕様決定後に専用ＩＣを設計して製品化したのではＰＤＰ装置の出荷が遅延し、販売の機会を逸するという問題がある。そのため、ＰＤＰ装置のドライバは、既に製品化されている既製の駆動ＩＣを使用して実現する場合がある。
【００１７】
近年、プラズマディスプレイパネルは益々大型化され、電極本数が増加しているだけでなく、各電極の駆動容量及び放電電流も増加しており、駆動能力の高い駆動ＩＣが必要とされるようになっている。特に、特許文献１に記載のＡＬＩＳ方式のＰＤＰ装置は、通常型と同じ表示ライン数のパネルを半分の走査電極数及び維持電極数で実現できるため、製造効率が高く、高輝度の表示が行えるという利点があるが、走査電極の駆動容量及び放電電流が通常型の約２倍に増加する場合があるため、駆動能力の大幅に高い駆動ＩＣが必要である。
【００１８】
言い換えれば、駆動ＩＣの駆動能力の制限により、それを使用するＰＤＰ装置の性能にも制限が生じてしまうという問題がある。
【００１９】
特に、ＰＤＰ装置に使用する駆動ＩＣの場合、個別のドライバ回路の駆動能力だけでなく、ドライバ回路の動作による発熱が大きな問題である。例えば、Ｙスキャンドライバ１２の場合、各ドライブ回路のトランジスタＳＴ１とＳＴ２で構成される部分は、アドレス期間中に１回だけオンする。そのため、走査電極の駆動容量が増加すればそれに応じてドライブ回路の発熱は増加するが、発熱の影響はそれほど大きくはない。これに対して、ダイオードＤ１とＤ２で構成される部分は、サステイン期間中にすべてのドライブ回路１７においてオン／オフ動作を繰り返すので、たとえトランジスタに比べてオン抵抗が小さくてもＩＣ全体での発熱は非常に大きくなる。発熱を抑えるためには、１フレームにおけるサステインパルス数を制限する必要が生じ、ＰＤＰ装置の表示輝度を高くできないという問題がある。
【００２０】
アドレスドライバ１１の場合は、各駆動ＩＣ内のすべてのドライバ回路１６がオン／オフ動作を繰り返す可能性があり、アドレス電極の駆動容量及び放電電流が増加すると、その分アドレスドライバの発熱が大きくなるという問題がある。
【００２１】
本発明は、電極の駆動容量の大きなプラズマディスプレイパネルを使用するＰＤＰ装置を、既製の駆動ＩＣを利用して実現できるようにすることを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を実現するため、本発明のプラズマディスプレイ装置（ＰＤＰ装置）は、駆動ＩＣから出力される複数個の駆動信号を合わせて１個の電極を駆動することを特徴とする。
【００２３】
すなわち、本発明のＰＤＰ装置は、複数の電極と、該複数の電極を駆動する駆動回路とを備えるプラズマディスプレイ装置であって、前記駆動回路は、複数の駆動信号を独立して出力可能な複数の出力を有する少なくとも１つの駆動ＩＣを備え、前記駆動ＩＣの複数個の前記駆動信号を合わせて１個の前記電極を駆動することを特徴とする。
【００２４】
本発明によれば、駆動ＩＣの複数個（ｎ個）の駆動信号を合わせて１個の電極を駆動するので、１個の駆動信号の駆動能力は複数個分の一（１／ｎ）でよく、駆動ＩＣにおける発熱も同様に低減される。
【００２５】
この構成で駆動される電極は、走査電極又はアドレス電極である。
【００２６】
複数個の駆動信号を合わせる場合、合わせる駆動信号は、同一の駆動ＩＣから出力される駆動信号を合わせる場合と、異なる駆動ＩＣから出力される駆動信号を合わせる場合が有り得る。
【００２７】
同一の駆動ＩＣから出力される駆動信号を合わせる場合には、２つの駆動信号が同一になるように制御する必要がある。これに対して、異なる駆動ＩＣから出力される駆動信号を合わせる場合には、従来と同じ制御を行い、単に駆動ＩＣの対応する出力端子を接続するだけでよい。
【００２８】
しかし、異なる駆動ＩＣから出力される駆動信号を合わせる場合、製造誤差によりＩＣ間で各駆動信号間の立ち上がりや立下りのタイミングに若干の差が生じる場合があり、その場合あるＩＣの高電圧側のスイッチとして動作するトランジスタと他のＩＣの低電圧側のスイッチとして動作するトランジスタの両方が同時にオン状態になって貫通電流が流れる可能性がある。そのため、各ＩＣのドライバ回路の動作タイミングを正確に調整することが望ましい。同一の駆動ＩＣから出力される駆動信号を合わせる場合には、同一ＩＣ内でのタイミングの差はほとんどないので、このような問題が生じる可能性は低い。
【００２９】
一般に、駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じてシフトレジスタの出力をラッチして出力するラッチ回路と、ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備えるが、このような駆動ＩＣを同一の駆動ＩＣから出力される駆動信号を合わせるスキャンドライバに使用する場合には、合わされる駆動信号の個数（ｎ）分のクロックだけ連続して一方の入力データを入力し、合わされる駆動信号の個数（ｎ）分のクロック毎にラッチ信号は発生する。また、このような駆動ＩＣを同一の駆動ＩＣから出力される駆動信号を合わせるアドレスドライバに使用する場合には、合わされる駆動信号の個数分のクロックだけ連続して同一の入力データを入力し、シフトレジスタの出力にすべての入力データが揃った時にラッチ信号を発生する。
【００３０】
特許文献１に記載されたＡＬＩＳ方式のＰＤＰ装置は、走査電極の駆動容量が同じサイズの通常型のＰＤＰ装置に比べて大きくなるので、本発明を適用すると効果的である。
【００３１】
電極数、電極とドライバを接続する出力端子群の個数や一束の出力端子群当たりの電極数、駆動ＩＣの出力数、ＡＬＩＳ方式か通常方式であるかなどにより、駆動ＩＣの出力に使用されない出力が生じる場合、すなわち駆動ＩＣの出力に余りが生じる場合があり得る。特に、本発明のように、複数の駆動信号を合わせて１個の電極を駆動する場合には、余りが生じ易い。その場合、余りを１個又は２個の駆動ＩＣに集中させずに、余りを分散して複数の駆動ＩＣのそれぞれの使用されない駆動信号の個数が略等しくなるようにすると、各駆動ＩＣにおける発熱の偏りを低減できる。
【発明の効果】
【００３２】
本発明によれば、プラズマディスプレイパネルの電極の駆動容量及び放電電流の大きな場合も、既製の駆動ＩＣを使用してドライバを構成できる。これにより、ドライバのコストを低減して、製品化までの時間を短縮することが可能になる。
【図面の簡単な説明】
【００３３】
【図１】プラズマディスプレイ（ＰＤＰ）装置の基本構成を示す図である。
【図２】ＰＤＰ装置の駆動波形を示す図である。
【図３】従来の駆動回路の構成例を示す図である。
【図４】本発明の第１実施例のＡＬＩＳ方式のＰＤＰ装置の概略構成を示す図である。
【図５】第１実施例の駆動波形を示す図である。
【図６】第１実施例で使用する駆動ＩＣの構成を示す図である。
【図７】第１実施例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。
【図８】第１実施例における出力部の接続状態を示す図である。
【図９】スキャンドライバの駆動波形を示す図である。
【図１０】第１実施例のアドレスドライバの構成を示す図である。
【図１１】アドレスドライバの駆動波形を示す図である。
【図１２】本発明の第２実施例におけるスキャンドライバの構成を示す図である。
【図１３】第２実施例の変形例を示す図である。
【図１４】本発明の第３実施例におけるスキャンドライバの構成を示す図である。
【発明を実施するための形態】
【００３４】
図４は、本発明の第１実施例のプラズマディスプレイ装置（ＰＤＰ装置）の構成を示す図である。第１実施例は、本発明を特許文献１に記載されたＡＬＩＳ方式のＰＤＰ装置に適用した例である。ＡＬＩＳ方式のＰＤＰ装置については特許文献１に詳細が記載されているので、ここでは詳しい説明を省略し、本発明に直接関係する点についてのみ簡単に説明する。
【００３５】
ＡＬＩＳ方式のプラズマディスプレイパネル１０は、走査（Ｙ）電極と維持（Ｘ）電極を交互に等間隔で配置し、各走査電極の両側に隣接する維持電極との間で表示ラインを形成する。維持電極の本数は走査電極の本数Ｎより１本多い。第１実施例のＡＬＩＳ方式のプラズマディスプレイパネル１０は、３８４本の走査電極と、３８５本の維持電極と、１０２４本のアドレス電極を有し、７６８本の表示ラインが形成され、１０２４×７６８の表示セルが形成される。
【００３６】
図４において、各走査電極の上側に隣接する維持電極との間に奇数番目の表示ラインが形成され、各走査電極の下側に隣接する維持電極との間に偶数番目の表示ラインが形成される。１フレームは奇数フィールドと偶数フィールドで構成され、奇数フィールドでは奇数番目の表示ラインが表示され、偶数フィールドでは偶数番目の表示ラインが表示されるインターレース表示が行われる。そのため、奇数フィールドのアドレス期間とサステイン期間には、奇数番目の表示ラインを形成する各走査電極とその上側の維持電極の間に放電する電圧を印加し、偶数番目の表示ラインを形成する各走査電極とその下側の維持電極の間には放電する電圧を印加しないようにする。同様に、偶数フィールドのアドレス期間とサステイン期間には、偶数番目の表示ラインを形成する各走査電極とその下側の維持電極の間に放電する電圧を印加し、奇数番目の表示ラインを形成する各走査電極とその上側の維持電極の間には放電する電圧を印加しないようにする。
【００３７】
このような電圧の印加を可能にするため、奇数番目の維持（Ｘ）電極は共通に奇数Ｘサステイン回路１４Ｏに接続し、偶数番目の維持（Ｘ）電極は共通に偶数Ｘサステイン回路１４Ｅに接続し、奇数番目と偶数番目の維持電極にそれぞれ独立に電圧が印加できるようにする。更に、奇数番目の走査（Ｙ）電極はそれぞれ奇数Ｙスキャンドライバ１２Ｏに接続し、偶数番目の走査（Ｙ）電極はそれぞれ偶数Ｙスキャンドライバ１２Ｅに接続する。奇数Ｙスキャンドライバ１２Ｏと偶数Ｙスキャンドライバ１２Ｅは、奇数Ｙサステイン回路１３Ｏと偶数Ｙサステイン回路１３Ｅからサステインパルスが供給される。
【００３８】
図５は、第１実施例のＰＤＰ装置における奇数フィールドの１サブフレームの駆動波形を示す図である。
【００３９】
図５に示すように、リセット期間においては、全アドレス電極に電圧Ｖａを印加し、奇数番目と偶数番目の維持（Ｘ）電極にＶｗを印加し、すべての走査（Ｙ）電極に０Ｖを印加する。これにより全表示セルの維持電極とアドレス電極及びすべての走査電極の間で放電が発生し、全表示セルが一様な状態になる。次のアドレス期間は、奇数表示ラインのうちの奇数番目の表示ラインにおける点灯セルを選択する前半部と、奇数表示ラインのうちの偶数番目の表示ラインにおける点灯セルを選択する後半部とで構成される。前半部では、奇数番目の維持電極に電圧Ｖｘを印加し、偶数番目の維持電極と走査電極に０Ｖを印加し、奇数番目の走査電極に−Ｖｙ１を印加した状態で、奇数番目の走査電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加された奇数番目の走査電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、電圧Ｖｘの印加されている奇数番目の維持電極と奇数番目の走査電極の近傍に壁電荷が形成される。このようにして、奇数表示ラインのうちの奇数番目の表示ラインにおける点灯セルが選択される。
【００４０】
後半部では、偶数番目の維持電極に電圧Ｖｘを印加し、奇数番目の維持電極と走査電極に０Ｖを印加し、偶数番目の走査電極に−Ｖｙ１を印加した状態で、偶数番目の走査電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加された偶数番目の走査電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、電圧Ｖｘの印加されている偶数番目の維持電極と奇数番目の走査電極の近傍に壁電荷が形成される。このようにして、奇数表示ラインのうちの偶数番目の表示ラインにおける点灯セルが選択される。
【００４１】
サステイン期間には、アドレス電極に電圧Ｖａを印加した状態で、奇数番目の走査電極と偶数番目の維持電極に同相のサステインパルスを印加し、これと逆相のサステインパルスを偶数番目の走査電極と奇数番目の維持電極に印加する。従って、奇数番目の維持電極と走査電極の間及び偶数番目の維持電極と走査電極の間にサステイン電圧Ｖｓが交互に印加されることになり、アドレス期間の前半部と後半部で選択された表示セルでサステイン放電が発生して点灯する。
【００４２】
偶数フィールドでは、奇数番目の維持電極に印加する電圧波形と偶数番目の維持電極に印加する電圧波形とを入れ替えることにより、偶数番目の表示ラインの表示が行われる。
【００４３】
以上の構成は、特許文献１に記載された従来のＡＬＩＳ方式のＰＤＰ装置と同じ構成であり、これ以上の説明は省略する。なお、ＡＬＩＳ方式にも各種の変形例があり、本発明はそれらの変形例にも適用可能である。
【００４４】
第１実施例のＰＤＰ装置では、アドレスドライバ１１と奇数Ｙスキャンドライバ１２Ｏ及び偶数Ｙスキャンドライバ１２Ｅの構成が従来と異なる。以下、第１実施例におけるこれらの部分の構成を説明する。
【００４５】
図６は、奇数Ｙスキャンドライバ１２Ｏ及び偶数Ｙスキャンドライバ１２Ｅを構成するのに使用する駆動ＩＣ２１の構成を示す図である。ここでは６４ビットの駆動ＩＣを使用するものとする。図示のように、駆動ＩＣ２１は、クロックＣＬＫに応じて入力データＤｉｎを順にシフトする６４ビットシフトレジスタ２２と、ラッチイネーブル信号ＬＥに応じて６４ビットシフトレジスタ２２の出力をラッチする６４ビットラッチ２３と、６４ビットラッチ２３の６４個の各出力に応じて駆動信号を出力する６４個の出力ドライバ２４−１〜２４−６４と、６４個の出力ドライバ２４−１〜２４−６４の各出力と電源端子ＶＨ及びＶＬの間に接続されたダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４とを備える。６４個の出力ドライバ２４−１〜２４−６４は、出力制御信号ＯＣに応じて、６４ビットラッチ２３の６４個の各出力を選択して出力するか、出力がハイ・インピーダンス（Ｈｉ−Ｚ）状態になる。具体的には、Ｙスキャンドライバとして使用する時には、サステイン期間には出力ドライバ２４−１〜２４−６４の出力がＨｉ−Ｚになり、アドレス期間には出力ドライバ２４−１〜２４−６４から６４ビットラッチ２３の６４個の各出力に対応した出力を行う。
【００４６】
また、サステイン期間には、電源端子ＶＨ１〜ＶＨ６４及びＶＬ１〜ＶＬ６４に交互にＧＮＤとサステイン電圧Ｖｓが供給され、ダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４を通して走査電極にサステインパルスが印加される。これによりダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４が発熱するが、この発熱量は走査電極の駆動容量及び放電電流に関係しており、走査電極の駆動容量及び放電電流が大きいとその分発熱量も大きくなるという問題がある。ＩＣの放熱はＩＣ全体で考慮する必要があり、問題になるのは駆動ＩＣ２１全体での発熱である。
【００４７】
図７は、第１実施例における走査（Ｙ）電極とＩＣ出力の配線を示す図である。前述のように、ＡＬＩＳ方式のプラズマディスプレイパネル（ＰＤＰ）の走査電極の駆動容量は大きく、この駆動ＩＣ２１の１出力では１走査電極を駆動するのに駆動能力が不足する場合がある。
【００４８】
このような問題を解決するため、第１実施例では、１個の駆動ＩＣ２１の隣接する２出力を接続して１個の走査電極を駆動する。なお、必要に応じて３出力以上を接続して１個の走査電極を駆動することも可能である。従って、ここでは６４ビットの駆動ＩＣ２１の１個で３２本の走査電極を駆動する。前述のように、走査電極は３８４本あるので、１２個の駆動ＩＣ２１を使用する。また、ＡＬＩＳ方式のＰＤＰ装置であるので、奇数番目の走査電極と偶数番目の走査電極を独立して駆動する必要があり、図５のように奇数番目の走査（Ｙ）電極を駆動する奇数スキャンドライバ１２Ｏと偶数番目の走査（Ｙ）電極を駆動する偶数スキャンドライバ１２Ｅとに分ける。そこで、奇数スキャンドライバ１２Ｏと偶数スキャンドライバ１２Ｅをそれぞれ６個の駆動ＩＣ２１で構成する。更に、スキャンドライバとＰＤＰ１０の走査電極は異方性導電膜を用い、熱圧着にて接続するが、熱圧着装置の条件及び接続性能の点から３８４本を２ブロックに集約して二束の出力端子群として接続する。
【００４９】
図７に示すように、１番目から１９２番目の１９２本の走査（Ｙ）電極を出力端子群Ｃ１を介して第１のスキャンドライバ回路に接続し、１９３番目から３８４番目の１９２本の走査（Ｙ）電極を出力端子群Ｃ２を介して第２のスキャンドライバ回路に接続する。第１のスキャンドライバ回路は、６個の駆動ＩＣ２１−Ｏ１〜２１−Ｏ３及び２１−Ｅ１〜２１−Ｅ３を有し、第１奇数駆動ＩＣ２１−１の出力は、隣接する２つの出力を合わせて１番目から６４番目の６４本の走査（Ｙ）電極のうちの奇数番目の電極Ｙ１、Ｙ３、…、Ｙ６３に接続し、第１偶数駆動ＩＣ２１−Ｅ１は、隣接する２つの出力を合わせて１番目から６４番目の６４本の走査（Ｙ）電極のうちの偶数番目の電極Ｙ２、Ｙ４、…、Ｙ６４に接続し、以下同様に、第２奇数駆動ＩＣ２１−２と第３奇数駆動ＩＣ２１Ｏ３は６５番目から１９２番目の１２８本の走査（Ｙ）電極のうちの奇数番目の電極Ｙ６５、Ｙ６７、…、Ｙ１９１に接続し、第２偶数駆動ＩＣ２１−Ｅ２と第３偶数駆動ＩＣ２１−Ｅ３は６５番目から１９２番目の１２８本の走査（Ｙ）電極のうちの偶数番目の電極Ｙ６６、Ｙ６８、…、Ｙ１９２に接続する。
【００５０】
更に、第２のスキャンドライバ回路は、６個の駆動ＩＣ２１−Ｏ４〜２１−Ｏ６及び２１−Ｅ４〜２１−Ｅ６を有し、第４奇数駆動ＩＣ２１−Ｏ４から第６奇数駆動ＩＣ２１−Ｏ６は、隣接する出力を合わせて１９３番目から３８４番目の１９２本の走査（Ｙ）電極のうちの奇数番目の電極Ｙ１９３、Ｙ１９５、…、Ｙ３８３に接続し、第４偶数駆動ＩＣ２１−Ｅ４から第６偶数駆動ＩＣ２１−Ｅ６は、隣接する出力を合わせて１９３番目から３８４番目の１９２本の走査（Ｙ）電極のうちの偶数番目の電極Ｙ１９４、Ｙ１９６、…、Ｙ３８４に接続する。
【００５１】
更に、図７に示すように、第１奇数駆動ＩＣ２１−Ｏ１のキャリィ出力Ｃを第２奇数駆動ＩＣ２１−Ｏ２の入力データＤｉｎに接続し、第２奇数駆動ＩＣ２１−Ｏ２のキャリィ出力Ｃを第３奇数駆動ＩＣ２１−Ｏ３の入力データＤｉｎに接続するという具合に奇数番目の駆動ＩＣの前段のキャリィ出力Ｃを奇数番目の次段の入力データＤｉｎに入力する。同様に、偶数駆動ＩＣの前段のキャリィ出力Ｃを偶数駆動ＩＣの次段の入力データＤｉｎに入力する。
【００５２】
図８は、駆動ＩＣの出力部の接続状態の詳細を示す図である。図示のように、駆動ＩＣのドライバ２４−２ｎ−１と２４−２ｎの出力を接続した上で、ｎ番目の走査（Ｙ）電極Ｙｎに接続し、２ｎ＋１と２ｎ＋２の出力を接続した上で、ｎ＋１番目の走査（Ｙ）電極Ｙｎ＋１に接続する。
【００５３】
図９は、第１実施例において駆動ＩＣ２１の駆動波形を示す図である。第１実施例においては駆動ＩＣの隣接する出力を合わせて１本の走査（Ｙ）電極を駆動するので、駆動ＩＣの隣接する２出力が同じで、その位置が順に２出力ずつシフトする必要がある。そこで、駆動ＩＣに供給するクロックＣＬＫの周期を、アドレス期間を３８４で除した時間の半分、すなわち従来のＡＬＩＳ方式の場合のクロックの半分の周期に設定する。そして、クリアＣＬＲを入力してシフトレジスタ２２の保持している値をすべて０（「Ｌ］）とした後、入力データＤｉｎを２クロックＣＬＫの間１（「Ｈ］）とする。これによりシフトレジスタ２２は連続した２段の出力が１である状態が順にシフトする。そこで、２クロック毎に、シフトレジスタ２２の１である出力が偶数段目に移った時にラッチ信号ＬＥを発生する。これにより、ラッチ回路２３は、隣接する奇数番目と偶数番目の出力が１であり、他の出力が０である状態を出力し、ラッチ信号ＬＥ毎に出力が１である位置を２出力ずつシフトさせる。このようにして、駆動ＩＣ２１から隣接する奇数番目と偶数番目の出力が１であり、他の出力が０である状態が２出力ずつシフトする駆動信号が得られる。
【００５４】
第１実施例では、Ｙスキャンドライバだけでなく、アドレスドライバ１１においても隣接する２出力で１本のアドレス電極を駆動する。図１０は、第１実施例のアドレスドライバ１１の構成を示す図である。アドレスドライバ１１も駆動ＩＣで構成され、ここでは６４ビットの駆動ＩＣを使用するとする。アドレスドライバ１１の駆動ＩＣは、スキャンドライバの駆動ＩＣと類似の構成を有し、６４ビットシフトレジスタ３２と６４ビットラッチ３３と、６４個の出力ドライバ３４−１〜３４−６４とを有するが、ダイオードＤ１及びＤ２は設けられていない。
【００５５】
前述のように、アドレス電極は１０２４本あり、各駆動ＩＣは３２本のアドレス電極を駆動するので、アドレスドライバ１１は３２個の駆動ＩＣ３１−１〜３１−３２で構成する。アドレスドライバ１１では、１スキャンパルスの周期中に１表示ライン分のデータを準備する必要があるので、３２ビットの表示データを３２個の駆動ＩＣ３１−１〜３１−３２にそれぞれ供給し、３２個の駆動ＩＣ３１−１〜３１−３２を並列に動作させる。
【００５６】
図１１は、第１実施例におけるアドレスドライバの駆動波形を示す図である。従来のアドレスドライバの動作と異なる点は、入力データを２クロックＣＬＫ１毎に変化させる点である。これにより隣接する２ビットが同じデータである状態がシフトされ６４ビットまでシフトされた時、すなわち２ビットずつ３２個の入力データが揃った状態でラッチ信号ＬＥが入力されて出力が行われる。これにより隣接する２出力で１アドレス電極を駆動できる。
【００５７】
なお、第１実施例では、スキャンドライバとアドレスドライバの両方で、駆動ＩＣの２出力で１電極を駆動するようにしたが、駆動ＩＣの駆動能力や発熱を考慮して、一方のみで２出力で１電極を駆動し、他方は１出力で１電極を駆動することも可能である。
【００５８】
次に本発明の第２実施例を説明する。本発明の第２実施例は、図１及び図２で説明した従来の構成を有するＰＤＰ装置に本願発明を適用した実施例である。第２実施例のＰＤＰ１０は、７６８本の走査（Ｙ）電極と、７６８本の維持（Ｘ）電極と、１０２４本のアドレス電極を有するとし、Ｙスキャンドライバ１２を図６の駆動ＩＣで構成するとする。アドレスドライバ１１は、従来例と同じであるか、又は図１０で説明したような構成を有するものとし、詳しい説明は省略する。
【００５９】
図１２は、第２実施例における走査（Ｙ）電極と駆動ＩＣの出力の間の配線を説明する図である。第２実施例においては、２個の駆動ＩＣの出力を接続して１本の走査（Ｙ）電極を駆動する。従って、７６８本の走査（Ｙ）電極を６４ビットの駆動ＩＣを使用して駆動するには２４個の駆動ＩＣ２１−１〜２１−２４を使用する必要がある。図１２に示すように、第１と第２の駆動ＩＣ２１−１と２１−２の１番目から６４番目の各出力を合わせて、１番目から６４番目の走査（Ｙ）電極に接続する。同様に、第３と第４の駆動ＩＣ２１−３と２１−４の１番目から６４番目の各出力を合わせて、６５番目から１２８番目の走査（Ｙ）電極に接続するという具合に、奇数番目と偶数番目の駆動ＩＣの各出力を合わせて６４本の走査（Ｙ）電極に順次接続する。更にいえば、Ｎ−１番目とＮ番目（Ｎ≦２４）の駆動ＩＣのｍ番目の出力を、３２（Ｎ−２）＋ｍ番目の走査（Ｙ）電極に接続する。
【００６０】
更に、第２実施例においては、１クロックの間１（「Ｈ」）になる入力データを１番目と２番目の駆動ＩＣ２１−１、２１−２のＤｉｎ端子に入力し、１番目又は２番目の駆動ＩＣ２１−１、２１−２のキャリィＣを３番目及び４番目の駆動ＩＣ２１−３、２１−４のＤｉｎ端子に入力するという具合に、Ｎ−１番目とＮ番目（Ｎ≦２４）の駆動ＩＣのキャリィＣをＮ＋１番目とＮ＋２番目の駆動ＩＣのＤｉｎ端子に入力する。
【００６１】
言い換えれば、第２実施例においては、従来の１２個の６４ビットの駆動ＩＣにより７６８本の走査電極を駆動する構成に、更に１２個の駆動ＩＣを並列に設け、対応する駆動ＩＣの出力を接続した構成である。従って、駆動ＩＣの駆動波形は従来と同じである。
【００６２】
図１２に示した第２実施例における駆動ＩＣの配置では、すべての駆動ＩＣを基板の同じ面に設けたために配線長がことなり、出力を接続する２個の駆動Ｃの駆動信号間の立ち上がり及び立下りのずれを生じる可能性がある。このようなずれを生じると、一方の駆動ＩＣの高電位側の切り換え用トランジスタと他方の駆動ＩＣの低電位側の切り換え用トランジスタが同時にオン状態になって、短時間ではあるが貫通電流が流れる可能性がある。
【００６３】
このようなずれをできるだけ小さくするため、例えば図１３に示すように、出力を接続する２個の駆動ＩＣを基板４０の表面と裏面に設けることも可能である。この場合、基板の表面に奇数番目の駆動ＩＣ２１−Ｏ（Ｏは１から２３までの奇数）を設け、基板の裏面に偶数番目の駆動ＩＣ２１−Ｅ（Ｅは２から２４までの偶数）を設け、基板４０に貫通穴（スルーホール）を設けて対応する出力を接続すると、各ＩＣからの配線長を略同じにできるので、上記のずれを低減できる。なお、この場合には、奇数番目と偶数番目の駆動ＩＣの出力を表裏対称にする必要がある。
【００６４】
第１及び第２実施例では、全駆動ＩＣのすべての出力を使用したが、出力端子群毎の電極数、駆動ＩＣの出力数、接続する出力数などの要因により、駆動ＩＣｎ出力のうち使用しない出力が生じる場合がある。例えば、第１実施例と同様に、ＡＬＩＳ方式で、走査（Ｙ）電極数が３８４本で、１９２本ずつ二束の出力端子群で接続するとし、６４ビットの駆動ＩＣを使用し、２個の異なる駆動ＩＣの出力を接続する場合、２個の奇数電極駆動ＩＣで６４本の奇数番の走査（Ｙ）電極を駆動し、２個の偶数電極駆動ＩＣで６４本の偶数番の走査（Ｙ）電極を駆動することになり、駆動の最小単位は１２８本の走査（Ｙ）電極になる。従って、一束の出力端子群に１９２本の走査電極が接続されている場合、この最小単位の２倍、すなわち合計８個の駆動ＩＣを使用して１９２本の走査電極を駆動することになり、１２８個の駆動ＩＣ出力を使用しないことになる。
【００６５】
この場合、１番目から１２８番目までの１２８本の走査電極を前半の２個の奇数電極駆動ＩＣと２個の偶数電極駆動ＩＣで駆動し、残りの１２９番目から１９２番目までの６４本の走査電極を後半の２個の奇数電極駆動ＩＣと２個の偶数電極駆動ＩＣで駆動することが考えられる。これは、もう一束の出力端子群に接続される分も同様である。この場合、後半の２個の奇数電極駆動ＩＣと２個の偶数電極駆動ＩＣの出力のうち、３３番目から６４番目の出力は使用しないことになる。そして、制御シーケンスとしては、図５で説明した前半アドレス動作と後半アドレス動作を行うのであれば、クロックを計数するカウンタを設け、後半の２個の奇数電極駆動ＩＣ又は２個の偶数電極駆動ＩＣの３２番目までの出力が終了した時点、すなわち９６クロックを計数した時点で、もう一束の出力端子群に接続された走査電極を駆動する駆動ＩＣの動作を開始するように制御する。
【００６６】
しかし、この構成では１番目から１２８番目までの１２８本の走査電極を駆動する４個の駆動ＩＣの発熱が大きく、１２９番目から１９２番目までの６４本の走査電極を駆動する４個の駆動ＩＣの発熱が相対的に小さくなる。回路全体としては、最大の発熱量のＩＣにより動作が制限されるため、このような発熱量の偏りがあるのは好ましくない。そこで、使用しない出力を各駆動ＩＣに分散することが望ましい。第３実施例は、このような要求を満たす実施例である。
【００６７】
図１４は、本発明の第３実施例のＰＤＰ装置における走査（Ｙ）電極と駆動ＩＣの出力の接続を示す図である。第３実施例のＰＤＰ装置は、ＡＬＩＳ方式で、走査（Ｙ）電極数が３８４本で、１９２本ずつ二束の出力端子群Ｃ１及びＣ２で接続し、Ｙスキャンドライバは６４ビットの駆動ＩＣを使用して構成し、２個の異なる駆動ＩＣの出力を接続する。図示のように、１６個の駆動ＩＣを使用し、奇数電極駆動ＩＣ２１−Ｏ１〜２１−Ｏ８と、偶数電極駆動ＩＣ２１−Ｅ１〜２１−Ｅ８に分ける。１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２の１番目から４８番目の出力を合わせて、１番目から９６番目の走査電極のうちの奇数番目の走査電極Ｙ１、Ｙ３、…、Ｙ９５に接続する。１番目と２番目の偶数電極駆動ＩＣ２１−Ｅ１と２１−Ｅ２の１番目から４８番目の出力を合わせて、１番目から９６番目の走査電極のうちの偶数番目の走査電極Ｙ２、Ｙ４、…、Ｙ９６に接続する。以下同様に、各駆動ＩＣの１番目から４８番目の出力を合わせて４８本の走査電極に順次接続する。このように、第３実施例では、すべての駆動ＩＣの１番目から４８番目の出力が使用され、４９番目から６４番目の１６出力は使用されない。
【００６８】
上記のように配置された駆動ＩＣを制御するために、４８クロックを計数する３個の奇数カウンタ５１−Ｏ１〜５１−Ｏ３を設ける。これらの奇数カウンタは、例えば４８ビットのシフトレジスタでもよい。１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２に入力する１クロック分の入力データＯＤｉｎを、第１奇数カウンタ５１−Ｏ１に入力し、４８クロックを計数する。この間１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２では４８ビットまでのシフト動作が行われる。第１奇数カウンタ５１−Ｏ１が４８クロックを計数すると、カウンタのキャリィ出力を３番目と４番目の奇数電極駆動ＩＣ２１−Ｏ３と２１−Ｏ４及び第２奇数カウンタ５１−Ｏ２に入力する。これにより、番目と４番目の奇数電極駆動ＩＣ２１−Ｏ３と２１−Ｏ４がシフト動作を行い、順次スキャンパルスを出力すると共に、第２奇数カウンタ５１−Ｏ２が４８クロックの計数を行う。なお、１番目と２番目の奇数電極駆動ＩＣ２１−Ｏ１と２１−Ｏ２は、４８ビットまでのシフト動作を行った後もシフト動作を行い、４９番目以降の出力にスキャンパルスを出力するが、これらの出力はどこにも接続されていないので、駆動負荷にはならず、発熱もほとんど無視できるので、問題は生じない。
【００６９】
以上のようにして、７番目と８番目の奇数電極駆動ＩＣ２１−Ｏ７と２１−Ｏ８の４８番目の出力にスキャンパルスが出力されるまで動作する。
【００７０】
同様に、３個の偶数カウンタ５１−Ｅ１〜５１−Ｅ３が設けられており、偶数電極駆動ＩＣ２１−Ｅ１〜２１−Ｅ８も同様の動作を行う。
【００７１】
以上説明したように、第３実施例では、使用しない出力が生じるが、それらは全駆動ＩＣに均等に分散されるので、各駆動ＩＣにおける発熱の偏りを低減できる。
【産業上の利用可能性】
【００７２】
以上説明したように、本発明によれば、既製の駆動ＩＣを使用して駆動容量の大きなプラズマディスプレイパネルのドライバを構成でき、ドライバのコストを低減して、製品化までの時間を短縮することが可能になる。これにより、より大型のプラズマディスプレイパネルを有するＰＤＰ装置の製品化が容易になる。
【符号の説明】
【００７３】
１０…プラズマディスプレイパネル
１１…アドレスドライバ
１２…Ｙスキャンドライバ
１２Ｏ…奇数Ｙスキャンドライバ
１２Ｅ…偶数Ｙスキャンドライバ
１３…Ｙサステイン回路
１３Ｏ…奇数Ｙサステイン回路
１３Ｅ…偶数Ｙサステイン回路
１４…Ｘサステイン回路
１４Ｏ…奇数Ｘサステイン回路
１４Ｅ…偶数Ｘサステイン回路
２１…駆動ＩＣ
【特許請求の範囲】
【請求項１】
複数の電極と、該複数の電極を駆動する駆動回路とを備えるプラズマディスプレイ装置であって、
前記駆動回路は、複数の駆動信号を独立して出力可能な複数の出力を有する少なくとも１つの駆動ＩＣを備え、前記駆動ＩＣの複数個の前記駆動信号を合わせて１個の前記電極を駆動することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記複数個の駆動信号を合わせて駆動される前記電極は、維持放電が行われる維持電極の一方のアドレス動作時に走査パルスが印加される走査電極である請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記複数個の駆動信号を合わせて駆動される前記電極は、アドレス動作時にアドレスパルスが印加されるアドレス電極である請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記１個の電極を駆動する前記複数個の駆動信号は、同一の駆動ＩＣから出力される請求項１乃至３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項５】
前記１個の電極を駆動する前記複数個の駆動信号は、異なる駆動ＩＣから出力される請求項１から３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項６】
前記駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じて前記シフトレジスタの出力をラッチして出力するラッチ回路と、前記ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備え、
合わされる前記駆動信号の個数分の前記クロックだけ連続して前記入力データを入力し、前記ラッチ信号は合わされる前記駆動信号の個数分の前記クロック毎に発生される請求項４に記載のプラズマディスプレイ装置。
【請求項７】
前記駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じて前記シフトレジスタの出力をラッチして出力するラッチ回路と、前記ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備え、
合わされる前記駆動信号の個数分の前記クロックだけ連続して前記入力データを入力し、前記ラッチ信号は前記シフトレジスタの出力にすべての入力データが揃った時に発生される請求項４に記載のプラズマディスプレイ装置。
【請求項８】
当該プラズマディスプレイ装置は、複数の共通維持電極と、複数の走査電極が交互に配置され、前記共通維持電極と前記走査電極のすべての間に表示ラインを形成するＡＬＩＳ方式である請求項１から７のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１】
複数の電極と、該複数の電極を駆動する駆動回路とを備えるプラズマディスプレイ装置であって、
前記駆動回路は、複数の駆動信号を独立して出力可能な複数の出力を有する少なくとも１つの駆動ＩＣを備え、前記駆動ＩＣの複数個の前記駆動信号を合わせて１個の前記電極を駆動することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記複数個の駆動信号を合わせて駆動される前記電極は、維持放電が行われる維持電極の一方のアドレス動作時に走査パルスが印加される走査電極である請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記複数個の駆動信号を合わせて駆動される前記電極は、アドレス動作時にアドレスパルスが印加されるアドレス電極である請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記１個の電極を駆動する前記複数個の駆動信号は、同一の駆動ＩＣから出力される請求項１乃至３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項５】
前記１個の電極を駆動する前記複数個の駆動信号は、異なる駆動ＩＣから出力される請求項１から３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項６】
前記駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じて前記シフトレジスタの出力をラッチして出力するラッチ回路と、前記ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備え、
合わされる前記駆動信号の個数分の前記クロックだけ連続して前記入力データを入力し、前記ラッチ信号は合わされる前記駆動信号の個数分の前記クロック毎に発生される請求項４に記載のプラズマディスプレイ装置。
【請求項７】
前記駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じて前記シフトレジスタの出力をラッチして出力するラッチ回路と、前記ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備え、
合わされる前記駆動信号の個数分の前記クロックだけ連続して前記入力データを入力し、前記ラッチ信号は前記シフトレジスタの出力にすべての入力データが揃った時に発生される請求項４に記載のプラズマディスプレイ装置。
【請求項８】
当該プラズマディスプレイ装置は、複数の共通維持電極と、複数の走査電極が交互に配置され、前記共通維持電極と前記走査電極のすべての間に表示ラインを形成するＡＬＩＳ方式である請求項１から７のいずれか１項に記載のプラズマディスプレイ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−４４４１５（Ｐ２０１０−４４４１５Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００９−２５９４２４（Ｐ２００９−２５９４２４）
【出願日】平成２１年１１月１３日（２００９．１１．１３）
【分割の表示】特願２００３−３５３７６１（Ｐ２００３−３５３７６１）の分割
【原出願日】平成１５年１０月１４日（２００３．１０．１４）
【出願人】（５９９１３２７０８）日立プラズマディスプレイ株式会社 (328)
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２１年１１月１３日（２００９．１１．１３）
【分割の表示】特願２００３−３５３７６１（Ｐ２００３−３５３７６１）の分割
【原出願日】平成１５年１０月１４日（２００３．１０．１４）
【出願人】（５９９１３２７０８）日立プラズマディスプレイ株式会社 (328)
【Ｆターム（参考）】
[ Back to top ]