ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法
【課題】 シリアル伝送方式のメモリシステムで、システムを停止させずに障害メモリモジュールの交換を可能にする。
【解決手段】 開示されるホットスワップ機能付きメモリシステムでは、順次直列に接続されたメモリモジュール28,29,30を備えたシリアル伝送方式のメモリシステムにおいて、メモリコントローラ25が、メモリモジュール列の一端を一方の入出力部に接続され、常時はリード信号線26Aとライト信号線26Bを介して各メモリモジュールにアクセスしてデータのリード/ライトを行い、メモリモジュールの障害時、障害メモリとその前段のメモリモジュールとを切り離し、障害メモリモジュールの次段以降のメモリモジュールと末端に接続された予備メモリモジュール31とを、リード信号線26Bとライト信号線27Bとを介して順次直列に他方の入出力部に接続してアクセスすることで、障害メモリモジュールを挿抜可能な状態にする制御を行う。
【解決手段】 開示されるホットスワップ機能付きメモリシステムでは、順次直列に接続されたメモリモジュール28,29,30を備えたシリアル伝送方式のメモリシステムにおいて、メモリコントローラ25が、メモリモジュール列の一端を一方の入出力部に接続され、常時はリード信号線26Aとライト信号線26Bを介して各メモリモジュールにアクセスしてデータのリード/ライトを行い、メモリモジュールの障害時、障害メモリとその前段のメモリモジュールとを切り離し、障害メモリモジュールの次段以降のメモリモジュールと末端に接続された予備メモリモジュール31とを、リード信号線26Bとライト信号線27Bとを介して順次直列に他方の入出力部に接続してアクセスすることで、障害メモリモジュールを挿抜可能な状態にする制御を行う。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、記憶装置としてメモリモジュールを使用する情報処理機器等のシステムにおいて、メモリエラーが発生した等の場合に、システムを停止させることなく障害メモリモジュールを交換することが可能な、ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法に関する。
【背景技術】
【0002】
サーバ等の情報処理装置においては、主記憶装置としてメモリモジュールを使用することが多いが、メモリモジュールにエラーや故障が発生した場合における、メモリモジュールの交換方法としては、システムを停止させて行うのが一般的であって、通常は、システムを停止させないでメモリモジュールを交換することはできなかった。これは、システムを稼働させ続けるためには、メモリへのアクセスを中断することができないためである。
【0003】
これに対して、装置自体を二重化する以外に、メモリシステムのみを二重化して、常時、メモリバスごとにメモリデータを冗長保存するミラーリング方式が知られている。
図9は、メモリミラーリング方式を説明するための簡略図であって、メモリコントローラ1と、メモリバス2,3と、メモリモジュール4,5,6および7,8,9とからなる概略構成が示されている。
図9において、メモリコントローラ1は、メモリバス2,3に同じ動作を行わせることによって、メモリモジュール4と7、メモリモジュール5と8、メモリモジュール6と9にそれぞれ同じデータが書き込まれるので、いずれか一方の側のメモリモジュールを交換しようとするときは、そのメモリモジュールが接続されている側のメモリバスを停止させることによって、メモリモジュールを交換することができる。
この場合、システムは停止されていない側のメモリバスを介して、一方の側のメモリモジュールのみを用いて動作を継続することができるので、メモリモジュールの交換終了後に、交換した側のメモリバスを介して、交換後のメモリモジュールに、動作していた側のメモリモジュールと同じデータを書き込めばよい。
【0004】
以上の動作方法からも知られるように、メモリミラーリング方式の場合は、装置の性能に寄与するメモリ容量は、実装されているメモリ容量の1/2となる。
このように、ミラーリング方式によれば、メモリ容量を2倍にすることが必要となるので、現状ではメモリの価格がシステム全体の価格に大きな影響を及ぼす以上、ミラーリング方式は簡単には採用できないという事情がある。
【0005】
また、特許文献1記載の発明においては、複数のメモリモジュールを備え、そのバッファ部をバスを介して直列に接続したメモリシステムにおいて、メモリモジュールに格納されたデータがコピーされるハードディスク装置を備えたシステムが提案されている。
このシステムによれば、メモリモジュールを交換する際には、交換しようとするメモリモジュールに対するアクセス要求時に、ハードディスク装置の対応するアドレスにアクセスすることによってメモリモジュールの交換を可能にするとともに、交換終了後は、ハードディスク装置のデータを、交換したメモリモジュールの対応するアドレスにコピーすることによって、ホットスワップ機能を実現することができると説明されている。
しかしながら特許文献1記載の発明は、メモリモジュールを二重化する代わりに、ハードディスク装置を備えてメモリミラーリングを行うものであって、ハードディスク装置の場合、メモリモジュールに比べてアクセスに時間がかかるという問題がある。
【0006】
また、予備のメモリモジュールとして1枚分のメモリモジュールのみを備えて、メモリエラーの発生時には障害メモリと予備メモリとのアクセスを切り替えることによって、システムの動作を継続できるようにする方法も考えられるが、この方法では、エラーを発生したメモリモジュールの使用停止は可能であるが、障害メモリを抜去して良品メモリと置き換えることはできない。何故ならば、障害メモリの抜去によって、メモリバスのルートが切断されるため、システム全体の動作が停止してしまうためである。
【0007】
この場合、1枚分の予備メモリモジュールを備えるとともに、障害メモリと予備メモリとをスイッチで切り替える方法も考えられるが、複数のメモリモジュールが従続に接続されているメモリバス回路では、メモリアクセスを停止せずにスイッチでメモリを切り替えられるようにすると、切り替えのための回路接続が複雑になったり長くなったりするので、メモリバスの伝送波形への影響が発生するため、システムの安定動作上、問題が生じる恐れがある。
【0008】
図10は、1枚分の予備メモリモジュールを備えたメモリシステムを説明するための簡略図であって、メモリコントローラ10と、メモリバス11と、メモリモジュール12,13,14,15とからなる概略構成が示されている。
図10に示されたメモリシステムで、通常はメモリモジュール12,13,14のみを使用し、メモリモジュール15を予備として使用している場合に、例えばメモリモジュール13にエラーが発生してその使用を停止させたいときは、メモリモジュール13のデータをメモリモジュール15に移動するとともに、メモリコントローラ10に、メモリモジュール13がメモリモジュール15に変わったと認識させることによって、メモリモジュール13にアクセスしないようにすればよい。
【0009】
しかしながらこの場合、メモリコントローラ10がメモリモジュール13にアクセスしないときでも、メモリバス11とメモリモジュール13との配線が接続されたままのため、メモリモジュール13を取り外すとメモリバス11上の伝送波形に影響が生じるため、安定動作を行うことができなくなる。
この際、メモリモジュール13への接続をスイッチ等によって切り離しても、同様に伝送波形に影響が生じることが避けられない。
【0010】
また、近年において実用化が進められているシリアル伝送方式のメモリシステムでは、スイッチ等を用いて、あるメモリモジュールへの電源供給を停止すると、次に接続されているメモリモジュールへのデータ伝送ができなくなるという問題がある。
図11は、シリアル伝送方式のメモリシステムを例示する簡略図であって、メモリコントローラ16と、リード信号線17と、ライト信号線18と、メモリモジュール19,20,21と、バッファ22,23,24とからなる概略構成が示されている。バッファ22,23,24は、それぞれメモリモジュール19,20,21上に搭載されている、データのシリアル伝送用のバッファである。
【0011】
いま、図11に示されたシステムにおいて、例えばメモリモジュール20を停止させ、または切り離した場合、メモリコントローラ16は、メモリモジュール21にアクセスすることができなくなる。
この例から知られるように、シリアル伝送のメモリシステムでも、従来の方法では、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
【特許文献1】特開2004−185199
【発明の開示】
【発明が解決しようとする課題】
【0012】
このように、従来のメモリシステムでは、ミラーリング方式の場合は、障害メモリモジュールの交換が可能であるが、メモリモジュールまたは他の記憶装置等によるシステム二重化のためにコスト上昇を免れないという問題がある。
また、従来の1枚分の予備メモリモジュールを備える方式では、コスト上昇は少ないが、障害メモリモジュール抜去の際の回路切り替え等に基づくメモリバス上の伝送波形の乱れによって安定に動作することができなくなるという問題がある。
さらに、従来のシリアル伝送方式のメモリシステムでは、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
【0013】
この発明は上述の事情に鑑みてなされたものであって、シリアル伝送方式のメモリシステムであって、最小限1枚分の予備メモリモジュールを備えるだけで、システムを停止させることなく障害メモリモジュールの交換を行うことが可能な、ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
上記課題を解決するため、請求項1記載の発明はホットスワップ機能付きメモリシステムに係り、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、
上記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、上記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、上記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴としている。
【0015】
また、請求項2記載の発明は、請求項1記載のホットスワップ機能付きメモリシステムに係り、上記メモリコントローラ手段が、上記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを上記予備メモリモジュールを経て上記他方の入出力部に接続するとともに、上記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、上記障害メモリモジュールのデータを上記予備メモリモジュールにコピーし、該コピー終了時、上記予備メモリモジュールを上記障害メモリモジュールに置き換えて上記他方の入出力部からアクセスし、上記障害メモリモジュールの交換が行われたのち、上記予備メモリモジュールのデータを上記交換されたメモリモジュールにコピーし、該コピー終了時、上記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後上記一方の入出力部から上記各メモリモジュールに対してアクセスするように構成されていることを特徴としている。
【0016】
また、請求項3記載の発明は、請求項1又は2記載のホットスワップ機能付きメモリシステムに係り、上記各メモリモジュールが、データをパラレルにライト/リードする複数のメモリデバイスと、該各メモリデバイスからのリードデータをパラレルデータからシリアルデータに変換し、各メモリデバイスへのライトデータをシリアルデータからパラレルデータに変換するシリアル/パラレル変換手段と、上記シリアル/パラレル変換手段からのリードデータを一方の入出力端又は他方の入出力端に伝送し、一方の入出力端からのライトデータを上記シリアル/パラレル変換手段又は他方の入出力端に伝送するバッファ手段とを備えてなることを特徴としている。
【0017】
また、請求項4記載の発明は、請求項3記載のホットスワップ機能付きメモリシステムに係り、上記バッファ手段が、上記シリアル/パラレル変換手段から出力されたリードデータと一方の入出力端から入力されたリードデータとを切り替えて他方の入出力端に出力する第1のスイッチング手段と、一方の入出力端から入力されたライトデータを上記シリアル/パラレル変換手段と他方の入出力端とに切り替えてに出力する第2のスイッチング手段とからなることを特徴としている。
【0018】
また、請求項5記載の発明は、請求項4記載のホットスワップ機能付きメモリシステムに係り、上記各スイッチング手段が、一方の入出力端と他方の入出力端との間に直列に接続された第1及び第2のスイッチ素子と、該第1及び第2のスイッチ素子の中点と上記シリアル/パラレル変換手段との間に接続された第3のスイッチ素子と、上記メモリコントローラからの制御信号に応じて各スイッチ素子のオン又はオフを制御するスイッチ制御手段とからなることを特徴としている。
【0019】
また、請求項6記載の発明は、請求項1乃至5のいずれか一記載のホットスワップ機能付きメモリシステムに係り、上記予備メモリモジュールとメモリコントローラ手段間の第2のリード信号線とライト信号線上に、1又は複数個のバッファを備えることを特徴としている。
【0020】
また、請求項7記載の発明はホットスワップ機能付きメモリシステムにおける障害メモリモジュールの交換方法に係り、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列の一端をメモリコントローラ手段の一方の入出力部に接続するとともに、上記メモリモジュール列の他端を直列に接続された予備メモリモジュールを経て上記メモリコントローラ手段の他方の入出力部に接続し、常時、上記メモリコントローラ手段が、上記一方の入出力部から上記メモリモジュール列の各メモリモジュールにアクセスしてシリアルにデータのリード/ライトを行うメモリシステムにおいて、
上記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、上記メモリコントローラ手段が、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを上記予備メモリモジュールを経て上記他方の入出力部に接続するとともに、上記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、上記障害メモリモジュールのデータを上記予備メモリモジュールにコピーし、該コピー終了時、上記予備メモリモジュールを上記障害メモリモジュールに置き換えて上記他方の入出力部からアクセスし、上記障害メモリモジュールの交換が行われたのち、上記予備メモリモジュールのデータを上記交換されたメモリモジュールにコピーし、該コピー終了時、上記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後上記一方の入出力部から上記各メモリモジュールに対してアクセスする制御を行うことを特徴としている。
【発明の効果】
【0021】
本発明のホットスワップ機能付きメモリシステムによれば、シリアル伝送方式のメモリシステムにおいて、最小限1枚分の予備メモリモジュールを備えるだけで、システムを停止させることなく障害メモリモジュールの交換を行うことができる。
【発明を実施するための最良の形態】
【0022】
この発明のホットスワップ機能付きメモリシステムは、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、障害メモリモジュールを挿抜可能な状態にする制御を行う。
【実施例1】
【0023】
図1は、この発明の第1実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図、図2は、本実施例におけるメモリコントローラのメモリ配線入出力部の構成を示すイメージ図、図3は、本実施例における各メモリモジュールの内部構成を示す簡略図、図4は、本実施例における各スイッチング回路の内部構成を示す図、図5は、本実施例における通常の動作状態を示す図、図6、本実施例におけるメモリエラー発生時の信号伝送状態の変更を説明する図、図7は、メモリモジュール交換後の処理を説明する図である。
【0024】
この例のホットスワップ機能付きメモリシステムは、図1に示すように、メモリコントローラ25と、第1のリード信号線26Aと、第1のライト信号線27Aと、第2のリード信号線26Bと、第2のライト信号線27Bと、メモリモジュール28,29,30,31と、それぞれメモリモジュール28,29,30,31上に搭載されているシリアル伝送用のバッファ32,33,34,35とから概略構成されている。これらのうち、メモリモジュール31およびその上に搭載されているバッファ35は予備である。
【0025】
図1に示すように、この例のホットスワップ機能付メモリシステムは、図11に示された従来のシリアル伝送方式のメモリシステムと同様に、メモリコントローラ25の一方の入出力部に対して、第1のリード信号線26Aと第1のライト信号線27Aとによって、メモリモジュール28,29,30のバッファ32,33,34を順次接続するとともに、予備メモリモジュール31のバッファ35を、第2のリード信号線26Bと第2のライト信号線27Bとによって、直接、メモリコントローラ25の他方の入出力部に接続した構成を有している。
なお、図1においては図示省略されているが、メモリモジュール28,29,30,31に供給される電源はそれぞれ独立であって、メモリコントローラ25の指示に応じて別々に電源を遮断して、それぞれのメモリモジュールを動作停止させることができように構成されている。
【0026】
図2は、メモリコントローラ25におけるメモリ配線の入出力部をイメージ的に示したものであって、一方の入出力部に第1のリード信号線36と第1のライト信号線37が接続されるとともに、他方の入出力部に第2のリード信号線39と第2のライト信号線38が接続されることが示されている。このように、この例のホットスワップ機能付メモリシステムでは、メモリコントローラにおけるメモリ入出力線数が、図11に示された従来のシリアル伝送方式のメモリシステムと比較して2倍になる。
【0027】
各メモリモジュールの内部構成は、図3に簡略的に示されるように、複数のメモリデバイス40と、シリアル/パラレル変換回路41と、シリアル伝送用のバッファ42とからなる概略構成を有している。バッファ42はさらに、リード信号線用のスイッチング回路43と、ライト信号線用のスイッチング回路44とから構成されている。なお図3においては、データ信号系のみを示し、制御系の信号は省略されている。
各メモリデバイス40は、パラレルにデータのライト,リードを行う。シリアル/パラレル変換回路41は、各メモリデバイス40からのパラレルデータからなるリードデータをシリアルデータに変換してバッファ42に出力し、バッファ42からのシリアルデータからなるライトデータをパラレルデータに変換して各メモリデバイス40に出力する。
【0028】
バッファ42においては、メモリコントローラ25の制御に基づいて、一方の入出力端のリード信号線45Aには、他方の入出力端のリード信号線45Bからのリードデータが出力されるか、またはシリアル/パラレル変換回路41からのリードデータが出力されるかの切り替えが行われる。同様に、他方の入出力端のリード信号線45Bには、一方の入出力端のリード信号線45Aからのリードデータが出力されるか、またはシリアル/パラレル変換回路41からのリードデータが出力されるかの切り替えが行われる。
またバッファ42においては、メモリコントローラ25の制御に基づいて、一方の入出力端のライト信号線46Aを経て入力されたライトデータが、他方の入出力端のライト信号線46Bを経て出力されるか、またはシリアル/パラレル変換回路41側に出力されるかの切り替えが行われる。同様に、他方の入出力端のライト信号線46Bを経て入力されたライトデータが、一方の入出力端のライト信号線46Aを経て出力されるか、またはシリアル/パラレル変換回路41側に出力されるかの切り替えが行われる。
【0029】
図11に示されたような通常のシリアル伝送メモリシステムでは、リード信号とライト信号の配線は分離されていて、それぞれ一方向の伝送のみ行えばよいが、図1に示されたようなシステムでは、リード信号とライト信号の配線が分離しているのに、信号の伝送方向が一方向だけではないので、図3に示すように、メモリモジュール内部の回路でも双方向の信号伝送を行うことが必要となる。
【0030】
図4は、バッファを構成するスイッチング回路43,44の内部構成例を示したものであって、メモリモジュールと外部とを接続するための外部接続線47A,47Bと、シリアル/パラレル変換回路と接続するための内部接続線48と、メモリコントローラからの制御信号が入力される制御信号線49と、トランジスタ50A,50B,50Cと、各トランジスタ50A,50B,50Cのオン/オフを制御するためのスイッチ制御回路50とから概略構成されている。
各スイッチング回路43,44において、図1に示されたメモリコントローラ25から出力した制御信号が制御信号線49からスイッチ制御回路50に入力され、これによってスイッチ制御回路50がスイッチ素子となる各トランジスタ50A,50B,50Cのオン/オフを制御することによって、図3において説明したような信号伝送方向の切り替えが行われる。
【0031】
具体的には、外部接続線47Aからの入力データは、トランジスタ50A,50Bがオン、トランジスタ50Cがオフのとき、外部接続線47Bに伝送され、トランジスタ50A,50Cがオン、トランジスタ50Bがオフのとき、内部接続線48に伝送されるように切り替えが行われ、外部接続線47Bからの入力データは、トランジスタ50B,50Aがオン、トランジスタ50Cがオフのとき、外部接続線47Aに伝送され、トランジスタ50B,50Cがオン、トランジスタ50Aがオフのとき、内部接続線48に伝送されるように切り替えが行われる。
また内部接続線48からの入力データは、トランジスタ50C,50Aがオン、トランジスタ50Bがオフのとき、外部接続線47Aに伝送され、トランジスタ50C,50Bがオン、トランジスタ50Aがオフのとき、外部接続線47Bに伝送されるように切り替えが行われる。
【0032】
以下、図5〜図7を参照して、この例のホットスワップ機能付メモリシステムの動作を説明する。図5〜図7においては、メモリコントローラ51と、第1のリード信号線52Aと、第1のライト信号線53Aと、第2のリード信号線52Bと、第2のライト信号線53Bと、メモリモジュール54,55,56,57とからなる概略構成が示されており、各メモリモジュールのうち、メモリモジュール57は予備である。また、各メモリモジュール54,55,56,57には、それぞれシリアル伝送用のバッファ58,59,60,61が搭載されている。
ここで、第1のリード信号線52Aと第1のライト信号線53Aとは、メモリコントローラ51の一方の入出力部と、メモリモジュール54,55,56のそれぞれのバッファ58,59,60とを順次結ぶ信号線であり、第2のリード信号線52Bと第2のライト信号線53Bとは、メモリコントローラ51の他方の入出力部と、メモリモジュール57のバッファ61を経てバッファ60とを結ぶ信号線である。なお以後においては、すべて、リード信号線を太線で示し、ライト信号線を細線で示すものとする。
【0033】
図5は、ホットスワップ機能付メモリシステムにおける通常の動作状態を示し、この状態では、予備メモリモジュール57へのアクセスは必要がなく、従って、図5において62で示すような、メモリモジュール56と予備メモリモジュール57間、及び予備メモリモジュール57とメモリコントローラ51間における、リード信号とライト信号の伝送は行われていない。この状態では、予備メモリモジュール57への電源供給を停止することによって、システムを停止させることなく、予備メモリモジュール57の挿抜を行うことが可能である。
【0034】
いま、例えばメモリモジュール55においてシングルビットエラーが数回発生したために、メモリコントローラ51においてメモリモジュール55の交換が必要であると判断された場合、メモリコントローラ51は、図6に示すように、メモリモジュール56とメモリモジュール57間及びメモリモジュール57とメモリコントローラ51間における、62で示すリード信号とライト信号の伝送を開始するとともに、メモリモジュール55とメモリモジュール56間における、63で示すリード信号とライト信号の伝送を停止させる。
このとき、メモリコントローラ51は、メモリモジュール56がメモリモジュール55の次に接続されているのではなくて、逆回りにメモリモジュール57の次に接続されているものと認識するように、メモリモジュールの認識を変更する。この状態では、メモリモジュール57に入出力するリード信号とライト信号の向きは、図5に示された通常の動作状態と逆になる。
【0035】
図6に示された状態で、メモリモジュール55のデータを、メモリモジュール57にコピーする。
コピーが終了したとき、メモリコントローラ51は、メモリモジュール57がメモリモジュール55の代わりであると認識して、64で示すメモリモジュール55に対する信号伝送を停止させる。
【0036】
図7は、メモリモジュール55のメモリモジュール57への置き換えが終了した状態を示し、メモリモジュール56とメモリモジュール57間及びメモリモジュール57とメモリコントローラ51間における、62で示すリード信号とライト信号の伝送が行われるとともに、メモリモジュール55とメモリモジュール56間における、63で示すリード信号とライト信号の伝送と、メモリモジュール54とメモリモジュール55間における、64で示すリード信号とライト信号の伝送とが停止されているので、メモリモジュール55への電源供給を停止することによって、システムを停止させることなく、メモリモジュール55の挿抜を行うことが可能となり、従ってメモリモジュール55を交換することができるようになる。
【0037】
メモリモジュール55の交換終了後、図5に示された通常の状態に戻すためには、メモリコントローラ51に指示を与えることによって、メモリモジュール55を抜去したときとは逆の順序で制御を行えばよい。
すなわち、図7の状態でメモリモジュール55への電源供給を開始し、図6に示すように、メモリモジュール54とメモリモジュール55間における、64で示すリード信号とライト信号の伝送を開始し、メモリモジュール57のデータを交換後のメモリモジュール55にコピーする。
コピーが終了した後、図5に示すように、メモリモジュール55とメモリモジュール56間における、63で示すリード信号とライト信号の伝送を開始するともに、メモリモジュール56とメモリモジュール57間及びメモリモジュール57とメモリコントローラ51間における、62で示すリード信号とライト信号の伝送を停止することによって最初の状態に戻り、メモリモジュール57は再び予備として機能するようになる。
【0038】
このように、この例のホットスワップ機能付メモリシステムでは、シリアル伝送方式のメモリシステムにおいて、システムを停止させることなく障害メモリモジュールの交換を行うことができる。
【実施例2】
【0039】
図8は、この発明の第2実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
この例のホットスワップ機能付きメモリシステムは、図8に示すように、メモリコントローラ25と、第1のリード信号線26Aと、第1のライト信号線27Aと、第2のリード信号線26Bと、第2のライト信号線27Bと、メモリモジュール28,29,30,31と、それぞれメモリモジュール28,29,30,31上に搭載されているシリアル伝送用のバッファ32,33,34,35と、第2のリード信号線26B,第2のライト信号線27B上に設けられた信号増幅用バッファ65,66とから概略構成されている。これらのうち、メモリモジュール31およびその上に搭載されているバッファ35は予備である。
【0040】
図8に示された第2実施例のホットスワップ機能付きメモリシステムは、図1に示された第1実施例の場合と比較して、第2のリード信号線26B,第2のライト信号線27B上にバッファ65,66を有する点だけが異なっている。バッファ65,66は、第2のリード信号線26B,第2のライト信号線27B上に伝送されるリード信号およびライト信号を増幅する。
【0041】
ホットスワップ機能付きメモリシステムにおいて、メモリモジュール列の末端にあるメモリモジュール31とメモリコントローラ25間の距離が長いために、第2のリード信号線26B,第2のライト信号線27Bにおけるリード信号,ライト信号の減衰が大きくなって、メモリシステムの動作が正常に行われないような場合には、図8に示すようにバッファ65,66を挿入することによって、減衰を補償して正常動作を行わせることができる。
この例においては、このような場合に使用するバッファの数を2個としたが、これに限るものでなく、バッファの数は状況に応じて、1個でもよくまたは任意の複数個であってもよい。
【0042】
このように、この例のホットスワップ機能付きメモリシステムでは、予備のメモリモジュールとメモリコントローラ間の距離が長い場合でも、このような箇所にバッファを挿入することによって、中間のリード信号線,ライト信号線における信号の減衰を補償して正常動作を行わせることができる。
【0043】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、各実施例を説明するための図面は簡略化しているため、リード信号線とライト信号線とはそれぞれ1本ずつ描かれているが、各信号線の数は任意の複数本であってもよい。また図示省略されている制御信号線も何本あってもよい。また、各実施例において、メモリシステムは1チャネルのシステムとして説明されているが、メモリチャネル数は任意の複数個であってもよい。さらにメモリモジュールの数は、常時使用されるものが3枚と予備1枚の場合を例示しているが、メモリモジュールの数は、常用,予備用ともに1枚以上であれば、何枚であってもよい。また図4に示されたスイッチング回路の具体的構成は、両側の外部接続線間を双方向に伝送可能に切り替えるとともに、内部接続線と接続できるものであれば、他のどのような回路構成であってもよい。スイッチ素子はトランジスタに限らず他の半導体素子であってもよい。
ング
【産業上の利用可能性】
【0044】
開示したホットスワップ機能付きメモリシステムの発明は、メモリモジュールを使用しているすべてのシステムにおいてを利用可能なものであるが、特にサーバ装置等のように、システムダウンを極力回避することが必要なシステムにおいて利用することが好適なものである。
【図面の簡単な説明】
【0045】
【図1】本発明の第1実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
【図2】同実施例におけるメモリコントローラのメモリ配線入出力部の構成を示すイメージ図である。
【図3】同実施例における各メモリモジュールの内部構成を示す簡略図である。
【図4】同実施例における各スイッチング回路の内部構成を示す図である。
【図5】同実施例における通常の動作状態を示す図である。
【図6】同実施例におけるメモリエラー発生時の信号伝送状態の変更を説明する図である。
【図7】同実施例におけるメモリモジュール交換後の処理を説明するための図である。
【図8】本発明の第2実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
【図9】メモリミラーリング方式を説明するための簡略図である。
【図10】1枚分の予備メモリモジュールを備えるメモリシステムを説明するための簡略図である。
【図11】シリアル伝送方式のメモリシステムを例示する簡略図である。
【符号の説明】
【0046】
25 メモリコントローラ(メモリコントローラ手段)
26A,26B リード信号線
27A,27B ライト信号線
28,29,30,31 メモリモジュール
32,33,34,35 バッファ(バッファ手段)
40 メモリデバイス
41 シリアル/パラレル変換回路(シリアル/パラレル変換手段)
42 バッファ(バッファ手段)
43,44 スイッチング回路(スイッチング手段)
50 スイッチ制御回路(スイッチ制御手段)
51 メモリコントローラ
52A,52B リード信号線
53A,53B ライト信号線
54,55,56,57 メモリモジュール
58,59,60,61 バッファ
65,66 バッファ
【技術分野】
【0001】
この発明は、記憶装置としてメモリモジュールを使用する情報処理機器等のシステムにおいて、メモリエラーが発生した等の場合に、システムを停止させることなく障害メモリモジュールを交換することが可能な、ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法に関する。
【背景技術】
【0002】
サーバ等の情報処理装置においては、主記憶装置としてメモリモジュールを使用することが多いが、メモリモジュールにエラーや故障が発生した場合における、メモリモジュールの交換方法としては、システムを停止させて行うのが一般的であって、通常は、システムを停止させないでメモリモジュールを交換することはできなかった。これは、システムを稼働させ続けるためには、メモリへのアクセスを中断することができないためである。
【0003】
これに対して、装置自体を二重化する以外に、メモリシステムのみを二重化して、常時、メモリバスごとにメモリデータを冗長保存するミラーリング方式が知られている。
図9は、メモリミラーリング方式を説明するための簡略図であって、メモリコントローラ1と、メモリバス2,3と、メモリモジュール4,5,6および7,8,9とからなる概略構成が示されている。
図9において、メモリコントローラ1は、メモリバス2,3に同じ動作を行わせることによって、メモリモジュール4と7、メモリモジュール5と8、メモリモジュール6と9にそれぞれ同じデータが書き込まれるので、いずれか一方の側のメモリモジュールを交換しようとするときは、そのメモリモジュールが接続されている側のメモリバスを停止させることによって、メモリモジュールを交換することができる。
この場合、システムは停止されていない側のメモリバスを介して、一方の側のメモリモジュールのみを用いて動作を継続することができるので、メモリモジュールの交換終了後に、交換した側のメモリバスを介して、交換後のメモリモジュールに、動作していた側のメモリモジュールと同じデータを書き込めばよい。
【0004】
以上の動作方法からも知られるように、メモリミラーリング方式の場合は、装置の性能に寄与するメモリ容量は、実装されているメモリ容量の1/2となる。
このように、ミラーリング方式によれば、メモリ容量を2倍にすることが必要となるので、現状ではメモリの価格がシステム全体の価格に大きな影響を及ぼす以上、ミラーリング方式は簡単には採用できないという事情がある。
【0005】
また、特許文献1記載の発明においては、複数のメモリモジュールを備え、そのバッファ部をバスを介して直列に接続したメモリシステムにおいて、メモリモジュールに格納されたデータがコピーされるハードディスク装置を備えたシステムが提案されている。
このシステムによれば、メモリモジュールを交換する際には、交換しようとするメモリモジュールに対するアクセス要求時に、ハードディスク装置の対応するアドレスにアクセスすることによってメモリモジュールの交換を可能にするとともに、交換終了後は、ハードディスク装置のデータを、交換したメモリモジュールの対応するアドレスにコピーすることによって、ホットスワップ機能を実現することができると説明されている。
しかしながら特許文献1記載の発明は、メモリモジュールを二重化する代わりに、ハードディスク装置を備えてメモリミラーリングを行うものであって、ハードディスク装置の場合、メモリモジュールに比べてアクセスに時間がかかるという問題がある。
【0006】
また、予備のメモリモジュールとして1枚分のメモリモジュールのみを備えて、メモリエラーの発生時には障害メモリと予備メモリとのアクセスを切り替えることによって、システムの動作を継続できるようにする方法も考えられるが、この方法では、エラーを発生したメモリモジュールの使用停止は可能であるが、障害メモリを抜去して良品メモリと置き換えることはできない。何故ならば、障害メモリの抜去によって、メモリバスのルートが切断されるため、システム全体の動作が停止してしまうためである。
【0007】
この場合、1枚分の予備メモリモジュールを備えるとともに、障害メモリと予備メモリとをスイッチで切り替える方法も考えられるが、複数のメモリモジュールが従続に接続されているメモリバス回路では、メモリアクセスを停止せずにスイッチでメモリを切り替えられるようにすると、切り替えのための回路接続が複雑になったり長くなったりするので、メモリバスの伝送波形への影響が発生するため、システムの安定動作上、問題が生じる恐れがある。
【0008】
図10は、1枚分の予備メモリモジュールを備えたメモリシステムを説明するための簡略図であって、メモリコントローラ10と、メモリバス11と、メモリモジュール12,13,14,15とからなる概略構成が示されている。
図10に示されたメモリシステムで、通常はメモリモジュール12,13,14のみを使用し、メモリモジュール15を予備として使用している場合に、例えばメモリモジュール13にエラーが発生してその使用を停止させたいときは、メモリモジュール13のデータをメモリモジュール15に移動するとともに、メモリコントローラ10に、メモリモジュール13がメモリモジュール15に変わったと認識させることによって、メモリモジュール13にアクセスしないようにすればよい。
【0009】
しかしながらこの場合、メモリコントローラ10がメモリモジュール13にアクセスしないときでも、メモリバス11とメモリモジュール13との配線が接続されたままのため、メモリモジュール13を取り外すとメモリバス11上の伝送波形に影響が生じるため、安定動作を行うことができなくなる。
この際、メモリモジュール13への接続をスイッチ等によって切り離しても、同様に伝送波形に影響が生じることが避けられない。
【0010】
また、近年において実用化が進められているシリアル伝送方式のメモリシステムでは、スイッチ等を用いて、あるメモリモジュールへの電源供給を停止すると、次に接続されているメモリモジュールへのデータ伝送ができなくなるという問題がある。
図11は、シリアル伝送方式のメモリシステムを例示する簡略図であって、メモリコントローラ16と、リード信号線17と、ライト信号線18と、メモリモジュール19,20,21と、バッファ22,23,24とからなる概略構成が示されている。バッファ22,23,24は、それぞれメモリモジュール19,20,21上に搭載されている、データのシリアル伝送用のバッファである。
【0011】
いま、図11に示されたシステムにおいて、例えばメモリモジュール20を停止させ、または切り離した場合、メモリコントローラ16は、メモリモジュール21にアクセスすることができなくなる。
この例から知られるように、シリアル伝送のメモリシステムでも、従来の方法では、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
【特許文献1】特開2004−185199
【発明の開示】
【発明が解決しようとする課題】
【0012】
このように、従来のメモリシステムでは、ミラーリング方式の場合は、障害メモリモジュールの交換が可能であるが、メモリモジュールまたは他の記憶装置等によるシステム二重化のためにコスト上昇を免れないという問題がある。
また、従来の1枚分の予備メモリモジュールを備える方式では、コスト上昇は少ないが、障害メモリモジュール抜去の際の回路切り替え等に基づくメモリバス上の伝送波形の乱れによって安定に動作することができなくなるという問題がある。
さらに、従来のシリアル伝送方式のメモリシステムでは、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
【0013】
この発明は上述の事情に鑑みてなされたものであって、シリアル伝送方式のメモリシステムであって、最小限1枚分の予備メモリモジュールを備えるだけで、システムを停止させることなく障害メモリモジュールの交換を行うことが可能な、ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
上記課題を解決するため、請求項1記載の発明はホットスワップ機能付きメモリシステムに係り、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、
上記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、上記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、上記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴としている。
【0015】
また、請求項2記載の発明は、請求項1記載のホットスワップ機能付きメモリシステムに係り、上記メモリコントローラ手段が、上記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを上記予備メモリモジュールを経て上記他方の入出力部に接続するとともに、上記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、上記障害メモリモジュールのデータを上記予備メモリモジュールにコピーし、該コピー終了時、上記予備メモリモジュールを上記障害メモリモジュールに置き換えて上記他方の入出力部からアクセスし、上記障害メモリモジュールの交換が行われたのち、上記予備メモリモジュールのデータを上記交換されたメモリモジュールにコピーし、該コピー終了時、上記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後上記一方の入出力部から上記各メモリモジュールに対してアクセスするように構成されていることを特徴としている。
【0016】
また、請求項3記載の発明は、請求項1又は2記載のホットスワップ機能付きメモリシステムに係り、上記各メモリモジュールが、データをパラレルにライト/リードする複数のメモリデバイスと、該各メモリデバイスからのリードデータをパラレルデータからシリアルデータに変換し、各メモリデバイスへのライトデータをシリアルデータからパラレルデータに変換するシリアル/パラレル変換手段と、上記シリアル/パラレル変換手段からのリードデータを一方の入出力端又は他方の入出力端に伝送し、一方の入出力端からのライトデータを上記シリアル/パラレル変換手段又は他方の入出力端に伝送するバッファ手段とを備えてなることを特徴としている。
【0017】
また、請求項4記載の発明は、請求項3記載のホットスワップ機能付きメモリシステムに係り、上記バッファ手段が、上記シリアル/パラレル変換手段から出力されたリードデータと一方の入出力端から入力されたリードデータとを切り替えて他方の入出力端に出力する第1のスイッチング手段と、一方の入出力端から入力されたライトデータを上記シリアル/パラレル変換手段と他方の入出力端とに切り替えてに出力する第2のスイッチング手段とからなることを特徴としている。
【0018】
また、請求項5記載の発明は、請求項4記載のホットスワップ機能付きメモリシステムに係り、上記各スイッチング手段が、一方の入出力端と他方の入出力端との間に直列に接続された第1及び第2のスイッチ素子と、該第1及び第2のスイッチ素子の中点と上記シリアル/パラレル変換手段との間に接続された第3のスイッチ素子と、上記メモリコントローラからの制御信号に応じて各スイッチ素子のオン又はオフを制御するスイッチ制御手段とからなることを特徴としている。
【0019】
また、請求項6記載の発明は、請求項1乃至5のいずれか一記載のホットスワップ機能付きメモリシステムに係り、上記予備メモリモジュールとメモリコントローラ手段間の第2のリード信号線とライト信号線上に、1又は複数個のバッファを備えることを特徴としている。
【0020】
また、請求項7記載の発明はホットスワップ機能付きメモリシステムにおける障害メモリモジュールの交換方法に係り、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列の一端をメモリコントローラ手段の一方の入出力部に接続するとともに、上記メモリモジュール列の他端を直列に接続された予備メモリモジュールを経て上記メモリコントローラ手段の他方の入出力部に接続し、常時、上記メモリコントローラ手段が、上記一方の入出力部から上記メモリモジュール列の各メモリモジュールにアクセスしてシリアルにデータのリード/ライトを行うメモリシステムにおいて、
上記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、上記メモリコントローラ手段が、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを上記予備メモリモジュールを経て上記他方の入出力部に接続するとともに、上記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、上記障害メモリモジュールのデータを上記予備メモリモジュールにコピーし、該コピー終了時、上記予備メモリモジュールを上記障害メモリモジュールに置き換えて上記他方の入出力部からアクセスし、上記障害メモリモジュールの交換が行われたのち、上記予備メモリモジュールのデータを上記交換されたメモリモジュールにコピーし、該コピー終了時、上記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後上記一方の入出力部から上記各メモリモジュールに対してアクセスする制御を行うことを特徴としている。
【発明の効果】
【0021】
本発明のホットスワップ機能付きメモリシステムによれば、シリアル伝送方式のメモリシステムにおいて、最小限1枚分の予備メモリモジュールを備えるだけで、システムを停止させることなく障害メモリモジュールの交換を行うことができる。
【発明を実施するための最良の形態】
【0022】
この発明のホットスワップ機能付きメモリシステムは、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、障害メモリモジュールを挿抜可能な状態にする制御を行う。
【実施例1】
【0023】
図1は、この発明の第1実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図、図2は、本実施例におけるメモリコントローラのメモリ配線入出力部の構成を示すイメージ図、図3は、本実施例における各メモリモジュールの内部構成を示す簡略図、図4は、本実施例における各スイッチング回路の内部構成を示す図、図5は、本実施例における通常の動作状態を示す図、図6、本実施例におけるメモリエラー発生時の信号伝送状態の変更を説明する図、図7は、メモリモジュール交換後の処理を説明する図である。
【0024】
この例のホットスワップ機能付きメモリシステムは、図1に示すように、メモリコントローラ25と、第1のリード信号線26Aと、第1のライト信号線27Aと、第2のリード信号線26Bと、第2のライト信号線27Bと、メモリモジュール28,29,30,31と、それぞれメモリモジュール28,29,30,31上に搭載されているシリアル伝送用のバッファ32,33,34,35とから概略構成されている。これらのうち、メモリモジュール31およびその上に搭載されているバッファ35は予備である。
【0025】
図1に示すように、この例のホットスワップ機能付メモリシステムは、図11に示された従来のシリアル伝送方式のメモリシステムと同様に、メモリコントローラ25の一方の入出力部に対して、第1のリード信号線26Aと第1のライト信号線27Aとによって、メモリモジュール28,29,30のバッファ32,33,34を順次接続するとともに、予備メモリモジュール31のバッファ35を、第2のリード信号線26Bと第2のライト信号線27Bとによって、直接、メモリコントローラ25の他方の入出力部に接続した構成を有している。
なお、図1においては図示省略されているが、メモリモジュール28,29,30,31に供給される電源はそれぞれ独立であって、メモリコントローラ25の指示に応じて別々に電源を遮断して、それぞれのメモリモジュールを動作停止させることができように構成されている。
【0026】
図2は、メモリコントローラ25におけるメモリ配線の入出力部をイメージ的に示したものであって、一方の入出力部に第1のリード信号線36と第1のライト信号線37が接続されるとともに、他方の入出力部に第2のリード信号線39と第2のライト信号線38が接続されることが示されている。このように、この例のホットスワップ機能付メモリシステムでは、メモリコントローラにおけるメモリ入出力線数が、図11に示された従来のシリアル伝送方式のメモリシステムと比較して2倍になる。
【0027】
各メモリモジュールの内部構成は、図3に簡略的に示されるように、複数のメモリデバイス40と、シリアル/パラレル変換回路41と、シリアル伝送用のバッファ42とからなる概略構成を有している。バッファ42はさらに、リード信号線用のスイッチング回路43と、ライト信号線用のスイッチング回路44とから構成されている。なお図3においては、データ信号系のみを示し、制御系の信号は省略されている。
各メモリデバイス40は、パラレルにデータのライト,リードを行う。シリアル/パラレル変換回路41は、各メモリデバイス40からのパラレルデータからなるリードデータをシリアルデータに変換してバッファ42に出力し、バッファ42からのシリアルデータからなるライトデータをパラレルデータに変換して各メモリデバイス40に出力する。
【0028】
バッファ42においては、メモリコントローラ25の制御に基づいて、一方の入出力端のリード信号線45Aには、他方の入出力端のリード信号線45Bからのリードデータが出力されるか、またはシリアル/パラレル変換回路41からのリードデータが出力されるかの切り替えが行われる。同様に、他方の入出力端のリード信号線45Bには、一方の入出力端のリード信号線45Aからのリードデータが出力されるか、またはシリアル/パラレル変換回路41からのリードデータが出力されるかの切り替えが行われる。
またバッファ42においては、メモリコントローラ25の制御に基づいて、一方の入出力端のライト信号線46Aを経て入力されたライトデータが、他方の入出力端のライト信号線46Bを経て出力されるか、またはシリアル/パラレル変換回路41側に出力されるかの切り替えが行われる。同様に、他方の入出力端のライト信号線46Bを経て入力されたライトデータが、一方の入出力端のライト信号線46Aを経て出力されるか、またはシリアル/パラレル変換回路41側に出力されるかの切り替えが行われる。
【0029】
図11に示されたような通常のシリアル伝送メモリシステムでは、リード信号とライト信号の配線は分離されていて、それぞれ一方向の伝送のみ行えばよいが、図1に示されたようなシステムでは、リード信号とライト信号の配線が分離しているのに、信号の伝送方向が一方向だけではないので、図3に示すように、メモリモジュール内部の回路でも双方向の信号伝送を行うことが必要となる。
【0030】
図4は、バッファを構成するスイッチング回路43,44の内部構成例を示したものであって、メモリモジュールと外部とを接続するための外部接続線47A,47Bと、シリアル/パラレル変換回路と接続するための内部接続線48と、メモリコントローラからの制御信号が入力される制御信号線49と、トランジスタ50A,50B,50Cと、各トランジスタ50A,50B,50Cのオン/オフを制御するためのスイッチ制御回路50とから概略構成されている。
各スイッチング回路43,44において、図1に示されたメモリコントローラ25から出力した制御信号が制御信号線49からスイッチ制御回路50に入力され、これによってスイッチ制御回路50がスイッチ素子となる各トランジスタ50A,50B,50Cのオン/オフを制御することによって、図3において説明したような信号伝送方向の切り替えが行われる。
【0031】
具体的には、外部接続線47Aからの入力データは、トランジスタ50A,50Bがオン、トランジスタ50Cがオフのとき、外部接続線47Bに伝送され、トランジスタ50A,50Cがオン、トランジスタ50Bがオフのとき、内部接続線48に伝送されるように切り替えが行われ、外部接続線47Bからの入力データは、トランジスタ50B,50Aがオン、トランジスタ50Cがオフのとき、外部接続線47Aに伝送され、トランジスタ50B,50Cがオン、トランジスタ50Aがオフのとき、内部接続線48に伝送されるように切り替えが行われる。
また内部接続線48からの入力データは、トランジスタ50C,50Aがオン、トランジスタ50Bがオフのとき、外部接続線47Aに伝送され、トランジスタ50C,50Bがオン、トランジスタ50Aがオフのとき、外部接続線47Bに伝送されるように切り替えが行われる。
【0032】
以下、図5〜図7を参照して、この例のホットスワップ機能付メモリシステムの動作を説明する。図5〜図7においては、メモリコントローラ51と、第1のリード信号線52Aと、第1のライト信号線53Aと、第2のリード信号線52Bと、第2のライト信号線53Bと、メモリモジュール54,55,56,57とからなる概略構成が示されており、各メモリモジュールのうち、メモリモジュール57は予備である。また、各メモリモジュール54,55,56,57には、それぞれシリアル伝送用のバッファ58,59,60,61が搭載されている。
ここで、第1のリード信号線52Aと第1のライト信号線53Aとは、メモリコントローラ51の一方の入出力部と、メモリモジュール54,55,56のそれぞれのバッファ58,59,60とを順次結ぶ信号線であり、第2のリード信号線52Bと第2のライト信号線53Bとは、メモリコントローラ51の他方の入出力部と、メモリモジュール57のバッファ61を経てバッファ60とを結ぶ信号線である。なお以後においては、すべて、リード信号線を太線で示し、ライト信号線を細線で示すものとする。
【0033】
図5は、ホットスワップ機能付メモリシステムにおける通常の動作状態を示し、この状態では、予備メモリモジュール57へのアクセスは必要がなく、従って、図5において62で示すような、メモリモジュール56と予備メモリモジュール57間、及び予備メモリモジュール57とメモリコントローラ51間における、リード信号とライト信号の伝送は行われていない。この状態では、予備メモリモジュール57への電源供給を停止することによって、システムを停止させることなく、予備メモリモジュール57の挿抜を行うことが可能である。
【0034】
いま、例えばメモリモジュール55においてシングルビットエラーが数回発生したために、メモリコントローラ51においてメモリモジュール55の交換が必要であると判断された場合、メモリコントローラ51は、図6に示すように、メモリモジュール56とメモリモジュール57間及びメモリモジュール57とメモリコントローラ51間における、62で示すリード信号とライト信号の伝送を開始するとともに、メモリモジュール55とメモリモジュール56間における、63で示すリード信号とライト信号の伝送を停止させる。
このとき、メモリコントローラ51は、メモリモジュール56がメモリモジュール55の次に接続されているのではなくて、逆回りにメモリモジュール57の次に接続されているものと認識するように、メモリモジュールの認識を変更する。この状態では、メモリモジュール57に入出力するリード信号とライト信号の向きは、図5に示された通常の動作状態と逆になる。
【0035】
図6に示された状態で、メモリモジュール55のデータを、メモリモジュール57にコピーする。
コピーが終了したとき、メモリコントローラ51は、メモリモジュール57がメモリモジュール55の代わりであると認識して、64で示すメモリモジュール55に対する信号伝送を停止させる。
【0036】
図7は、メモリモジュール55のメモリモジュール57への置き換えが終了した状態を示し、メモリモジュール56とメモリモジュール57間及びメモリモジュール57とメモリコントローラ51間における、62で示すリード信号とライト信号の伝送が行われるとともに、メモリモジュール55とメモリモジュール56間における、63で示すリード信号とライト信号の伝送と、メモリモジュール54とメモリモジュール55間における、64で示すリード信号とライト信号の伝送とが停止されているので、メモリモジュール55への電源供給を停止することによって、システムを停止させることなく、メモリモジュール55の挿抜を行うことが可能となり、従ってメモリモジュール55を交換することができるようになる。
【0037】
メモリモジュール55の交換終了後、図5に示された通常の状態に戻すためには、メモリコントローラ51に指示を与えることによって、メモリモジュール55を抜去したときとは逆の順序で制御を行えばよい。
すなわち、図7の状態でメモリモジュール55への電源供給を開始し、図6に示すように、メモリモジュール54とメモリモジュール55間における、64で示すリード信号とライト信号の伝送を開始し、メモリモジュール57のデータを交換後のメモリモジュール55にコピーする。
コピーが終了した後、図5に示すように、メモリモジュール55とメモリモジュール56間における、63で示すリード信号とライト信号の伝送を開始するともに、メモリモジュール56とメモリモジュール57間及びメモリモジュール57とメモリコントローラ51間における、62で示すリード信号とライト信号の伝送を停止することによって最初の状態に戻り、メモリモジュール57は再び予備として機能するようになる。
【0038】
このように、この例のホットスワップ機能付メモリシステムでは、シリアル伝送方式のメモリシステムにおいて、システムを停止させることなく障害メモリモジュールの交換を行うことができる。
【実施例2】
【0039】
図8は、この発明の第2実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
この例のホットスワップ機能付きメモリシステムは、図8に示すように、メモリコントローラ25と、第1のリード信号線26Aと、第1のライト信号線27Aと、第2のリード信号線26Bと、第2のライト信号線27Bと、メモリモジュール28,29,30,31と、それぞれメモリモジュール28,29,30,31上に搭載されているシリアル伝送用のバッファ32,33,34,35と、第2のリード信号線26B,第2のライト信号線27B上に設けられた信号増幅用バッファ65,66とから概略構成されている。これらのうち、メモリモジュール31およびその上に搭載されているバッファ35は予備である。
【0040】
図8に示された第2実施例のホットスワップ機能付きメモリシステムは、図1に示された第1実施例の場合と比較して、第2のリード信号線26B,第2のライト信号線27B上にバッファ65,66を有する点だけが異なっている。バッファ65,66は、第2のリード信号線26B,第2のライト信号線27B上に伝送されるリード信号およびライト信号を増幅する。
【0041】
ホットスワップ機能付きメモリシステムにおいて、メモリモジュール列の末端にあるメモリモジュール31とメモリコントローラ25間の距離が長いために、第2のリード信号線26B,第2のライト信号線27Bにおけるリード信号,ライト信号の減衰が大きくなって、メモリシステムの動作が正常に行われないような場合には、図8に示すようにバッファ65,66を挿入することによって、減衰を補償して正常動作を行わせることができる。
この例においては、このような場合に使用するバッファの数を2個としたが、これに限るものでなく、バッファの数は状況に応じて、1個でもよくまたは任意の複数個であってもよい。
【0042】
このように、この例のホットスワップ機能付きメモリシステムでは、予備のメモリモジュールとメモリコントローラ間の距離が長い場合でも、このような箇所にバッファを挿入することによって、中間のリード信号線,ライト信号線における信号の減衰を補償して正常動作を行わせることができる。
【0043】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、各実施例を説明するための図面は簡略化しているため、リード信号線とライト信号線とはそれぞれ1本ずつ描かれているが、各信号線の数は任意の複数本であってもよい。また図示省略されている制御信号線も何本あってもよい。また、各実施例において、メモリシステムは1チャネルのシステムとして説明されているが、メモリチャネル数は任意の複数個であってもよい。さらにメモリモジュールの数は、常時使用されるものが3枚と予備1枚の場合を例示しているが、メモリモジュールの数は、常用,予備用ともに1枚以上であれば、何枚であってもよい。また図4に示されたスイッチング回路の具体的構成は、両側の外部接続線間を双方向に伝送可能に切り替えるとともに、内部接続線と接続できるものであれば、他のどのような回路構成であってもよい。スイッチ素子はトランジスタに限らず他の半導体素子であってもよい。
ング
【産業上の利用可能性】
【0044】
開示したホットスワップ機能付きメモリシステムの発明は、メモリモジュールを使用しているすべてのシステムにおいてを利用可能なものであるが、特にサーバ装置等のように、システムダウンを極力回避することが必要なシステムにおいて利用することが好適なものである。
【図面の簡単な説明】
【0045】
【図1】本発明の第1実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
【図2】同実施例におけるメモリコントローラのメモリ配線入出力部の構成を示すイメージ図である。
【図3】同実施例における各メモリモジュールの内部構成を示す簡略図である。
【図4】同実施例における各スイッチング回路の内部構成を示す図である。
【図5】同実施例における通常の動作状態を示す図である。
【図6】同実施例におけるメモリエラー発生時の信号伝送状態の変更を説明する図である。
【図7】同実施例におけるメモリモジュール交換後の処理を説明するための図である。
【図8】本発明の第2実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
【図9】メモリミラーリング方式を説明するための簡略図である。
【図10】1枚分の予備メモリモジュールを備えるメモリシステムを説明するための簡略図である。
【図11】シリアル伝送方式のメモリシステムを例示する簡略図である。
【符号の説明】
【0046】
25 メモリコントローラ(メモリコントローラ手段)
26A,26B リード信号線
27A,27B ライト信号線
28,29,30,31 メモリモジュール
32,33,34,35 バッファ(バッファ手段)
40 メモリデバイス
41 シリアル/パラレル変換回路(シリアル/パラレル変換手段)
42 バッファ(バッファ手段)
43,44 スイッチング回路(スイッチング手段)
50 スイッチ制御回路(スイッチ制御手段)
51 メモリコントローラ
52A,52B リード信号線
53A,53B ライト信号線
54,55,56,57 メモリモジュール
58,59,60,61 バッファ
65,66 バッファ
【特許請求の範囲】
【請求項1】
順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、
前記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、前記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、前記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴とするホットスワップ機能付きメモリシステム。
【請求項2】
前記メモリコントローラ手段が、前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続するとともに、前記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピー終了時、前記予備メモリモジュールを前記障害メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールの交換が行われたのち、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピー終了時、前記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスするように構成されていることを特徴とする請求項1記載のホットスワップ機能付きメモリシステム。
【請求項3】
前記各メモリモジュールが、データをパラレルにライト/リードする複数のメモリデバイスと、該各メモリデバイスからのリードデータをパラレルデータからシリアルデータに変換し、各メモリデバイスへのライトデータをシリアルデータからパラレルデータに変換するシリアル/パラレル変換手段と、前記シリアル/パラレル変換手段からのリードデータを一方の入出力端又は他方の入出力端に伝送し、一方の入出力端からのライトデータを前記シリアル/パラレル変換手段又は他方の入出力端に伝送するバッファ手段とを備えてなることを特徴とする請求項1又は2記載のホットスワップ機能付きメモリシステム。
【請求項4】
前記バッファ手段が、前記シリアル/パラレル変換手段から出力されたリードデータと一方の入出力端から入力されたリードデータとを切り替えて他方の入出力端に出力する第1のスイッチング手段と、一方の入出力端から入力されたライトデータを前記シリアル/パラレル変換手段と他方の入出力端とに切り替えてに出力する第2のスイッチング手段とからなることを特徴とする請求項3記載のホットスワップ機能付きメモリシステム。
【請求項5】
前記各スイッチング手段が、一方の入出力端と他方の入出力端との間に直列に接続された第1及び第2のスイッチ素子と、該第1及び第2のスイッチ素子の中点と前記シリアル/パラレル変換手段との間に接続された第3のスイッチ素子と、前記メモリコントローラからの制御信号に応じて各スイッチ素子のオン又はオフを制御するスイッチ制御手段とからなることを特徴とする請求項4記載のホットスワップ機能付きメモリシステム。
【請求項6】
前記予備メモリモジュールとメモリコントローラ手段間の第2のリード信号線とライト信号線上に、1又は複数個のバッファを備えることを特徴とする請求項1乃至5のいずれか一記載のホットスワップ機能付きメモリシステム。
【請求項7】
順次直列に接続された複数のメモリモジュールからなるメモリモジュール列の一端をメモリコントローラ手段の一方の入出力部に接続するとともに、前記メモリモジュール列の他端を直列に接続された予備メモリモジュールを経て前記メモリコントローラ手段の他方の入出力部に接続し、常時、前記メモリコントローラ手段が、前記一方の入出力部から前記メモリモジュール列の各メモリモジュールにアクセスしてシリアルにデータのリード/ライトを行うメモリシステムにおいて、
前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、前記メモリコントローラ手段が、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続するとともに、前記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピー終了時、前記予備メモリモジュールを前記障害メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールの交換が行われたのち、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピー終了時、前記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスする制御を行うことを特徴とするホットスワップ機能付きメモリシステムにおける障害メモリモジュールの交換方法。
【請求項1】
順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、
前記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第1のリード信号線と第1のライト信号線を介して各メモリモジュールにアクセスしてデータのリード/ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、前記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第2のリード信号線と第2のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、前記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴とするホットスワップ機能付きメモリシステム。
【請求項2】
前記メモリコントローラ手段が、前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続するとともに、前記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピー終了時、前記予備メモリモジュールを前記障害メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールの交換が行われたのち、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピー終了時、前記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスするように構成されていることを特徴とする請求項1記載のホットスワップ機能付きメモリシステム。
【請求項3】
前記各メモリモジュールが、データをパラレルにライト/リードする複数のメモリデバイスと、該各メモリデバイスからのリードデータをパラレルデータからシリアルデータに変換し、各メモリデバイスへのライトデータをシリアルデータからパラレルデータに変換するシリアル/パラレル変換手段と、前記シリアル/パラレル変換手段からのリードデータを一方の入出力端又は他方の入出力端に伝送し、一方の入出力端からのライトデータを前記シリアル/パラレル変換手段又は他方の入出力端に伝送するバッファ手段とを備えてなることを特徴とする請求項1又は2記載のホットスワップ機能付きメモリシステム。
【請求項4】
前記バッファ手段が、前記シリアル/パラレル変換手段から出力されたリードデータと一方の入出力端から入力されたリードデータとを切り替えて他方の入出力端に出力する第1のスイッチング手段と、一方の入出力端から入力されたライトデータを前記シリアル/パラレル変換手段と他方の入出力端とに切り替えてに出力する第2のスイッチング手段とからなることを特徴とする請求項3記載のホットスワップ機能付きメモリシステム。
【請求項5】
前記各スイッチング手段が、一方の入出力端と他方の入出力端との間に直列に接続された第1及び第2のスイッチ素子と、該第1及び第2のスイッチ素子の中点と前記シリアル/パラレル変換手段との間に接続された第3のスイッチ素子と、前記メモリコントローラからの制御信号に応じて各スイッチ素子のオン又はオフを制御するスイッチ制御手段とからなることを特徴とする請求項4記載のホットスワップ機能付きメモリシステム。
【請求項6】
前記予備メモリモジュールとメモリコントローラ手段間の第2のリード信号線とライト信号線上に、1又は複数個のバッファを備えることを特徴とする請求項1乃至5のいずれか一記載のホットスワップ機能付きメモリシステム。
【請求項7】
順次直列に接続された複数のメモリモジュールからなるメモリモジュール列の一端をメモリコントローラ手段の一方の入出力部に接続するとともに、前記メモリモジュール列の他端を直列に接続された予備メモリモジュールを経て前記メモリコントローラ手段の他方の入出力部に接続し、常時、前記メモリコントローラ手段が、前記一方の入出力部から前記メモリモジュール列の各メモリモジュールにアクセスしてシリアルにデータのリード/ライトを行うメモリシステムにおいて、
前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、前記メモリコントローラ手段が、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続するとともに、前記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピー終了時、前記予備メモリモジュールを前記障害メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールの交換が行われたのち、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピー終了時、前記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスする制御を行うことを特徴とするホットスワップ機能付きメモリシステムにおける障害メモリモジュールの交換方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2006−268556(P2006−268556A)
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【出願番号】特願2005−86814(P2005−86814)
【出願日】平成17年3月24日(2005.3.24)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【出願日】平成17年3月24日(2005.3.24)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
[ Back to top ]