位相補間器及びクロックデータリカバリ装置

【課題】本発明は、ミキサの数を減らすことで回路面積及び消費電力を縮小し、位相の不整合を抑制することが可能な位相補間器を提供する。
【解決手段】位相差が０度のクロックＤ０を与えられミキサ２個分の遅延量を有するクロックＤ０＋２Ｄｃを出力する２ミキサＭ１１、Ｍ１２、位相差が０度のクロックＤ０と位相差が９０度のクロックＤ９０とを与えられ位相差が４５度の遅延量とミキサ２個分の遅延量とを有するクロックＤ９０＋２Ｄｃを出力するミキサＭ１、Ｍ１３、クロックＤ０、Ｄ９０、Ｄ４５＋２Ｄｃのいずれか２つを用いて位相差が所定角度の遅延量とミキサ２個分の遅延量とを有するクロックを生成して出力する少なくとも１つのミキサを備える。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相補間器及びクロックデータリカバリ装置に関する。
【背景技術】
【０００２】
高速信号伝送受信機内において使用されるクロックデータリカバリ装置等において、基準クロックに対し任意の位相差を持つクロックを生成するために、位相補間器（Phase Interpolator）が使用される。
【０００３】
特に、ＣＭＯＳ回路構成で動作する位相補間器には、後述する非特許文献１に記載されたような単純なミキサを複数個組み合わせて、任意の位相を持つクロックを生成する回路と、ミキサの構成は複雑化するがミキサ単体で任意の位相のクロックを構成する回路とが存在する。
【０００４】
前者の位相補間器は後者の位相補間器に対して構成が簡易であり、ミキサ一つあたりの負荷容量が小さいと言う長所がある。しかし、複数個のミキサで構成する際に、必要なクロック数分のミキサのみならず、さらに各ミキサ単体により生じる遅延を考慮し遅延調整のためのミキサが必要となる。このため、回路面積及び消費電力の増加、回路面積の増加に伴い配線領域が増加し配線容量の増大、周波数特性の劣化等の問題を招いていた。
【０００５】
以下、従来の位相補間器を開示した文献名を記載する。
【非特許文献１】A Portable Digital DLL for High-Speed ＣＭＯＳ Interface Circuits、IEEE JOURNAL OF SOLID-STATE CIRCUITS、 VOL。 34、 NO。 5、 MAY 1999、p632-p644
【特許文献１】特開２００４−２８２３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、ミキサの総数を減少させることにより、回路面積、消費電力を低減させ、かつ周波数特性を向上させることが可能な位相補間器及びクロックデータリカバリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様による位相補間器は、基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、前記基準クロックに対して位相差が０度の遅延量とミキサ２個分の遅延量とを有するクロックＤ０＋２Ｄｃを生成して出力する２つのミキサから成る第１のミキサ群と、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記基準クロックに対して位相差が４５度の遅延量とミキサ２個分の遅延量とを有するクロックＤ９０＋２Ｄｃを生成する２つのミキサから成る第２のミキサ群と、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０、前記基準クロックに対して位相差が４５度の遅延量とミキサ２個分の遅延量とを有するクロックＤ４５＋２Ｄｃのうち、いずれか２つを用いて位相差が所定角度の遅延量とミキサ２個分の遅延量とを有するクロックを生成して出力する少なくとも１つのミキサとを備える。
【０００８】
本発明の一態様による位相補間器は、基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋Ｄｃを出力する第１の遅延量調整用ミキサと、前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋２Ｄｃを出力する第２の遅延量調整用ミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第１のミキサと、前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第３の遅延量調整用ミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３の遅延量調整用ミキサからの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２２．５度の遅延量を有するクロックＤ２２．５＋２Ｄｃを出力する第２のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第３の遅延量調整用ミキサからの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６７．５度の遅延量を有するクロックＤ６７．５＋２Ｄｃを出力する第３のミキサとを備えることを特徴とする。
【０００９】
本発明の一態様による位相補間器は、基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋Ｄｃを出力する第１の遅延量調整用ミキサと、前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋２Ｄｃを出力する第２の遅延量調整用ミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第１のミキサと、前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第３の遅延量調整用ミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２２．５度の遅延量を有するクロックＤ２２．５＋２Ｄｃを出力する第２のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が１１．２５度の遅延量を有するクロックＤ１１．２５＋２Ｄｃを出力する第３のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６７．５度の遅延量を有するクロックＤ６７．５＋２Ｄｃを出力する第４のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が７８．７５度の遅延量を有するクロックＤ７８．７５＋２Ｄｃを出力する第５のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が３３．７５度の遅延量を有するクロックＤ３３．７５＋２Ｄｃを出力する第６のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５６．２５度の遅延量を有するクロックＤ５６．２５＋２Ｄｃを出力する第７のミキサとを備えることを特徴とする。
【００１０】
本発明の一態様による位相補間器は、基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋Ｄｃを出力する第１の遅延量調整用ミキサと、前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋２Ｄｃを出力する第２の遅延量調整用ミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第１のミキサと、前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第３の遅延量調整用ミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２２．５度の遅延量を有するクロックＤ２２．５＋２Ｄｃを出力する第２のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が１１．２５度の遅延量を有するクロックＤ１１．２５＋２Ｄｃを出力する第３のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５．６２５度の遅延量を有するクロックＤ５．６２５＋２Ｄｃを出力する第４のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６７．５度の遅延量を有するクロックＤ６７．５＋２Ｄｃを出力する第５のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が７８．７５度の遅延量を有するクロックＤ７８．７５＋２Ｄｃを出力する第６のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第６のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が８４．３７５度の遅延量を有するクロックＤ８４．３７５＋２Ｄｃを出力する第７のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が３３．７５度の遅延量を有するクロックＤ３３．７５＋２Ｄｃを出力する第８のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第８のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が１６．８７５度の遅延量を有するクロックＤ１６．８７５＋２Ｄｃを出力する第９のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５６．２５度の遅延量を有するクロックＤ５６．２５＋２Ｄｃを出力する第１０のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第１０のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が７３．１２５度の遅延量を有するクロックＤ７３．１２５＋２Ｄｃを出力する第１１のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第１０のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２８．１２５度の遅延量を有するクロックＤ２８．１２５＋２Ｄｃを出力する第１２のミキサと、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第６のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が３９．３７５度の遅延量を有するクロックＤ３９．３７５＋２Ｄｃを出力する第１３のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第８のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６１．８７５度の遅延量を有するクロックＤ６１．８７５＋２Ｄｃを出力する第１４のミキサと、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ０と、前記第３のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５０．６２５度の遅延量を有するクロックＤ５０．６２５＋２Ｄｃを出力する第１５のミキサとを備えることを特徴とする。
【００１１】
さらに、本発明の一態様によるクロックデータリカバリ装置は、選択されたクロックと、外部から与えられたデータとを用いて、前記クロックに基づいて前記データのサンプリングを行い出力する受信回路と、前記受信回路からの出力を与えられ、前記データの位相情報を抽出し出力する位相検出回路と、前記位相検出回路から出力された前記データの位相情報を用いて、位相制御情報を出力するディジタルフィルタと、前記ディジタルフィルタから出力された前記位相制御情報に基づいて、前記クロックの位相制御に必要な制御信号を出力する制御回路と、前記基準クロックを与えられ、前記制御回路から出力された前記制御信号に基づいて生成した複数の前記クロックのうちいずれかを選択して前記選択されたクロックを前記受信回路に出力する請求項１乃至４のいずれかに記載の前記位相補間器とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明の位相補間器及びクロックデータリカバリ装置は、ミキサの総数を減らして回路面積、消費電力を低減させ、周波数特性を向上させることができる位相補間器及びクロックデータリカバリ装置を提供することを目的とする。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態による位相補間器及びクロックデータリカバリ装置について図面を参照して説明する。
【００１４】
（１）実施の形態１
本実施の形態１によるクロックデータリカバリ（Clock Data Recovery、以下ＣＤＲと略す）装置は、図１に示される構成を備えている。
【００１５】
このＣＤＲ装置は、受信回路１１、位相検出回路１２、ディジタルフィルタ１３、制御回路１４、位相補間器１５を備えている。
【００１６】
位相補間器１５から出力されたクロックと、外部から与えられたデータとが受信回路１１に入力され、クロックに基づいてデータのサンプリングを行い出力する。
【００１７】
受信回路１１からクロックに基づいてサンプリングされたデータが位相検出回路１２に出力され、データの位相情報を抽出し出力する。
【００１８】
ディジタルフィルタ１３は与えられた位相情報を用いて、位相制御に必要な情報を演算し出力する。
【００１９】
制御回路１４は、ディジタルフィルタ１３から出力された位相情報に基づいて、使用するクロックの位相を決定し制御信号を出力する。
【００２０】
位相補間器１５は、外部から与えられた基準クロックＲｅｆＣＬＫに対し、後述するようにそれぞれ異なる位相差を有する複数種類のクロックを生成し、制御回路１４から出力された制御信号に従っていずれかのクロックを選択して受信回路１１に出力する。
【００２１】
このような構成を備えたことにより、このＣＤＲ装置は、外部から入力されたデータをサンプリングする際に最適なクロックの位相が得られるように位相の調整を行うことができる。
【００２２】
ここで、本実施の形態１による位相補間器１５について、その構成を示した図２を参照して説明する。本実施の形態１では、基準クロックの１／４象限を４分割して４種類の位相差をそれぞれ有するクロックを出力する場合に相当する。
【００２３】
出力される４個のクロックＤ０、Ｄ２２．５、Ｄ４５、Ｄ６７．５は、基準クロックからの０度、２２．５度、４５度、６７．５度の位相差に相当する遅延を有する。さらに、２個分のミキサの遅延量２Ｄｃが位相差として出力クロックに加算される。
【００２４】
本実施の形態１による位相補間器は、１つのミキサに位相差調整機能を持たせるものでなく複数のミキサを組み合わせるものであって、各ミキサの構成が単純化されると共に、位相分割数が多い場合にもミキサ自体が発生させる遅延量を調整するためのミキサの数の増加を抑制することができるものである。
【００２５】
先ず、ミキサにクロックを入力した場合に生じる遅延量について検討する。図３（ａ）に示されたような、基準クロックから遅延量Ｄａを有する波形Ａを持つ基準クロックと、図３（ｂ）に示されたような基準クロックから遅延量Ｄｂを有する波形Ｂを持つ基準クロックとがミキサに入力された場合を考える。
【００２６】
理想上のミキサではミキサ自体により遅延が生じない。このため、図３（ｃ）に示されるように、１段目のミキサからの出力波形の基準クロックからの遅延量Ｄｏ１は、以下の（１）式のようである。
Ｄo１＝（Ｄｂ−Ｄａ）／２＋Ｄａ＝（Ｄｂ＋Ｄａ）／２（１）
【００２７】
また、２段目のミキサからの出力波形の基準クロックからの遅延量Ｄｏ２は（２）式のようである。
Ｄo２＝（（Ｄｂ＋Ｄａ）／２−Ｄａ）／２＋Ｄａ
＝（Ｄｂ＋３Ｄａ）／４（２）
【００２８】
しかし、現実のミキサにはミキサ自体により遅延量Ｄｃが生じる。このため、１段目のミキサからの出力波形の基準クロックからの遅延量Ｄｏ１は、図３（ｄ）に示されるように（３）式のように表される。
Ｄo１＝（Ｄｂ−Ｄａ）／２＋Ｄａ＋Ｄｃ
＝（Ｄｂ＋Ｄａ）／２＋Ｄｃ（３）
【００２９】
また、２段目のミキサからの出力波形の基準クロックからの遅延量Ｄｏ２は、（４）式のように表される。
Ｄo２＝（（Ｄｂ＋Ｄａ）／２＋Ｄｃ−Ｄａ）／２＋Ｄａ＋Ｄｃ
＝（Ｄｂ＋３Ｄａ）／４＋３／４Ｄｃ（４）
【００３０】
このように、段数を重ねる毎にミキサにより生じる遅延量Ｄｃが原因となって位相がずれていくため、遅延量を調整するためのミキサが必要となる。
【００３１】
ここで、ミキサに入力される２つのクロックのうちの一方のクロックＤｂに予めミキサ２個分の遅延量２Ｄｃを加えた場合について考える。この場合の１段目のミキサからの出力波形の基準クロックからの遅延量Ｄｏ１は、次のようである。
Ｄｏ１＝（Ｄｂ＋２Ｄｃ−Ｄａ）／２＋Ｄａ＋Ｄｃ
＝（Ｄｂ＋Ｄａ）／２＋２Ｄｃ（５）
【００３２】
さらに、２段目のミキサからの出力波形の基準クロックからの遅延量Ｄｏ１は（６）式のようである。
Ｄo２＝（（Ｄｂ＋Ｄａ）／２＋２Ｄｃ−Ｄａ）／２＋Ｄａ＋Ｄｃ
＝（Ｄｂ＋３Ｄａ）／４＋２Ｄｃ（６）
【００３３】
このように、ミキサの出力は常に理想の遅延量に２Ｄｃが加わったものとなる。
【００３４】
よって、このクロックを次段のミキサへの一方の入力とすれば、次段の出力にも２Ｄｃが加わり、遅延調整用のミキサが不要となりミキサの総数を減少させることができる。
【００３５】
図２に示された本実施の形態１による位相補間器は、ミキサＭ１〜Ｍ３、及びＭ１１〜Ｍ１３を備えており、ミキサの総数は６個である。ミキサＭ１〜Ｍ３は１／４象限を４分割するために必要なものであり、他のミキサＭ１１〜Ｍ１３はミキサ自体が有する遅延量の調整のために配置されたものである。
【００３６】
遅延量調整用のミキサＭ１１に、基準クロックからの遅延量が０度の位相差に相当するクロックが入力されてクロックＤ０＋Ｄｃが出力され、遅延量調整用のミキサＭ１２に入力される。ミキサＭ１２からクロックＤ０＋２Ｄｃが生成されて出力される。
【００３７】
ミキサＭ１に、基準クロックからの遅延量が０度の位相差に相当するクロックと、９０度の位相分だけ遅延されたクロックとがミキサＭ３１に入力され、４５度の位相分とミキサＭ３１の遅延量Ｄｃだけ遅延されたクロックＤ４５＋Ｄｃが生成されて出力される。このクロックが遅延調整用のミキサＭ１３に入力され、ミキサの遅延量Ｄｃのみが加算されたクロックＤ４５＋２Ｄｃが出力される。
【００３８】
この４５度の位相分の遅延量及び２個のミキサの遅延量を有するクロックＤ４５＋２Ｄｃを用いて、所望の分割数だけ分割するようにミキサを配置している。ミキサＭ２に、基準クロックからの遅延量が０度の位相差に相当するクロックＤ０とクロックＤ４５＋２Ｄｃとが入力され、遅延量が２２．５度の位相差に相当するクロックＤ２２．５＋２Ｄｃが出力される。ミキサＭ３に、基準クロックからの遅延量が９０度の位相差に相当するクロックＤ９０とクロックＤ４５＋２Ｄｃとが入力され、遅延量が６７．５度の位相差に相当するクロックＤ６７．５＋２Ｄｃが出力される。本実施の形態１では、６個のミキサにより位相補間器が構成される。
【００３９】
図４に、比較例１による位相補間器の構成を示す。この位相補間器では、上記実施の形態１のようなミキサに入力される２つのクロックのうちの一方のクロックに予めミキサ２個分の遅延量２Ｄｃを加えておくという手法が用いられていない。この結果、比較例１の位相補間器は、１／４象限を４分割するために必要なミキサＭ２１〜Ｍ２３の他に、遅延量調整用のミキサＭ３１〜Ｍ３４が配置されており総数が７個となっている。
【００４０】
上記実施の形態１の位相補間器はミキサの総数が６個であるため、比較例よりミキサを１個減少させることができる。これにより、回路面積を縮小し消費電力を低減させ、さらに配線容量を減少させることにより周波数特性を向上させることができる。これに伴い、上記実施の形態１のクロックデータリカバリ装置によれば、回路面積の縮小及び消費電力の低減、周波数特性の向上が可能である。
【００４１】
（２）実施の形態２
本発明の実施の形態２による位相補間器について説明する。本実施の形態２による位相補間器も上記実施の形態１と同様に、図１に示されたクロックデータリカバリ装置において用いられるものであり、本実施の形態２では１／４象限を１６分割する構成を備えている。
【００４２】
図５に示された本実施の形態２による位相補間器は、ミキサＭ４１〜Ｍ５５、Ｍ６１〜Ｍ６３を備えており、総数は１８個である。ミキサＭ４１〜Ｍ５５は１／４象限を１６分割するために必要なものであり、他のミキサＭ６１〜Ｍ６３はミキサ自体が有する遅延量の調整のために配置されたものである。
【００４３】
遅延量調整用のミキサＭ６１に、基準クロックからの遅延量が０度の位相差に相当するクロックが入力されてクロックＤ０＋Ｄｃが出力され、遅延量調整用のミキサＭ６２に入力される。ミキサＭ６２からクロックＤ０＋２Ｄｃが生成されて出力される。
【００４４】
ミキサＭ４１に、基準クロックからの遅延量が０度の位相差に相当するクロックＤ０と、９０度の位相分だけ遅延されたクロックＤ９０とがミキサＭ３１に入力され、４５度の位相分だけ遅延されたクロックＤ４５＋Ｄｃが生成されて出力される。このクロックが遅延調整用のミキサＭ６３に入力され、ミキサの遅延量Ｄｃのみが加算されたクロックＤ４５＋２Ｄｃが出力される。
【００４５】
この４５度の位相分の遅延量及び２個のミキサの遅延量を有するクロックＤ４５＋２Ｄｃを用いて、上記実施の形態１と同様に所望の分割数、ここでは８分割数だけミキサを配置している。
【００４６】
ミキサＭ４２に、基準クロックからの遅延量が０度のクロックＤ０とクロックＤ４５＋２Ｄｃとが入力され、クロックＤ２２．５＋２Ｄｃが出力される。ミキサＭ４４に、基準クロックからの遅延量が０度のクロックＤ０とクロックＤ２２．５＋２Ｄｃとが入力され、クロックＤ１１．２５＋２Ｄｃが出力される。ミキサＭ４８に、基準クロックからの遅延量が０度のクロックＤ０とクロックＤ１１．５＋２Ｄｃとが入力され、クロックＤ５．６２５＋２Ｄｃが出力される。
【００４７】
ミキサＭ４３に、基準クロックからの遅延量が９０度の位相に相当するクロックＤ９０とクロックＤ４５＋２Ｄｃとが入力され、クロックＤ６７．５＋２Ｄｃが出力される。ミキサＭ４７に、基準クロックからの遅延量が９０度の位相に相当するクロックＤ９０とクロックＤ６７．５＋２Ｄｃとが入力され、クロックＤ７８．７５＋２Ｄｃが出力される。ミキサＭＭ５５に、基準クロックからの遅延量が９０度の位相に相当するクロックＤ９０とクロックＤ７８．７５＋２Ｄｃとが入力され、クロックＤ８４．３７５＋２Ｄｃが出力される。
【００４８】
ミキサＭ４５に、基準クロックからの遅延量が０度の位相に相当するクロックＤ０と、ミキサＭ４３から出力されたクロックＤ６７．５＋２Ｄｃとが入力され、クロックＤ３３．７５＋２Ｄｃが出力される。ミキサＭ４９に、基準クロックからの遅延量が０度の位相に相当するクロックＤ０と、ミキサＭ４５から出力されたクロックＤ３３．７５＋２Ｄｃとが入力され、クロックＤ１６．８７５＋２Ｄｃが出力される。
【００４９】
ミキサＭ４６に、基準クロックからの遅延量が９０度の位相に相当するクロックＤ９０と、ミキサＭ４２から出力されたクロックＤ２２．５＋２Ｄｃとが入力され、クロックＤ５６．２５＋２Ｄｃが出力される。ミキサＭ５４に、基準クロックからの遅延量が９０度の位相に相当するクロックＤ９０と、ミキサＭ４６から出力されたクロックＤ５６．２５＋２Ｄｃとが入力され、クロックＤ７３．１２５＋２Ｄｃが出力される。
【００５０】
ミキサＭ５０に、基準クロックからの遅延量が０度の位相に相当するクロックＤ０と、ミキサＭ４６から出力されたクロックＤ５６．２５＋２Ｄｃとが入力され、クロックＤ２８．１２５＋２Ｄｃが出力される。ミキサＭ５１に、基準クロックからの遅延量が０度の位相に相当するクロックＤ０と、ミキサＭ４７から出力されたクロックＤ７８．７５＋２Ｄｃとが入力され、クロックＤ３９．３７５＋２Ｄｃが出力される。
【００５１】
ミキサＭ５２に、基準クロックからの遅延量が９０度の位相に相当するクロックＤ９０と、ミキサＭ４５から出力されたクロックＤ１１．２５＋２Ｄｃとが入力され、クロックＤ５０．６２５＋２Ｄｃが出力される。ミキサＭ５３に、基準クロックからの遅延量が９０度の位相に相当するクロックＤ９０と、ミキサＭ４４から出力されたクロックＤ３３．７５＋２Ｄｃとが入力され、クロックＤ６１．８７５＋２Ｄｃが出力される。
【００５２】
図６に、比較例２による位相補間器の構成を示す。この位相補間器では、上記実施の形態２のようなミキサに入力される２つのクロックのうちの一方のクロックに予めミキサ２個分の遅延量２Ｄｃを加えておくという手法が用いられていない。このため、比較例２の位相補間器は、１／４象限を１６分割するために必要なミキサＭ７１〜Ｍ８５の他に、遅延量調整用のミキサＭ９１〜Ｍ１０８が配置されており総数が３３個となっている。
【００５３】
上記実施の形態２の位相補間器は総数が１８個であるため、比較例２よりミキサを１５個減少させることが可能である。この結果、回路面積を縮小して消費電力を低減させ、さらに配線容量を減少させることにより周波数特性を向上させることができる。
【００５４】
尚、１／４象限を８分割する場合は、上記実施の形態１、２と同様の手法を用いることにより、１０個のミキサで位相補間器を構成することができる。しかし、上記比較例１、２と同様な手法により位相補間器を構成した場合には１６個のミキサが必要となり、本発明の適用により６個減少させることができる。
【００５５】
さらに、１／４象限を３２分割する場合は、本発明の適用により３４個のミキサで位相補間器の構成が可能であるが、上記比較例１、２と同様な手法で構成した場合は６６個のミキサが必要となる。このため、本発明の適用により３２個減少させることができる。このように、分割数の増加と共にミキサを減少させる効果をより大きく得ることができる。
【００５６】
上記比較例１、２の手法によれば、分割数の約２倍のミキサ（４分割の時７（＝４×２−１）個、８分割の時１６（＝８×２）個、１６分割のとき３３（１６×２＋１）個、３２分割のとき６６（３２×２＋２）個）が必要であるが、本発明を適用することにより分割数＋２個のミキサで位相補間器を構成することが可能である。
【００５７】
上記実施の形態はいずれも一例であって、本発明の技術的範囲内において様々に変形することが可能である。例えば、上記実施の形態２では、図５に示されたように１／４象限を１６分割する構成を備えている。ここで、ミキサＭ６１〜Ｍ６３、ミキサＭ４１〜Ｍ４７を備えることにより、１／４象限を８分割するために必要な構成を備えることができる。同様の手法を用いることで、１／４象限を３２分割、６４分割、１２８分割、…というように２のＮ乗（Ｎは３以上の整数）分割することが可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１によるクロックデータリカバリ装置の構成を示すブロック図。
【図２】同実施の形態１による位相補間器の構成を示す回路図。
【図３】同位相補間器で用いられるミキサの出力を示す説明図。
【図４】比較例１による位相補間器の構成を示す回路図。
【図５】本発明の実施の形態２による位相補間器の構成を示す回路図。
【図６】比較例２による位相補間器の構成を示す回路図。
【符号の説明】
【００５９】
１１受信回路
１２位相検出回路
１３ディジタルフィルタ
１４制御回路
１５位相補間器
Ｍ１〜Ｍ３、Ｍ１１〜Ｍ１３、Ｍ４１〜Ｍ５５、Ｍ６１〜Ｍ６３ミキサ

【特許請求の範囲】
【請求項１】
基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、前記基準クロックに対して位相差が０度の遅延量とミキサ２個分の遅延量とを有するクロックＤ０＋２Ｄｃを生成して出力する２つのミキサから成る第１のミキサ群と、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記基準クロックに対して位相差が４５度の遅延量とミキサ２個分の遅延量とを有するクロックＤ９０＋２Ｄｃを生成する２つのミキサから成る第２のミキサ群と、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０、前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０、前記基準クロックに対して位相差が４５度の遅延量とミキサ２個分の遅延量とを有するクロックＤ４５＋２Ｄｃのうち、いずれか２つを用いて位相差が所定角度の遅延量とミキサ２個分の遅延量とを有するクロックを生成して出力する少なくとも１つのミキサと、
を備えることを特徴とする位相補間器。
【請求項２】
基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋Ｄｃを出力する第１の遅延量調整用ミキサと、
前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋２Ｄｃを出力する第２の遅延量調整用ミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第１のミキサと、
前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第３の遅延量調整用ミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３の遅延量調整用ミキサからの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２２．５度の遅延量を有するクロックＤ２２．５＋２Ｄｃを出力する第２のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第３の遅延量調整用ミキサからの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６７．５度の遅延量を有するクロックＤ６７．５＋２Ｄｃを出力する第３のミキサと、
を備えることを特徴とする位相補間器。
【請求項３】
基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋Ｄｃを出力する第１の遅延量調整用ミキサと、
前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋２Ｄｃを出力する第２の遅延量調整用ミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第１のミキサと、
前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第３の遅延量調整用ミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２２．５度の遅延量を有するクロックＤ２２．５＋２Ｄｃを出力する第２のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が１１．２５度の遅延量を有するクロックＤ１１．２５＋２Ｄｃを出力する第３のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６７．５度の遅延量を有するクロックＤ６７．５＋２Ｄｃを出力する第４のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が７８．７５度の遅延量を有するクロックＤ７８．７５＋２Ｄｃを出力する第５のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が３３．７５度の遅延量を有するクロックＤ３３．７５＋２Ｄｃを出力する第６のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５６．２５度の遅延量を有するクロックＤ５６．２５＋２Ｄｃを出力する第７のミキサと、
を備えることを特徴とする位相補間器。
【請求項４】
基準クロックに対して位相差が０度の遅延量を有するクロックＤ０を与えられ、所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋Ｄｃを出力する第１の遅延量調整用ミキサと、
前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０＋２Ｄｃを出力する第２の遅延量調整用ミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０とを与えられ、前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第１のミキサと、
前記第１のミキサからの出力を与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が４５度の遅延量を有するクロックＤ４５＋２Ｄｃを出力する第３の遅延量調整用ミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２２．５度の遅延量を有するクロックＤ２２．５＋２Ｄｃを出力する第２のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が１１．２５度の遅延量を有するクロックＤ１１．２５＋２Ｄｃを出力する第３のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第３のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５．６２５度の遅延量を有するクロックＤ５．６２５＋２Ｄｃを出力する第４のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第３の遅延量調整用ミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６７．５度の遅延量を有するクロックＤ６７．５＋２Ｄｃを出力する第５のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が７８．７５度の遅延量を有するクロックＤ７８．７５＋２Ｄｃを出力する第６のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第６のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が８４．３７５度の遅延量を有するクロックＤ８４．３７５＋２Ｄｃを出力する第７のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第５のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が３３．７５度の遅延量を有するクロックＤ３３．７５＋２Ｄｃを出力する第８のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第８のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が１６．８７５度の遅延量を有するクロックＤ１６．８７５＋２Ｄｃを出力する第９のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第２のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５６．２５度の遅延量を有するクロックＤ５６．２５＋２Ｄｃを出力する第１０のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第１０のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が７３．１２５度の遅延量を有するクロックＤ７３．１２５＋２Ｄｃを出力する第１１のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第１０のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が２８．１２５度の遅延量を有するクロックＤ２８．１２５＋２Ｄｃを出力する第１２のミキサと、
前記基準クロックに対して位相差が０度の遅延量を有するクロックＤ０と、前記第６のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が３９．３７５度の遅延量を有するクロックＤ３９．３７５＋２Ｄｃを出力する第１３のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ９０と、前記第８のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が６１．８７５度の遅延量を有するクロックＤ６１．８７５＋２Ｄｃを出力する第１４のミキサと、
前記基準クロックに対して位相差が９０度の遅延量を有するクロックＤ０と、前記第３のミキサの出力とを与えられ、２倍の前記所定の遅延量Ｄｃを伴い、前記基準クロックに対して位相差が５０．６２５度の遅延量を有するクロックＤ５０．６２５＋２Ｄｃを出力する第１５のミキサと、
を備えることを特徴とする位相補間器。
【請求項５】
選択されたクロックと、外部から与えられたデータとを用いて、前記クロックに基づいて前記データのサンプリングを行い出力する受信回路と、
前記受信回路からの出力を与えられ、前記データの位相情報を抽出し出力する位相検出回路と、
前記位相検出回路から出力された前記データの位相情報を用いて、位相制御情報を出力するディジタルフィルタと、
前記ディジタルフィルタから出力された前記位相制御情報に基づいて、前記クロックの位相制御に必要な制御信号を出力する制御回路と、
前記基準クロックを与えられ、前記制御回路から出力された前記制御信号に基づいて生成した複数の前記クロックのうちいずれかを選択して前記選択されたクロックを前記受信回路に出力する請求項１乃至４のいずれかに記載の前記位相補間器と、
を備えることを特徴とするクロックデータリカバリ装置。

【図１】