信号伝送回路、スキュー補正方法及び画像読取装置
【課題】様々なビットパターンのデータ信号において生じるスキューの進みと遅れのバランスを調整することができる信号伝送回路、スキュー補正方法及び画像読取装置を提供する。
【解決手段】信号伝送回路１００は、クロック信号ＣＬＫ及びデータ信号ＤＡＴＡをパラレルの信号ラインを介して個別に送受信する送信部１１０及び受信部１２０とを備え、データ信号ＤＡＴＡが送信される信号ラインには、信号ラインが延長されてなる遅延部１２５が設けられる。遅延部１２５の遅延量は、受信したＨ／Ｌトグル信号（ＨとＬが交互に繰り返される信号）ＨＬＴとクロック信号ＣＬＫとの時間差平均に基づいて定められる。遅延部１２５の遅延量をこのように調整することで様々なビットパターンのデータ信号ＤＡＴＡで生じるスキューの進みと遅れのバランスを調整し、全体的なスキュー補正量を抑制する。
【解決手段】信号伝送回路１００は、クロック信号ＣＬＫ及びデータ信号ＤＡＴＡをパラレルの信号ラインを介して個別に送受信する送信部１１０及び受信部１２０とを備え、データ信号ＤＡＴＡが送信される信号ラインには、信号ラインが延長されてなる遅延部１２５が設けられる。遅延部１２５の遅延量は、受信したＨ／Ｌトグル信号（ＨとＬが交互に繰り返される信号）ＨＬＴとクロック信号ＣＬＫとの時間差平均に基づいて定められる。遅延部１２５の遅延量をこのように調整することで様々なビットパターンのデータ信号ＤＡＴＡで生じるスキューの進みと遅れのバランスを調整し、全体的なスキュー補正量を抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送回路、スキュー補正方法及び画像読取装置に関する。
【背景技術】
【０００２】
原稿の画像を読み取った高解像度の画像データを画像処理する画像読取装置においては、画像データ等のデジタル信号を高速で伝送するため内部バスなどにＬＶＤＳ（Low Voltage Differential Signaling）方式の信号伝送回路が用いられている。かかる信号伝送回路においては、データの伝送レートの高速化に伴いクロック信号とデータ信号とのタイミングがずれるスキューの増加が問題となる。
【０００３】
ＬＶＤＳ方式でシリアル信号に変調されたデータ信号のビット間のスキューを抑制するために、例えば特許文献１には、伝送されたデータ信号に対しそれぞれ異なる位相調整を行う複数のレシーバ回路と、入力信号が変化しない期間の長さを検知するパターン検知回路と、パターン検知回路の検出結果に応じて前記レシーバ回路の出力のいずれかを選択する信号選択回路を備えた入力バッファ回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１７４６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、様々なビットパターンのデータ信号において生じるスキューの進みと遅れのバランスを調整することができる信号伝送回路、スキュー補正方法及び画像読取装置を提供することにある。
【課題を解決するための手段】
【０００６】
［１］クロック信号及びデータ信号をパラレルの信号ラインを介して個別に送信する送信部と、前記送信部から送信される前記クロック信号及びデータ信号をそれぞれ受信する受信部と、前記送信部と前記受信部との間で前記データ信号が送信される前記信号ラインに設けられる遅延量が調整可能な遅延部と、を備える信号伝送回路。
【０００７】
［２］前記遅延部の遅延量は、前記クロック信号に対する前記データ信号の平均的な時間差に基づいて定められる、前記［１］に記載の信号伝送回路。
【０００８】
［３］前記遅延部は、前記クロック信号が送信される前記信号ラインよりも前記データ信号の長さが延長された延長部からなる、、前記［１］又は［２］に記載の信号伝送回路。
【０００９】
［４］パラレルの信号ラインを介して個別に送信され受信部で受信されるクロック信号とデータ信号との時間差を予め測定する第１のステップと、測定された前記時間差に基づいて、前記データ信号が送信される前記信号ラインに設けられる遅延部の遅延量を調整する第２のステップと、受信部で受信されるクロック信号と前記遅延部を通して遅延されたデータ信号とを同期させる第３のステップと、を備えるスキュー補正方法。
【００１０】
［５］前記第１のステップでは、高電位と低電位が交互に繰り返されるトグル信号を仮のデータ信号として前記受信部が受信することにより前記時間差を測定する、前記［４］に記載のスキュー補正方法。
【００１１】
［６］原稿の画像を読み取る画像読取部と、前記画像読取部を制御しかつ前記画像読取部が読み取った画像を処理する画像読取制御部とを備え、前記画像読取制御部の内部バスに前記［１］乃至［３］の何れかに記載の信号伝送回路が配された画像読取装置。
【発明の効果】
【００１２】
請求項１、２、４及び５に記載の発明によれば、様々なビットパターンのデータ信号において生じるスキューの進みと遅れのバランスを調整することができ、スキュー補正量を抑制することができる。
【００１３】
請求項３に記載の発明によれば、上記効果に加え、遅延部を簡素な構成で実現することができる。
【００１４】
請求項６に記載の発明によれば、画像読取制御部内の信号伝送回路において、様々なビットパターンのデータ信号において生じるスキューの進みと遅れのバランスを調整することができ、スキュー補正量を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１の実施の形態に係る信号伝送回路の構成を示すブロック図である。
【図２】図２は、図１に示した受信部の回路構成を示すブロック図である。
【図３】図３（ａ）乃至（ｄ）は、クロック信号に対する位相遅れ又は位相進みが極端に生じるデータ信号のビットパターンをそれぞれ示すタイムチャートである。
【図４】図４は、遅延部の遅延量の選定に用いるＨ／Ｌトグル信号の波形を示す図である。
【図５】図５（ａ）は、遅延部の遅延量が実質的にゼロの状態でスキュー量を測定した結果を例示する図である。図５（ｂ）は、遅延部の遅延量を調整した後に測定されるスキュー量の結果を例示する図である。
【図６】図６は、本発明の第２の実施の形態に係る受信部の回路構成を示すブロック図である。
【図７】図７は、本発明の第３の実施の形態に係る信号伝送回路の構成を示すブロック図である。
【図８】図８は、本発明の第４の実施の形態に係る画像読取装置の構成例を示す図である。
【図９】図９は、図８に示した画像読取装置の制御システムの構成を例示するブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施の形態について図面を参照しながら説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
【００１７】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る信号伝送回路１００の構成を示すブロック図である。信号伝送回路１００は、信号の送信部１１０と受信部１２０とを備える。
【００１８】
送信部１１０は、クロック源１１１と、分周部１１２と、クロック出力バッファ１１３と、データ変調部１１４と、データ出力バッファ１１５とを備える。
【００１９】
クロック源１１１は、パラレルに分割した伝送ラインの１レーンにおける１ｂｉｔの信号伝送に必要な基準クロックＳＣＬＫを出力する。
【００２０】
分周部１１２は、クロック源１１１からの基準クロックＳＣＬＫを８分周した、例えば７２ＭＨｚのクロック信号ＣＬＫをクロック出力バッファ１１３に出力するとともに、基準クロックＳＣＬＫを１クロックごとに位相シフトしたシフト信号をデータ変調部１１４に出力する。
【００２１】
データ変調部１１４は、分周部１１２からのシフト信号に同期して、１レーン当たり例えば７ｂｉｔのデジタル信号を基準クロックＳＣＬＫずつシフトさせた時間位置に各ｂｉｔのデータを順次割り当てることで、デジタル信号をシリアルのデータ信号ＤＡＴＡに変調する。そして、データ変調部１１４は、その変調したデータ信号ＤＡＴＡをデータ出力バッファ１１５に出力する。ここで、データ信号ＤＡＴＡの時間長は、クロック信号ＣＬＫの１周期に相当する。
【００２２】
クロック出力バッファ１１３は、クロック信号ＣＬＫをクロックライン１３１に差動出力する。データ出力バッファ１１５は、データ信号ＤＡＴＡをデータライン１３２に差動出力する。
【００２３】
次に、受信部１２０は、クロック入力バッファ１２１と、データ入力バッファ１２２と、同期調整部１２３と、データ復調部１２４と、遅延部１２５とを備える。ここで、図２は、受信部１２０の回路構成を示すブロック図である。
【００２４】
クロック入力バッファ１２１は、クロックライン１３１を介して伝送されてきたクロック信号ＣＬＫの差動信号を受信し、同期調整部１２３に出力する。
【００２５】
データ入力バッファ１２２は、データライン１３２を介して伝送されてきたデータ信号ＤＡＴＡを受信し、遅延部１２５に出力する。
【００２６】
同期調整部１２３は、クロック入力バッファ１２１で受信されたクロック信号ＣＬＫと、データ入力バッファ１２２で受信され遅延部１２５を通して遅延されたデータ信号ＤＡＴＡとの位相差を比較し、その位相差に基づくラッチ信号をデータ復調部１２４に出力する。データ復調部１２４は、同期調整部１２３とともにＰＬＬ（Phase Locked Loop）回路を構成し、クロック信号ＣＬＫとデータ信号ＤＡＴＡとを同期させるスキュー補正を行う。そして、データ復調部１２４は、データ信号ＤＡＴＡの時間軸に割り当てられたｂｉｔデータを順次ラッチすることで、例えば７ｂｉｔのデジタルのデータに復調する。
【００２７】
遅延部１２５は、図２に示されるように、受信部１２０が形成されるチップにおいて、複数回蛇行する配線パターンからなるデータラインの延長部により構成される。遅延部１２５は、当初は短絡して形成され（実質的に遅延量がゼロ）、レーザ等のトリミングにより遅延量（遅延時間）が増す方向に調整可能とされている。すなわち、次に説明される方法で選定される遅延量だけデータ信号ＤＡＴＡに遅れが生じるように、クロックラインよりもラインが長くトリミングされる。遅延部１２５の遅延量が調整されることにより、クロック信号ＣＬＫに対する様々なビットパターンのデータ信号ＤＡＴＡに生じる遅れと進み位相のバランスが調整され、同期調整部１２３によるスキュー補正量が全体的に抑制される。
【００２８】
（遅延部における遅延量の調整方法）
図３（ａ）乃至（ｄ）は、データ伝送されるデータ信号ＤＡＴＡにおいて、クロック信号ＣＬＫに対する位相遅れ又は位相進みが極端に生じるビットパターンをそれぞれ示すタイムチャートである。なお、図３において、信号の高い位置を高電位Ｈとし、信号の低い位置を低電位Ｌとする（図４において同じ）。
【００２９】
例えば図３（ａ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＨであり、その前にＬの状態が少なくとも２ｂｉｔ以上続くデータ信号ＤＡＴＡのビットパターンＰ１が示されている。このようなビットパターンＰ１のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常遅れを生じる。ここでは、このビットパターンＰ１のデータ信号ＤＡＴＡによる遅れ時間をＴｄ１とする。
【００３０】
図３（ｂ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＬであり、その前の１ｂｉｔのみがＨであるデータ信号ＤＡＴＡのビットパターンＰ２が示されている。このようなビットパターンＰ２のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常速く立ち下る。ここでは、このビットパターンＰ２のデータ信号ＤＡＴＡによる進み時間をＴｌ１とする。
【００３１】
また、図３（ｃ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＬであり、その前にＨの状態が少なくとも２ｂｉｔ以上続くデータ信号ＤＡＴＡのビットパターンＰ３が示されている。このようなビットパターンＰ３のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常遅れを生じる。ここでは、このビットパターンＰ３のデータ信号ＤＡＴＡによる遅れ時間をＴｄ２とする。
【００３２】
また、図３（ｄ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＨであり、その前の１ｂｉｔのみがＬであるデータ信号ＤＡＴＡのビットパターンＰ４が示されている。このようなビットパターンＰ４のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常速く立ち上がる。ここでは、このビットパターンＰ４のデータ信号ＤＡＴＡによる進み時間をＴｌ２とする。
【００３３】
このように、データ信号ＤＡＴＡのビットパターンに応じてクロック信号ＣＬＫに対するデータ信号ＤＡＴＡの時間差（位相遅れ又は位相進みのスキュー量）が生じるが、その量は実際に送られてくるデータ信号ＤＡＴＡのビットパターンや伝送レートによってまちまちである。そこで、本実施の形態では、図４に示されるような１ｂｉｔずつＨとＬが交互に繰り返される波形のＨ／Ｌトグル信号ＨＬＴをダミーのデータ信号ＤＡＴＡとして用いて、信号伝送回路１００における平均的なスキュー量（時間差）を予め測定する。そして、その平均的なスキュー量に基づいて遅延部１２５における遅延量を選定する。
【００３４】
図５（ａ）は、遅延部１２５が調整される前の短絡した状態（実質的に遅延量がゼロ）で、各ビットパターンにおけるスキュー量を測定した結果の一例である。この例では、Ｈ／Ｌトグル信号ＨＬＴを用いた場合、クロック信号ＣＬＫに対して平均で約１００ｐｓｅｃ（１０−１０秒）の位相進みが生じている。また、ビットパターンＰ１とＰ３のデータ信号ＤＡＴＡの場合には、２０〜１８０ｐｓｅｃの位相遅れが生じ、ビットパターンＰ２とＰ４のデータ信号ＤＡＴＡの場合には、１５０〜３００ｐｓｅｃの位相進みが生じることがわかる。
【００３５】
図５（ｂ）は、同じ信号伝送回路１００において、遅延部１２５の遅延量を調整した後のスキュー量を測定した結果の例である。本実施の形態では、遅延部１２５が調整される前の測定結果（図５（ａ））に基づいて、Ｈ／Ｌトグル信号ＨＬＴにおけるスキュー量の平均である１００ｐｓｅｃが遅延部１２５の遅延量として選定される。なお、遅延部１２５の遅延量の調整のためにスキュー量の平均値を測定する際には、統計学上十分に信頼できる数だけサンプリングすることが望ましい。
【００３６】
そして、遅延部１２５は、図２に示されたような蛇行する配線パターンの短絡部をレーザ等でトリミングすることで、データラインの長さに基づく遅延量（遅延時間）が調整される。遅延量が調整された遅延部１２５により、様々なビットパターンで送られてくるデータ信号ＤＡＴＡが一様にその遅延時間だけ遅延することとなる。その結果、図５（ｂ）に示されるように、各パターンのデータ信号ＤＡＴＡに生じるスキューの進みと遅れのオフセットのバランスが全体的に調整される。したがって、遅延量が調整された後はどのようなビットパターンのデータ信号ＤＡＴＡが伝送されたとしても、後段の同期調整部１２３においてなされるスキュー補正の補正量を従来よりも少なくすることができる。
【００３７】
なお、図３に示したようなクロック信号ＣＬＫに対する位相遅れ又は位相進みが極端に生じるビットパターンＰ１乃至Ｐ４のダミーのデータ信号ＤＡＴＡを用いて信号伝送回路１００におけるスキュー量（Ｔｄ１，Ｔｌ１，Ｔｄ２，Ｔｌ２）の平均を測定し、その平均値を遅延部１２５の遅延量に選定してもよい。
【００３８】
［第２の実施の形態］
図６は、本発明の第２の実施の形態に係る受信部１２０の回路構成を示すブロック図である。この第２の実施の形態では、データ入力バッファ１２２の出力段に遅延素子を直列に複数配置した遅延部１２６が設けられる。
【００３９】
遅延部１２６は、当初全ての遅延素子が短絡した状態（実質的に遅延量がゼロ）で形成され、レーザ等のトリミングにより遅延素子ごとに短絡部が切断されて遅延量が増す方向に調整可能とされている。遅延部１２６の遅延量の調整に際しては、はじめに遅延部１２６の遅延量が実質的にゼロの状態でＨ／Ｌトグル信号ＨＬＴを受信し、クロック信号ＣＬＫに対するＨ／Ｌトグル信号ＨＬＴの時間差（進み位相）を測定する。そして、その時間差の平均値を遅延部１２６の遅延量として選定する。
【００４０】
次に、選定された遅延量に相当する数だけ遅延部１２６の短絡部を遅延素子ごとにトリミングして切断することで、遅延部１２６の遅延量を調整する。なお、第１の実施の形態と同様に、図３に示したクロック信号ＣＬＫに対する位相遅れ又は位相進みが極端に生じるビットパターンＰ１乃至Ｐ４のダミーのデータ信号ＤＡＴＡを用いてスキュー量（Ｔｄ１，Ｔｌ１，Ｔｄ２，Ｔｌ２）の平均を測定し、その平均値を遅延部１２６の遅延量に選定してもよい。
【００４１】
［第３の実施の形態］
図７は、本発明の第３の実施の形態に係る信号伝送回路１００の構成を示すブロック図である。この第３の実施の形態では、データ出力バッファ１１５とデータ入力バッファ１２２とを接続するデータライン１３２の途中に遅延部１２７が設けられる。
【００４２】
遅延部１２７は、例えばデータライン１３２に設けた配線や信号ケーブルの延長部として形成することができる。また、上述した第１又は第２の実施の形態と同様にチップ上のトリミングが可能な配線パターンとして遅延部１２７を構成してもよい。遅延部１２７を構成する配線の延長部分の長さは、第１の実施の形態と同様にＨ／Ｌトグル信号ＨＬＴ、又は、図３に示したビットパターンＰ１乃至Ｐ４のデータ信号ＤＡＴＡにより測定されるスキュー量（Ｔｄ１，Ｔｌ１，Ｔｄ２，Ｔｌ２）の平均値に基づいて選定される。
【００４３】
［第４の実施の形態］
図８は、本発明の第４の実施の形態に係る画像読取装置１の構成例を示す図である。画像読取装置１は、原稿２０を搬送する原稿搬送部２と、原稿２０の表面２０ａの画像を読み取る表面画像読取部３と、原稿搬送部２に設けられ原稿２０の裏面２０ｂの画像を読み取る裏面画像読取部４とを備える。
【００４４】
（原稿搬送部）
原稿搬送部２は、画像が記録された原稿２０が配置される給紙台２１と、搬送された原稿２０が排出される排紙台２２と、原稿２０を給紙台２１から排紙台２２へ搬送する搬送機構２３とを備える。
【００４５】
搬送機構２３は、給紙台２１に配置された複数の原稿２０の束から原稿２０を１枚ずつ分離する分離ロール２３０と、分離した原稿２０を搬送する搬送ロール２３１と、原稿２０を表面画像読取部３に搬送する読取ロール２３２と、原稿２０を裏面画像読取部４に案内する案内ロール２３３と、原稿２０を排紙台２２に排出する排出ロール２３４とを備える。
【００４６】
（表面画像読取部）
表面画像読取部３は、照明光を発生する光源３０と、光源３０からの照明光を第１又は第２の読取領域３ａ，３ｂに導く導光体３１と、光源３０からの照明光が第１又は第２の読取領域３ａ，３ｂにおける原稿２０の表面２０ａで反射した反射光を反射する第１乃至第３のミラー３２Ａ〜３２Ｃと、第１乃至第３のミラー３２Ａ〜３２Ｃに導かれた反射光を集光する縮小光学系のレンズ３３と、レンズ３３により集光された光を受光する受光部の一例であるＣＣＤ(Charge Coupled Device)センサ３４とを備える。
【００４７】
また、表面画像読取部３は、光源３０、導光体３１、第１乃至第３のミラー３２Ａ〜３２Ｃ、レンズ３３，及びＣＣＤセンサ３４を収容する筐体３５を有し、筐体３５の上部にはプラテンガラス等の光透過性の部材からなる原稿配置台３６を設けている。
【００４８】
光源３０、導光体３１及び第１のミラー３２Ａは、矢印Ａで示す副走査方向に移動可能な第１のキャリッジ３７Ａに固定され、第２のミラー３２Ｂ及び第３のミラー３２Ｃは、第２のキャリッジ３７Ｂに固定される。原稿配置台３６上の原稿面からＣＣＤセンサ３４の受光面までの光路長が常に一定に保持されるように、第２のキャリッジ３７Ｂは、第１のキャリッジ３７Ａの１／２の移動量で副走査方向Ａに移動可能に構成されている。第１及び第２のキャリッジ３７Ａ、３７Ｂは、原稿配置台３６に配置された原稿２０の表面２０ａの画像を読み取るときに、不図示のモータからなる駆動部３９により副走査方Ａに移動するように構成される。
【００４９】
原稿配置台３６の第１の読取領域３ａの両端部には、第１及び第２の白基準板３８Ａ、３８Ｂが設けられ、第２の読取領域３ｂの近傍には主走査方向Ｂに沿って第３の白基準板３８Ｃが設けられている。第１乃至第３の白基準板３８Ａ〜３８Ｃは、例えば白色の樹脂板、白塗装された金属板等を用いることができる。
【００５０】
（裏面画像読取部）
裏面画像読取部４は、固定密着型のイメージセンサ（ＣＩＳ:Compact Image Sensor）４０を備えており、原稿が搬送される読取位置に白色の白基準板４９がイメージセンサ４０に対向して設けられる。白基準板４９は、画像のシェーディング補正等に用いる白基準データを得るための基準板であり、例えば白色の樹脂板又は白色に塗装された金属板等を用いることができる。
【００５１】
イメージセンサ４０は、原稿２０の裏面２０ｂに照明光を照射する光源４１と、光源４１からの照明光が原稿２０の裏面２０ｂで反射した反射光を集光するロッドレンズアレイ４２と、ロッドレンズアレイ４２により集光された反射光を受光するラインセンサ４３と、ラインセンサ４３が実装される基板４５とを備えて構成される。
【００５２】
イメージセンサ４０の光源４１としては、主走査方向に沿って配列された複数のＬＥＤ（Light Emitting Diode）が用いられる。ロッドレンズアレイ４２は、多数の円柱状の単一レンズが同じ径方向に密着してライン状に配列されてなる撮像用のレンズからなる。
【００５３】
ラインセンサ４３には、例えば１６〜２４個のセンサチップ４３１が基板４４上に実装される。また、１つのセンサチップ４３１には、例えば３０４個の光電変換素子４３１ａが同一のＣＭＯＳ(Complementary Metal-Oxide Semiconductor)プロセスで形成される。
【００５４】
（制御系）
図９は、画像読取装置１の制御システムの構成を例示するブロック図である。画像読取装置１における主な動作制御は画像読取制御装置１０により行われる。画像読取制御装置１０は、表面画像読取部３の駆動及び原稿２０の表面２０ａの読み取りを制御する表面画像読取制御部３００と、裏面画像読取部４による原稿２０の裏面２０ｂの読み取りを制御する裏面画像読取制御部４００と、画像読取装置１の全体を統括して制御するコントローラ５００とを備える。
【００５５】
コントローラ５００には、ユーザによる画像の読み取り指示等の操作を受け付ける操作パネル１４と、読み取り指示等に応じて搬送機構２３の分離ロール２３０、搬送ロール２３１、読取ロール２３２、案内ロール２３３、排出ロール２３４等を駆動する搬送機構駆動部２４が接続される。
【００５６】
表面画像読取制御部３００には、表面画像読取部３の光源３０、第１及び第２のキャリッジ３７Ａ，３７Ｂを駆動する駆動部３９及びＣＣＤセンサ３４が接続される。
【００５７】
裏面画像読取制御部４００には、裏面画像読取部４のイメージセンサ４０に備えられる光源４１及びラインセンサ４３が接続される。
【００５８】
この第４の実施の形態では、表面画像読取制御部３００及び裏面画像読取制御部４００の内部バスに上述した第１乃至第３の実施の形態に係る信号伝送回路１００が適用される。また、表面画像読取部３と表面画像読取制御部３００との間、裏面画像読取部４と裏面画像読取制御部４００との間、又はコントローラ５００と表面画像読取制御部３００若しくは裏面画像読取制御部４００との間のデータ伝送系に第１乃至第４の実施の形態に係る信号伝送回路１００を適用することもできる。
【００５９】
以上、本発明の好適な実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々の変形・応用が可能である。例えば、画像読取部が生成するＲＧＢの画像データ信号を画像読取装置の外部に設けた画像処理装置へデータ伝送する場合や、画像読取装置から画像形成装置へのデータ伝送系にも適用できる。
【符号の説明】
【００６０】
１…画像読取装置、２…原稿搬送部、３…表面画像読取部、３ａ…第１の読取領域、３ｂ…第２の読取領域、４…裏面画像読取部、５…画像形成装置、５Ａ…本体部、６…画像形成部、７…トレイ部、１０…画像読取制御装置、１４…操作パネル、１７…原稿カバー、２０…原稿、２０ａ…表面、２０ｂ…裏面、２１…給紙台、２２…排紙台、２３…搬送機構、２４…搬送機構駆動部、３０…光源、３１…導光体、３２Ａ…第１のミラー、３２Ｂ…第２のミラー、３２Ｃ…第３のミラー、３３…レンズ、３４…ＣＣＤセンサ、３５…筐体、３６…原稿配置台、３７Ａ…第１のキャリッジ、３７Ｂ…第２のキャリッジ、３８Ａ〜３８Ｃ…白基準板、３９…駆動部、４０…イメージセンサ、４１…光源、４２…ロッドレンズアレイ、４３…ラインセンサ、４４…基板、４９…白基準板、１００…信号伝送回路、１１０…送信部、１１１…クロック源、１１２…分周部、１１３…クロック出力バッファ、１１４…データ変調部、１１５…データ出力バッファ、１２０…受信部、１２１…クロック入力バッファ、１２２…データ入力バッファ、１２３…同期調整部、１２４…データ復調部、１２５，１２６，１２７…遅延部、１３１…クロックライン、１３２…データライン、２３０…分離ロール、２３１…搬送ロール、２３２…読取ロール、２３３…案内ロール、２３４…排出ロール、３００…表面画像読取制御部、４００…裏面画像読取制御部、４３１…センサチップ、４３１ａ…光電変換素子、５００…コントローラ、ＣＬＫ…クロック信号、ＤＡＴＡ…データ信号、ＨＬＴ…Ｈ／Ｌトグル信号、Ｐ１，Ｐ２，Ｐ３，Ｐ４…データ信号のビットパターン、ＳＣＬＫ…基準クロック、Ｔｄ１，Ｔｄ２…遅れ時間、Ｔｌ１，Ｔｌ２…進み時間
【技術分野】
【０００１】
本発明は、信号伝送回路、スキュー補正方法及び画像読取装置に関する。
【背景技術】
【０００２】
原稿の画像を読み取った高解像度の画像データを画像処理する画像読取装置においては、画像データ等のデジタル信号を高速で伝送するため内部バスなどにＬＶＤＳ（Low Voltage Differential Signaling）方式の信号伝送回路が用いられている。かかる信号伝送回路においては、データの伝送レートの高速化に伴いクロック信号とデータ信号とのタイミングがずれるスキューの増加が問題となる。
【０００３】
ＬＶＤＳ方式でシリアル信号に変調されたデータ信号のビット間のスキューを抑制するために、例えば特許文献１には、伝送されたデータ信号に対しそれぞれ異なる位相調整を行う複数のレシーバ回路と、入力信号が変化しない期間の長さを検知するパターン検知回路と、パターン検知回路の検出結果に応じて前記レシーバ回路の出力のいずれかを選択する信号選択回路を備えた入力バッファ回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１７４６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、様々なビットパターンのデータ信号において生じるスキューの進みと遅れのバランスを調整することができる信号伝送回路、スキュー補正方法及び画像読取装置を提供することにある。
【課題を解決するための手段】
【０００６】
［１］クロック信号及びデータ信号をパラレルの信号ラインを介して個別に送信する送信部と、前記送信部から送信される前記クロック信号及びデータ信号をそれぞれ受信する受信部と、前記送信部と前記受信部との間で前記データ信号が送信される前記信号ラインに設けられる遅延量が調整可能な遅延部と、を備える信号伝送回路。
【０００７】
［２］前記遅延部の遅延量は、前記クロック信号に対する前記データ信号の平均的な時間差に基づいて定められる、前記［１］に記載の信号伝送回路。
【０００８】
［３］前記遅延部は、前記クロック信号が送信される前記信号ラインよりも前記データ信号の長さが延長された延長部からなる、、前記［１］又は［２］に記載の信号伝送回路。
【０００９】
［４］パラレルの信号ラインを介して個別に送信され受信部で受信されるクロック信号とデータ信号との時間差を予め測定する第１のステップと、測定された前記時間差に基づいて、前記データ信号が送信される前記信号ラインに設けられる遅延部の遅延量を調整する第２のステップと、受信部で受信されるクロック信号と前記遅延部を通して遅延されたデータ信号とを同期させる第３のステップと、を備えるスキュー補正方法。
【００１０】
［５］前記第１のステップでは、高電位と低電位が交互に繰り返されるトグル信号を仮のデータ信号として前記受信部が受信することにより前記時間差を測定する、前記［４］に記載のスキュー補正方法。
【００１１】
［６］原稿の画像を読み取る画像読取部と、前記画像読取部を制御しかつ前記画像読取部が読み取った画像を処理する画像読取制御部とを備え、前記画像読取制御部の内部バスに前記［１］乃至［３］の何れかに記載の信号伝送回路が配された画像読取装置。
【発明の効果】
【００１２】
請求項１、２、４及び５に記載の発明によれば、様々なビットパターンのデータ信号において生じるスキューの進みと遅れのバランスを調整することができ、スキュー補正量を抑制することができる。
【００１３】
請求項３に記載の発明によれば、上記効果に加え、遅延部を簡素な構成で実現することができる。
【００１４】
請求項６に記載の発明によれば、画像読取制御部内の信号伝送回路において、様々なビットパターンのデータ信号において生じるスキューの進みと遅れのバランスを調整することができ、スキュー補正量を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１の実施の形態に係る信号伝送回路の構成を示すブロック図である。
【図２】図２は、図１に示した受信部の回路構成を示すブロック図である。
【図３】図３（ａ）乃至（ｄ）は、クロック信号に対する位相遅れ又は位相進みが極端に生じるデータ信号のビットパターンをそれぞれ示すタイムチャートである。
【図４】図４は、遅延部の遅延量の選定に用いるＨ／Ｌトグル信号の波形を示す図である。
【図５】図５（ａ）は、遅延部の遅延量が実質的にゼロの状態でスキュー量を測定した結果を例示する図である。図５（ｂ）は、遅延部の遅延量を調整した後に測定されるスキュー量の結果を例示する図である。
【図６】図６は、本発明の第２の実施の形態に係る受信部の回路構成を示すブロック図である。
【図７】図７は、本発明の第３の実施の形態に係る信号伝送回路の構成を示すブロック図である。
【図８】図８は、本発明の第４の実施の形態に係る画像読取装置の構成例を示す図である。
【図９】図９は、図８に示した画像読取装置の制御システムの構成を例示するブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施の形態について図面を参照しながら説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
【００１７】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る信号伝送回路１００の構成を示すブロック図である。信号伝送回路１００は、信号の送信部１１０と受信部１２０とを備える。
【００１８】
送信部１１０は、クロック源１１１と、分周部１１２と、クロック出力バッファ１１３と、データ変調部１１４と、データ出力バッファ１１５とを備える。
【００１９】
クロック源１１１は、パラレルに分割した伝送ラインの１レーンにおける１ｂｉｔの信号伝送に必要な基準クロックＳＣＬＫを出力する。
【００２０】
分周部１１２は、クロック源１１１からの基準クロックＳＣＬＫを８分周した、例えば７２ＭＨｚのクロック信号ＣＬＫをクロック出力バッファ１１３に出力するとともに、基準クロックＳＣＬＫを１クロックごとに位相シフトしたシフト信号をデータ変調部１１４に出力する。
【００２１】
データ変調部１１４は、分周部１１２からのシフト信号に同期して、１レーン当たり例えば７ｂｉｔのデジタル信号を基準クロックＳＣＬＫずつシフトさせた時間位置に各ｂｉｔのデータを順次割り当てることで、デジタル信号をシリアルのデータ信号ＤＡＴＡに変調する。そして、データ変調部１１４は、その変調したデータ信号ＤＡＴＡをデータ出力バッファ１１５に出力する。ここで、データ信号ＤＡＴＡの時間長は、クロック信号ＣＬＫの１周期に相当する。
【００２２】
クロック出力バッファ１１３は、クロック信号ＣＬＫをクロックライン１３１に差動出力する。データ出力バッファ１１５は、データ信号ＤＡＴＡをデータライン１３２に差動出力する。
【００２３】
次に、受信部１２０は、クロック入力バッファ１２１と、データ入力バッファ１２２と、同期調整部１２３と、データ復調部１２４と、遅延部１２５とを備える。ここで、図２は、受信部１２０の回路構成を示すブロック図である。
【００２４】
クロック入力バッファ１２１は、クロックライン１３１を介して伝送されてきたクロック信号ＣＬＫの差動信号を受信し、同期調整部１２３に出力する。
【００２５】
データ入力バッファ１２２は、データライン１３２を介して伝送されてきたデータ信号ＤＡＴＡを受信し、遅延部１２５に出力する。
【００２６】
同期調整部１２３は、クロック入力バッファ１２１で受信されたクロック信号ＣＬＫと、データ入力バッファ１２２で受信され遅延部１２５を通して遅延されたデータ信号ＤＡＴＡとの位相差を比較し、その位相差に基づくラッチ信号をデータ復調部１２４に出力する。データ復調部１２４は、同期調整部１２３とともにＰＬＬ（Phase Locked Loop）回路を構成し、クロック信号ＣＬＫとデータ信号ＤＡＴＡとを同期させるスキュー補正を行う。そして、データ復調部１２４は、データ信号ＤＡＴＡの時間軸に割り当てられたｂｉｔデータを順次ラッチすることで、例えば７ｂｉｔのデジタルのデータに復調する。
【００２７】
遅延部１２５は、図２に示されるように、受信部１２０が形成されるチップにおいて、複数回蛇行する配線パターンからなるデータラインの延長部により構成される。遅延部１２５は、当初は短絡して形成され（実質的に遅延量がゼロ）、レーザ等のトリミングにより遅延量（遅延時間）が増す方向に調整可能とされている。すなわち、次に説明される方法で選定される遅延量だけデータ信号ＤＡＴＡに遅れが生じるように、クロックラインよりもラインが長くトリミングされる。遅延部１２５の遅延量が調整されることにより、クロック信号ＣＬＫに対する様々なビットパターンのデータ信号ＤＡＴＡに生じる遅れと進み位相のバランスが調整され、同期調整部１２３によるスキュー補正量が全体的に抑制される。
【００２８】
（遅延部における遅延量の調整方法）
図３（ａ）乃至（ｄ）は、データ伝送されるデータ信号ＤＡＴＡにおいて、クロック信号ＣＬＫに対する位相遅れ又は位相進みが極端に生じるビットパターンをそれぞれ示すタイムチャートである。なお、図３において、信号の高い位置を高電位Ｈとし、信号の低い位置を低電位Ｌとする（図４において同じ）。
【００２９】
例えば図３（ａ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＨであり、その前にＬの状態が少なくとも２ｂｉｔ以上続くデータ信号ＤＡＴＡのビットパターンＰ１が示されている。このようなビットパターンＰ１のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常遅れを生じる。ここでは、このビットパターンＰ１のデータ信号ＤＡＴＡによる遅れ時間をＴｄ１とする。
【００３０】
図３（ｂ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＬであり、その前の１ｂｉｔのみがＨであるデータ信号ＤＡＴＡのビットパターンＰ２が示されている。このようなビットパターンＰ２のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常速く立ち下る。ここでは、このビットパターンＰ２のデータ信号ＤＡＴＡによる進み時間をＴｌ１とする。
【００３１】
また、図３（ｃ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＬであり、その前にＨの状態が少なくとも２ｂｉｔ以上続くデータ信号ＤＡＴＡのビットパターンＰ３が示されている。このようなビットパターンＰ３のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常遅れを生じる。ここでは、このビットパターンＰ３のデータ信号ＤＡＴＡによる遅れ時間をＴｄ２とする。
【００３２】
また、図３（ｄ）には、クロック信号ＣＬＫの立ち上がりでラッチすべきデータがＨであり、その前の１ｂｉｔのみがＬであるデータ信号ＤＡＴＡのビットパターンＰ４が示されている。このようなビットパターンＰ４のデータ信号ＤＡＴＡは、クロック信号ＣＬＫに対し通常速く立ち上がる。ここでは、このビットパターンＰ４のデータ信号ＤＡＴＡによる進み時間をＴｌ２とする。
【００３３】
このように、データ信号ＤＡＴＡのビットパターンに応じてクロック信号ＣＬＫに対するデータ信号ＤＡＴＡの時間差（位相遅れ又は位相進みのスキュー量）が生じるが、その量は実際に送られてくるデータ信号ＤＡＴＡのビットパターンや伝送レートによってまちまちである。そこで、本実施の形態では、図４に示されるような１ｂｉｔずつＨとＬが交互に繰り返される波形のＨ／Ｌトグル信号ＨＬＴをダミーのデータ信号ＤＡＴＡとして用いて、信号伝送回路１００における平均的なスキュー量（時間差）を予め測定する。そして、その平均的なスキュー量に基づいて遅延部１２５における遅延量を選定する。
【００３４】
図５（ａ）は、遅延部１２５が調整される前の短絡した状態（実質的に遅延量がゼロ）で、各ビットパターンにおけるスキュー量を測定した結果の一例である。この例では、Ｈ／Ｌトグル信号ＨＬＴを用いた場合、クロック信号ＣＬＫに対して平均で約１００ｐｓｅｃ（１０−１０秒）の位相進みが生じている。また、ビットパターンＰ１とＰ３のデータ信号ＤＡＴＡの場合には、２０〜１８０ｐｓｅｃの位相遅れが生じ、ビットパターンＰ２とＰ４のデータ信号ＤＡＴＡの場合には、１５０〜３００ｐｓｅｃの位相進みが生じることがわかる。
【００３５】
図５（ｂ）は、同じ信号伝送回路１００において、遅延部１２５の遅延量を調整した後のスキュー量を測定した結果の例である。本実施の形態では、遅延部１２５が調整される前の測定結果（図５（ａ））に基づいて、Ｈ／Ｌトグル信号ＨＬＴにおけるスキュー量の平均である１００ｐｓｅｃが遅延部１２５の遅延量として選定される。なお、遅延部１２５の遅延量の調整のためにスキュー量の平均値を測定する際には、統計学上十分に信頼できる数だけサンプリングすることが望ましい。
【００３６】
そして、遅延部１２５は、図２に示されたような蛇行する配線パターンの短絡部をレーザ等でトリミングすることで、データラインの長さに基づく遅延量（遅延時間）が調整される。遅延量が調整された遅延部１２５により、様々なビットパターンで送られてくるデータ信号ＤＡＴＡが一様にその遅延時間だけ遅延することとなる。その結果、図５（ｂ）に示されるように、各パターンのデータ信号ＤＡＴＡに生じるスキューの進みと遅れのオフセットのバランスが全体的に調整される。したがって、遅延量が調整された後はどのようなビットパターンのデータ信号ＤＡＴＡが伝送されたとしても、後段の同期調整部１２３においてなされるスキュー補正の補正量を従来よりも少なくすることができる。
【００３７】
なお、図３に示したようなクロック信号ＣＬＫに対する位相遅れ又は位相進みが極端に生じるビットパターンＰ１乃至Ｐ４のダミーのデータ信号ＤＡＴＡを用いて信号伝送回路１００におけるスキュー量（Ｔｄ１，Ｔｌ１，Ｔｄ２，Ｔｌ２）の平均を測定し、その平均値を遅延部１２５の遅延量に選定してもよい。
【００３８】
［第２の実施の形態］
図６は、本発明の第２の実施の形態に係る受信部１２０の回路構成を示すブロック図である。この第２の実施の形態では、データ入力バッファ１２２の出力段に遅延素子を直列に複数配置した遅延部１２６が設けられる。
【００３９】
遅延部１２６は、当初全ての遅延素子が短絡した状態（実質的に遅延量がゼロ）で形成され、レーザ等のトリミングにより遅延素子ごとに短絡部が切断されて遅延量が増す方向に調整可能とされている。遅延部１２６の遅延量の調整に際しては、はじめに遅延部１２６の遅延量が実質的にゼロの状態でＨ／Ｌトグル信号ＨＬＴを受信し、クロック信号ＣＬＫに対するＨ／Ｌトグル信号ＨＬＴの時間差（進み位相）を測定する。そして、その時間差の平均値を遅延部１２６の遅延量として選定する。
【００４０】
次に、選定された遅延量に相当する数だけ遅延部１２６の短絡部を遅延素子ごとにトリミングして切断することで、遅延部１２６の遅延量を調整する。なお、第１の実施の形態と同様に、図３に示したクロック信号ＣＬＫに対する位相遅れ又は位相進みが極端に生じるビットパターンＰ１乃至Ｐ４のダミーのデータ信号ＤＡＴＡを用いてスキュー量（Ｔｄ１，Ｔｌ１，Ｔｄ２，Ｔｌ２）の平均を測定し、その平均値を遅延部１２６の遅延量に選定してもよい。
【００４１】
［第３の実施の形態］
図７は、本発明の第３の実施の形態に係る信号伝送回路１００の構成を示すブロック図である。この第３の実施の形態では、データ出力バッファ１１５とデータ入力バッファ１２２とを接続するデータライン１３２の途中に遅延部１２７が設けられる。
【００４２】
遅延部１２７は、例えばデータライン１３２に設けた配線や信号ケーブルの延長部として形成することができる。また、上述した第１又は第２の実施の形態と同様にチップ上のトリミングが可能な配線パターンとして遅延部１２７を構成してもよい。遅延部１２７を構成する配線の延長部分の長さは、第１の実施の形態と同様にＨ／Ｌトグル信号ＨＬＴ、又は、図３に示したビットパターンＰ１乃至Ｐ４のデータ信号ＤＡＴＡにより測定されるスキュー量（Ｔｄ１，Ｔｌ１，Ｔｄ２，Ｔｌ２）の平均値に基づいて選定される。
【００４３】
［第４の実施の形態］
図８は、本発明の第４の実施の形態に係る画像読取装置１の構成例を示す図である。画像読取装置１は、原稿２０を搬送する原稿搬送部２と、原稿２０の表面２０ａの画像を読み取る表面画像読取部３と、原稿搬送部２に設けられ原稿２０の裏面２０ｂの画像を読み取る裏面画像読取部４とを備える。
【００４４】
（原稿搬送部）
原稿搬送部２は、画像が記録された原稿２０が配置される給紙台２１と、搬送された原稿２０が排出される排紙台２２と、原稿２０を給紙台２１から排紙台２２へ搬送する搬送機構２３とを備える。
【００４５】
搬送機構２３は、給紙台２１に配置された複数の原稿２０の束から原稿２０を１枚ずつ分離する分離ロール２３０と、分離した原稿２０を搬送する搬送ロール２３１と、原稿２０を表面画像読取部３に搬送する読取ロール２３２と、原稿２０を裏面画像読取部４に案内する案内ロール２３３と、原稿２０を排紙台２２に排出する排出ロール２３４とを備える。
【００４６】
（表面画像読取部）
表面画像読取部３は、照明光を発生する光源３０と、光源３０からの照明光を第１又は第２の読取領域３ａ，３ｂに導く導光体３１と、光源３０からの照明光が第１又は第２の読取領域３ａ，３ｂにおける原稿２０の表面２０ａで反射した反射光を反射する第１乃至第３のミラー３２Ａ〜３２Ｃと、第１乃至第３のミラー３２Ａ〜３２Ｃに導かれた反射光を集光する縮小光学系のレンズ３３と、レンズ３３により集光された光を受光する受光部の一例であるＣＣＤ(Charge Coupled Device)センサ３４とを備える。
【００４７】
また、表面画像読取部３は、光源３０、導光体３１、第１乃至第３のミラー３２Ａ〜３２Ｃ、レンズ３３，及びＣＣＤセンサ３４を収容する筐体３５を有し、筐体３５の上部にはプラテンガラス等の光透過性の部材からなる原稿配置台３６を設けている。
【００４８】
光源３０、導光体３１及び第１のミラー３２Ａは、矢印Ａで示す副走査方向に移動可能な第１のキャリッジ３７Ａに固定され、第２のミラー３２Ｂ及び第３のミラー３２Ｃは、第２のキャリッジ３７Ｂに固定される。原稿配置台３６上の原稿面からＣＣＤセンサ３４の受光面までの光路長が常に一定に保持されるように、第２のキャリッジ３７Ｂは、第１のキャリッジ３７Ａの１／２の移動量で副走査方向Ａに移動可能に構成されている。第１及び第２のキャリッジ３７Ａ、３７Ｂは、原稿配置台３６に配置された原稿２０の表面２０ａの画像を読み取るときに、不図示のモータからなる駆動部３９により副走査方Ａに移動するように構成される。
【００４９】
原稿配置台３６の第１の読取領域３ａの両端部には、第１及び第２の白基準板３８Ａ、３８Ｂが設けられ、第２の読取領域３ｂの近傍には主走査方向Ｂに沿って第３の白基準板３８Ｃが設けられている。第１乃至第３の白基準板３８Ａ〜３８Ｃは、例えば白色の樹脂板、白塗装された金属板等を用いることができる。
【００５０】
（裏面画像読取部）
裏面画像読取部４は、固定密着型のイメージセンサ（ＣＩＳ:Compact Image Sensor）４０を備えており、原稿が搬送される読取位置に白色の白基準板４９がイメージセンサ４０に対向して設けられる。白基準板４９は、画像のシェーディング補正等に用いる白基準データを得るための基準板であり、例えば白色の樹脂板又は白色に塗装された金属板等を用いることができる。
【００５１】
イメージセンサ４０は、原稿２０の裏面２０ｂに照明光を照射する光源４１と、光源４１からの照明光が原稿２０の裏面２０ｂで反射した反射光を集光するロッドレンズアレイ４２と、ロッドレンズアレイ４２により集光された反射光を受光するラインセンサ４３と、ラインセンサ４３が実装される基板４５とを備えて構成される。
【００５２】
イメージセンサ４０の光源４１としては、主走査方向に沿って配列された複数のＬＥＤ（Light Emitting Diode）が用いられる。ロッドレンズアレイ４２は、多数の円柱状の単一レンズが同じ径方向に密着してライン状に配列されてなる撮像用のレンズからなる。
【００５３】
ラインセンサ４３には、例えば１６〜２４個のセンサチップ４３１が基板４４上に実装される。また、１つのセンサチップ４３１には、例えば３０４個の光電変換素子４３１ａが同一のＣＭＯＳ(Complementary Metal-Oxide Semiconductor)プロセスで形成される。
【００５４】
（制御系）
図９は、画像読取装置１の制御システムの構成を例示するブロック図である。画像読取装置１における主な動作制御は画像読取制御装置１０により行われる。画像読取制御装置１０は、表面画像読取部３の駆動及び原稿２０の表面２０ａの読み取りを制御する表面画像読取制御部３００と、裏面画像読取部４による原稿２０の裏面２０ｂの読み取りを制御する裏面画像読取制御部４００と、画像読取装置１の全体を統括して制御するコントローラ５００とを備える。
【００５５】
コントローラ５００には、ユーザによる画像の読み取り指示等の操作を受け付ける操作パネル１４と、読み取り指示等に応じて搬送機構２３の分離ロール２３０、搬送ロール２３１、読取ロール２３２、案内ロール２３３、排出ロール２３４等を駆動する搬送機構駆動部２４が接続される。
【００５６】
表面画像読取制御部３００には、表面画像読取部３の光源３０、第１及び第２のキャリッジ３７Ａ，３７Ｂを駆動する駆動部３９及びＣＣＤセンサ３４が接続される。
【００５７】
裏面画像読取制御部４００には、裏面画像読取部４のイメージセンサ４０に備えられる光源４１及びラインセンサ４３が接続される。
【００５８】
この第４の実施の形態では、表面画像読取制御部３００及び裏面画像読取制御部４００の内部バスに上述した第１乃至第３の実施の形態に係る信号伝送回路１００が適用される。また、表面画像読取部３と表面画像読取制御部３００との間、裏面画像読取部４と裏面画像読取制御部４００との間、又はコントローラ５００と表面画像読取制御部３００若しくは裏面画像読取制御部４００との間のデータ伝送系に第１乃至第４の実施の形態に係る信号伝送回路１００を適用することもできる。
【００５９】
以上、本発明の好適な実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々の変形・応用が可能である。例えば、画像読取部が生成するＲＧＢの画像データ信号を画像読取装置の外部に設けた画像処理装置へデータ伝送する場合や、画像読取装置から画像形成装置へのデータ伝送系にも適用できる。
【符号の説明】
【００６０】
１…画像読取装置、２…原稿搬送部、３…表面画像読取部、３ａ…第１の読取領域、３ｂ…第２の読取領域、４…裏面画像読取部、５…画像形成装置、５Ａ…本体部、６…画像形成部、７…トレイ部、１０…画像読取制御装置、１４…操作パネル、１７…原稿カバー、２０…原稿、２０ａ…表面、２０ｂ…裏面、２１…給紙台、２２…排紙台、２３…搬送機構、２４…搬送機構駆動部、３０…光源、３１…導光体、３２Ａ…第１のミラー、３２Ｂ…第２のミラー、３２Ｃ…第３のミラー、３３…レンズ、３４…ＣＣＤセンサ、３５…筐体、３６…原稿配置台、３７Ａ…第１のキャリッジ、３７Ｂ…第２のキャリッジ、３８Ａ〜３８Ｃ…白基準板、３９…駆動部、４０…イメージセンサ、４１…光源、４２…ロッドレンズアレイ、４３…ラインセンサ、４４…基板、４９…白基準板、１００…信号伝送回路、１１０…送信部、１１１…クロック源、１１２…分周部、１１３…クロック出力バッファ、１１４…データ変調部、１１５…データ出力バッファ、１２０…受信部、１２１…クロック入力バッファ、１２２…データ入力バッファ、１２３…同期調整部、１２４…データ復調部、１２５，１２６，１２７…遅延部、１３１…クロックライン、１３２…データライン、２３０…分離ロール、２３１…搬送ロール、２３２…読取ロール、２３３…案内ロール、２３４…排出ロール、３００…表面画像読取制御部、４００…裏面画像読取制御部、４３１…センサチップ、４３１ａ…光電変換素子、５００…コントローラ、ＣＬＫ…クロック信号、ＤＡＴＡ…データ信号、ＨＬＴ…Ｈ／Ｌトグル信号、Ｐ１，Ｐ２，Ｐ３，Ｐ４…データ信号のビットパターン、ＳＣＬＫ…基準クロック、Ｔｄ１，Ｔｄ２…遅れ時間、Ｔｌ１，Ｔｌ２…進み時間
【特許請求の範囲】
【請求項１】
クロック信号及びデータ信号をパラレルの信号ラインを介して個別に送信する送信部と、
前記送信部から送信される前記クロック信号及びデータ信号をそれぞれ受信する受信部と、
前記送信部と前記受信部との間で前記データ信号が送信される前記信号ラインに設けられ遅延量が調整可能な遅延部と、を備える信号伝送回路。
【請求項２】
前記遅延部の遅延量は、前記クロック信号に対する前記データ信号の平均的な時間差に基づいて定められる、請求項１に記載の信号伝送回路。
【請求項３】
前記遅延部は、前記クロック信号が送信される前記信号ラインよりも前記データ信号の長さが延長された延長部からなる、請求項１又は２に記載の信号伝送回路。
【請求項４】
パラレルの信号ラインを介して個別に送信され受信部で受信されるクロック信号とデータ信号との時間差を予め測定する第１のステップと、
測定された前記時間差に基づいて、前記データ信号が送信される前記信号ラインに設けられる遅延部の遅延量を調整する第２のステップと、
受信部で受信されるクロック信号と前記遅延部を通して遅延されたデータ信号とを同期させる第３のステップと、を備えるスキュー補正方法。
【請求項５】
前記第１のステップでは、高電位と低電位が交互に繰り返されるトグル信号を仮のデータ信号として前記受信部が受信することにより前記時間差を測定する、請求項４に記載のスキュー補正方法。
【請求項６】
原稿の画像を読み取る画像読取部と、前記画像読取部を制御しかつ前記画像読取部が読み取った画像を処理する画像読取制御部とを備え、
前記画像読取制御部の内部バスに前記請求項１乃至３の何れかに記載の信号伝送回路が配された画像読取装置。
【請求項１】
クロック信号及びデータ信号をパラレルの信号ラインを介して個別に送信する送信部と、
前記送信部から送信される前記クロック信号及びデータ信号をそれぞれ受信する受信部と、
前記送信部と前記受信部との間で前記データ信号が送信される前記信号ラインに設けられ遅延量が調整可能な遅延部と、を備える信号伝送回路。
【請求項２】
前記遅延部の遅延量は、前記クロック信号に対する前記データ信号の平均的な時間差に基づいて定められる、請求項１に記載の信号伝送回路。
【請求項３】
前記遅延部は、前記クロック信号が送信される前記信号ラインよりも前記データ信号の長さが延長された延長部からなる、請求項１又は２に記載の信号伝送回路。
【請求項４】
パラレルの信号ラインを介して個別に送信され受信部で受信されるクロック信号とデータ信号との時間差を予め測定する第１のステップと、
測定された前記時間差に基づいて、前記データ信号が送信される前記信号ラインに設けられる遅延部の遅延量を調整する第２のステップと、
受信部で受信されるクロック信号と前記遅延部を通して遅延されたデータ信号とを同期させる第３のステップと、を備えるスキュー補正方法。
【請求項５】
前記第１のステップでは、高電位と低電位が交互に繰り返されるトグル信号を仮のデータ信号として前記受信部が受信することにより前記時間差を測定する、請求項４に記載のスキュー補正方法。
【請求項６】
原稿の画像を読み取る画像読取部と、前記画像読取部を制御しかつ前記画像読取部が読み取った画像を処理する画像読取制御部とを備え、
前記画像読取制御部の内部バスに前記請求項１乃至３の何れかに記載の信号伝送回路が配された画像読取装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１０４９２７（Ｐ２０１２−１０４９２７Ａ）
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１０−２４９８４２（Ｐ２０１０−２４９８４２）
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]