信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路
【課題】複数の電源の供給を受けて動作する信号処理回路においていずれの電源が供給されない場合にも回路の破壊を回避する信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路を提供する。
【解決手段】複数の電源の供給を受け、複数の電源により動作する通信端末装置２００、データ変換部１６０，１７０，１８０への信号の供給を制御する信号供給制御部１３０，１４０，１５０は、複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の通信端末装置２００、データ変換部１６０，１７０，１８０への供給を制限する。
【解決手段】複数の電源の供給を受け、複数の電源により動作する通信端末装置２００、データ変換部１６０，１７０，１８０への信号の供給を制御する信号供給制御部１３０，１４０，１５０は、複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の通信端末装置２００、データ変換部１６０，１７０，１８０への供給を制限する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路に関する。
【背景技術】
【０００２】
通信システムの通信端末装置及びパソコンに接続されて、通信端末装置及びパソコンから供給される電源で動作するデバッグ用インターフェースボード等、複数の電源の供給を受けて動作する信号処理回路がある。
【０００３】
複数の電源の一部が信号処理回路に供給されない場合、信号処理回路のうち、該一部の電源により動作する回路に他の電源により生成されたＨｉｇｈ信号が入力されることによって該回路が破壊されることがある。さらに、接続される外部装置（通信端末装置、パソコン）の一部の装置の電源が入っていない場合、他の装置から信号処理回路を介して入力される信号によって、該一部の装置が破壊されることもある。例えば通信端末装置がインターフェースボードを介してパソコンと接続されている場合、通信端末装置に電源が供給されていない状態において、インターフェースボードを介して入力される、パソコンの電源により生成されたＨｉｇｈ信号によって、通信端末装置が破壊されることがある。
【０００４】
一部の電源が供給されないことによる破壊を回避する技術として、特許文献１には、複数の回路からの信号を受け付けるインタフェース回路であって、一方の回路における電源から出力される信号により導通／非導通が制御されるスイッチを有し、一方の回路の電源の供給が停止される場合スイッチが非導通になり、他方の回路からの信号を遮断する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１９２２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、複数の回路の特定の一部の回路における電源が供給されないことによる影響のみが回避されている特許文献１の構成では、他の一部の回路において電源が供給されない場合に回路の破壊が発生する恐れがある。
【０００７】
本発明の目的の一つは、複数の電源の供給を受けて動作する信号処理回路においていずれの電源が供給されない場合にも回路の破壊を回避する信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る信号供給制御回路は、複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路であって、前記複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限する。
【０００９】
本発明によれば、複数の電源に含まれるいずれの電源が供給されない場合にも、供給されていない電源とは異なる電源に起因する信号の供給が制限され、該信号による回路の破壊が回避される。
【００１０】
また、本発明の一態様では、信号供給制御回路は、電源入力と、制御入力と、を有し、前記電源入力に電源が供給されている場合、前記信号処理回路への信号の供給は、前記制御入力への入力信号に従って供給と制限とのいずれかに切り替わり、前記電源入力と、前記制御入力と、には前記複数の電源に含まれる互いに異なる電源が供給される。
【００１１】
この態様によれば、互いに異なる、信号供給制御回路の電源入力に供給される電源と、制御入力に供給される電源と、に基づいて信号処理回路への信号の供給が制御される。
【００１２】
また、本発明の一態様では、前記複数の電源は、第１の電源と、第２の電源と、を含み、前記信号処理回路は前記第１の電源により動作する第１の信号処理回路と、前記第２の電源により動作する第２の信号処理回路と、を含み、前記信号供給制御回路は、それぞれが制御入力と電源入力を有し直列に接続される第１のスイッチング回路と、第２のスイッチング回路と、を含み、前記第１のスイッチング回路及び前記第２のスイッチング回路は、それぞれ、前記制御入力と前記電源入力とに電源が供給される場合にのみ導通し、前記第１のスイッチング回路は前記第１の信号処理回路への信号の供給を制御し、前記第２のスイッチング回路は前記第２の信号処理回路への信号の供給を制御し、前記第１の電源は、前記第１のスイッチング回路の電源入力と、前記第２のスイッチング回路の制御入力と、に供給され、前記第２の電源は、前記第２のスイッチング回路の電源入力と、前記第１のスイッチング回路の制御入力と、に供給される。
【００１３】
この態様によれば、第１の電源と、第２の電源と、の少なくとも一方が供給されない場合に、供給されない一方の電源により動作する回路への、他方の電源に起因する信号の入力が制限される。
【００１４】
また、本発明の一態様では、信号供給制御回路は、前記電源入力からの電源の供給により前記信号供給制御回路の少なくとも一部に電源を供給する電源供給回路を更に有し、前記電源供給回路に電源が供給されていない場合に、前記制御入力から、前記電源供給回路への電流を制限する構成を有する。
【００１５】
この態様によれば、制御入力に起因する電流が、電源入力に電源が供給されていない電源供給回路へ流れることが制限され、電源供給回路の回路全体の不良動作が回避される。
【００１６】
また、本発明に係る信号供給制御回路の動作方法は、複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の動作方法であって、前記複数の電源の少なくとも１つが供給されていない場合に、入力されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限する。
【００１７】
また、本発明に係る信号供給制御回路の制御方法は、複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の制御方法であって、前記複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限するステップを含む。
【００１８】
また、本発明に係る信号処理回路は、複数の電源の供給を受ける信号処理回路であって、前記複数の電源により動作する回路への信号の供給を制御する信号供給制御回路を含み、前記複数の電源の少なくとも１つが供給されていない場合に、前記信号供給制御回路は、入力されていない電源とは異なる電源に起因する信号の前記回路への供給を制限する。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係る信号供給制御部を含むインターフェースボードの構成を示す図である。
【図２】本実施形態に係る信号供給制御部の構成を示す図である。
【図３】アナログスイッチの入出力特性を示す表である。
【図４】本実施形態に係る信号供給制御部の動作を示す表である。
【図５】本実施形態に係る信号供給制御部の動作を示す表である。
【図６】入力トレラント機能を実現する構成を示す図である。
【図７】単方向のデータラインが使用される信号供給制御部の構成を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための好適な実施の形態（以下、実施形態という）について、図面に基づき詳細に説明する。
【００２１】
図１は、本実施形態に係る信号供給制御部１３０，１４０，１５０を含むインターフェースボード１００の構成を示す図である。インターフェースボード１００は、ＵＡＲＴ方式によって、データライン４００，４０２，４０４及び電源ライン４０６を介して通信端末装置２００と接続される。また、インターフェースボード１００は、ＵＳＢ方式によって、データライン５００，５０２，５０４及び電源ライン５０６，５０８，５１０を介してパソコン３００と接続される。そして、インターフェースボード１００には、電源ライン４０６を介して、通信端末装置２００から電源を供給する電圧３．３Ｖの信号３Ｒ３Ｖが入力され、電源ライン５０６，５０８，５１０を介して、パソコンから電源を供給する電圧５Ｖの信号３Ｖ３ＶＢが入力される。
【００２２】
インターフェースボード１００は、電源変換部１１０、制御部１２０、信号供給制御部１３０，１４０，１５０、データ変換部１６０，１７０，１８０を有する。
【００２３】
電源変換部１１０は、電源ライン５０６，５０８，５１０から供給される電圧５Ｖの信号３Ｖ３ＶＢを変換して電圧３．３Ｖの信号３Ｖ３ＶＢｒｇｌを生成し、制御部１２０及びデータ変換部１６０，１７０，１８０に出力（供給）する。
【００２４】
制御部１２０は、インターフェースボード１００の動作を制御する。また、制御部１２０は、信号供給制御部１３０，１４０，１５０に、電源ライン４０６を介して入力される信号３Ｒ３Ｖと、電源ライン５０６，５０８，５１０を介して入力される信号３Ｖ３ＶＢが電源変換部１１０により変換されて生成された信号３Ｖ３ＶＢｒｇｌと、を信号供給制御部１３０，１４０，１５０に出力する。
【００２５】
信号供給制御部１３０，１４０，１５０は、通信端末装置２００からデータライン４００，４０２，４０４をそれぞれ介して供給される信号の、データ変換部１６０，１７０，１８０のそれぞれへの供給の制御を行う。また、信号供給制御部１３０，１４０，１５０は、パソコン３００からデータ変換部１６０，１７０，１８０のそれぞれを介して供給される信号の、通信端末装置２００への供給の制御を行う。信号供給制御部１３０，１４０，１５０は、いずれも同様の構成を有する。詳細は後述する。
【００２６】
データ変換部１６０，１７０，１８０は、信号供給制御部１３０，１４０，１５０からデータライン６００，６０２，６０４をそれぞれ介して供給される信号を、ＵＡＲＴ方式に準拠した形式に変換して、データライン５００，５０２，５０４をそれぞれ介してパソコン３００に出力する。また、データ変換部１６０，１７０，１８０は、パソコン３００からデータライン５００，５０２，５０４をそれぞれ介して供給される信号をＵＳＢ方式に準拠した形式に変換して、信号供給制御部１３０，１４０，１５０にそれぞれ出力する。データ変換部１６０，１７０，１８０は、電源変換部１１０から供給される信号３Ｖ３ＶＢｒｇｌを電源として動作する。
【００２７】
通信端末装置２００は、２つのＣＰＵ２０２，２０４、１つのＤＳＰ２０６、交流電源プラグ２０８、及びアンテナ２１０を有する。ＣＰＵ２０２，２０４はデータライン４００，４０２とそれぞれ接続され、ＤＳＰ２０６は、データライン４０４と接続される。
【００２８】
インターフェースボード１００及びパソコン３００は、通信端末装置２００の解析に使用される。まず、交流電源プラグ２０８において電源が供給されていない状態で、インターフェースボード１００は、通信端末装置２００及びパソコン３００と、接続される。
【００２９】
その後、交流電源プラグ２０８において電源の供給が開始されると、通信端末装置２００のＣＰＵ２０２，２０４、及びＤＳＰ２０６内のデータが、データライン４００，４０２，４０４をそれぞれ介して信号供給制御部１３０，１４０，１５０に入力される。これらの信号は、後述する信号供給制御部１３０，１４０，１５０による制御を受けた後、データライン６００，６０２，６０４をそれぞれ介してデータ変換部１６０，１７０，１８０に入力されてＵＳＢ方式に準拠した形式に変換され、生成された信号はデータライン５００，５０２，５０４をそれぞれ介してパソコン３００に出力される。
【００３０】
また、パソコン３００から出力された信号はデータライン５００，５０２，５０４をそれぞれ介してデータ変換部１６０，１７０，１８０に入力されてＵＡＲＴ方式に準拠した形式に変換され、生成された信号はデータライン６００，６０２，６０４をそれぞれ介して信号供給制御部１３０，１４０，１５０に出力される。これらの信号は、後述する信号供給制御部１３０，１４０，１５０による制御を受けた後、データライン４００，４０２，４０４をそれぞれ介して、通信端末装置２００のＣＰＵ２０２，２０４、及びＤＳＰ２０６に出力される。
【００３１】
次に、信号供給制御部１３０，１４０，１５０による制御について詳述する。信号供給制御部１３０，１４０，１５０は、信号３Ｖ３ＶＢｒｇｌにより供給される電源、及び信号３Ｒ３Ｖにより供給される電源で動作する信号処理回路である、データ変換部１６０，１７０，１８０及び通信端末装置２００のＣＰＵ２０２，２０４、ＤＳＰ２０６への信号の供給を制御する。
【００３２】
図２は、本実施形態に係る信号供給制御部１３０の構成を示す図である。信号供給制御部１４０，１５０も同様の構成を有する。
【００３３】
信号供給制御部１３０は、直列に接続されるアナログスイッチ１３１，１３６を有する。アナログスイッチ１３１，１３６はそれぞれ制御入力１３２，１３７、電源入力１３３，１３８を有する。アナログスイッチ１３１は、通信端末装置２００のＣＰＵ２０２（第１の回路）への信号の供給を制御し、アナログスイッチ１３６は、データ変換部１６０（第２の回路）への信号の供給を制御する。
【００３４】
図３は、アナログスイッチ１３１，１３６の入出力特性を示す表である。アナログスイッチ１３１，１３６は、電源入力１３３，１３８に電圧３．３Ｖもしくは３．３Ｖに近いＨと判定される信号が入力されることでスイッチング動作を実行し、その場合、制御入力１３２，１３７にＨ（電圧３．３Ｖもしくは３．３Ｖに近い、Ｈと判定される信号）が入力されると信号を導通し、信号入力と同等の信号が出力される。制御入力１３２，１３７にＬ（電圧０Ｖもしくは０Ｖに近い、Ｌと判定される信号）が入力されると信号は遮断され、出力はＯＦＦ状態になる。電源入力１３３，１３８に電圧３．３Ｖもしくは電圧３．３Ｖに近いＨと判定される信号が入力されない場合には、アナログスイッチ１３１，１３６はスイッチング動作を実行せず、出力はＨｉＺ（ハイインピーダンス）になる。
【００３５】
アナログスイッチ１３１の制御入力１３２にはパソコン３００から供給された信号３Ｖ３ＶＢが変換されて生成された信号３Ｖ３ＶＢｒｇｌ（第２の電源入力）が入力され、アナログスイッチ１３１の電源入力１３３には通信端末装置２００から供給された信号３Ｒ３Ｖ（第１の電源入力）が入力される。一方、アナログスイッチ１３６の制御入力１３７には通信端末装置２００から供給された信号３Ｒ３Ｖ（第１の電源入力）が入力され、アナログスイッチ１３６の電源入力１３８にはパソコン３００から供給された信号３Ｖ３ＶＢが変換されて生成された信号３Ｖ３ＶＢｒｇｌ（第２の電源入力）が入力される。
【００３６】
信号供給制御部１３０は、信号３Ｖ３ＶＢｒｇｌ及び信号３Ｒ３Ｖの少なくとも１つにおいて電圧３．３Ｖもしくは３．３Ｖに近いＨと判定される信号が入力されない場合、入力されない信号（電源）とは異なる信号（電源）に起因する信号の、通信端末装置２００又はデータ変換部１６０，１７０，１８０への供給を制限する。
【００３７】
図４及び図５は、本実施形態に係る信号供給制御部１３０の動作を示す表である。図４は、通信端末装置２００（端末）からパソコン３００（ＰＣ）に向かう方向に伝達される信号を制御する場合の信号供給制御部１３０の動作を示す表である。図５は、パソコン３００（ＰＣ）から通信端末装置２００（端末）に向かう方向に伝達される信号を制御する場合の信号供給制御部１３０の動作を示す表である。
【００３８】
アナログスイッチ１３１（アナログスイッチ１）の制御入力１３２と電源入力１３３には互いに異なる電源の出力に基づく信号が入力されており、両方に電圧３．３Ｖもしくは３．３Ｖに近い、Ｈと判定される信号が入力されなければ導通されず、また、アナログスイッチ１３６（アナログスイッチ２）の制御入力１３７と電源入力１３８にも互いに異なる電源の出力に基づく信号が入力されており、両方に電圧３．３Ｖもしくは３．３Ｖに近い、Ｈと判定される信号が入力されなければ導通されない。従って、通信端末装置２００とパソコン３００との両方が接続され、かつ通信端末装置２００の交流電源プラグ２０８において電源が供給されていない限り、通信端末装置２００とパソコン３００との一方から他方への信号は流れない（図４のアナログスイッチ２のＴ２（出力）及び図５のアナログスイッチ１のＴ１（出力）参照）。
【００３９】
その結果、通信端末装置２００の交流電源プラグ２０８において電源が供給されていない状態（通信端末装置２００に電源が供給されていない状態）においては、信号供給制御部１３０を有しない従来の構成では通信端末装置２００がパソコン３００からのＨ入力（信号３Ｖ３ＶＢに起因する信号（第２の電源入力に起因する信号））により破壊される恐れがあったが、一方、本実施形態の構成では、パソコン３００からの信号が通信端末装置２００に入力されることがなく、パソコン３００が破壊されることがない。
【００４０】
また、パソコン３００とインターフェースボード１００が接続されておらずパソコン３００からインターフェースボード１００に電圧５Ｖの信号３Ｖ３ＶＢが供給されていない状態においては、信号供給制御部１３０を有しない従来の構成では、パソコン３００からの信号３Ｖ３ＶＢで動作するデータ変換部１６０が通信端末装置２００からのＨ入力（信号３Ｒ３Ｖ（第１の電源入力）に起因する信号）により破壊される恐れがあったが、一方、本実施形態の構成では、通信端末装置２００からの信号がデータ変換部１６０に入力されることもなく、データ変換部１６０が破壊されることがない。
【００４１】
よって、通信端末装置２００及びデータ変換部１６０において、通信端末装置２００又はパソコン３００からの電源が供給されていない状態で信号が入力されることによる破壊が回避される。
【００４２】
さらに、通信端末装置２００からの入力信号を受けるアナログスイッチ１３１の電源入力１３３には、通信端末装置２００からの信号３Ｒ３Ｖが入力されており、すなわち通信端末装置２００が動作している（第１の電源入力が供給されている）場合には、アナログスイッチ１３１には必ず電源が供給される。よって電源が供給されていない状態のアナログスイッチ１３１に通信端末装置２００からＨ信号が入力されることはなく、アナログスイッチ１３１の破壊が回避される。
【００４３】
同様に、パソコン３００からの入力信号を受けるアナログスイッチ１３６の電源入力１３８には、パソコン３００からの信号３Ｖ３ＶＢが変換されて生成された信号３Ｖ３ＶＢｒｇｌが入力されており、すなわちパソコン３００が動作している（第２の電源入力が供給されている）場合には、アナログスイッチ１３６には必ず電源が供給される。よって電源が供給されていない状態のアナログスイッチ１３６にパソコン３００からの信号が入力されることはなく、アナログスイッチ１３６の破壊が回避される。
【００４４】
さらに、アナログスイッチ１３１の制御入力１３２及びアナログスイッチ１３６の制御入力１３７は、電流の電源への逆流を防ぐ機能（入力トレラント機能）を実現する構成を有する。図６はアナログスイッチ１３１に設けられる、入力トレラント機能を実現する構成を示す図である。図６において、制御入力１３２を受ける回路を含むＩＣ内部回路８０３への入力信号を受けるバッファ回路８０１において、通常、保護ダイオードとして設けられるダイオード８０４，８０５のうち、制御入力１３２と電源供給回路８０２との間に設けられるダイオード８０５が、バッファ回路８０１においては設けられず、制御入力１３２と電源供給回路８０２とは接続されていない。従ってアナログスイッチ１３１において、電源入力１３３に電圧３．３Ｖの信号３Ｒ３Ｖが供給されていない状態で制御入力１３２にＨが入力された場合に、電源供給回路８０２に電流が流れ込むことによる電源供給回路８０２の回路全体の不良動作も回避される。アナログスイッチ１３６も同様の構成を有する。
【００４５】
なお、上記実施形態では、通信端末装置２００とインターフェースボード１００との間のデータのやりとりが双方向のデータライン４００，４０２，４０４で行われ、インターフェースボード１００とパソコン３００とのデータのやりとりが双方向のデータライン５００，５０２，５０４で行われる構成が示されたが、本願発明は、データのやりとりが単方向パスで行われる場合についても適用可能である。
【００４６】
図７は、単方向のデータライン７３９，７４０が使用される信号供給制御部７３０の構成を示す図である。アナログスイッチ１（アナログスイッチ７３１）は、それぞれが単方向の信号の制御を行う２つのスイッチ回路を有し、これらは共通の電源入力７３３により動作し、共通の制御入力７３２により制御される。アナログスイッチ２（アナログスイッチ７３６）もアナログスイッチ７３１と同様の構成を有し、２つのスイッチ回路は、共通の電源入力７３８により動作し、共通の制御入力７３７により制御される。そして、図１に示される信号供給制御部１３０と同様に、アナログスイッチ７３１の制御入力７３２と、アナログスイッチ７３６の電源入力７３８と、には同一の信号３Ｖ３ＶＢｒｇｌが入力され、アナログスイッチ７３１の電源入力７３３と、アナログスイッチ７３６の制御入力７３７と、には同一の信号３Ｒ３Ｖが供給される。
【００４７】
また、本実施形態では、２つの装置（通信端末装置２００、パソコン３００）に接続され、これら２つの装置の仲介を行うインターフェースボード１００の例を示したが、本発明はこれに限定されず、２つ又はそれ以上の電源により動作する回路及び装置において適用可能である。
【符号の説明】
【００４８】
１００ インターフェースボード、１１０ 電源変換部、１２０ 制御部、１３０，１４０，１５０ 信号供給制御部、１３１，１３６ アナログスイッチ、１３２，１３７ 制御入力、１３３，１３８ 電源入力、１６０，１７０，１８０ データ変換部、２００ 通信端末装置、２０２，２０４ ＣＰＵ、２０６ ＤＳＰ、２０８ 交流電源プラグ、２１０ アンテナ、３００ パソコン、４００，４０２，４０４，５００，５０２，５０４，６００，６０２，６０４ データライン、４０６，５０６，５０８，５１０ 電源ライン、８０１ バッファ回路、８０２ 電源供給回路、８０３ ＩＣ内部回路、８０４，８０５ ダイオード、７３０ 信号供給制御部、７３１，７３６ アナログスイッチ、７３２，７３７ 制御入力、７３３，７３８ 電源入力、７３９，７４０ データライン、７６０ データ変換部。
【技術分野】
【０００１】
本発明は、信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路に関する。
【背景技術】
【０００２】
通信システムの通信端末装置及びパソコンに接続されて、通信端末装置及びパソコンから供給される電源で動作するデバッグ用インターフェースボード等、複数の電源の供給を受けて動作する信号処理回路がある。
【０００３】
複数の電源の一部が信号処理回路に供給されない場合、信号処理回路のうち、該一部の電源により動作する回路に他の電源により生成されたＨｉｇｈ信号が入力されることによって該回路が破壊されることがある。さらに、接続される外部装置（通信端末装置、パソコン）の一部の装置の電源が入っていない場合、他の装置から信号処理回路を介して入力される信号によって、該一部の装置が破壊されることもある。例えば通信端末装置がインターフェースボードを介してパソコンと接続されている場合、通信端末装置に電源が供給されていない状態において、インターフェースボードを介して入力される、パソコンの電源により生成されたＨｉｇｈ信号によって、通信端末装置が破壊されることがある。
【０００４】
一部の電源が供給されないことによる破壊を回避する技術として、特許文献１には、複数の回路からの信号を受け付けるインタフェース回路であって、一方の回路における電源から出力される信号により導通／非導通が制御されるスイッチを有し、一方の回路の電源の供給が停止される場合スイッチが非導通になり、他方の回路からの信号を遮断する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１９２２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、複数の回路の特定の一部の回路における電源が供給されないことによる影響のみが回避されている特許文献１の構成では、他の一部の回路において電源が供給されない場合に回路の破壊が発生する恐れがある。
【０００７】
本発明の目的の一つは、複数の電源の供給を受けて動作する信号処理回路においていずれの電源が供給されない場合にも回路の破壊を回避する信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る信号供給制御回路は、複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路であって、前記複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限する。
【０００９】
本発明によれば、複数の電源に含まれるいずれの電源が供給されない場合にも、供給されていない電源とは異なる電源に起因する信号の供給が制限され、該信号による回路の破壊が回避される。
【００１０】
また、本発明の一態様では、信号供給制御回路は、電源入力と、制御入力と、を有し、前記電源入力に電源が供給されている場合、前記信号処理回路への信号の供給は、前記制御入力への入力信号に従って供給と制限とのいずれかに切り替わり、前記電源入力と、前記制御入力と、には前記複数の電源に含まれる互いに異なる電源が供給される。
【００１１】
この態様によれば、互いに異なる、信号供給制御回路の電源入力に供給される電源と、制御入力に供給される電源と、に基づいて信号処理回路への信号の供給が制御される。
【００１２】
また、本発明の一態様では、前記複数の電源は、第１の電源と、第２の電源と、を含み、前記信号処理回路は前記第１の電源により動作する第１の信号処理回路と、前記第２の電源により動作する第２の信号処理回路と、を含み、前記信号供給制御回路は、それぞれが制御入力と電源入力を有し直列に接続される第１のスイッチング回路と、第２のスイッチング回路と、を含み、前記第１のスイッチング回路及び前記第２のスイッチング回路は、それぞれ、前記制御入力と前記電源入力とに電源が供給される場合にのみ導通し、前記第１のスイッチング回路は前記第１の信号処理回路への信号の供給を制御し、前記第２のスイッチング回路は前記第２の信号処理回路への信号の供給を制御し、前記第１の電源は、前記第１のスイッチング回路の電源入力と、前記第２のスイッチング回路の制御入力と、に供給され、前記第２の電源は、前記第２のスイッチング回路の電源入力と、前記第１のスイッチング回路の制御入力と、に供給される。
【００１３】
この態様によれば、第１の電源と、第２の電源と、の少なくとも一方が供給されない場合に、供給されない一方の電源により動作する回路への、他方の電源に起因する信号の入力が制限される。
【００１４】
また、本発明の一態様では、信号供給制御回路は、前記電源入力からの電源の供給により前記信号供給制御回路の少なくとも一部に電源を供給する電源供給回路を更に有し、前記電源供給回路に電源が供給されていない場合に、前記制御入力から、前記電源供給回路への電流を制限する構成を有する。
【００１５】
この態様によれば、制御入力に起因する電流が、電源入力に電源が供給されていない電源供給回路へ流れることが制限され、電源供給回路の回路全体の不良動作が回避される。
【００１６】
また、本発明に係る信号供給制御回路の動作方法は、複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の動作方法であって、前記複数の電源の少なくとも１つが供給されていない場合に、入力されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限する。
【００１７】
また、本発明に係る信号供給制御回路の制御方法は、複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の制御方法であって、前記複数の電源の少なくとも１つが供給されていない場合に、供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限するステップを含む。
【００１８】
また、本発明に係る信号処理回路は、複数の電源の供給を受ける信号処理回路であって、前記複数の電源により動作する回路への信号の供給を制御する信号供給制御回路を含み、前記複数の電源の少なくとも１つが供給されていない場合に、前記信号供給制御回路は、入力されていない電源とは異なる電源に起因する信号の前記回路への供給を制限する。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係る信号供給制御部を含むインターフェースボードの構成を示す図である。
【図２】本実施形態に係る信号供給制御部の構成を示す図である。
【図３】アナログスイッチの入出力特性を示す表である。
【図４】本実施形態に係る信号供給制御部の動作を示す表である。
【図５】本実施形態に係る信号供給制御部の動作を示す表である。
【図６】入力トレラント機能を実現する構成を示す図である。
【図７】単方向のデータラインが使用される信号供給制御部の構成を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための好適な実施の形態（以下、実施形態という）について、図面に基づき詳細に説明する。
【００２１】
図１は、本実施形態に係る信号供給制御部１３０，１４０，１５０を含むインターフェースボード１００の構成を示す図である。インターフェースボード１００は、ＵＡＲＴ方式によって、データライン４００，４０２，４０４及び電源ライン４０６を介して通信端末装置２００と接続される。また、インターフェースボード１００は、ＵＳＢ方式によって、データライン５００，５０２，５０４及び電源ライン５０６，５０８，５１０を介してパソコン３００と接続される。そして、インターフェースボード１００には、電源ライン４０６を介して、通信端末装置２００から電源を供給する電圧３．３Ｖの信号３Ｒ３Ｖが入力され、電源ライン５０６，５０８，５１０を介して、パソコンから電源を供給する電圧５Ｖの信号３Ｖ３ＶＢが入力される。
【００２２】
インターフェースボード１００は、電源変換部１１０、制御部１２０、信号供給制御部１３０，１４０，１５０、データ変換部１６０，１７０，１８０を有する。
【００２３】
電源変換部１１０は、電源ライン５０６，５０８，５１０から供給される電圧５Ｖの信号３Ｖ３ＶＢを変換して電圧３．３Ｖの信号３Ｖ３ＶＢｒｇｌを生成し、制御部１２０及びデータ変換部１６０，１７０，１８０に出力（供給）する。
【００２４】
制御部１２０は、インターフェースボード１００の動作を制御する。また、制御部１２０は、信号供給制御部１３０，１４０，１５０に、電源ライン４０６を介して入力される信号３Ｒ３Ｖと、電源ライン５０６，５０８，５１０を介して入力される信号３Ｖ３ＶＢが電源変換部１１０により変換されて生成された信号３Ｖ３ＶＢｒｇｌと、を信号供給制御部１３０，１４０，１５０に出力する。
【００２５】
信号供給制御部１３０，１４０，１５０は、通信端末装置２００からデータライン４００，４０２，４０４をそれぞれ介して供給される信号の、データ変換部１６０，１７０，１８０のそれぞれへの供給の制御を行う。また、信号供給制御部１３０，１４０，１５０は、パソコン３００からデータ変換部１６０，１７０，１８０のそれぞれを介して供給される信号の、通信端末装置２００への供給の制御を行う。信号供給制御部１３０，１４０，１５０は、いずれも同様の構成を有する。詳細は後述する。
【００２６】
データ変換部１６０，１７０，１８０は、信号供給制御部１３０，１４０，１５０からデータライン６００，６０２，６０４をそれぞれ介して供給される信号を、ＵＡＲＴ方式に準拠した形式に変換して、データライン５００，５０２，５０４をそれぞれ介してパソコン３００に出力する。また、データ変換部１６０，１７０，１８０は、パソコン３００からデータライン５００，５０２，５０４をそれぞれ介して供給される信号をＵＳＢ方式に準拠した形式に変換して、信号供給制御部１３０，１４０，１５０にそれぞれ出力する。データ変換部１６０，１７０，１８０は、電源変換部１１０から供給される信号３Ｖ３ＶＢｒｇｌを電源として動作する。
【００２７】
通信端末装置２００は、２つのＣＰＵ２０２，２０４、１つのＤＳＰ２０６、交流電源プラグ２０８、及びアンテナ２１０を有する。ＣＰＵ２０２，２０４はデータライン４００，４０２とそれぞれ接続され、ＤＳＰ２０６は、データライン４０４と接続される。
【００２８】
インターフェースボード１００及びパソコン３００は、通信端末装置２００の解析に使用される。まず、交流電源プラグ２０８において電源が供給されていない状態で、インターフェースボード１００は、通信端末装置２００及びパソコン３００と、接続される。
【００２９】
その後、交流電源プラグ２０８において電源の供給が開始されると、通信端末装置２００のＣＰＵ２０２，２０４、及びＤＳＰ２０６内のデータが、データライン４００，４０２，４０４をそれぞれ介して信号供給制御部１３０，１４０，１５０に入力される。これらの信号は、後述する信号供給制御部１３０，１４０，１５０による制御を受けた後、データライン６００，６０２，６０４をそれぞれ介してデータ変換部１６０，１７０，１８０に入力されてＵＳＢ方式に準拠した形式に変換され、生成された信号はデータライン５００，５０２，５０４をそれぞれ介してパソコン３００に出力される。
【００３０】
また、パソコン３００から出力された信号はデータライン５００，５０２，５０４をそれぞれ介してデータ変換部１６０，１７０，１８０に入力されてＵＡＲＴ方式に準拠した形式に変換され、生成された信号はデータライン６００，６０２，６０４をそれぞれ介して信号供給制御部１３０，１４０，１５０に出力される。これらの信号は、後述する信号供給制御部１３０，１４０，１５０による制御を受けた後、データライン４００，４０２，４０４をそれぞれ介して、通信端末装置２００のＣＰＵ２０２，２０４、及びＤＳＰ２０６に出力される。
【００３１】
次に、信号供給制御部１３０，１４０，１５０による制御について詳述する。信号供給制御部１３０，１４０，１５０は、信号３Ｖ３ＶＢｒｇｌにより供給される電源、及び信号３Ｒ３Ｖにより供給される電源で動作する信号処理回路である、データ変換部１６０，１７０，１８０及び通信端末装置２００のＣＰＵ２０２，２０４、ＤＳＰ２０６への信号の供給を制御する。
【００３２】
図２は、本実施形態に係る信号供給制御部１３０の構成を示す図である。信号供給制御部１４０，１５０も同様の構成を有する。
【００３３】
信号供給制御部１３０は、直列に接続されるアナログスイッチ１３１，１３６を有する。アナログスイッチ１３１，１３６はそれぞれ制御入力１３２，１３７、電源入力１３３，１３８を有する。アナログスイッチ１３１は、通信端末装置２００のＣＰＵ２０２（第１の回路）への信号の供給を制御し、アナログスイッチ１３６は、データ変換部１６０（第２の回路）への信号の供給を制御する。
【００３４】
図３は、アナログスイッチ１３１，１３６の入出力特性を示す表である。アナログスイッチ１３１，１３６は、電源入力１３３，１３８に電圧３．３Ｖもしくは３．３Ｖに近いＨと判定される信号が入力されることでスイッチング動作を実行し、その場合、制御入力１３２，１３７にＨ（電圧３．３Ｖもしくは３．３Ｖに近い、Ｈと判定される信号）が入力されると信号を導通し、信号入力と同等の信号が出力される。制御入力１３２，１３７にＬ（電圧０Ｖもしくは０Ｖに近い、Ｌと判定される信号）が入力されると信号は遮断され、出力はＯＦＦ状態になる。電源入力１３３，１３８に電圧３．３Ｖもしくは電圧３．３Ｖに近いＨと判定される信号が入力されない場合には、アナログスイッチ１３１，１３６はスイッチング動作を実行せず、出力はＨｉＺ（ハイインピーダンス）になる。
【００３５】
アナログスイッチ１３１の制御入力１３２にはパソコン３００から供給された信号３Ｖ３ＶＢが変換されて生成された信号３Ｖ３ＶＢｒｇｌ（第２の電源入力）が入力され、アナログスイッチ１３１の電源入力１３３には通信端末装置２００から供給された信号３Ｒ３Ｖ（第１の電源入力）が入力される。一方、アナログスイッチ１３６の制御入力１３７には通信端末装置２００から供給された信号３Ｒ３Ｖ（第１の電源入力）が入力され、アナログスイッチ１３６の電源入力１３８にはパソコン３００から供給された信号３Ｖ３ＶＢが変換されて生成された信号３Ｖ３ＶＢｒｇｌ（第２の電源入力）が入力される。
【００３６】
信号供給制御部１３０は、信号３Ｖ３ＶＢｒｇｌ及び信号３Ｒ３Ｖの少なくとも１つにおいて電圧３．３Ｖもしくは３．３Ｖに近いＨと判定される信号が入力されない場合、入力されない信号（電源）とは異なる信号（電源）に起因する信号の、通信端末装置２００又はデータ変換部１６０，１７０，１８０への供給を制限する。
【００３７】
図４及び図５は、本実施形態に係る信号供給制御部１３０の動作を示す表である。図４は、通信端末装置２００（端末）からパソコン３００（ＰＣ）に向かう方向に伝達される信号を制御する場合の信号供給制御部１３０の動作を示す表である。図５は、パソコン３００（ＰＣ）から通信端末装置２００（端末）に向かう方向に伝達される信号を制御する場合の信号供給制御部１３０の動作を示す表である。
【００３８】
アナログスイッチ１３１（アナログスイッチ１）の制御入力１３２と電源入力１３３には互いに異なる電源の出力に基づく信号が入力されており、両方に電圧３．３Ｖもしくは３．３Ｖに近い、Ｈと判定される信号が入力されなければ導通されず、また、アナログスイッチ１３６（アナログスイッチ２）の制御入力１３７と電源入力１３８にも互いに異なる電源の出力に基づく信号が入力されており、両方に電圧３．３Ｖもしくは３．３Ｖに近い、Ｈと判定される信号が入力されなければ導通されない。従って、通信端末装置２００とパソコン３００との両方が接続され、かつ通信端末装置２００の交流電源プラグ２０８において電源が供給されていない限り、通信端末装置２００とパソコン３００との一方から他方への信号は流れない（図４のアナログスイッチ２のＴ２（出力）及び図５のアナログスイッチ１のＴ１（出力）参照）。
【００３９】
その結果、通信端末装置２００の交流電源プラグ２０８において電源が供給されていない状態（通信端末装置２００に電源が供給されていない状態）においては、信号供給制御部１３０を有しない従来の構成では通信端末装置２００がパソコン３００からのＨ入力（信号３Ｖ３ＶＢに起因する信号（第２の電源入力に起因する信号））により破壊される恐れがあったが、一方、本実施形態の構成では、パソコン３００からの信号が通信端末装置２００に入力されることがなく、パソコン３００が破壊されることがない。
【００４０】
また、パソコン３００とインターフェースボード１００が接続されておらずパソコン３００からインターフェースボード１００に電圧５Ｖの信号３Ｖ３ＶＢが供給されていない状態においては、信号供給制御部１３０を有しない従来の構成では、パソコン３００からの信号３Ｖ３ＶＢで動作するデータ変換部１６０が通信端末装置２００からのＨ入力（信号３Ｒ３Ｖ（第１の電源入力）に起因する信号）により破壊される恐れがあったが、一方、本実施形態の構成では、通信端末装置２００からの信号がデータ変換部１６０に入力されることもなく、データ変換部１６０が破壊されることがない。
【００４１】
よって、通信端末装置２００及びデータ変換部１６０において、通信端末装置２００又はパソコン３００からの電源が供給されていない状態で信号が入力されることによる破壊が回避される。
【００４２】
さらに、通信端末装置２００からの入力信号を受けるアナログスイッチ１３１の電源入力１３３には、通信端末装置２００からの信号３Ｒ３Ｖが入力されており、すなわち通信端末装置２００が動作している（第１の電源入力が供給されている）場合には、アナログスイッチ１３１には必ず電源が供給される。よって電源が供給されていない状態のアナログスイッチ１３１に通信端末装置２００からＨ信号が入力されることはなく、アナログスイッチ１３１の破壊が回避される。
【００４３】
同様に、パソコン３００からの入力信号を受けるアナログスイッチ１３６の電源入力１３８には、パソコン３００からの信号３Ｖ３ＶＢが変換されて生成された信号３Ｖ３ＶＢｒｇｌが入力されており、すなわちパソコン３００が動作している（第２の電源入力が供給されている）場合には、アナログスイッチ１３６には必ず電源が供給される。よって電源が供給されていない状態のアナログスイッチ１３６にパソコン３００からの信号が入力されることはなく、アナログスイッチ１３６の破壊が回避される。
【００４４】
さらに、アナログスイッチ１３１の制御入力１３２及びアナログスイッチ１３６の制御入力１３７は、電流の電源への逆流を防ぐ機能（入力トレラント機能）を実現する構成を有する。図６はアナログスイッチ１３１に設けられる、入力トレラント機能を実現する構成を示す図である。図６において、制御入力１３２を受ける回路を含むＩＣ内部回路８０３への入力信号を受けるバッファ回路８０１において、通常、保護ダイオードとして設けられるダイオード８０４，８０５のうち、制御入力１３２と電源供給回路８０２との間に設けられるダイオード８０５が、バッファ回路８０１においては設けられず、制御入力１３２と電源供給回路８０２とは接続されていない。従ってアナログスイッチ１３１において、電源入力１３３に電圧３．３Ｖの信号３Ｒ３Ｖが供給されていない状態で制御入力１３２にＨが入力された場合に、電源供給回路８０２に電流が流れ込むことによる電源供給回路８０２の回路全体の不良動作も回避される。アナログスイッチ１３６も同様の構成を有する。
【００４５】
なお、上記実施形態では、通信端末装置２００とインターフェースボード１００との間のデータのやりとりが双方向のデータライン４００，４０２，４０４で行われ、インターフェースボード１００とパソコン３００とのデータのやりとりが双方向のデータライン５００，５０２，５０４で行われる構成が示されたが、本願発明は、データのやりとりが単方向パスで行われる場合についても適用可能である。
【００４６】
図７は、単方向のデータライン７３９，７４０が使用される信号供給制御部７３０の構成を示す図である。アナログスイッチ１（アナログスイッチ７３１）は、それぞれが単方向の信号の制御を行う２つのスイッチ回路を有し、これらは共通の電源入力７３３により動作し、共通の制御入力７３２により制御される。アナログスイッチ２（アナログスイッチ７３６）もアナログスイッチ７３１と同様の構成を有し、２つのスイッチ回路は、共通の電源入力７３８により動作し、共通の制御入力７３７により制御される。そして、図１に示される信号供給制御部１３０と同様に、アナログスイッチ７３１の制御入力７３２と、アナログスイッチ７３６の電源入力７３８と、には同一の信号３Ｖ３ＶＢｒｇｌが入力され、アナログスイッチ７３１の電源入力７３３と、アナログスイッチ７３６の制御入力７３７と、には同一の信号３Ｒ３Ｖが供給される。
【００４７】
また、本実施形態では、２つの装置（通信端末装置２００、パソコン３００）に接続され、これら２つの装置の仲介を行うインターフェースボード１００の例を示したが、本発明はこれに限定されず、２つ又はそれ以上の電源により動作する回路及び装置において適用可能である。
【符号の説明】
【００４８】
１００ インターフェースボード、１１０ 電源変換部、１２０ 制御部、１３０，１４０，１５０ 信号供給制御部、１３１，１３６ アナログスイッチ、１３２，１３７ 制御入力、１３３，１３８ 電源入力、１６０，１７０，１８０ データ変換部、２００ 通信端末装置、２０２，２０４ ＣＰＵ、２０６ ＤＳＰ、２０８ 交流電源プラグ、２１０ アンテナ、３００ パソコン、４００，４０２，４０４，５００，５０２，５０４，６００，６０２，６０４ データライン、４０６，５０６，５０８，５１０ 電源ライン、８０１ バッファ回路、８０２ 電源供給回路、８０３ ＩＣ内部回路、８０４，８０５ ダイオード、７３０ 信号供給制御部、７３１，７３６ アナログスイッチ、７３２，７３７ 制御入力、７３３，７３８ 電源入力、７３９，７４０ データライン、７６０ データ変換部。
【特許請求の範囲】
【請求項１】
複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路であって、
前記複数の電源の少なくとも１つが供給されていない場合に、
供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限することを特徴とする信号供給制御回路。
【請求項２】
請求項１に記載の信号供給制御回路であって、
電源入力と、制御入力と、を有し、
前記電源入力に電源が供給されている場合、前記信号処理回路への信号の供給は、前記制御入力への入力信号に従って供給と制限とのいずれかに切り替わり、
前記電源入力と、前記制御入力と、には前記複数の電源に含まれる互いに異なる電源が供給されることを特徴とする信号供給制御回路。
【請求項３】
請求項２に記載の信号供給制御回路であって、
前記複数の電源は、第１の電源と、第２の電源と、を含み、
前記信号処理回路は前記第１の電源により動作する第１の信号処理回路と、前記第２の電源により動作する第２の信号処理回路と、を含み、
前記信号供給制御回路は、それぞれが制御入力と電源入力を有し直列に接続される第１のスイッチング回路と、第２のスイッチング回路と、を含み、
前記第１のスイッチング回路及び前記第２のスイッチング回路は、それぞれ、前記制御入力と前記電源入力とに電源が供給される場合にのみ導通し、
前記第１のスイッチング回路は前記第１の信号処理回路への信号の供給を制御し、
前記第２のスイッチング回路は前記第２の信号処理回路への信号の供給を制御し、
前記第１の電源は、前記第１のスイッチング回路の電源入力と、前記第２のスイッチング回路の制御入力と、に供給され、
前記第２の電源は、前記第２のスイッチング回路の電源入力と、前記第１のスイッチング回路の制御入力と、に供給されることを特徴とする信号供給制御回路。
【請求項４】
請求項２又は３に記載の信号供給制御回路であって、
前記電源入力からの電源の供給により前記信号供給制御回路の少なくとも一部に電源を供給する電源供給回路を更に有し、
前記電源供給回路に電源が供給されていない場合に、前記制御入力から、前記電源供給回路への電流を制限する構成を有することを特徴とする信号供給制御回路。
【請求項５】
複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の動作方法であって、
前記複数の電源の少なくとも１つが供給されていない場合に、
入力されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限することを特徴とする信号供給制御回路の動作方法。
【請求項６】
複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の制御方法であって、
前記複数の電源の少なくとも１つが供給されていない場合に、
供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限するステップを含むことを特徴とする信号供給制御回路の制御方法。
【請求項７】
複数の電源の供給を受ける信号処理回路であって、
前記複数の電源により動作する回路への信号の供給を制御する信号供給制御回路を含み、
前記複数の電源の少なくとも１つが供給されていない場合に、前記信号供給制御回路は、入力されていない電源とは異なる電源に起因する信号の前記回路への供給を制限することを特徴とする信号処理回路。
【請求項１】
複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路であって、
前記複数の電源の少なくとも１つが供給されていない場合に、
供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限することを特徴とする信号供給制御回路。
【請求項２】
請求項１に記載の信号供給制御回路であって、
電源入力と、制御入力と、を有し、
前記電源入力に電源が供給されている場合、前記信号処理回路への信号の供給は、前記制御入力への入力信号に従って供給と制限とのいずれかに切り替わり、
前記電源入力と、前記制御入力と、には前記複数の電源に含まれる互いに異なる電源が供給されることを特徴とする信号供給制御回路。
【請求項３】
請求項２に記載の信号供給制御回路であって、
前記複数の電源は、第１の電源と、第２の電源と、を含み、
前記信号処理回路は前記第１の電源により動作する第１の信号処理回路と、前記第２の電源により動作する第２の信号処理回路と、を含み、
前記信号供給制御回路は、それぞれが制御入力と電源入力を有し直列に接続される第１のスイッチング回路と、第２のスイッチング回路と、を含み、
前記第１のスイッチング回路及び前記第２のスイッチング回路は、それぞれ、前記制御入力と前記電源入力とに電源が供給される場合にのみ導通し、
前記第１のスイッチング回路は前記第１の信号処理回路への信号の供給を制御し、
前記第２のスイッチング回路は前記第２の信号処理回路への信号の供給を制御し、
前記第１の電源は、前記第１のスイッチング回路の電源入力と、前記第２のスイッチング回路の制御入力と、に供給され、
前記第２の電源は、前記第２のスイッチング回路の電源入力と、前記第１のスイッチング回路の制御入力と、に供給されることを特徴とする信号供給制御回路。
【請求項４】
請求項２又は３に記載の信号供給制御回路であって、
前記電源入力からの電源の供給により前記信号供給制御回路の少なくとも一部に電源を供給する電源供給回路を更に有し、
前記電源供給回路に電源が供給されていない場合に、前記制御入力から、前記電源供給回路への電流を制限する構成を有することを特徴とする信号供給制御回路。
【請求項５】
複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の動作方法であって、
前記複数の電源の少なくとも１つが供給されていない場合に、
入力されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限することを特徴とする信号供給制御回路の動作方法。
【請求項６】
複数の電源の供給を受け、前記複数の電源により動作する信号処理回路への信号の供給を制御する信号供給制御回路の制御方法であって、
前記複数の電源の少なくとも１つが供給されていない場合に、
供給されていない電源とは異なる電源に起因する信号の前記信号処理回路への供給を制限するステップを含むことを特徴とする信号供給制御回路の制御方法。
【請求項７】
複数の電源の供給を受ける信号処理回路であって、
前記複数の電源により動作する回路への信号の供給を制御する信号供給制御回路を含み、
前記複数の電源の少なくとも１つが供給されていない場合に、前記信号供給制御回路は、入力されていない電源とは異なる電源に起因する信号の前記回路への供給を制限することを特徴とする信号処理回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１１４５８５（Ｐ２０１１−１１４５８５Ａ）
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願番号】特願２００９−２６９２５７（Ｐ２００９−２６９２５７）
【出願日】平成２１年１１月２６日（２００９．１１．２６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２３年６月９日（２０１１．６．９）
【国際特許分類】
【出願日】平成２１年１１月２６日（２００９．１１．２６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]