信号発生器、信号発生方法、試験装置および半導体チップ
【課題】信号の位相を調整する精度を高める。
【解決手段】出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器を提供する。信号発生器は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、出力信号として出力する電圧制御発振器と、出力信号を所定の分周比で分周した分周信号を生成する分周器と、分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、制御電圧として出力する位相比較回路と、位相シフト量に応じて位相をシフトした基準信号を位相比較回路に入力する基準信号生成部と、出力信号に対して生成すべき位相シフト量から、基準信号生成部が基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、位相比較回路が出力する制御電圧に加算して、電圧制御発振器に入力させる加算電圧生成部とを備える。
【解決手段】出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器を提供する。信号発生器は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、出力信号として出力する電圧制御発振器と、出力信号を所定の分周比で分周した分周信号を生成する分周器と、分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、制御電圧として出力する位相比較回路と、位相シフト量に応じて位相をシフトした基準信号を位相比較回路に入力する基準信号生成部と、出力信号に対して生成すべき位相シフト量から、基準信号生成部が基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、位相比較回路が出力する制御電圧に加算して、電圧制御発振器に入力させる加算電圧生成部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号発生器、信号発生方法、試験装置および半導体チップに関する。特に本発明は、出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器、信号発生方法、試験装置および半導体チップに関する。
【背景技術】
【０００２】
従来、周波数および位相を任意に調整した信号を発生させるために、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）が用いられている。ＰＬＬにおいて、位相を調整するためには、電圧制御発振器（ＶＣＯ）に印加する電圧を調整すればよい。また、ＰＬＬにおいて、周波数を調整するためには、分周器の分周比を調整すればよい。設定したい分周比が整数比ではない場合には、２つの分周率を極めて短い時間毎に切り替えて分周器に設定する方法も用いられている。
【０００３】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＰＬＬにおいては、基準信号と分周された信号との位相差を比較してそれに応じた電圧を出力させるため、位相比較回路が用いられている。精度のよい信号を発生させるためには、位相比較回路に入力される信号の位相差と、出力される電圧の大きさとは線形に変化することが望ましい。しかしながら、位相比較回路の特性によって、所定の範囲外の位相差については、位相差と電圧との関係が線形とならない場合がある。この場合、調整可能な位相の幅は所定の範囲に制限され、それ以外の位相については調整の精度が低下してしまう。上述のように分周率を切り替えて分周器に設定する場合には、より広い位相差について位相差と電圧との線形性が求められるので、精度よく調整可能な位相の幅は更に狭くなる。
【０００５】
このため本発明は上記の課題を解決する信号発生器、信号発生方法、試験装置および半導体チップを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
本発明の第１の形態によると、出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器であって、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振器と、前記出力信号を所定の分周比で分周した分周信号を生成する分周器と、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、前記位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部とを備え、前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい信号発生器を提供する。
【０００７】
前記基準信号生成部は、所定の周期信号の各位相におけるデータ値を、それぞれのアドレスに予め格納し、与えられるクロック信号に応じてそれぞれの前記データ値を順次出力することにより、前記基準信号を出力するデジタルシンセサイザであり、前記信号発生器は、前記出力信号に対する位相シフト量に応じて、前記基準信号生成部が出力するデータ値のアドレス番号をシフトさせる位相制御部を更に備えてもよい。
【０００８】
前記位相制御部は、前記出力信号に対して生成すべき位相シフト量を示すデジタルデータを受け取り、前記デジタルデータの所定桁数の上位ビットに基づいて前記基準信号生成部のアドレスを制御し、前記デジタルデータの所定桁数の下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御してもよい。
【０００９】
前記加算電圧生成部は、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域で、前記出力信号の位相シフト量を制御してもよい。
【００１０】
前記位相制御部は、前記デジタルデータにおいて、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域の幅に応じた桁数の前記下位ビットを選択し、当該桁数の前記下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御してもよい。
【００１１】
前記分周器は、分周比を所定の時間比で変化させることにより、有理数の分周比で前記出力信号を分周するフラクショナル分周器であり、前記位相制御部は、前記分周比の変化に応じた前記分周信号の位相シフト量の変化に更に基づいて、前記デジタルデータにおいて選択すべき下位ビットの桁数を定めてもよい。
【００１２】
本発明の第２の形態によると、出力信号の位相を、指定された位相シフト量に応じて制御する信号発生方法であって、電圧制御発振器を用いて、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振段階と、前記出力信号を所定の分周比で分周した分周信号を生成する分周段階と、位相比較器を用いて、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較段階と、前記位相シフト量に応じて位相をシフトした前記基準信号を生成する基準信号生成段階と、前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成段階において前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較器が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成段階とを備え、前記基準信号生成段階が生成する位相シフト量が、前記加算電圧生成段階が生成する位相シフト量より大きい信号発生方法を提供する。
【００１３】
本発明の第３の形態によると、被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する試験パターンを、与えられるクロック信号に応じて出力するパターン発生部と、所定の位相に位相シフトした前記クロック信号を生成し、前記パターン発生部に供給するタイミング発生部と、前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部とを備え、前記タイミング発生部は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部とを有し、前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい試験装置を提供する。
【００１４】
本発明の第４の形態によると、所定の位相シフト量で位相をシフトしたクロック信号を生成する信号発生器と、前記クロック信号に基づいて動作する動作回路とを備え、前記信号発生器は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部とを有する半導体チップを提供する。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１６】
本発明によれば、信号の位相を調整する精度を高めることができる。
【発明を実施するための最良の形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
図１は、試験装置１０の全体構成を示す。試験装置１０は、タイミング発生部１１０と、パターン発生部１２０と、波形整形部１３０と、判定部１４０とを備える。パターン発生部１２０は、被試験デバイス１００に供給する試験パターンを、与えられるクロック信号に応じて波形整形部１３０に対し出力する。また、パターン発生部１２０は、期待値パターンを判定部１４０に対し出力する。タイミング発生部１１０は、本発明に係る信号発生器の一例であり、所定の位相に位相シフトしたクロック信号を生成してパターン発生部１２０に供給する。判定部１４０は、入力を受けた試験パターンを、被試験デバイス１００に入力可能な信号波形に整形して被試験デバイス１００に供給する。判定部１４０は、被試験デバイス１００が出力する信号、および、波形整形部１３０から入力を受けた期待値パターンに基づいて、被試験デバイス１００の良否を判定し、判定結果を出力する。
【００１９】
図２は、タイミング発生部１１０の機能構成を示す。タイミング発生部１１０は、電圧制御発振器２００と、分周器２１０と、位相比較回路２２０と、基準信号生成部２３０と、加算電圧生成部２４０と、ループフィルタ２０２と、位相制御部２５０とを有する。電圧制御発振器２００は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、出力信号として出力する。分周器２１０は、その出力信号を所定の分周比で分周した分周信号を生成する。位相比較回路２２０は、この分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、制御電圧として出力する。
【００２０】
基準信号生成部２３０は、出力信号に対して生成すべき位相シフト量に応じて位相をシフトした基準信号を位相比較回路２２０に入力する。基準信号生成部２３０は、好ましくはデジタルシンセサイザである。このデジタルシンセサイザは、所定の周期信号の各位相におけるデータ値を、それぞれのアドレスに予め格納し、与えられるクロック信号に応じてそれぞれの当該データ値を順次出力することにより、基準信号を出力する。
【００２１】
位相制御部２５０は、出力信号に対する位相シフト量に応じて、基準信号生成部２３０が出力するデータ値のアドレス番号をシフトさせることにより、基準信号生成部２３０から所望の基準信号を出力させる。この基準信号の調整によって、出力信号の大きさはおおまかに調整される。具体的には、位相制御部２５０は、出力信号に対して生成すべき位相シフト量を示すデジタルデータを受け取り、そのデジタルデータの所定桁数の上位ビットに基づいて基準信号生成部２３０のアドレスを制御してもよい。図５にその一例を示す。
【００２２】
図５は、位相シフト量に基づく基準信号生成部２３０および加算電圧生成部２４０の制御の一例を示す。位相制御部２５０は、位相シフト量を示すデジタルデータの所定桁数の上位ビット（例えば８ビットのうち５ビット）を基準信号生成部２３０に与える。基準信号生成部２３０は、与えられたこれらのビットによって表される数値に基づくアドレス値を、位相シフト量が０であれば生成していたであろうアドレスに加算する。そして、基準信号生成部２３０は、加算したアドレスに格納しているデータ値を位相比較回路２２０に対し出力する。一方で、当該デジタルデータの所定桁数の下位ビット（例えば８ビットのうち３ビット）は、加算電圧生成部２４０に与えられ、加算電圧生成部２４０による位相シフト量の微調整に用いられる。
【００２３】
図２に戻る。加算電圧生成部２４０は、試験の管理者などの操作によって、出力信号に対して生成すべき位相シフト量から、基準信号生成部２３０が基準信号に対して生成する位相シフト量を減じた位相シフト量の入力を受ける。そして、加算電圧生成部２４０は、その位相シフト量に応じた電圧を、位相比較回路２２０が出力する制御電圧に加算して、電圧制御発振器２００に入力させる。ここで、加算電圧生成部２４０は、加算した結果得られる電圧を、ループフィルタ２０２（例えばローパスフィルタ）を介して電圧制御発振器２００へと入力してもよい。なお、基準信号生成部２３０が生成する位相シフト量は、加算電圧生成部２４０が生成する位相シフト量よりも大きくてもよい。これによって、出力信号の位相は精度良く微調整される。
【００２４】
なお、加算電圧生成部２４０によって加算される電圧は、出力信号に対して生成すべき位相シフト量に基づき自動的に計算されてもよい。即ち例えば、図５に示したように、位相制御部２５０は、出力信号に対して生成すべき位相シフト量を示すデジタルデータの所定桁数の下位ビットを抽出し、その値の大きさに基づいて加算電圧生成部２４０が出力する電圧を制御してもよい。抽出する下位ビットの桁数は、さらに、分周器２１０によって信号が分周される分周比に基づいて定められてもよい。
【００２５】
分周器制御回路２６０は、分周器２１０の分周比を指定された値に設定する。分周器制御回路２６０は、例えばフラクショナル分周器である。このフラクショナル分周器は、例えば分周比が有理数Ｐ（Ｐ＝Ｎ＋Ｆ／Ｍであり、Ｎ、Ｆ、Ｍは整数とする）である場合、分周比Ｎと分周比Ｎ＋１とを所定の時間比で分周器２１０に対し交互に設定することにより、ＮとＮ＋１との間の有理数の分周比を設定できる。
【００２６】
図３は、位相比較回路２２０の特性の一例を示す。図３に示すグラフの横軸は、分周器２１０から出力された分周信号を示す。基準信号は一定とする。また、縦軸は、位相比較回路２２０によって出力される制御電圧を示す。位相比較回路２２０は、この分周信号と基準信号との位相差に応じた制御電圧を出力する。この位相差と制御電圧とは線形に変化することが望ましいが、位相比較回路２２０に用いられる信号線や素子の特性によっては、ある範囲の位相差について位相差と制御電圧とが線形に変化しない場合がある。このグラフでは位相差と制御電圧とが線形に変化する部分を線形領域として示す。即ちこの領域では、分周器２１０の位相シフト量の変化に対する、位相比較回路２２０が出力する電圧値の変化が略直線となる。
【００２７】
このように線形領域が一定の範囲内に限定されると、加算電圧生成部２４０によって調整可能な位相の大きさの範囲もこの線形領域によって制限される。更に、上述のように、分周器制御回路２６０によって整数でない分周比が設定された場合には、分周器２１０には所定の時間間隔で分周比Ｎと分周比Ｎ＋１とが交互に設定される。この場合、位相比較回路２２０によって検出される位相差も、その時間間隔毎に変化するので、加算電圧生成部２４０によって調整可能な位相の大きさの範囲は、図中の太線に示す領域に限定される。
【００２８】
これに対し、本実施の形態に係るタイミング発生部１１０は、デジタルシンセサイザなどである基準信号生成部２３０によって基準信号を変更することで、線形領域が限定されている場合であっても、調整可能な位相の大きさの範囲を拡大できる。また、加算電圧生成部２４０の電圧を自動制御する場合においては、位相制御部２５０は、位相シフト量を示すデジタルデータにおいて、上記線形領域の幅に応じた桁数の下位ビットを選択し、当該桁数の下位ビットに基づいて加算電圧生成部２４０が出力する電圧を制御する。これにより、線形領域を有効活用して出力信号の位相を精度良く微調整できる。さらに、位相制御部２５０が、分周器２１０における分周比の変化に応じた分周信号の位相シフト量の変化に更に基づいて、デジタルデータにおいて選択すべき下位ビットの桁数を定めることで、実質的な線形領域を有効に利用して位相調整の精度を高めることができる。
【００２９】
図４は、タイミング発生部１１０によって信号が生成される制御の流れを示す。電圧制御発振器２００は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する（Ｓ４００）。分周器２１０は、出力信号を所定の分周比で分周した分周信号を生成する（Ｓ４１０）。位相比較回路２２０は、分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、制御電圧として出力する（Ｓ４２０）。加算電圧生成部２４０は、出力信号に対して生成すべき位相シフト量から、基準信号生成部２３０が基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、位相比較回路２２０が出力する制御電圧に加算して、電圧制御発振器２００に入力させる（Ｓ４３０）。以上の制御が極めて短い時間間隔で繰り返された結果、タイミング発生部１１０から出力される出力信号は、指定された位相に調整される。
【００３０】
以上、図１から図５を参照して説明したように、本実施形態に係る試験装置１０によれば、基準信号の調整と制御電圧の調整とを組み合わせることにより、位相比較回路における位相差と電圧とが線形に変化する領域を有効に利用して、これまでより幅広い位相差の設定を可能とすることができる。また、基準信号の発生にはデジタルシンセサイザを用いることで、位相調整の精度を一層高めることができる。
【００３１】
以下、本実施形態に係るタイミング発生部１１０を半導体チップ６００内の信号発生器に応用した例を示す。
図６は、半導体チップ６００の機能構成の一例を示す。半導体チップ６００は、信号発生器６１０と、動作回路６２０とを有する。信号発生器６１０は、所定の位相シフト量で位相をシフトしたクロック信号を生成し、動作回路６２０に供給する。動作回路６２０は、そのクロック信号に基づいて動作し、所定の制御、例えば、予め組み込まれた論理回路を動作させたり、与えられたデータを記憶したり読み出したりする。信号発生器６１０の構成は、出力信号の出力先が動作回路６２０であることの他、図２に示すタイミング発生部１１０の構成と略同一であるから説明を省略する。
【００３２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００３３】
【図１】図１は、試験装置１０の全体構成を示す。
【図２】図２は、タイミング発生部１１０の機能構成を示す。
【図３】図３は、位相比較回路２２０の特性の一例を示す。
【図４】図４は、タイミング発生部１１０によって信号が生成される制御の流れを示す。
【図５】図５は、位相シフト量に基づく基準信号生成部２３０および加算電圧生成部２４０の制御の一例を示す。
【図６】図６は、半導体チップ６００の機能構成の一例を示す。
【符号の説明】
【００３４】
１０ 試験装置
１００ 被試験デバイス
１１０ タイミング発生部
１２０ パターン発生部
１３０ 波形整形部
１４０ 判定部
２００ 電圧制御発振器
２０２ ループフィルタ
２１０ 分周器
２２０ 位相比較回路
２３０ 基準信号生成部
２４０ 加算電圧生成部
２５０ 位相制御部
２６０ 分周器制御回路
６００ 半導体チップ
６１０ 信号発生器
６２０ 動作回路
【技術分野】
【０００１】
本発明は、信号発生器、信号発生方法、試験装置および半導体チップに関する。特に本発明は、出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器、信号発生方法、試験装置および半導体チップに関する。
【背景技術】
【０００２】
従来、周波数および位相を任意に調整した信号を発生させるために、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）が用いられている。ＰＬＬにおいて、位相を調整するためには、電圧制御発振器（ＶＣＯ）に印加する電圧を調整すればよい。また、ＰＬＬにおいて、周波数を調整するためには、分周器の分周比を調整すればよい。設定したい分周比が整数比ではない場合には、２つの分周率を極めて短い時間毎に切り替えて分周器に設定する方法も用いられている。
【０００３】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＰＬＬにおいては、基準信号と分周された信号との位相差を比較してそれに応じた電圧を出力させるため、位相比較回路が用いられている。精度のよい信号を発生させるためには、位相比較回路に入力される信号の位相差と、出力される電圧の大きさとは線形に変化することが望ましい。しかしながら、位相比較回路の特性によって、所定の範囲外の位相差については、位相差と電圧との関係が線形とならない場合がある。この場合、調整可能な位相の幅は所定の範囲に制限され、それ以外の位相については調整の精度が低下してしまう。上述のように分周率を切り替えて分周器に設定する場合には、より広い位相差について位相差と電圧との線形性が求められるので、精度よく調整可能な位相の幅は更に狭くなる。
【０００５】
このため本発明は上記の課題を解決する信号発生器、信号発生方法、試験装置および半導体チップを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
本発明の第１の形態によると、出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器であって、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振器と、前記出力信号を所定の分周比で分周した分周信号を生成する分周器と、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、前記位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部とを備え、前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい信号発生器を提供する。
【０００７】
前記基準信号生成部は、所定の周期信号の各位相におけるデータ値を、それぞれのアドレスに予め格納し、与えられるクロック信号に応じてそれぞれの前記データ値を順次出力することにより、前記基準信号を出力するデジタルシンセサイザであり、前記信号発生器は、前記出力信号に対する位相シフト量に応じて、前記基準信号生成部が出力するデータ値のアドレス番号をシフトさせる位相制御部を更に備えてもよい。
【０００８】
前記位相制御部は、前記出力信号に対して生成すべき位相シフト量を示すデジタルデータを受け取り、前記デジタルデータの所定桁数の上位ビットに基づいて前記基準信号生成部のアドレスを制御し、前記デジタルデータの所定桁数の下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御してもよい。
【０００９】
前記加算電圧生成部は、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域で、前記出力信号の位相シフト量を制御してもよい。
【００１０】
前記位相制御部は、前記デジタルデータにおいて、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域の幅に応じた桁数の前記下位ビットを選択し、当該桁数の前記下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御してもよい。
【００１１】
前記分周器は、分周比を所定の時間比で変化させることにより、有理数の分周比で前記出力信号を分周するフラクショナル分周器であり、前記位相制御部は、前記分周比の変化に応じた前記分周信号の位相シフト量の変化に更に基づいて、前記デジタルデータにおいて選択すべき下位ビットの桁数を定めてもよい。
【００１２】
本発明の第２の形態によると、出力信号の位相を、指定された位相シフト量に応じて制御する信号発生方法であって、電圧制御発振器を用いて、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振段階と、前記出力信号を所定の分周比で分周した分周信号を生成する分周段階と、位相比較器を用いて、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較段階と、前記位相シフト量に応じて位相をシフトした前記基準信号を生成する基準信号生成段階と、前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成段階において前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較器が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成段階とを備え、前記基準信号生成段階が生成する位相シフト量が、前記加算電圧生成段階が生成する位相シフト量より大きい信号発生方法を提供する。
【００１３】
本発明の第３の形態によると、被試験デバイスを試験する試験装置であって、前記被試験デバイスに供給する試験パターンを、与えられるクロック信号に応じて出力するパターン発生部と、所定の位相に位相シフトした前記クロック信号を生成し、前記パターン発生部に供給するタイミング発生部と、前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部とを備え、前記タイミング発生部は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部とを有し、前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい試験装置を提供する。
【００１４】
本発明の第４の形態によると、所定の位相シフト量で位相をシフトしたクロック信号を生成する信号発生器と、前記クロック信号に基づいて動作する動作回路とを備え、前記信号発生器は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部とを有する半導体チップを提供する。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１６】
本発明によれば、信号の位相を調整する精度を高めることができる。
【発明を実施するための最良の形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
図１は、試験装置１０の全体構成を示す。試験装置１０は、タイミング発生部１１０と、パターン発生部１２０と、波形整形部１３０と、判定部１４０とを備える。パターン発生部１２０は、被試験デバイス１００に供給する試験パターンを、与えられるクロック信号に応じて波形整形部１３０に対し出力する。また、パターン発生部１２０は、期待値パターンを判定部１４０に対し出力する。タイミング発生部１１０は、本発明に係る信号発生器の一例であり、所定の位相に位相シフトしたクロック信号を生成してパターン発生部１２０に供給する。判定部１４０は、入力を受けた試験パターンを、被試験デバイス１００に入力可能な信号波形に整形して被試験デバイス１００に供給する。判定部１４０は、被試験デバイス１００が出力する信号、および、波形整形部１３０から入力を受けた期待値パターンに基づいて、被試験デバイス１００の良否を判定し、判定結果を出力する。
【００１９】
図２は、タイミング発生部１１０の機能構成を示す。タイミング発生部１１０は、電圧制御発振器２００と、分周器２１０と、位相比較回路２２０と、基準信号生成部２３０と、加算電圧生成部２４０と、ループフィルタ２０２と、位相制御部２５０とを有する。電圧制御発振器２００は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、出力信号として出力する。分周器２１０は、その出力信号を所定の分周比で分周した分周信号を生成する。位相比較回路２２０は、この分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、制御電圧として出力する。
【００２０】
基準信号生成部２３０は、出力信号に対して生成すべき位相シフト量に応じて位相をシフトした基準信号を位相比較回路２２０に入力する。基準信号生成部２３０は、好ましくはデジタルシンセサイザである。このデジタルシンセサイザは、所定の周期信号の各位相におけるデータ値を、それぞれのアドレスに予め格納し、与えられるクロック信号に応じてそれぞれの当該データ値を順次出力することにより、基準信号を出力する。
【００２１】
位相制御部２５０は、出力信号に対する位相シフト量に応じて、基準信号生成部２３０が出力するデータ値のアドレス番号をシフトさせることにより、基準信号生成部２３０から所望の基準信号を出力させる。この基準信号の調整によって、出力信号の大きさはおおまかに調整される。具体的には、位相制御部２５０は、出力信号に対して生成すべき位相シフト量を示すデジタルデータを受け取り、そのデジタルデータの所定桁数の上位ビットに基づいて基準信号生成部２３０のアドレスを制御してもよい。図５にその一例を示す。
【００２２】
図５は、位相シフト量に基づく基準信号生成部２３０および加算電圧生成部２４０の制御の一例を示す。位相制御部２５０は、位相シフト量を示すデジタルデータの所定桁数の上位ビット（例えば８ビットのうち５ビット）を基準信号生成部２３０に与える。基準信号生成部２３０は、与えられたこれらのビットによって表される数値に基づくアドレス値を、位相シフト量が０であれば生成していたであろうアドレスに加算する。そして、基準信号生成部２３０は、加算したアドレスに格納しているデータ値を位相比較回路２２０に対し出力する。一方で、当該デジタルデータの所定桁数の下位ビット（例えば８ビットのうち３ビット）は、加算電圧生成部２４０に与えられ、加算電圧生成部２４０による位相シフト量の微調整に用いられる。
【００２３】
図２に戻る。加算電圧生成部２４０は、試験の管理者などの操作によって、出力信号に対して生成すべき位相シフト量から、基準信号生成部２３０が基準信号に対して生成する位相シフト量を減じた位相シフト量の入力を受ける。そして、加算電圧生成部２４０は、その位相シフト量に応じた電圧を、位相比較回路２２０が出力する制御電圧に加算して、電圧制御発振器２００に入力させる。ここで、加算電圧生成部２４０は、加算した結果得られる電圧を、ループフィルタ２０２（例えばローパスフィルタ）を介して電圧制御発振器２００へと入力してもよい。なお、基準信号生成部２３０が生成する位相シフト量は、加算電圧生成部２４０が生成する位相シフト量よりも大きくてもよい。これによって、出力信号の位相は精度良く微調整される。
【００２４】
なお、加算電圧生成部２４０によって加算される電圧は、出力信号に対して生成すべき位相シフト量に基づき自動的に計算されてもよい。即ち例えば、図５に示したように、位相制御部２５０は、出力信号に対して生成すべき位相シフト量を示すデジタルデータの所定桁数の下位ビットを抽出し、その値の大きさに基づいて加算電圧生成部２４０が出力する電圧を制御してもよい。抽出する下位ビットの桁数は、さらに、分周器２１０によって信号が分周される分周比に基づいて定められてもよい。
【００２５】
分周器制御回路２６０は、分周器２１０の分周比を指定された値に設定する。分周器制御回路２６０は、例えばフラクショナル分周器である。このフラクショナル分周器は、例えば分周比が有理数Ｐ（Ｐ＝Ｎ＋Ｆ／Ｍであり、Ｎ、Ｆ、Ｍは整数とする）である場合、分周比Ｎと分周比Ｎ＋１とを所定の時間比で分周器２１０に対し交互に設定することにより、ＮとＮ＋１との間の有理数の分周比を設定できる。
【００２６】
図３は、位相比較回路２２０の特性の一例を示す。図３に示すグラフの横軸は、分周器２１０から出力された分周信号を示す。基準信号は一定とする。また、縦軸は、位相比較回路２２０によって出力される制御電圧を示す。位相比較回路２２０は、この分周信号と基準信号との位相差に応じた制御電圧を出力する。この位相差と制御電圧とは線形に変化することが望ましいが、位相比較回路２２０に用いられる信号線や素子の特性によっては、ある範囲の位相差について位相差と制御電圧とが線形に変化しない場合がある。このグラフでは位相差と制御電圧とが線形に変化する部分を線形領域として示す。即ちこの領域では、分周器２１０の位相シフト量の変化に対する、位相比較回路２２０が出力する電圧値の変化が略直線となる。
【００２７】
このように線形領域が一定の範囲内に限定されると、加算電圧生成部２４０によって調整可能な位相の大きさの範囲もこの線形領域によって制限される。更に、上述のように、分周器制御回路２６０によって整数でない分周比が設定された場合には、分周器２１０には所定の時間間隔で分周比Ｎと分周比Ｎ＋１とが交互に設定される。この場合、位相比較回路２２０によって検出される位相差も、その時間間隔毎に変化するので、加算電圧生成部２４０によって調整可能な位相の大きさの範囲は、図中の太線に示す領域に限定される。
【００２８】
これに対し、本実施の形態に係るタイミング発生部１１０は、デジタルシンセサイザなどである基準信号生成部２３０によって基準信号を変更することで、線形領域が限定されている場合であっても、調整可能な位相の大きさの範囲を拡大できる。また、加算電圧生成部２４０の電圧を自動制御する場合においては、位相制御部２５０は、位相シフト量を示すデジタルデータにおいて、上記線形領域の幅に応じた桁数の下位ビットを選択し、当該桁数の下位ビットに基づいて加算電圧生成部２４０が出力する電圧を制御する。これにより、線形領域を有効活用して出力信号の位相を精度良く微調整できる。さらに、位相制御部２５０が、分周器２１０における分周比の変化に応じた分周信号の位相シフト量の変化に更に基づいて、デジタルデータにおいて選択すべき下位ビットの桁数を定めることで、実質的な線形領域を有効に利用して位相調整の精度を高めることができる。
【００２９】
図４は、タイミング発生部１１０によって信号が生成される制御の流れを示す。電圧制御発振器２００は、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する（Ｓ４００）。分周器２１０は、出力信号を所定の分周比で分周した分周信号を生成する（Ｓ４１０）。位相比較回路２２０は、分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、制御電圧として出力する（Ｓ４２０）。加算電圧生成部２４０は、出力信号に対して生成すべき位相シフト量から、基準信号生成部２３０が基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、位相比較回路２２０が出力する制御電圧に加算して、電圧制御発振器２００に入力させる（Ｓ４３０）。以上の制御が極めて短い時間間隔で繰り返された結果、タイミング発生部１１０から出力される出力信号は、指定された位相に調整される。
【００３０】
以上、図１から図５を参照して説明したように、本実施形態に係る試験装置１０によれば、基準信号の調整と制御電圧の調整とを組み合わせることにより、位相比較回路における位相差と電圧とが線形に変化する領域を有効に利用して、これまでより幅広い位相差の設定を可能とすることができる。また、基準信号の発生にはデジタルシンセサイザを用いることで、位相調整の精度を一層高めることができる。
【００３１】
以下、本実施形態に係るタイミング発生部１１０を半導体チップ６００内の信号発生器に応用した例を示す。
図６は、半導体チップ６００の機能構成の一例を示す。半導体チップ６００は、信号発生器６１０と、動作回路６２０とを有する。信号発生器６１０は、所定の位相シフト量で位相をシフトしたクロック信号を生成し、動作回路６２０に供給する。動作回路６２０は、そのクロック信号に基づいて動作し、所定の制御、例えば、予め組み込まれた論理回路を動作させたり、与えられたデータを記憶したり読み出したりする。信号発生器６１０の構成は、出力信号の出力先が動作回路６２０であることの他、図２に示すタイミング発生部１１０の構成と略同一であるから説明を省略する。
【００３２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００３３】
【図１】図１は、試験装置１０の全体構成を示す。
【図２】図２は、タイミング発生部１１０の機能構成を示す。
【図３】図３は、位相比較回路２２０の特性の一例を示す。
【図４】図４は、タイミング発生部１１０によって信号が生成される制御の流れを示す。
【図５】図５は、位相シフト量に基づく基準信号生成部２３０および加算電圧生成部２４０の制御の一例を示す。
【図６】図６は、半導体チップ６００の機能構成の一例を示す。
【符号の説明】
【００３４】
１０ 試験装置
１００ 被試験デバイス
１１０ タイミング発生部
１２０ パターン発生部
１３０ 波形整形部
１４０ 判定部
２００ 電圧制御発振器
２０２ ループフィルタ
２１０ 分周器
２２０ 位相比較回路
２３０ 基準信号生成部
２４０ 加算電圧生成部
２５０ 位相制御部
２６０ 分周器制御回路
６００ 半導体チップ
６１０ 信号発生器
６２０ 動作回路
【特許請求の範囲】
【請求項１】
出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器であって、
与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振器と、
前記出力信号を所定の分周比で分周した分周信号を生成する分周器と、
前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、
前記位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、
前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部と
を備え、
前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい信号発生器。
【請求項２】
前記基準信号生成部は、所定の周期信号の各位相におけるデータ値を、それぞれのアドレスに予め格納し、与えられるクロック信号に応じてそれぞれの前記データ値を順次出力することにより、前記基準信号を出力するデジタルシンセサイザであり、
前記信号発生器は、前記出力信号に対する位相シフト量に応じて、前記基準信号生成部が出力するデータ値のアドレス番号をシフトさせる位相制御部を更に備える
請求項１に記載の信号発生器。
【請求項３】
前記位相制御部は、前記出力信号に対して生成すべき位相シフト量を示すデジタルデータを受け取り、前記デジタルデータの所定桁数の上位ビットに基づいて前記基準信号生成部のアドレスを制御し、前記デジタルデータの所定桁数の下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御する
請求項２に記載の信号発生器。
【請求項４】
前記加算電圧生成部は、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域で、前記出力信号の位相シフト量を制御する
請求項３に記載の信号発生器。
【請求項５】
前記位相制御部は、前記デジタルデータにおいて、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域の幅に応じた桁数の前記下位ビットを選択し、当該桁数の前記下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御する
請求項４に記載の信号発生器。
【請求項６】
前記分周器は、分周比を所定の時間比で変化させることにより、有理数の分周比で前記出力信号を分周するフラクショナル分周器であり、
前記位相制御部は、前記分周比の変化に応じた前記分周信号の位相シフト量の変化に更に基づいて、前記デジタルデータにおいて選択すべき下位ビットの桁数を定める
請求項５に記載の信号発生器。
【請求項７】
出力信号の位相を、指定された位相シフト量に応じて制御する信号発生方法であって、
電圧制御発振器を用いて、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振段階と、
前記出力信号を所定の分周比で分周した分周信号を生成する分周段階と、
位相比較器を用いて、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較段階と、
前記位相シフト量に応じて位相をシフトした前記基準信号を生成する基準信号生成段階と、
前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成段階において前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較器が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成段階と
を備え、
前記基準信号生成段階が生成する位相シフト量が、前記加算電圧生成段階が生成する位相シフト量より大きい信号発生方法。
【請求項８】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する試験パターンを、与えられるクロック信号に応じて出力するパターン発生部と、
所定の位相に位相シフトした前記クロック信号を生成し、前記パターン発生部に供給するタイミング発生部と、
前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、
前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、
前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、
前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、
前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部と
を有し、
前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい試験装置。
【請求項９】
所定の位相シフト量で位相をシフトしたクロック信号を生成する信号発生器と、
前記クロック信号に基づいて動作する動作回路と
を備え、
前記信号発生器は、
与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、
前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、
前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、
前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、
前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部と
を有する半導体チップ。
【請求項１】
出力信号の位相を、指定された位相シフト量に応じて制御する信号発生器であって、
与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振器と、
前記出力信号を所定の分周比で分周した分周信号を生成する分周器と、
前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、
前記位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、
前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部と
を備え、
前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい信号発生器。
【請求項２】
前記基準信号生成部は、所定の周期信号の各位相におけるデータ値を、それぞれのアドレスに予め格納し、与えられるクロック信号に応じてそれぞれの前記データ値を順次出力することにより、前記基準信号を出力するデジタルシンセサイザであり、
前記信号発生器は、前記出力信号に対する位相シフト量に応じて、前記基準信号生成部が出力するデータ値のアドレス番号をシフトさせる位相制御部を更に備える
請求項１に記載の信号発生器。
【請求項３】
前記位相制御部は、前記出力信号に対して生成すべき位相シフト量を示すデジタルデータを受け取り、前記デジタルデータの所定桁数の上位ビットに基づいて前記基準信号生成部のアドレスを制御し、前記デジタルデータの所定桁数の下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御する
請求項２に記載の信号発生器。
【請求項４】
前記加算電圧生成部は、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域で、前記出力信号の位相シフト量を制御する
請求項３に記載の信号発生器。
【請求項５】
前記位相制御部は、前記デジタルデータにおいて、前記分周信号の位相シフト量の変化に対する、前記位相比較回路が出力する電圧値の変化が略直線となる領域の幅に応じた桁数の前記下位ビットを選択し、当該桁数の前記下位ビットに基づいて前記加算電圧生成部が出力する電圧を制御する
請求項４に記載の信号発生器。
【請求項６】
前記分周器は、分周比を所定の時間比で変化させることにより、有理数の分周比で前記出力信号を分周するフラクショナル分周器であり、
前記位相制御部は、前記分周比の変化に応じた前記分周信号の位相シフト量の変化に更に基づいて、前記デジタルデータにおいて選択すべき下位ビットの桁数を定める
請求項５に記載の信号発生器。
【請求項７】
出力信号の位相を、指定された位相シフト量に応じて制御する信号発生方法であって、
電圧制御発振器を用いて、与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記出力信号として出力する電圧制御発振段階と、
前記出力信号を所定の分周比で分周した分周信号を生成する分周段階と、
位相比較器を用いて、前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較段階と、
前記位相シフト量に応じて位相をシフトした前記基準信号を生成する基準信号生成段階と、
前記出力信号に対して生成すべき位相シフト量から、前記基準信号生成段階において前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較器が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成段階と
を備え、
前記基準信号生成段階が生成する位相シフト量が、前記加算電圧生成段階が生成する位相シフト量より大きい信号発生方法。
【請求項８】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する試験パターンを、与えられるクロック信号に応じて出力するパターン発生部と、
所定の位相に位相シフトした前記クロック信号を生成し、前記パターン発生部に供給するタイミング発生部と、
前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、
前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、
前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、
前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、
前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部と
を有し、
前記基準信号生成部が生成する位相シフト量が、前記加算電圧生成部が生成する位相シフト量より大きい試験装置。
【請求項９】
所定の位相シフト量で位相をシフトしたクロック信号を生成する信号発生器と、
前記クロック信号に基づいて動作する動作回路と
を備え、
前記信号発生器は、
与えられる制御電圧の電圧値に応じた周波数の信号を生成し、前記クロック信号として出力する電圧制御発振器と、
前記クロック信号を所定の分周比で分周した分周信号を生成する分周器と、
前記分周信号と、与えられる基準信号との位相差に応じた電圧値の電圧を、前記制御電圧として出力する位相比較回路と、
前記クロック信号の位相をシフトすべき位相シフト量に応じて位相をシフトした前記基準信号を前記位相比較回路に入力する基準信号生成部と、
前記クロック信号に対して生成すべき位相シフト量から、前記基準信号生成部が前記基準信号に対して生成する位相シフト量を減じた位相シフト量に応じた電圧を、前記位相比較回路が出力する前記制御電圧に加算して、前記電圧制御発振器に入力させる加算電圧生成部と
を有する半導体チップ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−１１４０１（Ｐ２００８−１１４０１Ａ）
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願番号】特願２００６−１８２０６３（Ｐ２００６−１８２０６３）
【出願日】平成１８年６月３０日（２００６．６．３０）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
【公開日】平成２０年１月１７日（２００８．１．１７）
【国際特許分類】
【出願日】平成１８年６月３０日（２００６．６．３０）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
[ Back to top ]