光パケットスイッチ装置
【課題】伝送路の効率を高めることのできる光パケットスイッチ装置を提供する。
【解決手段】光パケットスイッチ装置１０は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部１２と、受信した光パケットから宛先情報を抽出し、該宛先情報に応じて光スイッチ部１２の制御信号を生成する光スイッチ制御部１４とを備える。光スイッチ制御部１４は、複数の異なる位相のローカルクロックを生成するクロック生成部４３と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するセレクタ部４４とを備える。光スイッチ制御部１４は、セレクタ部４４により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行う。
【解決手段】光パケットスイッチ装置１０は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部１２と、受信した光パケットから宛先情報を抽出し、該宛先情報に応じて光スイッチ部１２の制御信号を生成する光スイッチ制御部１４とを備える。光スイッチ制御部１４は、複数の異なる位相のローカルクロックを生成するクロック生成部４３と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するセレクタ部４４とを備える。光スイッチ制御部１４は、セレクタ部４４により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送されてきた光パケットをその光パケットの宛先に向けて進路を切り換えて送り出す光パケットスイッチ装置に関する。
【背景技術】
【０００２】
従来、１ＧＥｔｈｅｒ（1 Gigabit Ethernet（登録商標））、１０ＧＥｔｈｅｒ（10 Gigabit Ethernet）などの光パケット信号のスイッチング（ルーティング）においては、光パケット信号を一旦電気信号に変換し、電気メモリを利用したスイッチングが行なわれている。しかし、近年のＩＰトラフィックの情況はインターネット、映像信号の配信などにより加速度的に増加している。このため、必要なスイッチング容量も増加しており、近い将来、装置規模、消費電力の観点より、電気メモリを介したパケットスイッチングは限界に近づくものと考えられている。
【０００３】
そこで、近年、入力されてきた光パケットを、電気信号には変換せずに、光信号のままスイッチングして送り出す光パケットスイッチ装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２３５９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
光パケットスイッチ装置においては、受信した光パケットの最初のビットが通過するときに光スイッチをオンし、最後のビットが通過するときに光スイッチをオフすることができれば、光パケット間の間隔（以下、ガードタイムとも称する）を短くすることができ、伝送路の効率を高めることができる。
【０００６】
しかしながら、受信した光パケットと光パケットスイッチ装置内部のローカルクロックとは非同期であるため、実際には上記のようなスイッチ制御を行うことは難しく、光パケット長の前後にタイミングマージンを取って光スイッチのオン／オフが行われる。伝送路の効率を高めるためには、このタイミングマージンをできるだけ短くすることが望ましい。
【０００７】
本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送路の効率を高めることのできる光パケットスイッチ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の光パケットスイッチ装置は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部と、受信した光パケットから宛先情報を抽出し、該宛先情報に応じて光スイッチ部の制御信号を生成する光スイッチ制御部とを備える。光スイッチ制御部は、複数の異なる位相のローカルクロックを生成するクロック生成部と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するクロック選択部とを備え、クロック選択部により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行う。
【０００９】
光スイッチ制御部は、クロック選択部により選択されたローカルクロックを動作クロックとして光パケット信号のフレーム同期を取るフレーム同期部を備えてもよい。
【００１０】
光スイッチ制御部は、受信した光パケット信号のクロックを、クロック選択部により選択されたローカルクロックに乗せ換えるクロック乗換部を備えてもよい。
【００１１】
光スイッチ制御部は、受信した光パケット信号の位相基準となる光パケットタイミング検出パルスを生成するための光パケットタイミング検出部を備え、クロック選択部は、該光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択してもよい。
【００１２】
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システム、プログラム、プログラムを格納した記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、伝送路の効率を高めることのできる光パケットスイッチ装置を提供できる。
【図面の簡単な説明】
【００１４】
【図１】比較例に係る光パケットスイッチ装置を説明するための図である。
【図２】光パケットスイッチ装置の動作タイムチャートを示す図である。
【図３】図３（ａ）（ｂ）は、フレーム同期検出タイミングのばらつきを説明するための図である。
【図４】図４（ａ）（ｂ）は、クロック乗せ換えタイミングのばらつきを説明するための図である。
【図５】本発明の実施形態に係る光パケットスイッチ装置を説明するための図である。
【図６】光パケットタイミング検出部の構成を説明するための図である。
【図７】光パケットタイミング検出部の動作を説明するための図である。
【図８】位相比較部とセレクタ部の構成を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、本発明の実施形態に係る光パケットスイッチ装置について説明する。本実施形態に係る光パケットスイッチ装置は、光パケット単位での方路切り替えを可能とする装置である。光パケット単位での方路切り替えを行うことにより、伝送路の帯域利用効率を向上することができる。まず、本実施形態に係る光パケットスイッチ装置について説明する前に、本発明者が従来検討してきた光パケットスイッチ装置を比較例として説明する。
【００１６】
図１は、比較例に係る光パケットスイッチ装置１００を説明するための図である。図１に示すように、比較例に係る光パケットスイッチ装置１００は、光スイッチ部１０２と、光スイッチ制御部１０４とを備える。伝送路を経由して光パケットスイッチ装置１００に入力された光パケット信号１０１は、光カプラ１０３で２つに分岐される。分岐された一方の光パケット信号１０１ａは、光スイッチ制御部１０４に入力され、他方の光パケット信号１０１ｂは、光スイッチ部１０２に入力される。
【００１７】
光パケット信号１０１は、図１に示すように、送信データであるペイロードと、ペイロードの前に設けられたヘッダとから構成される。ヘッダは、光パケット信号を受信する光受信器の安定化に使用されるプリアンブルと、光パケットの宛先情報とを有する。なお、本比較例においては、入力される光パケット信号を１０ＧＥｔｈｅｒ（１０．３１２５Ｇｂｐｓ）の光パケット信号として説明する。
【００１８】
光スイッチ制御部１０４は、光パケット信号１０１ａの有する宛先情報を参照し、光スイッチ部１０２を制御するための制御信号を出力する。図１に示すように、光スイッチ制御部１０４は、Ｏ／Ｅ変換部１０６と、ＤＭＵＸ部１０８と、フレーム同期部１１０と、クロック乗換部１１２と、方路判定部１１４と、制御信号生成部１１６と、ローカル発振器１１８とを備える。
【００１９】
Ｏ／Ｅ変換部１０６は、受信した光パケット信号１０１ａに対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをＤＭＵＸ部１０８に出力する。クロック信号ＯＥＣＬＫの周波数は、１０．３１２５ＧＨｚである。
【００２０】
ＤＭＵＸ部１０８は、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをシリアル・パラレル変換する。このシリアル・パラレル変換は、信号速度を落として電気回路の負荷を低減するためになされる。ここでは、ＤＭＵＸ部１０８は、１：６４のシリアル・パラレル変換を行う。従って、変換後のクロック信号Ｒ−ＣＬＫの周波数は、１６１ＭＨｚとなる。
【００２１】
ＤＭＵＸ部１０８から出力されたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、フレーム同期部１１０に入力される。フレーム同期部１１０は、ヘッダに含まれる所定の同期コードを検出することで、光パケット信号のフレーム同期を取る。フレーム同期部１１０は、ローカル発振器１１８から供給される１６１ＭＨｚのローカルクロックＬ−ＣＬＫを動作クロックとしてフレーム同期を確立する。
【００２２】
フレーム同期が取られたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、クロック乗換部１１２に入力される。クロック乗換部１１２は、光パケット信号１０１ａから抽出されたクロックＲ−ＣＬＫから、ローカル発振器１１８の出力するローカルクロックＬ−ＣＬＫへの乗せ換えを行う。光パケット信号１０１ａからのクロック抽出は、光パケット受信中しか行うことができず、電気回路を安定して動作させることが難しい。従って、このようにローカル発振器１１８を用意し、クロック信号の乗せ換えを行うことで、安定した電気回路の動作が可能となる。
【００２３】
クロック乗換部１１２から出力されたパラレルデータ信号は、方路判定部１１４に入力される。方路判定部１１４は受信したパラレルデータ信号から宛先情報を抽出し、光スイッチ部１０２における目的の光スイッチを制御するための方路判定を行う。
【００２４】
制御信号生成部１１６は、方路判定部１１４による方路判定結果を受け、光スイッチ部１０２を制御するための光スイッチ制御信号を生成する。本比較例では、光スイッチ部１０２が４つの光スイッチを有するので、制御信号生成部１１６は、４つの光スイッチ制御信号１〜４を生成し、光スイッチ部１０２に出力する。光スイッチ制御信号の生成法としては、光スイッチの制御パターンをＲＯＭに記憶しておき、方路判定結果に対応する制御パターンを読み出すなどの方法が使われる。
【００２５】
一方、分岐された他方の光パケット信号１０１ｂは、光遅延部１２４を介して、光スイッチ部１０２に入力される。Ｏ／Ｅ変換部１０６で分岐された光パケット信号１０１ｂを光スイッチ部１０２に直接入力した場合、光スイッチ制御部１０４から出力される光スイッチ制御信号は、光パケット信号１０１ｂに対して遅延する。そこで、Ｏ／Ｅ変換部１０６と光スイッチ部１０２との間に光遅延部１２４を設けることにより、光パケット信号１０１ｂに対する光スイッチ制御信号の遅延時間を解消する。光遅延部１２４は、例えば光ファイバ長を調整することにより実現できる。
【００２６】
光スイッチ部１０２は、入力された光パケット信号１０１ｂを４つに分岐する光カプラ１２０と、分岐された光パケット信号を受ける４つの光スイッチ１２２ａ〜１２２ｄとを備える、１×４の光スイッチである。光スイッチ１２２ａ〜１２２ｄは、例えば半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）を用いたものや、ＬＮ強度変調器を用いたものを利用できる。光スイッチ１２２ａ〜１２２ｄは、光スイッチ制御信号１〜４によりオン／オフを制御される。例えば、光パケット信号１０１ｂを方路１に出力する場合、光スイッチ１２２ａがオンされ、他の光スイッチ１２２ｂ〜１２２ｄはオフにされる。これにより、光パケット信号１０１ｂは、光スイッチ１２２ａのみ通過し、方路１に出力される。
【００２７】
図２は、光パケットスイッチ装置の動作タイムチャートを示す。図２は、光パケット信号、光スイッチの動作、および光スイッチ制御信号のタイムチャートである。図２に示すように、光スイッチは、実際の光パケット長よりもオン時間が長くなるように制御される。光パケット長の前後に設けられた時間マージンは、タイミングマージンＴｍと呼ばれる。光パケット長の前後にタイミングマージンＴｍが設けられる理由を以下に説明する。
【００２８】
図３（ａ）（ｂ）は、フレーム同期検出タイミングのばらつき（タイミング変動）を説明するための図である。図３（ａ）は、光パケット信号とローカルクロックの位相関係の一例を示し、図３（ｂ）は、光パケット信号とローカルクロックの位相関係の別の一例を示す。上述したように、フレーム同期部１１０は、パラレルデータ信号のヘッダに含まれる同期コードを検出することで、光パケット信号の同期を取るが、光パケット信号とローカルクロックとは非同期であるため、光パケット信号とローカルクロックの位相関係は不定である。従って、光パケット信号に対するローカルクロックの位相関係に応じて、光パケット信号の同期コードが同一位相のパラレルデータとなる図３（ａ）のようなケースと、光パケット信号の同期コードが２クロックに跨るパラレルデータとなる図３（ｂ）のようなケースが発生する。その結果、光パケット信号に対するローカルクロックの位相関係によって、フレーム同期を検出するタイミングが１クロック分、すなわち６．２ｎｓ分ばらつくことになる。
【００２９】
図４（ａ）（ｂ）は、クロック乗せ換えタイミングのばらつき（タイミング変動）を説明するための図である。図４（ａ）は、クロック乗換部１１２に入力されるパラレルデータ信号と、ローカルクロックの位相関係の一例を示し、図４（ｂ）は、クロック乗換部１１２に入力されるパラレルデータ信号と、ローカルクロックの位相関係の別の一例を示す。図４（ａ）（ｂ）に示すように、クロック乗換部１１２は、ローカルクロックの立ち上がり時にクロックの乗せ換えを行い、データを出力する。ここで、入力パラレルデータ信号と、ローカルクロックとは非同期であるため、入力パラレルデータ信号とローカルクロックの位相関係は不定である。従って、入力パラレルデータ信号に対するローカルクロックの位相関係によって、クロック乗せ換えタイミングが最大で１クロック分、すなわち６．２ｎｓ分ばらつくことになる。
【００３０】
図３（ａ）（ｂ）および図４（ａ）（ｂ）に示すように、スイッチ制御信号は、フレーム同期部１１０で６．２ｎｓ、クロック乗換部１１２で６．２ｎｓ、総計では１２．４ｎｓタイミングが変動する可能性がある。従って、比較例に係る光パケットスイッチ装置１００では、この変動分を許容するために光パケット長の前後にタイミングマージンＴｍを設けている。
【００３１】
しかしながら、このタイミングマージンＴｍが長くなると、光パケット信号間のガードタイムも長くなるので、伝送路の効率が低下する。従って、タイミングマージンＴｍはできるだけ短いことが望ましい。本発明者は、以上のような課題に着目し、鋭意検討を重ねた結果、本発明を想到するに至った。以下、本発明の実施形態に係る光パケットスイッチ装置について説明する。
【００３２】
まず、本発明の実施形態に係る光パケットスイッチ装置の概略について説明する。上記のような課題は、光パケット信号とローカルクロック間の同期が取れていないことに帰因する。従って、上記の課題を解決するための究極的な方法は、光パケット信号から抽出されたクロックＲ−ＣＬＫと、ローカルクロックＬ−ＣＬＫとを実際に同期させることである。しかしながら、光パケット信号を生成した光パケット生成局が、光パケットスイッチ装置から遠く離れている場合には、これらを同期させることは容易ではない。また、光パケットスイッチ装置には、多数の光パケット生成局から光パケット信号が届くが、これらの光パケット信号同士は非同期である。そこで、本発明では、簡易的に光パケット信号とローカルクロックとを同期させる手段として、予め複数の異なる位相のローカルクロックを用意しておき、受信した光パケット信号の位相に最も近い位相のローカルクロックを選択する。その結果、上述したフレーム同期部およびクロック乗換部でのスイッチ制御信号のタイミング変動を小さくすることができる。
【００３３】
図５は、本発明の実施形態に係る光パケットスイッチ装置１０を説明するための図である。図５に示すように、光パケットスイッチ装置１０は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部１２と、該光スイッチ部１２を制御する光スイッチ制御部１４とを備える。光ファイバなどの伝送路を経由して光パケットスイッチ装置１０に入力された光パケット信号１１は、光カプラ１３で２つに分岐される。分岐された一方の光パケット信号１１ａは、光スイッチ制御部１４に入力され、他方の光パケット信号１１ｂは、光スイッチ部１２に入力される。なお、本実施形態においても、入力される光パケット信号を１０ＧＥｔｈｅｒ（１０．３１２５Ｇｂｐｓ）の光パケット信号として説明する。また、図１に示す比較例と同一又は類似する構成要素については、説明を適宜省略する。
【００３４】
光スイッチ制御部１４は、光パケット信号１１ａの有する宛先情報を参照し、光スイッチ部１２を制御するための光スイッチ制御信号を出力する。図５に示すように、光スイッチ制御部１４は、Ｏ／Ｅ変換部１６と、ＤＭＵＸ部１８と、フレーム同期部２０と、クロック乗換部２２と、方路判定部２４と、制御信号生成部２６と、ローカル発振器２８と、光カプラ３５と、光パケットタイミング検出部３６と、位相比較部３８と、分配部４０と、クロック遅延部４２と、セレクタ部４４とを備える。
【００３５】
光スイッチ制御部１４に入力された光パケット信号１１ａは、光カプラ３５で２つに分岐される。分岐された一方の光パケット信号１１ａ−１は、Ｏ／Ｅ変換部１６に入力される。Ｏ／Ｅ変換部１６は、受信した光パケット信号１１ａ−１に対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをＤＭＵＸ部１８に出力する。クロック信号ＯＥＣＬＫの周波数は、１０．３１２５ＧＨｚである。
【００３６】
ＤＭＵＸ部１８は、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをシリアル・パラレル変換する。ここでは、ＤＭＵＸ部１８は、１：６４のシリアル・パラレル変換を行う。従って、変換後のクロック信号Ｒ−ＣＬＫの周波数は、１６１ＭＨｚとなる。
【００３７】
ＤＭＵＸ部１８から出力されたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、フレーム同期部２０に入力される。フレーム同期部２０は、ヘッダに含まれる所定の同期コードを検出することで、光パケット信号のフレーム同期を取る。フレーム同期部２０は、セレクタ部４４から供給される選択ローカルクロックＳＬ−ＣＬＫを動作クロックとしてフレーム同期を確立する。選択ローカルクロックＳＬ−ＣＬＫについては、後述する。
【００３８】
フレーム同期が取られたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、クロック乗換部２２に入力される。クロック乗換部２２は、光パケット信号１１ａ−１から抽出されたクロックＲ−ＣＬＫから、セレクタ部４４の出力する選択ローカルクロックＳＬ−ＣＬＫへの乗せ換えを行う。
【００３９】
クロック乗換部２２から出力されたパラレルデータ信号は、方路判定部２４に入力される。方路判定部２４は受信したパラレルデータ信号から宛先情報を抽出し、光スイッチ部１２における目的の光スイッチを制御するための方路判定を行う。
【００４０】
制御信号生成部２６は、方路判定部２４による方路判定結果を受け、光スイッチ部１２を制御するための光スイッチ制御信号を生成する。本実施形態においても、光スイッチ部１２は１×４の光スイッチであるので、制御信号生成部２６は、４つの光スイッチ制御信号１〜４を生成し、光スイッチ部１２に出力する。
【００４１】
光カプラ３５で分岐された他方の光パケット信号１１ａ−２は、光パケットタイミング検出部３６に入力される。図６は、光パケットタイミング検出部３６の構成を説明するための図である。また、図７は、光パケットタイミング検出部３６の動作を説明するための図である。
【００４２】
図６に示すように、光パケットタイミング検出部３６は、ｐｉｎフォトダイオード４６と、負荷抵抗４８と、増幅器５０と、積分回路５２と、ワンショットフリップフロップ５４とを備える。
【００４３】
光パケット信号１１ａ−２は、ｐｉｎフォトダイオード４６により電流信号に変換される。この電流信号は、負荷抵抗４８により電圧信号とされた後、増幅器５０にて増幅される。増幅器５０にて増幅された光パケット信号は、積分回路５２にて積分され、光パケット信号の立ち上がりエッジが形成される。この積分信号でワンショットフリップフロップ５４を駆動して、ワンショットパルスを発生する。ワンショットパルスのパルス幅は、ローカル発振器２８の発振周波数が１６１ＭＨｚ（周期Ｔ＝６．２ｎｓ）とすると６．２ｎｓである。このワンショットパルスを「光パケットタイミング検出パルス」と呼ぶ。光パケットタイミング検出パルスは、後述する位相比較部３８で光パケット信号とローカルクロックとを比較する際に、光パケット信号の位相基準となる。光パケットタイミング検出部３６にて生成された光パケットタイミング検出パルスは、位相比較部３８に入力される。
【００４４】
位相比較部３８には、Ｎ個（Ｎは、２以上の整数）の異なる位相のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮも入力される。これらのローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮは、ローカル発振器２８、分配部４０、およびＮ個のクロック遅延部４２−１〜４２−Ｎを備えるローカルクロック生成部４３により生成される。ローカルクロック生成部４３において、ローカル発振器２８により生成された１６１ＭＨｚのローカルクロックＬ−ＣＬＫは、分配部４０によりクロック遅延部４２の各クロック遅延部４２−１〜４２−Ｎに分配される。第１遅延部４２−１は、所定の遅延時間τだけローカルクロックＬ−ＣＬＫの位相を遅延させた第１ローカルクロックＬ−ＣＬＫ１を位相比較部３８に供給する。同様に、第２遅延部４２−２は、２τだけローカルクロックＬ−ＣＬＫの位相を遅延させた第２ローカルクロックＬ−ＣＬＫ２を供給し、第３遅延部４２−３は、３τだけローカルクロックＬ−ＣＬＫの位相を遅延させた第３ローカルクロックＬ−ＣＬＫ３を供給し、第Ｎ遅延部４２−２は、ＮτだけローカルクロックＬ−ＣＬＫの位相を遅延させた第ＮローカルクロックＬ−ＣＬＫＮを供給する。このようにして、位相比較部３８には、Ｎ個の異なる位相のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮが入力される。また、ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮは、セレクタ部４４にも入力される。
【００４５】
図８は、位相比較部３８とセレクタ部４４の構成を説明するための図である。位相比較部３８は、光パケットタイミング検出部３６により生成された光パケットタイミング検出パルスと、複数のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮとの位相を比較する。セレクタ部４４は、光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択し、フレーム同期部２０、クロック乗換部２２、方路判定部２４、および制御信号生成部２６に出力する。
【００４６】
図８に示すように、位相比較部３８は、Ｎ個のアンドゲート５６−１〜５６−Ｎと、Ｎ個の積分回路５８−１〜５８−Ｎと、Ｎ個のコンパレータ６０−１〜６０−Ｎとを備える。各ＡＮＤゲート５６−１〜５６−Ｎの一方の入力端子には、光パケットタイミング検出部３６から光パケットタイミング検出パルスが入力される。また、各ＡＮＤゲート５６−１〜５６−Ｎの他方の入力端子には、ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮがそれぞれ入力される。各ＡＮＤゲート５６−１〜５６−Ｎの出力は、積分回路５８−１〜５８−Ｎに入力される。積分回路５８−１〜５８−Ｎからの積分信号は、それぞれコンパレータ６０−１〜６０−Ｎに入力され、所定の基準電圧Ｖｒｅｆと比較される。
【００４７】
各ＡＮＤゲート５６−１〜５６−Ｎにおいて、パルス幅６．２ｎｓの光パケットタイミング検出パルスと、各ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮとのＡＮＤを取った場合、各ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮからは、光パケットタイミング検出パルスとローカルクロックの位相の重なり具合に応じたパルス幅のパルス信号が出力される。具体的には、光パケットタイミング検出パルスとローカルクロックの位相の重なり具合が高いほど、すなわち、光パケットタイミング検出パルスとローカルクロックの位相差が小さいほど、パルス幅は広くなる。このパルス信号を各積分回路５８−１〜５８−Ｎで積分すると、パルス信号の面積が電圧値に変換される。光パケットタイミング検出パルスとローカルクロックの位相差が小さいほど、この電圧値は高くなる。そして、コンパレータ６０−１〜６０−Ｎにて各電圧値と所定の基準電圧Ｖｒｅｆとが比較され、基準電圧Ｖｒｅｆよりも高い電圧値が入力されたコンパレータからのみパルスが出力される。基準電圧Ｖｒｅｆは、最も高い電圧値が入力されたコンパレータからのみパルスが出力されるよう設定される。
【００４８】
セレクタ部４４は、クロック端子が各コンパレータ６０−１〜６０−Ｎにそれぞれ接続されたＮ個のフリップフロップ６２−１〜６２−Ｎと、入力端子が各フリップフロップ６２−１〜６２−Ｎの出力端子にそれぞれ接続されたＮ個のＡＮＤゲート６４−１〜６４−Ｎと、ＡＮＤゲート６４−１〜６４−Ｎの出力端子に接続されたＯＲゲート６６とを備える。また、各フリップフロップ６２−１〜６２−Ｎの出力端子にはそれぞれインバータ６８−１〜６８−Ｎが接続されており、各インバータ６８−１〜６８−Ｎの出力端子は、他のフリップフロップのクリア端子に接続されている。また、各ＡＮＤゲート６４−１〜６４−Ｎには、クロック遅延部４２−１〜４２−ＮからのローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮもそれぞれ入力される。
【００４９】
セレクタ部４４において、例えば、第１フリップフロップ６２−１のクロック端子に第１コンパレータ６０−１からパルスが入力された場合、第１フリップフロップ６２−１の出力端子からは「Ｈ」が出力され、第１ＡＮＤゲート６４−１に入力される。また、この「Ｈ」出力は、第１インバータによりＬに変換され、他のフリップフロップ６２−２〜フリップフロップ６２−Ｎのクリア端子に入力されるので、フリップフロップ６２−２〜６２−Ｎからは「Ｌ」が出力される。第１ＡＮＤゲート６４−１では、「Ｈ」が入力されているので、ゲートがオープンとなっており、第１ローカルクロックＬ−ＣＬＫ１は第１ＡＮＤゲートを通過できる。一方、他のＡＮＤゲート６４−２〜６４−Ｎでは、「Ｌ」が入力されているので、第２〜第ＮローカルクロックＬ−ＣＬＫ２〜Ｌ−ＣＬＫＮは、ＡＮＤゲートを通過できない。第１ＡＮＤゲートを通過した第１ローカルクロックＬ−ＣＬＫ１は、ＯＲゲート６６を介してセレクタ部４４から出力される。ここでは、第１ローカルクロックＬ−ＣＬＫ１が選択される場合について説明したが、他のローカルクロックについても同様に選択可能である。
【００５０】
このように、位相比較部３８およびセレクタ部４４を用いることにより、受信した光パケット信号と最も位相差の小さいローカルクロックを選択することができる。選択ローカルクロックＳＬ−ＣＬＫは、フレーム同期部２０、クロック乗換部２２、方路判定部２４、および制御信号生成部２６に入力され、動作クロックとして用いられる。具体的には、フレーム同期部２０では、選択ローカルクロックＳＬ−ＣＬＫを動作クロックとしてフレーム同期が確立される。また、クロック乗換部２２では、選択ローカルクロックＳＬ−ＣＬＫにクロックの乗せ換えが行われる。これにより、フレーム同期部２０、クロック乗換部２２にて生ずるスイッチ制御信号のタイミング変動を小さくできる。
【００５１】
図５に戻るが、光カプラ１３にて分岐された光パケット信号１１ｂは、光遅延部３４を介して、光スイッチ部１２に入力される。光遅延部３４の遅延時間は、光スイッチ制御部１４による光スイッチ制御信号の生成時間を考慮して設定される。
【００５２】
光スイッチ部１２は、入力された光パケット信号１１ｂを４つに分岐する光カプラ３０と、分岐された光パケット信号を受ける４つの光スイッチ３２ａ〜３２ｄとを備える、１×４の光スイッチである。光スイッチ３２ａ〜３２ｄは、例えば半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）を用いたものや、ＬＮ強度変調器を用いたものを利用できる。光スイッチ３２ａ〜３２ｄは、光スイッチ制御信号１〜４によりオン／オフを制御される。例えば、光パケット信号１１ｂを方路１に出力する場合、第１光スイッチ３２ａがオンされ、他の光スイッチ３２ｂ〜３２ｄはオフにされる。これにより、光パケット信号１１ｂは、第１光スイッチ３２ａのみ通過し、方路１に出力される。
【００５３】
以上説明したように、本実施形態に係る光パケットスイッチ装置１０においては、予め複数の異なる位相のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮを用意しておき、受信した光パケットとの位相差が最も小さいローカルクロックを動作クロックとして選択するよう構成した。これにより、フレーム同期部２０およびクロック乗換部２２でのスイッチ制御信号のタイミング変動を小さくすることができる。その結果、光パケット信号間のガードタイムを低減できるので、光パケット信号の密度を高めることができ、伝送路の効率を向上することができる。
【００５４】
予め用意するローカルクロックの数Ｎは、できるだけ多いことが望ましい。ローカルクロックの数Ｎ多いほど、光パケット信号との位相差が小さいローカルクロックを選択することが可能となる。しかしながら、用意できるローカルクロックの数には限界があるので、最適なローカルクロックの数は、トラフィック量等に応じて適宜設定すればよい。
【００５５】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せによりいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【符号の説明】
【００５６】
１０ 光パケットスイッチ装置、 １２ 光スイッチ部、 １３、３５ 光カプラ、 １４ 光スイッチ制御部、 １６ Ｏ／Ｅ変換部、 ２０ フレーム同期部、 ２２ クロック乗換部、 ２４ 方路判定部、 ２６ 制御信号生成部、 ２８ ローカル発振器、 ３４ 光遅延部、 ３６ 光パケットタイミング検出部、 ３８ 位相比較部、 ４０ 分配部、 ４３ ローカルクロック生成部、 ４４ セレクタ部、 ４６ ｐｉｎフォトダイオード、 ４８ 負荷抵抗、 ５０ 増幅器、 ５２ 積分回路、 ５４ ワンショットフリップフロップ。
【技術分野】
【０００１】
本発明は、伝送されてきた光パケットをその光パケットの宛先に向けて進路を切り換えて送り出す光パケットスイッチ装置に関する。
【背景技術】
【０００２】
従来、１ＧＥｔｈｅｒ（1 Gigabit Ethernet（登録商標））、１０ＧＥｔｈｅｒ（10 Gigabit Ethernet）などの光パケット信号のスイッチング（ルーティング）においては、光パケット信号を一旦電気信号に変換し、電気メモリを利用したスイッチングが行なわれている。しかし、近年のＩＰトラフィックの情況はインターネット、映像信号の配信などにより加速度的に増加している。このため、必要なスイッチング容量も増加しており、近い将来、装置規模、消費電力の観点より、電気メモリを介したパケットスイッチングは限界に近づくものと考えられている。
【０００３】
そこで、近年、入力されてきた光パケットを、電気信号には変換せずに、光信号のままスイッチングして送り出す光パケットスイッチ装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２３５９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
光パケットスイッチ装置においては、受信した光パケットの最初のビットが通過するときに光スイッチをオンし、最後のビットが通過するときに光スイッチをオフすることができれば、光パケット間の間隔（以下、ガードタイムとも称する）を短くすることができ、伝送路の効率を高めることができる。
【０００６】
しかしながら、受信した光パケットと光パケットスイッチ装置内部のローカルクロックとは非同期であるため、実際には上記のようなスイッチ制御を行うことは難しく、光パケット長の前後にタイミングマージンを取って光スイッチのオン／オフが行われる。伝送路の効率を高めるためには、このタイミングマージンをできるだけ短くすることが望ましい。
【０００７】
本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送路の効率を高めることのできる光パケットスイッチ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の光パケットスイッチ装置は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部と、受信した光パケットから宛先情報を抽出し、該宛先情報に応じて光スイッチ部の制御信号を生成する光スイッチ制御部とを備える。光スイッチ制御部は、複数の異なる位相のローカルクロックを生成するクロック生成部と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するクロック選択部とを備え、クロック選択部により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行う。
【０００９】
光スイッチ制御部は、クロック選択部により選択されたローカルクロックを動作クロックとして光パケット信号のフレーム同期を取るフレーム同期部を備えてもよい。
【００１０】
光スイッチ制御部は、受信した光パケット信号のクロックを、クロック選択部により選択されたローカルクロックに乗せ換えるクロック乗換部を備えてもよい。
【００１１】
光スイッチ制御部は、受信した光パケット信号の位相基準となる光パケットタイミング検出パルスを生成するための光パケットタイミング検出部を備え、クロック選択部は、該光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択してもよい。
【００１２】
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システム、プログラム、プログラムを格納した記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、伝送路の効率を高めることのできる光パケットスイッチ装置を提供できる。
【図面の簡単な説明】
【００１４】
【図１】比較例に係る光パケットスイッチ装置を説明するための図である。
【図２】光パケットスイッチ装置の動作タイムチャートを示す図である。
【図３】図３（ａ）（ｂ）は、フレーム同期検出タイミングのばらつきを説明するための図である。
【図４】図４（ａ）（ｂ）は、クロック乗せ換えタイミングのばらつきを説明するための図である。
【図５】本発明の実施形態に係る光パケットスイッチ装置を説明するための図である。
【図６】光パケットタイミング検出部の構成を説明するための図である。
【図７】光パケットタイミング検出部の動作を説明するための図である。
【図８】位相比較部とセレクタ部の構成を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、本発明の実施形態に係る光パケットスイッチ装置について説明する。本実施形態に係る光パケットスイッチ装置は、光パケット単位での方路切り替えを可能とする装置である。光パケット単位での方路切り替えを行うことにより、伝送路の帯域利用効率を向上することができる。まず、本実施形態に係る光パケットスイッチ装置について説明する前に、本発明者が従来検討してきた光パケットスイッチ装置を比較例として説明する。
【００１６】
図１は、比較例に係る光パケットスイッチ装置１００を説明するための図である。図１に示すように、比較例に係る光パケットスイッチ装置１００は、光スイッチ部１０２と、光スイッチ制御部１０４とを備える。伝送路を経由して光パケットスイッチ装置１００に入力された光パケット信号１０１は、光カプラ１０３で２つに分岐される。分岐された一方の光パケット信号１０１ａは、光スイッチ制御部１０４に入力され、他方の光パケット信号１０１ｂは、光スイッチ部１０２に入力される。
【００１７】
光パケット信号１０１は、図１に示すように、送信データであるペイロードと、ペイロードの前に設けられたヘッダとから構成される。ヘッダは、光パケット信号を受信する光受信器の安定化に使用されるプリアンブルと、光パケットの宛先情報とを有する。なお、本比較例においては、入力される光パケット信号を１０ＧＥｔｈｅｒ（１０．３１２５Ｇｂｐｓ）の光パケット信号として説明する。
【００１８】
光スイッチ制御部１０４は、光パケット信号１０１ａの有する宛先情報を参照し、光スイッチ部１０２を制御するための制御信号を出力する。図１に示すように、光スイッチ制御部１０４は、Ｏ／Ｅ変換部１０６と、ＤＭＵＸ部１０８と、フレーム同期部１１０と、クロック乗換部１１２と、方路判定部１１４と、制御信号生成部１１６と、ローカル発振器１１８とを備える。
【００１９】
Ｏ／Ｅ変換部１０６は、受信した光パケット信号１０１ａに対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをＤＭＵＸ部１０８に出力する。クロック信号ＯＥＣＬＫの周波数は、１０．３１２５ＧＨｚである。
【００２０】
ＤＭＵＸ部１０８は、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをシリアル・パラレル変換する。このシリアル・パラレル変換は、信号速度を落として電気回路の負荷を低減するためになされる。ここでは、ＤＭＵＸ部１０８は、１：６４のシリアル・パラレル変換を行う。従って、変換後のクロック信号Ｒ−ＣＬＫの周波数は、１６１ＭＨｚとなる。
【００２１】
ＤＭＵＸ部１０８から出力されたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、フレーム同期部１１０に入力される。フレーム同期部１１０は、ヘッダに含まれる所定の同期コードを検出することで、光パケット信号のフレーム同期を取る。フレーム同期部１１０は、ローカル発振器１１８から供給される１６１ＭＨｚのローカルクロックＬ−ＣＬＫを動作クロックとしてフレーム同期を確立する。
【００２２】
フレーム同期が取られたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、クロック乗換部１１２に入力される。クロック乗換部１１２は、光パケット信号１０１ａから抽出されたクロックＲ−ＣＬＫから、ローカル発振器１１８の出力するローカルクロックＬ−ＣＬＫへの乗せ換えを行う。光パケット信号１０１ａからのクロック抽出は、光パケット受信中しか行うことができず、電気回路を安定して動作させることが難しい。従って、このようにローカル発振器１１８を用意し、クロック信号の乗せ換えを行うことで、安定した電気回路の動作が可能となる。
【００２３】
クロック乗換部１１２から出力されたパラレルデータ信号は、方路判定部１１４に入力される。方路判定部１１４は受信したパラレルデータ信号から宛先情報を抽出し、光スイッチ部１０２における目的の光スイッチを制御するための方路判定を行う。
【００２４】
制御信号生成部１１６は、方路判定部１１４による方路判定結果を受け、光スイッチ部１０２を制御するための光スイッチ制御信号を生成する。本比較例では、光スイッチ部１０２が４つの光スイッチを有するので、制御信号生成部１１６は、４つの光スイッチ制御信号１〜４を生成し、光スイッチ部１０２に出力する。光スイッチ制御信号の生成法としては、光スイッチの制御パターンをＲＯＭに記憶しておき、方路判定結果に対応する制御パターンを読み出すなどの方法が使われる。
【００２５】
一方、分岐された他方の光パケット信号１０１ｂは、光遅延部１２４を介して、光スイッチ部１０２に入力される。Ｏ／Ｅ変換部１０６で分岐された光パケット信号１０１ｂを光スイッチ部１０２に直接入力した場合、光スイッチ制御部１０４から出力される光スイッチ制御信号は、光パケット信号１０１ｂに対して遅延する。そこで、Ｏ／Ｅ変換部１０６と光スイッチ部１０２との間に光遅延部１２４を設けることにより、光パケット信号１０１ｂに対する光スイッチ制御信号の遅延時間を解消する。光遅延部１２４は、例えば光ファイバ長を調整することにより実現できる。
【００２６】
光スイッチ部１０２は、入力された光パケット信号１０１ｂを４つに分岐する光カプラ１２０と、分岐された光パケット信号を受ける４つの光スイッチ１２２ａ〜１２２ｄとを備える、１×４の光スイッチである。光スイッチ１２２ａ〜１２２ｄは、例えば半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）を用いたものや、ＬＮ強度変調器を用いたものを利用できる。光スイッチ１２２ａ〜１２２ｄは、光スイッチ制御信号１〜４によりオン／オフを制御される。例えば、光パケット信号１０１ｂを方路１に出力する場合、光スイッチ１２２ａがオンされ、他の光スイッチ１２２ｂ〜１２２ｄはオフにされる。これにより、光パケット信号１０１ｂは、光スイッチ１２２ａのみ通過し、方路１に出力される。
【００２７】
図２は、光パケットスイッチ装置の動作タイムチャートを示す。図２は、光パケット信号、光スイッチの動作、および光スイッチ制御信号のタイムチャートである。図２に示すように、光スイッチは、実際の光パケット長よりもオン時間が長くなるように制御される。光パケット長の前後に設けられた時間マージンは、タイミングマージンＴｍと呼ばれる。光パケット長の前後にタイミングマージンＴｍが設けられる理由を以下に説明する。
【００２８】
図３（ａ）（ｂ）は、フレーム同期検出タイミングのばらつき（タイミング変動）を説明するための図である。図３（ａ）は、光パケット信号とローカルクロックの位相関係の一例を示し、図３（ｂ）は、光パケット信号とローカルクロックの位相関係の別の一例を示す。上述したように、フレーム同期部１１０は、パラレルデータ信号のヘッダに含まれる同期コードを検出することで、光パケット信号の同期を取るが、光パケット信号とローカルクロックとは非同期であるため、光パケット信号とローカルクロックの位相関係は不定である。従って、光パケット信号に対するローカルクロックの位相関係に応じて、光パケット信号の同期コードが同一位相のパラレルデータとなる図３（ａ）のようなケースと、光パケット信号の同期コードが２クロックに跨るパラレルデータとなる図３（ｂ）のようなケースが発生する。その結果、光パケット信号に対するローカルクロックの位相関係によって、フレーム同期を検出するタイミングが１クロック分、すなわち６．２ｎｓ分ばらつくことになる。
【００２９】
図４（ａ）（ｂ）は、クロック乗せ換えタイミングのばらつき（タイミング変動）を説明するための図である。図４（ａ）は、クロック乗換部１１２に入力されるパラレルデータ信号と、ローカルクロックの位相関係の一例を示し、図４（ｂ）は、クロック乗換部１１２に入力されるパラレルデータ信号と、ローカルクロックの位相関係の別の一例を示す。図４（ａ）（ｂ）に示すように、クロック乗換部１１２は、ローカルクロックの立ち上がり時にクロックの乗せ換えを行い、データを出力する。ここで、入力パラレルデータ信号と、ローカルクロックとは非同期であるため、入力パラレルデータ信号とローカルクロックの位相関係は不定である。従って、入力パラレルデータ信号に対するローカルクロックの位相関係によって、クロック乗せ換えタイミングが最大で１クロック分、すなわち６．２ｎｓ分ばらつくことになる。
【００３０】
図３（ａ）（ｂ）および図４（ａ）（ｂ）に示すように、スイッチ制御信号は、フレーム同期部１１０で６．２ｎｓ、クロック乗換部１１２で６．２ｎｓ、総計では１２．４ｎｓタイミングが変動する可能性がある。従って、比較例に係る光パケットスイッチ装置１００では、この変動分を許容するために光パケット長の前後にタイミングマージンＴｍを設けている。
【００３１】
しかしながら、このタイミングマージンＴｍが長くなると、光パケット信号間のガードタイムも長くなるので、伝送路の効率が低下する。従って、タイミングマージンＴｍはできるだけ短いことが望ましい。本発明者は、以上のような課題に着目し、鋭意検討を重ねた結果、本発明を想到するに至った。以下、本発明の実施形態に係る光パケットスイッチ装置について説明する。
【００３２】
まず、本発明の実施形態に係る光パケットスイッチ装置の概略について説明する。上記のような課題は、光パケット信号とローカルクロック間の同期が取れていないことに帰因する。従って、上記の課題を解決するための究極的な方法は、光パケット信号から抽出されたクロックＲ−ＣＬＫと、ローカルクロックＬ−ＣＬＫとを実際に同期させることである。しかしながら、光パケット信号を生成した光パケット生成局が、光パケットスイッチ装置から遠く離れている場合には、これらを同期させることは容易ではない。また、光パケットスイッチ装置には、多数の光パケット生成局から光パケット信号が届くが、これらの光パケット信号同士は非同期である。そこで、本発明では、簡易的に光パケット信号とローカルクロックとを同期させる手段として、予め複数の異なる位相のローカルクロックを用意しておき、受信した光パケット信号の位相に最も近い位相のローカルクロックを選択する。その結果、上述したフレーム同期部およびクロック乗換部でのスイッチ制御信号のタイミング変動を小さくすることができる。
【００３３】
図５は、本発明の実施形態に係る光パケットスイッチ装置１０を説明するための図である。図５に示すように、光パケットスイッチ装置１０は、受信した光パケット信号の進路を切り替えて出力する光スイッチ部１２と、該光スイッチ部１２を制御する光スイッチ制御部１４とを備える。光ファイバなどの伝送路を経由して光パケットスイッチ装置１０に入力された光パケット信号１１は、光カプラ１３で２つに分岐される。分岐された一方の光パケット信号１１ａは、光スイッチ制御部１４に入力され、他方の光パケット信号１１ｂは、光スイッチ部１２に入力される。なお、本実施形態においても、入力される光パケット信号を１０ＧＥｔｈｅｒ（１０．３１２５Ｇｂｐｓ）の光パケット信号として説明する。また、図１に示す比較例と同一又は類似する構成要素については、説明を適宜省略する。
【００３４】
光スイッチ制御部１４は、光パケット信号１１ａの有する宛先情報を参照し、光スイッチ部１２を制御するための光スイッチ制御信号を出力する。図５に示すように、光スイッチ制御部１４は、Ｏ／Ｅ変換部１６と、ＤＭＵＸ部１８と、フレーム同期部２０と、クロック乗換部２２と、方路判定部２４と、制御信号生成部２６と、ローカル発振器２８と、光カプラ３５と、光パケットタイミング検出部３６と、位相比較部３８と、分配部４０と、クロック遅延部４２と、セレクタ部４４とを備える。
【００３５】
光スイッチ制御部１４に入力された光パケット信号１１ａは、光カプラ３５で２つに分岐される。分岐された一方の光パケット信号１１ａ−１は、Ｏ／Ｅ変換部１６に入力される。Ｏ／Ｅ変換部１６は、受信した光パケット信号１１ａ−１に対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをＤＭＵＸ部１８に出力する。クロック信号ＯＥＣＬＫの周波数は、１０．３１２５ＧＨｚである。
【００３６】
ＤＭＵＸ部１８は、データ信号ＲＤＡＴＡとクロック信号ＯＥＣＬＫをシリアル・パラレル変換する。ここでは、ＤＭＵＸ部１８は、１：６４のシリアル・パラレル変換を行う。従って、変換後のクロック信号Ｒ−ＣＬＫの周波数は、１６１ＭＨｚとなる。
【００３７】
ＤＭＵＸ部１８から出力されたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、フレーム同期部２０に入力される。フレーム同期部２０は、ヘッダに含まれる所定の同期コードを検出することで、光パケット信号のフレーム同期を取る。フレーム同期部２０は、セレクタ部４４から供給される選択ローカルクロックＳＬ−ＣＬＫを動作クロックとしてフレーム同期を確立する。選択ローカルクロックＳＬ−ＣＬＫについては、後述する。
【００３８】
フレーム同期が取られたパラレルデータ信号ＤＡＴＡＳとクロック信号Ｒ−ＣＬＫは、クロック乗換部２２に入力される。クロック乗換部２２は、光パケット信号１１ａ−１から抽出されたクロックＲ−ＣＬＫから、セレクタ部４４の出力する選択ローカルクロックＳＬ−ＣＬＫへの乗せ換えを行う。
【００３９】
クロック乗換部２２から出力されたパラレルデータ信号は、方路判定部２４に入力される。方路判定部２４は受信したパラレルデータ信号から宛先情報を抽出し、光スイッチ部１２における目的の光スイッチを制御するための方路判定を行う。
【００４０】
制御信号生成部２６は、方路判定部２４による方路判定結果を受け、光スイッチ部１２を制御するための光スイッチ制御信号を生成する。本実施形態においても、光スイッチ部１２は１×４の光スイッチであるので、制御信号生成部２６は、４つの光スイッチ制御信号１〜４を生成し、光スイッチ部１２に出力する。
【００４１】
光カプラ３５で分岐された他方の光パケット信号１１ａ−２は、光パケットタイミング検出部３６に入力される。図６は、光パケットタイミング検出部３６の構成を説明するための図である。また、図７は、光パケットタイミング検出部３６の動作を説明するための図である。
【００４２】
図６に示すように、光パケットタイミング検出部３６は、ｐｉｎフォトダイオード４６と、負荷抵抗４８と、増幅器５０と、積分回路５２と、ワンショットフリップフロップ５４とを備える。
【００４３】
光パケット信号１１ａ−２は、ｐｉｎフォトダイオード４６により電流信号に変換される。この電流信号は、負荷抵抗４８により電圧信号とされた後、増幅器５０にて増幅される。増幅器５０にて増幅された光パケット信号は、積分回路５２にて積分され、光パケット信号の立ち上がりエッジが形成される。この積分信号でワンショットフリップフロップ５４を駆動して、ワンショットパルスを発生する。ワンショットパルスのパルス幅は、ローカル発振器２８の発振周波数が１６１ＭＨｚ（周期Ｔ＝６．２ｎｓ）とすると６．２ｎｓである。このワンショットパルスを「光パケットタイミング検出パルス」と呼ぶ。光パケットタイミング検出パルスは、後述する位相比較部３８で光パケット信号とローカルクロックとを比較する際に、光パケット信号の位相基準となる。光パケットタイミング検出部３６にて生成された光パケットタイミング検出パルスは、位相比較部３８に入力される。
【００４４】
位相比較部３８には、Ｎ個（Ｎは、２以上の整数）の異なる位相のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮも入力される。これらのローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮは、ローカル発振器２８、分配部４０、およびＮ個のクロック遅延部４２−１〜４２−Ｎを備えるローカルクロック生成部４３により生成される。ローカルクロック生成部４３において、ローカル発振器２８により生成された１６１ＭＨｚのローカルクロックＬ−ＣＬＫは、分配部４０によりクロック遅延部４２の各クロック遅延部４２−１〜４２−Ｎに分配される。第１遅延部４２−１は、所定の遅延時間τだけローカルクロックＬ−ＣＬＫの位相を遅延させた第１ローカルクロックＬ−ＣＬＫ１を位相比較部３８に供給する。同様に、第２遅延部４２−２は、２τだけローカルクロックＬ−ＣＬＫの位相を遅延させた第２ローカルクロックＬ−ＣＬＫ２を供給し、第３遅延部４２−３は、３τだけローカルクロックＬ−ＣＬＫの位相を遅延させた第３ローカルクロックＬ−ＣＬＫ３を供給し、第Ｎ遅延部４２−２は、ＮτだけローカルクロックＬ−ＣＬＫの位相を遅延させた第ＮローカルクロックＬ−ＣＬＫＮを供給する。このようにして、位相比較部３８には、Ｎ個の異なる位相のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮが入力される。また、ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮは、セレクタ部４４にも入力される。
【００４５】
図８は、位相比較部３８とセレクタ部４４の構成を説明するための図である。位相比較部３８は、光パケットタイミング検出部３６により生成された光パケットタイミング検出パルスと、複数のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮとの位相を比較する。セレクタ部４４は、光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択し、フレーム同期部２０、クロック乗換部２２、方路判定部２４、および制御信号生成部２６に出力する。
【００４６】
図８に示すように、位相比較部３８は、Ｎ個のアンドゲート５６−１〜５６−Ｎと、Ｎ個の積分回路５８−１〜５８−Ｎと、Ｎ個のコンパレータ６０−１〜６０−Ｎとを備える。各ＡＮＤゲート５６−１〜５６−Ｎの一方の入力端子には、光パケットタイミング検出部３６から光パケットタイミング検出パルスが入力される。また、各ＡＮＤゲート５６−１〜５６−Ｎの他方の入力端子には、ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮがそれぞれ入力される。各ＡＮＤゲート５６−１〜５６−Ｎの出力は、積分回路５８−１〜５８−Ｎに入力される。積分回路５８−１〜５８−Ｎからの積分信号は、それぞれコンパレータ６０−１〜６０−Ｎに入力され、所定の基準電圧Ｖｒｅｆと比較される。
【００４７】
各ＡＮＤゲート５６−１〜５６−Ｎにおいて、パルス幅６．２ｎｓの光パケットタイミング検出パルスと、各ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮとのＡＮＤを取った場合、各ローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮからは、光パケットタイミング検出パルスとローカルクロックの位相の重なり具合に応じたパルス幅のパルス信号が出力される。具体的には、光パケットタイミング検出パルスとローカルクロックの位相の重なり具合が高いほど、すなわち、光パケットタイミング検出パルスとローカルクロックの位相差が小さいほど、パルス幅は広くなる。このパルス信号を各積分回路５８−１〜５８−Ｎで積分すると、パルス信号の面積が電圧値に変換される。光パケットタイミング検出パルスとローカルクロックの位相差が小さいほど、この電圧値は高くなる。そして、コンパレータ６０−１〜６０−Ｎにて各電圧値と所定の基準電圧Ｖｒｅｆとが比較され、基準電圧Ｖｒｅｆよりも高い電圧値が入力されたコンパレータからのみパルスが出力される。基準電圧Ｖｒｅｆは、最も高い電圧値が入力されたコンパレータからのみパルスが出力されるよう設定される。
【００４８】
セレクタ部４４は、クロック端子が各コンパレータ６０−１〜６０−Ｎにそれぞれ接続されたＮ個のフリップフロップ６２−１〜６２−Ｎと、入力端子が各フリップフロップ６２−１〜６２−Ｎの出力端子にそれぞれ接続されたＮ個のＡＮＤゲート６４−１〜６４−Ｎと、ＡＮＤゲート６４−１〜６４−Ｎの出力端子に接続されたＯＲゲート６６とを備える。また、各フリップフロップ６２−１〜６２−Ｎの出力端子にはそれぞれインバータ６８−１〜６８−Ｎが接続されており、各インバータ６８−１〜６８−Ｎの出力端子は、他のフリップフロップのクリア端子に接続されている。また、各ＡＮＤゲート６４−１〜６４−Ｎには、クロック遅延部４２−１〜４２−ＮからのローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮもそれぞれ入力される。
【００４９】
セレクタ部４４において、例えば、第１フリップフロップ６２−１のクロック端子に第１コンパレータ６０−１からパルスが入力された場合、第１フリップフロップ６２−１の出力端子からは「Ｈ」が出力され、第１ＡＮＤゲート６４−１に入力される。また、この「Ｈ」出力は、第１インバータによりＬに変換され、他のフリップフロップ６２−２〜フリップフロップ６２−Ｎのクリア端子に入力されるので、フリップフロップ６２−２〜６２−Ｎからは「Ｌ」が出力される。第１ＡＮＤゲート６４−１では、「Ｈ」が入力されているので、ゲートがオープンとなっており、第１ローカルクロックＬ−ＣＬＫ１は第１ＡＮＤゲートを通過できる。一方、他のＡＮＤゲート６４−２〜６４−Ｎでは、「Ｌ」が入力されているので、第２〜第ＮローカルクロックＬ−ＣＬＫ２〜Ｌ−ＣＬＫＮは、ＡＮＤゲートを通過できない。第１ＡＮＤゲートを通過した第１ローカルクロックＬ−ＣＬＫ１は、ＯＲゲート６６を介してセレクタ部４４から出力される。ここでは、第１ローカルクロックＬ−ＣＬＫ１が選択される場合について説明したが、他のローカルクロックについても同様に選択可能である。
【００５０】
このように、位相比較部３８およびセレクタ部４４を用いることにより、受信した光パケット信号と最も位相差の小さいローカルクロックを選択することができる。選択ローカルクロックＳＬ−ＣＬＫは、フレーム同期部２０、クロック乗換部２２、方路判定部２４、および制御信号生成部２６に入力され、動作クロックとして用いられる。具体的には、フレーム同期部２０では、選択ローカルクロックＳＬ−ＣＬＫを動作クロックとしてフレーム同期が確立される。また、クロック乗換部２２では、選択ローカルクロックＳＬ−ＣＬＫにクロックの乗せ換えが行われる。これにより、フレーム同期部２０、クロック乗換部２２にて生ずるスイッチ制御信号のタイミング変動を小さくできる。
【００５１】
図５に戻るが、光カプラ１３にて分岐された光パケット信号１１ｂは、光遅延部３４を介して、光スイッチ部１２に入力される。光遅延部３４の遅延時間は、光スイッチ制御部１４による光スイッチ制御信号の生成時間を考慮して設定される。
【００５２】
光スイッチ部１２は、入力された光パケット信号１１ｂを４つに分岐する光カプラ３０と、分岐された光パケット信号を受ける４つの光スイッチ３２ａ〜３２ｄとを備える、１×４の光スイッチである。光スイッチ３２ａ〜３２ｄは、例えば半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier）を用いたものや、ＬＮ強度変調器を用いたものを利用できる。光スイッチ３２ａ〜３２ｄは、光スイッチ制御信号１〜４によりオン／オフを制御される。例えば、光パケット信号１１ｂを方路１に出力する場合、第１光スイッチ３２ａがオンされ、他の光スイッチ３２ｂ〜３２ｄはオフにされる。これにより、光パケット信号１１ｂは、第１光スイッチ３２ａのみ通過し、方路１に出力される。
【００５３】
以上説明したように、本実施形態に係る光パケットスイッチ装置１０においては、予め複数の異なる位相のローカルクロックＬ−ＣＬＫ１〜Ｌ−ＣＬＫＮを用意しておき、受信した光パケットとの位相差が最も小さいローカルクロックを動作クロックとして選択するよう構成した。これにより、フレーム同期部２０およびクロック乗換部２２でのスイッチ制御信号のタイミング変動を小さくすることができる。その結果、光パケット信号間のガードタイムを低減できるので、光パケット信号の密度を高めることができ、伝送路の効率を向上することができる。
【００５４】
予め用意するローカルクロックの数Ｎは、できるだけ多いことが望ましい。ローカルクロックの数Ｎ多いほど、光パケット信号との位相差が小さいローカルクロックを選択することが可能となる。しかしながら、用意できるローカルクロックの数には限界があるので、最適なローカルクロックの数は、トラフィック量等に応じて適宜設定すればよい。
【００５５】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せによりいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【符号の説明】
【００５６】
１０ 光パケットスイッチ装置、 １２ 光スイッチ部、 １３、３５ 光カプラ、 １４ 光スイッチ制御部、 １６ Ｏ／Ｅ変換部、 ２０ フレーム同期部、 ２２ クロック乗換部、 ２４ 方路判定部、 ２６ 制御信号生成部、 ２８ ローカル発振器、 ３４ 光遅延部、 ３６ 光パケットタイミング検出部、 ３８ 位相比較部、 ４０ 分配部、 ４３ ローカルクロック生成部、 ４４ セレクタ部、 ４６ ｐｉｎフォトダイオード、 ４８ 負荷抵抗、 ５０ 増幅器、 ５２ 積分回路、 ５４ ワンショットフリップフロップ。
【特許請求の範囲】
【請求項１】
受信した光パケット信号の進路を切り替えて出力する光スイッチ部と、
受信した光パケットから宛先情報を抽出し、該宛先情報に応じて前記光スイッチ部の制御信号を生成する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、複数の異なる位相のローカルクロックを生成するクロック生成部と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するクロック選択部とを備え、前記クロック選択部により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行うことを特徴とする光パケットスイッチ装置。
【請求項２】
前記光スイッチ制御部は、前記クロック選択部により選択されたローカルクロックを動作クロックとして光パケット信号のフレーム同期を取るフレーム同期部を備えることを特徴とする請求項１に記載の光パケットスイッチ装置。
【請求項３】
前記光スイッチ制御部は、受信した光パケット信号のクロックを、前記クロック選択部により選択されたローカルクロックに乗せ換えるクロック乗換部を備えることを特徴とする請求項１または２に記載の光パケットスイッチ装置。
【請求項４】
前記光スイッチ制御部は、受信した光パケット信号の位相基準となる光パケットタイミング検出パルスを生成するための光パケットタイミング検出部を備え、前記クロック選択部は、該光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択することを特徴とする請求項１から３のいずれかに記載の光パケットスイッチ装置。
【請求項１】
受信した光パケット信号の進路を切り替えて出力する光スイッチ部と、
受信した光パケットから宛先情報を抽出し、該宛先情報に応じて前記光スイッチ部の制御信号を生成する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、複数の異なる位相のローカルクロックを生成するクロック生成部と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するクロック選択部とを備え、前記クロック選択部により選択されたローカルクロックを動作クロックとして制御信号の生成処理を行うことを特徴とする光パケットスイッチ装置。
【請求項２】
前記光スイッチ制御部は、前記クロック選択部により選択されたローカルクロックを動作クロックとして光パケット信号のフレーム同期を取るフレーム同期部を備えることを特徴とする請求項１に記載の光パケットスイッチ装置。
【請求項３】
前記光スイッチ制御部は、受信した光パケット信号のクロックを、前記クロック選択部により選択されたローカルクロックに乗せ換えるクロック乗換部を備えることを特徴とする請求項１または２に記載の光パケットスイッチ装置。
【請求項４】
前記光スイッチ制御部は、受信した光パケット信号の位相基準となる光パケットタイミング検出パルスを生成するための光パケットタイミング検出部を備え、前記クロック選択部は、該光パケットタイミング検出パルスとの位相差が最も小さいローカルクロックを選択することを特徴とする請求項１から３のいずれかに記載の光パケットスイッチ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−９４９７５（Ｐ２０１２−９４９７５Ａ）
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願番号】特願２０１０−２３８５２８（Ｐ２０１０−２３８５２８）
【出願日】平成２２年１０月２５日（２０１０．１０．２５）
【出願人】（０００２３７６６２）富士通テレコムネットワークス株式会社 (682)
【Ｆターム（参考）】
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願日】平成２２年１０月２５日（２０１０．１０．２５）
【出願人】（０００２３７６６２）富士通テレコムネットワークス株式会社 (682)
【Ｆターム（参考）】
[ Back to top ]