【課題】高いジッタ耐性を有して多相クロックの位相数と消費電力と半導体チップ面積との増大を軽減する。
【解決手段】クロックデータリカバリ回路１のエッジ検出器１０５の複数のエッジ検出回路１０５Ｍの各回路は、第１と第２のエッジ検出回路１０５Ｍ１、２を含む。第１の検出回路１０５Ｍ１は受信データ信号のデータエッジがエッジ検出位相から−１位相よりも進相なことを検出して第１出力信号を生成して、第２の検出回路１０５Ｍ２は受信データ信号のデータエッジがエッジ検出位相から＋１位相よりも遅相なことを検出して第２出力信号を生成する。第１または第２の出力信号に応答して、エッジ検出位相が−１位相分または＋１位相分変更される。受信データ信号のデータエッジの±１位相の範囲内の存在が検出された場合には、次回のエッジ検出位相は現在の状態に維持される。 （もっと読む）

【課題】異なるタイミングで受信されるリファレンス信号間の相関から推定できる周波数偏差の範囲を拡大する。
【解決手段】受信装置１２は、異なる複数の受信間隔で受信されるリファレンス信号に基づいて、複数の受信間隔毎に各受信間隔において生じる受信信号の位相差を推定する処理と、推定された位相差に基づいて、複数の受信間隔毎に複数の位相差候補を決定する候補決定処理と、複数の受信間隔毎に選択される位相差候補同士を組み合わせて形成される位相差候補の複数の組合せの中から、複数の受信間隔における受信信号の位相差を示す組合せを選択する選択処理と、選択された組合せに含まれる位相差候補に基づいて受信信号の周波数偏差を推定する推定処理を実行する制御部１７を備える。 （もっと読む）

【課題】ジッタが小さく、面積が小さなクロック再生回路を提供する。
【解決手段】このクロック再生回路は、各ＵＧにおける外部データ信号列Ｄｉｎの最初の立ち上がりエッジに応答して論理レベルが反転される信号ＰＤ＿Ｄｉｎと、内部クロック信号ＶＣＯＣＬＫに同期したクロック信号ＰＤ＿Ｃｉｎとを生成するエッジ抽出回路１と、信号ＰＤ＿Ｄｉｎとクロック信号ＰＤ＿Ｃｉｎの位相を比較し、比較結果を示す信号ＵＰ，ＤＮを出力する位相比較器６とを備える。したがって、各ＵＧで１回だけ位相比較を行なうので、データパターンに依存するジッタを抑制できる。 （もっと読む）

【課題】インターポレータ方式のクロックデータ復元回路において、インターポレータ回路の広帯域化を行わず、マルチレートに対応したクロックデータ復元回路を実現する。
【解決の手段】インターポレータ回路の生成クロックを分周し、リカバリクロックを生成する。また、インターポレータ回路が生成するクロックの位相を制御するポインタは分周前のクロックを使い、その他の回路は分周後のリカバリクロックを使い動作する。 （もっと読む）

【課題】非線形位相比較器を用いたＣＤＲ回路、受信装置、および送受信システムの再生クロックの位相追従精度を向上させる。
【解決手段】ＣＤＲ回路１０６、受信装置１０１、および送受信システム１００は、受信データ１０５および再生クロック１１９が入力される非線形位相比較器の出力に、受信データに対する、再生クロックに対して位相差を有するクロックの遅れまたは進みに応じて重み付けをし、重み付けされた出力に基づいて再生クロックの位相を調整する。 （もっと読む）

【課題】短時間に受信側クロックで位相を同期化すること。
【解決手段】受信したデータを同期化する同期化回路１０は、位相差判定回路１５と第１のＦＦ１１と第２のＦＦ１２とを有する。位相差判定回路１５は、同期化回路１０と接続された他装置から受信したデータを同期化回路の内部クロックの位相で受付けた場合、データを安定に捉えられるか否かを判定する。第１のＦＦ１１は、位相差判定回路１５によってデータを内部クロックの位相で安定に捉えられると判定された場合、データと内部クロックとを受付け、データを内部クロックの位相で捉えて同期化する。第２のＦＦ１２は、位相差判定回路１５によってデータを内部クロックの位相で安定に捉えられないと判定された場合、データと位相が反転された内部クロックとを受付け、データを位相が反転された内部クロックの位相で捉えて同期化する。 （もっと読む）

【課題】ロックポイント付近におけるサンプリングクロックの位相の調整と、イコライザ部の制御とを安定させ、ジッタトレランスを高める。
【解決手段】位相比較部は、サンプリングタイミングとサンプリングタイミングよりも第一の所定位相分前のタイミングとの間の第一区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＡＧ（ｎ）を出力するとともに、サンプリングタイミングとサンプリングタイミングよりも第二の所定位相分後のタイミングとの間の第二区間に、等化信号ＥＱＤＡＴＡのエッジが存在するか否かを示す位相比較信号ＬＥＡＤ（ｎ）を出力する。判定部は、検出データパターンの各ビットに対応する位相比較信号ＬＡＧ（ｎ），ＬＥＡＤ（ｎ）の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、等化信号ＥＱＤＡＴＡの１ビットがサンプリングクロックＣＫの１周期よりも長いか短いかを判定する。 （もっと読む）

【課題】前段の光受信装置のスケルチ機能の有無に関係なく汎用的に使用可能なＣＤＲ回路を提供する。
【解決手段】ＣＤＲ回路は、入力データ１に同期した再生クロック２を出力するＧ−ＶＣＯ１４と、入力データ１の識別再生を再生クロック２に基づいて行うフリップフロップ回路１２と、Ｇ−ＶＣＯ１４と同一周波数のクロックを出力するサブＶＣＯ１５と、再生クロック２とサブＶＣＯ１５の出力クロック４のいずれかを選択する選択回路１７と、選択回路１７の出力クロック８と参照クロック６とを周波数比較しその周波数差に応じた周波数制御信号５を出力する周波数比較器１６とを備える。選択回路１７は、少なくとも入力データ１が無信号である期間においてサブＶＣＯ１５の出力クロック４を選択し、残りの期間において再生クロック２を選択する。 （もっと読む）

【課題】 例えば伝送速度４０Ｇｂ／ｓ以上の高速な光ネットワークに適用する場合にも、小規模で低消費電力の回路構成により現用系と冗長系間の遅延量の調整が実現可能な切替装置を提供することを目的としている。
【解決手段】 入力した第１の伝送信号および第２の伝送信号のいずれか一方から他方に切替を行って出力する切替装置であって、前記第１の伝送信号および前記第２の伝送信号の間の遅延量に基づくオフセットをクロック信号に与えたオフセットクロック信号を用いて前記遅延量の調整を行う遅延量調整手段を備えたものである。 （もっと読む）

【課題】 より簡易な構成で、データとクロックとの位相の関係を適切に調整するための手段を提供する。
【解決手段】 位相調整装置は、第１データ取得部と、第２データ取得部と、判定部と、位相調整部とを備える。第１データ取得部は、入力されるシリアル転送データの基準位相での第１出力と、第１出力に対して第１遅延量による位相差を付与した第２出力とをそれぞれ取得する。第２データ取得部は、第１遅延量よりも大きな第２遅延量による位相差を第１出力に対して付与した第３出力と、第３出力に対して第１遅延量による位相差を付与した第４出力とをそれぞれ取得する。判定部は、第１データ取得部および第２データ取得部の各出力について、シリアル転送データに含まれる検出対象のデータ列が検出できたか否かをそれぞれ判定する。位相調整部は、判定部での判定結果に基づいて、出力されるシリアル転送データに付与する遅延量を調整する。 （もっと読む）

【課題】超低圧ＶDDデジタル回路においては、クロックスキューは厳密な時間収率の劣化を招く大きな原因であるが、コンピュータによる設計の高度な自動化（ＥＤＡ）手段の様々なプロセスが存在する中でのスキュー調和がとれたクロックツリーを実現する。
【解決手段】参照信号およびローカル信号を受信し、それらを比較して位相差を検出するための位相比較器、位相差の値に関連して制御信号のオン／オフを切り替えるための制御回路、およびローカル信号バッファーを有し、前記ローカル信号バッファーはｎＭＯＳトランジスタおよび／またはｐＭＯＳトランジスタを有しており、前記制御信号に応じてホットキャリアインジェクションストレスをｎＭＯＳトランジスタまたはｐＭＯＳトランジスタに掛けてｎＭＯＳトランジスタまたはｐＭＯＳトランジスタのしきい値電圧を増加させる。 （もっと読む）

【課題】ジッタの抑圧と応答時間の短縮とを両立させる。
【解決手段】ＣＤＲ回路は、入力データ４が遷移したときにパルスを出力するゲーティング回路１０と、ゲーティング回路１０の出力パルスのタイミングに合うように出力クロックの位相を調整するＧ−ＶＣＯ１１と、Ｇ−ＶＣＯ１１の出力クロックのタイミングに合うように再生クロック７の位相を調整するＶＣＯ１２と、入力データ４のデータ識別を再生クロック７に基づいて行うフリップフロップ回路３と、入力データ４のデータ信号期間の少なくとも一部において、ゲーティング回路１０の出力パルスが再生クロック７に与える影響を、入力データ４の同期信号期間と比較して小さくするよう制御する可変減衰器１６とを備える。 （もっと読む）

【課題】受信品質の向上を図る。
【解決手段】サンプリングクロック同期装置は、Ａ／Ｄコンバータ、フィルタ部およびサンプリング同期化部を備える。Ａ／Ｄコンバータは、サンプリングクロックにもとづいて、アナログ／ディジタル変換を行う。フィルタ部は、Ａ／Ｄコンバータから出力された、スペクトル狭窄化を受けている信号に対して、スペクトル狭窄化の特性と逆特性のフィルタ特性で、スペクトル狭窄化による帯域制限を補償する。サンプリング同期化部は、スペクトル狭窄化の補償後の信号から、サンプリングクロックの位相ずれを検出して、サンプリングクロックの位相を調整し、サンプリングタイミングの同期をとる。 （もっと読む）

【課題】ＳＥＲＤＥＳがジッタを含むシリアルデータ信号をオーバーサンプリング動作によって受信した場合に、ＳＥＲＤＥＳから出力されたパラレルデータ信号およびリカバリクロック信号に基づいて、もとのシリアルデータ信号を正しく受信できるようにすること。
【解決手段】半導体集積回路装置は、シリアルデータ信号をｍ倍（ｍは２のべき乗）オーバーサンプリングするＳＥＲＤＥＳ回路から出力されたＮビットの第１のパラレルデータ信号に基づいてＫＮ／ｍビット（Ｎ／ｍは偶数）の第２のパラレルデータ信号を生成するとともに、ＳＥＲＤＥＳ回路から出力された第１のリカバリクロック信号をＫ分周（Ｋは２のべき乗）して第２のリカバリクロック信号を生成し、第２のパラレルデータ信号と第２のリカバリクロック信号とを同期して出力するクロックデータリカバリ回路を備えている。 （もっと読む）

【課題】後段側の装置を軽量に設計することのできるＧＰＳジッタ低減装置を得る。
【解決手段】位相比較調整処理部１０５は、ＧＰＳ１１が出力する１ＰＰＳと、出力パルス生成部１０４から出力される平滑化された１ＰＰＳとの位相差をカウントし、位相差目標値と比較して、固定値にて調整を実施する。出力パルス生成部１０４は、移動平均処理部１０３の出力と、位相比較調整処理部１０５の調整値に基づいて平滑化した１ＰＰＳを生成する。 （もっと読む）

【課題】 消費電力を抑えた受信回路を提供する。
【解決手段】 本発明では、差動信号を差動増幅させる際に、差動入力によって発生する電流を対となる差動出力により遮断することで差動信号をラッチする回路を提供する。該ラッチ回路の適用により、受信信号の差動信号電圧差が小さい場合でも伝送データを受信できる為、増幅用アンプの削減が可能となり、受信装置の消費電力の低減を図ることができる。 （もっと読む）

【課題】単一の伝送路で、高速なシリアルデータを伝送可能な伝送技術を提供する。
【解決手段】受信回路１００は、ｐビットに２×ｑ回（ｐ、ｑは実数）の割合で第１レベルから第２レベルへの遷移が生ずるように生成されたシリアルデータＤＳ_ＯＵＴを受ける。ＶＣＯ６０は、入力された制御電圧Ｖｃｎｔ２に応じた周波数を有するサンプリングクロック信号ＣＬＫ４を発生する。第１分周器２２は、サンプリングクロック信号ＣＬＫ４を分周比Ｍで分周する。第２分周器２４は、受信したシリアルデータに応じたクロック信号ＣＬＫ_ＩＮを分周比Ｎで分周する。周波数比較器２０は、第１分周器２２の出力信号と第２分周器２４の出力信号の位相差に応じた位相周波数差信号ＰＦＤを発生する。制御電圧生成回路４２は、位相周波数差信号ＰＦＤに応じて、チャージポンプ回路４０の周波数を調節するための制御電圧Ｖｃｎｔ２を生成する。 （もっと読む）

【課題】無線回線を介して接続された装置間の位相同期を行うことが可能な位相同期装置を得ること。
【解決手段】マスタ側無線装置３は、マスタ装置１からの受信パケットから、位相同期の基準となるタイミングを抽出し、基準となるタイミングに同期して、スレーブ側無線装置４へパケットを送信するタイミングを決定し、受信パケットをスレーブ側無線装置４へ送信し、スレーブ側無線装置４は、マスタ側無線装置３からの受信パケットから、位相同期の基準となるタイミングを抽出し、抽出したタイミングと自装置内の動作タイミングとを比較して検出した位相差に基づいて、周波数偏差を検出し、位相差および周波数偏差に基づいて、自装置内の動作クロックの周波数を制御し、基準となるタイミングに同期してスレーブ装置２へパケットを送信するタイミングを決定し、受信パケットをスレーブ装置２へ送信する。 （もっと読む）

【課題】伝送路の帯域利用効率を向上できる光パケットスイッチ装置を提供する。
【解決手段】光パケットスイッチ装置１０は、光カプラ１３と、光スイッチ部１２と、光スイッチ制御部１４とを備える。光スイッチ制御部１４は、光電変換部１６と、シリアル／パラレル変換部１８と、並び検出部１７と、並び換え部１９と、フレーム同期部２０と、方路検出部２４と、制御信号生成部２６と、並び検出部１７からのフレーム同期パターンの並び情報に基づいて、光スイッチ部１２に光スイッチ制御信号を出力するタイミングを調整するタイミング調整部２７とを備える。 （もっと読む）

【課題】 局内クロックなど共通のクロックを持たないOTN伝送装置において無瞬断切替を可能とする。
【解決手段】 本発明は、送信側の分岐手段で複数の伝送路に分岐された２系統の信号を、それぞれクロック再生及び信号の識別を行い、２つのバッファのそれぞれに、再生された伝送クロックを用いて、識別されたそれぞれの信号を書き込み、再生された２つの伝送クロックから共通クロックを生成し、２つの信号検出手段のそれぞれが、共通クロックを用いて前記バッファに書き込まれた信号をそれぞれ読み出して２つの信号の境界を認識し、２つの信号の境界を比較して、検出された２つの信号の遅延差を調整し、共通クロックを用いて、読み出された２つの信号を切り替える。 （もっと読む）