光パケットスイッチ装置
【課題】伝送路の帯域利用効率を向上できる光パケットスイッチ装置を提供する。
【解決手段】光パケットスイッチ装置10は、光カプラ13と、光スイッチ部12と、光スイッチ制御部14とを備える。光スイッチ制御部14は、光電変換部16と、シリアル/パラレル変換部18と、並び検出部17と、並び換え部19と、フレーム同期部20と、方路検出部24と、制御信号生成部26と、並び検出部17からのフレーム同期パターンの並び情報に基づいて、光スイッチ部12に光スイッチ制御信号を出力するタイミングを調整するタイミング調整部27とを備える。
【解決手段】光パケットスイッチ装置10は、光カプラ13と、光スイッチ部12と、光スイッチ制御部14とを備える。光スイッチ制御部14は、光電変換部16と、シリアル/パラレル変換部18と、並び検出部17と、並び換え部19と、フレーム同期部20と、方路検出部24と、制御信号生成部26と、並び検出部17からのフレーム同期パターンの並び情報に基づいて、光スイッチ部12に光スイッチ制御信号を出力するタイミングを調整するタイミング調整部27とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光パケット信号に付与された方路情報に従って光スイッチを切り替えることにより、光パケット単位でのパケット交換を可能とする光パケットスイッチ装置に関する。
【背景技術】
【0002】
波長分割多重(WDM:Wavelength Division Multiplexing)を用いた光伝送システムにおいて、波長選択スイッチ(WSS:wavelength selective switch)等を用いることで、波長単位のパス切替を行う技術が実用化されている。その次の技術として、切替を行う単位を例えばIPパケット(10GEther(10 Gigabit Ethernet(登録商標))信号等)一つ一つという細かい単位とし、各々を光パケットという形式に変換して、超高速の光パケットスイッチ装置で方路切り替えを行う光パケット交換方式が検討されている。光パケット交換方式は、伝送路の帯域利用効率を飛躍的に高める可能性があり、将来の技術として有望視されている。従来、光パケット交換方式において用いられる光パケットスイッチ装置として、例えば特許文献1、2に開示されたものが知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2004−354612号公報
【特許文献2】特開2008−306555号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
光パケットスイッチ装置においては、受信した光パケット信号の最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態することができれば、光パケット間の間隔(以下、ガードタイムとも称する)を短くすることができ、伝送路の帯域利用効率を高めることができる。
【0005】
しかしながら、受信した光パケット信号と、光パケットスイッチ装置の制御回路の動作クロックとは非同期であるため、実際には上記のようなスイッチ制御を行うことは難しく、実際の光パケット信号の通過時間よりも長く光スイッチをオン状態にしている。光スイッチのオン状態を継続する時間(以下、適宜「光スイッチオン時間」と呼ぶ)が長くなると、その分ガードタイムを長く取らなければならなくなるので、伝送路の帯域利用効率が低下する。
【0006】
本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送路の帯域利用効率を向上できる光パケットスイッチ装置を提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明のある態様の光パケットスイッチ装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、パラレルデータ信号に含まれるフレーム同期パターンの並びを検出する並び検出部と、検出されたフレーム同期パターンの並び情報に基づいて、パラレルデータ信号の並び換えを行う並び換え部と、並び換えられたパラレルデータ信号に含まれるフレーム同期パターンに基づいてフレーム同期を確立するフレーム同期部と、フレーム同期が確立された後、パラレルデータ信号に含まれる方路情報を検出する方路検出部と、検出された方路情報に基づいて、光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、フレーム同期パターンの並び情報に基づいて、光スイッチ部に光スイッチ制御信号を出力するタイミングを調整する調整部とを備える。
【0008】
この態様によると、受信した光パケット信号と分周クロック信号との位相関係に応じて、好適なタイミングで光スイッチ部に光スイッチ制御信号を出力することができる。その結果、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。
【0009】
本発明の別の態様もまた、光パケットスイッチ装置である。この装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、ローカルクロック信号を発振するローカル発振器と、分周クロック信号に同期したパラレルデータ信号をローカルクロック信号に乗せ換えるクロック乗換部と、パラレルデータ信号に含まれる方路情報を検出する方路検出部と、検出された方路情報に基づいて、光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、分周クロック信号とローカルクロック信号の位相差を検出する位相差検出部と、位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングを調整する調整部とを備える。
【0010】
この態様によると、受信した光パケット信号から抽出された分周クロック信号とローカルクロック信号との位相関係に応じて、好適なタイミングで光スイッチ部に光スイッチ制御信号を出力することができる。その結果、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。
【0011】
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システム、プログラム、プログラムを格納した記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【0012】
本発明によれば、伝送路の効率を向上できる光パケットスイッチ装置を提供できる。
【図面の簡単な説明】
【0013】
【図1】比較例に係る光パケットスイッチ装置を説明するための図である。
【図2】光パケット信号の構成を示す図である。
【図3】図3(a)〜(c)は、光パケットスイッチ装置の動作のタイムチャートを示す図である。
【図4】図4(a)〜(d)は、フレーム同期確立における遅延時間のばらつきを説明するための図である。
【図5】図5(a)〜(e)は、クロック乗換部の伝搬遅延時間のばらつきを説明するための図である。
【図6】比較例に係る光パケットスイッチ装置の課題を説明するための図である。
【図7】本発明の第1の実施形態に係る光パケットスイッチ装置を説明するための図である。
【図8】第1の実施形態におけるタイミング調整部の構成を説明するための図である。
【図9】図9(a)〜(f)は、第1の実施形態に係る光パケットスイッチ装置の動作を説明するためのタイムチャートである。
【図10】本発明の第2の実施形態に係る光パケットスイッチ装置を説明するための図である。
【図11】第2の実施形態における位相差検出部およびタイミング調整部の構成を説明するための図である。
【図12】図12(a)〜(g)は、第2の実施形態に係る光パケットスイッチ装置の動作を説明するためのタイムチャートである。
【図13】位相差検出部の変形例を示す図である。
【図14】分周クロック信号とローカルクロック信号間の位相差と、排他的論理和信号のデューティ比の関係を示す図である。
【図15】位相差検出部の別の変形例を示す図である。
【図16】位相差検出部のさらに別の変形例を示す図である。
【図17】本発明の第3の実施形態に係る光パケットスイッチ装置を説明するための図である。
【発明を実施するための形態】
【0014】
以下、図面を参照しつつ、本発明の実施形態に係る光パケットスイッチ装置について説明する。本実施形態に係る光パケットスイッチ装置は、光パケット単位での方路切り替えを可能とする装置である。光パケット単位での方路切り替えを行うことにより、伝送路の帯域利用効率を向上することができる。まず、本実施形態に係る光パケットスイッチ装置について説明する前に、本発明者が従来検討してきた光パケットスイッチ装置を比較例として説明する。
【0015】
図1は、比較例に係る光パケットスイッチ装置100を説明するための図である。図1に示すように、比較例に係る光パケットスイッチ装置100は、光カプラ103と、光スイッチ部102と、光スイッチ制御部104とを備える。伝送路を経由して光パケットスイッチ装置100に入力された光パケット信号101は、光カプラ103で2つに分岐される。分岐された一方の光パケット信号101aは、光スイッチ制御部104に入力され、他方の光パケット信号101bは、光遅延線124を介して光スイッチ部102に入力される。
【0016】
図2は、光パケット信号の構成を示す。光パケット信号は、図2に示すように、ユーザ領域であるデータ領域と、データ領域の前に設けられたヘッダと、データ領域の後に設けられた誤り検出用のFCS(Frame check sequence)とから構成される。ヘッダは、光パケット信号を受信する光受信器の安定化に使用されるプリアンブルと、フレーム同期を取るためのフレーム同期パターンと、光パケット信号の方路(宛先)情報とを有する。プリアンブルとフレーム同期パターンは固定値である。光パケット信号は、例えば10GEther等の光パケット信号であってよい。
【0017】
光パケット交換方式においては、図2に示すように、隣接する光パケット間にガードタイムと呼ばれる無信号区間が設けられる。ガードタイムが短いほど伝送路の帯域利用効率が高まるので、光パケット交換方式においては、このガードタイムをどこまで短くすることが出来るかが性能指標として非常に重要である。
【0018】
光スイッチ制御部104は、光パケット信号101aから方路情報を抽出し、該方路情報に応じて光スイッチ部102に対して制御信号を出力する。図1に示すように、光スイッチ制御部104は、光電変換部106と、シリアル/パラレル変換部108と、並び検出部107と、並び換え部109と、フレーム同期部110と、クロック乗換部112と、方路検出部114と、制御信号生成部116と、ローカル発振器118とを備える。
【0019】
光電変換部106は、受信した光パケット信号101aに対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号DTとクロック信号CLK1をシリアル/パラレル変換部108に出力する。
【0020】
シリアル/パラレル変換部108は、データ信号DTをシリアル/パラレル変換してパラレルデータ信号DTSを出力すると共に、クロック信号CLK1を分周して分周クロック信号CLK2を出力する。10Gbps等の高速の光信号と同じ信号速度のままでヘッダ解析処理をするのは電気回路の負荷が大きい。従って、シリアル/パラレル変換を行って信号速度を落としてからヘッダ解析処理を行うことが、消費電力、LSI規模等の観点から好ましい。
【0021】
本比較例では、シリアル/パラレル変換部108は、1:8のシリアル/パラレル変換を行う。例えば、シリアル/パラレル変換部108に10Gbpsのシリアルデータ信号DTと、10GHzのクロック1が入力される場合には、1.25Gbps×8本のパラレルデータ信号DTSと、1.25GHzの分周クロック信号CLK2とがシリアル/パラレル変換部108から出力される。
【0022】
シリアル/パラレル変換部108から出力されたパラレルデータ信号DTSと分周クロック信号CLK2は、並び換え部109に入力される。また、パラレルデータ信号DTSと分周クロック信号CLK2は、並び検出部107にも入力される。詳細については後述するが、シリアル/パラレル変換部108においてシリアル/パラレル変換が行われる際のシリアルデータDTと分周クロック信号CLK2との位相関係に応じて、パラレルデータ信号DTSに含まれるフレーム同期パターンが同一位相に並ぶケースと、フレーム同期パターンが2クロックに跨って並ぶケースが発生する。並び検出部107は、パラレルデータ信号DTSに含まれるフレーム同期パターンがどのような並びであるかを検出する。そして、並び換え部109は、並び検出部107からの並び情報に基づいて、フレーム同期パターンが同一位相に並ぶようパラレルデータ信号DTSを並び換える。
【0023】
並び換え部109によって並び換えられたパラレルデータ信号DTSと分周クロック信号CLK2は、フレーム同期部110に入力される。フレーム同期部110は、所定のフレーム同期パターンを検出することで、光パケット信号のフレーム同期を確立する。
【0024】
フレーム同期が確立されたパラレルデータ信号DTSと分周クロック信号CLK2は、クロック乗換部112に入力される。クロック乗換部112は、分周クロック信号CLK2に同期したパラレルデータ信号DTSを、ローカル発振器118の出力するローカルクロック信号CLK3に乗せ換える。クロック乗換部112は、例えばFIFO(First-In First-Out)回路等を用いて構成できる。
【0025】
クロック乗換部112から出力されたパラレルデータ信号DTSとローカルクロック信号CLK3は、方路検出部114に入力される。方路検出部114は受信したパラレルデータ信号DTSから方路情報を検出する。
【0026】
制御信号生成部116は、方路検出部114により検出された方路情報に従って、光スイッチ部102内の光スイッチの開閉を制御するための光スイッチ制御信号を生成する。
【0027】
一方、分岐された他方の光パケット信号101bは、光遅延線124を通った後、光スイッチ部102に入力される。光カプラ103で分岐された光パケット信号101bを光スイッチ部102に直接入力した場合、光スイッチ制御部104から出力される光スイッチ制御信号は、光パケット信号101bが光スイッチ部102に到着するタイミングに間に合わず、光パケット信号101bは光スイッチ部102を通過できない。そこで、光カプラ103と光スイッチ部102との間に光遅延線124を設けることにより、光パケット信号101bに対する光スイッチ制御信号の遅延を解消する。光遅延線124は、光ファイバ長を調整することにより遅延時間を調整できる。
【0028】
光スイッチ部102は、入力された光パケット信号101bを2つに分岐する光カプラ120と、分岐された光パケット信号を受ける第1光スイッチ122aおよび第2光スイッチ122bを備える、1×2の光スイッチ部である。第1光スイッチ122aおよび第2光スイッチ122bは、例えば半導体光増幅器(SOA:Semiconductor Optical Amplifier)を用いたものや、LN強度変調器を用いたものを利用できる。第1光スイッチ122aおよび第2光スイッチ122bは、制御信号生成部116からの光スイッチ制御信号によりオン/オフを制御される。例えば、光パケット信号101bを方路1に出力する場合、第1光スイッチ122aがオン状態(開状態)とされ、第2光スイッチ122bがオフ状態(閉状態)にされる。これにより、光パケット信号101bは、第1光スイッチ122aのみ通過し、方路1に出力される。
【0029】
図3(a)〜(c)は、光パケットスイッチ装置の動作のタイムチャートを示す。図3(a)は光スイッチ部102に入力される光パケット信号のタイムチャートを示し、図3(b)は制御信号生成部116から出力される光スイッチ制御信号のタイムチャートを示し、図3(c)は光スイッチ部102から出力される光パケット信号のタイムチャートを示す。図3(a)に示すように、光スイッチ部102にまず方路1への方路情報を有する光パケットAが入力され、次に所定のガードタイムをおいて方路2への方路情報を有する光パケットBが入力される場合を考える。第1光スイッチ122aおよび第2光スイッチ122bは通常時にはオフ状態とされているが、光パケットAが光スイッチ部102に到着するタイミングに合わせて、第1光スイッチ122aをオン状態とする制御信号が出力される。また、光パケットBが第2光スイッチ122bを通過するタイミングに合わせて、第2光スイッチ122bをオン状態とする制御信号が出力される。これにより、図3(c)に示すように光パケットAは方路1に向けて出力され、光パケットBは方路2に向けて出力される。ここで、図3(b)に示すように、光スイッチ部102の各光スイッチは、実際の光パケット信号の通過時間よりも長くオン状態とされる。これは、後述するように、受信した光パケット信号と光スイッチ制御部104内部の動作クロック信号との位相関係によって、光スイッチ制御信号が出力されるタイミングにばらつきが生じるためである。ここでは、光スイッチオン時間から実際の光パケット信号の通過時間を引いた、余分に光スイッチをオン状態にしておく時間を「タイミングマージンTm」と呼ぶ。
【0030】
光スイッチのオン/オフの遷移時間は、光パケット信号から抽出されたクロック信号CLK1に比べて遅い。また、1つの光パケット信号は100ビット〜数10万ビットで構成されるため、光スイッチのオン状態を継続する時間も同じだけ長くなる。これらの理由により、光スイッチ制御信号の動作周波数は、クロック信号CLK1よりも低速になる。従って、クロック信号CLK1よりも低速な分周クロック信号CLK2の速度で光スイッチ部102を制御することが回路規模および消費電力低減の観点から好ましい。
【0031】
ここで、光パケット信号を光電変換したデータ信号DTは、クロック信号CLK1の速度で変化点(立ち上がりエッジ又は立ち下がりエッジ)を持つのに対し、光スイッチ制御信号は分周クロック信号CLK2相当の低速クロックに同期して動作することから、変化点も分周クロック信号CLK2相当に少なくなる。光スイッチの切替は、受信した光パケットの最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態とすることができれば、最もそのスイッチのリソースを有効活用できることになるが、変化点の数が減って光スイッチの動作として設定できる時間の分解能が粗くなっているため、実際の光パケットの存在時間よりも長く光スイッチをオンさせ続ける必要が発生し、その分ガードタイムを長く取らなければならない。
【0032】
図4(a)〜(d)は、フレーム同期確立における遅延時間のばらつきを説明するための図である。ここでは、シリアルデータ信号DT(例えば10Gbps)を8つのパラレルデータ信号DTS(例えば1.25Gbps×8並列)にシリアル/パラレル変換する場合を例として説明する。
【0033】
図4(a)は、光パケット信号を光電変換したシリアルデータ信号DTを示す。また、図4(b)は、シリアルデータ信号DTから抽出されたクロック信号CLK1を示す。図4(b)に示すように、クロック信号CLK1は、シリアルデータ信号DTが存在する時間は安定的に抽出されるが、シリアルデータ信号DTが無い時間は周波数・位相共に自走(フリーラン)状態となっている。低速の分周クロック信号CLK2は、シリアル/パラレル変換部108おいてクロック信号CLK1を分周して生成されるため、シリアルデータ信号DTが存在する時間はクロック信号CLK1に同期しているが、シリアルデータ信号DTが無い時間は分周クロック信号CLK2も周波数・位相が不安定な自走状態となる。分周クロック信号CLK2が自走状態のときに、次の光パケット信号が到着した場合、そのシリアルデータ信号DTから抽出したクロック信号CLK1に分周クロック信号CLK2が同期することになるが、自走していた分周クロック信号CLK2の位相と、到着した光パケット信号の位相関係は不定であるため、シリアルデータ信号DTをシリアル/パラレル変換した際に、パラレルデータ信号DTSに含まれるフレーム同期パターンがどのような並びになるかは不確定である。このため、図4(c)に示すようにフレーム同期パターンが同一位相に並ぶケース1と、図4(d)に示すように2クロックに跨るケース2が発生する。フレーム同期部110では、全てのフレーム同期パターンが検出されたときにフレーム同期パルスが出力されるので、フレーム同期が確立されるタイミングが1クロック分ばらつくことになる。このようなフレーム同期が確立されるタイミングのばらつきは、光スイッチ制御信号の出力タイミングのばらつきの要因となる。
【0034】
図5(a)〜(e)は、クロック乗換部112の伝搬遅延時間のばらつきを説明するための図である。光パケットスイッチ装置には多数の光パケット生成局から光パケット信号が届くため、光パケット信号同士のクロックは非同期となる。さらに、同じ光パケット生成局から発せられた光パケット信号であったとしても、光パケットスイッチ装置に届くまでに経たルートが異なれば、光ファイバ伝送遅延時間も異なり、位相差が発生する。従って、全ての光パケット信号は非同期と考える必要がある。光パケット信号は相互に非同期であり、且つ、パケットの無い期間は分周クロック信号CLK2は自走状態となるのため、光スイッチ部102の開閉を制御するためにはパケット信号の有無に依存せず安定したローカルクロック信号CLK3に乗せ換えを行う必要がある。このクロック乗せ換えを行うために、FIFO回路等のクロック乗せ換え回路が用いられる。
【0035】
図5(a)は、FIFO回路への入力データを示し、図5(b)は、FIFO回路の書込クロックとなる分周クロック信号CLK2を示し、図5(c)は、分周クロック信号CLK2に同期してFIFO回路に書き込まれたFIFO内データを示す。FIFO回路においては、ローカルクロック信号CLK3を読出クロックとしてFIFO内データを読み出す。ここで、分周クロック信号CLK2とローカルクロック信号CLK3とは非同期であるため、FIFO回路の読出データの出力タイミングは、分周クロック信号CLK2とローカルクロック信号CLK3の位相関係に応じてばらつきが発生する。図5(d)は、分周クロック信号CLK2に対してローカルクロック信号CLK3がある位相関係にある場合のFIFO回路の読出データを示す(ケース1)。また、図5(e)は、分周クロック信号CLK2に対してローカルクロック信号CLK3が別の位相関係にある場合のFIFO回路の読出データを示す(ケース2)。
【0036】
FIFO回路にデータが入力されてから、FIFO回路からデータが読み出されるまでの時間がFIFO回路の伝搬遅延時間となる。図5(d)および(e)から、分周クロック信号CLK2とローカルクロック信号CLK3の位相関係に応じて、FIFO回路の伝搬遅延時間にばらつきが発生していることが分かる。このばらつきの幅は、最大で分周クロック信号CLK2の1クロック分になる。このようなクロック乗換部112における伝搬遅延時間のばらつきは、光スイッチ制御信号の出力タイミングのばらつきの要因となる。
【0037】
図6は、比較例に係る光パケットスイッチ装置の課題を説明するための図である。上述したように、光スイッチ制御信号が生成されるタイミングは、フレーム同期確立に起因して1クロック分ばらつき、クロック乗せ換えに起因して1クロック分ばらつく可能性がある。このばらつきを許容するために、比較例に係る光パケットスイッチ装置100では、実際の光パケット信号の存在時間よりも余分に光スイッチオン時間を確保する必要がある。しかしながら、光スイッチオン時間が長くなると、光パケット信号間のガードタイムも長くなるので、伝送路の帯域利用効率が低下する。
【0038】
本発明者は、以上のような課題に着目し、鋭意検討を重ねた結果、本発明を想到するに至った。以下、本発明の実施形態に係る光パケットスイッチ装置について説明する。
【0039】
(第1の実施形態)
図7は、本発明の第1の実施形態に係る光パケットスイッチ装置10を説明するための図である。図7に示すように、光パケットスイッチ装置10は、光カプラ13と、光スイッチ部12と、光スイッチ制御部14とを備える。伝送路を経由して光パケットスイッチ装置10に入力された光パケット信号11は、光カプラ13で2つに分岐される。光パケット信号は、例えば10GEther等の光パケット信号であってよい。
【0040】
分岐された一方の光パケット信号11aは、光スイッチ制御部14に入力され、他方の光パケット信号11bは、光遅延線34を介して光スイッチ部12に入力される。光スイッチ制御部14は、光パケット信号11aから方路情報を抽出し、該方路情報に応じて光スイッチ部12を制御する。光スイッチ部12は、光スイッチ制御部14からの光スイッチ制御信号に基づいて光パケット信号11bの方路を切り替えて出力する。
【0041】
図7に示すように、光スイッチ制御部14は、光電変換部16と、シリアル/パラレル変換部18と、並び検出部17と、並び換え部19と、フレーム同期部20と、クロック乗換部22と、方路検出部24と、制御信号生成部26と、ローカル発振器28と、クロック逓倍部25と、タイミング調整部27とを備える。
【0042】
光電変換部16は、受信した光パケット信号11aを光電変換した後、増幅、クロック抽出、識別再生などの所定の処理を施して、データ信号DTとクロック信号CLK1をシリアル/パラレル変換部18に出力する。
【0043】
シリアル/パラレル変換部18は、データ信号DTをシリアル/パラレル変換して、パラレルデータ信号DTSを出力すると共に、クロック信号CLK1を分周して分周クロック信号CLK2を出力する。本実施形態では、シリアル/パラレル変換部18は、1:8のシリアル/パラレル変換を行う。例えば、シリアル/パラレル変換部18に10Gbpsのデータ信号DTと、10GHzのクロック信号CLK1が入力される場合、1.25Gbps×8本のパラレルデータ信号DTSと、1.25GHzの分周クロック信号CLK2とがシリアル/パラレル変換部18から出力される。
【0044】
シリアル/パラレル変換部18から出力されたパラレルデータ信号DTSと分周クロック信号CLK2は、並び換え部19に入力される。また、パラレルデータ信号DTSと分周クロック信号CLK2は、並び検出部17にも入力される。並び検出部17は、パラレルデータ信号に含まれるフレーム同期パターンがどのような並びであるかを検出する。並び検出部17は、検出したフレーム同期パターンの並び情報を並び換え部19に出力する。並び換え部19は、該並び情報に基づいて、フレーム同期パターンが同一位相に並ぶようパラレルデータ信号を並び換える。また、本実施形態においては、並び検出部17からのフレーム同期パターンの並び情報は、タイミング調整部27にも出力される。
【0045】
並び換え部19によって並び換えられたパラレルデータ信号DTSと分周クロック信号CLK2は、フレーム同期部20に入力される。フレーム同期部20は、所定のフレーム同期パターンを検出することで、光パケット信号のフレーム同期を確立する。
【0046】
フレーム同期が取られたパラレルデータ信号DTSと分周クロック信号CLK2は、クロック乗換部22に入力される。クロック乗換部22は、分周クロック信号CLK2に同期したパラレルデータ信号DTSを、ローカル発振器28の出力するローカルクロック信号CLK3への乗せ換える。ローカルクロック信号CLK3は、分周クロック信号CLK2と同じ周波数のクロック信号である。
【0047】
クロック乗換部22から出力されたパラレルデータ信号DTSとローカルクロック信号CLK3は、方路検出部24に入力される。方路検出部24は受信したパラレルデータ信号DTSから方路情報を検出する。
【0048】
制御信号生成部26は、方路検出部24により検出された方路情報に従って、光スイッチ部12内の光スイッチの開閉を制御するための光スイッチ制御信号を生成する。生成された光スイッチ制御信号は、タイミング調整部27に入力される。
【0049】
タイミング調整部27は、並び換え部19からのフレーム同期パターンの並び情報に基づいて、制御信号生成部26からの光スイッチ制御信号を光スイッチ部12に出力するタイミングを調整する。この際、タイミング調整部27は、クロック逓倍部25によりローカルクロック信号CLKが逓倍された逓倍クロック信号CLK4を用いて、光スイッチ制御信号の出力タイミングを調整する。クロック逓倍部25は、PLL回路などを用いて構成できる。
【0050】
一方、分岐された他方の光パケット信号11bは、光遅延線34を通った後、光スイッチ部12に入力される。光スイッチ部12は、入力された光パケット信号11bを2つに分岐する光カプラ30と、分岐された光パケット信号を受ける第1光スイッチ32aおよび第2光スイッチ32bとを備える、1×2の光スイッチである。第1光スイッチ32aおよび第2光スイッチ32bは、制御信号生成部26からの光スイッチ制御信号によりオン/オフを制御される。
【0051】
図8は、第1の実施形態におけるタイミング調整部の構成を説明するための図である。図8に示すように、タイミング調整部27は、セレクタ36と、第1〜第3フリップフロップ38a〜38cとを備える。
【0052】
制御信号生成部26で生成された光スイッチ制御信号は、直接セレクタ36に入力される。ここでは、この光スイッチ制御信号を「タイミング1」の光スイッチ制御信号と呼ぶ。
【0053】
第1フリップフロップ38aには、制御信号生成部26からの光スイッチ制御信号とクロック逓倍部25によりローカルクロック信号CLK3が4逓倍された逓倍クロック信号CLK4とが入力される。例えば、ローカルクロック信号CLK3が1.25GHzの場合、逓倍クロック信号CLK4は5GHzとなる。第1フリップフロップ38aに入力された光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に出力される。ここでは、この光スイッチ制御信号を「タイミング2」の光スイッチ制御信号と呼ぶ。
【0054】
第2フリップフロップ38bには、第1フリップフロップ38aからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第2フリップフロップ38bに入力された光スイッチ制御信号は、逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に出力される。つまり、第2フリップフロップ38bからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の2クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング3」の光スイッチ制御信号と呼ぶ。
【0055】
第3フリップフロップ38cには、第2フリップフロップ38bからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第3フリップフロップ38cに入力された光スイッチ制御信号は、逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に入力される。つまり、第3フリップフロップ38cからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の3クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング4」の光スイッチ制御信号と呼ぶ。
【0056】
また、セレクタ36には、並び検出部17からフレーム同期パターンの並び情報が入力される。セレクタ36は、入力された並び情報からシリアルデータ信号DTと分周クロック信号CLK2との位相関係を判定する。そして、該判定結果に基づいてタイミング1〜4のスイッチ制御信号の中から一つを選択し、光スイッチ部12に出力する。
【0057】
図9(a)〜(f)は、第1の実施形態に係る光パケットスイッチ装置10の動作を説明するためのタイムチャートである。図9(a)は、シリアルデータ信号DTから抽出されたクロック信号CLK1を示し、図9(b)は、クロック信号CLK1を分周した分周クロック信号CLK2を示す。なお、図9(a)〜(f)では、分周クロック信号CLK2は、クロック信号CLK1を8分周したものとして説明する。例えば、クロック信号CLK1を10GHzとした場合、分周クロック信号CLK2は1.25GHzとなる。
【0058】
図9(c)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB1の位相が合ったことにより、フレーム同期パターンB1〜B8が同一位相に並ぶようシリアル/パラレル変換されたケースを示す。このケースを「ケース1」と呼ぶ。なお、シリアルデータ信号DTおよびパラレルデータDTSは、フレーム同期パターンのみ図示している。
【0059】
図9(d)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB3の位相が合ったことにより、フレーム同期パターンB3〜B8が同一位相に並び、フレーム同期パターンB1およびB2が分周クロック信号CLK2の1クロック分ずれた位相に並ぶようシリアル/パラレル変換されたケースを示す。このケースを「ケース2」と呼ぶ。
【0060】
図9(e)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB5の位相が合ったことにより、フレーム同期パターンB5〜B8が同一位相に並び、フレーム同期パターンB1〜B4が分周クロック信号CLK2の1クロック分ずれた位相に並ぶようシリアル/パラレル変換されたケースを示す。このケースを「ケース3」と呼ぶ。
【0061】
図9(f)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB7の位相が合ったことにより、フレーム同期パターンB7〜B8が同一位相に並び、フレーム同期パターンB1〜B6が分周クロック信号CLK2の1クロック分ずれた位相に並んだケースを示す。このケースを「ケース4」と呼ぶ。
【0062】
ケース1〜4のようなフレーム同期パターンの並び方の違いは、シリアルデータ信号DTの位相と、分周クロック信号CLK2の位相関係が不定であることにより生じる。フレーム同期部20では、フレーム同期パターンB1〜B8が全て検出されたときにフレーム同期パルスが出力されるので、図9(c)〜(f)に示すように、フレーム同期パターンB1〜B8が同一位相に並ぶケース1と、フレーム同期パターンB1〜B8が分周クロック信号CLK2の2クロックに跨るケース2〜4とでは、フレーム同期パルスのタイミングが分周クロック信号CLK2の1クロック分ずれる。
【0063】
そこで、本実施形態では、光スイッチ部12への出力タイミングを異ならせた4つ光スイッチ制御信号を用意しておく。またこれと並行して、並び検出部17からのフレーム同期パターンの並び情報に基づいて、シリアルデータ信号DTと分周クロック信号CLK2との位相関係がケース1〜4のどのケースに該当するか判定する。そして、この判定結果に応じてタイミング1〜4のスイッチ制御信号の中から一つを選択し、光スイッチ部12に出力する。
【0064】
本実施形態では、フレーム同期パターンがケース2のような並びの場合に、セレクタ36は、「タイミング1」の光スイッチ制御信号を選択する。ここで、制御信号生成部26は、フレーム同期パルスと光スイッチ制御信号との位相差が「0」となるように、光スイッチ制御信号を出力する。言い換えると、フレーム同期パターンの立ち下がりエッジと、光スイッチ制御信号の出力タイミングとの位相差が「0」となるように光スイッチ制御信号を出力する。このケース2の光スイッチ制御信号の出力タイミングを基準として、他のケースの光スイッチ制御信号の出力タイミングを調整する。
【0065】
フレーム同期パターンが「ケース3」のように並んでいる場合、セレクタ36は、「タイミング2」の光スイッチ制御信号を選択し、光スイッチ部12に出力する。この場合、図9(e)に示すように、セレクタ36からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号CLK4の1クロック分遅延したスイッチ制御信号が出力される。
【0066】
フレーム同期パターンが「ケース4」のように並んでいる場合、セレクタ36は、「タイミング3」の光スイッチ制御信号を選択し、光スイッチ部12に出力する。この場合、図9(f)に示すように、セレクタ36からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号CLK4の2クロック分遅延したスイッチ制御信号が出力される。
【0067】
フレーム同期パターンが「ケース1」のように並んでいる場合、セレクタ36は、「タイミング4」の光スイッチ制御信号を選択し、光スイッチ部12に出力する。この場合、図9(c)に示すように、セレクタ36からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号CLK4の3クロック分遅延した光スイッチ制御信号が出力される。
【0068】
本実施形態に係る光パケットスイッチ装置10によれば、図9(c)〜(f)に示すように、光パケット信号が光スイッチ部12に入力するタイミングに合わせて、光スイッチをオン状態にすることができる。これにより、光スイッチオン時間を上述の比較例と比べて短くできる。
【0069】
なお、シリアルデータ信号DTと分周クロック信号CLK2の位相関係によっては、フレーム同期パターンの並びがケース1〜4に正確には当てはまらない場合もある。この場合、セレクタ36は、例えば最も並び方の近いケースを判定し、該ケースに対応する光スイッチ制御信号を選択する。
【0070】
以上説明したように、本実施形態に係る光パケットスイッチ装置10では、タイミング調整部27に出力タイミングを異ならせた4つの光スイッチ制御信号を用意しておき、並び検出部17からのフレーム同期パターンの並び情報に基づいて最適なタイミングの光スイッチ制御信号を選択し、光スイッチ部12に出力するよう構成した。これにより、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。
【0071】
また、本実施形態では、ローカルクロック信号CLK3を逓倍した逓倍クロック信号CLK4を用いて、光スイッチ制御信号の出力タイミングを調整する構成とした。これにより、ローカルクロック信号CLK3の変化点に同期して光スイッチ制御信号を出力する場合と比較して、光スイッチの開閉タイミングの分解能を高めることができるので、余分な光スイッチオン時間を削減できる。
【0072】
(第2の実施形態)
図10は、本発明の第2の実施形態に係る光パケットスイッチ装置10を説明するための図である。本実施形態に係る光パケットスイッチ装置10において、図7に示す第1の実施形態に係る光パケットスイッチ装置10と同一または対応する構成要素については、同一の符号を付すと共に、詳細な説明を適宜省略する。
【0073】
図10に示すように、本実施形態に係る光パケットスイッチ装置10は、クロック乗換部22に入力される分周クロック信号CLK2とローカルクロック信号CLK3の位相差を検出する位相差検出部29を備える。クロック乗換部22において、分周クロック信号CLK2は書込クロックであり、ローカルクロック信号CLK3は読出クロックである。位相差検出部29は、ローカルクロック信号CLK3をクロック逓倍部25にて逓倍した逓倍クロック信号CLK4を用いて、分周クロック信号CLK2とローカルクロック信号CLK3の位相差を検出する。そして、位相差検出部29にて検出された位相差情報は、タイミング調整部27に送られる。
【0074】
タイミング調整部27は、位相差検出部29により検出された位相差情報に基づいて、制御信号生成部26からの光スイッチ制御信号を光スイッチ部12に出力するタイミングを調整する。この際、タイミング調整部27は、逓倍クロック信号CLK4を用いて光スイッチ制御信号の出力タイミングを調整する。
【0075】
図11は、第2の実施形態における位相差検出部29およびタイミング調整部27の構成を説明するための図である。
【0076】
図11に示すように、位相差検出部29は、第1微分エッジ検出部42と、第2微分エッジ検出部44と、位相差判定部40とを備える。
【0077】
第1微分エッジ検出部42は、入力された分周クロック信号CLK2を微分することにより、分周クロック信号CLK2の立ち上がりエッジを検出する。第1微分エッジ検出部42は、フリップフロップ42aおよび42bと、論理積(AND)部42cとを備える。フリップフロップ42aには、分周クロック信号CLK2と、逓倍クロック信号CLK4とが入力される。フリップフロップ42bには、フリップフロップ42aの出力と、逓倍クロック信号CLK4とが入力される。論理積部42cには、フリップフロップ42aの出力と、フリップフロップ42bの反転出力とが入力される。論理積部42cの出力は、位相差判定部40に入力される。
【0078】
第2微分エッジ検出部44は、入力されたローカルクロック信号CLK3を微分することにより、ローカルクロック信号CLK3の立ち上がりエッジを検出する。第2微分エッジ検出部44は、フリップフロップ44aおよび44bと、論理積部44cとを備える。フリップフロップ44aには、ローカルクロック信号CLK3と、逓倍クロック信号CLK4とが入力される。フリップフロップ44bには、フリップフロップ44aの出力と、逓倍クロック信号CLK4とが入力される。論理積部44cには、フリップフロップ44aの出力と、フリップフロップ44bの反転出力とが入力される。論理積部44cの出力は、位相差判定部40に入力される。
【0079】
なお、本実施形態では、第1微分エッジ検出部42および第2微分エッジ検出部44は、クロック信号の立ち上がりエッジを検出する構成としたが、立ち下がりエッジを検出する構成としてもよい。
【0080】
位相差判定部40は、第1微分エッジ検出部42からの出力パルスと、第2微分エッジ検出部44からの出力パルスとの間の位相差を、逓倍クロック信号CLK4を用いて判定する。位相差判定部40で検出された位相差情報は、タイミング調整部27のセレクタ36に出力される。
【0081】
タイミング調整部27は、セレクタ36と、第1〜第3フリップフロップ38a〜38cとを備える。本実施形態において、制御信号生成部26で生成された光スイッチ制御信号は、直接セレクタ36に入力される。ここでは、この光スイッチ制御信号を「タイミング1」の光スイッチ制御信号と呼ぶ。
【0082】
第1フリップフロップ38aには、制御信号生成部26からの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第1フリップフロップ38aに入力された光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に出力される。ここでは、この光スイッチ制御信号を「タイミング2」の光スイッチ制御信号と呼ぶ。
【0083】
第2フリップフロップ38bには、第1フリップフロップ38aからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第2フリップフロップ38bからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の2クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング3」の光スイッチ制御信号と呼ぶ。
【0084】
第3フリップフロップ38cには、第2フリップフロップ38bからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第3フリップフロップ38cからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の3クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング4」の光スイッチ制御信号と呼ぶ。
【0085】
セレクタ36は、位相差判定部40からの位相差情報に基づいて、タイミング1〜4の光スイッチ制御信号の中から最適な出力タイミングの光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0086】
図12(a)〜(g)は、第2の実施形態に係る光パケットスイッチ装置10の動作を説明するためのタイムチャートである。図12(a)は、逓倍クロック信号を示し、図12(b)は、ローカルクロック信号CLK3を示し、図12(c)は、第2微分エッジ検出部44の出力を示す。なお、図12(a)〜(g)では、逓倍クロック信号CLK4は、ローカルクロック信号CLK3を4逓倍したものとして説明する。例えば、ローカルクロック信号CLK3を1.25GHzとした場合、逓倍クロック信号CLK4は5GHzとなる。
【0087】
図12(c)に示すように、第2微分エッジ検出部44は、ローカルクロック信号CLK3の立ち上がりエッジに同期したパルスを出力する。本実施形態において、位相差判定部40は、この第2微分エッジ検出部44の出力パルスの位相を基準位相として、第1微分エッジ検出部42の出力パルスの位相が基準位相から逓倍クロック信号CLK4の何クロック分前に位置するか判定することで、分周クロック信号CLK2とローカルクロック信号CLK3との位相差を判定する。
【0088】
図12(d)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が0°のケース1を示す。このケース1において、第1微分エッジ検出部42の出力パルスと第2微分エッジ検出部44の出力パルスは同位相である。ケース1の場合、クロック乗換部22における伝搬遅延時間は最短となる。
【0089】
図12(e)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が270°のケース2を示す。このケース2において、第1微分エッジ検出部42の出力パルスは、基準位相よりも逓倍クロック信号CLK4の3CLK前に存在するので、分周クロック信号CLK2とローカルクロック信号CLK3の位相差は270°となる。ケース2の場合、クロック乗換部22における伝搬遅延時間は、ケース1よりも逓倍クロック信号CLK4の3クロック分長くなる。
【0090】
図12(f)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が180°のケース3を示す。このケース3において、第1微分エッジ検出部42の出力パルスは、基準位相よりも逓倍クロック信号CLK4の2CLK前に存在するので、分周クロック信号CLK2の位相は、ローカルクロック信号CLK3の位相よりも180°遅延している。ケース3の場合、クロック乗換部22における伝搬遅延時間は、ケース1よりも逓倍クロック信号CLK4の2クロック分長くなる。
【0091】
図12(g)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が270°のケース4を示す。このケース4において、第1微分エッジ検出部42の出力パルスは、基準位相よりも逓倍クロック信号CLK4の1CLK前に存在するので、分周クロック信号CLK2の位相は、ローカルクロック信号CLK3の位相よりも90°遅延している。ケース4の場合、クロック乗換部22における伝搬遅延時間は、ケース1よりも逓倍クロック信号CLK4の1クロック分長くなる。
【0092】
位相差判定部40は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差がケース1〜4のいずれに該当するか判定し、該判定結果を位相差情報としてセレクタ36に出力する。分周クロック信号CLK2とローカルクロック信号CLK3の位相関係は不定であるので、ケース1〜4に正確に一致しない場合もある。この場合、位相差判定部40は、例えば最も位相差の近いケースを判定し、判定結果をセレクタ36に出力する。
【0093】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が0°(ケース1)という情報が入力された場合、セレクタ36は、タイミング1の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0094】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が90°(ケース4)という情報が入力された場合、セレクタ36は、タイミング2の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0095】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が180°(ケース3)という情報が入力された場合、セレクタ36は、タイミング3の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0096】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が270°(ケース2)という情報が入力された場合、セレクタ36は、タイミング4の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0097】
このように、タイミング1〜4の光スイッチ制御信号を用意しておき、位相差検出部29からの位相差情報に基づいて、最適なタイミングの光スイッチ制御信号を選択することで、光パケット信号が光スイッチ部12に入力するタイミングに合わせて、光スイッチをオン状態にすることができる。これにより、光スイッチオン時間を上述の比較例と比べて短くできる。
【0098】
また、本実施形態においても、ローカルクロック信号CLK3を逓倍した逓倍クロック信号CLK4を用いて、光スイッチ制御信号の出力タイミングを調整する構成とした。これにより、ローカルクロック信号CLK3の変化点に同期して光スイッチ制御信号を出力する場合と比較して、光スイッチの開閉タイミングの分解能を高めることができるので、余分な光スイッチオン時間を削減できる。
【0099】
図13は、位相差検出部の変形例を示す。図13に示すように、本変形例に係る位相差検出部29は、第1排他的論理和部(X−OR)46と、第2排他的論理和部52と、第1ローパスフィルタ(LPF)48と、第2ローパスフィルタ54と、第1コンパレータ50と、第2コンパレータ56と、90°位相遅延部(DL)58と、位相差判定部40とを備える。
【0100】
第1排他的論理和部46には、分周クロック信号CLK2と、ローカルクロック信号CLK3とが入力される。第1排他的論理和部46は、分周クロック信号CLK2とローカルクロック信号CLK3の排他的論理和信号(以下、「第1排他的論理和信号X−OR1」と呼ぶ)を第1ローパスフィルタ48に出力する。また、第2排他的論理和部52には、分周クロック信号CLK2と、90°位相遅延部により位相が90°遅延したローカルクロック信号CLK3(以下、「遅延ローカルクロック信号CLK3−DLY」と呼ぶ)が入力される。第2排他的論理和部52は、分周クロック信号CLK2と、遅延ローカルクロック信号CLK3−DLYの排他的論理和信号(以下、「第2排他的論理和信号X−OR2」と呼ぶ)を第2ローパスフィルタ54に出力する。
【0101】
なお、第2排他的論理和部52には、ローカルクロック信号CLK3と、90°位相遅延部により位相が90°遅延した分周クロック信号CLK2が入力されてもよい。
【0102】
図14は、分周クロック信号とローカルクロック信号間の位相差(以下、「クロック間位相差」と呼ぶ)と、排他的論理和信号のデューティ(Duty)比の関係を示す図である。図14において、実線は、クロック間位相差と、第1排他的論理和信号X−ORのデューティ比との関係を示す。また、一点鎖線は、クロック間位相差と、第2排他的論理和信号X−OR2のデューティ比との関係を示す。
【0103】
図14に示すように、クロック間位相差に応じて、第1排他的論理和信号X−ORと第2排他的論理和信号X−OR2は共にデューティ比が変化するが、その変化の仕方は異なる。第1排他的論理和信号X−ORと第2排他的論理和信号X−OR2のデューティ比を参照することで、クロック間位相差が、1:0〜90°の範囲、2:90〜180°の範囲、3:180〜270°の範囲、4:270〜360°の範囲、のいずれに属するか判定することができる。
【0104】
より詳細に説明すると、第1排他的論理和信号X−OR1のデューティ比が0.5未満、且つ第2排他的論理和信号X−OR2のデューティ比が0.5以上のとき、クロック間位相差は、0〜90°の範囲に属すると判定できる。また、第1排他的論理和信号X−OR1のデューティ比が0.5以上、且つ第2排他的論理和信号X−OR2のデューティ比が0.5以上のとき、クロック間位相差は、90〜180°の範囲に属すると判定できる。また、第1排他的論理和信号X−OR1のデューティ比が0.5以上、且つ第2排他的論理和信号X−OR2のデューティ比が0.5未満のとき、クロック間位相差は、180〜270°の範囲に属すると判定できる。また、第1排他的論理和信号X−OR1のデューティ比が0.5未満、且つ第2排他的論理和信号X−OR2のデューティ比が0.5未満のとき、クロック間位相差は、270〜360°の範囲に属すると判定できる。
【0105】
図13に戻るが、上述のような判定を行うために、本変形例に係る位相差検出部29では、第1排他的論理和信号X−OR1を第1ローパスフィルタ48に入力し、第1排他的論理和信号X−OR1の平均電圧を求める。そして、該平均電圧を第1コンパレータ50に入力し、所定の基準電圧Vrefと比較する。基準電圧Vrefは、デューティ比を0.5とした排他的論理和信号の平均電圧に設定する。また、第2排他的論理和信号X−OR2を第2ローパスフィルタ54に入力し、第2排他的論理和信号X−OR2の平均電圧を求める。そして、該平均電圧を第2コンパレータ56に入力し、基準電圧Vrefと比較する。第1コンパレータ50と第2コンパレータ56の出力信号は、位相差判定部40に入力される。
【0106】
位相差判定部40は、第1コンパレータ50と第2コンパレータ56からの入力信号を参照することで、クロック間位相差が上記4つの範囲のいずれに属するか判定する。位相差判定部40により判定された位相差情報は、図11で説明したタイミング調整部27のセレクタ36に送られる。タイミング調整部27は、例えば、クロック間位相差が0〜90°の範囲に属する場合、タイミング1の光スイッチ制御信号を選択する。また、クロック間位相差が90〜180°の範囲に属する場合、タイミング2の光スイッチ制御信号を選択する。また、クロック間位相差が180〜270°の範囲に属する場合、タイミング3の光スイッチ制御信号を選択する。また、クロック間位相差が270〜360°の範囲に属する場合、タイミング4の光スイッチ制御信号を選択する。
【0107】
図15は、位相差検出部の別の変形例を示す。図15に示すように、本変形例に係る位相差検出部29は、図13に示す位相差検出部における第1排他的論理和部46、第2排他的論理和部52を、それぞれ第1論理積部60、第2論理積部62に置き換えたものである。また、本変形例においては、基準電圧Vrefは、デューティ比を0.25とした論理積信号の平均電圧に設定する。本変形例に係る位相差検出部29によっても、図13に示す位相差検出部と類似の方法により、クロック間位相差が属する範囲を検出できる。
【0108】
図16は、位相差検出部のさらに別の変形例を示す。図16に示すように、本変形例に係る位相差検出部29は、図13に示す位相差検出部における第1排他的論理和部46、第2排他的論理和部52を、それぞれ第1論理和部64、第2論理和部66に置き換えたものである。また、本変形例においては、基準電圧Vrefは、デューティ比を0.75とした論理和信号の平均電圧に設定する。本変形例に係る位相差検出部29によっても、図13に示す位相差検出部と類似の方法により、クロック間位相差が属する範囲を検出できる。
【0109】
(第3の実施形態)
図17は、本発明の第3の実施形態に係る光パケットスイッチ装置10を説明するための図である。本実施形態に係る光パケットスイッチ装置10において、図7に示す第1の実施形態に係る光パケットスイッチ装置と同一または対応する構成要素については、同一の符号を付すと共に、詳細な説明を適宜省略する。
【0110】
本実施形態に係る光パケットスイッチ装置10は、図7に示す第1の実施形態と図10に示す第2の実施形態を組み合わせた構成となっている。本実施形態に係る光パケットスイッチ装置10は、2つのタイミング調整部(第1タイミング調整部68および第2タイミング調整部70)を備える。
【0111】
図17に示すように、並び検出部17からのフレーム同期パターンの並び情報は、第1タイミング調整部68に入力される。また、位相差検出部29からの位相差情報は、第2タイミング調整部70に入力される。また、第1タイミング調整部68、第2タイミング調整部70には、クロック逓倍部25から逓倍クロック信号CLK4が入力される。
【0112】
本実施形態において、制御信号生成部26で生成された光スイッチ制御信号は、まず第1タイミング調整部68に入力される。第1タイミング調整部68は、フレーム同期パターンの並び情報に基づいて、光スイッチ制御信号の出力タイミングを調整する。調整方法は、第1の実施形態に係る光パケットスイッチ装置と同様である。第1タイミング調整部68により調整された光スイッチ制御信号は、次に第2タイミング調整部70に出力される。第2タイミング調整部70は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差情報に基づいて、光スイッチ制御信号の出力タイミングをさらに調整する。調整方法は、第2の実施形態に係る光パケットスイッチ装置と同様である。第2タイミング調整部70にて調整された光スイッチ制御信号は、光スイッチ部12に出力される。
【0113】
本実施形態に係る光パケットスイッチ装置10によれば、並び検出部17からの並び情報に加えて、位相差検出部29からの位相差情報を用いて光スイッチ制御信号の出力タイミングを調整することで、上述した第1および第2の実施形態よりも最適なタイミングで光スイッチ制御信号を光スイッチ部12に出力できる。これにより、光スイッチオン時間をより短くできるので、伝送路の帯域利用効率をさらに向上できる。
【0114】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せによりいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【0115】
例えば、上述したシリアル/パラレル変換の変換比や、逓倍クロック信号の逓倍比などは一例であり、特に限定されない。逓倍比を高めることができれば、それだけ光スイッチ開閉タイミングの分解能を高めることができる。
【符号の説明】
【0116】
10 光パケットスイッチ装置、 12 光スイッチ部、 13 光カプラ、 14 光スイッチ制御部、 17 並び検出部、 19 並び換え部、 20 フレーム同期部、 22 クロック乗換部、 25 クロック逓倍部、 26 制御信号生成部、 27 タイミング調整部、 28 ローカル発振器、 29 位相差検出部、 34 光遅延線、 36 セレクタ、 40 位相差判定部、 42 第1微分エッジ検出部、 44 第2微分エッジ検出部、 46 第1排他的論理和部、 48 第1ローパスフィルタ48、 50 第1コンパレータ、 52 第2排他的論理和部、 56 第2コンパレータ、 60 第1論理積部、 62 第2論理積部、 64 第1論理和部、 66 第2論理和部、 68 第1タイミング調整部、 70 第2タイミング調整部。
【技術分野】
【0001】
本発明は、光パケット信号に付与された方路情報に従って光スイッチを切り替えることにより、光パケット単位でのパケット交換を可能とする光パケットスイッチ装置に関する。
【背景技術】
【0002】
波長分割多重(WDM:Wavelength Division Multiplexing)を用いた光伝送システムにおいて、波長選択スイッチ(WSS:wavelength selective switch)等を用いることで、波長単位のパス切替を行う技術が実用化されている。その次の技術として、切替を行う単位を例えばIPパケット(10GEther(10 Gigabit Ethernet(登録商標))信号等)一つ一つという細かい単位とし、各々を光パケットという形式に変換して、超高速の光パケットスイッチ装置で方路切り替えを行う光パケット交換方式が検討されている。光パケット交換方式は、伝送路の帯域利用効率を飛躍的に高める可能性があり、将来の技術として有望視されている。従来、光パケット交換方式において用いられる光パケットスイッチ装置として、例えば特許文献1、2に開示されたものが知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2004−354612号公報
【特許文献2】特開2008−306555号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
光パケットスイッチ装置においては、受信した光パケット信号の最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態することができれば、光パケット間の間隔(以下、ガードタイムとも称する)を短くすることができ、伝送路の帯域利用効率を高めることができる。
【0005】
しかしながら、受信した光パケット信号と、光パケットスイッチ装置の制御回路の動作クロックとは非同期であるため、実際には上記のようなスイッチ制御を行うことは難しく、実際の光パケット信号の通過時間よりも長く光スイッチをオン状態にしている。光スイッチのオン状態を継続する時間(以下、適宜「光スイッチオン時間」と呼ぶ)が長くなると、その分ガードタイムを長く取らなければならなくなるので、伝送路の帯域利用効率が低下する。
【0006】
本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送路の帯域利用効率を向上できる光パケットスイッチ装置を提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明のある態様の光パケットスイッチ装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、パラレルデータ信号に含まれるフレーム同期パターンの並びを検出する並び検出部と、検出されたフレーム同期パターンの並び情報に基づいて、パラレルデータ信号の並び換えを行う並び換え部と、並び換えられたパラレルデータ信号に含まれるフレーム同期パターンに基づいてフレーム同期を確立するフレーム同期部と、フレーム同期が確立された後、パラレルデータ信号に含まれる方路情報を検出する方路検出部と、検出された方路情報に基づいて、光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、フレーム同期パターンの並び情報に基づいて、光スイッチ部に光スイッチ制御信号を出力するタイミングを調整する調整部とを備える。
【0008】
この態様によると、受信した光パケット信号と分周クロック信号との位相関係に応じて、好適なタイミングで光スイッチ部に光スイッチ制御信号を出力することができる。その結果、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。
【0009】
本発明の別の態様もまた、光パケットスイッチ装置である。この装置は、受信した光パケット信号を分岐する分岐部と、分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて光スイッチ部を制御する光スイッチ制御部とを備える。光スイッチ制御部は、他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、ローカルクロック信号を発振するローカル発振器と、分周クロック信号に同期したパラレルデータ信号をローカルクロック信号に乗せ換えるクロック乗換部と、パラレルデータ信号に含まれる方路情報を検出する方路検出部と、検出された方路情報に基づいて、光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、分周クロック信号とローカルクロック信号の位相差を検出する位相差検出部と、位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングを調整する調整部とを備える。
【0010】
この態様によると、受信した光パケット信号から抽出された分周クロック信号とローカルクロック信号との位相関係に応じて、好適なタイミングで光スイッチ部に光スイッチ制御信号を出力することができる。その結果、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。
【0011】
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システム、プログラム、プログラムを格納した記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【0012】
本発明によれば、伝送路の効率を向上できる光パケットスイッチ装置を提供できる。
【図面の簡単な説明】
【0013】
【図1】比較例に係る光パケットスイッチ装置を説明するための図である。
【図2】光パケット信号の構成を示す図である。
【図3】図3(a)〜(c)は、光パケットスイッチ装置の動作のタイムチャートを示す図である。
【図4】図4(a)〜(d)は、フレーム同期確立における遅延時間のばらつきを説明するための図である。
【図5】図5(a)〜(e)は、クロック乗換部の伝搬遅延時間のばらつきを説明するための図である。
【図6】比較例に係る光パケットスイッチ装置の課題を説明するための図である。
【図7】本発明の第1の実施形態に係る光パケットスイッチ装置を説明するための図である。
【図8】第1の実施形態におけるタイミング調整部の構成を説明するための図である。
【図9】図9(a)〜(f)は、第1の実施形態に係る光パケットスイッチ装置の動作を説明するためのタイムチャートである。
【図10】本発明の第2の実施形態に係る光パケットスイッチ装置を説明するための図である。
【図11】第2の実施形態における位相差検出部およびタイミング調整部の構成を説明するための図である。
【図12】図12(a)〜(g)は、第2の実施形態に係る光パケットスイッチ装置の動作を説明するためのタイムチャートである。
【図13】位相差検出部の変形例を示す図である。
【図14】分周クロック信号とローカルクロック信号間の位相差と、排他的論理和信号のデューティ比の関係を示す図である。
【図15】位相差検出部の別の変形例を示す図である。
【図16】位相差検出部のさらに別の変形例を示す図である。
【図17】本発明の第3の実施形態に係る光パケットスイッチ装置を説明するための図である。
【発明を実施するための形態】
【0014】
以下、図面を参照しつつ、本発明の実施形態に係る光パケットスイッチ装置について説明する。本実施形態に係る光パケットスイッチ装置は、光パケット単位での方路切り替えを可能とする装置である。光パケット単位での方路切り替えを行うことにより、伝送路の帯域利用効率を向上することができる。まず、本実施形態に係る光パケットスイッチ装置について説明する前に、本発明者が従来検討してきた光パケットスイッチ装置を比較例として説明する。
【0015】
図1は、比較例に係る光パケットスイッチ装置100を説明するための図である。図1に示すように、比較例に係る光パケットスイッチ装置100は、光カプラ103と、光スイッチ部102と、光スイッチ制御部104とを備える。伝送路を経由して光パケットスイッチ装置100に入力された光パケット信号101は、光カプラ103で2つに分岐される。分岐された一方の光パケット信号101aは、光スイッチ制御部104に入力され、他方の光パケット信号101bは、光遅延線124を介して光スイッチ部102に入力される。
【0016】
図2は、光パケット信号の構成を示す。光パケット信号は、図2に示すように、ユーザ領域であるデータ領域と、データ領域の前に設けられたヘッダと、データ領域の後に設けられた誤り検出用のFCS(Frame check sequence)とから構成される。ヘッダは、光パケット信号を受信する光受信器の安定化に使用されるプリアンブルと、フレーム同期を取るためのフレーム同期パターンと、光パケット信号の方路(宛先)情報とを有する。プリアンブルとフレーム同期パターンは固定値である。光パケット信号は、例えば10GEther等の光パケット信号であってよい。
【0017】
光パケット交換方式においては、図2に示すように、隣接する光パケット間にガードタイムと呼ばれる無信号区間が設けられる。ガードタイムが短いほど伝送路の帯域利用効率が高まるので、光パケット交換方式においては、このガードタイムをどこまで短くすることが出来るかが性能指標として非常に重要である。
【0018】
光スイッチ制御部104は、光パケット信号101aから方路情報を抽出し、該方路情報に応じて光スイッチ部102に対して制御信号を出力する。図1に示すように、光スイッチ制御部104は、光電変換部106と、シリアル/パラレル変換部108と、並び検出部107と、並び換え部109と、フレーム同期部110と、クロック乗換部112と、方路検出部114と、制御信号生成部116と、ローカル発振器118とを備える。
【0019】
光電変換部106は、受信した光パケット信号101aに対し、光電変換、増幅、クロック抽出、識別再生などの所定の処理を施した後、データ信号DTとクロック信号CLK1をシリアル/パラレル変換部108に出力する。
【0020】
シリアル/パラレル変換部108は、データ信号DTをシリアル/パラレル変換してパラレルデータ信号DTSを出力すると共に、クロック信号CLK1を分周して分周クロック信号CLK2を出力する。10Gbps等の高速の光信号と同じ信号速度のままでヘッダ解析処理をするのは電気回路の負荷が大きい。従って、シリアル/パラレル変換を行って信号速度を落としてからヘッダ解析処理を行うことが、消費電力、LSI規模等の観点から好ましい。
【0021】
本比較例では、シリアル/パラレル変換部108は、1:8のシリアル/パラレル変換を行う。例えば、シリアル/パラレル変換部108に10Gbpsのシリアルデータ信号DTと、10GHzのクロック1が入力される場合には、1.25Gbps×8本のパラレルデータ信号DTSと、1.25GHzの分周クロック信号CLK2とがシリアル/パラレル変換部108から出力される。
【0022】
シリアル/パラレル変換部108から出力されたパラレルデータ信号DTSと分周クロック信号CLK2は、並び換え部109に入力される。また、パラレルデータ信号DTSと分周クロック信号CLK2は、並び検出部107にも入力される。詳細については後述するが、シリアル/パラレル変換部108においてシリアル/パラレル変換が行われる際のシリアルデータDTと分周クロック信号CLK2との位相関係に応じて、パラレルデータ信号DTSに含まれるフレーム同期パターンが同一位相に並ぶケースと、フレーム同期パターンが2クロックに跨って並ぶケースが発生する。並び検出部107は、パラレルデータ信号DTSに含まれるフレーム同期パターンがどのような並びであるかを検出する。そして、並び換え部109は、並び検出部107からの並び情報に基づいて、フレーム同期パターンが同一位相に並ぶようパラレルデータ信号DTSを並び換える。
【0023】
並び換え部109によって並び換えられたパラレルデータ信号DTSと分周クロック信号CLK2は、フレーム同期部110に入力される。フレーム同期部110は、所定のフレーム同期パターンを検出することで、光パケット信号のフレーム同期を確立する。
【0024】
フレーム同期が確立されたパラレルデータ信号DTSと分周クロック信号CLK2は、クロック乗換部112に入力される。クロック乗換部112は、分周クロック信号CLK2に同期したパラレルデータ信号DTSを、ローカル発振器118の出力するローカルクロック信号CLK3に乗せ換える。クロック乗換部112は、例えばFIFO(First-In First-Out)回路等を用いて構成できる。
【0025】
クロック乗換部112から出力されたパラレルデータ信号DTSとローカルクロック信号CLK3は、方路検出部114に入力される。方路検出部114は受信したパラレルデータ信号DTSから方路情報を検出する。
【0026】
制御信号生成部116は、方路検出部114により検出された方路情報に従って、光スイッチ部102内の光スイッチの開閉を制御するための光スイッチ制御信号を生成する。
【0027】
一方、分岐された他方の光パケット信号101bは、光遅延線124を通った後、光スイッチ部102に入力される。光カプラ103で分岐された光パケット信号101bを光スイッチ部102に直接入力した場合、光スイッチ制御部104から出力される光スイッチ制御信号は、光パケット信号101bが光スイッチ部102に到着するタイミングに間に合わず、光パケット信号101bは光スイッチ部102を通過できない。そこで、光カプラ103と光スイッチ部102との間に光遅延線124を設けることにより、光パケット信号101bに対する光スイッチ制御信号の遅延を解消する。光遅延線124は、光ファイバ長を調整することにより遅延時間を調整できる。
【0028】
光スイッチ部102は、入力された光パケット信号101bを2つに分岐する光カプラ120と、分岐された光パケット信号を受ける第1光スイッチ122aおよび第2光スイッチ122bを備える、1×2の光スイッチ部である。第1光スイッチ122aおよび第2光スイッチ122bは、例えば半導体光増幅器(SOA:Semiconductor Optical Amplifier)を用いたものや、LN強度変調器を用いたものを利用できる。第1光スイッチ122aおよび第2光スイッチ122bは、制御信号生成部116からの光スイッチ制御信号によりオン/オフを制御される。例えば、光パケット信号101bを方路1に出力する場合、第1光スイッチ122aがオン状態(開状態)とされ、第2光スイッチ122bがオフ状態(閉状態)にされる。これにより、光パケット信号101bは、第1光スイッチ122aのみ通過し、方路1に出力される。
【0029】
図3(a)〜(c)は、光パケットスイッチ装置の動作のタイムチャートを示す。図3(a)は光スイッチ部102に入力される光パケット信号のタイムチャートを示し、図3(b)は制御信号生成部116から出力される光スイッチ制御信号のタイムチャートを示し、図3(c)は光スイッチ部102から出力される光パケット信号のタイムチャートを示す。図3(a)に示すように、光スイッチ部102にまず方路1への方路情報を有する光パケットAが入力され、次に所定のガードタイムをおいて方路2への方路情報を有する光パケットBが入力される場合を考える。第1光スイッチ122aおよび第2光スイッチ122bは通常時にはオフ状態とされているが、光パケットAが光スイッチ部102に到着するタイミングに合わせて、第1光スイッチ122aをオン状態とする制御信号が出力される。また、光パケットBが第2光スイッチ122bを通過するタイミングに合わせて、第2光スイッチ122bをオン状態とする制御信号が出力される。これにより、図3(c)に示すように光パケットAは方路1に向けて出力され、光パケットBは方路2に向けて出力される。ここで、図3(b)に示すように、光スイッチ部102の各光スイッチは、実際の光パケット信号の通過時間よりも長くオン状態とされる。これは、後述するように、受信した光パケット信号と光スイッチ制御部104内部の動作クロック信号との位相関係によって、光スイッチ制御信号が出力されるタイミングにばらつきが生じるためである。ここでは、光スイッチオン時間から実際の光パケット信号の通過時間を引いた、余分に光スイッチをオン状態にしておく時間を「タイミングマージンTm」と呼ぶ。
【0030】
光スイッチのオン/オフの遷移時間は、光パケット信号から抽出されたクロック信号CLK1に比べて遅い。また、1つの光パケット信号は100ビット〜数10万ビットで構成されるため、光スイッチのオン状態を継続する時間も同じだけ長くなる。これらの理由により、光スイッチ制御信号の動作周波数は、クロック信号CLK1よりも低速になる。従って、クロック信号CLK1よりも低速な分周クロック信号CLK2の速度で光スイッチ部102を制御することが回路規模および消費電力低減の観点から好ましい。
【0031】
ここで、光パケット信号を光電変換したデータ信号DTは、クロック信号CLK1の速度で変化点(立ち上がりエッジ又は立ち下がりエッジ)を持つのに対し、光スイッチ制御信号は分周クロック信号CLK2相当の低速クロックに同期して動作することから、変化点も分周クロック信号CLK2相当に少なくなる。光スイッチの切替は、受信した光パケットの最初のビットが通過するときに光スイッチをオン状態とし、最後のビットが通過するときに光スイッチをオフ状態とすることができれば、最もそのスイッチのリソースを有効活用できることになるが、変化点の数が減って光スイッチの動作として設定できる時間の分解能が粗くなっているため、実際の光パケットの存在時間よりも長く光スイッチをオンさせ続ける必要が発生し、その分ガードタイムを長く取らなければならない。
【0032】
図4(a)〜(d)は、フレーム同期確立における遅延時間のばらつきを説明するための図である。ここでは、シリアルデータ信号DT(例えば10Gbps)を8つのパラレルデータ信号DTS(例えば1.25Gbps×8並列)にシリアル/パラレル変換する場合を例として説明する。
【0033】
図4(a)は、光パケット信号を光電変換したシリアルデータ信号DTを示す。また、図4(b)は、シリアルデータ信号DTから抽出されたクロック信号CLK1を示す。図4(b)に示すように、クロック信号CLK1は、シリアルデータ信号DTが存在する時間は安定的に抽出されるが、シリアルデータ信号DTが無い時間は周波数・位相共に自走(フリーラン)状態となっている。低速の分周クロック信号CLK2は、シリアル/パラレル変換部108おいてクロック信号CLK1を分周して生成されるため、シリアルデータ信号DTが存在する時間はクロック信号CLK1に同期しているが、シリアルデータ信号DTが無い時間は分周クロック信号CLK2も周波数・位相が不安定な自走状態となる。分周クロック信号CLK2が自走状態のときに、次の光パケット信号が到着した場合、そのシリアルデータ信号DTから抽出したクロック信号CLK1に分周クロック信号CLK2が同期することになるが、自走していた分周クロック信号CLK2の位相と、到着した光パケット信号の位相関係は不定であるため、シリアルデータ信号DTをシリアル/パラレル変換した際に、パラレルデータ信号DTSに含まれるフレーム同期パターンがどのような並びになるかは不確定である。このため、図4(c)に示すようにフレーム同期パターンが同一位相に並ぶケース1と、図4(d)に示すように2クロックに跨るケース2が発生する。フレーム同期部110では、全てのフレーム同期パターンが検出されたときにフレーム同期パルスが出力されるので、フレーム同期が確立されるタイミングが1クロック分ばらつくことになる。このようなフレーム同期が確立されるタイミングのばらつきは、光スイッチ制御信号の出力タイミングのばらつきの要因となる。
【0034】
図5(a)〜(e)は、クロック乗換部112の伝搬遅延時間のばらつきを説明するための図である。光パケットスイッチ装置には多数の光パケット生成局から光パケット信号が届くため、光パケット信号同士のクロックは非同期となる。さらに、同じ光パケット生成局から発せられた光パケット信号であったとしても、光パケットスイッチ装置に届くまでに経たルートが異なれば、光ファイバ伝送遅延時間も異なり、位相差が発生する。従って、全ての光パケット信号は非同期と考える必要がある。光パケット信号は相互に非同期であり、且つ、パケットの無い期間は分周クロック信号CLK2は自走状態となるのため、光スイッチ部102の開閉を制御するためにはパケット信号の有無に依存せず安定したローカルクロック信号CLK3に乗せ換えを行う必要がある。このクロック乗せ換えを行うために、FIFO回路等のクロック乗せ換え回路が用いられる。
【0035】
図5(a)は、FIFO回路への入力データを示し、図5(b)は、FIFO回路の書込クロックとなる分周クロック信号CLK2を示し、図5(c)は、分周クロック信号CLK2に同期してFIFO回路に書き込まれたFIFO内データを示す。FIFO回路においては、ローカルクロック信号CLK3を読出クロックとしてFIFO内データを読み出す。ここで、分周クロック信号CLK2とローカルクロック信号CLK3とは非同期であるため、FIFO回路の読出データの出力タイミングは、分周クロック信号CLK2とローカルクロック信号CLK3の位相関係に応じてばらつきが発生する。図5(d)は、分周クロック信号CLK2に対してローカルクロック信号CLK3がある位相関係にある場合のFIFO回路の読出データを示す(ケース1)。また、図5(e)は、分周クロック信号CLK2に対してローカルクロック信号CLK3が別の位相関係にある場合のFIFO回路の読出データを示す(ケース2)。
【0036】
FIFO回路にデータが入力されてから、FIFO回路からデータが読み出されるまでの時間がFIFO回路の伝搬遅延時間となる。図5(d)および(e)から、分周クロック信号CLK2とローカルクロック信号CLK3の位相関係に応じて、FIFO回路の伝搬遅延時間にばらつきが発生していることが分かる。このばらつきの幅は、最大で分周クロック信号CLK2の1クロック分になる。このようなクロック乗換部112における伝搬遅延時間のばらつきは、光スイッチ制御信号の出力タイミングのばらつきの要因となる。
【0037】
図6は、比較例に係る光パケットスイッチ装置の課題を説明するための図である。上述したように、光スイッチ制御信号が生成されるタイミングは、フレーム同期確立に起因して1クロック分ばらつき、クロック乗せ換えに起因して1クロック分ばらつく可能性がある。このばらつきを許容するために、比較例に係る光パケットスイッチ装置100では、実際の光パケット信号の存在時間よりも余分に光スイッチオン時間を確保する必要がある。しかしながら、光スイッチオン時間が長くなると、光パケット信号間のガードタイムも長くなるので、伝送路の帯域利用効率が低下する。
【0038】
本発明者は、以上のような課題に着目し、鋭意検討を重ねた結果、本発明を想到するに至った。以下、本発明の実施形態に係る光パケットスイッチ装置について説明する。
【0039】
(第1の実施形態)
図7は、本発明の第1の実施形態に係る光パケットスイッチ装置10を説明するための図である。図7に示すように、光パケットスイッチ装置10は、光カプラ13と、光スイッチ部12と、光スイッチ制御部14とを備える。伝送路を経由して光パケットスイッチ装置10に入力された光パケット信号11は、光カプラ13で2つに分岐される。光パケット信号は、例えば10GEther等の光パケット信号であってよい。
【0040】
分岐された一方の光パケット信号11aは、光スイッチ制御部14に入力され、他方の光パケット信号11bは、光遅延線34を介して光スイッチ部12に入力される。光スイッチ制御部14は、光パケット信号11aから方路情報を抽出し、該方路情報に応じて光スイッチ部12を制御する。光スイッチ部12は、光スイッチ制御部14からの光スイッチ制御信号に基づいて光パケット信号11bの方路を切り替えて出力する。
【0041】
図7に示すように、光スイッチ制御部14は、光電変換部16と、シリアル/パラレル変換部18と、並び検出部17と、並び換え部19と、フレーム同期部20と、クロック乗換部22と、方路検出部24と、制御信号生成部26と、ローカル発振器28と、クロック逓倍部25と、タイミング調整部27とを備える。
【0042】
光電変換部16は、受信した光パケット信号11aを光電変換した後、増幅、クロック抽出、識別再生などの所定の処理を施して、データ信号DTとクロック信号CLK1をシリアル/パラレル変換部18に出力する。
【0043】
シリアル/パラレル変換部18は、データ信号DTをシリアル/パラレル変換して、パラレルデータ信号DTSを出力すると共に、クロック信号CLK1を分周して分周クロック信号CLK2を出力する。本実施形態では、シリアル/パラレル変換部18は、1:8のシリアル/パラレル変換を行う。例えば、シリアル/パラレル変換部18に10Gbpsのデータ信号DTと、10GHzのクロック信号CLK1が入力される場合、1.25Gbps×8本のパラレルデータ信号DTSと、1.25GHzの分周クロック信号CLK2とがシリアル/パラレル変換部18から出力される。
【0044】
シリアル/パラレル変換部18から出力されたパラレルデータ信号DTSと分周クロック信号CLK2は、並び換え部19に入力される。また、パラレルデータ信号DTSと分周クロック信号CLK2は、並び検出部17にも入力される。並び検出部17は、パラレルデータ信号に含まれるフレーム同期パターンがどのような並びであるかを検出する。並び検出部17は、検出したフレーム同期パターンの並び情報を並び換え部19に出力する。並び換え部19は、該並び情報に基づいて、フレーム同期パターンが同一位相に並ぶようパラレルデータ信号を並び換える。また、本実施形態においては、並び検出部17からのフレーム同期パターンの並び情報は、タイミング調整部27にも出力される。
【0045】
並び換え部19によって並び換えられたパラレルデータ信号DTSと分周クロック信号CLK2は、フレーム同期部20に入力される。フレーム同期部20は、所定のフレーム同期パターンを検出することで、光パケット信号のフレーム同期を確立する。
【0046】
フレーム同期が取られたパラレルデータ信号DTSと分周クロック信号CLK2は、クロック乗換部22に入力される。クロック乗換部22は、分周クロック信号CLK2に同期したパラレルデータ信号DTSを、ローカル発振器28の出力するローカルクロック信号CLK3への乗せ換える。ローカルクロック信号CLK3は、分周クロック信号CLK2と同じ周波数のクロック信号である。
【0047】
クロック乗換部22から出力されたパラレルデータ信号DTSとローカルクロック信号CLK3は、方路検出部24に入力される。方路検出部24は受信したパラレルデータ信号DTSから方路情報を検出する。
【0048】
制御信号生成部26は、方路検出部24により検出された方路情報に従って、光スイッチ部12内の光スイッチの開閉を制御するための光スイッチ制御信号を生成する。生成された光スイッチ制御信号は、タイミング調整部27に入力される。
【0049】
タイミング調整部27は、並び換え部19からのフレーム同期パターンの並び情報に基づいて、制御信号生成部26からの光スイッチ制御信号を光スイッチ部12に出力するタイミングを調整する。この際、タイミング調整部27は、クロック逓倍部25によりローカルクロック信号CLKが逓倍された逓倍クロック信号CLK4を用いて、光スイッチ制御信号の出力タイミングを調整する。クロック逓倍部25は、PLL回路などを用いて構成できる。
【0050】
一方、分岐された他方の光パケット信号11bは、光遅延線34を通った後、光スイッチ部12に入力される。光スイッチ部12は、入力された光パケット信号11bを2つに分岐する光カプラ30と、分岐された光パケット信号を受ける第1光スイッチ32aおよび第2光スイッチ32bとを備える、1×2の光スイッチである。第1光スイッチ32aおよび第2光スイッチ32bは、制御信号生成部26からの光スイッチ制御信号によりオン/オフを制御される。
【0051】
図8は、第1の実施形態におけるタイミング調整部の構成を説明するための図である。図8に示すように、タイミング調整部27は、セレクタ36と、第1〜第3フリップフロップ38a〜38cとを備える。
【0052】
制御信号生成部26で生成された光スイッチ制御信号は、直接セレクタ36に入力される。ここでは、この光スイッチ制御信号を「タイミング1」の光スイッチ制御信号と呼ぶ。
【0053】
第1フリップフロップ38aには、制御信号生成部26からの光スイッチ制御信号とクロック逓倍部25によりローカルクロック信号CLK3が4逓倍された逓倍クロック信号CLK4とが入力される。例えば、ローカルクロック信号CLK3が1.25GHzの場合、逓倍クロック信号CLK4は5GHzとなる。第1フリップフロップ38aに入力された光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に出力される。ここでは、この光スイッチ制御信号を「タイミング2」の光スイッチ制御信号と呼ぶ。
【0054】
第2フリップフロップ38bには、第1フリップフロップ38aからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第2フリップフロップ38bに入力された光スイッチ制御信号は、逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に出力される。つまり、第2フリップフロップ38bからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の2クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング3」の光スイッチ制御信号と呼ぶ。
【0055】
第3フリップフロップ38cには、第2フリップフロップ38bからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第3フリップフロップ38cに入力された光スイッチ制御信号は、逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に入力される。つまり、第3フリップフロップ38cからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の3クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング4」の光スイッチ制御信号と呼ぶ。
【0056】
また、セレクタ36には、並び検出部17からフレーム同期パターンの並び情報が入力される。セレクタ36は、入力された並び情報からシリアルデータ信号DTと分周クロック信号CLK2との位相関係を判定する。そして、該判定結果に基づいてタイミング1〜4のスイッチ制御信号の中から一つを選択し、光スイッチ部12に出力する。
【0057】
図9(a)〜(f)は、第1の実施形態に係る光パケットスイッチ装置10の動作を説明するためのタイムチャートである。図9(a)は、シリアルデータ信号DTから抽出されたクロック信号CLK1を示し、図9(b)は、クロック信号CLK1を分周した分周クロック信号CLK2を示す。なお、図9(a)〜(f)では、分周クロック信号CLK2は、クロック信号CLK1を8分周したものとして説明する。例えば、クロック信号CLK1を10GHzとした場合、分周クロック信号CLK2は1.25GHzとなる。
【0058】
図9(c)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB1の位相が合ったことにより、フレーム同期パターンB1〜B8が同一位相に並ぶようシリアル/パラレル変換されたケースを示す。このケースを「ケース1」と呼ぶ。なお、シリアルデータ信号DTおよびパラレルデータDTSは、フレーム同期パターンのみ図示している。
【0059】
図9(d)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB3の位相が合ったことにより、フレーム同期パターンB3〜B8が同一位相に並び、フレーム同期パターンB1およびB2が分周クロック信号CLK2の1クロック分ずれた位相に並ぶようシリアル/パラレル変換されたケースを示す。このケースを「ケース2」と呼ぶ。
【0060】
図9(e)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB5の位相が合ったことにより、フレーム同期パターンB5〜B8が同一位相に並び、フレーム同期パターンB1〜B4が分周クロック信号CLK2の1クロック分ずれた位相に並ぶようシリアル/パラレル変換されたケースを示す。このケースを「ケース3」と呼ぶ。
【0061】
図9(f)は、分周クロック信号CLK2の立ち上がりエッジとシリアルデータ信号DTにおけるフレーム同期パターンB7の位相が合ったことにより、フレーム同期パターンB7〜B8が同一位相に並び、フレーム同期パターンB1〜B6が分周クロック信号CLK2の1クロック分ずれた位相に並んだケースを示す。このケースを「ケース4」と呼ぶ。
【0062】
ケース1〜4のようなフレーム同期パターンの並び方の違いは、シリアルデータ信号DTの位相と、分周クロック信号CLK2の位相関係が不定であることにより生じる。フレーム同期部20では、フレーム同期パターンB1〜B8が全て検出されたときにフレーム同期パルスが出力されるので、図9(c)〜(f)に示すように、フレーム同期パターンB1〜B8が同一位相に並ぶケース1と、フレーム同期パターンB1〜B8が分周クロック信号CLK2の2クロックに跨るケース2〜4とでは、フレーム同期パルスのタイミングが分周クロック信号CLK2の1クロック分ずれる。
【0063】
そこで、本実施形態では、光スイッチ部12への出力タイミングを異ならせた4つ光スイッチ制御信号を用意しておく。またこれと並行して、並び検出部17からのフレーム同期パターンの並び情報に基づいて、シリアルデータ信号DTと分周クロック信号CLK2との位相関係がケース1〜4のどのケースに該当するか判定する。そして、この判定結果に応じてタイミング1〜4のスイッチ制御信号の中から一つを選択し、光スイッチ部12に出力する。
【0064】
本実施形態では、フレーム同期パターンがケース2のような並びの場合に、セレクタ36は、「タイミング1」の光スイッチ制御信号を選択する。ここで、制御信号生成部26は、フレーム同期パルスと光スイッチ制御信号との位相差が「0」となるように、光スイッチ制御信号を出力する。言い換えると、フレーム同期パターンの立ち下がりエッジと、光スイッチ制御信号の出力タイミングとの位相差が「0」となるように光スイッチ制御信号を出力する。このケース2の光スイッチ制御信号の出力タイミングを基準として、他のケースの光スイッチ制御信号の出力タイミングを調整する。
【0065】
フレーム同期パターンが「ケース3」のように並んでいる場合、セレクタ36は、「タイミング2」の光スイッチ制御信号を選択し、光スイッチ部12に出力する。この場合、図9(e)に示すように、セレクタ36からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号CLK4の1クロック分遅延したスイッチ制御信号が出力される。
【0066】
フレーム同期パターンが「ケース4」のように並んでいる場合、セレクタ36は、「タイミング3」の光スイッチ制御信号を選択し、光スイッチ部12に出力する。この場合、図9(f)に示すように、セレクタ36からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号CLK4の2クロック分遅延したスイッチ制御信号が出力される。
【0067】
フレーム同期パターンが「ケース1」のように並んでいる場合、セレクタ36は、「タイミング4」の光スイッチ制御信号を選択し、光スイッチ部12に出力する。この場合、図9(c)に示すように、セレクタ36からはフレーム同期パルスの立ち下がりエッジから逓倍クロック信号CLK4の3クロック分遅延した光スイッチ制御信号が出力される。
【0068】
本実施形態に係る光パケットスイッチ装置10によれば、図9(c)〜(f)に示すように、光パケット信号が光スイッチ部12に入力するタイミングに合わせて、光スイッチをオン状態にすることができる。これにより、光スイッチオン時間を上述の比較例と比べて短くできる。
【0069】
なお、シリアルデータ信号DTと分周クロック信号CLK2の位相関係によっては、フレーム同期パターンの並びがケース1〜4に正確には当てはまらない場合もある。この場合、セレクタ36は、例えば最も並び方の近いケースを判定し、該ケースに対応する光スイッチ制御信号を選択する。
【0070】
以上説明したように、本実施形態に係る光パケットスイッチ装置10では、タイミング調整部27に出力タイミングを異ならせた4つの光スイッチ制御信号を用意しておき、並び検出部17からのフレーム同期パターンの並び情報に基づいて最適なタイミングの光スイッチ制御信号を選択し、光スイッチ部12に出力するよう構成した。これにより、光スイッチオン時間を短くでき、ガードタイムを短くできるので、伝送路の帯域利用効率を向上できる。
【0071】
また、本実施形態では、ローカルクロック信号CLK3を逓倍した逓倍クロック信号CLK4を用いて、光スイッチ制御信号の出力タイミングを調整する構成とした。これにより、ローカルクロック信号CLK3の変化点に同期して光スイッチ制御信号を出力する場合と比較して、光スイッチの開閉タイミングの分解能を高めることができるので、余分な光スイッチオン時間を削減できる。
【0072】
(第2の実施形態)
図10は、本発明の第2の実施形態に係る光パケットスイッチ装置10を説明するための図である。本実施形態に係る光パケットスイッチ装置10において、図7に示す第1の実施形態に係る光パケットスイッチ装置10と同一または対応する構成要素については、同一の符号を付すと共に、詳細な説明を適宜省略する。
【0073】
図10に示すように、本実施形態に係る光パケットスイッチ装置10は、クロック乗換部22に入力される分周クロック信号CLK2とローカルクロック信号CLK3の位相差を検出する位相差検出部29を備える。クロック乗換部22において、分周クロック信号CLK2は書込クロックであり、ローカルクロック信号CLK3は読出クロックである。位相差検出部29は、ローカルクロック信号CLK3をクロック逓倍部25にて逓倍した逓倍クロック信号CLK4を用いて、分周クロック信号CLK2とローカルクロック信号CLK3の位相差を検出する。そして、位相差検出部29にて検出された位相差情報は、タイミング調整部27に送られる。
【0074】
タイミング調整部27は、位相差検出部29により検出された位相差情報に基づいて、制御信号生成部26からの光スイッチ制御信号を光スイッチ部12に出力するタイミングを調整する。この際、タイミング調整部27は、逓倍クロック信号CLK4を用いて光スイッチ制御信号の出力タイミングを調整する。
【0075】
図11は、第2の実施形態における位相差検出部29およびタイミング調整部27の構成を説明するための図である。
【0076】
図11に示すように、位相差検出部29は、第1微分エッジ検出部42と、第2微分エッジ検出部44と、位相差判定部40とを備える。
【0077】
第1微分エッジ検出部42は、入力された分周クロック信号CLK2を微分することにより、分周クロック信号CLK2の立ち上がりエッジを検出する。第1微分エッジ検出部42は、フリップフロップ42aおよび42bと、論理積(AND)部42cとを備える。フリップフロップ42aには、分周クロック信号CLK2と、逓倍クロック信号CLK4とが入力される。フリップフロップ42bには、フリップフロップ42aの出力と、逓倍クロック信号CLK4とが入力される。論理積部42cには、フリップフロップ42aの出力と、フリップフロップ42bの反転出力とが入力される。論理積部42cの出力は、位相差判定部40に入力される。
【0078】
第2微分エッジ検出部44は、入力されたローカルクロック信号CLK3を微分することにより、ローカルクロック信号CLK3の立ち上がりエッジを検出する。第2微分エッジ検出部44は、フリップフロップ44aおよび44bと、論理積部44cとを備える。フリップフロップ44aには、ローカルクロック信号CLK3と、逓倍クロック信号CLK4とが入力される。フリップフロップ44bには、フリップフロップ44aの出力と、逓倍クロック信号CLK4とが入力される。論理積部44cには、フリップフロップ44aの出力と、フリップフロップ44bの反転出力とが入力される。論理積部44cの出力は、位相差判定部40に入力される。
【0079】
なお、本実施形態では、第1微分エッジ検出部42および第2微分エッジ検出部44は、クロック信号の立ち上がりエッジを検出する構成としたが、立ち下がりエッジを検出する構成としてもよい。
【0080】
位相差判定部40は、第1微分エッジ検出部42からの出力パルスと、第2微分エッジ検出部44からの出力パルスとの間の位相差を、逓倍クロック信号CLK4を用いて判定する。位相差判定部40で検出された位相差情報は、タイミング調整部27のセレクタ36に出力される。
【0081】
タイミング調整部27は、セレクタ36と、第1〜第3フリップフロップ38a〜38cとを備える。本実施形態において、制御信号生成部26で生成された光スイッチ制御信号は、直接セレクタ36に入力される。ここでは、この光スイッチ制御信号を「タイミング1」の光スイッチ制御信号と呼ぶ。
【0082】
第1フリップフロップ38aには、制御信号生成部26からの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第1フリップフロップ38aに入力された光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて逓倍クロック信号CLK4の1クロック分遅延され、セレクタ36に出力される。ここでは、この光スイッチ制御信号を「タイミング2」の光スイッチ制御信号と呼ぶ。
【0083】
第2フリップフロップ38bには、第1フリップフロップ38aからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第2フリップフロップ38bからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の2クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング3」の光スイッチ制御信号と呼ぶ。
【0084】
第3フリップフロップ38cには、第2フリップフロップ38bからの光スイッチ制御信号と逓倍クロック信号CLK4とが入力される。第3フリップフロップ38cからの光スイッチ制御信号は、タイミング1の光スイッチ制御信号と比べて、逓倍クロック信号CLK4の3クロック分遅延している。ここでは、この光スイッチ制御信号を「タイミング4」の光スイッチ制御信号と呼ぶ。
【0085】
セレクタ36は、位相差判定部40からの位相差情報に基づいて、タイミング1〜4の光スイッチ制御信号の中から最適な出力タイミングの光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0086】
図12(a)〜(g)は、第2の実施形態に係る光パケットスイッチ装置10の動作を説明するためのタイムチャートである。図12(a)は、逓倍クロック信号を示し、図12(b)は、ローカルクロック信号CLK3を示し、図12(c)は、第2微分エッジ検出部44の出力を示す。なお、図12(a)〜(g)では、逓倍クロック信号CLK4は、ローカルクロック信号CLK3を4逓倍したものとして説明する。例えば、ローカルクロック信号CLK3を1.25GHzとした場合、逓倍クロック信号CLK4は5GHzとなる。
【0087】
図12(c)に示すように、第2微分エッジ検出部44は、ローカルクロック信号CLK3の立ち上がりエッジに同期したパルスを出力する。本実施形態において、位相差判定部40は、この第2微分エッジ検出部44の出力パルスの位相を基準位相として、第1微分エッジ検出部42の出力パルスの位相が基準位相から逓倍クロック信号CLK4の何クロック分前に位置するか判定することで、分周クロック信号CLK2とローカルクロック信号CLK3との位相差を判定する。
【0088】
図12(d)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が0°のケース1を示す。このケース1において、第1微分エッジ検出部42の出力パルスと第2微分エッジ検出部44の出力パルスは同位相である。ケース1の場合、クロック乗換部22における伝搬遅延時間は最短となる。
【0089】
図12(e)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が270°のケース2を示す。このケース2において、第1微分エッジ検出部42の出力パルスは、基準位相よりも逓倍クロック信号CLK4の3CLK前に存在するので、分周クロック信号CLK2とローカルクロック信号CLK3の位相差は270°となる。ケース2の場合、クロック乗換部22における伝搬遅延時間は、ケース1よりも逓倍クロック信号CLK4の3クロック分長くなる。
【0090】
図12(f)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が180°のケース3を示す。このケース3において、第1微分エッジ検出部42の出力パルスは、基準位相よりも逓倍クロック信号CLK4の2CLK前に存在するので、分周クロック信号CLK2の位相は、ローカルクロック信号CLK3の位相よりも180°遅延している。ケース3の場合、クロック乗換部22における伝搬遅延時間は、ケース1よりも逓倍クロック信号CLK4の2クロック分長くなる。
【0091】
図12(g)は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差が270°のケース4を示す。このケース4において、第1微分エッジ検出部42の出力パルスは、基準位相よりも逓倍クロック信号CLK4の1CLK前に存在するので、分周クロック信号CLK2の位相は、ローカルクロック信号CLK3の位相よりも90°遅延している。ケース4の場合、クロック乗換部22における伝搬遅延時間は、ケース1よりも逓倍クロック信号CLK4の1クロック分長くなる。
【0092】
位相差判定部40は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差がケース1〜4のいずれに該当するか判定し、該判定結果を位相差情報としてセレクタ36に出力する。分周クロック信号CLK2とローカルクロック信号CLK3の位相関係は不定であるので、ケース1〜4に正確に一致しない場合もある。この場合、位相差判定部40は、例えば最も位相差の近いケースを判定し、判定結果をセレクタ36に出力する。
【0093】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が0°(ケース1)という情報が入力された場合、セレクタ36は、タイミング1の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0094】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が90°(ケース4)という情報が入力された場合、セレクタ36は、タイミング2の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0095】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が180°(ケース3)という情報が入力された場合、セレクタ36は、タイミング3の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0096】
位相差判定部40から分周クロック信号CLK2とローカルクロック信号CLK3の位相差が270°(ケース2)という情報が入力された場合、セレクタ36は、タイミング4の光スイッチ制御信号を選択し、光スイッチ部12に出力する。
【0097】
このように、タイミング1〜4の光スイッチ制御信号を用意しておき、位相差検出部29からの位相差情報に基づいて、最適なタイミングの光スイッチ制御信号を選択することで、光パケット信号が光スイッチ部12に入力するタイミングに合わせて、光スイッチをオン状態にすることができる。これにより、光スイッチオン時間を上述の比較例と比べて短くできる。
【0098】
また、本実施形態においても、ローカルクロック信号CLK3を逓倍した逓倍クロック信号CLK4を用いて、光スイッチ制御信号の出力タイミングを調整する構成とした。これにより、ローカルクロック信号CLK3の変化点に同期して光スイッチ制御信号を出力する場合と比較して、光スイッチの開閉タイミングの分解能を高めることができるので、余分な光スイッチオン時間を削減できる。
【0099】
図13は、位相差検出部の変形例を示す。図13に示すように、本変形例に係る位相差検出部29は、第1排他的論理和部(X−OR)46と、第2排他的論理和部52と、第1ローパスフィルタ(LPF)48と、第2ローパスフィルタ54と、第1コンパレータ50と、第2コンパレータ56と、90°位相遅延部(DL)58と、位相差判定部40とを備える。
【0100】
第1排他的論理和部46には、分周クロック信号CLK2と、ローカルクロック信号CLK3とが入力される。第1排他的論理和部46は、分周クロック信号CLK2とローカルクロック信号CLK3の排他的論理和信号(以下、「第1排他的論理和信号X−OR1」と呼ぶ)を第1ローパスフィルタ48に出力する。また、第2排他的論理和部52には、分周クロック信号CLK2と、90°位相遅延部により位相が90°遅延したローカルクロック信号CLK3(以下、「遅延ローカルクロック信号CLK3−DLY」と呼ぶ)が入力される。第2排他的論理和部52は、分周クロック信号CLK2と、遅延ローカルクロック信号CLK3−DLYの排他的論理和信号(以下、「第2排他的論理和信号X−OR2」と呼ぶ)を第2ローパスフィルタ54に出力する。
【0101】
なお、第2排他的論理和部52には、ローカルクロック信号CLK3と、90°位相遅延部により位相が90°遅延した分周クロック信号CLK2が入力されてもよい。
【0102】
図14は、分周クロック信号とローカルクロック信号間の位相差(以下、「クロック間位相差」と呼ぶ)と、排他的論理和信号のデューティ(Duty)比の関係を示す図である。図14において、実線は、クロック間位相差と、第1排他的論理和信号X−ORのデューティ比との関係を示す。また、一点鎖線は、クロック間位相差と、第2排他的論理和信号X−OR2のデューティ比との関係を示す。
【0103】
図14に示すように、クロック間位相差に応じて、第1排他的論理和信号X−ORと第2排他的論理和信号X−OR2は共にデューティ比が変化するが、その変化の仕方は異なる。第1排他的論理和信号X−ORと第2排他的論理和信号X−OR2のデューティ比を参照することで、クロック間位相差が、1:0〜90°の範囲、2:90〜180°の範囲、3:180〜270°の範囲、4:270〜360°の範囲、のいずれに属するか判定することができる。
【0104】
より詳細に説明すると、第1排他的論理和信号X−OR1のデューティ比が0.5未満、且つ第2排他的論理和信号X−OR2のデューティ比が0.5以上のとき、クロック間位相差は、0〜90°の範囲に属すると判定できる。また、第1排他的論理和信号X−OR1のデューティ比が0.5以上、且つ第2排他的論理和信号X−OR2のデューティ比が0.5以上のとき、クロック間位相差は、90〜180°の範囲に属すると判定できる。また、第1排他的論理和信号X−OR1のデューティ比が0.5以上、且つ第2排他的論理和信号X−OR2のデューティ比が0.5未満のとき、クロック間位相差は、180〜270°の範囲に属すると判定できる。また、第1排他的論理和信号X−OR1のデューティ比が0.5未満、且つ第2排他的論理和信号X−OR2のデューティ比が0.5未満のとき、クロック間位相差は、270〜360°の範囲に属すると判定できる。
【0105】
図13に戻るが、上述のような判定を行うために、本変形例に係る位相差検出部29では、第1排他的論理和信号X−OR1を第1ローパスフィルタ48に入力し、第1排他的論理和信号X−OR1の平均電圧を求める。そして、該平均電圧を第1コンパレータ50に入力し、所定の基準電圧Vrefと比較する。基準電圧Vrefは、デューティ比を0.5とした排他的論理和信号の平均電圧に設定する。また、第2排他的論理和信号X−OR2を第2ローパスフィルタ54に入力し、第2排他的論理和信号X−OR2の平均電圧を求める。そして、該平均電圧を第2コンパレータ56に入力し、基準電圧Vrefと比較する。第1コンパレータ50と第2コンパレータ56の出力信号は、位相差判定部40に入力される。
【0106】
位相差判定部40は、第1コンパレータ50と第2コンパレータ56からの入力信号を参照することで、クロック間位相差が上記4つの範囲のいずれに属するか判定する。位相差判定部40により判定された位相差情報は、図11で説明したタイミング調整部27のセレクタ36に送られる。タイミング調整部27は、例えば、クロック間位相差が0〜90°の範囲に属する場合、タイミング1の光スイッチ制御信号を選択する。また、クロック間位相差が90〜180°の範囲に属する場合、タイミング2の光スイッチ制御信号を選択する。また、クロック間位相差が180〜270°の範囲に属する場合、タイミング3の光スイッチ制御信号を選択する。また、クロック間位相差が270〜360°の範囲に属する場合、タイミング4の光スイッチ制御信号を選択する。
【0107】
図15は、位相差検出部の別の変形例を示す。図15に示すように、本変形例に係る位相差検出部29は、図13に示す位相差検出部における第1排他的論理和部46、第2排他的論理和部52を、それぞれ第1論理積部60、第2論理積部62に置き換えたものである。また、本変形例においては、基準電圧Vrefは、デューティ比を0.25とした論理積信号の平均電圧に設定する。本変形例に係る位相差検出部29によっても、図13に示す位相差検出部と類似の方法により、クロック間位相差が属する範囲を検出できる。
【0108】
図16は、位相差検出部のさらに別の変形例を示す。図16に示すように、本変形例に係る位相差検出部29は、図13に示す位相差検出部における第1排他的論理和部46、第2排他的論理和部52を、それぞれ第1論理和部64、第2論理和部66に置き換えたものである。また、本変形例においては、基準電圧Vrefは、デューティ比を0.75とした論理和信号の平均電圧に設定する。本変形例に係る位相差検出部29によっても、図13に示す位相差検出部と類似の方法により、クロック間位相差が属する範囲を検出できる。
【0109】
(第3の実施形態)
図17は、本発明の第3の実施形態に係る光パケットスイッチ装置10を説明するための図である。本実施形態に係る光パケットスイッチ装置10において、図7に示す第1の実施形態に係る光パケットスイッチ装置と同一または対応する構成要素については、同一の符号を付すと共に、詳細な説明を適宜省略する。
【0110】
本実施形態に係る光パケットスイッチ装置10は、図7に示す第1の実施形態と図10に示す第2の実施形態を組み合わせた構成となっている。本実施形態に係る光パケットスイッチ装置10は、2つのタイミング調整部(第1タイミング調整部68および第2タイミング調整部70)を備える。
【0111】
図17に示すように、並び検出部17からのフレーム同期パターンの並び情報は、第1タイミング調整部68に入力される。また、位相差検出部29からの位相差情報は、第2タイミング調整部70に入力される。また、第1タイミング調整部68、第2タイミング調整部70には、クロック逓倍部25から逓倍クロック信号CLK4が入力される。
【0112】
本実施形態において、制御信号生成部26で生成された光スイッチ制御信号は、まず第1タイミング調整部68に入力される。第1タイミング調整部68は、フレーム同期パターンの並び情報に基づいて、光スイッチ制御信号の出力タイミングを調整する。調整方法は、第1の実施形態に係る光パケットスイッチ装置と同様である。第1タイミング調整部68により調整された光スイッチ制御信号は、次に第2タイミング調整部70に出力される。第2タイミング調整部70は、分周クロック信号CLK2とローカルクロック信号CLK3の位相差情報に基づいて、光スイッチ制御信号の出力タイミングをさらに調整する。調整方法は、第2の実施形態に係る光パケットスイッチ装置と同様である。第2タイミング調整部70にて調整された光スイッチ制御信号は、光スイッチ部12に出力される。
【0113】
本実施形態に係る光パケットスイッチ装置10によれば、並び検出部17からの並び情報に加えて、位相差検出部29からの位相差情報を用いて光スイッチ制御信号の出力タイミングを調整することで、上述した第1および第2の実施形態よりも最適なタイミングで光スイッチ制御信号を光スイッチ部12に出力できる。これにより、光スイッチオン時間をより短くできるので、伝送路の帯域利用効率をさらに向上できる。
【0114】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せによりいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【0115】
例えば、上述したシリアル/パラレル変換の変換比や、逓倍クロック信号の逓倍比などは一例であり、特に限定されない。逓倍比を高めることができれば、それだけ光スイッチ開閉タイミングの分解能を高めることができる。
【符号の説明】
【0116】
10 光パケットスイッチ装置、 12 光スイッチ部、 13 光カプラ、 14 光スイッチ制御部、 17 並び検出部、 19 並び換え部、 20 フレーム同期部、 22 クロック乗換部、 25 クロック逓倍部、 26 制御信号生成部、 27 タイミング調整部、 28 ローカル発振器、 29 位相差検出部、 34 光遅延線、 36 セレクタ、 40 位相差判定部、 42 第1微分エッジ検出部、 44 第2微分エッジ検出部、 46 第1排他的論理和部、 48 第1ローパスフィルタ48、 50 第1コンパレータ、 52 第2排他的論理和部、 56 第2コンパレータ、 60 第1論理積部、 62 第2論理積部、 64 第1論理和部、 66 第2論理和部、 68 第1タイミング調整部、 70 第2タイミング調整部。
【特許請求の範囲】
【請求項1】
受信した光パケット信号を分岐する分岐部と、
分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、
前記他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、
前記データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、前記クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、
前記パラレルデータ信号に含まれるフレーム同期パターンの並びを検出する並び検出部と、
検出されたフレーム同期パターンの並び情報に基づいて、前記パラレルデータ信号の並び換えを行う並び換え部と、
並び換えられたパラレルデータ信号に含まれるフレーム同期パターンに基づいてフレーム同期を確立するフレーム同期部と、
フレーム同期が確立された後、前記パラレルデータ信号に含まれる方路情報を検出する方路検出部と、
検出された方路情報に基づいて、前記光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、
前記フレーム同期パターンの並び情報に基づいて、前記光スイッチ部に前記光スイッチ制御信号を出力するタイミングを調整する調整部と、
を備えることを特徴とする光パケットスイッチ装置。
【請求項2】
前記調整部は、出力タイミングを異ならせた複数の光スイッチ制御信号を生成し、前記フレーム同期パターンの並び情報に基づいて該複数の光スイッチ制御信号の中から一つを選択することを特徴とする請求項1に記載の光パケットスイッチ装置。
【請求項3】
前記光スイッチ制御部は、ローカル発振器からのローカルクロック信号を逓倍した逓倍クロック信号を用いて、前記複数の光スイッチ制御信号を生成することを特徴とする請求項2に記載の光パケットスイッチ装置。
【請求項4】
前記光スイッチ制御部は、
ローカルクロック信号を発振するローカル発振器と、
前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
前記位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングをさらに調整する第2の調整部と、
をさらに備えることを特徴とする請求項1から3のいずれかに記載の光パケットスイッチ装置。
【請求項5】
前記位相差検出部は、
前記分周クロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第1エッジ検出部と、
前記ローカルクロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第2エッジ検出部と、
前記第1エッジ検出部からの出力パルスと、前記第2エッジ検出部からの出力パルスとの間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項6】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の排他的論理和を演算する第1排他的論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との排他的論理を演算する第2排他的論理和部と、
前記第1排他的論理和部および前記第2排他的論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項7】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理積を演算する第1論理積部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理積を演算する第2論理積部と、
前記第1論理積部および前記第2論理積部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項8】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理和を演算する第1論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理和を演算する第2論理和部と、
前記第1論理和部および前記第2論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項9】
受信した光パケット信号を分岐する分岐部と、
分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、
前記他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、
前記データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、前記クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、
ローカルクロック信号を発振するローカル発振器と、
前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
前記パラレルデータ信号に含まれる方路情報を検出する方路検出部と、
検出された方路情報に基づいて、前記光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、
前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
前記位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングを調整する調整部と、
を備えることを特徴とする光パケットスイッチ装置。
【請求項10】
前記調整部は、出力タイミングを異ならせた複数の光スイッチ制御信号を生成し、前記位相差情報に基づいて該複数の光スイッチ制御信号の中から一つを選択することを特徴とする請求項9に記載の光パケットスイッチ装置。
【請求項11】
前記光スイッチ制御部は、前記ローカルクロック信号を逓倍するクロック逓倍部をさらに備え、
前記調整部は、前記クロック逓倍部からの逓倍クロック信号を用いて、前記複数の光スイッチ制御信号を生成することを特徴とする請求項10に記載の光パケットスイッチ装置。
【請求項12】
前記位相差検出部は、
前記分周クロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第1エッジ検出部と、
前記ローカルクロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第2エッジ検出部と、
前記第1エッジ検出部からの出力パルスと、前記第2エッジ検出部からの出力パルスとの間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【請求項13】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の排他的論理和を演算する第1排他的論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との排他的論理を演算する第2排他的論理和部と、
前記第1排他的論理和部および前記第2排他的論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【請求項14】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理積を演算する第1論理積部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理積を演算する第2論理積部と、
前記第1論理積部および前記第2論理積部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【請求項15】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理和を演算する第1論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理和を演算する第2論理和部と、
前記第1論理和部および前記第2論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【請求項1】
受信した光パケット信号を分岐する分岐部と、
分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、
前記他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、
前記データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、前記クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、
前記パラレルデータ信号に含まれるフレーム同期パターンの並びを検出する並び検出部と、
検出されたフレーム同期パターンの並び情報に基づいて、前記パラレルデータ信号の並び換えを行う並び換え部と、
並び換えられたパラレルデータ信号に含まれるフレーム同期パターンに基づいてフレーム同期を確立するフレーム同期部と、
フレーム同期が確立された後、前記パラレルデータ信号に含まれる方路情報を検出する方路検出部と、
検出された方路情報に基づいて、前記光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、
前記フレーム同期パターンの並び情報に基づいて、前記光スイッチ部に前記光スイッチ制御信号を出力するタイミングを調整する調整部と、
を備えることを特徴とする光パケットスイッチ装置。
【請求項2】
前記調整部は、出力タイミングを異ならせた複数の光スイッチ制御信号を生成し、前記フレーム同期パターンの並び情報に基づいて該複数の光スイッチ制御信号の中から一つを選択することを特徴とする請求項1に記載の光パケットスイッチ装置。
【請求項3】
前記光スイッチ制御部は、ローカル発振器からのローカルクロック信号を逓倍した逓倍クロック信号を用いて、前記複数の光スイッチ制御信号を生成することを特徴とする請求項2に記載の光パケットスイッチ装置。
【請求項4】
前記光スイッチ制御部は、
ローカルクロック信号を発振するローカル発振器と、
前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
前記位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングをさらに調整する第2の調整部と、
をさらに備えることを特徴とする請求項1から3のいずれかに記載の光パケットスイッチ装置。
【請求項5】
前記位相差検出部は、
前記分周クロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第1エッジ検出部と、
前記ローカルクロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第2エッジ検出部と、
前記第1エッジ検出部からの出力パルスと、前記第2エッジ検出部からの出力パルスとの間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項6】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の排他的論理和を演算する第1排他的論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との排他的論理を演算する第2排他的論理和部と、
前記第1排他的論理和部および前記第2排他的論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項7】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理積を演算する第1論理積部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理積を演算する第2論理積部と、
前記第1論理積部および前記第2論理積部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項8】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理和を演算する第1論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理和を演算する第2論理和部と、
前記第1論理和部および前記第2論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項4に記載の光パケットスイッチ装置。
【請求項9】
受信した光パケット信号を分岐する分岐部と、
分岐された一方の光パケット信号の方路を切り替えて出力する光スイッチ部と、
分岐された他方の光パケット信号から方路情報を抽出し、該方路情報に応じて前記光スイッチ部を制御する光スイッチ制御部と、
を備える光パケットスイッチ装置であって、
前記光スイッチ制御部は、
前記他方の光パケット信号を電気のデータ信号に変換すると共に、該データ信号からクロック信号を抽出する光電変換部と、
前記データ信号をパラレルデータ信号にシリアル/パラレル変換すると共に、前記クロック信号を分周して分周クロック信号を生成するシリアル/パラレル変換部と、
ローカルクロック信号を発振するローカル発振器と、
前記分周クロック信号に同期した前記パラレルデータ信号を前記ローカルクロック信号に乗せ換えるクロック乗換部と、
前記パラレルデータ信号に含まれる方路情報を検出する方路検出部と、
検出された方路情報に基づいて、前記光スイッチ部を制御するための光スイッチ制御信号を生成する生成部と、
前記分周クロック信号と前記ローカルクロック信号の位相差を検出する位相差検出部と、
前記位相差検出部からの位相差情報に基づいて、光スイッチ制御信号の出力タイミングを調整する調整部と、
を備えることを特徴とする光パケットスイッチ装置。
【請求項10】
前記調整部は、出力タイミングを異ならせた複数の光スイッチ制御信号を生成し、前記位相差情報に基づいて該複数の光スイッチ制御信号の中から一つを選択することを特徴とする請求項9に記載の光パケットスイッチ装置。
【請求項11】
前記光スイッチ制御部は、前記ローカルクロック信号を逓倍するクロック逓倍部をさらに備え、
前記調整部は、前記クロック逓倍部からの逓倍クロック信号を用いて、前記複数の光スイッチ制御信号を生成することを特徴とする請求項10に記載の光パケットスイッチ装置。
【請求項12】
前記位相差検出部は、
前記分周クロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第1エッジ検出部と、
前記ローカルクロック信号の立ち上がりエッジ又は立ち下がりエッジを微分エッジ検出する第2エッジ検出部と、
前記第1エッジ検出部からの出力パルスと、前記第2エッジ検出部からの出力パルスとの間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【請求項13】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の排他的論理和を演算する第1排他的論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との排他的論理を演算する第2排他的論理和部と、
前記第1排他的論理和部および前記第2排他的論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【請求項14】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理積を演算する第1論理積部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理積を演算する第2論理積部と、
前記第1論理積部および前記第2論理積部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【請求項15】
前記位相差検出部は、
前記分周クロック信号と前記ローカルクロック信号の論理和を演算する第1論理和部と、
前記分周クロック信号と前記ローカルクロック信号のいずれか一方の位相を90°遅らせたクロック信号と、他方のクロック信号との論理和を演算する第2論理和部と、
前記第1論理和部および前記第2論理和部からの出力のデューティ比に基づいて、前記分周クロック信号と前記ローカルクロック信号との間の位相差を判定する位相差判定部と、
を備えることを特徴とする請求項9から11のいずれかに記載の光パケットスイッチ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2012−114631(P2012−114631A)
【公開日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願番号】特願2010−261151(P2010−261151)
【出願日】平成22年11月24日(2010.11.24)
【出願人】(000237662)富士通テレコムネットワークス株式会社 (682)
【Fターム(参考)】
【公開日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願日】平成22年11月24日(2010.11.24)
【出願人】(000237662)富士通テレコムネットワークス株式会社 (682)
【Fターム(参考)】
[ Back to top ]