光半導体装置及びその製造方法
【課題】光半導体装置及びその製造方法に関し、アクティブ素子部分の特性の向上とスポットサイズ変換器による結合効率の向上を両立させる。
【解決手段】少なくとも第２の積層構造からなるスポットサイズ変換器部６の両側に第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層５を積層したテラス構造８を設け、スポットサイズ変換器とモノリシックに結合する導波路メサ部７の両側面のみを埋め込むとともに、スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層９を設ける。
【解決手段】少なくとも第２の積層構造からなるスポットサイズ変換器部６の両側に第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層５を積層したテラス構造８を設け、スポットサイズ変換器とモノリシックに結合する導波路メサ部７の両側面のみを埋め込むとともに、スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層９を設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置及びその製造方法に関し、例えば、半導体レーザ或いは導波路型フォトダイオード等の光半導体素子とスポットサイズ変換器とをモノリシックに集積した光半導体装置に関する。
【背景技術】
【０００２】
半導体レーザや導波路型フォトダイオードと光ファイバとの光結合効率を向上させるための技術として、これらの素子にスポットサイズ変換器をモノリシックに集積する技術がある。
【０００３】
図２３は、スポットサイズ変換器の概略的斜視図であり、図２３（ａ）は、端面に近づくにつれて導波路コア層６２の幅が徐々に狭くなって幅テーパ型スポットサイズ変換器６３となるタイプである。図２３（ｂ）は、端面に近づくにつれて導波路コア層６２の厚さが徐々に薄くなって厚さテーパ型スポットサイズ変換器６５となるタイプである。
【０００４】
いずれの場合にも、スポットサイズ変換器部で導波路を伝播する光分布を拡大して光ファイバとの結合効率を高めている。なお、図における符号６１，６４は夫々下部クラッド層及び埋込層である。
【０００５】
このようなスポットサイズ変換器を適用する場合、拡がった光分布が素子上面にかかるとスポットサイズの拡大が十分に機能しなくなるため、スポットサイズ変換器部では導波路コア層の上側のクラッド層を厚くする必要がある。一方で、半導体レーザやフォトダイオードなどのアクティブ素子部分では、その素子抵抗を低減するために、導波路コア層或いは活性層の上側のクラッド層はある程度薄い方が好ましい。
【０００６】
図２４は、スポットサイズ変換器の厚膜部の形成方法の説明図である（例えば、特許文献１参照）。まず、図２４（ａ）に示すように、幅テーパ型スポットサイズ変換器６３の両側にＳｉＯ２膜等からなる選択成長マスク６６を設ける。次いで、図２４（ｂ）に示すように、上部クラッド層となる埋込層６４を成長させると、選択成長マスク６６上には結晶成長が起こらないので、幅テーパ型スポットサイズ変換器６３の近傍において原料ガスの供給量が相対的に多くなって厚膜部６７が形成される。この場合、選択成長マスク６６のサイズを拡大することによって、選択成長マスク６６の近傍とそれ以外の部分の厚さの比率を増加することができる。
【０００７】
埋め込み成長時にクラッド層を部分的に厚くする方法では、導波路メサを形成するまでは上部クラッド厚が一定であるため、メサ上面から導波路コア層までの距離が一定であり、導波路メサ形成時に場所ごとにメサ深さを変えるといった複雑な工程が不要になる。
【０００８】
また、クラッド層の厚さが比較的薄い状態で導波路メサを形成するため、メサ高さを比較的低くすることが可能であり、導波路メサの形状の制御が容易であるという利点もある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０７−０７４３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のように、選択成長効果を利用する場合、選択成長マスクのサイズを拡大することによって、選択成長マスク近傍とそれ以外の部分の厚さの比率を増加することができる。しかし、選択成長マスク上に半導体材料が堆積するのを防止するためには選択成長マスクの面積をある程度小さくする必要があり、つけられる膜厚の比率には上限があった。
【００１１】
このように、従来の技術ではスポットサイズ変換器部分の厚膜化とアクティブ素子部分の薄膜化の両立に限界があり、アクティブ素子の特性向上とスポットサイズ変換器による結合効率の向上の両立が不十分であった。
【００１２】
したがって、本発明は、アクティブ素子部分の特性向上とスポットサイズ変換器による結合効率の向上を両立させることを目的とする。
【課題を解決するための手段】
【００１３】
開示する一観点からは、第１の下部クラッド層、第１の導波路コア層及び第１の第１上部クラッド層を順次積層した第１の積層構造からなるメサ状の導波路メサ部と、前記導波路メサ部と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造からなるとともに、前記導波路メサ部から離れた側の先端部が前記第１の導波路コア層の幅より狭い或いは厚さが薄いスポットサイズ変換器となるメサ状のスポットサイズ変換器部と、少なくとも前記スポットサイズ変換器部の両側に配置され、前記第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層を積層した第１のテラス構造と、前記導波路メサ部の両側面のみを埋め込むとともに、前記スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層とを有することを特徴とする光半導体装置が提供される。
【００１４】
また、開示する別の観点からは、第１の下部クラッド層、第１の導波路コア層及び第１の第1上部クラッド層を順次積層した第１の積層構造と、前記第１の積層構造と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造を形成する工程と、前記第１の積層構造及び第２の積層構造上にエッチングストップ層及び第２上部クラッド層を積層する工程と、前記第２上部クラッド層及び前記エッチングストップ層を順次エッチングして、少なくとも前記第２の積層構造の端面側の両側において幅の広いテラス構造を形成して、前記第１の積層構造及び前記第２の積層構造を露出させる工程と、絶縁体膜をマスクとして前記第１の積層構造をメサ状に加工して導波路メサ部を形成するとともに、前記第２の積層構造をメサ状に加工してその先端部をスポットサイズ変換器とするスポットサイズ変換器部を形成する工程と、前記導波路メサ部では前記絶縁体膜を残して両側面のみを埋込層で埋め込むと同時に、前記スポットサイズ変換器部では前記絶縁体膜を除去して両側面と頂部とを埋込層で埋め込む工程とを有することを特徴とする光半導体装置の製造方法が提供される。
【発明の効果】
【００１５】
開示の光半導体装置及びその製造方法によれば、アクティブ素子部分の特性向上とスポットサイズ変換器による結合効率の向上を両立させることが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態のスポットサイズ変換器付き光半導体装置の概略的斜視図である。
【図２】本発明の実施の形態のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図３】本発明の実施の形態のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図４】本発明の実施例１のスポットサイズ変換器付き光半導体装置の概略的斜視図である。
【図５】本発明の実施例１のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図６】本発明の実施例１のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図７】本発明の実施例１のスポットサイズ変換器付き光半導体装置の途中までの製造工程の説明図である。
【図８】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図７以降の途中までの製造工程の説明図である。
【図９】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図８以降の途中までの製造工程の説明図である。
【図１０】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図９以降の途中までの製造工程の説明図である。
【図１１】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図１０以降の途中までの製造工程の説明図である。
【図１２】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図１１以降の製造工程の説明図である。
【図１３】本発明の実施例２のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図１４】本発明の実施例２のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図１５】本発明の実施例３のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図１６】本発明の実施例３のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図１７】本発明の実施例４のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図１８】本発明の実施例４のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図１９】本発明の実施例５のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図２０】本発明の実施例５のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図２１】本発明の実施例６のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図２２】本発明の実施例６のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図２３】スポットサイズ変換器の概略的斜視図である。
【図２４】スポットサイズ変換器の厚膜部の形成方法の説明図である。
【発明を実施するための形態】
【００１７】
ここで、図１乃至図３を参照して、本発明の実施の形態の光半導体装置を説明する。図１は、本発明の実施の形態のスポットサイズ変換器付き光半導体装置の概略的斜視図である。図２は、本発明の実施の形態のスポットサイズ変換器付き光半導体装置の構成説明図であり、図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。図３は、本発明の実施の形態のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図であり、図３（ｃ）は図２（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図で、図３（ｄ）は図２（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００１８】
図１乃至図３に示すように、下部クラッド層１、導波路コア層２及び第１上部クラッド層３を順次積層した第１の積層構造をメサ状に加工して導波路メサ部７を形成する。また、第１の積層構造と同じ材料或いは異なった材料からなり、下部クラッド層１、導波路コア層２及び第１上部クラッド層３を順次積層した第２の積層構造をメサ状に加工してスポットサイズ変換器部６を形成する。なお、図においては第１の積層構造と第２の積層構造を同じ材料で形成した場合を示している。
【００１９】
このスポットサイズ変換器部６は、導波路メサ部７から離れた側の先端部が導波路メサ部７の導波路コア層２の幅より狭い或いは厚さが薄いスポットサイズ変換器となっている。なお、図においては、幅テーパ型スポットサイズ変換器の例を示している。また、図においては、スポットサイズ変換器部６を導波路メサ部７の一方の側にのみ設けているが、両側に設けても良い。
【００２０】
また、埋込層９は、導波路メサ部７の両側面のみを埋め込むとともに、前スポットサイズ変換器部６の両側面及び頂部を埋め込むように形成する。このような埋込層９を形成することによって、アクティブ素子部分の特性向上とスポットサイズ変換器による結合効率の向上を両立させることが可能になる。
【００２１】
このような埋込構造を形成するためには、第１或いは第２の積層構造と同じ積層構造の上にエッチングストップ層４及び第２上部クラッド層５を積層したテラス構造８を利用する。なお、エッチングの制御精度を上げればエッチングストップ層４は必ずしも必要ではない。
【００２２】
テラス構造８は、導波路メサ部７の両側には必ずしも設ける必要はないが、設ける場合には、導波路メサ部７とテラス構造８との間隔が、スポットサイズ変換器部６とテラス構造８との間隔より広くなるようにする。各間隔を夫々一定にする場合には、導波路メサ部７とテラス構造８との間隔が、スポットサイズ変換器部６とテラス構造８との間隔より３倍以上広くなるようにする。３倍という間隔は、スポットサイズ変換器部６とテラス構造８の間隔が、その側面の埋込層９が横方向に成長する幅よりも小さくするのに対して、導波路メサ７とテラス構造８の間隔が、導波路メサ部７からの埋込層９の幅（１倍）＋テラス構造８の側面からの埋込層９の幅（１倍）＋マージン分（１倍）となるようにするための基準である。また、一定の間隔でない場合には、スポット変換器部６から導波路メサ部７に向かって徐々に間隔が広がっているテーパ部を有するようにテラス構造８を形成すれば良い。
【００２３】
導波路メサ部７をスポットサイズ変換器部６と異なった材料で形成する場合には、導波路メサ部７に半導体レーザ、半導体光増幅器或いは半導体受光素子等の光アクティブ素子を形成すれば良い。なお、半導体光変調素子を形成する場合には、スポットサイズ変換器部６と同じ材料でも良い。
【００２４】
このように、本発明の実施の形態においては、導波路とテラス構造の距離を調整することによって、一部で導波路コア層上のクラッド層の厚さを厚くし、一部では薄くすることが可能となる。さらに、クラッド層の厚さは、テラス構造の高さを調整することによって任意に設定することが可能となるため、厚い部分と薄い部分のクラッド層の厚さの比率を高くすることが可能となる。その結果、光アクティブ素子のクラッド厚を薄くして、アクティブ素子の特性を確保しつつ、スポットサイズ変換器部のクラッド層を十分厚くして、光ファイバとの結合効率を向上させることが可能となる。
【実施例１】
【００２５】
次に、図４乃至図１２を参照して、本発明の実施例１の光半導体装置を説明する。図４は、本発明の実施例１のスポットサイズ変換器付き光半導体装置の概略的斜視図である。図５は、本発明の実施例１のスポットサイズ変換器付き光半導体装置の構成説明図であり、図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。図６は、本発明の実施例１のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図であり、図６（ｃ）は図５（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図で、図６（ｄ）は図５（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。なお、ここでは、スポットサイズ変換器と分布帰還型（ＤＦＢ）半導体レーザをモノリシックに集積化した光半導体装置として説明する。
【００２６】
図４乃至図６示すように、下部クラッド層４１、ＭＱＷ活性層２７及び上部クラッド層４２を順次積層した積層構造をメサ状に加工して導波路メサ４６を形成する。ここでは、導波路メサ４６に分布帰還型半導体レーザを形成するので、下部クラッド層４１の表面近傍には回折格子２５を形成する。なお、後述するように、下部クラッド層４１は基板、バッファ層、クラッド層の積層体を便宜上名付けたものであり、上部クラッド層４２は複数のクラッド層の積層体を便宜上名付けたものである。
【００２７】
この導波路メサ４６に対してバットジョイント結合するようにスポットサイズ変換器４７を設ける。このスポットサイズ変換器４７は、下部クラッド層４１、ＩｎＧａＡｓＰコア層３０及び上部クラッド層４２を順次積層した積層構造を出射端面側が幅テーパ状になるようにメサ状に加工して形成する。
【００２８】
スポットサイズ変換器４７の先端部は、例えば、幅が２．０μｍから０．５μｍまで狭くなる幅テーパ構造とする。なお、スポットサイズ変換器４７における下部クラッド層４１及び上部クラッド層４２は導波路メサ４６における下部クラッド層４１及び上部クラッド層４２とは異なった積層構造となる。
【００２９】
スポットサイズ変換器４７の両側には、導波路メサ４６の両側の間隔より狭くなるようにテラス４４を形成し、導波路メサ４６の頂面に絶縁体マスクを設け、スポットサイズ変換器部４７の頂面の絶縁体マスクがない状態で成長することによりスポットサイズ変換器４７の頂部を厚く埋め込む半絶縁性ＩｎＰ埋込層４９を形成する。この時、スポットサイズ変換器４７とテラス４４との間隔が、スポットサイズ変換器部４７とテラス４４との間隔より広いので、導波路メサ４６の両側面を埋め込む半絶縁性ＩｎＰ埋込層４９は高く積層せずに凹部５０が形成される。
【００３０】
例えば、スポットサイズ変換器４７とテラス４４との間隔を５μｍとし、導波路メサ４６とテラス４４との間隔を３倍以上の５０μｍとすると、導波路メサ４６の両端及びテラス４４の端部から５μｍ程度の距離まで厚い半絶縁性ＩｎＰ埋込層４９が形成されるように成長時間を調整した場合、導波路メサ４６とテラス４４は十分離れているために、その間が凹部５０となる。この時、テラス４４の間隔が狭くなる位置から、ＭＱＷ活性層２７が存在する端の間には、パッシブなＩｎＧａＡｓＰコア層３０からなる幅一定の導波路が少なくとも、２０μｍ程度存在するように構成する。
【００３１】
導波路メサ４６の頂面にｐ側電極５２を形成するとともに、下部クラッド層４１の裏面にｎ側電極５１を形成する。このｎ側電極５１とｐ側電極５２との間に順バイアスを印加すると、回折格子２５の周期で決まる波長でレーザ発振して、ＩｎＧａＡｓＰコア層３０中を伝播し、スポットサイズ変換器４７で光分布が広がって光ファイバに結合する。
【００３２】
次に、図７乃至図１２を参照して、本発明の実施例１のスポットサイズ変換器付き光半導体装置の製造工程を説明する。まず、図７（ａ）に示すように、ｎ型ＩｎＰ基板２１上に、ＭＯＣＶＤ法によって、ｎ型ＩｎＰバッファ層２２、組成波長１．１５μｍのＩｎＧａＡｓＰ回折格子層２３及びｎ型ＩｎＰキャップ層２４を順次堆積する。
【００３３】
次いで、図７（ｂ）に示すように、電子ビーム描画法によって、ＤＦＢレーザを形成する部分に回折格子パターンマスク（図示せず）を形成し、回折格子パターンマスクをマスクとしてＩｎＧａＡｓＰ回折格子層２３の一部をエッチングして回折格子２５を形成する。
【００３４】
次いで、図７（ｃ）に示すように、再び、ＭＯＣＶＤ法によってＩｎＰバッファ層２６、ＩｎＧａＡｓＰ系のＭＱＷ活性層２７及びｐ型ＩｎＰクラッド層２８を順次堆積する。このｎ型ＩｎＰ基板２１乃至ｎ型ＩｎＰバッファ層２６をまとめて便宜的に下部クラッド層（４１）と称する。
【００３５】
次いで、図７（ｄ）に示すように、ＳｉＯ２膜を堆積させた後、ＤＦＢレーザを形成する部分にのみ残してＳｉＯ２マスク２９を形成する。このＳｉＯ２マスク２９をマスクとして、ウェットエッチングを施すことによって、露出しているｐ型ＩｎＰクラッド層２８及びＭＱＷ活性層２７を除去する。
【００３６】
次いで、図８（ｅ）に示すように、ＳｉＯ２マスク２９をそのまま選択成長マスクとしたＭＯＣＶＤ法によってパッシブ導波路のコア層となる組成波長１．０５μｍのＩｎＧａＡｓＰコア層３０及びｉ型ＩｎＰクラッド層３１を順次堆積させる。これにより、ＭＱＷ活性層２７とスポットサイズ変換器部分の導波路コア層となるＩｎＧａＡｓＰコア層３０がバットジョイントされた構造となる。
【００３７】
次いで、図８（ｆ）に示すように、ＳｉＯ２マスク２９を除去したのち、ＭＯＣＶＤ法によって全面にｐ型ＩｎＰクラッド層３２を堆積させる。ＤＦＢレーザ側では、ｐ型ＩｎＰクラッド層２８とｐ型ＩｎＰクラッド層３２を合わせたものを、一方、パッシブ導波路側では、ｉ型ＩｎＰクラッド層３１とｐ型ＩｎＰクラッド層３２を合わせたものを便宜的に上部クラッド層（４２）と称し、この上部クラッド層（４２）厚さは１μｍとする。
【００３８】
次いで、図８（ｇ）に示すように、ＭＯＣＶＤ法により、全面に組成波長１．１５μｍのＩｎＧａＡｓＰからなるエッチングストップ層３３と厚さが３．０μｍのｉ型ＩｎＰクラッド層３４を順次堆積させる。
【００３９】
次いで、図９に示すように、一方の端部側で幅広部を有するＳｉＯ２マスク４３を形成し、このＳｉＯ２マスク４３をマスクとしたウェットエッチングによって、ｉ型ＩｎＰクラッド層３４及びエッチングストップ層３３を順次除去してテラス４４を形成する。なお、図９（Ａ）は平面図であり、図９（Ｂ）は図９（Ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図であり、図９（Ｃ）は図９（Ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、以下同様である。なお、次の図１０に示すように、テラス４４の形状は、スポットサイズ変換器部分ではメサ構造との間隔を５μｍとし、ＤＦＢレーザ部分ではメサ構造との間隔を５０μｍとする。
【００４０】
次いで、図１０に示すように、ＳｉＯ２マスク４３を除去したのち、新たなＳｉＯ２マスク４５を形成し、このＳｉＯ２マスク４５をマスクとしてドライエッチングを施すことによってメサ構造を形成する。この時、テラス４４がエッチングされないようにテラス４４の側面もＳｉＯ２マスク４５で覆う。メサ構造としては、ＤＦＢレーザ部においては、幅が２．０μｍの幅が一定の導波路メサ４６とし、パッシブ導波路側ではその先端部において幅が２．０μｍから０．５μｍに狭くなるスポットサイズ変換器４７とする。
【００４１】
次いで、図１１に示すように、ＳｉＯ２マスク４５のうち、スポットサイズ変換器４７の部分及びテラス４４の側面部は除去して、導波路メサ４６の部分及びテラス４４の上面の部分を残してＳｉＯ２マスク４８とする。
【００４２】
次いで、図１２に示すように、ＭＯＣＶＤ法によって、塩素材料、例えば、ジクロロエチレンを添加しながら半絶縁性ＩｎＰ埋込層４９を成長させて、導波路メサ４６、スポットサイズ変換器４７の側面及びテラス４４の側面を埋め込む。この時、ジクロロエチレンを添加しているので、導波路メサ４６、スポットサイズ変換器４７及びテラス４４の側面から、横方向に半絶縁性ＩｎＰ埋込層４９が堆積されていく。
【００４３】
その結果、導波路メサ４６及びテラス４４の側面からそれぞれ導波路メサ４６及びテラス４４の上面とほぼ同じ高さで、横方向に数μｍ〜数１０μｍ程度ほぼ平坦に厚く堆積される。平坦部が終わると急激にその厚さが減少し、薄い埋め込み層が堆積される構造となる。なお、ここでは、導波路メサ４６及びテラス４４の側面から半絶縁性ＩｎＰ埋込層４９が５μｍ程度、横方向に成長するように成長量を調整する。横方向の埋め込み層の成長量は、例えば、埋め込み層の厚さが、テラス４４の上面からメサ底面までの高さの半分になる位置として定義する。
【００４４】
このような条件で、半絶縁性ＩｎＰ埋込層４９を成長させると、ＤＦＢレーザ部では、図１２（Ｂ）に示すように、テラス４４から横方向に堆積される半絶縁性ＩｎＰ埋込層４９は、導波路メサ４６のところまで届かずに凹部５０が形成される。また、ＤＦＢレーザ部の導波路メサ４６上にはＳｉＯ２マスク４８が残っているため、導波路メサ４６の上には、半絶縁性ＩｎＰ埋込層４９は堆積されない。その結果、ＤＦＢレーザ部分の上部クラッド層の厚さは、上部クラッド層４１の厚さ１μｍに等しくなり、素子抵抗の増大を回避することができる。
【００４５】
一方、図１２（Ｃ）に示すように、スポットサイズ変換器部分は、テラス４４との間隔が狭いため、テラス４４同士の間の凹部は半絶縁性ＩｎＰ埋込層４９により完全に埋め込まれる。また、スポットサイズ変換器部分にはＳｉＯ２マスクがないため、上部クラッド層の上にも半絶縁性ＩｎＰ埋込層４９が堆積される。その結果、スポットサイズ変換器４７の上には、ｉ型ＩｎＰクラッド層３４とほぼ同じ厚さの半絶縁性ＩｎＰ埋込層４９が存在するので、光ファイバとの結合効率が向上する。上記の説明では、半絶縁性ＩｎＰ埋込層４９の横方向の成長量を５μｍとし、これに対して、スポットサイズ変換器４７とテラス４４の間隔を５μｍとし、ＤＦＢ部のメサ構造とテラス構造との間隔を５０μｍとした場合の例を示したが、適切なテラス構造との間隔は、埋込層の横方向の成長量に応じて変化し、スポットサイズ変換器部とテラス構造の間隔が埋込層の横方向の成長量以下であり、ＤＦＢレーザ部のメサ構造とテラス構造の間隔が埋込層の横方向の成長量の３倍以上となるようにすれば良い。
【００４６】
最後に、図４乃至図６に示したように、ＳｉＯ２マスク４８を除去して、ＤＦＢレーザ部にｎ側電極５１とｐ側電極５２とを設けることによって、本発明の実施例１のスポットサイズ変換器付き光半導体装置の基本的構成が完成する。
【実施例２】
【００４７】
次に、図１３及び図１４を参照して、本発明の実施例２のスポットサイズ変換器付き光半導体装置を説明するが、基本的な製造工程は上記の実施例１と同様であるので構造のみを説明する。また、ここでは、説明を簡単にするために、導波路メサ４６とスポットサイズ変換器４７とを同じ材料で構成した例として説明する。なお、図１３（ａ）は平面図であり、図１３（ｂ）は図１３（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図１４（ｃ）は図１３（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図、図１４（ｄ）は図１３（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図、図１４（ｅ）は図１３（ａ）におけるｄ−ｄ′を結ぶ一点鎖線に沿った断面図である。
【００４８】
図１３（ａ）に示すように、実施例２においては、テラス４４の平面形状を端面からある距離はなれた位置から、テラス４４が徐々に導波路から遠ざかる構造となっている。このような構造では、図１４（ｅ）に示すように、テーパ部においては、テラス４４との間隔がある程度広くなっているので、導波路の両側のテラス４４の側面を埋め込んでいる埋込層の結合が弱くなる。
【００４９】
その結果、導波路メサ４６の直上に堆積される半絶縁性ＩｎＰ埋込層４９の厚さが徐々に薄くなり、導波路方向に対して緩やかに変化し、クラッド層の全体の厚さの不連続な変化を抑制し、不要な反射・散乱などを抑制することが可能となる。
【００５０】
なお、この実施例２においては、テラス４４の位置が端面から離れるにしたがって直線的に導波路とテラス４４の間隔が広がっていく例を示しているが、テラス４４と導波路構造の位置関係の変化はこれに限らず、曲線上に変化していくのでも構わない。少なくとも、スポットサイズ変換器４７における光分布の広がりよりも各位置におけるクラッド層の厚さが厚くなるように、適宜テラス構造の距離を導波路の軸方向に対して調整すれば良い。
【００５１】
この実施例２の導波路メサ４６の一部に実施例１と同様にＤＦＢレーザ等の光アクティブ素子を形成することによって、スポットサイズ変換器付き光半導体装置となる。
【実施例３】
【００５２】
次に、図１５及び図１６を参照して、本発明の実施例３のスポットサイズ変換器付き光半導体装置を説明するが、ここでも、説明を簡単にするために、導波路メサ４６とスポットサイズ変換器４７とを同じ材料で構成した例として説明する。なお、図１５（ａ）は平面図であり、図１５（ｂ）は図１５（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図１６（ｃ）は図１５（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図１６（ｄ）は図１５（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００５３】
図１５（ａ）に示すように、この実施例３においては、スポットサイズ変換器４７の近傍の両側にのみテラス４４を設けている。これは、アクティブ素子が配置される導波路メサ４６とテラス４４との間隔が無限大となる極端な例である。
【００５４】
その結果、図１６（ｄ）に示すように、スポットサイズ変換器４７の近傍における埋込構造は実施例１と同様であるが、図１６（ｃ）に示すように、導波路メサ４６においては、半絶縁性ＩｎＰ埋込層４９はメサ状に導波路メサ４６の側面に成長するだけになる。
【実施例４】
【００５５】
次に、図１７及び図１８を参照して、本発明の実施例４のスポットサイズ変換器付き光半導体装置を説明するが、基本的な製造工程は実施例１と同じであるので、構造のみ説明する。なお、図１７（ａ）は平面図であり、図１７（ｂ）は図１７（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図１８（ｃ）は図１７（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図１８（ｄ）は図１７（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００５６】
図１７及び図１８に示すように、本発明の実施例４においては、導波路メサ４６における導波路コア層をＩｎＧａＡｓ光吸収層５４とすることによって、光アクティブ素子をフォトダイオードにしている。なお、下部クラッド層４１の構造は、導波路メサ４６とスポットサイズ変換器４７とにおいて同じ構造であり、また、回折格子を形成しないので、ＩｎＧａＡｓＰ回折格子層２３は設けていない。
【００５７】
本発明の実施例４においては、フォトダイオードの入力部にスポットサイズ変換器４７を配置しているので、光ファイバとの結合効率が向上し、フォトダイオードの受光効率を増加させることが可能となる。また、光アクティブ素子であるフォトダイオード部分ではクラッド層の厚さを薄くしているので、フォトダイオードの素子抵抗を下げることが可能であり、結果としてＣＲ時定数で決定されるフォトダイオードの高周波帯域を増加させることが可能となる。
【実施例５】
【００５８】
次に、図１９及び図２０を参照して、本発明の実施例５のスポットサイズ変換器付き光半導体装置を説明するが、光アクティブ素子を半導体光増幅器とし、スポットサイズ変換器をその両側に設けただけで、その他の構造及び製造工程は実施例１と同じである。なお、図１９（ａ）は平面図であり、図１９（ｂ）は図１９（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図２０（ｃ）は図１９（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図２０（ｄ）は図１９（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００５９】
この実施例５においては、光の入射側と出射側とにスポットサイズ変換器４７を配置しているので、両方の光ファイバとの結合効率を向上することが可能になる。また、半導体光増幅器の上側のクラッド層を薄くすることができるので、半導体光増幅器の素子抵抗を増加させることがない。また、活性層をＭＱＷ活性層としているが、バルクの半導体層でも良い。
【実施例６】
【００６０】
次に、図２１及び図２２を参照して、本発明の実施例６のスポットサイズ変換器付き光半導体装置を説明するが、基本的な構造及び製造工程は実施例５と同じであるが、ここでは、導波路コア層全体をＩｎＧａＡｓＰコア層として半導体光変調器としたものである。なお、図２１（ａ）は平面図であり、図２１（ｂ）は図２１（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図２２（ｃ）は図２１（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図２２（ｄ）は図２１（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００６１】
変調器活性層は、一般的に電圧印加などをしていない場合には比較的吸収が小さい材料で構成されているため、この実施例６においては、パッシブ導波路のコア層としても用いている。このような構造を採用することによって、実施例５と同様に半導体光変調器部分の抵抗を増加させずに、光ファイバとの結合効率を改善することが可能となる。
【００６２】
以上、各実施例を説明してきたが、本発明は、各実施例に示した構成に限られるものではなく、各種の変更が可能である。例えば、上記の各実施例においては、スポットサイズ変換器の上に堆積する埋込層の高さを、テラス構造の頂面と同じかそれ以上にしているが、第２上部クラッド層の厚さを厚くして埋込層を十分厚くすれば、テラス構造の頂面以下の高さでも良い。
【００６３】
また、単一のアクティブ素子だけではなく、複数のレーザ、変調器、フォトダイオード、光半導体増幅器などとスポットサイズ変換器を集積したような構造にも適用可能である。
【００６４】
また、多モード干渉導波路などの特定の機能を持ったパッシブ導波路などとこれらのアクティブ素子およびスポットサイズ変換器を集積した素子にも同様に適用することが可能である。このように、本発明においては、スポットサイズ変換器付き光半導体装置において、素子抵抗を抑制しつつ光ファイバとの結合効率を改善し、高効率動作を実現することが可能となる。
【００６５】
ここで、実施例１乃至実施例６を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）
第１の下部クラッド層、第１の導波路コア層及び第１の第１上部クラッド層を順次積層した第１の積層構造からなるメサ状の導波路メサ部と、
前記導波路メサ部と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造からなるとともに、前記導波路メサ部から離れた側の先端部が前記第１の導波路コア層の幅より狭い或いは厚さが薄いスポットサイズ変換器となるメサ状のスポットサイズ変換器部と、
少なくとも前記スポットサイズ変換器部の両側に配置され、前記第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層を積層した第１のテラス構造と、
前記導波路メサ部の両側面のみを埋め込むとともに、前記スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層と
を有することを特徴とする光半導体装置。
（付記２）
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記導波路メサ部と前記第２のテラス構造との間隔が、前記スポットサイズ変換器部と前記第１のテラス構造との間隔の３倍以上であることを特徴とする付記１に記載の光半導体装置。
（付記３）
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記スポットサイズ変換器部と前記第１のテラス構造との間隔と前記導波路メサ部と前記第２のテラス構造との間隔が、前記スポット変換器部から前記導波路メサ部に向かって徐々に間隔が広がっているテーパ部を有することを特徴とする付記１に記載の光半導体装置。
（付記４）
前記導波路メサ部の両側に、テラス構造が存在しないことを特徴とする付記１に記載の光半導体装置。
（付記５）
前記スポットサイズ変換器部が、前記導波路メサ部の両側に光学的に且つモノリシックに結合されていることを特徴とする付記１乃至付記４のいずれか１に記載の光半導体装置。
（付記６）
前記第２上部クラッド層の下地層が、エッチングストップ層であることを特徴とする付記１乃至付記５のいずれか１に記載の光半導体装置。
（付記７）
前記導波路メサ部の少なくとも一部が、半導体レーザ、半導体光増幅器、フォトダイオード、或いは、半導体光変調器のうちの少なくとも一つに置き換えられていることを特徴とする付記１乃至付記６のいずれか１に記載の光半導体装置。
（付記８）
第１の下部クラッド層、第１の導波路コア層及び第１の第１上部クラッド層を順次積層した第１の積層構造と、
前記第１の積層構造と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造を形成する工程と、
前記第１の積層構造及び第２の積層構造上にエッチングストップ層及び第２上部クラッド層を積層する工程と、
前記第２上部クラッド層及び前記エッチングストップ層を順次エッチングして、少なくとも前記第２の積層構造の端面側の両側において幅の広いテラス構造を形成して、前記第１の積層構造及び前記第２の積層構造を露出させる工程と、
絶縁体膜をマスクとして前記第１の積層構造をメサ状に加工して導波路メサ部を形成するとともに、前記第２の積層構造をメサ状に加工してその先端部をスポットサイズ変換器とするスポットサイズ変換器部を形成する工程と、
前記導波路メサ部では前記絶縁体膜を残して両側面のみを埋込層で埋め込むと同時に、前記スポットサイズ変換器部では前記絶縁体膜を除去して両側面と頂部とを埋込層で埋め込む工程と
を有することを特徴とする光半導体装置の製造方法。
【符号の説明】
【００６６】
１ 下部クラッド層
２ 導波路コア層
３ 第１上部クラッド層
４ エッチングストップ層
５ 第２上部クラッド層
６ スポットサイズ変換器部
７ 導波路メサ部
８ テラス構造
９ 埋込層
１０ 凹部
２１ ｎ型ＩｎＰ基板
２２ ｎ型ＩｎＰバッファ層
２３ ＩｎＧａＡｓＰ回折格子層
２４ ｎ型ＩｎＰキャップ層
２５ 回折格子
２６ ＩｎＰバッファ層
２７ ＭＱＷ活性層
２８ ｐ型ＩｎＰクラッド層
２９ ＳｉＯ２マスク
３０ ＩｎＧａＡｓＰコア層
３１ ｉ型ＩｎＰクラッド層
３２ ｐ型ＩｎＰクラッド層
３３ エッチングストップ層
３４ ｉ型ＩｎＰクラッド層
４１ 下部クラッド層
４２ 上部クラッド層
４３ ＳｉＯ２マスク
４４ テラス
４５ ＳｉＯ２マスク
４６ 導波路メサ
４７ スポットサイズ変換器
４８ ＳｉＯ２マスク
４９ 半絶縁性ＩｎＰ埋込層
５０ 凹部
５１ ｎ側電極
５２ ｐ側電極
５３ 凹部
５４ ＩｎＧａＡｓ光吸収層
５５ ＩｎＧａＡｓＰコア層
６１ 下部クラッド層
６２ 導波路コア層
６３ 幅テーパ型スポットサイズ変換器
６４ 埋込層
６５ 厚さテーパ型スポットサイズ変換器
６６ 選択成長マスク
６７ 厚膜部
【技術分野】
【０００１】
本発明は、光半導体装置及びその製造方法に関し、例えば、半導体レーザ或いは導波路型フォトダイオード等の光半導体素子とスポットサイズ変換器とをモノリシックに集積した光半導体装置に関する。
【背景技術】
【０００２】
半導体レーザや導波路型フォトダイオードと光ファイバとの光結合効率を向上させるための技術として、これらの素子にスポットサイズ変換器をモノリシックに集積する技術がある。
【０００３】
図２３は、スポットサイズ変換器の概略的斜視図であり、図２３（ａ）は、端面に近づくにつれて導波路コア層６２の幅が徐々に狭くなって幅テーパ型スポットサイズ変換器６３となるタイプである。図２３（ｂ）は、端面に近づくにつれて導波路コア層６２の厚さが徐々に薄くなって厚さテーパ型スポットサイズ変換器６５となるタイプである。
【０００４】
いずれの場合にも、スポットサイズ変換器部で導波路を伝播する光分布を拡大して光ファイバとの結合効率を高めている。なお、図における符号６１，６４は夫々下部クラッド層及び埋込層である。
【０００５】
このようなスポットサイズ変換器を適用する場合、拡がった光分布が素子上面にかかるとスポットサイズの拡大が十分に機能しなくなるため、スポットサイズ変換器部では導波路コア層の上側のクラッド層を厚くする必要がある。一方で、半導体レーザやフォトダイオードなどのアクティブ素子部分では、その素子抵抗を低減するために、導波路コア層或いは活性層の上側のクラッド層はある程度薄い方が好ましい。
【０００６】
図２４は、スポットサイズ変換器の厚膜部の形成方法の説明図である（例えば、特許文献１参照）。まず、図２４（ａ）に示すように、幅テーパ型スポットサイズ変換器６３の両側にＳｉＯ２膜等からなる選択成長マスク６６を設ける。次いで、図２４（ｂ）に示すように、上部クラッド層となる埋込層６４を成長させると、選択成長マスク６６上には結晶成長が起こらないので、幅テーパ型スポットサイズ変換器６３の近傍において原料ガスの供給量が相対的に多くなって厚膜部６７が形成される。この場合、選択成長マスク６６のサイズを拡大することによって、選択成長マスク６６の近傍とそれ以外の部分の厚さの比率を増加することができる。
【０００７】
埋め込み成長時にクラッド層を部分的に厚くする方法では、導波路メサを形成するまでは上部クラッド厚が一定であるため、メサ上面から導波路コア層までの距離が一定であり、導波路メサ形成時に場所ごとにメサ深さを変えるといった複雑な工程が不要になる。
【０００８】
また、クラッド層の厚さが比較的薄い状態で導波路メサを形成するため、メサ高さを比較的低くすることが可能であり、導波路メサの形状の制御が容易であるという利点もある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０７−０７４３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のように、選択成長効果を利用する場合、選択成長マスクのサイズを拡大することによって、選択成長マスク近傍とそれ以外の部分の厚さの比率を増加することができる。しかし、選択成長マスク上に半導体材料が堆積するのを防止するためには選択成長マスクの面積をある程度小さくする必要があり、つけられる膜厚の比率には上限があった。
【００１１】
このように、従来の技術ではスポットサイズ変換器部分の厚膜化とアクティブ素子部分の薄膜化の両立に限界があり、アクティブ素子の特性向上とスポットサイズ変換器による結合効率の向上の両立が不十分であった。
【００１２】
したがって、本発明は、アクティブ素子部分の特性向上とスポットサイズ変換器による結合効率の向上を両立させることを目的とする。
【課題を解決するための手段】
【００１３】
開示する一観点からは、第１の下部クラッド層、第１の導波路コア層及び第１の第１上部クラッド層を順次積層した第１の積層構造からなるメサ状の導波路メサ部と、前記導波路メサ部と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造からなるとともに、前記導波路メサ部から離れた側の先端部が前記第１の導波路コア層の幅より狭い或いは厚さが薄いスポットサイズ変換器となるメサ状のスポットサイズ変換器部と、少なくとも前記スポットサイズ変換器部の両側に配置され、前記第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層を積層した第１のテラス構造と、前記導波路メサ部の両側面のみを埋め込むとともに、前記スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層とを有することを特徴とする光半導体装置が提供される。
【００１４】
また、開示する別の観点からは、第１の下部クラッド層、第１の導波路コア層及び第１の第1上部クラッド層を順次積層した第１の積層構造と、前記第１の積層構造と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造を形成する工程と、前記第１の積層構造及び第２の積層構造上にエッチングストップ層及び第２上部クラッド層を積層する工程と、前記第２上部クラッド層及び前記エッチングストップ層を順次エッチングして、少なくとも前記第２の積層構造の端面側の両側において幅の広いテラス構造を形成して、前記第１の積層構造及び前記第２の積層構造を露出させる工程と、絶縁体膜をマスクとして前記第１の積層構造をメサ状に加工して導波路メサ部を形成するとともに、前記第２の積層構造をメサ状に加工してその先端部をスポットサイズ変換器とするスポットサイズ変換器部を形成する工程と、前記導波路メサ部では前記絶縁体膜を残して両側面のみを埋込層で埋め込むと同時に、前記スポットサイズ変換器部では前記絶縁体膜を除去して両側面と頂部とを埋込層で埋め込む工程とを有することを特徴とする光半導体装置の製造方法が提供される。
【発明の効果】
【００１５】
開示の光半導体装置及びその製造方法によれば、アクティブ素子部分の特性向上とスポットサイズ変換器による結合効率の向上を両立させることが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態のスポットサイズ変換器付き光半導体装置の概略的斜視図である。
【図２】本発明の実施の形態のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図３】本発明の実施の形態のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図４】本発明の実施例１のスポットサイズ変換器付き光半導体装置の概略的斜視図である。
【図５】本発明の実施例１のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図６】本発明の実施例１のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図７】本発明の実施例１のスポットサイズ変換器付き光半導体装置の途中までの製造工程の説明図である。
【図８】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図７以降の途中までの製造工程の説明図である。
【図９】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図８以降の途中までの製造工程の説明図である。
【図１０】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図９以降の途中までの製造工程の説明図である。
【図１１】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図１０以降の途中までの製造工程の説明図である。
【図１２】本発明の実施例１のスポットサイズ変換器付き光半導体装置の図１１以降の製造工程の説明図である。
【図１３】本発明の実施例２のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図１４】本発明の実施例２のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図１５】本発明の実施例３のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図１６】本発明の実施例３のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図１７】本発明の実施例４のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図１８】本発明の実施例４のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図１９】本発明の実施例５のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図２０】本発明の実施例５のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図２１】本発明の実施例６のスポットサイズ変換器付き光半導体装置の構成説明図である。
【図２２】本発明の実施例６のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図である。
【図２３】スポットサイズ変換器の概略的斜視図である。
【図２４】スポットサイズ変換器の厚膜部の形成方法の説明図である。
【発明を実施するための形態】
【００１７】
ここで、図１乃至図３を参照して、本発明の実施の形態の光半導体装置を説明する。図１は、本発明の実施の形態のスポットサイズ変換器付き光半導体装置の概略的斜視図である。図２は、本発明の実施の形態のスポットサイズ変換器付き光半導体装置の構成説明図であり、図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。図３は、本発明の実施の形態のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図であり、図３（ｃ）は図２（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図で、図３（ｄ）は図２（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００１８】
図１乃至図３に示すように、下部クラッド層１、導波路コア層２及び第１上部クラッド層３を順次積層した第１の積層構造をメサ状に加工して導波路メサ部７を形成する。また、第１の積層構造と同じ材料或いは異なった材料からなり、下部クラッド層１、導波路コア層２及び第１上部クラッド層３を順次積層した第２の積層構造をメサ状に加工してスポットサイズ変換器部６を形成する。なお、図においては第１の積層構造と第２の積層構造を同じ材料で形成した場合を示している。
【００１９】
このスポットサイズ変換器部６は、導波路メサ部７から離れた側の先端部が導波路メサ部７の導波路コア層２の幅より狭い或いは厚さが薄いスポットサイズ変換器となっている。なお、図においては、幅テーパ型スポットサイズ変換器の例を示している。また、図においては、スポットサイズ変換器部６を導波路メサ部７の一方の側にのみ設けているが、両側に設けても良い。
【００２０】
また、埋込層９は、導波路メサ部７の両側面のみを埋め込むとともに、前スポットサイズ変換器部６の両側面及び頂部を埋め込むように形成する。このような埋込層９を形成することによって、アクティブ素子部分の特性向上とスポットサイズ変換器による結合効率の向上を両立させることが可能になる。
【００２１】
このような埋込構造を形成するためには、第１或いは第２の積層構造と同じ積層構造の上にエッチングストップ層４及び第２上部クラッド層５を積層したテラス構造８を利用する。なお、エッチングの制御精度を上げればエッチングストップ層４は必ずしも必要ではない。
【００２２】
テラス構造８は、導波路メサ部７の両側には必ずしも設ける必要はないが、設ける場合には、導波路メサ部７とテラス構造８との間隔が、スポットサイズ変換器部６とテラス構造８との間隔より広くなるようにする。各間隔を夫々一定にする場合には、導波路メサ部７とテラス構造８との間隔が、スポットサイズ変換器部６とテラス構造８との間隔より３倍以上広くなるようにする。３倍という間隔は、スポットサイズ変換器部６とテラス構造８の間隔が、その側面の埋込層９が横方向に成長する幅よりも小さくするのに対して、導波路メサ７とテラス構造８の間隔が、導波路メサ部７からの埋込層９の幅（１倍）＋テラス構造８の側面からの埋込層９の幅（１倍）＋マージン分（１倍）となるようにするための基準である。また、一定の間隔でない場合には、スポット変換器部６から導波路メサ部７に向かって徐々に間隔が広がっているテーパ部を有するようにテラス構造８を形成すれば良い。
【００２３】
導波路メサ部７をスポットサイズ変換器部６と異なった材料で形成する場合には、導波路メサ部７に半導体レーザ、半導体光増幅器或いは半導体受光素子等の光アクティブ素子を形成すれば良い。なお、半導体光変調素子を形成する場合には、スポットサイズ変換器部６と同じ材料でも良い。
【００２４】
このように、本発明の実施の形態においては、導波路とテラス構造の距離を調整することによって、一部で導波路コア層上のクラッド層の厚さを厚くし、一部では薄くすることが可能となる。さらに、クラッド層の厚さは、テラス構造の高さを調整することによって任意に設定することが可能となるため、厚い部分と薄い部分のクラッド層の厚さの比率を高くすることが可能となる。その結果、光アクティブ素子のクラッド厚を薄くして、アクティブ素子の特性を確保しつつ、スポットサイズ変換器部のクラッド層を十分厚くして、光ファイバとの結合効率を向上させることが可能となる。
【実施例１】
【００２５】
次に、図４乃至図１２を参照して、本発明の実施例１の光半導体装置を説明する。図４は、本発明の実施例１のスポットサイズ変換器付き光半導体装置の概略的斜視図である。図５は、本発明の実施例１のスポットサイズ変換器付き光半導体装置の構成説明図であり、図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。図６は、本発明の実施例１のスポットサイズ変換器付き光半導体装置の光軸に垂直な断面図であり、図６（ｃ）は図５（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図で、図６（ｄ）は図５（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。なお、ここでは、スポットサイズ変換器と分布帰還型（ＤＦＢ）半導体レーザをモノリシックに集積化した光半導体装置として説明する。
【００２６】
図４乃至図６示すように、下部クラッド層４１、ＭＱＷ活性層２７及び上部クラッド層４２を順次積層した積層構造をメサ状に加工して導波路メサ４６を形成する。ここでは、導波路メサ４６に分布帰還型半導体レーザを形成するので、下部クラッド層４１の表面近傍には回折格子２５を形成する。なお、後述するように、下部クラッド層４１は基板、バッファ層、クラッド層の積層体を便宜上名付けたものであり、上部クラッド層４２は複数のクラッド層の積層体を便宜上名付けたものである。
【００２７】
この導波路メサ４６に対してバットジョイント結合するようにスポットサイズ変換器４７を設ける。このスポットサイズ変換器４７は、下部クラッド層４１、ＩｎＧａＡｓＰコア層３０及び上部クラッド層４２を順次積層した積層構造を出射端面側が幅テーパ状になるようにメサ状に加工して形成する。
【００２８】
スポットサイズ変換器４７の先端部は、例えば、幅が２．０μｍから０．５μｍまで狭くなる幅テーパ構造とする。なお、スポットサイズ変換器４７における下部クラッド層４１及び上部クラッド層４２は導波路メサ４６における下部クラッド層４１及び上部クラッド層４２とは異なった積層構造となる。
【００２９】
スポットサイズ変換器４７の両側には、導波路メサ４６の両側の間隔より狭くなるようにテラス４４を形成し、導波路メサ４６の頂面に絶縁体マスクを設け、スポットサイズ変換器部４７の頂面の絶縁体マスクがない状態で成長することによりスポットサイズ変換器４７の頂部を厚く埋め込む半絶縁性ＩｎＰ埋込層４９を形成する。この時、スポットサイズ変換器４７とテラス４４との間隔が、スポットサイズ変換器部４７とテラス４４との間隔より広いので、導波路メサ４６の両側面を埋め込む半絶縁性ＩｎＰ埋込層４９は高く積層せずに凹部５０が形成される。
【００３０】
例えば、スポットサイズ変換器４７とテラス４４との間隔を５μｍとし、導波路メサ４６とテラス４４との間隔を３倍以上の５０μｍとすると、導波路メサ４６の両端及びテラス４４の端部から５μｍ程度の距離まで厚い半絶縁性ＩｎＰ埋込層４９が形成されるように成長時間を調整した場合、導波路メサ４６とテラス４４は十分離れているために、その間が凹部５０となる。この時、テラス４４の間隔が狭くなる位置から、ＭＱＷ活性層２７が存在する端の間には、パッシブなＩｎＧａＡｓＰコア層３０からなる幅一定の導波路が少なくとも、２０μｍ程度存在するように構成する。
【００３１】
導波路メサ４６の頂面にｐ側電極５２を形成するとともに、下部クラッド層４１の裏面にｎ側電極５１を形成する。このｎ側電極５１とｐ側電極５２との間に順バイアスを印加すると、回折格子２５の周期で決まる波長でレーザ発振して、ＩｎＧａＡｓＰコア層３０中を伝播し、スポットサイズ変換器４７で光分布が広がって光ファイバに結合する。
【００３２】
次に、図７乃至図１２を参照して、本発明の実施例１のスポットサイズ変換器付き光半導体装置の製造工程を説明する。まず、図７（ａ）に示すように、ｎ型ＩｎＰ基板２１上に、ＭＯＣＶＤ法によって、ｎ型ＩｎＰバッファ層２２、組成波長１．１５μｍのＩｎＧａＡｓＰ回折格子層２３及びｎ型ＩｎＰキャップ層２４を順次堆積する。
【００３３】
次いで、図７（ｂ）に示すように、電子ビーム描画法によって、ＤＦＢレーザを形成する部分に回折格子パターンマスク（図示せず）を形成し、回折格子パターンマスクをマスクとしてＩｎＧａＡｓＰ回折格子層２３の一部をエッチングして回折格子２５を形成する。
【００３４】
次いで、図７（ｃ）に示すように、再び、ＭＯＣＶＤ法によってＩｎＰバッファ層２６、ＩｎＧａＡｓＰ系のＭＱＷ活性層２７及びｐ型ＩｎＰクラッド層２８を順次堆積する。このｎ型ＩｎＰ基板２１乃至ｎ型ＩｎＰバッファ層２６をまとめて便宜的に下部クラッド層（４１）と称する。
【００３５】
次いで、図７（ｄ）に示すように、ＳｉＯ２膜を堆積させた後、ＤＦＢレーザを形成する部分にのみ残してＳｉＯ２マスク２９を形成する。このＳｉＯ２マスク２９をマスクとして、ウェットエッチングを施すことによって、露出しているｐ型ＩｎＰクラッド層２８及びＭＱＷ活性層２７を除去する。
【００３６】
次いで、図８（ｅ）に示すように、ＳｉＯ２マスク２９をそのまま選択成長マスクとしたＭＯＣＶＤ法によってパッシブ導波路のコア層となる組成波長１．０５μｍのＩｎＧａＡｓＰコア層３０及びｉ型ＩｎＰクラッド層３１を順次堆積させる。これにより、ＭＱＷ活性層２７とスポットサイズ変換器部分の導波路コア層となるＩｎＧａＡｓＰコア層３０がバットジョイントされた構造となる。
【００３７】
次いで、図８（ｆ）に示すように、ＳｉＯ２マスク２９を除去したのち、ＭＯＣＶＤ法によって全面にｐ型ＩｎＰクラッド層３２を堆積させる。ＤＦＢレーザ側では、ｐ型ＩｎＰクラッド層２８とｐ型ＩｎＰクラッド層３２を合わせたものを、一方、パッシブ導波路側では、ｉ型ＩｎＰクラッド層３１とｐ型ＩｎＰクラッド層３２を合わせたものを便宜的に上部クラッド層（４２）と称し、この上部クラッド層（４２）厚さは１μｍとする。
【００３８】
次いで、図８（ｇ）に示すように、ＭＯＣＶＤ法により、全面に組成波長１．１５μｍのＩｎＧａＡｓＰからなるエッチングストップ層３３と厚さが３．０μｍのｉ型ＩｎＰクラッド層３４を順次堆積させる。
【００３９】
次いで、図９に示すように、一方の端部側で幅広部を有するＳｉＯ２マスク４３を形成し、このＳｉＯ２マスク４３をマスクとしたウェットエッチングによって、ｉ型ＩｎＰクラッド層３４及びエッチングストップ層３３を順次除去してテラス４４を形成する。なお、図９（Ａ）は平面図であり、図９（Ｂ）は図９（Ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図であり、図９（Ｃ）は図９（Ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、以下同様である。なお、次の図１０に示すように、テラス４４の形状は、スポットサイズ変換器部分ではメサ構造との間隔を５μｍとし、ＤＦＢレーザ部分ではメサ構造との間隔を５０μｍとする。
【００４０】
次いで、図１０に示すように、ＳｉＯ２マスク４３を除去したのち、新たなＳｉＯ２マスク４５を形成し、このＳｉＯ２マスク４５をマスクとしてドライエッチングを施すことによってメサ構造を形成する。この時、テラス４４がエッチングされないようにテラス４４の側面もＳｉＯ２マスク４５で覆う。メサ構造としては、ＤＦＢレーザ部においては、幅が２．０μｍの幅が一定の導波路メサ４６とし、パッシブ導波路側ではその先端部において幅が２．０μｍから０．５μｍに狭くなるスポットサイズ変換器４７とする。
【００４１】
次いで、図１１に示すように、ＳｉＯ２マスク４５のうち、スポットサイズ変換器４７の部分及びテラス４４の側面部は除去して、導波路メサ４６の部分及びテラス４４の上面の部分を残してＳｉＯ２マスク４８とする。
【００４２】
次いで、図１２に示すように、ＭＯＣＶＤ法によって、塩素材料、例えば、ジクロロエチレンを添加しながら半絶縁性ＩｎＰ埋込層４９を成長させて、導波路メサ４６、スポットサイズ変換器４７の側面及びテラス４４の側面を埋め込む。この時、ジクロロエチレンを添加しているので、導波路メサ４６、スポットサイズ変換器４７及びテラス４４の側面から、横方向に半絶縁性ＩｎＰ埋込層４９が堆積されていく。
【００４３】
その結果、導波路メサ４６及びテラス４４の側面からそれぞれ導波路メサ４６及びテラス４４の上面とほぼ同じ高さで、横方向に数μｍ〜数１０μｍ程度ほぼ平坦に厚く堆積される。平坦部が終わると急激にその厚さが減少し、薄い埋め込み層が堆積される構造となる。なお、ここでは、導波路メサ４６及びテラス４４の側面から半絶縁性ＩｎＰ埋込層４９が５μｍ程度、横方向に成長するように成長量を調整する。横方向の埋め込み層の成長量は、例えば、埋め込み層の厚さが、テラス４４の上面からメサ底面までの高さの半分になる位置として定義する。
【００４４】
このような条件で、半絶縁性ＩｎＰ埋込層４９を成長させると、ＤＦＢレーザ部では、図１２（Ｂ）に示すように、テラス４４から横方向に堆積される半絶縁性ＩｎＰ埋込層４９は、導波路メサ４６のところまで届かずに凹部５０が形成される。また、ＤＦＢレーザ部の導波路メサ４６上にはＳｉＯ２マスク４８が残っているため、導波路メサ４６の上には、半絶縁性ＩｎＰ埋込層４９は堆積されない。その結果、ＤＦＢレーザ部分の上部クラッド層の厚さは、上部クラッド層４１の厚さ１μｍに等しくなり、素子抵抗の増大を回避することができる。
【００４５】
一方、図１２（Ｃ）に示すように、スポットサイズ変換器部分は、テラス４４との間隔が狭いため、テラス４４同士の間の凹部は半絶縁性ＩｎＰ埋込層４９により完全に埋め込まれる。また、スポットサイズ変換器部分にはＳｉＯ２マスクがないため、上部クラッド層の上にも半絶縁性ＩｎＰ埋込層４９が堆積される。その結果、スポットサイズ変換器４７の上には、ｉ型ＩｎＰクラッド層３４とほぼ同じ厚さの半絶縁性ＩｎＰ埋込層４９が存在するので、光ファイバとの結合効率が向上する。上記の説明では、半絶縁性ＩｎＰ埋込層４９の横方向の成長量を５μｍとし、これに対して、スポットサイズ変換器４７とテラス４４の間隔を５μｍとし、ＤＦＢ部のメサ構造とテラス構造との間隔を５０μｍとした場合の例を示したが、適切なテラス構造との間隔は、埋込層の横方向の成長量に応じて変化し、スポットサイズ変換器部とテラス構造の間隔が埋込層の横方向の成長量以下であり、ＤＦＢレーザ部のメサ構造とテラス構造の間隔が埋込層の横方向の成長量の３倍以上となるようにすれば良い。
【００４６】
最後に、図４乃至図６に示したように、ＳｉＯ２マスク４８を除去して、ＤＦＢレーザ部にｎ側電極５１とｐ側電極５２とを設けることによって、本発明の実施例１のスポットサイズ変換器付き光半導体装置の基本的構成が完成する。
【実施例２】
【００４７】
次に、図１３及び図１４を参照して、本発明の実施例２のスポットサイズ変換器付き光半導体装置を説明するが、基本的な製造工程は上記の実施例１と同様であるので構造のみを説明する。また、ここでは、説明を簡単にするために、導波路メサ４６とスポットサイズ変換器４７とを同じ材料で構成した例として説明する。なお、図１３（ａ）は平面図であり、図１３（ｂ）は図１３（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図１４（ｃ）は図１３（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図、図１４（ｄ）は図１３（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図、図１４（ｅ）は図１３（ａ）におけるｄ−ｄ′を結ぶ一点鎖線に沿った断面図である。
【００４８】
図１３（ａ）に示すように、実施例２においては、テラス４４の平面形状を端面からある距離はなれた位置から、テラス４４が徐々に導波路から遠ざかる構造となっている。このような構造では、図１４（ｅ）に示すように、テーパ部においては、テラス４４との間隔がある程度広くなっているので、導波路の両側のテラス４４の側面を埋め込んでいる埋込層の結合が弱くなる。
【００４９】
その結果、導波路メサ４６の直上に堆積される半絶縁性ＩｎＰ埋込層４９の厚さが徐々に薄くなり、導波路方向に対して緩やかに変化し、クラッド層の全体の厚さの不連続な変化を抑制し、不要な反射・散乱などを抑制することが可能となる。
【００５０】
なお、この実施例２においては、テラス４４の位置が端面から離れるにしたがって直線的に導波路とテラス４４の間隔が広がっていく例を示しているが、テラス４４と導波路構造の位置関係の変化はこれに限らず、曲線上に変化していくのでも構わない。少なくとも、スポットサイズ変換器４７における光分布の広がりよりも各位置におけるクラッド層の厚さが厚くなるように、適宜テラス構造の距離を導波路の軸方向に対して調整すれば良い。
【００５１】
この実施例２の導波路メサ４６の一部に実施例１と同様にＤＦＢレーザ等の光アクティブ素子を形成することによって、スポットサイズ変換器付き光半導体装置となる。
【実施例３】
【００５２】
次に、図１５及び図１６を参照して、本発明の実施例３のスポットサイズ変換器付き光半導体装置を説明するが、ここでも、説明を簡単にするために、導波路メサ４６とスポットサイズ変換器４７とを同じ材料で構成した例として説明する。なお、図１５（ａ）は平面図であり、図１５（ｂ）は図１５（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図１６（ｃ）は図１５（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図１６（ｄ）は図１５（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００５３】
図１５（ａ）に示すように、この実施例３においては、スポットサイズ変換器４７の近傍の両側にのみテラス４４を設けている。これは、アクティブ素子が配置される導波路メサ４６とテラス４４との間隔が無限大となる極端な例である。
【００５４】
その結果、図１６（ｄ）に示すように、スポットサイズ変換器４７の近傍における埋込構造は実施例１と同様であるが、図１６（ｃ）に示すように、導波路メサ４６においては、半絶縁性ＩｎＰ埋込層４９はメサ状に導波路メサ４６の側面に成長するだけになる。
【実施例４】
【００５５】
次に、図１７及び図１８を参照して、本発明の実施例４のスポットサイズ変換器付き光半導体装置を説明するが、基本的な製造工程は実施例１と同じであるので、構造のみ説明する。なお、図１７（ａ）は平面図であり、図１７（ｂ）は図１７（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図１８（ｃ）は図１７（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図１８（ｄ）は図１７（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００５６】
図１７及び図１８に示すように、本発明の実施例４においては、導波路メサ４６における導波路コア層をＩｎＧａＡｓ光吸収層５４とすることによって、光アクティブ素子をフォトダイオードにしている。なお、下部クラッド層４１の構造は、導波路メサ４６とスポットサイズ変換器４７とにおいて同じ構造であり、また、回折格子を形成しないので、ＩｎＧａＡｓＰ回折格子層２３は設けていない。
【００５７】
本発明の実施例４においては、フォトダイオードの入力部にスポットサイズ変換器４７を配置しているので、光ファイバとの結合効率が向上し、フォトダイオードの受光効率を増加させることが可能となる。また、光アクティブ素子であるフォトダイオード部分ではクラッド層の厚さを薄くしているので、フォトダイオードの素子抵抗を下げることが可能であり、結果としてＣＲ時定数で決定されるフォトダイオードの高周波帯域を増加させることが可能となる。
【実施例５】
【００５８】
次に、図１９及び図２０を参照して、本発明の実施例５のスポットサイズ変換器付き光半導体装置を説明するが、光アクティブ素子を半導体光増幅器とし、スポットサイズ変換器をその両側に設けただけで、その他の構造及び製造工程は実施例１と同じである。なお、図１９（ａ）は平面図であり、図１９（ｂ）は図１９（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図２０（ｃ）は図１９（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図２０（ｄ）は図１９（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００５９】
この実施例５においては、光の入射側と出射側とにスポットサイズ変換器４７を配置しているので、両方の光ファイバとの結合効率を向上することが可能になる。また、半導体光増幅器の上側のクラッド層を薄くすることができるので、半導体光増幅器の素子抵抗を増加させることがない。また、活性層をＭＱＷ活性層としているが、バルクの半導体層でも良い。
【実施例６】
【００６０】
次に、図２１及び図２２を参照して、本発明の実施例６のスポットサイズ変換器付き光半導体装置を説明するが、基本的な構造及び製造工程は実施例５と同じであるが、ここでは、導波路コア層全体をＩｎＧａＡｓＰコア層として半導体光変調器としたものである。なお、図２１（ａ）は平面図であり、図２１（ｂ）は図２１（ａ）におけるａ−ａ′を結ぶ一点鎖線に沿った断面図である。また、図２２（ｃ）は図２１（ａ）におけるｂ−ｂ′を結ぶ一点鎖線に沿った断面図であり、図２２（ｄ）は図２１（ａ）におけるｃ−ｃ′を結ぶ一点鎖線に沿った断面図である。
【００６１】
変調器活性層は、一般的に電圧印加などをしていない場合には比較的吸収が小さい材料で構成されているため、この実施例６においては、パッシブ導波路のコア層としても用いている。このような構造を採用することによって、実施例５と同様に半導体光変調器部分の抵抗を増加させずに、光ファイバとの結合効率を改善することが可能となる。
【００６２】
以上、各実施例を説明してきたが、本発明は、各実施例に示した構成に限られるものではなく、各種の変更が可能である。例えば、上記の各実施例においては、スポットサイズ変換器の上に堆積する埋込層の高さを、テラス構造の頂面と同じかそれ以上にしているが、第２上部クラッド層の厚さを厚くして埋込層を十分厚くすれば、テラス構造の頂面以下の高さでも良い。
【００６３】
また、単一のアクティブ素子だけではなく、複数のレーザ、変調器、フォトダイオード、光半導体増幅器などとスポットサイズ変換器を集積したような構造にも適用可能である。
【００６４】
また、多モード干渉導波路などの特定の機能を持ったパッシブ導波路などとこれらのアクティブ素子およびスポットサイズ変換器を集積した素子にも同様に適用することが可能である。このように、本発明においては、スポットサイズ変換器付き光半導体装置において、素子抵抗を抑制しつつ光ファイバとの結合効率を改善し、高効率動作を実現することが可能となる。
【００６５】
ここで、実施例１乃至実施例６を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）
第１の下部クラッド層、第１の導波路コア層及び第１の第１上部クラッド層を順次積層した第１の積層構造からなるメサ状の導波路メサ部と、
前記導波路メサ部と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造からなるとともに、前記導波路メサ部から離れた側の先端部が前記第１の導波路コア層の幅より狭い或いは厚さが薄いスポットサイズ変換器となるメサ状のスポットサイズ変換器部と、
少なくとも前記スポットサイズ変換器部の両側に配置され、前記第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層を積層した第１のテラス構造と、
前記導波路メサ部の両側面のみを埋め込むとともに、前記スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層と
を有することを特徴とする光半導体装置。
（付記２）
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記導波路メサ部と前記第２のテラス構造との間隔が、前記スポットサイズ変換器部と前記第１のテラス構造との間隔の３倍以上であることを特徴とする付記１に記載の光半導体装置。
（付記３）
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記スポットサイズ変換器部と前記第１のテラス構造との間隔と前記導波路メサ部と前記第２のテラス構造との間隔が、前記スポット変換器部から前記導波路メサ部に向かって徐々に間隔が広がっているテーパ部を有することを特徴とする付記１に記載の光半導体装置。
（付記４）
前記導波路メサ部の両側に、テラス構造が存在しないことを特徴とする付記１に記載の光半導体装置。
（付記５）
前記スポットサイズ変換器部が、前記導波路メサ部の両側に光学的に且つモノリシックに結合されていることを特徴とする付記１乃至付記４のいずれか１に記載の光半導体装置。
（付記６）
前記第２上部クラッド層の下地層が、エッチングストップ層であることを特徴とする付記１乃至付記５のいずれか１に記載の光半導体装置。
（付記７）
前記導波路メサ部の少なくとも一部が、半導体レーザ、半導体光増幅器、フォトダイオード、或いは、半導体光変調器のうちの少なくとも一つに置き換えられていることを特徴とする付記１乃至付記６のいずれか１に記載の光半導体装置。
（付記８）
第１の下部クラッド層、第１の導波路コア層及び第１の第１上部クラッド層を順次積層した第１の積層構造と、
前記第１の積層構造と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造を形成する工程と、
前記第１の積層構造及び第２の積層構造上にエッチングストップ層及び第２上部クラッド層を積層する工程と、
前記第２上部クラッド層及び前記エッチングストップ層を順次エッチングして、少なくとも前記第２の積層構造の端面側の両側において幅の広いテラス構造を形成して、前記第１の積層構造及び前記第２の積層構造を露出させる工程と、
絶縁体膜をマスクとして前記第１の積層構造をメサ状に加工して導波路メサ部を形成するとともに、前記第２の積層構造をメサ状に加工してその先端部をスポットサイズ変換器とするスポットサイズ変換器部を形成する工程と、
前記導波路メサ部では前記絶縁体膜を残して両側面のみを埋込層で埋め込むと同時に、前記スポットサイズ変換器部では前記絶縁体膜を除去して両側面と頂部とを埋込層で埋め込む工程と
を有することを特徴とする光半導体装置の製造方法。
【符号の説明】
【００６６】
１ 下部クラッド層
２ 導波路コア層
３ 第１上部クラッド層
４ エッチングストップ層
５ 第２上部クラッド層
６ スポットサイズ変換器部
７ 導波路メサ部
８ テラス構造
９ 埋込層
１０ 凹部
２１ ｎ型ＩｎＰ基板
２２ ｎ型ＩｎＰバッファ層
２３ ＩｎＧａＡｓＰ回折格子層
２４ ｎ型ＩｎＰキャップ層
２５ 回折格子
２６ ＩｎＰバッファ層
２７ ＭＱＷ活性層
２８ ｐ型ＩｎＰクラッド層
２９ ＳｉＯ２マスク
３０ ＩｎＧａＡｓＰコア層
３１ ｉ型ＩｎＰクラッド層
３２ ｐ型ＩｎＰクラッド層
３３ エッチングストップ層
３４ ｉ型ＩｎＰクラッド層
４１ 下部クラッド層
４２ 上部クラッド層
４３ ＳｉＯ２マスク
４４ テラス
４５ ＳｉＯ２マスク
４６ 導波路メサ
４７ スポットサイズ変換器
４８ ＳｉＯ２マスク
４９ 半絶縁性ＩｎＰ埋込層
５０ 凹部
５１ ｎ側電極
５２ ｐ側電極
５３ 凹部
５４ ＩｎＧａＡｓ光吸収層
５５ ＩｎＧａＡｓＰコア層
６１ 下部クラッド層
６２ 導波路コア層
６３ 幅テーパ型スポットサイズ変換器
６４ 埋込層
６５ 厚さテーパ型スポットサイズ変換器
６６ 選択成長マスク
６７ 厚膜部
【特許請求の範囲】
【請求項１】
第１の下部クラッド層、第１の導波路コア層及び第１の第1上部クラッド層を順次積層した第１の積層構造からなるメサ状の導波路メサ部と、
前記導波路メサ部と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第1上部クラッド層を順次積層した第２の積層構造からなるとともに、前記導波路メサ部から離れた側の先端部が前記第１の導波路コア層の幅より狭い或いは厚さが薄いスポットサイズ変換器となるメサ状のスポットサイズ変換器部と、
少なくとも前記スポットサイズ変換器部の両側に配置され、前記第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層を積層した第１のテラス構造と、
前記導波路メサ部の両側面のみを埋め込むとともに、前記スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層と
を有することを特徴とする光半導体装置。
【請求項２】
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記導波路メサ部と前記第２のテラス構造との間隔が、前記スポットサイズ変換器部と前記第１のテラス構造との間隔の３倍以上であることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記スポットサイズ変換器部と前記第１のテラス構造との間隔と前記導波路メサ部と前記第２のテラス構造との間隔が、スポット変換器部から前記導波路メサ部に向かって徐々に間隔が広がっているテーパ部を有することを特徴とする請求項１に記載の光半導体装置。
【請求項４】
前記導波路メサ部の両側に、テラス構造が存在しないことを特徴とする請求項１に記載の光半導体装置。
【請求項５】
第１の下部クラッド層、第１の導波路コア層及び第１の第1上部クラッド層を順次積層した第１の積層構造と、
前記第１の積層構造と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造を形成する工程と、
前記第１の積層構造及び第２の積層構造上にエッチングストップ層及び第２上部クラッド層を積層する工程と、
前記第２上部クラッド層及び前記エッチングストップ層を順次エッチングして、少なくとも前記第２の積層構造の端面側の両側において幅の広いテラス構造を形成して、前記第１の積層構造及び前記第２の積層構造を露出させる工程と、
絶縁体膜をマスクとして前記第１の積層構造をメサ状に加工して導波路メサ部を形成するとともに、前記第２の積層構造をメサ状に加工してその先端部をスポットサイズ変換器とするスポットサイズ変換器部を形成する工程と、
前記導波路メサ部では前記絶縁体膜を残して両側面のみを埋込層で埋め込むと同時に、前記スポットサイズ変換器部では前記絶縁体膜を除去して両側面と頂部とを埋込層で埋め込む工程と
を有することを特徴とする光半導体装置の製造方法。
【請求項１】
第１の下部クラッド層、第１の導波路コア層及び第１の第1上部クラッド層を順次積層した第１の積層構造からなるメサ状の導波路メサ部と、
前記導波路メサ部と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第1上部クラッド層を順次積層した第２の積層構造からなるとともに、前記導波路メサ部から離れた側の先端部が前記第１の導波路コア層の幅より狭い或いは厚さが薄いスポットサイズ変換器となるメサ状のスポットサイズ変換器部と、
少なくとも前記スポットサイズ変換器部の両側に配置され、前記第２の積層構造と同じ積層構造の上に少なくとも第２上部クラッド層を積層した第１のテラス構造と、
前記導波路メサ部の両側面のみを埋め込むとともに、前記スポットサイズ変換器部の両側面及び頂部を埋め込む埋込層と
を有することを特徴とする光半導体装置。
【請求項２】
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記導波路メサ部と前記第２のテラス構造との間隔が、前記スポットサイズ変換器部と前記第１のテラス構造との間隔の３倍以上であることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記導波路メサ部の両側に配置され、前記第１の積層構造と同じ積層構造の上に少なくとも前記第２上部クラッド層を積層した第２のテラス構造を有し、
前記スポットサイズ変換器部と前記第１のテラス構造との間隔と前記導波路メサ部と前記第２のテラス構造との間隔が、スポット変換器部から前記導波路メサ部に向かって徐々に間隔が広がっているテーパ部を有することを特徴とする請求項１に記載の光半導体装置。
【請求項４】
前記導波路メサ部の両側に、テラス構造が存在しないことを特徴とする請求項１に記載の光半導体装置。
【請求項５】
第１の下部クラッド層、第１の導波路コア層及び第１の第1上部クラッド層を順次積層した第１の積層構造と、
前記第１の積層構造と光学的に且つモノリシックに結合し、前記第１の積層構造と同じ材料或いは異なった材料からなり、第２の下部クラッド層、第２の導波路コア層及び第２の第１上部クラッド層を順次積層した第２の積層構造を形成する工程と、
前記第１の積層構造及び第２の積層構造上にエッチングストップ層及び第２上部クラッド層を積層する工程と、
前記第２上部クラッド層及び前記エッチングストップ層を順次エッチングして、少なくとも前記第２の積層構造の端面側の両側において幅の広いテラス構造を形成して、前記第１の積層構造及び前記第２の積層構造を露出させる工程と、
絶縁体膜をマスクとして前記第１の積層構造をメサ状に加工して導波路メサ部を形成するとともに、前記第２の積層構造をメサ状に加工してその先端部をスポットサイズ変換器とするスポットサイズ変換器部を形成する工程と、
前記導波路メサ部では前記絶縁体膜を残して両側面のみを埋込層で埋め込むと同時に、前記スポットサイズ変換器部では前記絶縁体膜を除去して両側面と頂部とを埋込層で埋め込む工程と
を有することを特徴とする光半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１３−１１０３４６（Ｐ２０１３−１１０３４６Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５５９２５（Ｐ２０１１−２５５９２５）
【出願日】平成２３年１１月２４日（２０１１．１１．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２４日（２０１１．１１．２４）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]