光送信回路、光受信回路及び光結合型絶縁回路
【課題】光結合部の試験が容易な光送信回路、光受信回路及び光結合型絶縁回路を提供する。
【解決手段】アナログ信号をデジタル信号に変換するアナログデジタル変換回路と、クロックに基づく信号に前記アナログデジタル変換回路の出力を重畳して、平均デューティ比が０よりも大きくかつ１未満に符号化した送信信号を生成する符号化回路と、前記アナログ信号の入力レベルに応じて、前記送信信号または前記アナログ信号を出力する送信制御回路と、前記送信制御回路の出力を光信号に変換して出力する電気光変換素子と、を有する光送信回路と、前記光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を有する光受信回路と、を備えたことを特徴とする光結合型絶縁回路が提供される。
【解決手段】アナログ信号をデジタル信号に変換するアナログデジタル変換回路と、クロックに基づく信号に前記アナログデジタル変換回路の出力を重畳して、平均デューティ比が０よりも大きくかつ１未満に符号化した送信信号を生成する符号化回路と、前記アナログ信号の入力レベルに応じて、前記送信信号または前記アナログ信号を出力する送信制御回路と、前記送信制御回路の出力を光信号に変換して出力する電気光変換素子と、を有する光送信回路と、前記光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を有する光受信回路と、を備えたことを特徴とする光結合型絶縁回路が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光送信回路、光受信回路及び光結合型絶縁回路に関する。
【背景技術】
【０００２】
電気自動車やＦＡ機器など、大電力の電気機器と高感度の電子機器とが混在する環境においては、ノイズ耐量の大きな絶縁回路、例えば絶縁型増幅器が用いられる。フォトカプラなど光学的に信号を伝送する光結合型絶縁回路は、入出力間が電気的に完全に絶縁されるため、ノイズ耐量に優れる。
【０００３】
また、光結合型絶縁回路においては、アナログ信号の検出後にデジタル信号に変換して光伝送することにより、フォトカプラなどの非直線性を回避して高精度なアナログ信号情報の伝送が可能である。さらに、伝送路数を少なくするため、デジタル信号とクロックとを符号化して、フォトカプラなどで伝送する光結合型絶縁回路が提案されている（例えば、特許文献１参照）。
【０００４】
光結合型絶縁回路の光結合部については、規定された保証期間は、例えば温度やＬＥＤなどの発光素子の経年劣化が発生しても、正常に信号伝送されることを確かめる必要がある。そのための製品試験工程は、簡便な試験方法が望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３０３６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、光結合部の試験が容易な光送信回路、光受信回路及び光結合型絶縁回路を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、アナログ信号をデジタル信号に変換するアナログデジタル変換回路と、クロックに基づく信号に前記アナログデジタル変換回路の出力を重畳して、平均デューティ比が０よりも大きくかつ１未満に符号化した送信信号を生成する符号化回路と、前記アナログ信号の入力レベルに応じて、前記送信信号または前記アナログ信号を出力する送信制御回路と、前記送信制御回路の出力を光信号に変換して出力する電気光変換素子と、を備えたことを特徴とする光送信回路が提供される。
【０００８】
また、本発明の他の一態様によれば、平均デューティ比が０よりも大きくかつ１未満に符号化された光信号または平均デューティ比が０または１であるアナログ信号の光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して、再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて、前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を備えたことを特徴とする光受信回路が提供される。
【０００９】
また、本発明の他の一態様によれば、上記の光送信回路と、前記光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を有する光受信回路と、を備えたことを特徴とする光結合型絶縁回路が提供される。
【発明の効果】
【００１０】
本発明によれば、光結合部の試験容易な光送信回路、光受信回路及び光結合型絶縁回路が提供される。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る光送信回路及び光受信回路を含む光結合型絶縁回路の構成を例示するブロック図である。
【図２】本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
【図３】本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、論理値ローレベルをＬで表し、論理値ハイレベルをＨで表す。
【００１３】
図１は、本発明の実施形態に係る光送信回路及び光受信回路を含む光結合型絶縁回路の構成を例示するブロック図である。
図１に表したように、光結合型絶縁回路１は、光送信回路２及び光受信回路３を備える。
【００１４】
まず、光送信回路２について説明する。
光送信回路２は、アナログデジタル変換回路４、符号化回路５、発光素子駆動回路６、電気光変換素子７、送信制御回路８を備える。そして、アナログデジタル変換回路４、符号化回路５、発光素子駆動回路６、送信制御回路８を同じ半導体基板に形成して１チップ化した構造を備える。
【００１５】
アナログデジタル変換回路４は、入力されたアナログ信号をクロックで決まる標本化周期で標本化し、デジタル信号に変換する。アナログデジタル変換回路４は、入力されたアナログ信号を所望の精度でデジタル化し、例えばｎビット（ｎは正の整数）のデジタル信号として出力する。また、アナログデジタル変換回路４は、例えばΔΣＡＤＣ（デルタシグマ型アナログデジタル変換回路）を用いることができる。この場合、出力されるデジタル信号は低ビット、例えば１ビットのデータとなり、符号化回路５の構成が簡単になる。
【００１６】
アナログデジタル変換回路４の出力は、クロックに同期して、符号化回路５に入力される。
符号化回路５は、アナログデジタル変換回路４の出力のデジタル信号とクロックとを１つの伝送路の送信信号、例えば、ＰＷＭ信号に符号化する。すなわち、クロックにアナログデジタル変換回路４の出力を重畳した送信信号を生成する。送信信号は、平均デューティ比が０よりも大きくかつ１未満に符号化されている。なお、図示しないクロックは、同一半導体基板上のクロック発生回路（図示せず）または外部クロック回路（図示せず）により生成され、アナログデジタル変換回路４に供給される。このクロックにより、標本化周期が規定される。
【００１７】
アナログデジタル変換回路４の出力は、Ｌの連続からＨの連続まで任意の値を取り得る。しかし、符号化回路５の出力の送信信号は、後述するように光受信回路３において、再生デジタル信号と再生クロックとして復号される。そのため、符号化回路５は、送信信号からクロックを再生できるように符号化する。
【００１８】
そのため、送信信号の平均デューティ比Ｄは、符号化方式により定まる０と１との間の規定値内の値となり、０及び１にならない。また、クロックの再生を容易にするために、クロックの周期に対して、送信信号のＬまたはＨの連続する期間（ランレングス）が長くならないように符号化される。従って、送信信号の平均デューティ比Ｄの規定値は、０〜１の中央近傍の値となり、０または１近傍の値にはならない。
【００１９】
電気光変換素子７は、送信制御回路８の出力を光信号に変換して出力する。例えば、ＬＥＤなどの発光素子で構成される。
電気光変換素子７は、後述するように、送信制御回路８を介して、符号化回路５から出力される送信信号、または入力されたアナログ信号を光信号に変換する。
【００２０】
発光素子駆動回路６は、符号化回路５の出力の送信信号を入力して、送信制御回路８に出力する。なお、図１においては、電気光変換素子７としてＬＥＤが接続されており、発光素子駆動回路６が、ＬＥＤのカソード側から電流を吸い込む構成を例示している。しかし発光素子駆動回路６としては、例えばＬＥＤのアノード側に電流を流し込む構成とすることもできる。また、発光素子駆動回路６は、符号化回路５に含めることもできる。
【００２１】
送信制御回路８は、スイッチ素子９とスイッチ制御回路１０とを有する。スイッチ素子９は、発光素子駆動回路６の出力または入力されたアナログ信号を選択して出力する。スイッチ制御回路１０は、アナログ信号の入力レベルＶＩＮに応じて通常動作または光結合試験状態を判別してスイッチ素子９を制御する。
【００２２】
例えば、アナログデジタル変換回路４の入力レベルの最大値（入力フルスケール）ＶＩＮ＿ＭＡＸに対するアナログ信号の入力レベルＶＩＮに応じて、通常状態または光結合試験の状態に制御する。通常動作時は、アナログ信号の入力レベルは、ＶＩＮ＜ＶＩＮ＿ＭＡＸに制限される。このとき、スイッチ制御回路１０は、通常動作の状態として、発光素子駆動回路６を介して符号化回路５の出力を出力するように、スイッチ素子９を制御する。また、光結合試験時は、アナログ信号の入力レベルは、ＶＩＮ＞ＶＩＮ＿ＭＡＸに設定される。このとき、スイッチ制御回路１０は、光結合試験の状態として、入力されたアナログ信号を出力するように、スイッチ素子９を制御する。
【００２３】
従って、送信制御回路８は、通常動作の状態においては、発光素子駆動回路６を介して、符号化回路５の出力を電気光変換素子７に出力する。光結合試験の状態においては、入力されたアナログ信号を電気光変換素子７に出力する。
このように、光送信回路２においては、送信制御回路８により、アナログ信号の入力レベルＶＩＮに応じて、通常状態または光結合試験の状態に制御される。
【００２４】
また、光送信回路２の耐圧をＶＭＡＸとすると、ＶＩＮ＿ＭＡＸ＜ＶＭＡＸである。例えば、ΔΣＡＤＣ（デルタシグマ型アナログデジタル変換回路）の場合、入力レベルの最大値ＶＩＮ＿ＭＡＸは、内部の参照電圧ＶＲＥＦと等しい値となるが、参照電圧ＶＲＥＦはバンドギャップ電圧とアンプを用いて生成される。従って、電源電圧ＶＤＤに対して、ＶＲＥＦ＜ＶＤＤとなり、ＶＩＮ＿ＭＡＸ＜ＶＭＡＸが担保される。すなわち、通常動作の状態のときは、ＶＩＮ＜ＶＩＮ＿ＭＡＸ＝ＶＲＥＦ＜ＶＭＡＸとなる。光結合試験の状態のときは、ＶＩＮ＿ＭＡＸ＝ＶＲＥＦ＜ＶＩＮ＜ＶＭＡＸとなる。
【００２５】
従って、通常動作時には、入力されたアナログ信号は、アナログデジタル変換回路４により、サンプリング周期で標本化され、ｎビットのデジタル信号に変換される。例えば、ΔΣＡＤＣの場合、１ビットのデジタル信号に変換される。
【００２６】
その後、符号化回路５でデジタル信号とクロックとは１つの送信信号に符号化される。そして、符号化回路５の出力、すなわち送信信号は、送信制御回路８を介して、発光素子駆動回路６にて電気光変換素子７、例えばＬＥＤを駆動し、光信号として発出される。このとき、スイッチ素子９は、発光素子駆動回路６の出力を選択して出力しているので、送信制御回路８は、通常動作には影響を及ぼさない。
【００２７】
また、光結合試験時には、スイッチ素子９は、入力されるアナログ信号を出力しているので、発光素子駆動回路６の出力は、電気光変換素子７、例えばＬＥＤに到達しない。このとき、電気光変換素子７には、アナログ信号がそのまま入力されるため、電気光変換素子７には、光送信回路２に入力されるアナログ信号がそのまま入力される。従って、入力信号を制御することによって電気光変換素子７に流れる電流を制御することができる。
【００２８】
次に、光受信回路３について説明する。
光受信回路３は、光電気変換回路１１、復号回路１２、出力バッファ１３、受信制御回路１４を備える。そして、これらを同じ半導体基板に形成して１チップ化した構造を備える。
【００２９】
光電気変換回路１１は、受光した光信号を電気信号に変換し、受信信号として出力する。光電気変換回路１１は、光信号を受光するＰＤなどの受光素子１１ａと、受光素子１１ａから出力される電流を電圧に変換して出力するトランスインピーダンス型増幅回路１１ｂとを有する。
復号回路１２は、光電気変換回路１１の出力、すなわち受信信号から、クロックを再生するクロック再生回路１２ａと、アナログデジタル変換回路４の出力を再生するデータ復号回路１２ｂで構成される。すなわち、復号回路１２は、再生デジタル信号と再生クロックを出力する。なお、光送信回路２のアナログデジタル変換回路４がΔΣＡＤＣの場合、再生デジタル信号は、１ビットのデジタル信号となり、再生デジタル信号をローパスフィルタに通して、再生アナログ信号として出力することもできる。なお、クロック再生回路１２ａは、例えばＤＬＬ、ＰＬＬなどにより構成される。
【００３０】
出力バッファ１３は、出力負荷を駆動するための回路であり、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫを出力する。復号化回路１２の入出力及び出力バッファ１３の入力は、受信制御回路１４により制御される。
受信制御回路１４は、光電気変換回路１１の出力の平均デューディ比に応じて、復号化回路１２の出力または光電気変換回路１１の出力を選択して出力する。
【００３１】
すなわち、受信制御回路１４は、光電気変換回路１１の出力の平均デューティ比が判定値（しきい値）内のときは、光電気変換回路１１の出力を復号化回路１２を介して出力バッファ１３に出力する。また、光電気変換回路１１の出力の平均デューティ比が判定値（しきい値）内にないときは、光電気変換回路１１の出力を出力バッファ１３に出力する。
【００３２】
ここで、光電気変換回路１１の出力の平均デューティ比は、光電気変換回路１１の出力、すなわち受信信号のデューティ比の時間平均であり、例えば受信信号をローパスフィルタに通すことにより得られる。ローパスフィルタのカットオフ周波数により平均する時間を設定することができる。
【００３３】
また、判定値とは、符号化回路５の出力の送信信号の平均デューティ比Ｄの規定値を、電気光変換素子７及び光電気変換回路１１のパルス幅歪み量で補正した値である。しきい値とは、判定値の上限値及び下限値である。上記のとおり符号化回路５の出力の送信信号の平均デューティ比Ｄの規定値は、光送信回路２の符号化方式により定まる値である。また、パルス幅歪み量とは、送信信号と光電気変換回路１１の出力、すなわち受信信号とにおける、Ｈの期間の差であり、デューティ比の変化量である。
【００３４】
受信制御回路１４は、スイッチ素子１５、１６とスイッチ制御回路１７とを有する。
スイッチ素子１５は、光電気変換回路１１の出力を復号化回路１２またはスイッチ素子１６に出力する。スイッチ素子１６は、復号化回路１２の出力またはスイッチ素子１５を介して光電気変換回路１１の出力を出力する。スイッチ素子１５、１６は、スイッチ制御回路１７により制御される。
【００３５】
スイッチ制御回路１７は、光電気変換回路１１の出力の平均デューティ比に応じて、スイッチ素子１５、１６を制御する。すなわち、平均デューティ比が判定値内のときは、光電気変換回路１１の出力が復号化回路１２に入力され、復号化回路１２の出力が出力バッファ１３に入力されるようにスイッチ素子１５、１６を制御する。また、平均デューティ比が判定値内にないときは、光電気変換回路１１の出力が出力バッファ１３に入力されるようにスイッチ素子１５、１６を制御する。
【００３６】
上記の平均デューティ比が判定値内にないときの光電気変換回路１１の出力は、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫのいずれに出力してもよい。以下では、再生クロックＣＬＫに出力するものとして説明する。
【００３７】
そして、光結合型絶縁回路１は、光送信回路２と光受信回路３とを備える。光送信回路２と光受信回路３とは、それぞれ半導体基板に形成され、これらを１つのデバイスとしてパッケージングした構造を備える。光送信回路２の接地と光受信回路３の接地とは独立しているため、光結合型絶縁回路１の入出力は、電気的には絶縁される。
【００３８】
また、光送信回路２の電気光変換素子７と、光受信回路３の光電気変換回路１１とは、光信号で結合されている。すなわち、光結合部１８は、電気光変換素子７と、受光素子１１ａ及びトランスインピーダンス型増幅回路１１ｂを有する光電気変換回路１１とから構成される。
【００３９】
光電気変換回路１１の受光素子１１ａに到達する光信号の光強度ＰＯは、種々の原因により変化する。例えば、温度、発光素子の経年変化などにより変化する。
例えば、電気光変換素子７の発光素子がＬＥＤ、受光素子がＰＤの場合、ＰＤが受光する光強度ＰＯは、（１）式のように定式化できる。
【００４０】
【数１】
【００４１】
ここで、Ｉｆ（Ａ）はＬＥＤに流れる電流、η（Ｗ／Ａ）はＬＥＤの発光効率、ＣＥ（％）はＬＥＤとＰＤとの結合効率である。
【００４２】
例えば、ＬＥＤに流れる電流Ｉｆは、ＩＣプロセスのばらつきの影響を受ける。また、発光効率ηは高温状態、及び経年劣化により低下する。結合効率ＣＥは、アセンブリやモールド及び樹脂の経年変化等のばらつきの影響を受ける。このため、受光素子１１ａに到達する光強度ＰＯは様々な値となり得る。
【００４３】
光受信回路３に誤りなく信号を伝送させるためには、受光素子１１ａに到達する光強度ＰＯをある値以上にする必要がある。受光素子１１ａの変換効率をＳｅ（Ａ／Ｗ）、光受信回路３が誤りなく動作させるのに必要な入力電流をＩＩＮ（Ａ）とすると、（２）式で表されるような関係が必要になる。
【００４４】
【数２】
【００４５】
（２）式を満たさない場合、誤りなく光伝送を行うことができないため、試験工程において、光結合部１８を試験する必要がある。光結合部１８の試験は、温度やＬＥＤ経年劣化等が発生しても、誤りなく光伝送を行うことができるのを確かめるのが目的である。なお、ここで「誤りなく光伝送を行う」とは、送信信号の符号誤り率が十分に小さいことを意味している。
【００４６】
試験工程では、簡便な試験方法が望ましい。簡便な試験方法として、温度変化や経年劣化による光強度変化を模擬して、光送信回路２から光受信回路３にデータ伝送ができるかを試験する方法がある。すなわち、電気光変換素子７の電流を外部から強制的に制御して、光電気変換回路１１の出力を測定する方法である。すなわち、電気光変換素子７に通常動作時よりも小さい電流を流して、光電気変換回路１１の出力が規格値以内の製品のみを出荷する方法である。なお、上記の試験工程は直流的に行われるのが望ましい。
【００４７】
本発明の実施形態に係る光結合型絶縁回路１の光送信回路２においては、上記のとおり、入力されるアナログ信号の入力レベルに応じて、通常動作または光結合試験の状態になる。例えば、アナログ信号の入力レベルＶＩＮ＜ＶＩＮ＿ＭＡＸのときには通常動作の状態になり、アナログ信号の入力レベルＶＩＮ＞ＶＩＮ＿ＭＡＸのときには光結合試験の状態になる。ここで、ＶＩＮ＿ＭＡＸはアナログデジタル変換回路４の入力レベルの最大値である。
【００４８】
上記のとおり、通常動作時においては、送信信号の平均デューティ比Ｄは、符号化方式により定まる規定値内の値となる。また、光結合試験時は、入力されるアナログ信号は直流的なため、平均デューティ比Ｄは、０または１となる。
光受信回路３においては、光電気変換回路１１の出力、すなわち受信信号の平均デューティ比に応じて、通常動作または光結合試験の状態へ制御される。受信信号の平均デューティ比が、判定値内か否かにより、通常動作または光結合試験の状態へ自動的に制御される。
【００４９】
従って、光結合型絶縁回路１の入力レベルを光結合試験時のレベルに設定することにより、光送信回路２は、光結合試験の状態になり、直流的なアナログ信号を出力することができる。そのとき、光受信回路３は、光電気変換回路１１の出力の平均デューティ比が判定値内にならないため、光結合試験の状態へ制御される。すなわち、光電気変換回路１１の出力がそのまま出力される。
【００５０】
このように、光結合試験の状態においては、光結合型絶縁回路１に入力されたアナログ信号に応じて電気光変換素子７が応答し、光電気変換回路１１の出力が、出力バッファ１３を介してそのまま出力される。光結合型絶縁回路１の出力は、入力されたアナログ信号に対して、直流的な出力となる。
【００５１】
従って、入力電流を制御することによって電気光変換素子７に流れる電流を制御することができる。また、光結合型絶縁回路１の出力電圧から、そのときの光電気変換回路１１の出力電圧を調べて、規格値以内か検査することができる。この光結合試験は、直流的に行うことができる。
【００５２】
光結合型絶縁回路１の入力レベルが通常動作時のレベルの場合、光送信回路２は、通常動作の状態になる。通常動作の状態においては、入力されたアナログ信号はデジタル信号に変換され、クロックとともに符号化が行われて、電気光変換素子７により光信号として発出される。
【００５３】
このとき、光受信回路３は、光電気変換回路１１の出力の平均デューティ比が判定値内のため、通常動作の状態へ制御される。
このように、本発明の実施形態に係る光結合型絶縁回路１の光受信回路３においては、光結合試験または通常動作への制御は、光電気変換回路１１の出力の平均デューティ比に応じて、受信制御回路１４により自動的に行われる。
【００５４】
例えば、送信制御回路８を用いない場合、電気光変換素子７の電流を外部から強制的に制御することができない。そのため、上記試験方法の直流試験に適さない。すなわち、光送信回路２にある符号化回路５は、エッジパルス信号及びＰＷＭ信号を出力するが直流動作をすることができないため、製品試験工程において上記の試験を実施することができない。
【００５５】
また、受信制御回路１４を用いない場合、光受信回路３においては、まず、光送信回路２が通常動作の状態か、光結合試験の状態かを判別する必要がある。上記のとおり、光送信回路２においては、入力レベルにより動作状態を外部から変更することができるが、光受信回路３の動作状態を外部で制御することは、一般的には難しい。
【００５６】
すなわち、通常動作の場合、光受信回路３においては、出力バッファ１３から出力される再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫは、ともにデジタルの信号である。そのため、両信号の電位は、光受信回路３の最低電位から最高電位、すなわち電源電圧ＶＤＤまで変化する。
従って、光受信回路３の動作モードを外部で制御しようとすると、電源電圧ＶＤＤ以上、耐圧ＶＭＡＸ以下の電圧が出力バッファ１３に入力されたときに、光結合試験の状態にする必要がある。
【００５７】
上記のように、外部信号を用いて光受信回路３の動作状態を制御する場合、電源電圧ＶＤＤと耐圧ＶＭＡＸ及び制御電圧ＶＣＮＴとは、ＶＤＤ＜ＶＣＮＴ＜ＶＭＡＸを満足する必要がある。しかし、左記の耐圧ＶＭＡＸを満足するためには微細なプロセスを使用することができず、半導体回路のコスト上昇を招く。そのため、光受信回路３の動作状態を外部で制御することは、一般的には難しい。
【００５８】
これに対して、本発明の実施形態に係る光結合型絶縁回路１においては、光受信回路３は受信制御回路１４を有し、受光した光信号から動作状態を自動的に決定することができる。
従って、本発明の実施形態に係る光結合型絶縁回路１によれば、容易に光結合部１８、すなわち電気光変換素子７と受光素子１１ａとの光結合部分の試験を行うことができる。
なお、上記のとおり、アナログデジタル変換回路４としてΔΣＡＤＣを用いた場合は、再生デジタル信号ＶＯＵＴをローパスフィルタに通すことにより、再生アナログ信号として出力することもできる。
【００５９】
図２は、本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
図２に表したように、光送信回路２Ａは、アナログデジタル変換回路４Ａ、符号化回路５、発光素子駆動回路６、電気光変換素子７、送信制御回路８Ａを備える。そして、アナログデジタル変換回路４Ａ、符号化回路５、発光素子駆動回路６、送信制御回路８Ａは同じ半導体基板に形成して１チップ化した構造を備える。
【００６０】
すなわち、光送信回路２Ａは、図１に表した光送信回路２のアナログデジタル変換回路４及び送信制御回路８を、それぞれアナログデジタル変換回路４Ａ及び送信制御回路８Ａに置き換えた構成である。符号化回路５、発光素子駆動回路６、電気光変換素子７については、図１に表した光送信回路２と同様である。
【００６１】
アナログデジタル変換回路４Ａは、正相及び逆相入力を有する差動入力の構成である点が図１に表したアナログデジタル変換回路４と異なる。
送信制御回路８Ａは、スイッチ素子９とスイッチ制御回路１０とを有する。スイッチ素子９は、発光素子駆動回路６の出力またはアナログ信号の逆相入力を出力する。スイッチ制御回路１０は、アナログ信号の正相入力の入力レベルＶＩＮ＋に応じてスイッチ素子９を制御する。
【００６２】
例えば、アナログ信号の正相入力レベルＶＩＮ＋＜ＶＩＮ＿ＭＡＸのときには通常動作、アナログ信号の正相入力レベルＶＩＮ＋＞ＶＩＮ＿ＭＡＸのときには光結合試験の状態になるように制御することができる。ここで、ＶＩＮ＿ＭＡＸはアナログデジタル変換回路４Ａの入力レベルの最大値（フルスケール）である。
送信制御回路８Ａは、通常動作時においては発光素子駆動回路６の出力を、光結合試験時においてはアナログ信号の逆相入力を、それぞれ選択して電気光変換素子７に出力する。
【００６３】
従って、通常動作時には、入力されたアナログ信号は、アナログデジタル変換回路４Ａによりデジタル信号に変換され、符号化回路５により、クロック信号にアナログデジタル変換回路４Ａの出力を重畳した送信信号に符号化される。そして、符号化回路５の出力、すなわち送信信号は、送信制御回路８Ａを介して、発光素子駆動回路６にて電気光変換素子７、例えばＬＥＤを駆動し、光信号として発出される。このとき、スイッチ素子９は、発光素子駆動回路６の出力を選択して出力しているので、送信制御回路８Ａは、通常動作には影響を及ぼさない。
【００６４】
また、光結合試験時には、スイッチ素子９は、アナログ信号の逆相入力を選択して出力しているので、発光素子駆動回路６の出力は、電気光変換素子７、例えばＬＥＤに到達しない。このとき、電気光変換素子７には、逆相入力側から吸い込まれる電流が流れる。従って、逆相入力電流を制御することによって電気光変換素子７に流れる電流を制御することができる。
【００６５】
光送信回路２Ａにおいては、差動入力の構成のため、光結合試験時の電気光変換素子７の電流制御が容易となる。
従って、光送信回路２Ａを用いて、光結合型絶縁回路１Ａを構成することができる。
【００６６】
光結合型絶縁回路１Ａは、光送信回路２Ａと光受信回路３とを備える。ここで、光受信回路３については、図１に表した光受信回路３と同様である。光送信回路２Ａと光受信回路３とは、それぞれ半導体基板に形成され、これらを１つのデバイスとしてパッケージングした構造を備える。光送信回路２Ａの接地と光受信回路３の接地とは独立しているため、光結合型絶縁回路１Ａの入出力は、電気的には絶縁される。
【００６７】
また、光送信回路２Ａの電気光変換素子７と、光受信回路３の光電気変換回路１１とは、光結合部１８で結合されている。
【００６８】
光結合試験時及び通常動作時に電気光変換素子７からそれぞれ発出される光信号は、光送信回路２と同様である。
アナログ信号の正相入力レベルＶＩＮ＋を光結合試験時のレベル、例えば、ＶＩＮ＋＞ＶＩＮ＿ＭＡＸとすることにより、光結合試験の状態に制御することができる。また、通常動作時のレベル、例えば、ＶＩＮ＋＜ＶＩＮ＿ＭＡＸとすることにより、通常動作の状態に制御することができる。光受信回路３は、上記のとおり通常動作、または光結合試験の状態へ自動的に制御される。
【００６９】
光結合試験の状態においては、光結合型絶縁回路１の逆相入力が、電気光変換素子７に接続され、光受信回路３の光電気変換回路１１を介してそのまま出力される。例えば、再生クロックＣＬＫに出力される。光結合試験の状態においては、光結合型絶縁回路１の出力は、入力されたアナログ信号に対して、直流的な出力となる。
【００７０】
従って、逆相入力電流を制御することによって電気光変換素子７に流れる電流を制御することができる。また、光結合型絶縁回路１の逆相入力電流と、そのときの光電気変換回路１１の出力電圧を調べて、規格値以内か検査することができる。この光結合試験は、直流的に行うことができる。例えば、ＬＥＤに通常動作の状態より小さな電流を流し、ＬＥＤ発光強度が低い場合でも良好に光結合するか、試験をすることができる。すなわち、温度上昇や経年劣化等により、ＬＥＤ発光効率が低下しても動作するか、製品試験を行うことができる。
【００７１】
通常動作の状態においては、入力されたアナログ信号はデジタル信号に変換され、クロックとともに符号化され、電気光変換素子７により光信号として発出される。
また、この光信号を受光した光受信回路３は、通常動作の状態へ自動的に制御され、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫを出力する。なお、上記のとおり、ローパスフィルタを用いて再生デジタル信号ＶＯＵＴを平滑化して、再生アナログ信号を出力してもよい。
【００７２】
本発明の実施形態に係る光結合型絶縁回路１Ａによれば、正相入力のレベルＶＩＮ＋により、通常動作の状態と光結合試験の状態とに切り替えることができ、容易に光結合部１８の試験を行うことができる。
また光結合型絶縁回路１Ａにおいては、差動入力の構成のため、光結合試験時の電気光変換素子７の電流制御がより容易となる。
【００７３】
なお、上記の説明では正相入力のレベルＶＩＮ＋により送信制御回路８Ａのスイッチ制御回路１０を制御している。しかし、逆相入力のレベルＶＩＮ−によりスイッチ制御回路１０を制御して、スイッチ素子９を介して正相入力を電気光変換素子７に入力してもよい。
【００７４】
上記のとおり、光受信回路３、３Ａは、光電気変換回路１１の出力の平均デューディ比に応じて通常動作または光結合試験の状態へ制御される。そのため、送信信号の平均デューティ比Ｄが適切な値になるような符号化方式が望ましい。
アナログデジタル変換回路４、４Ａから出力されるデジタル信号に依存して、符号化回路５の出力、すなわち送信信号の平均デューティ比Ｄは変化する。
【００７５】
アナログデジタル変換回路４、４Ａとして、例えば、１ビットのデータを出力するΔΣＡＤＣを用いる場合について説明する。すなわち、ΔΣＡＤＣの出力のデジタル信号は、ＨまたはＬの１ビットである。
符号化回路５の符号化方式を、標本化周期においてデジタル信号がＨまたはＬのとき、デューティ比Ｄ１またはＤ２のパルスにそれぞれ変換するものとする。また、光結合部１８におけるパルス幅歪み量をΔｔｐとする。すなわち、光結合部１８に入力されたデジタルデータのＨの期間が、光結合部１８の出力においてパルス幅歪み量Δｔｐだけ変化するとする。
【００７６】
上記の場合、デジタル信号がすべてＨのときに、光結合部１８の出力の平均デューディ比ＤＨは、（３）式となる。
【数３】
【００７７】
また、デジタル信号がすべてＬのときに、光結合部１８の出力の平均デューディ比ＤＬは、（４）式となる。
【数４】
【００７８】
従って、光結合部１８の出力、すなわち受信信号の平均デューディ比は、（３）〜（４）式のＤｌ〜ＤＨの間の値になる。
例えば、Ｄ１＝２５％、Ｄ２＝７５％のパルスで符号化する場合、パルス幅歪み量Δｔｐ＝０としても、平均デューティ比は、２５〜７５％になる。さらに、クロックの周波数（標本化周波数）ｆＳ＝１０ＭＨｚとして、パルス幅歪み量Δｔｐ＝±１０ｎｓと仮定すると、平均デューティ比は、１５〜８５％になる。
【００７９】
光結合部１８の出力の平均デューディ比を判定するために、上記の平均デューティ比の信号をローパスフィルタに通過させる。上記の場合、ローパスフィルタの出力は、０．１５ＶＤＤ〜０．８５ＶＤＤなり、アナログデジタル変換回路４、４Ａの出力パターンによって大きく変動することが分かる。ここで、ＶＤＤは、電源電圧である。
【００８０】
従って、光受信回路３の受信制御回路１４における、平均デューティ比の判定値は、０．１５ＶＤＤ〜０．８５ＶＤＤとなる。光受信回路３は、平均デューティ比が判定値内の場合、すなわち０．１５ＶＤＤ〜０．８５ＶＤＤの場合は、通常動作の状態になる。また平均デューティ比が判定値内でない場合、すなわち０．１５ＶＤＤ未満の場合、及び０．８５ＶＤＤを越えている場合は、光結合試験の状態になる。
【００８１】
一方、受信制御回路１４は、消費電力・面積の関係より、アナログ回路ではなくデジタル回路で構成されることが望ましい。しかし、しきい値が０．１５ＶＤＤ〜０．８５ＶＤＤ内にない場合のデジタル回路となると面積が大きくなり、コスト的に不利になる。従って、アナログデジタル変換回路４、４Ａの出力のデジタル信号に平均デューティ比Ｄが依存しない符号化方式が望ましい。
【００８２】
デジタル信号のデータパターンに対して平均デューティ比Ｄが変動しない符号化方式として、例えば、マンチェスタ符号による符号化方式が考えられる。この符号化方式では、標本化周期に入力されるデジタル信号がＨのとき、標本化周期の前半でＨ、後半でＬとなる信号ＨＬを割り当てる。また、デジタル信号がＬのとき、上記の信号ＨＬを反転した、標本化周期の前半でＬ、後半でＨとなる信号ＬＨを割り当てる。
【００８３】
上記の信号ＨＬ、ＬＨは、ともにデューティ比が５０％であり、伝送速度は倍になるが、平均デューティ比Ｄは、データパターンに依存せず５０％となる。ここで、標本化周期は、標本化周波数＝クロックの周波数ｆＳとして、１／ｆＳである。
【００８４】
従って、マンチェスタ符号を用いたときの光結合部１８の出力の平均デューティ比は、５０±Δｔｐ×ｆＳ×１００％となる。例えば、上記の数値例を当てはめると、平均デューティ比は４０〜６０％となり、受信制御回路１４のスイッチ制御回路１７をデジタル回路で構成することが容易となる。
【００８５】
しかし、復号化回路１２において、光結合部１８の出力、すなわち受信信号から再生クロックを再生する場合に、受信信号の立上がりを用いる場合は、上記のマンチェスタ符号は不適である。
【００８６】
図３は、本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
図３に表したように、光送信回路２Ｂは、アナログデジタル変換回路４Ａ、符号化回路５Ａ、発光素子駆動回路６、電気光変換素子７、送信制御回路８Ａ、スクランブル信号生成回路１９を備える。そして、光送信回路２Ｂは、アナログデジタル変換回路４Ａ、符号化回路５Ａ、発光素子駆動回路６、送信制御回路８Ａ、スクランブル信号生成回路１９を同じ半導体基板に形成して１チップ化した構造を備える。
【００８７】
すなわち、光送信回路２Ｂは、図２に表した光送信回路２Ａの符号化回路５を符号化回路５Ａに置き換え、さらにスクランブル信号生成回路１９を追加した構成である。アナログデジタル変換回路４Ａ、発光素子駆動回路６、電気光変換素子７、送信制御回路８Ａについては、図２に表した光送信回路２Ａと同様である。
【００８８】
スクランブル信号生成回路１９は、スクランブル信号、すなわち標本化周期に同期してＨまたはＬを出力する回路である。例えば、クロックの立上がりに同期した交番信号、またはクロックにより生成される擬似ランダム信号（ＰＲＢＳ、Pseudo Random Binary bit Sequence）を出力する。
符号化回路５Ａは、アナログデジタル変換回路４Ａの出力及びスクランブル信号生成回路１９の出力の２つの情報に応じて送信信号を生成する回路である。
【００８９】
アナログデジタル変換回路４Ａとして、例えば、１ビットのデータを出力するΔΣＡＤＣを用いる場合について説明する。ΔΣＡＤＣの出力のデジタル信号は、ＨまたはＬの１ビットである。
符号化回路５Ａは、スクランブル信号及びΔΣＡＤＣの出力の２ビットデータを、クロックに同期したパルス幅のデューティ比がそれぞれＷ１、Ｗ２、Ｗ３、Ｗ４の４種のパルスに符号化するＰＷＭエンコーダである。送信信号は、クロックに基づく信号に、ΔΣＡＤＣの出力とさらにスクランブル信号とが重畳された信号となる。
表１は、符号化回路５Ａの入出力の真理値表である。なお、復号も表１に表した真理値表に基づいて行うことができる。
【００９０】
【表１】
【００９１】
ここで、ΔΣＡＤＣの出力のデジタル信号がＨになる確率をｘ、スクランブル信号がＨになる確率をｙとおくと、符号化回路５Ａの出力の平均デューティ比Ｄ＝Ｄ（ｘ、ｙ）は、（５）式となる。
【００９２】
【数５】
【００９３】
（５）式から、平均デューティ比Ｄは、ΔΣＡＤＣの出力のデジタル信号がＨになる確率ｘに依存する形となっている。平均デューティ比Ｄが、確率ｘに依存しないためには、（６）式を満足する必要がある。
【００９４】
【数６】
【００９５】
従って、確率ｙのスクランブル信号に対して、（６）式の関係を満たすパルス幅のデューティ比Ｗ１、Ｗ２、Ｗ３、Ｗ４の組合せに設定すれば、平均デューティ比Ｄは確率ｘに依存しない。
さらに、スクランブル信号の確率ｙが変化した場合に、符号化回路５Ａに与える影響を最小にするためには、（７）式を最小にする必要がある。
【００９６】
【数７】
【００９７】
従って、（６）式の関係を満たし、さらに望ましくは、（７）式が最小になるように、パルス幅のデューティ比Ｗ１、Ｗ２、Ｗ３、Ｗ４の組合せを用いれば、ΔΣＡＤＣの出力がいかなる場合であっても、符号化回路５Ａの出力の平均デューティ比Ｄは一定値に保たれる。
【００９８】
ここで、（６）式を満たすパルス幅のデューディ比について具体例を挙げて説明する。
例えば、スクランブル信号のＨ、Ｌの発生確率をそれぞれ５０％、すなわちｘ＝０．５とし、パルス幅のデューティ比をそれぞれＷ１＝２０％、Ｗ２＝４０％、Ｗ３＝８０％、Ｗ４＝６０％とすると、（６）式の関係を満たす。
従って、この組合せにより、ΔΣＡＤＣの出力がいかなる状態でも、符号化回路５Ａの出力の平均デューティ比Ｄは一定値に保たれる。この一定値に保たれる平均デューティ比Ｄ＝Ｄ（ｘ、ｙ）は、（５）式を変形して、（８）式のように求められる。
【００９９】
【数８】
【０１００】
（８）式より、符号化回路５Ａの出力の平均デューティ比Ｄは、スクランブル信号のＨの確率ｙと、パルス幅のデューティ比Ｗ１、Ｗ３とによってのみ決まる。上記の数値例の場合、（８）式は５０％となるので、符号化回路５Ａの出力の平均デューティ比Ｄは、５０％の一定値に保たれる。従って、上記のマンチェスタ符号を用いた場合と同等の効果が得られる。
【０１０１】
なお、上記に例示したパルス幅のデューディ比をＷ１＝２０％、Ｗ２＝４０％、Ｗ３＝８０％、Ｗ４＝６０％の設定の場合、最小パルス幅は、クロックの２０％になる。符号化回路５Ａ及び復号回路１２を、例えば同期式回路で構成すると、動作速度はクロックの５場合になる。
【０１０２】
パルス幅のデューティ比をＷ１＝Ｗ３＝０．５として、Ｗ２＋Ｗ４＝１に設定しても、（６）式の関係を満たす。例えば、Ｗ２＝０．２５、Ｗ４＝０．７５とすることができる。この設定の場合は、ΔΣＡＤＣの出力がＬのとき、デューディ比が５０％のパルスに符号化される。また、ΔΣＡＤＣの出力がＨのとき、スクランブル信号のＬまたはＨに応じてデューディ比がそれぞれ２５％、７５％のパルスに符号化される。
【０１０３】
パルス幅のデューディ比をＷ１＝Ｗ３＝０．５、Ｗ２＝０．２５、Ｗ４＝０．７５に設定した場合も、上記のとおり、（６）式の関係を満たすため、ΔΣＡＤＣの出力のいかなる状態でも、符号化回路５Ａの出力の平均デューディ比Ｄは５０％の一定値に保たれる。さらに、この設定の場合は、最小パルス幅がクロックの２５％になる。そのため、符号化回路５Ａ及び復号回路１２の動作速度は、クロックの４倍に低減される。
【０１０４】
なお、上記のとおり、スクランブル信号は、クロックの立上がりに同期した交番信号、またはクロックにより生成される擬似ランダム信号を用いることができる。例えば、スクランブル信号生成回路１９は、１クロックごとに出力が反転するＴＦＦ（Togle-Flip Flop）、またはｍ個（ｍは２以上の整数）のＦＦ（Flip Flop）を用いた疑似ランダム信号発生回路により構成できる。
ΔΣＡＤＣの出力がＨ、Ｌの繰り返しになる場合などを考慮すると、スクランブル信号としては交番信号よりも擬似ランダム信号がより望ましい。ただし、二次以上のΔΣＡＤＣを用いている場合はこの限りではない。
【０１０５】
光結合型絶縁回路１Ｂは、光送信回路２Ｂと光受信回路３とを備える。ここで、光受信回路３については、図１に表した光受信回路３と同様である。光送信回路２Ｂと光受信回路３とは、それぞれ半導体基板に形成され、これらを１つのデバイスとしてパッケージングした構造を備える。光送信回路２Ｂの接地と光受信回路３の接地とは独立しているため、光結合型絶縁回路１Ｂの入出力は、電気的には絶縁される。
【０１０６】
また、光送信回路２Ｂの電気光変換素子７と、光受信回路３の光電気変換回路１１とは、光信号で結合されている。すなわち、光結合型絶縁回路１Ｂの入出力は、光結合部１８の光信号により結合される。
【０１０７】
電気光変換素子７から発出される光信号は、光送信回路２、２Ａと同様である。
アナログ信号の正相入力レベルＶＩＮ＋に応じて光送信回路２Ｂを通常動作の状態または光結合試験の状態に制御することができる。光受信回路３は、通常動作の状態または光結合試験の状態へ自動的に制御される。
【０１０８】
光結合試験の状態においては、光結合型絶縁回路１の逆相入力が、電気光変換素子７に接続され、光受信回路３の光電気変換回路１１を介してそのまま出力される。例えば、再生クロックＣＬＫに出力される。光結合試験の状態においては、光結合型絶縁回路１の出力は、入力されたアナログ信号に対して、直流的な出力となり、光結合試験を直流的に行うことができる。
【０１０９】
通常動作の状態においては、入力されたアナログ信号はデジタル信号に変換され、クロックとともに符号化されて、電気光変換素子７により光信号として発出される。
また、この光信号を受光した光受信回路３は、通常動作の状態へ自動的に制御され、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫを出力する。なお、上記のとおりローパスフィルタを用いて出力デジタル信号を平滑化して、再生アナログ信号を出力してもよい。
【０１１０】
本発明の実施形態に係る光結合型絶縁回路１Ｂによれば、正相入力のレベルＶＩＮ＋により、通常動作の状態と光結合試験の状態とに切り替えることができ、容易に光結合部１８の試験を行うことができる。
また、光結合型絶縁回路１Ｂにおいては、通常動作の状態における符号化回路５Ａの出力の平均デューティ比Ｄは一定値に保たれる。そのため、光受信回路３において平均デューティ比の判定値としては、狭い範囲の値を設定することができ、光受信回路３の受信制御回路１４の構成が容易となる。
【０１１１】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
【符号の説明】
【０１１２】
１、１Ａ、１Ｂ 光結合型絶縁回路
２、２Ａ、２Ｂ 光送信回路
３ 光受信回路
４、４Ａ アナログデジタル変換回路
５、５Ａ 符号化回路
６ 発光素子駆動回路
７ 電気光変換素子
８、８Ａ 送信制御回路
９、１５、１６ スイッチ素子
１０、１７ スイッチ制御回路
１１ 光電気変換回路
１１ａ 受光素子
１１ｂ トランスインピーダンス型増幅回路
１２ 復号回路
１２ａ クロック再生回路
１２ｂ データ復号回路
１３ 出力バッファ
１４ 受信制御回路
１８ 光結合部
１９ スクランブル信号生成回路
【技術分野】
【０００１】
本発明は、光送信回路、光受信回路及び光結合型絶縁回路に関する。
【背景技術】
【０００２】
電気自動車やＦＡ機器など、大電力の電気機器と高感度の電子機器とが混在する環境においては、ノイズ耐量の大きな絶縁回路、例えば絶縁型増幅器が用いられる。フォトカプラなど光学的に信号を伝送する光結合型絶縁回路は、入出力間が電気的に完全に絶縁されるため、ノイズ耐量に優れる。
【０００３】
また、光結合型絶縁回路においては、アナログ信号の検出後にデジタル信号に変換して光伝送することにより、フォトカプラなどの非直線性を回避して高精度なアナログ信号情報の伝送が可能である。さらに、伝送路数を少なくするため、デジタル信号とクロックとを符号化して、フォトカプラなどで伝送する光結合型絶縁回路が提案されている（例えば、特許文献１参照）。
【０００４】
光結合型絶縁回路の光結合部については、規定された保証期間は、例えば温度やＬＥＤなどの発光素子の経年劣化が発生しても、正常に信号伝送されることを確かめる必要がある。そのための製品試験工程は、簡便な試験方法が望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３０３６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、光結合部の試験が容易な光送信回路、光受信回路及び光結合型絶縁回路を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、アナログ信号をデジタル信号に変換するアナログデジタル変換回路と、クロックに基づく信号に前記アナログデジタル変換回路の出力を重畳して、平均デューティ比が０よりも大きくかつ１未満に符号化した送信信号を生成する符号化回路と、前記アナログ信号の入力レベルに応じて、前記送信信号または前記アナログ信号を出力する送信制御回路と、前記送信制御回路の出力を光信号に変換して出力する電気光変換素子と、を備えたことを特徴とする光送信回路が提供される。
【０００８】
また、本発明の他の一態様によれば、平均デューティ比が０よりも大きくかつ１未満に符号化された光信号または平均デューティ比が０または１であるアナログ信号の光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して、再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて、前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を備えたことを特徴とする光受信回路が提供される。
【０００９】
また、本発明の他の一態様によれば、上記の光送信回路と、前記光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を有する光受信回路と、を備えたことを特徴とする光結合型絶縁回路が提供される。
【発明の効果】
【００１０】
本発明によれば、光結合部の試験容易な光送信回路、光受信回路及び光結合型絶縁回路が提供される。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る光送信回路及び光受信回路を含む光結合型絶縁回路の構成を例示するブロック図である。
【図２】本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
【図３】本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、論理値ローレベルをＬで表し、論理値ハイレベルをＨで表す。
【００１３】
図１は、本発明の実施形態に係る光送信回路及び光受信回路を含む光結合型絶縁回路の構成を例示するブロック図である。
図１に表したように、光結合型絶縁回路１は、光送信回路２及び光受信回路３を備える。
【００１４】
まず、光送信回路２について説明する。
光送信回路２は、アナログデジタル変換回路４、符号化回路５、発光素子駆動回路６、電気光変換素子７、送信制御回路８を備える。そして、アナログデジタル変換回路４、符号化回路５、発光素子駆動回路６、送信制御回路８を同じ半導体基板に形成して１チップ化した構造を備える。
【００１５】
アナログデジタル変換回路４は、入力されたアナログ信号をクロックで決まる標本化周期で標本化し、デジタル信号に変換する。アナログデジタル変換回路４は、入力されたアナログ信号を所望の精度でデジタル化し、例えばｎビット（ｎは正の整数）のデジタル信号として出力する。また、アナログデジタル変換回路４は、例えばΔΣＡＤＣ（デルタシグマ型アナログデジタル変換回路）を用いることができる。この場合、出力されるデジタル信号は低ビット、例えば１ビットのデータとなり、符号化回路５の構成が簡単になる。
【００１６】
アナログデジタル変換回路４の出力は、クロックに同期して、符号化回路５に入力される。
符号化回路５は、アナログデジタル変換回路４の出力のデジタル信号とクロックとを１つの伝送路の送信信号、例えば、ＰＷＭ信号に符号化する。すなわち、クロックにアナログデジタル変換回路４の出力を重畳した送信信号を生成する。送信信号は、平均デューティ比が０よりも大きくかつ１未満に符号化されている。なお、図示しないクロックは、同一半導体基板上のクロック発生回路（図示せず）または外部クロック回路（図示せず）により生成され、アナログデジタル変換回路４に供給される。このクロックにより、標本化周期が規定される。
【００１７】
アナログデジタル変換回路４の出力は、Ｌの連続からＨの連続まで任意の値を取り得る。しかし、符号化回路５の出力の送信信号は、後述するように光受信回路３において、再生デジタル信号と再生クロックとして復号される。そのため、符号化回路５は、送信信号からクロックを再生できるように符号化する。
【００１８】
そのため、送信信号の平均デューティ比Ｄは、符号化方式により定まる０と１との間の規定値内の値となり、０及び１にならない。また、クロックの再生を容易にするために、クロックの周期に対して、送信信号のＬまたはＨの連続する期間（ランレングス）が長くならないように符号化される。従って、送信信号の平均デューティ比Ｄの規定値は、０〜１の中央近傍の値となり、０または１近傍の値にはならない。
【００１９】
電気光変換素子７は、送信制御回路８の出力を光信号に変換して出力する。例えば、ＬＥＤなどの発光素子で構成される。
電気光変換素子７は、後述するように、送信制御回路８を介して、符号化回路５から出力される送信信号、または入力されたアナログ信号を光信号に変換する。
【００２０】
発光素子駆動回路６は、符号化回路５の出力の送信信号を入力して、送信制御回路８に出力する。なお、図１においては、電気光変換素子７としてＬＥＤが接続されており、発光素子駆動回路６が、ＬＥＤのカソード側から電流を吸い込む構成を例示している。しかし発光素子駆動回路６としては、例えばＬＥＤのアノード側に電流を流し込む構成とすることもできる。また、発光素子駆動回路６は、符号化回路５に含めることもできる。
【００２１】
送信制御回路８は、スイッチ素子９とスイッチ制御回路１０とを有する。スイッチ素子９は、発光素子駆動回路６の出力または入力されたアナログ信号を選択して出力する。スイッチ制御回路１０は、アナログ信号の入力レベルＶＩＮに応じて通常動作または光結合試験状態を判別してスイッチ素子９を制御する。
【００２２】
例えば、アナログデジタル変換回路４の入力レベルの最大値（入力フルスケール）ＶＩＮ＿ＭＡＸに対するアナログ信号の入力レベルＶＩＮに応じて、通常状態または光結合試験の状態に制御する。通常動作時は、アナログ信号の入力レベルは、ＶＩＮ＜ＶＩＮ＿ＭＡＸに制限される。このとき、スイッチ制御回路１０は、通常動作の状態として、発光素子駆動回路６を介して符号化回路５の出力を出力するように、スイッチ素子９を制御する。また、光結合試験時は、アナログ信号の入力レベルは、ＶＩＮ＞ＶＩＮ＿ＭＡＸに設定される。このとき、スイッチ制御回路１０は、光結合試験の状態として、入力されたアナログ信号を出力するように、スイッチ素子９を制御する。
【００２３】
従って、送信制御回路８は、通常動作の状態においては、発光素子駆動回路６を介して、符号化回路５の出力を電気光変換素子７に出力する。光結合試験の状態においては、入力されたアナログ信号を電気光変換素子７に出力する。
このように、光送信回路２においては、送信制御回路８により、アナログ信号の入力レベルＶＩＮに応じて、通常状態または光結合試験の状態に制御される。
【００２４】
また、光送信回路２の耐圧をＶＭＡＸとすると、ＶＩＮ＿ＭＡＸ＜ＶＭＡＸである。例えば、ΔΣＡＤＣ（デルタシグマ型アナログデジタル変換回路）の場合、入力レベルの最大値ＶＩＮ＿ＭＡＸは、内部の参照電圧ＶＲＥＦと等しい値となるが、参照電圧ＶＲＥＦはバンドギャップ電圧とアンプを用いて生成される。従って、電源電圧ＶＤＤに対して、ＶＲＥＦ＜ＶＤＤとなり、ＶＩＮ＿ＭＡＸ＜ＶＭＡＸが担保される。すなわち、通常動作の状態のときは、ＶＩＮ＜ＶＩＮ＿ＭＡＸ＝ＶＲＥＦ＜ＶＭＡＸとなる。光結合試験の状態のときは、ＶＩＮ＿ＭＡＸ＝ＶＲＥＦ＜ＶＩＮ＜ＶＭＡＸとなる。
【００２５】
従って、通常動作時には、入力されたアナログ信号は、アナログデジタル変換回路４により、サンプリング周期で標本化され、ｎビットのデジタル信号に変換される。例えば、ΔΣＡＤＣの場合、１ビットのデジタル信号に変換される。
【００２６】
その後、符号化回路５でデジタル信号とクロックとは１つの送信信号に符号化される。そして、符号化回路５の出力、すなわち送信信号は、送信制御回路８を介して、発光素子駆動回路６にて電気光変換素子７、例えばＬＥＤを駆動し、光信号として発出される。このとき、スイッチ素子９は、発光素子駆動回路６の出力を選択して出力しているので、送信制御回路８は、通常動作には影響を及ぼさない。
【００２７】
また、光結合試験時には、スイッチ素子９は、入力されるアナログ信号を出力しているので、発光素子駆動回路６の出力は、電気光変換素子７、例えばＬＥＤに到達しない。このとき、電気光変換素子７には、アナログ信号がそのまま入力されるため、電気光変換素子７には、光送信回路２に入力されるアナログ信号がそのまま入力される。従って、入力信号を制御することによって電気光変換素子７に流れる電流を制御することができる。
【００２８】
次に、光受信回路３について説明する。
光受信回路３は、光電気変換回路１１、復号回路１２、出力バッファ１３、受信制御回路１４を備える。そして、これらを同じ半導体基板に形成して１チップ化した構造を備える。
【００２９】
光電気変換回路１１は、受光した光信号を電気信号に変換し、受信信号として出力する。光電気変換回路１１は、光信号を受光するＰＤなどの受光素子１１ａと、受光素子１１ａから出力される電流を電圧に変換して出力するトランスインピーダンス型増幅回路１１ｂとを有する。
復号回路１２は、光電気変換回路１１の出力、すなわち受信信号から、クロックを再生するクロック再生回路１２ａと、アナログデジタル変換回路４の出力を再生するデータ復号回路１２ｂで構成される。すなわち、復号回路１２は、再生デジタル信号と再生クロックを出力する。なお、光送信回路２のアナログデジタル変換回路４がΔΣＡＤＣの場合、再生デジタル信号は、１ビットのデジタル信号となり、再生デジタル信号をローパスフィルタに通して、再生アナログ信号として出力することもできる。なお、クロック再生回路１２ａは、例えばＤＬＬ、ＰＬＬなどにより構成される。
【００３０】
出力バッファ１３は、出力負荷を駆動するための回路であり、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫを出力する。復号化回路１２の入出力及び出力バッファ１３の入力は、受信制御回路１４により制御される。
受信制御回路１４は、光電気変換回路１１の出力の平均デューディ比に応じて、復号化回路１２の出力または光電気変換回路１１の出力を選択して出力する。
【００３１】
すなわち、受信制御回路１４は、光電気変換回路１１の出力の平均デューティ比が判定値（しきい値）内のときは、光電気変換回路１１の出力を復号化回路１２を介して出力バッファ１３に出力する。また、光電気変換回路１１の出力の平均デューティ比が判定値（しきい値）内にないときは、光電気変換回路１１の出力を出力バッファ１３に出力する。
【００３２】
ここで、光電気変換回路１１の出力の平均デューティ比は、光電気変換回路１１の出力、すなわち受信信号のデューティ比の時間平均であり、例えば受信信号をローパスフィルタに通すことにより得られる。ローパスフィルタのカットオフ周波数により平均する時間を設定することができる。
【００３３】
また、判定値とは、符号化回路５の出力の送信信号の平均デューティ比Ｄの規定値を、電気光変換素子７及び光電気変換回路１１のパルス幅歪み量で補正した値である。しきい値とは、判定値の上限値及び下限値である。上記のとおり符号化回路５の出力の送信信号の平均デューティ比Ｄの規定値は、光送信回路２の符号化方式により定まる値である。また、パルス幅歪み量とは、送信信号と光電気変換回路１１の出力、すなわち受信信号とにおける、Ｈの期間の差であり、デューティ比の変化量である。
【００３４】
受信制御回路１４は、スイッチ素子１５、１６とスイッチ制御回路１７とを有する。
スイッチ素子１５は、光電気変換回路１１の出力を復号化回路１２またはスイッチ素子１６に出力する。スイッチ素子１６は、復号化回路１２の出力またはスイッチ素子１５を介して光電気変換回路１１の出力を出力する。スイッチ素子１５、１６は、スイッチ制御回路１７により制御される。
【００３５】
スイッチ制御回路１７は、光電気変換回路１１の出力の平均デューティ比に応じて、スイッチ素子１５、１６を制御する。すなわち、平均デューティ比が判定値内のときは、光電気変換回路１１の出力が復号化回路１２に入力され、復号化回路１２の出力が出力バッファ１３に入力されるようにスイッチ素子１５、１６を制御する。また、平均デューティ比が判定値内にないときは、光電気変換回路１１の出力が出力バッファ１３に入力されるようにスイッチ素子１５、１６を制御する。
【００３６】
上記の平均デューティ比が判定値内にないときの光電気変換回路１１の出力は、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫのいずれに出力してもよい。以下では、再生クロックＣＬＫに出力するものとして説明する。
【００３７】
そして、光結合型絶縁回路１は、光送信回路２と光受信回路３とを備える。光送信回路２と光受信回路３とは、それぞれ半導体基板に形成され、これらを１つのデバイスとしてパッケージングした構造を備える。光送信回路２の接地と光受信回路３の接地とは独立しているため、光結合型絶縁回路１の入出力は、電気的には絶縁される。
【００３８】
また、光送信回路２の電気光変換素子７と、光受信回路３の光電気変換回路１１とは、光信号で結合されている。すなわち、光結合部１８は、電気光変換素子７と、受光素子１１ａ及びトランスインピーダンス型増幅回路１１ｂを有する光電気変換回路１１とから構成される。
【００３９】
光電気変換回路１１の受光素子１１ａに到達する光信号の光強度ＰＯは、種々の原因により変化する。例えば、温度、発光素子の経年変化などにより変化する。
例えば、電気光変換素子７の発光素子がＬＥＤ、受光素子がＰＤの場合、ＰＤが受光する光強度ＰＯは、（１）式のように定式化できる。
【００４０】
【数１】
【００４１】
ここで、Ｉｆ（Ａ）はＬＥＤに流れる電流、η（Ｗ／Ａ）はＬＥＤの発光効率、ＣＥ（％）はＬＥＤとＰＤとの結合効率である。
【００４２】
例えば、ＬＥＤに流れる電流Ｉｆは、ＩＣプロセスのばらつきの影響を受ける。また、発光効率ηは高温状態、及び経年劣化により低下する。結合効率ＣＥは、アセンブリやモールド及び樹脂の経年変化等のばらつきの影響を受ける。このため、受光素子１１ａに到達する光強度ＰＯは様々な値となり得る。
【００４３】
光受信回路３に誤りなく信号を伝送させるためには、受光素子１１ａに到達する光強度ＰＯをある値以上にする必要がある。受光素子１１ａの変換効率をＳｅ（Ａ／Ｗ）、光受信回路３が誤りなく動作させるのに必要な入力電流をＩＩＮ（Ａ）とすると、（２）式で表されるような関係が必要になる。
【００４４】
【数２】
【００４５】
（２）式を満たさない場合、誤りなく光伝送を行うことができないため、試験工程において、光結合部１８を試験する必要がある。光結合部１８の試験は、温度やＬＥＤ経年劣化等が発生しても、誤りなく光伝送を行うことができるのを確かめるのが目的である。なお、ここで「誤りなく光伝送を行う」とは、送信信号の符号誤り率が十分に小さいことを意味している。
【００４６】
試験工程では、簡便な試験方法が望ましい。簡便な試験方法として、温度変化や経年劣化による光強度変化を模擬して、光送信回路２から光受信回路３にデータ伝送ができるかを試験する方法がある。すなわち、電気光変換素子７の電流を外部から強制的に制御して、光電気変換回路１１の出力を測定する方法である。すなわち、電気光変換素子７に通常動作時よりも小さい電流を流して、光電気変換回路１１の出力が規格値以内の製品のみを出荷する方法である。なお、上記の試験工程は直流的に行われるのが望ましい。
【００４７】
本発明の実施形態に係る光結合型絶縁回路１の光送信回路２においては、上記のとおり、入力されるアナログ信号の入力レベルに応じて、通常動作または光結合試験の状態になる。例えば、アナログ信号の入力レベルＶＩＮ＜ＶＩＮ＿ＭＡＸのときには通常動作の状態になり、アナログ信号の入力レベルＶＩＮ＞ＶＩＮ＿ＭＡＸのときには光結合試験の状態になる。ここで、ＶＩＮ＿ＭＡＸはアナログデジタル変換回路４の入力レベルの最大値である。
【００４８】
上記のとおり、通常動作時においては、送信信号の平均デューティ比Ｄは、符号化方式により定まる規定値内の値となる。また、光結合試験時は、入力されるアナログ信号は直流的なため、平均デューティ比Ｄは、０または１となる。
光受信回路３においては、光電気変換回路１１の出力、すなわち受信信号の平均デューティ比に応じて、通常動作または光結合試験の状態へ制御される。受信信号の平均デューティ比が、判定値内か否かにより、通常動作または光結合試験の状態へ自動的に制御される。
【００４９】
従って、光結合型絶縁回路１の入力レベルを光結合試験時のレベルに設定することにより、光送信回路２は、光結合試験の状態になり、直流的なアナログ信号を出力することができる。そのとき、光受信回路３は、光電気変換回路１１の出力の平均デューティ比が判定値内にならないため、光結合試験の状態へ制御される。すなわち、光電気変換回路１１の出力がそのまま出力される。
【００５０】
このように、光結合試験の状態においては、光結合型絶縁回路１に入力されたアナログ信号に応じて電気光変換素子７が応答し、光電気変換回路１１の出力が、出力バッファ１３を介してそのまま出力される。光結合型絶縁回路１の出力は、入力されたアナログ信号に対して、直流的な出力となる。
【００５１】
従って、入力電流を制御することによって電気光変換素子７に流れる電流を制御することができる。また、光結合型絶縁回路１の出力電圧から、そのときの光電気変換回路１１の出力電圧を調べて、規格値以内か検査することができる。この光結合試験は、直流的に行うことができる。
【００５２】
光結合型絶縁回路１の入力レベルが通常動作時のレベルの場合、光送信回路２は、通常動作の状態になる。通常動作の状態においては、入力されたアナログ信号はデジタル信号に変換され、クロックとともに符号化が行われて、電気光変換素子７により光信号として発出される。
【００５３】
このとき、光受信回路３は、光電気変換回路１１の出力の平均デューティ比が判定値内のため、通常動作の状態へ制御される。
このように、本発明の実施形態に係る光結合型絶縁回路１の光受信回路３においては、光結合試験または通常動作への制御は、光電気変換回路１１の出力の平均デューティ比に応じて、受信制御回路１４により自動的に行われる。
【００５４】
例えば、送信制御回路８を用いない場合、電気光変換素子７の電流を外部から強制的に制御することができない。そのため、上記試験方法の直流試験に適さない。すなわち、光送信回路２にある符号化回路５は、エッジパルス信号及びＰＷＭ信号を出力するが直流動作をすることができないため、製品試験工程において上記の試験を実施することができない。
【００５５】
また、受信制御回路１４を用いない場合、光受信回路３においては、まず、光送信回路２が通常動作の状態か、光結合試験の状態かを判別する必要がある。上記のとおり、光送信回路２においては、入力レベルにより動作状態を外部から変更することができるが、光受信回路３の動作状態を外部で制御することは、一般的には難しい。
【００５６】
すなわち、通常動作の場合、光受信回路３においては、出力バッファ１３から出力される再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫは、ともにデジタルの信号である。そのため、両信号の電位は、光受信回路３の最低電位から最高電位、すなわち電源電圧ＶＤＤまで変化する。
従って、光受信回路３の動作モードを外部で制御しようとすると、電源電圧ＶＤＤ以上、耐圧ＶＭＡＸ以下の電圧が出力バッファ１３に入力されたときに、光結合試験の状態にする必要がある。
【００５７】
上記のように、外部信号を用いて光受信回路３の動作状態を制御する場合、電源電圧ＶＤＤと耐圧ＶＭＡＸ及び制御電圧ＶＣＮＴとは、ＶＤＤ＜ＶＣＮＴ＜ＶＭＡＸを満足する必要がある。しかし、左記の耐圧ＶＭＡＸを満足するためには微細なプロセスを使用することができず、半導体回路のコスト上昇を招く。そのため、光受信回路３の動作状態を外部で制御することは、一般的には難しい。
【００５８】
これに対して、本発明の実施形態に係る光結合型絶縁回路１においては、光受信回路３は受信制御回路１４を有し、受光した光信号から動作状態を自動的に決定することができる。
従って、本発明の実施形態に係る光結合型絶縁回路１によれば、容易に光結合部１８、すなわち電気光変換素子７と受光素子１１ａとの光結合部分の試験を行うことができる。
なお、上記のとおり、アナログデジタル変換回路４としてΔΣＡＤＣを用いた場合は、再生デジタル信号ＶＯＵＴをローパスフィルタに通すことにより、再生アナログ信号として出力することもできる。
【００５９】
図２は、本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
図２に表したように、光送信回路２Ａは、アナログデジタル変換回路４Ａ、符号化回路５、発光素子駆動回路６、電気光変換素子７、送信制御回路８Ａを備える。そして、アナログデジタル変換回路４Ａ、符号化回路５、発光素子駆動回路６、送信制御回路８Ａは同じ半導体基板に形成して１チップ化した構造を備える。
【００６０】
すなわち、光送信回路２Ａは、図１に表した光送信回路２のアナログデジタル変換回路４及び送信制御回路８を、それぞれアナログデジタル変換回路４Ａ及び送信制御回路８Ａに置き換えた構成である。符号化回路５、発光素子駆動回路６、電気光変換素子７については、図１に表した光送信回路２と同様である。
【００６１】
アナログデジタル変換回路４Ａは、正相及び逆相入力を有する差動入力の構成である点が図１に表したアナログデジタル変換回路４と異なる。
送信制御回路８Ａは、スイッチ素子９とスイッチ制御回路１０とを有する。スイッチ素子９は、発光素子駆動回路６の出力またはアナログ信号の逆相入力を出力する。スイッチ制御回路１０は、アナログ信号の正相入力の入力レベルＶＩＮ＋に応じてスイッチ素子９を制御する。
【００６２】
例えば、アナログ信号の正相入力レベルＶＩＮ＋＜ＶＩＮ＿ＭＡＸのときには通常動作、アナログ信号の正相入力レベルＶＩＮ＋＞ＶＩＮ＿ＭＡＸのときには光結合試験の状態になるように制御することができる。ここで、ＶＩＮ＿ＭＡＸはアナログデジタル変換回路４Ａの入力レベルの最大値（フルスケール）である。
送信制御回路８Ａは、通常動作時においては発光素子駆動回路６の出力を、光結合試験時においてはアナログ信号の逆相入力を、それぞれ選択して電気光変換素子７に出力する。
【００６３】
従って、通常動作時には、入力されたアナログ信号は、アナログデジタル変換回路４Ａによりデジタル信号に変換され、符号化回路５により、クロック信号にアナログデジタル変換回路４Ａの出力を重畳した送信信号に符号化される。そして、符号化回路５の出力、すなわち送信信号は、送信制御回路８Ａを介して、発光素子駆動回路６にて電気光変換素子７、例えばＬＥＤを駆動し、光信号として発出される。このとき、スイッチ素子９は、発光素子駆動回路６の出力を選択して出力しているので、送信制御回路８Ａは、通常動作には影響を及ぼさない。
【００６４】
また、光結合試験時には、スイッチ素子９は、アナログ信号の逆相入力を選択して出力しているので、発光素子駆動回路６の出力は、電気光変換素子７、例えばＬＥＤに到達しない。このとき、電気光変換素子７には、逆相入力側から吸い込まれる電流が流れる。従って、逆相入力電流を制御することによって電気光変換素子７に流れる電流を制御することができる。
【００６５】
光送信回路２Ａにおいては、差動入力の構成のため、光結合試験時の電気光変換素子７の電流制御が容易となる。
従って、光送信回路２Ａを用いて、光結合型絶縁回路１Ａを構成することができる。
【００６６】
光結合型絶縁回路１Ａは、光送信回路２Ａと光受信回路３とを備える。ここで、光受信回路３については、図１に表した光受信回路３と同様である。光送信回路２Ａと光受信回路３とは、それぞれ半導体基板に形成され、これらを１つのデバイスとしてパッケージングした構造を備える。光送信回路２Ａの接地と光受信回路３の接地とは独立しているため、光結合型絶縁回路１Ａの入出力は、電気的には絶縁される。
【００６７】
また、光送信回路２Ａの電気光変換素子７と、光受信回路３の光電気変換回路１１とは、光結合部１８で結合されている。
【００６８】
光結合試験時及び通常動作時に電気光変換素子７からそれぞれ発出される光信号は、光送信回路２と同様である。
アナログ信号の正相入力レベルＶＩＮ＋を光結合試験時のレベル、例えば、ＶＩＮ＋＞ＶＩＮ＿ＭＡＸとすることにより、光結合試験の状態に制御することができる。また、通常動作時のレベル、例えば、ＶＩＮ＋＜ＶＩＮ＿ＭＡＸとすることにより、通常動作の状態に制御することができる。光受信回路３は、上記のとおり通常動作、または光結合試験の状態へ自動的に制御される。
【００６９】
光結合試験の状態においては、光結合型絶縁回路１の逆相入力が、電気光変換素子７に接続され、光受信回路３の光電気変換回路１１を介してそのまま出力される。例えば、再生クロックＣＬＫに出力される。光結合試験の状態においては、光結合型絶縁回路１の出力は、入力されたアナログ信号に対して、直流的な出力となる。
【００７０】
従って、逆相入力電流を制御することによって電気光変換素子７に流れる電流を制御することができる。また、光結合型絶縁回路１の逆相入力電流と、そのときの光電気変換回路１１の出力電圧を調べて、規格値以内か検査することができる。この光結合試験は、直流的に行うことができる。例えば、ＬＥＤに通常動作の状態より小さな電流を流し、ＬＥＤ発光強度が低い場合でも良好に光結合するか、試験をすることができる。すなわち、温度上昇や経年劣化等により、ＬＥＤ発光効率が低下しても動作するか、製品試験を行うことができる。
【００７１】
通常動作の状態においては、入力されたアナログ信号はデジタル信号に変換され、クロックとともに符号化され、電気光変換素子７により光信号として発出される。
また、この光信号を受光した光受信回路３は、通常動作の状態へ自動的に制御され、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫを出力する。なお、上記のとおり、ローパスフィルタを用いて再生デジタル信号ＶＯＵＴを平滑化して、再生アナログ信号を出力してもよい。
【００７２】
本発明の実施形態に係る光結合型絶縁回路１Ａによれば、正相入力のレベルＶＩＮ＋により、通常動作の状態と光結合試験の状態とに切り替えることができ、容易に光結合部１８の試験を行うことができる。
また光結合型絶縁回路１Ａにおいては、差動入力の構成のため、光結合試験時の電気光変換素子７の電流制御がより容易となる。
【００７３】
なお、上記の説明では正相入力のレベルＶＩＮ＋により送信制御回路８Ａのスイッチ制御回路１０を制御している。しかし、逆相入力のレベルＶＩＮ−によりスイッチ制御回路１０を制御して、スイッチ素子９を介して正相入力を電気光変換素子７に入力してもよい。
【００７４】
上記のとおり、光受信回路３、３Ａは、光電気変換回路１１の出力の平均デューディ比に応じて通常動作または光結合試験の状態へ制御される。そのため、送信信号の平均デューティ比Ｄが適切な値になるような符号化方式が望ましい。
アナログデジタル変換回路４、４Ａから出力されるデジタル信号に依存して、符号化回路５の出力、すなわち送信信号の平均デューティ比Ｄは変化する。
【００７５】
アナログデジタル変換回路４、４Ａとして、例えば、１ビットのデータを出力するΔΣＡＤＣを用いる場合について説明する。すなわち、ΔΣＡＤＣの出力のデジタル信号は、ＨまたはＬの１ビットである。
符号化回路５の符号化方式を、標本化周期においてデジタル信号がＨまたはＬのとき、デューティ比Ｄ１またはＤ２のパルスにそれぞれ変換するものとする。また、光結合部１８におけるパルス幅歪み量をΔｔｐとする。すなわち、光結合部１８に入力されたデジタルデータのＨの期間が、光結合部１８の出力においてパルス幅歪み量Δｔｐだけ変化するとする。
【００７６】
上記の場合、デジタル信号がすべてＨのときに、光結合部１８の出力の平均デューディ比ＤＨは、（３）式となる。
【数３】
【００７７】
また、デジタル信号がすべてＬのときに、光結合部１８の出力の平均デューディ比ＤＬは、（４）式となる。
【数４】
【００７８】
従って、光結合部１８の出力、すなわち受信信号の平均デューディ比は、（３）〜（４）式のＤｌ〜ＤＨの間の値になる。
例えば、Ｄ１＝２５％、Ｄ２＝７５％のパルスで符号化する場合、パルス幅歪み量Δｔｐ＝０としても、平均デューティ比は、２５〜７５％になる。さらに、クロックの周波数（標本化周波数）ｆＳ＝１０ＭＨｚとして、パルス幅歪み量Δｔｐ＝±１０ｎｓと仮定すると、平均デューティ比は、１５〜８５％になる。
【００７９】
光結合部１８の出力の平均デューディ比を判定するために、上記の平均デューティ比の信号をローパスフィルタに通過させる。上記の場合、ローパスフィルタの出力は、０．１５ＶＤＤ〜０．８５ＶＤＤなり、アナログデジタル変換回路４、４Ａの出力パターンによって大きく変動することが分かる。ここで、ＶＤＤは、電源電圧である。
【００８０】
従って、光受信回路３の受信制御回路１４における、平均デューティ比の判定値は、０．１５ＶＤＤ〜０．８５ＶＤＤとなる。光受信回路３は、平均デューティ比が判定値内の場合、すなわち０．１５ＶＤＤ〜０．８５ＶＤＤの場合は、通常動作の状態になる。また平均デューティ比が判定値内でない場合、すなわち０．１５ＶＤＤ未満の場合、及び０．８５ＶＤＤを越えている場合は、光結合試験の状態になる。
【００８１】
一方、受信制御回路１４は、消費電力・面積の関係より、アナログ回路ではなくデジタル回路で構成されることが望ましい。しかし、しきい値が０．１５ＶＤＤ〜０．８５ＶＤＤ内にない場合のデジタル回路となると面積が大きくなり、コスト的に不利になる。従って、アナログデジタル変換回路４、４Ａの出力のデジタル信号に平均デューティ比Ｄが依存しない符号化方式が望ましい。
【００８２】
デジタル信号のデータパターンに対して平均デューティ比Ｄが変動しない符号化方式として、例えば、マンチェスタ符号による符号化方式が考えられる。この符号化方式では、標本化周期に入力されるデジタル信号がＨのとき、標本化周期の前半でＨ、後半でＬとなる信号ＨＬを割り当てる。また、デジタル信号がＬのとき、上記の信号ＨＬを反転した、標本化周期の前半でＬ、後半でＨとなる信号ＬＨを割り当てる。
【００８３】
上記の信号ＨＬ、ＬＨは、ともにデューティ比が５０％であり、伝送速度は倍になるが、平均デューティ比Ｄは、データパターンに依存せず５０％となる。ここで、標本化周期は、標本化周波数＝クロックの周波数ｆＳとして、１／ｆＳである。
【００８４】
従って、マンチェスタ符号を用いたときの光結合部１８の出力の平均デューティ比は、５０±Δｔｐ×ｆＳ×１００％となる。例えば、上記の数値例を当てはめると、平均デューティ比は４０〜６０％となり、受信制御回路１４のスイッチ制御回路１７をデジタル回路で構成することが容易となる。
【００８５】
しかし、復号化回路１２において、光結合部１８の出力、すなわち受信信号から再生クロックを再生する場合に、受信信号の立上がりを用いる場合は、上記のマンチェスタ符号は不適である。
【００８６】
図３は、本発明の実施形態に係る光送信回路の他の構成を例示するブロック図である。
図３に表したように、光送信回路２Ｂは、アナログデジタル変換回路４Ａ、符号化回路５Ａ、発光素子駆動回路６、電気光変換素子７、送信制御回路８Ａ、スクランブル信号生成回路１９を備える。そして、光送信回路２Ｂは、アナログデジタル変換回路４Ａ、符号化回路５Ａ、発光素子駆動回路６、送信制御回路８Ａ、スクランブル信号生成回路１９を同じ半導体基板に形成して１チップ化した構造を備える。
【００８７】
すなわち、光送信回路２Ｂは、図２に表した光送信回路２Ａの符号化回路５を符号化回路５Ａに置き換え、さらにスクランブル信号生成回路１９を追加した構成である。アナログデジタル変換回路４Ａ、発光素子駆動回路６、電気光変換素子７、送信制御回路８Ａについては、図２に表した光送信回路２Ａと同様である。
【００８８】
スクランブル信号生成回路１９は、スクランブル信号、すなわち標本化周期に同期してＨまたはＬを出力する回路である。例えば、クロックの立上がりに同期した交番信号、またはクロックにより生成される擬似ランダム信号（ＰＲＢＳ、Pseudo Random Binary bit Sequence）を出力する。
符号化回路５Ａは、アナログデジタル変換回路４Ａの出力及びスクランブル信号生成回路１９の出力の２つの情報に応じて送信信号を生成する回路である。
【００８９】
アナログデジタル変換回路４Ａとして、例えば、１ビットのデータを出力するΔΣＡＤＣを用いる場合について説明する。ΔΣＡＤＣの出力のデジタル信号は、ＨまたはＬの１ビットである。
符号化回路５Ａは、スクランブル信号及びΔΣＡＤＣの出力の２ビットデータを、クロックに同期したパルス幅のデューティ比がそれぞれＷ１、Ｗ２、Ｗ３、Ｗ４の４種のパルスに符号化するＰＷＭエンコーダである。送信信号は、クロックに基づく信号に、ΔΣＡＤＣの出力とさらにスクランブル信号とが重畳された信号となる。
表１は、符号化回路５Ａの入出力の真理値表である。なお、復号も表１に表した真理値表に基づいて行うことができる。
【００９０】
【表１】
【００９１】
ここで、ΔΣＡＤＣの出力のデジタル信号がＨになる確率をｘ、スクランブル信号がＨになる確率をｙとおくと、符号化回路５Ａの出力の平均デューティ比Ｄ＝Ｄ（ｘ、ｙ）は、（５）式となる。
【００９２】
【数５】
【００９３】
（５）式から、平均デューティ比Ｄは、ΔΣＡＤＣの出力のデジタル信号がＨになる確率ｘに依存する形となっている。平均デューティ比Ｄが、確率ｘに依存しないためには、（６）式を満足する必要がある。
【００９４】
【数６】
【００９５】
従って、確率ｙのスクランブル信号に対して、（６）式の関係を満たすパルス幅のデューティ比Ｗ１、Ｗ２、Ｗ３、Ｗ４の組合せに設定すれば、平均デューティ比Ｄは確率ｘに依存しない。
さらに、スクランブル信号の確率ｙが変化した場合に、符号化回路５Ａに与える影響を最小にするためには、（７）式を最小にする必要がある。
【００９６】
【数７】
【００９７】
従って、（６）式の関係を満たし、さらに望ましくは、（７）式が最小になるように、パルス幅のデューティ比Ｗ１、Ｗ２、Ｗ３、Ｗ４の組合せを用いれば、ΔΣＡＤＣの出力がいかなる場合であっても、符号化回路５Ａの出力の平均デューティ比Ｄは一定値に保たれる。
【００９８】
ここで、（６）式を満たすパルス幅のデューディ比について具体例を挙げて説明する。
例えば、スクランブル信号のＨ、Ｌの発生確率をそれぞれ５０％、すなわちｘ＝０．５とし、パルス幅のデューティ比をそれぞれＷ１＝２０％、Ｗ２＝４０％、Ｗ３＝８０％、Ｗ４＝６０％とすると、（６）式の関係を満たす。
従って、この組合せにより、ΔΣＡＤＣの出力がいかなる状態でも、符号化回路５Ａの出力の平均デューティ比Ｄは一定値に保たれる。この一定値に保たれる平均デューティ比Ｄ＝Ｄ（ｘ、ｙ）は、（５）式を変形して、（８）式のように求められる。
【００９９】
【数８】
【０１００】
（８）式より、符号化回路５Ａの出力の平均デューティ比Ｄは、スクランブル信号のＨの確率ｙと、パルス幅のデューティ比Ｗ１、Ｗ３とによってのみ決まる。上記の数値例の場合、（８）式は５０％となるので、符号化回路５Ａの出力の平均デューティ比Ｄは、５０％の一定値に保たれる。従って、上記のマンチェスタ符号を用いた場合と同等の効果が得られる。
【０１０１】
なお、上記に例示したパルス幅のデューディ比をＷ１＝２０％、Ｗ２＝４０％、Ｗ３＝８０％、Ｗ４＝６０％の設定の場合、最小パルス幅は、クロックの２０％になる。符号化回路５Ａ及び復号回路１２を、例えば同期式回路で構成すると、動作速度はクロックの５場合になる。
【０１０２】
パルス幅のデューティ比をＷ１＝Ｗ３＝０．５として、Ｗ２＋Ｗ４＝１に設定しても、（６）式の関係を満たす。例えば、Ｗ２＝０．２５、Ｗ４＝０．７５とすることができる。この設定の場合は、ΔΣＡＤＣの出力がＬのとき、デューディ比が５０％のパルスに符号化される。また、ΔΣＡＤＣの出力がＨのとき、スクランブル信号のＬまたはＨに応じてデューディ比がそれぞれ２５％、７５％のパルスに符号化される。
【０１０３】
パルス幅のデューディ比をＷ１＝Ｗ３＝０．５、Ｗ２＝０．２５、Ｗ４＝０．７５に設定した場合も、上記のとおり、（６）式の関係を満たすため、ΔΣＡＤＣの出力のいかなる状態でも、符号化回路５Ａの出力の平均デューディ比Ｄは５０％の一定値に保たれる。さらに、この設定の場合は、最小パルス幅がクロックの２５％になる。そのため、符号化回路５Ａ及び復号回路１２の動作速度は、クロックの４倍に低減される。
【０１０４】
なお、上記のとおり、スクランブル信号は、クロックの立上がりに同期した交番信号、またはクロックにより生成される擬似ランダム信号を用いることができる。例えば、スクランブル信号生成回路１９は、１クロックごとに出力が反転するＴＦＦ（Togle-Flip Flop）、またはｍ個（ｍは２以上の整数）のＦＦ（Flip Flop）を用いた疑似ランダム信号発生回路により構成できる。
ΔΣＡＤＣの出力がＨ、Ｌの繰り返しになる場合などを考慮すると、スクランブル信号としては交番信号よりも擬似ランダム信号がより望ましい。ただし、二次以上のΔΣＡＤＣを用いている場合はこの限りではない。
【０１０５】
光結合型絶縁回路１Ｂは、光送信回路２Ｂと光受信回路３とを備える。ここで、光受信回路３については、図１に表した光受信回路３と同様である。光送信回路２Ｂと光受信回路３とは、それぞれ半導体基板に形成され、これらを１つのデバイスとしてパッケージングした構造を備える。光送信回路２Ｂの接地と光受信回路３の接地とは独立しているため、光結合型絶縁回路１Ｂの入出力は、電気的には絶縁される。
【０１０６】
また、光送信回路２Ｂの電気光変換素子７と、光受信回路３の光電気変換回路１１とは、光信号で結合されている。すなわち、光結合型絶縁回路１Ｂの入出力は、光結合部１８の光信号により結合される。
【０１０７】
電気光変換素子７から発出される光信号は、光送信回路２、２Ａと同様である。
アナログ信号の正相入力レベルＶＩＮ＋に応じて光送信回路２Ｂを通常動作の状態または光結合試験の状態に制御することができる。光受信回路３は、通常動作の状態または光結合試験の状態へ自動的に制御される。
【０１０８】
光結合試験の状態においては、光結合型絶縁回路１の逆相入力が、電気光変換素子７に接続され、光受信回路３の光電気変換回路１１を介してそのまま出力される。例えば、再生クロックＣＬＫに出力される。光結合試験の状態においては、光結合型絶縁回路１の出力は、入力されたアナログ信号に対して、直流的な出力となり、光結合試験を直流的に行うことができる。
【０１０９】
通常動作の状態においては、入力されたアナログ信号はデジタル信号に変換され、クロックとともに符号化されて、電気光変換素子７により光信号として発出される。
また、この光信号を受光した光受信回路３は、通常動作の状態へ自動的に制御され、再生デジタル信号ＶＯＵＴ、再生クロックＣＬＫを出力する。なお、上記のとおりローパスフィルタを用いて出力デジタル信号を平滑化して、再生アナログ信号を出力してもよい。
【０１１０】
本発明の実施形態に係る光結合型絶縁回路１Ｂによれば、正相入力のレベルＶＩＮ＋により、通常動作の状態と光結合試験の状態とに切り替えることができ、容易に光結合部１８の試験を行うことができる。
また、光結合型絶縁回路１Ｂにおいては、通常動作の状態における符号化回路５Ａの出力の平均デューティ比Ｄは一定値に保たれる。そのため、光受信回路３において平均デューティ比の判定値としては、狭い範囲の値を設定することができ、光受信回路３の受信制御回路１４の構成が容易となる。
【０１１１】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
【符号の説明】
【０１１２】
１、１Ａ、１Ｂ 光結合型絶縁回路
２、２Ａ、２Ｂ 光送信回路
３ 光受信回路
４、４Ａ アナログデジタル変換回路
５、５Ａ 符号化回路
６ 発光素子駆動回路
７ 電気光変換素子
８、８Ａ 送信制御回路
９、１５、１６ スイッチ素子
１０、１７ スイッチ制御回路
１１ 光電気変換回路
１１ａ 受光素子
１１ｂ トランスインピーダンス型増幅回路
１２ 復号回路
１２ａ クロック再生回路
１２ｂ データ復号回路
１３ 出力バッファ
１４ 受信制御回路
１８ 光結合部
１９ スクランブル信号生成回路
【特許請求の範囲】
【請求項１】
アナログ信号をデジタル信号に変換するアナログデジタル変換回路と、
クロックに基づく信号に前記アナログデジタル変換回路の出力を重畳して、平均デューティ比が０よりも大きくかつ１未満に符号化した送信信号を生成する符号化回路と、
前記アナログ信号の入力レベルに応じて、前記送信信号または前記アナログ信号を出力する送信制御回路と、
前記送信制御回路の出力を光信号に変換して出力する電気光変換素子と、
を備えたことを特徴とする光送信回路。
【請求項２】
前記クロックに同期したスクランブル信号を生成するスクランブル信号生成回路をさらに備え、
前記アナログデジタル変換回路は、１ビットのデジタル信号を出力する回路であり、
前記符号化回路は、前記アナログデジタル変換回路の出力と前記クロックに同期した前記スクランブル信号との２ビットデータを、前記クロックに同期したパルス幅のデューティ比がそれぞれＷ１、Ｗ２、Ｗ３、Ｗ４のパルスに符号化することにより、前記送信信号を生成する回路であり、前記アナログデジタル変換回路の出力のハイレベルの確率をｘ、前記スクランブル信号のハイレベルの確率をｙとしたとき、
Ｗ２−Ｗ１＋ｙ（Ｗ１−Ｗ２−Ｗ３＋Ｗ４）＝０
の関係を満たすように、ｙ、Ｗ１〜Ｗ４が設定されていることを特徴とする請求項１記載の光送信回路。
【請求項３】
前記スクランブル信号は、前記クロックに同期した交番信号、または前記クロックにより生成された擬似ランダム信号であることを特徴とする請求項２記載の光送信回路。
【請求項４】
平均デューティ比が０よりも大きくかつ１未満に符号化された光信号または平均デューティ比が０または１であるアナログ信号の光信号を受信して電気信号に変換する光電気変換回路と、
前記光電気変換回路の出力を復号して、再生デジタル信号と再生クロックを出力する復号回路と、
前記光電気変換回路の出力の平均デューティ比に応じて、前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、
を備えたことを特徴とする光受信回路。
【請求項５】
請求項１〜３のいずれか１つに記載の光送信回路と、
前記光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を有する光受信回路と、
を備えたことを特徴とする光結合型絶縁回路。
【請求項１】
アナログ信号をデジタル信号に変換するアナログデジタル変換回路と、
クロックに基づく信号に前記アナログデジタル変換回路の出力を重畳して、平均デューティ比が０よりも大きくかつ１未満に符号化した送信信号を生成する符号化回路と、
前記アナログ信号の入力レベルに応じて、前記送信信号または前記アナログ信号を出力する送信制御回路と、
前記送信制御回路の出力を光信号に変換して出力する電気光変換素子と、
を備えたことを特徴とする光送信回路。
【請求項２】
前記クロックに同期したスクランブル信号を生成するスクランブル信号生成回路をさらに備え、
前記アナログデジタル変換回路は、１ビットのデジタル信号を出力する回路であり、
前記符号化回路は、前記アナログデジタル変換回路の出力と前記クロックに同期した前記スクランブル信号との２ビットデータを、前記クロックに同期したパルス幅のデューティ比がそれぞれＷ１、Ｗ２、Ｗ３、Ｗ４のパルスに符号化することにより、前記送信信号を生成する回路であり、前記アナログデジタル変換回路の出力のハイレベルの確率をｘ、前記スクランブル信号のハイレベルの確率をｙとしたとき、
Ｗ２−Ｗ１＋ｙ（Ｗ１−Ｗ２−Ｗ３＋Ｗ４）＝０
の関係を満たすように、ｙ、Ｗ１〜Ｗ４が設定されていることを特徴とする請求項１記載の光送信回路。
【請求項３】
前記スクランブル信号は、前記クロックに同期した交番信号、または前記クロックにより生成された擬似ランダム信号であることを特徴とする請求項２記載の光送信回路。
【請求項４】
平均デューティ比が０よりも大きくかつ１未満に符号化された光信号または平均デューティ比が０または１であるアナログ信号の光信号を受信して電気信号に変換する光電気変換回路と、
前記光電気変換回路の出力を復号して、再生デジタル信号と再生クロックを出力する復号回路と、
前記光電気変換回路の出力の平均デューティ比に応じて、前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、
を備えたことを特徴とする光受信回路。
【請求項５】
請求項１〜３のいずれか１つに記載の光送信回路と、
前記光信号を受信して電気信号に変換する光電気変換回路と、前記光電気変換回路の出力を復号して再生デジタル信号と再生クロックを出力する復号回路と、前記光電気変換回路の出力の平均デューティ比に応じて前記復号回路の出力または前記光電気変換回路の出力を出力する受信制御回路と、を有する光受信回路と、
を備えたことを特徴とする光結合型絶縁回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１６００９６（Ｐ２０１１−１６００９６Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１０−１８７６９（Ｐ２０１０−１８７６９）
【出願日】平成２２年１月２９日（２０１０．１．２９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２２年１月２９日（２０１０．１．２９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]