制御装置及び画像形成装置
【課題】演算処理能力の低いマイクロコンピュータにより複数の状態信号を切り替えて入力処理する場合に、入力対象となる状態信号が競合しても支障なく入力処理ができる制御装置を提供する。
【解決手段】複数の入力ポート２４に個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部２１と、前記入力条件記憶部２１に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポート２４を切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置２であって、前記入力条件記憶部２１に各状態信号の入力周期に対する遅延許容時間をさらに記憶し、前記所定周期で読み込むべき状態信号が競合するときに前記遅延許容時間の短い状態信号を優先して読み込むように前記入力処理部を構成する。
【解決手段】複数の入力ポート２４に個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部２１と、前記入力条件記憶部２１に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポート２４を切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置２であって、前記入力条件記憶部２１に各状態信号の入力周期に対する遅延許容時間をさらに記憶し、前記所定周期で読み込むべき状態信号が競合するときに前記遅延許容時間の短い状態信号を優先して読み込むように前記入力処理部を構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置に関する。
【背景技術】
【０００２】
複写機等の画像形成装置は、複数の入力ポート及び出力ポートを備えたマイクロコンピュータ及び周辺回路で構成される制御装置により制御されている。このようなマイクロコンピュータは、画像形成装置に組み込まれた複数のセンサからの状態信号ラインが各入力ポートに接続されるとともに各出力ポートに画像形成装置に組み込まれた各種のアクチュエータに対する制御信号ラインが接続され、制御プログラムに基づいて、入力ポートから状態信号値を読み込む入力処理部と、読み込まれた状態信号値に基づいて所定の演算を実行する演算処理部と、前記演算処理の結果に基づいて所定の出力ポートから画像形成装置に組み込まれた各種のアクチュエータに制御信号を出力する出力処理部を備えている。
【０００３】
そして、演算処理能力の低い安価なマイクロコンピュータを用いる場合には、画像形成装置に対する所定の制御周期を維持するために、入力処理部での負荷を分散させるべく、所定周期で入力ポートを切り替えて個別の状態信号値を読み込むように、複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている。
【０００４】
特許文献１には、一定周期で実行すべきＡＤ変換の等時間間隔性を維持しつつ、非定周期で発生するクランク同期のＡＤ変換を実行するために、予め設定時間毎に等時間間隔でＡＤ変換して個別の状態信号値を読み込むように変換順番を設定し、前記状態信号値を全て取得する前に非定周期の状態信号値を読み込む必要が生じると、当該非定周期の状態信号値を読み込み、以後の等時間間隔で読み込む状態信号値の変換順番を、予め設定した変換順番に対して１つ遅れとするＡＤ変換方法を採用した制御装置が提案されている。
【特許文献１】特開平６−２４９０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、入力処理部により入力された状態信号値に基づいて一定の演算周期で制御演算を実行するように構成された演算処理部を備える場合等に、入力処理部が入力条件記憶部に記憶された入力周期に基づいて入力処理する際に、入力対象となる状態信号が競合すると、何れかの状態信号に対する入力周期がずれることになり、最新に入力された状態信号値に対する演算処理ができなくなり、制御対象を適正に制御できなくなる虞がある。
【０００６】
また、特許文献１に記載されたような非定周期で発生したイベントにより状態信号値の入力順序がずれる場合であっても、同様に、最新の状態信号値に対して演算処理ができなくなり、制御対象を適正に制御できなくなる虞がある。
【０００７】
本発明の目的は、上述の問題に鑑み、演算処理能力の低いマイクロコンピュータにより複数の状態信号を切り替えて入力処理する場合に、入力対象となる状態信号が競合しても支障なく入力処理ができる制御装置を提供する点にある。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明による制御装置の第一の特徴構成は、特許請求の範囲の書類の請求項１に記載した通り、複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置であって、前記入力条件記憶部に各状態信号の入力周期に対する遅延許容時間がさらに記憶され、前記入力処理部は前記所定周期で読み込むべき状態信号が競合するときに前記遅延許容時間の短い状態信号を優先して読み込むように構成されている点にある。
【０００９】
上述の構成によれば、所定周期で読み込むべき状態信号が競合したとき、入力処理部は、入力処理すべき各状態信号の遅延許容時間に基づいて、遅延許容時間の短い状態信号を動的に選択してその状態信号値を優先的に読み込むため、支障のない入力処理を実行することができる。
【００１０】
同第二の特徴構成は、同請求項２に記載した通り、上述の第一の特徴構成に加えて、前記入力処理部で読み込まれた何れかの状態信号値に基づいて所定の演算を実行する複数の演算処理部を備え、前記入力周期または遅延許容時間を各演算処理部の実行状態に応じて可変設定する入力条件設定部を備えている点にある。
【００１１】
上述の構成によれば、入力処理部は、複数の演算処理部の夫々の実行状態に応じて、即ち演算負荷の変動に応じて、入力条件設定部が可変設定した入力周期に基づいて、最短入力周期以下の所定周期を動的に設定して状態信号値を読み込み、また、前記所定周期で読み込むべき状態信号が競合するときには各入力周期に対して記憶された遅延許容時間の短い状態信号を動的に選択してその状態信号値を優先的に読み込むため、支障のない入力処理を実行することができる。
【００１２】
同第三の特徴構成は、同請求項３に記載した通り、上述の第一または二の特徴構成に加えて、前記入力ポートがＡ／Ｄ変換ポートである点にある。
【００１３】
時間を要するＡ／Ｄ変換ポートからの入力処理に対して本発明を好適に採用することができる。
【００１４】
本発明による画像形成装置の特徴構成は、同請求項４に記載した通り、請求項１から３の何れかに記載の制御装置により制御される点にある。
【発明の効果】
【００１５】
以上説明した通り、本発明によれば、演算処理能力の低いマイクロコンピュータにより複数の状態信号を切り替えて入力処理する場合に、入力対象となる状態信号が競合しても支障なく入力処理ができる制御装置を提供することができるようになった。
【発明を実施するための最良の形態】
【００１６】
以下に、画像形成装置の一例である複写機を用いて本発明を説明する。
【００１７】
電子写真方式が採用された複写機１は、図２に示すように、液晶画面でなる表示部や複写動作等を起動するスタートキー等が配置された操作部１０と、原稿給紙台１１に載置された原稿を順次給紙して原稿画像を光電変換してデジタル画像データとして読み取る画像読取部１２と、画像読取部１２で読み取られたデジタル画像データを出力画像データに変換する画像処理部１３と、出力画像データに基づいてトナー画像を形成して記録紙に転写する画像形成部１５と、ヒータを備え、記録紙上に転写されたトナー画像を加熱して定着させる定着部１６と、画像形成部１５に給紙する記録紙を収容した給紙トレイ１４と、給紙トレイ１４から給紙された記録紙を搬送する搬送機構１７と、記録紙が排出される排紙部１８と、これらの機能ブロックを制御して画像形成処理を制御するシステム制御部２とを備えて構成される。
【００１８】
システム制御部２は、本発明における制御装置であり、図１に示すように、ＣＰＵ２０と、ＣＰＵ２０により実行される制御プログラム等を格納するＲＯＭ２１と、制御データ等を格納するＲＡＭ２２と、複写機１に組み込まれた各種のセンサや信号処理部から出力されるデジタル信号が入力される入力ポート２３と、各種のセンサから出力される状態信号としてのアナログ信号が入力されるアナログ入力ポート２４と、複写機１に組み込まれた各種のアクチュエータに対して制御信号を出力する出力ポート２５等が、内部バス２６により相互に接続されている。
【００１９】
ＣＰＵ２０には複数のカウンタ回路を備えたタイマ２７が接続され、各カウンタ回路は、カウント値が予め設定されたタイマカウント値になると、ＣＰＵ２０に割込み信号を出力する。
【００２０】
入力ポート２３は入力されたデジタル信号値を記憶する入力レジスタを備え、入力レジスタに記憶されたデジタル信号値はＣＰＵ２０により内部バス２６を介してＲＡＭ２２に記憶される。出力ポート２５は制御信号値を格納する出力レジスタを備え、ＣＰＵ２０により前記出力レジスタに制御信号値が書き込まれると対応する出力ポート２５から制御信号が出力される。
【００２１】
アナログ入力ポート２４は、Ａ／Ｄ変換ポートであり、入力されるアナログ信号から一つの信号を選択する入力切替スイッチ２４０と、選択されたアナログ信号の値を充電するコンデンサ２４１と、前記コンデンサ２４１の充電電圧値と基準電圧値Ｖｒｅｆを比較するコンパレータ２４２と、複数の抵抗により前記基準電圧値Ｖｒｅｆを変更する基準電圧変更スイッチ２４３と、入力レジスタ２４４とを備える。
【００２２】
アナログ入力ポート２４では、ＣＰＵ２０により前記入力切替スイッチ２４０が切り替えられて入力処理すべきアナログ信号が選択されると、前記アナログ信号によりコンデンサ２４１が充電され、コンパレータ２４２に入力される。コンパレータ２４２により、コンデンサ２４１の充電電圧値と、ＣＰＵ２０により基準電圧変更スイッチ２４３が切り替えられて小さな電圧値から順に入力される基準電圧値Ｖｒｅｆが比較され、コンパレータ２４２の出力が変化した際の基準電圧値Ｖｒｅｆの電圧値が対応するデジタル信号値として入力レジスタに記憶され、入力レジスタに記憶されたデジタル信号値は内部バス２６を介してＲＡＭ２２に記憶される。
【００２３】
複写機１に電源が投入されるとシステム制御部２は、所定の演算周期で制御演算を実行すると共に、所定周期でタイマ割込み処理を行い、アナログ入力ポート２４を切り替えて各種のセンサから入力されるアナログ信号をＡＤ変換してデジタル信号値を取得する。
【００２４】
システム制御部２により所定の演算周期で実行される制御演算について説明すると、図３のフローチャートに示すように、複写機１に電源が投入されてパワーオンリセットされたＣＰＵ２０は、入力レジスタ、出力レジスタ等の内部レジスタ及びＲＡＭ２２を初期化し（ＳＡ１）、タイマ２６のカウンタ回路にタイマカウント値「ｔ１」、「ｔ２」をセットして、割込み許可する（ＳＡ２）。
【００２５】
ステップＳＡ１でＣＰＵ２０が行う初期化により、ＲＡＭ２１には、ＣＰＵ２０により実行される演算処理の実行状態を記憶する領域が確保される。ステップＳＡ２でカウンタ回路にセットされるタイマカウント値「ｔ１」はシステム制御部２の演算周期「Ｔ１」を設定するものであり、タイマカウント値「ｔ２」はアナログ入力ポート２４に入力されたアナログ信号値をＡＤ変換して読み込む際のタイマ割込み周期「Ｔ２」を設定するものであり、ＣＰＵ２０の演算処理能力等に基づいて、例えば、「Ｔ１」が１０ミリ秒、「Ｔ２」が１ミリ秒などになるように、「ｔ１」、「ｔ２」が設定される。
【００２６】
ＣＰＵ２０は、入力ポート２３に入力された信号値とアナログ入力ポート２４でＡＤ変換された信号値をＲＡＭ２２に書き込み（ＳＡ３）、ＲＡＭ２２から読み出した制御信号値を出力ポート２５の出力レジスタに書き込む。
【００２７】
メインスイッチがオンされると（ＳＡ５の「Ｙ」）、ＣＰＵ２０は、前記デジタル信号値等の制御データに基づいてヒータ温度制御や画像形成制御等の演算処理を実行し（ＳＡ６〜ＳＡ１１）、夫々の制御状態に応じて演算処理に必要なアナログ信号の入力周期または遅延許容時間を可変設定する（ＳＡ１２）。
【００２８】
メインスイッチがオフされると（ＳＡ５の「Ｎ」）、ＣＰＵ２０は、出力レジスタに記憶した全制御信号値をリセットして出力ポート２５からの制御信号の出力をオフし（ＳＡ１３）、ＲＡＭ２２に記憶した画像形成動作を制御する複数の演算処理の実行状態をリセットする（ＳＡ１４）。
【００２９】
カウント値が予め設定したタイマカウント値「ｔ１」になり、タイマ２７でセットされた割込みフラグを検出すると（ＳＡ１５）、ＣＰＵ２０は、当該割込みフラグをリセットして、ステップＳＡ３からの動作を繰り返す（ＳＡ１６）。つまり、タイマカウント値「ｔ１」の周期でメインルーチンの処理を繰り返す。
【００３０】
以下に、図３のフローチャートのステップＳＡ６で行われる定着部１６の温度を調整するために実行するヒータ温度制御について、図４に示すフローチャートを用いて説明する。
【００３１】
ＣＰＵ２０は、ステップＳＡ１でＲＡＭ２２に確保された領域にヒータ温度制御の演算処理の実行状態を示すヒータステートカウンタ値を記憶する。前記ヒータステートカウンタ値が「０」であるとき（ＳＢ１）、ヒータをオフし（ＳＢ２）、前記ヒータステートカウンタ値をインクリメントする（ＳＢ３）。
【００３２】
ＣＰＵ２０は、前記ヒータステートカウンタ値が「１」であるとき（ＳＢ１）、定着部１６が定着処理可能な温度に保たれるようにヒータを温度制御（ノーマル温度制御）し（ＳＢ４）、複写機１が節電モードに入ると（ＳＢ５）、前記ヒータステートカウンタ値をインクリメントする（ＳＢ６）。
【００３３】
ＣＰＵ２０は、前記ヒータステートカウンタ値が「２」であるとき（ＳＢ１）、ヒータを節電レベルで温度制御し（ＳＢ７）、複写機１の節電モードが解除されると（ＳＢ８）、前記ヒータステートカウンタ値をデクリメントしてノーマル温度制御に戻す（ＳＢ９）。
【００３４】
以下に、図３のフローチャートのステップＳＡ７で行われる出力画像の画像濃度を所定の画像濃度に維持するために実行するキャリブレーション制御について、図５に示すフローチャートを用いて説明する。
【００３５】
ＣＰＵ２０は、ステップＳＡ１でＲＡＭ２２に確保された領域にキャリブレーション制御の演算処理の実行状態を示すＣＡＬステートカウンタ値を記憶する。前記ＣＡＬステートカウンタ値が「０」であるとき（ＳＣ１）、複写機１がキャリブレーションモードに入ると（ＳＣ２の「Ｙ」）、前記ＣＡＬステートカウンタ値をインクリメントする（ＳＣ３）。
【００３６】
ＣＰＵ２０は、前記ＣＡＬステートカウンタ値が「１」であるとき（ＳＣ１）、出力画像の画像濃度を検出するために感光体にトナー像でなるテストパッチを生成し（ＳＣ４）、前記ＣＡＬステートカウンタ値をインクリメントする（ＳＣ５）。
【００３７】
ＣＰＵ２０は、前記ＣＡＬステートカウンタ値が「２」であるとき（ＳＣ１）、出力画像の画像濃度を検出するＩＤセンサにより、テストパッチのトナー濃度を検出させ（ＳＣ６の「Ｙ」）、当該検出値がキャリブレーションを実行する必要のない所定範囲内にあれば（ＳＣ７の「Ｙ」）、前記ＣＡＬステートカウンタ値をクリアしてキャリブレーションを終了し（ＳＣ８）、前記所定範囲内になければ（ＳＣ７の「Ｎ」）、トナー濃度調整を実行して（ＳＣ９）、前記ＣＡＬステートカウンタ値をインクリメントする（ＳＣ１０）。
【００３８】
ＣＰＵ２０は、前記ＣＡＬステートカウンタ値が「３」であるとき（ＳＣ１）、トナー濃度調整が完了すると（ＳＣ１１の「Ｙ」）、前記ＣＡＬステートカウンタ値をクリアしてキャリブレーションを終了する（ＳＣ１２）。
【００３９】
以下に、図３のフローチャートのステップＳＡ８で行われる画像形成ジョブの入力に基づく画像形成制御について、図６に示すフローチャートを用いて説明する。
【００４０】
ＣＰＵ２０は、ＲＡＭ２２に確保された領域に画像形成制御の演算処理の実行状態を示すＩＭＧステートカウンタ値を記憶する。前記ＩＭＧステートカウンタ値が「０」であるとき（ＳＤ１）、プリントキーが押圧されると（ＳＤ２の「Ｙ」）、前記ＩＭＧステートカウンタ値をインクリメントする（ＳＤ３）。
【００４１】
ＣＰＵ２０は、前記ＩＭＧステートカウンタ値が「１」であるとき（ＳＤ１）、メインモータ等を駆動して（ＳＤ４〜ＳＤ６）、前記ＩＭＧステートカウンタ値をインクリメントする（ＳＤ７）。
【００４２】
ＣＰＵ２０は、前記ＩＭＧステートカウンタ値が「２」であるとき（ＳＤ１）、各モータの回転数やバイアス電圧が安定して画像形成が可能になると（ＳＤ８の「Ｙ」）、画像形成制御を実行し（ＳＤ９）、設定された枚数の印刷が終了すると（ＳＤ１０の「Ｙ」）、前記ＩＭＧステートカウンタ値をインクリメントする（ＳＤ１１）。
【００４３】
ＣＰＵ２０は、前記ＩＭＧステートカウンタ値が「３」であるとき（ＳＤ１）、印刷した最後の記録紙が排出されると（ＳＤ１２の「Ｙ」）、メインモータ等を停止し（ＳＤ１３〜ＳＤ１５）、前記ＩＭＧステートカウンタ値をクリアしてプリント処理を終了する（ＳＤ１６）。
【００４４】
上述のように、システム制御部２はステップＳＡ６からＳＡ８で実行される複数の演算処理を行う複数の演算処理部を備える。また、ＲＡＭ２２に確保された領域には、ＣＰＵ２０により実行される演算処理の実行状態を示す各演算処理のステートカウンタ値が記憶される。尚、ＣＰＵ２０は、図３のフローチャートのステップＳＡ９からＳＡ１１の各制御の演算処理についても、夫々のステートカウンタ値に基づいて演算処理を実行する、つまり、システム制御部２はこれらの演算処理を行う演算処理部を備え、ＲＡＭ２２にはそれらの演算処理部の実行状態を示す各ステートカウンタ値が記憶される。
【００４５】
ＲＯＭ２１は、アナログ入力ポート２４に個別に接続された複数のアナログ信号に対して設定された入力周期を記憶する。ＣＰＵ２０により実行される演算処理によって、また、演算処理の実行状態によって、必要なアナログ信号は異なる。例えば、ヒータ温度制御の演算処理においては、ＩＤセンサにより検出されるトナー濃度値は必要ない。また、キャリブレーション制御の演算処理において、ＣＡＬステートカウンタ値が「２」であるときには、ＩＤセンサにより検出されるトナー濃度値が必要であるが、ＣＡＬステートカウンタ値が「２」以外のときには、前記ＩＤセンサにより検出されるトナー濃度値は必要ない。
【００４６】
そこで、各ステートカウンタ値に基づいて判断される各演算処理部の実行状態に応じて、必要なアナログ信号入力するため、ＲＯＭ２１には、各演算処理部のステートカウンタ値毎に、アナログ入力ポート２４で入力処理すべきアナログ信号の入力周期及び遅延許容時間が記憶され、ＣＰＵ２０は、ＲＯＭ２１を参照して、各演算処理部の実行状態に応じてアナログ信号の入力周期または遅延許容時間を可変に設定する。
【００４７】
以下に、図３のフローチャートのステップＳＡ１２で行われるアナログ信号の入力条件設定について、図７に示すフローチャートを用いて説明する。
【００４８】
ＣＰＵ２０は、ＲＡＭ２２に記憶された各演算処理部のステートカウンタ値を読み出し（ＳＥ１）、ＲＯＭ２１を参照して（ＳＥ２）、各演算処理部に必要なアナログ信号の入力周期と遅延許容時間を取得し（ＳＥ３）、取得した各入力周期と各遅延許容時間とから、アナログ信号毎に最短入力周期と最短遅延許容時間を夫々の入力周期と遅延許容時間に選択して（ＳＥ４）、ＲＡＭ２２に入力条件テーブルデータとして記憶する（ＳＥ５）。即ち、ＲＡＭ２２は入力条件記憶部であり、システム制御部２は、各演算処理部の実行状態に応じてアナログ信号の入力周期または遅延許容時間を可変設定する入力条件設定部を備える。
【００４９】
タイマ２７から所定周期「Ｔ２」で出力されるタイマ割込み信号が入力されると、ＣＰＵ２０は、図３のフローチャートに記載したメインルーチンの演算処理を中断して、アナログ入力ポート２４を介して信号値を読み込むタイマ割込み処理のサブルーチンを実行し、前記タイマ割込み処理の終了後、メインルーチンの演算処理を再開する。
【００５０】
ここで、アナログ信号入力のためのタイマ割込み処理のインタバルである所定周期「Ｔ２」は、予め設定されている最短入力周期以下の周期となるように構成されていることが好ましいが、少なくとも最短入力周期に設定されていればよい。
【００５１】
以下に、所定周期「Ｔ２」のタイマ割込み処理でシステム制御部２により実行されるアナログ信号の読み込み処理について、図８のフローチャートを用いて説明する。
【００５２】
ＣＰＵ２０は、ＲＡＭ２２に記憶された入力条件テーブルデータを参照して（ＳＦ１）、入力処理すべき各アナログ信号の選択周期を、ステップＳＡ１２で入力条件設定部により設定された夫々の演算処理に必要なアナログ信号の最短入力周期に設定し（ＳＦ２）、入力処理すべきアナログ信号に対応したアナログ入力ポート２４を選択する（ＳＦ５）。
【００５３】
入力処理すべきアナログ信号に競合が生じるとき（ＳＦ３の「Ｙ」）、夫々の入力周期に対する遅延許容時間を確認し（ＳＦ４）、遅延許容時間の短いアナログ信号のアナログ入力ポート２４を選択する（ＳＦ５）。
【００５４】
アナログ入力ポート２４は、選択したアナログ入力ポート２４に入力されたアナログ信号を読み込んで（ＳＦ６）、入力レジスタに記憶し（ＳＦ７）、ＣＰＵ２０は、入力レジスタに記憶されたデジタル信号値をＲＡＭ２２に記憶した後（ＳＦ８）、次のアナログ信号の入力処理に備えて入力レジスタをリセットする（ＳＦ９）。
【００５５】
即ち、システム制御部２は、入力条件設定部により各演算処理部の実行状態に応じてＲＡＭ２２に記憶された入力条件テーブルデータに基づいて、入力処理すべきアナログ信号の各入力周期に基づいて最短入力周期以下の所定周期でアナログ入力ポート２４を切り替えて個別の信号値を読み込み、前期所定周期で読み込むべき状態信号が競合するときに遅延許容時間の短い状態信号を優先して読み込む入力処理部を備える。
【００５６】
入力処理部によるアナログ信号の読み込み動作の具体例として、例えば、ヒータ温度制御のみが実行されているときの各アナログ信号の入力周期と遅延許容時間が設定された入力条件テーブルデータと、ヒータ温度制御とキャリブレーション制御とが実行されているときの各アナログ信号の入力周期と遅延許容時間が設定された入力条件テーブルデータとが、図９に示すように、ＲＯＭ２１に記憶されているときの、入力処理部によるアナログ信号の読み込み動作について、図１０を用いて説明する。
【００５７】
ここで、各入力周期及び各遅延許容時間は、図９に示すように、タイマ割込み周期「Ｔ２」を基準に設定されている。また、アナログ信号の読み込みは、割り振られたポート番号（０〜７）の昇順で実行される。各アナログ信号の読み込み時期は「○」で示している。また、入力処理部によるアナログ信号の読み込みについて、ヒータ温度制御のみの実行時と、ヒータ温度制御とキャリブレーション制御の実行時を具体例として説明するが、キャリブレーション制御のみ実行時や、ヒータ温度制御とキャリブレーション制御と画像形成制御の実行時などであっても、入力処理部は、各演算処理部の実行状態に応じてアナログ信号の読み込みを実行することは言うまでもない。
【００５８】
入力処理部は、ＲＡＭ２２に記憶されたヒータ温度制御のみが実行されているときの入力条件テーブルデータを参照して、最低入力周期「ａ＊Ｔ２」以下であるタイマ割込み「Ｔ２」周期でアナログ入力ポート２４を切り替えて個別のアナログ信号を読み込み（タイマ割込み回数「１」〜「６」）、次回以降は各アナログ信号に対して設定されている入力周期に基づいて読み込みを実行する。
【００５９】
例えば、タイマ割込み回数が「α」のときに、サーミスタ（ロ）と外気温センサ（ト）のアナログ信号の入力周期の競合が発生すると、入力処理部は夫々の遅延許容時間「ｄ＊Ｔ２」と「ｆ＊Ｔ２」とを比較して、遅延許容時間の短いサーミスタ（ロ）のアナログ信号を優先して読み込み、タイマ割込み回数が「α＋１」のとき、読み込み対象となるアナログ信号は遅延された外気温センサ（ト）のアナログ信号のみであり、外気温センサ（ト）のアナログ信号が読み込まれる。
【００６０】
タイマ割込み回数が「β」となった後、ヒータ温度制御に加えて、キャリブレーション制御も実行されると、入力処理部は、ＲＡＭ２２に記憶されたヒータ温度制御とキャリブレーション制御が実行されているときの入力条件テーブルデータを参照して、最低入力周期「ｇ＊Ｔ２」以下であるタイマ割込み「Ｔ２」周期でアナログ入力ポート２４を切り替えて個別のアナログ信号を読み込み（タイマ割込み回数「β＋１」〜「β＋７」）、次回以降は各アナログ信号の入力周期に基づいて読み込みを実行する。
【００６１】
例えば、タイマ割込み回数が「γ」のときに、ＩＤセンサ（イ）とサーミスタ（ロ）のアナログ信号の入力周期の競合が発生すると、入力処理部は夫々の遅延許容時間「ｋ＊Ｔ２」と「ｌ＊Ｔ２」とを比較して、遅延許容時間の短いＩＤセンサ（イ）のアナログ信号を優先して読み込む。
【００６２】
タイマ割込み回数が「γ＋１」のとき、読み込み対象となるアナログ信号は、遅延された外気温センサ（ト）と、入力周期に基づいて新たに読み取り対象となったトナーＭ濃度センサ（ハ）のアナログ信号であり、入力処理部は夫々の遅延許容時間「ｌ＊Ｔ２」と「ｍ＊Ｔ２」とを比較して、遅延許容時間の短いサーミスタ（ロ）のアナログ信号を優先して読み込む。
【００６３】
タイマ割込み回数が「γ＋２」のとき、読み込み対象となるアナログ信号は遅延されたトナーＭ濃度センサ（ハ）のアナログ信号のみであり、トナーＭ濃度センサ（ハ）のアナログ信号が読み込まれる。
【００６４】
つまり、入力処理部は、時間を要するアナログ信号に対する入力処理をメインルーチンでの処理から外し、割込みルーチンで、入力する必要のあるアナログ信号を入力周期に基づいて一つずつ入力処理することにより、メインルーチンでの処理負荷が軽減するように構成され、割込みルーチンで入力処理すべきアナログ信号が競合するときに、遅延許容時間に基づいて一方を優先的に入力処理するように構成されている。従って、システム制御部２が、演算処理能力の低いマイクロコンピュータを備え、複数の状態信号であるアナログ信号を切り替えて入力処理する場合において、入力対象となるアナログ信号が競合しても支障なく入力処理することができる。
【００６５】
複数のアナログ信号の入力周期の競合が発生し、何れかのアナログ信号が設定周期及び許容時間誤差の範囲内で読み込めないときであっても、タイマ割込み処理周期「Ｔ２」を、予め設定されている最短入力周期以下の周期に設定しておけば、許容時間誤差の範囲内に入る次の割込み処理で入力処理することができる。
【００６６】
以下に、別実施形態について説明する。
【００６７】
上述の実施形態では、入力処理部は、所定周期「Ｔ２」のタイマ割込み処理で、Ａ／Ｄ変換ポートであるアナログ入力ポート２４に入力される複数の状態信号であるアナログ信号の一つを選択して、状態信号値を読み込むものとして説明したが、入力処理する状態信号はアナログ信号に限定するものではない。例えば、非常に多くのデジタル信号を入力する必要のあるときには、メインルーチンで一括して入力処理すると、メインルーチンの負荷が大きくなり、処理が遅延する虞がある。このようなときに、割込みルーチンで、入力する必要のあるデジタル信号を入力周期に基づいて分散して入力処理するように入力処理部を構成することで、メインルーチンでの処理負荷を軽減することができる。
【００６８】
尚、上述した実施形態は何れも本発明の一実施例に過ぎず、当該記載により本発明の範囲が限定されるものではなく、各部の具体的構成は本発明による作用効果を奏する範囲において適宜変更設計することができることは言うまでもない。さらに、上述の複数の実施形態を適宜組み合わせて構成しても良い。
【図面の簡単な説明】
【００６９】
【図１】システム制御部の機能ブロック図
【図２】複写機の外観図
【図３】所定周期Ｔ１で実行されるシステム制御部の制御演算動作を説明するフローチャート
【図４】システム制御部のヒータ温度制御動作を説明するフローチャート
【図５】システム制御部のキャリブレーション制御動作を説明するフローチャート
【図６】システム制御部の画像形成制御動作を説明するフローチャート
【図７】システム制御部のアナログ信号の入力条件の設定を説明するフローチャート
【図８】所定周期「Ｔ２」のタイマ割込み処理でシステム制御部２により実行されるアナログ信号の読み込み動作を説明するフローチャート
【図９】入力周期と遅延許容時間が設定された入力条件テーブルデータの説明図
【図１０】入力処理部によるアナログ信号の読み込み動作の説明図
【符号の説明】
【００７０】
１：画像形成装置（複写機）
２：制御装置（システム制御部）
２０：ＣＰＵ
２１：ＲＯＭ（入力条件記憶部）
２２：ＲＡＭ
２３：入力ポート
２４：Ａ／Ｄ変換ポート（アナログ入力ポート）
２５：出力ポート
２６：内部バス
２７：タイマ
【技術分野】
【０００１】
本発明は、複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置に関する。
【背景技術】
【０００２】
複写機等の画像形成装置は、複数の入力ポート及び出力ポートを備えたマイクロコンピュータ及び周辺回路で構成される制御装置により制御されている。このようなマイクロコンピュータは、画像形成装置に組み込まれた複数のセンサからの状態信号ラインが各入力ポートに接続されるとともに各出力ポートに画像形成装置に組み込まれた各種のアクチュエータに対する制御信号ラインが接続され、制御プログラムに基づいて、入力ポートから状態信号値を読み込む入力処理部と、読み込まれた状態信号値に基づいて所定の演算を実行する演算処理部と、前記演算処理の結果に基づいて所定の出力ポートから画像形成装置に組み込まれた各種のアクチュエータに制御信号を出力する出力処理部を備えている。
【０００３】
そして、演算処理能力の低い安価なマイクロコンピュータを用いる場合には、画像形成装置に対する所定の制御周期を維持するために、入力処理部での負荷を分散させるべく、所定周期で入力ポートを切り替えて個別の状態信号値を読み込むように、複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている。
【０００４】
特許文献１には、一定周期で実行すべきＡＤ変換の等時間間隔性を維持しつつ、非定周期で発生するクランク同期のＡＤ変換を実行するために、予め設定時間毎に等時間間隔でＡＤ変換して個別の状態信号値を読み込むように変換順番を設定し、前記状態信号値を全て取得する前に非定周期の状態信号値を読み込む必要が生じると、当該非定周期の状態信号値を読み込み、以後の等時間間隔で読み込む状態信号値の変換順番を、予め設定した変換順番に対して１つ遅れとするＡＤ変換方法を採用した制御装置が提案されている。
【特許文献１】特開平６−２４９０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、入力処理部により入力された状態信号値に基づいて一定の演算周期で制御演算を実行するように構成された演算処理部を備える場合等に、入力処理部が入力条件記憶部に記憶された入力周期に基づいて入力処理する際に、入力対象となる状態信号が競合すると、何れかの状態信号に対する入力周期がずれることになり、最新に入力された状態信号値に対する演算処理ができなくなり、制御対象を適正に制御できなくなる虞がある。
【０００６】
また、特許文献１に記載されたような非定周期で発生したイベントにより状態信号値の入力順序がずれる場合であっても、同様に、最新の状態信号値に対して演算処理ができなくなり、制御対象を適正に制御できなくなる虞がある。
【０００７】
本発明の目的は、上述の問題に鑑み、演算処理能力の低いマイクロコンピュータにより複数の状態信号を切り替えて入力処理する場合に、入力対象となる状態信号が競合しても支障なく入力処理ができる制御装置を提供する点にある。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明による制御装置の第一の特徴構成は、特許請求の範囲の書類の請求項１に記載した通り、複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置であって、前記入力条件記憶部に各状態信号の入力周期に対する遅延許容時間がさらに記憶され、前記入力処理部は前記所定周期で読み込むべき状態信号が競合するときに前記遅延許容時間の短い状態信号を優先して読み込むように構成されている点にある。
【０００９】
上述の構成によれば、所定周期で読み込むべき状態信号が競合したとき、入力処理部は、入力処理すべき各状態信号の遅延許容時間に基づいて、遅延許容時間の短い状態信号を動的に選択してその状態信号値を優先的に読み込むため、支障のない入力処理を実行することができる。
【００１０】
同第二の特徴構成は、同請求項２に記載した通り、上述の第一の特徴構成に加えて、前記入力処理部で読み込まれた何れかの状態信号値に基づいて所定の演算を実行する複数の演算処理部を備え、前記入力周期または遅延許容時間を各演算処理部の実行状態に応じて可変設定する入力条件設定部を備えている点にある。
【００１１】
上述の構成によれば、入力処理部は、複数の演算処理部の夫々の実行状態に応じて、即ち演算負荷の変動に応じて、入力条件設定部が可変設定した入力周期に基づいて、最短入力周期以下の所定周期を動的に設定して状態信号値を読み込み、また、前記所定周期で読み込むべき状態信号が競合するときには各入力周期に対して記憶された遅延許容時間の短い状態信号を動的に選択してその状態信号値を優先的に読み込むため、支障のない入力処理を実行することができる。
【００１２】
同第三の特徴構成は、同請求項３に記載した通り、上述の第一または二の特徴構成に加えて、前記入力ポートがＡ／Ｄ変換ポートである点にある。
【００１３】
時間を要するＡ／Ｄ変換ポートからの入力処理に対して本発明を好適に採用することができる。
【００１４】
本発明による画像形成装置の特徴構成は、同請求項４に記載した通り、請求項１から３の何れかに記載の制御装置により制御される点にある。
【発明の効果】
【００１５】
以上説明した通り、本発明によれば、演算処理能力の低いマイクロコンピュータにより複数の状態信号を切り替えて入力処理する場合に、入力対象となる状態信号が競合しても支障なく入力処理ができる制御装置を提供することができるようになった。
【発明を実施するための最良の形態】
【００１６】
以下に、画像形成装置の一例である複写機を用いて本発明を説明する。
【００１７】
電子写真方式が採用された複写機１は、図２に示すように、液晶画面でなる表示部や複写動作等を起動するスタートキー等が配置された操作部１０と、原稿給紙台１１に載置された原稿を順次給紙して原稿画像を光電変換してデジタル画像データとして読み取る画像読取部１２と、画像読取部１２で読み取られたデジタル画像データを出力画像データに変換する画像処理部１３と、出力画像データに基づいてトナー画像を形成して記録紙に転写する画像形成部１５と、ヒータを備え、記録紙上に転写されたトナー画像を加熱して定着させる定着部１６と、画像形成部１５に給紙する記録紙を収容した給紙トレイ１４と、給紙トレイ１４から給紙された記録紙を搬送する搬送機構１７と、記録紙が排出される排紙部１８と、これらの機能ブロックを制御して画像形成処理を制御するシステム制御部２とを備えて構成される。
【００１８】
システム制御部２は、本発明における制御装置であり、図１に示すように、ＣＰＵ２０と、ＣＰＵ２０により実行される制御プログラム等を格納するＲＯＭ２１と、制御データ等を格納するＲＡＭ２２と、複写機１に組み込まれた各種のセンサや信号処理部から出力されるデジタル信号が入力される入力ポート２３と、各種のセンサから出力される状態信号としてのアナログ信号が入力されるアナログ入力ポート２４と、複写機１に組み込まれた各種のアクチュエータに対して制御信号を出力する出力ポート２５等が、内部バス２６により相互に接続されている。
【００１９】
ＣＰＵ２０には複数のカウンタ回路を備えたタイマ２７が接続され、各カウンタ回路は、カウント値が予め設定されたタイマカウント値になると、ＣＰＵ２０に割込み信号を出力する。
【００２０】
入力ポート２３は入力されたデジタル信号値を記憶する入力レジスタを備え、入力レジスタに記憶されたデジタル信号値はＣＰＵ２０により内部バス２６を介してＲＡＭ２２に記憶される。出力ポート２５は制御信号値を格納する出力レジスタを備え、ＣＰＵ２０により前記出力レジスタに制御信号値が書き込まれると対応する出力ポート２５から制御信号が出力される。
【００２１】
アナログ入力ポート２４は、Ａ／Ｄ変換ポートであり、入力されるアナログ信号から一つの信号を選択する入力切替スイッチ２４０と、選択されたアナログ信号の値を充電するコンデンサ２４１と、前記コンデンサ２４１の充電電圧値と基準電圧値Ｖｒｅｆを比較するコンパレータ２４２と、複数の抵抗により前記基準電圧値Ｖｒｅｆを変更する基準電圧変更スイッチ２４３と、入力レジスタ２４４とを備える。
【００２２】
アナログ入力ポート２４では、ＣＰＵ２０により前記入力切替スイッチ２４０が切り替えられて入力処理すべきアナログ信号が選択されると、前記アナログ信号によりコンデンサ２４１が充電され、コンパレータ２４２に入力される。コンパレータ２４２により、コンデンサ２４１の充電電圧値と、ＣＰＵ２０により基準電圧変更スイッチ２４３が切り替えられて小さな電圧値から順に入力される基準電圧値Ｖｒｅｆが比較され、コンパレータ２４２の出力が変化した際の基準電圧値Ｖｒｅｆの電圧値が対応するデジタル信号値として入力レジスタに記憶され、入力レジスタに記憶されたデジタル信号値は内部バス２６を介してＲＡＭ２２に記憶される。
【００２３】
複写機１に電源が投入されるとシステム制御部２は、所定の演算周期で制御演算を実行すると共に、所定周期でタイマ割込み処理を行い、アナログ入力ポート２４を切り替えて各種のセンサから入力されるアナログ信号をＡＤ変換してデジタル信号値を取得する。
【００２４】
システム制御部２により所定の演算周期で実行される制御演算について説明すると、図３のフローチャートに示すように、複写機１に電源が投入されてパワーオンリセットされたＣＰＵ２０は、入力レジスタ、出力レジスタ等の内部レジスタ及びＲＡＭ２２を初期化し（ＳＡ１）、タイマ２６のカウンタ回路にタイマカウント値「ｔ１」、「ｔ２」をセットして、割込み許可する（ＳＡ２）。
【００２５】
ステップＳＡ１でＣＰＵ２０が行う初期化により、ＲＡＭ２１には、ＣＰＵ２０により実行される演算処理の実行状態を記憶する領域が確保される。ステップＳＡ２でカウンタ回路にセットされるタイマカウント値「ｔ１」はシステム制御部２の演算周期「Ｔ１」を設定するものであり、タイマカウント値「ｔ２」はアナログ入力ポート２４に入力されたアナログ信号値をＡＤ変換して読み込む際のタイマ割込み周期「Ｔ２」を設定するものであり、ＣＰＵ２０の演算処理能力等に基づいて、例えば、「Ｔ１」が１０ミリ秒、「Ｔ２」が１ミリ秒などになるように、「ｔ１」、「ｔ２」が設定される。
【００２６】
ＣＰＵ２０は、入力ポート２３に入力された信号値とアナログ入力ポート２４でＡＤ変換された信号値をＲＡＭ２２に書き込み（ＳＡ３）、ＲＡＭ２２から読み出した制御信号値を出力ポート２５の出力レジスタに書き込む。
【００２７】
メインスイッチがオンされると（ＳＡ５の「Ｙ」）、ＣＰＵ２０は、前記デジタル信号値等の制御データに基づいてヒータ温度制御や画像形成制御等の演算処理を実行し（ＳＡ６〜ＳＡ１１）、夫々の制御状態に応じて演算処理に必要なアナログ信号の入力周期または遅延許容時間を可変設定する（ＳＡ１２）。
【００２８】
メインスイッチがオフされると（ＳＡ５の「Ｎ」）、ＣＰＵ２０は、出力レジスタに記憶した全制御信号値をリセットして出力ポート２５からの制御信号の出力をオフし（ＳＡ１３）、ＲＡＭ２２に記憶した画像形成動作を制御する複数の演算処理の実行状態をリセットする（ＳＡ１４）。
【００２９】
カウント値が予め設定したタイマカウント値「ｔ１」になり、タイマ２７でセットされた割込みフラグを検出すると（ＳＡ１５）、ＣＰＵ２０は、当該割込みフラグをリセットして、ステップＳＡ３からの動作を繰り返す（ＳＡ１６）。つまり、タイマカウント値「ｔ１」の周期でメインルーチンの処理を繰り返す。
【００３０】
以下に、図３のフローチャートのステップＳＡ６で行われる定着部１６の温度を調整するために実行するヒータ温度制御について、図４に示すフローチャートを用いて説明する。
【００３１】
ＣＰＵ２０は、ステップＳＡ１でＲＡＭ２２に確保された領域にヒータ温度制御の演算処理の実行状態を示すヒータステートカウンタ値を記憶する。前記ヒータステートカウンタ値が「０」であるとき（ＳＢ１）、ヒータをオフし（ＳＢ２）、前記ヒータステートカウンタ値をインクリメントする（ＳＢ３）。
【００３２】
ＣＰＵ２０は、前記ヒータステートカウンタ値が「１」であるとき（ＳＢ１）、定着部１６が定着処理可能な温度に保たれるようにヒータを温度制御（ノーマル温度制御）し（ＳＢ４）、複写機１が節電モードに入ると（ＳＢ５）、前記ヒータステートカウンタ値をインクリメントする（ＳＢ６）。
【００３３】
ＣＰＵ２０は、前記ヒータステートカウンタ値が「２」であるとき（ＳＢ１）、ヒータを節電レベルで温度制御し（ＳＢ７）、複写機１の節電モードが解除されると（ＳＢ８）、前記ヒータステートカウンタ値をデクリメントしてノーマル温度制御に戻す（ＳＢ９）。
【００３４】
以下に、図３のフローチャートのステップＳＡ７で行われる出力画像の画像濃度を所定の画像濃度に維持するために実行するキャリブレーション制御について、図５に示すフローチャートを用いて説明する。
【００３５】
ＣＰＵ２０は、ステップＳＡ１でＲＡＭ２２に確保された領域にキャリブレーション制御の演算処理の実行状態を示すＣＡＬステートカウンタ値を記憶する。前記ＣＡＬステートカウンタ値が「０」であるとき（ＳＣ１）、複写機１がキャリブレーションモードに入ると（ＳＣ２の「Ｙ」）、前記ＣＡＬステートカウンタ値をインクリメントする（ＳＣ３）。
【００３６】
ＣＰＵ２０は、前記ＣＡＬステートカウンタ値が「１」であるとき（ＳＣ１）、出力画像の画像濃度を検出するために感光体にトナー像でなるテストパッチを生成し（ＳＣ４）、前記ＣＡＬステートカウンタ値をインクリメントする（ＳＣ５）。
【００３７】
ＣＰＵ２０は、前記ＣＡＬステートカウンタ値が「２」であるとき（ＳＣ１）、出力画像の画像濃度を検出するＩＤセンサにより、テストパッチのトナー濃度を検出させ（ＳＣ６の「Ｙ」）、当該検出値がキャリブレーションを実行する必要のない所定範囲内にあれば（ＳＣ７の「Ｙ」）、前記ＣＡＬステートカウンタ値をクリアしてキャリブレーションを終了し（ＳＣ８）、前記所定範囲内になければ（ＳＣ７の「Ｎ」）、トナー濃度調整を実行して（ＳＣ９）、前記ＣＡＬステートカウンタ値をインクリメントする（ＳＣ１０）。
【００３８】
ＣＰＵ２０は、前記ＣＡＬステートカウンタ値が「３」であるとき（ＳＣ１）、トナー濃度調整が完了すると（ＳＣ１１の「Ｙ」）、前記ＣＡＬステートカウンタ値をクリアしてキャリブレーションを終了する（ＳＣ１２）。
【００３９】
以下に、図３のフローチャートのステップＳＡ８で行われる画像形成ジョブの入力に基づく画像形成制御について、図６に示すフローチャートを用いて説明する。
【００４０】
ＣＰＵ２０は、ＲＡＭ２２に確保された領域に画像形成制御の演算処理の実行状態を示すＩＭＧステートカウンタ値を記憶する。前記ＩＭＧステートカウンタ値が「０」であるとき（ＳＤ１）、プリントキーが押圧されると（ＳＤ２の「Ｙ」）、前記ＩＭＧステートカウンタ値をインクリメントする（ＳＤ３）。
【００４１】
ＣＰＵ２０は、前記ＩＭＧステートカウンタ値が「１」であるとき（ＳＤ１）、メインモータ等を駆動して（ＳＤ４〜ＳＤ６）、前記ＩＭＧステートカウンタ値をインクリメントする（ＳＤ７）。
【００４２】
ＣＰＵ２０は、前記ＩＭＧステートカウンタ値が「２」であるとき（ＳＤ１）、各モータの回転数やバイアス電圧が安定して画像形成が可能になると（ＳＤ８の「Ｙ」）、画像形成制御を実行し（ＳＤ９）、設定された枚数の印刷が終了すると（ＳＤ１０の「Ｙ」）、前記ＩＭＧステートカウンタ値をインクリメントする（ＳＤ１１）。
【００４３】
ＣＰＵ２０は、前記ＩＭＧステートカウンタ値が「３」であるとき（ＳＤ１）、印刷した最後の記録紙が排出されると（ＳＤ１２の「Ｙ」）、メインモータ等を停止し（ＳＤ１３〜ＳＤ１５）、前記ＩＭＧステートカウンタ値をクリアしてプリント処理を終了する（ＳＤ１６）。
【００４４】
上述のように、システム制御部２はステップＳＡ６からＳＡ８で実行される複数の演算処理を行う複数の演算処理部を備える。また、ＲＡＭ２２に確保された領域には、ＣＰＵ２０により実行される演算処理の実行状態を示す各演算処理のステートカウンタ値が記憶される。尚、ＣＰＵ２０は、図３のフローチャートのステップＳＡ９からＳＡ１１の各制御の演算処理についても、夫々のステートカウンタ値に基づいて演算処理を実行する、つまり、システム制御部２はこれらの演算処理を行う演算処理部を備え、ＲＡＭ２２にはそれらの演算処理部の実行状態を示す各ステートカウンタ値が記憶される。
【００４５】
ＲＯＭ２１は、アナログ入力ポート２４に個別に接続された複数のアナログ信号に対して設定された入力周期を記憶する。ＣＰＵ２０により実行される演算処理によって、また、演算処理の実行状態によって、必要なアナログ信号は異なる。例えば、ヒータ温度制御の演算処理においては、ＩＤセンサにより検出されるトナー濃度値は必要ない。また、キャリブレーション制御の演算処理において、ＣＡＬステートカウンタ値が「２」であるときには、ＩＤセンサにより検出されるトナー濃度値が必要であるが、ＣＡＬステートカウンタ値が「２」以外のときには、前記ＩＤセンサにより検出されるトナー濃度値は必要ない。
【００４６】
そこで、各ステートカウンタ値に基づいて判断される各演算処理部の実行状態に応じて、必要なアナログ信号入力するため、ＲＯＭ２１には、各演算処理部のステートカウンタ値毎に、アナログ入力ポート２４で入力処理すべきアナログ信号の入力周期及び遅延許容時間が記憶され、ＣＰＵ２０は、ＲＯＭ２１を参照して、各演算処理部の実行状態に応じてアナログ信号の入力周期または遅延許容時間を可変に設定する。
【００４７】
以下に、図３のフローチャートのステップＳＡ１２で行われるアナログ信号の入力条件設定について、図７に示すフローチャートを用いて説明する。
【００４８】
ＣＰＵ２０は、ＲＡＭ２２に記憶された各演算処理部のステートカウンタ値を読み出し（ＳＥ１）、ＲＯＭ２１を参照して（ＳＥ２）、各演算処理部に必要なアナログ信号の入力周期と遅延許容時間を取得し（ＳＥ３）、取得した各入力周期と各遅延許容時間とから、アナログ信号毎に最短入力周期と最短遅延許容時間を夫々の入力周期と遅延許容時間に選択して（ＳＥ４）、ＲＡＭ２２に入力条件テーブルデータとして記憶する（ＳＥ５）。即ち、ＲＡＭ２２は入力条件記憶部であり、システム制御部２は、各演算処理部の実行状態に応じてアナログ信号の入力周期または遅延許容時間を可変設定する入力条件設定部を備える。
【００４９】
タイマ２７から所定周期「Ｔ２」で出力されるタイマ割込み信号が入力されると、ＣＰＵ２０は、図３のフローチャートに記載したメインルーチンの演算処理を中断して、アナログ入力ポート２４を介して信号値を読み込むタイマ割込み処理のサブルーチンを実行し、前記タイマ割込み処理の終了後、メインルーチンの演算処理を再開する。
【００５０】
ここで、アナログ信号入力のためのタイマ割込み処理のインタバルである所定周期「Ｔ２」は、予め設定されている最短入力周期以下の周期となるように構成されていることが好ましいが、少なくとも最短入力周期に設定されていればよい。
【００５１】
以下に、所定周期「Ｔ２」のタイマ割込み処理でシステム制御部２により実行されるアナログ信号の読み込み処理について、図８のフローチャートを用いて説明する。
【００５２】
ＣＰＵ２０は、ＲＡＭ２２に記憶された入力条件テーブルデータを参照して（ＳＦ１）、入力処理すべき各アナログ信号の選択周期を、ステップＳＡ１２で入力条件設定部により設定された夫々の演算処理に必要なアナログ信号の最短入力周期に設定し（ＳＦ２）、入力処理すべきアナログ信号に対応したアナログ入力ポート２４を選択する（ＳＦ５）。
【００５３】
入力処理すべきアナログ信号に競合が生じるとき（ＳＦ３の「Ｙ」）、夫々の入力周期に対する遅延許容時間を確認し（ＳＦ４）、遅延許容時間の短いアナログ信号のアナログ入力ポート２４を選択する（ＳＦ５）。
【００５４】
アナログ入力ポート２４は、選択したアナログ入力ポート２４に入力されたアナログ信号を読み込んで（ＳＦ６）、入力レジスタに記憶し（ＳＦ７）、ＣＰＵ２０は、入力レジスタに記憶されたデジタル信号値をＲＡＭ２２に記憶した後（ＳＦ８）、次のアナログ信号の入力処理に備えて入力レジスタをリセットする（ＳＦ９）。
【００５５】
即ち、システム制御部２は、入力条件設定部により各演算処理部の実行状態に応じてＲＡＭ２２に記憶された入力条件テーブルデータに基づいて、入力処理すべきアナログ信号の各入力周期に基づいて最短入力周期以下の所定周期でアナログ入力ポート２４を切り替えて個別の信号値を読み込み、前期所定周期で読み込むべき状態信号が競合するときに遅延許容時間の短い状態信号を優先して読み込む入力処理部を備える。
【００５６】
入力処理部によるアナログ信号の読み込み動作の具体例として、例えば、ヒータ温度制御のみが実行されているときの各アナログ信号の入力周期と遅延許容時間が設定された入力条件テーブルデータと、ヒータ温度制御とキャリブレーション制御とが実行されているときの各アナログ信号の入力周期と遅延許容時間が設定された入力条件テーブルデータとが、図９に示すように、ＲＯＭ２１に記憶されているときの、入力処理部によるアナログ信号の読み込み動作について、図１０を用いて説明する。
【００５７】
ここで、各入力周期及び各遅延許容時間は、図９に示すように、タイマ割込み周期「Ｔ２」を基準に設定されている。また、アナログ信号の読み込みは、割り振られたポート番号（０〜７）の昇順で実行される。各アナログ信号の読み込み時期は「○」で示している。また、入力処理部によるアナログ信号の読み込みについて、ヒータ温度制御のみの実行時と、ヒータ温度制御とキャリブレーション制御の実行時を具体例として説明するが、キャリブレーション制御のみ実行時や、ヒータ温度制御とキャリブレーション制御と画像形成制御の実行時などであっても、入力処理部は、各演算処理部の実行状態に応じてアナログ信号の読み込みを実行することは言うまでもない。
【００５８】
入力処理部は、ＲＡＭ２２に記憶されたヒータ温度制御のみが実行されているときの入力条件テーブルデータを参照して、最低入力周期「ａ＊Ｔ２」以下であるタイマ割込み「Ｔ２」周期でアナログ入力ポート２４を切り替えて個別のアナログ信号を読み込み（タイマ割込み回数「１」〜「６」）、次回以降は各アナログ信号に対して設定されている入力周期に基づいて読み込みを実行する。
【００５９】
例えば、タイマ割込み回数が「α」のときに、サーミスタ（ロ）と外気温センサ（ト）のアナログ信号の入力周期の競合が発生すると、入力処理部は夫々の遅延許容時間「ｄ＊Ｔ２」と「ｆ＊Ｔ２」とを比較して、遅延許容時間の短いサーミスタ（ロ）のアナログ信号を優先して読み込み、タイマ割込み回数が「α＋１」のとき、読み込み対象となるアナログ信号は遅延された外気温センサ（ト）のアナログ信号のみであり、外気温センサ（ト）のアナログ信号が読み込まれる。
【００６０】
タイマ割込み回数が「β」となった後、ヒータ温度制御に加えて、キャリブレーション制御も実行されると、入力処理部は、ＲＡＭ２２に記憶されたヒータ温度制御とキャリブレーション制御が実行されているときの入力条件テーブルデータを参照して、最低入力周期「ｇ＊Ｔ２」以下であるタイマ割込み「Ｔ２」周期でアナログ入力ポート２４を切り替えて個別のアナログ信号を読み込み（タイマ割込み回数「β＋１」〜「β＋７」）、次回以降は各アナログ信号の入力周期に基づいて読み込みを実行する。
【００６１】
例えば、タイマ割込み回数が「γ」のときに、ＩＤセンサ（イ）とサーミスタ（ロ）のアナログ信号の入力周期の競合が発生すると、入力処理部は夫々の遅延許容時間「ｋ＊Ｔ２」と「ｌ＊Ｔ２」とを比較して、遅延許容時間の短いＩＤセンサ（イ）のアナログ信号を優先して読み込む。
【００６２】
タイマ割込み回数が「γ＋１」のとき、読み込み対象となるアナログ信号は、遅延された外気温センサ（ト）と、入力周期に基づいて新たに読み取り対象となったトナーＭ濃度センサ（ハ）のアナログ信号であり、入力処理部は夫々の遅延許容時間「ｌ＊Ｔ２」と「ｍ＊Ｔ２」とを比較して、遅延許容時間の短いサーミスタ（ロ）のアナログ信号を優先して読み込む。
【００６３】
タイマ割込み回数が「γ＋２」のとき、読み込み対象となるアナログ信号は遅延されたトナーＭ濃度センサ（ハ）のアナログ信号のみであり、トナーＭ濃度センサ（ハ）のアナログ信号が読み込まれる。
【００６４】
つまり、入力処理部は、時間を要するアナログ信号に対する入力処理をメインルーチンでの処理から外し、割込みルーチンで、入力する必要のあるアナログ信号を入力周期に基づいて一つずつ入力処理することにより、メインルーチンでの処理負荷が軽減するように構成され、割込みルーチンで入力処理すべきアナログ信号が競合するときに、遅延許容時間に基づいて一方を優先的に入力処理するように構成されている。従って、システム制御部２が、演算処理能力の低いマイクロコンピュータを備え、複数の状態信号であるアナログ信号を切り替えて入力処理する場合において、入力対象となるアナログ信号が競合しても支障なく入力処理することができる。
【００６５】
複数のアナログ信号の入力周期の競合が発生し、何れかのアナログ信号が設定周期及び許容時間誤差の範囲内で読み込めないときであっても、タイマ割込み処理周期「Ｔ２」を、予め設定されている最短入力周期以下の周期に設定しておけば、許容時間誤差の範囲内に入る次の割込み処理で入力処理することができる。
【００６６】
以下に、別実施形態について説明する。
【００６７】
上述の実施形態では、入力処理部は、所定周期「Ｔ２」のタイマ割込み処理で、Ａ／Ｄ変換ポートであるアナログ入力ポート２４に入力される複数の状態信号であるアナログ信号の一つを選択して、状態信号値を読み込むものとして説明したが、入力処理する状態信号はアナログ信号に限定するものではない。例えば、非常に多くのデジタル信号を入力する必要のあるときには、メインルーチンで一括して入力処理すると、メインルーチンの負荷が大きくなり、処理が遅延する虞がある。このようなときに、割込みルーチンで、入力する必要のあるデジタル信号を入力周期に基づいて分散して入力処理するように入力処理部を構成することで、メインルーチンでの処理負荷を軽減することができる。
【００６８】
尚、上述した実施形態は何れも本発明の一実施例に過ぎず、当該記載により本発明の範囲が限定されるものではなく、各部の具体的構成は本発明による作用効果を奏する範囲において適宜変更設計することができることは言うまでもない。さらに、上述の複数の実施形態を適宜組み合わせて構成しても良い。
【図面の簡単な説明】
【００６９】
【図１】システム制御部の機能ブロック図
【図２】複写機の外観図
【図３】所定周期Ｔ１で実行されるシステム制御部の制御演算動作を説明するフローチャート
【図４】システム制御部のヒータ温度制御動作を説明するフローチャート
【図５】システム制御部のキャリブレーション制御動作を説明するフローチャート
【図６】システム制御部の画像形成制御動作を説明するフローチャート
【図７】システム制御部のアナログ信号の入力条件の設定を説明するフローチャート
【図８】所定周期「Ｔ２」のタイマ割込み処理でシステム制御部２により実行されるアナログ信号の読み込み動作を説明するフローチャート
【図９】入力周期と遅延許容時間が設定された入力条件テーブルデータの説明図
【図１０】入力処理部によるアナログ信号の読み込み動作の説明図
【符号の説明】
【００７０】
１：画像形成装置（複写機）
２：制御装置（システム制御部）
２０：ＣＰＵ
２１：ＲＯＭ（入力条件記憶部）
２２：ＲＡＭ
２３：入力ポート
２４：Ａ／Ｄ変換ポート（アナログ入力ポート）
２５：出力ポート
２６：内部バス
２７：タイマ
【特許請求の範囲】
【請求項１】
複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置であって、
前記入力条件記憶部に各状態信号の入力周期に対する遅延許容時間がさらに記憶され、前記入力処理部は前記所定周期で読み込むべき状態信号が競合するときに前記遅延許容時間の短い状態信号を優先して読み込むように構成されている制御装置。
【請求項２】
前記入力処理部で読み込まれた何れかの状態信号値に基づいて所定の演算を実行する複数の演算処理部を備え、前記入力周期または遅延許容時間を各演算処理部の実行状態に応じて可変設定する入力条件設定部を備えている請求項１記載の制御装置。
【請求項３】
前記入力ポートがＡ／Ｄ変換ポートである請求項１または２記載の制御装置。
【請求項４】
請求項１から３の何れかに記載の制御装置により制御される画像形成装置。
【請求項１】
複数の入力ポートに個別に接続された複数の状態信号に対して設定される入力周期を記憶する入力条件記憶部と、前記入力条件記憶部に記憶された入力周期に基づいて最短入力周期以下の所定周期で入力ポートを切り替えて個別の状態信号値を読み込む入力処理部を備えて構成されている制御装置であって、
前記入力条件記憶部に各状態信号の入力周期に対する遅延許容時間がさらに記憶され、前記入力処理部は前記所定周期で読み込むべき状態信号が競合するときに前記遅延許容時間の短い状態信号を優先して読み込むように構成されている制御装置。
【請求項２】
前記入力処理部で読み込まれた何れかの状態信号値に基づいて所定の演算を実行する複数の演算処理部を備え、前記入力周期または遅延許容時間を各演算処理部の実行状態に応じて可変設定する入力条件設定部を備えている請求項１記載の制御装置。
【請求項３】
前記入力ポートがＡ／Ｄ変換ポートである請求項１または２記載の制御装置。
【請求項４】
請求項１から３の何れかに記載の制御装置により制御される画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−２８３４３９（Ｐ２００８−２８３４３９Ａ）
【公開日】平成２０年１１月２０日（２００８．１１．２０）
【国際特許分類】
【出願番号】特願２００７−１２５５４８（Ｐ２００７−１２５５４８）
【出願日】平成１９年５月１０日（２００７．５．１０）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２０年１１月２０日（２００８．１１．２０）
【国際特許分類】
【出願日】平成１９年５月１０日（２００７．５．１０）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]