半導体パワーモジュールのための接続配置
半導体パワーモジュール（１００）は、少なくとも２つのサブモジュール（１０１−１０６）を含んでいる。サブモジュール（１０１−１０６）は、コレクタ（１０８）、エミッタ（１０９）およびゲート（１１０）を有する少なくとも１つのそれぞれのトランジスタ（１０７）を含んでいる。さらに、接続配置は、少なくとも２つのサブモジュール（１０１−１０６）のコレクタを外部回路部品に集合的に接続することに適したコレクタ端子ユニット（２０１）、少なくとも２つのサブモジュール（１０１−１０６）の個別のエミッタ（１０９）を外部回路部品に個々に接続することに適した少なくとも２つのエミッタ端子ユニット（３０１−３０４）、および少なくとも２つのサブモジュール（１０１−１０６）の個別のゲート（１１０）を外部回路部品に個々に接続することに適した少なくとも２つのゲート端子ユニット（４０１−４０４）を具備して提供される。
【発明の詳細な説明】
【背景】
【０００１】
現在の開示は、一般、電子回路配置における大電流を制御するために使用される半導体パワーモジュールに関係する。特に、現在の開示は、外部回路部品にパワーモジュールを接続するための接続配置に関係する。さらに、現在の開示は、外部回路部品にパワーモジュールを接続するための方法に関係する。
【０００２】
半導体パワーモジュールは、典型的には、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を含んでいる。単一のＩＧＢＴのアンペア容量が制限されるように、複数のＩＧＢＴは、半導体パワーモジュール内で並列に接続される。非対称のＤＣパス、ストレイインダクタンスおよび複雑な電磁結合効果により、並列のＩＧＢＴの間で電流アンバランスが生じるかもしれない。そのような電流アンバランスは、不適当な半導体パワーモジュール定格をもたらすかもしれない。
【概要】
【０００３】
したがって、改善された定格電流を半導体パワーモジュールに提供することを目的とする。
【０００４】
上記のことを考慮して、少なくとも２つのサブモジュールと接続配置とを含む半導体パワーモジュールが、提供される。サブモジュールは、コレクタ、エミッタおよびゲートを有する少なくとも１つのそれぞれのトランジスタを具備する。接続配置は、少なくとも２つのサブモジュールのコレクタを外部回路部品に集合的に接続することに適したコレクタ端子ユニットと、少なくとも２つのサブモジュールのそれぞれのエミッタを外部回路部品に個々に接続することに適した少なくとも２つのエミッタ端子ユニットと、少なくとも２つのサブモジュールのそれぞれのゲートを外部回路部品に個々に接続することに適した少なくとも２つのゲート端子ユニットと、を含んでいる。
【０００５】
別の態様によれば、少なくとも２つのサブモジュールと接続配置とを含む半導体パワーモジュールを外部回路部品に接続するための方法が、提供される。サブモジュールは、コレクタ、エミッタおよびゲートを有する少なくとも１つのそれぞれのトランジスタを含んでいる。方法は、コレクタ端子ユニットを用いて、少なくとも２つのサブモジュールのコレクタを外部回路部品に集合的に接続するステップと、少なくとも２つのエミッタ端子ユニットを用いて、少なくとも２つのサブモジュールのそれぞれのエミッタを外部回路部品に個々に接続するステップと、少なくとも２つのゲート端子ユニットを用いて、少なくとも２つのサブモジュールのそれぞれのゲートを外部回路部品に個々に接続するステップと、を含んでいる。
【０００６】
さらに典型的な実施形態は、従属クレーム、説明および添付の図面に従うものである。
【図面の簡単な説明】
【０００７】
技術における通常の熟練者の一人に対してそれらの最良の形態を具備する本発明の十分で可能な開示は、添付の図面への言及を含む明細書の残りの中で特に述べられる。
【図１】図１は、典型的な実施形態による、４つのＩＧＢＴを並列に接続している半導体パワーモジュールの回路図を示し、ＩＧＢＴのエミッタ端子ユニットおよびゲートユニットは、個々にアクセス可能である。
【図２】図２は、４つのＩＧＢＴを有する半導体パワーモジュールの回路図であり、２つのＩＧＢＴは、２つのそれぞれのサブモジュールの中でそれぞれグループ化される。
【図３】図３は、図２の中の回路構成に相当する回路構成を有する半導体パワーモジュールの回路配置を例証し、ゲートユニット中のバランス用ユニットは、半導体パワーモジュールのエミッタ端子ユニットおよびゲート端子ユニットに接続されることを示される。
【図４】図４は、別の典型的な実施形態による、半導体パワーモジュールの回路構成であり、２つの別個のゲートユニットは、電流バランスに使用される。
【図５】図５は、典型的な実施形態による、６つのサブモジュールおよび接続配置を含んでいる半導体パワーモジュールの平面図である。
【図６】図６は、典型的な実施形態による、６つのサブモジュールを有している半導体パワーモジュールのための接続配置の斜視図である。
【図７】図７は、図５に示された半導体パワーモジュールの断面であり、図７（ａ）は、１つのゲートエミッタペアの場合における標準のゲートユニット接続を示し、図７（ｂ）は、２つのゲートエミッタペアの場合におけるゲートユニット接続を示す。
【図８】図８（ａ）は、アンバランス補償のない個々のサブモジュールのコレクタ電流を示すグラフであり、図８（ｂ）は、アンバランス補償を備えた個々のモジュールのコレクタ電流を例証する。
【図９】図９は、典型的な実施形態による、接続配置を用いて、外部回路部品に半導体パワーモジュールを接続するための方法のフローチャートである。
【詳細な説明】
【０００８】
様々な典型的な実施形態が、今詳細に言及されるだろう。それらの１つ以上の例が、図面の中で例証される。各例は、説明によって提供され、限定として意味されない。例えば、１つの実施形態の一部として例証または記述された特徴は、さらなる実施形態をさらに生み出すために、他の実施形態上でまたはその実施形態と共に使用することができる。現在の開示が、そのような変更および変化を含んでいることは、意図される。
【０００９】
複数の実施形態は、以下に説明されるだろう。この場合、同一の構造的特徴は、図面中の同一の参照シンボルによって確認される。図面の中で示される構造は、スケールに忠実に描かれないが、実施形態についてのよりよい理解としてのみ役立つ。
【００１０】
半導体パワーモジュールは、パワートランジスタのようないくつかのパワー部品のための物理的封じ込めを提供する。パワー部品は、コンパクト電子回路配置が提供されるように、共通基板または共通回路基板上で配列されてもよい。半導体パワーモジュールは、モジュールによって（例えば、１００Ａまたは１５０Ａを超えるサポートされたコレクタ電流によって）扱うことができるパワー範囲によって定義されてもよい。具体的には、半導体パワーモジュールの電子部品は、ＡｌＳｉＣ（アルミニウムケイ素カーバイド）ベースプレートおよび／またはＡｌＮ（窒化アルミニウム）セラミック基板上で配列されてもよい。そのような種類のモジュールは、ＨｉＰａｋモジュールの名前で知られている。
【００１１】
さらに、半導体パワーモジュールは、いくつかのサブモジュールを含んでいてもよい。ここで、「サブモジュール」というタームは、半導体パワーモジュール内の回路配置を定義する。そこでは、サブモジュールのそれ自体は、少なくとも１つのそれぞれのトランジスタをそれぞれ含んでもよい。特に、単一のトランジスタを備えた回路配置は、サブモジュールと見なされてもよい。サブモジュールのこのトランジスタのコレクタ、エミッタ、およびゲートは、それぞれのコレクタ、エミッタおよびゲート端子ユニットに接続することができる。
【００１２】
サブモジュールは、少なくとも１つのトランジスタを具備する半導体パワーモジュールの回路配置として定義されてもよい。より正確には、半導体パワーモジュール内のサブモジュールは、共通ゲートおよび／またはエミッタ端子を有することにより定義される（つまり、場合によっては、サブモジュールのすべてのトランジスタが、同じ共通ゲート端子および／または同じエミッタ端子に接続されるような、サブモジュール用の共通）。したがって、サブモジュールは、トランジスタでもよいし、または、少なくとも２つのトランジスタのグルーピングを含んでもよい。少なくとも２つのトランジスタを具備するサブモジュールの場合には、トランジスタは、望ましくは、類似の電流共有動作（current sharing behaviour）のような類似する電気的特性を有している。
【００１３】
図１は、典型的な実施形態による半導体パワーモジュール１００の回路図である。
【００１４】
ＩＧＢＴ（ＩＧＢＴ１、ＩＧＢＴ２、ＩＧＢＴ３およびＩＧＢＴ４）として提供される４つのトランジスタ１０７は、高電流定格を提供するために並列に接続される。個々のトランジスタ１０７のコレクタ１０８は、互いに接続され、コレクタ端子ユニット２０１に接続される。個々のトランジスタ１０７のゲート１１０は、ゲート端子ユニット４０１、４０２、４０３および４０４に個々にそれぞれ接続される。
【００１５】
さらに、個々のトランジスタ１０７のエミッタ１０９は、エミッタ端子ユニット３０１、３０２、３０３および３０４に個々にそれぞれ接続される。ここで、それぞれのエミッタ端子ユニットに個々に接続されているエミッタは、エミッタ当たりの１つのエミッタ端子ユニットがあり、そのエミッタに割り当てられていることを意味する。ここで、例えば、エミッタ端子ユニット３０１は、特に短いパスを有し、その結果、ＩＧＢＴ１のエミッタに特に直接の反応を有するので、エミッタ端子ユニット３０１は、特に低いストレイインダクタンスを備えたＩＧＢＴ１のエミッタに割り当てられる。端子ユニット３０１がＩＧＢＴ１に個々に割り当てられる限り、エミッタ当たりの個々の端末ユニットは、端子ユニットが、例えば、より長いパスおよびより大きなストレイインダクタンスで、他のエミッタに間接的に接続されること（例えば、エミッタ端子ユニット４００を介して他のエミッタに端子ユニット３０１の間接的に接続することによって、示されるように）を除外しない。
【００１６】
コレクタ端子ユニット２０１、ゲート端子ユニット４０１、４０２、４０３および４０４、エミッタ端子ユニット３０１、３０２、３０３および３０４は、接続ピンが外部回路ユニットに接続するのに適するように、提供されてもよい。コレクタ端子ユニット用のさらなる例は、端子ランド、端子バーおよび端子パッドである。好ましくは、端子ユニットは、パワーモジュールのハウジングに固定して接続される。
【００１７】
第４のトランジスタＩＧＢＴ４のエミッタは、共通のエミッタ端子ユニット４００（または単に端子）に接続される。したがって、図１に示される回路配置は、半導体パワーモジュールのトランジスタ１０７のゲートの個別接続を外部回路ユニットに提供する。さらに、図１に示される回路配置は、半導体パワーモジュール１００のトランジスタ１０７のエミッタの個別接続を外部回路ユニットに提供する。個々のトランジスタ１０７のゲートおよびエミッタの制御によって、非対称のＤＣのパス、ストレイインダクタンス、トランジスタの不適合、および複雑な電磁結合効果に起因する電流アンバランスを補正することが可能である。したがって、各トランジスタ１０７については、ゲートエミッタペアは、外部回路ユニットへの接続に利用可能である。積極的にまたは消極的に電流アンバランスを緩和するために、専用のゲート制御回路を適用することが可能である。
【００１８】
図１では、これらのゲートエミッタペアは、ターミナル３０１／４０１、３０２／４０２、３０３／４０３および３０４／４０４でそれぞれ提供される。さらに、共通のエミッタ端子ユニット４００は、第４のトランジスタＩＧＢＴ４のエミッタ端子に接続され、提供される。すべてのトランジスタのコレクタは、互いに接続され、コレクタ端子ユニット２０１に接続される。したがって、個々のトランジスタ１０７のコレクタ１０８は、単一のピン２０１で接続される。一方、個々のトランジスタのエミッタ１０９およびゲート１１０は、個々のエミッタ端子ユニット３０１−３０４および個々のゲート端子ユニット４０１−４０４によって外部回路ユニットに個々に接続可能である。
【００１９】
パワーモジュール１００中のすべてのトランジスタ１０７（ＩＧＢＴ）のゲートエミッタペアが、外部回路ユニットに個々に接続可能である、図１に示される回路配置に加えて、図２に示されるように、相互に類似のまたは同じ電気的特性を有するトランジスタ（個々のサブモジュール内の少なくとも１つのトランジスタ）をサブモジュール１０１、１０２内でグループ化することは可能である。「相互に類似のまたは同じ電気的特性」というタームは、同様の電流共有動作が提供されることを示してもよいことが、ここで留意される。さらに、ほぼ同じであり得る電気的特性は、エミッタコレクタ降下電圧、温度依存の電流などでもよい。「類似の」は、これらのパラメーターのうちのどれかまたはすべてにおいて２０％未満の変化を意味する。
【００２０】
典型的な実施形態では、次の半導体パワーモジュール設計を有することが可能である。
【００２１】
（i）半導体パワーモジュール１００内のすべてのＩＧＢＴのゲートエミッタペアは、外部回路部品に個々に接続可能である。
【００２２】
（ii）パワーモジュール１００内の各サブモジュールのゲートエミッタペアは、外部回路部品に個々に接続可能である。
【００２３】
（iii）その電流共有動作は相互に類似のまたは同じであると知られている、ＩＧＢＴグループのゲートエミッタペアは、外部回路部品に個々に接続可能である。
【００２４】
図２では、図１に示されるＩＧＢＴは、サブモジュール１０１および１０２へグループ化される。トランジスタＩＧＢＴ１およびＩＧＢＴ２は、サブモジュール１０１へグループ化される。そこでは、トランジスタＩＧＢＴ３およびＩＧＢＴ４は、サブモジュール１０２へグループ化される。サブモジュール１０１および１０２は、別のサブモジュールコレクタ端子ユニット５０２に接続されるサブモジュールコレクタ端子ユニット５０１によって接続される。
【００２５】
エミッタ端子ユニット４００は、トランジスタＩＧＢＴ３のエミッタおよびトランジスタＩＧＢＴ４のエミッタの両方に接続される。
【００２６】
図１に示される回路配置とは対照的に、図２に示される回路配置は、単に２つのエミッタ端子ユニットおよび２つのゲート端子ユニット（したがって、２つのサブモジュール１０１および１０２）、つまり、サブモジュール１０１用のサブモジュールエミッタ端子ユニット６０１およびサブモジュールゲート端子ユニット６０２、第２のサブモジュール１０２用のサブモジュールエミッタ端子ユニット７０１およびサブモジュールゲート端子ユニット７０２を有している。上に記述されるように、サブモジュールエミッタ端子ユニット６０１、７０１およびサブモジュールゲート端子ユニット６０２、７０２は、外部回路ユニットへの接続のために適した接続ピンとして、または、端子ランド、端子バー、端子パッドなどとして、提供されてもよい。
【００２７】
したがって、サブモジュール１０１および１０２の各々は、サブモジュール接続配置を含んでいる。そこでは、サブモジュール接続配置は、（端子ユニットは、外部へのサブモジュールのトランジスタのコレクタ用の共通の接続を提供し、共通の接続は、すべてのコレクタへの並列および同様の方法で接続していることを意味して）サブモジュールの少なくとも２つのトランジスタ１０７のそれぞれのコレクタを外部回路部品に集合的に接続することに適したサブモジュールコレクタ端子ユニット５０１および５０２、サブモジュール１０１および１０２の少なくとも２のトランジスタＩＧＢＴ１、ＩＧＢＴ２のそれぞれのエミッタ１０９（図１）を外部回路部品に集合的に接続することに適したサブモジュールエミッタ端子ユニット７０１および７０２、および、サブモジュール１０１および１０２の少なくとも２つのトランジスタ１０７（ＩＧＢＴ）のそれぞれのゲート１１０（図１）を外部回路部品に集合的に接続することに適したサブモジュールゲート端子ユニット６０２および７０２を含んでいる。
【００２８】
典型的に、パワーモジュール１００の少なくとも２つのサブモジュール１０１および１０２は、相互に類似のまたは同じ電気的特性を有しているトランジスタ１０７を各々具備する。好ましい実施形態によれば、図５に関して詳細にここで下に記述されるように、半導体パワーモジュール１００は、６つのサブモジュール１０１、１０２、１０３、１０４、１０５および１０６を含んでいる。
【００２９】
別の好ましい実施形態によれば、相互に類似のまたは同じ電気的特性を有するトランジスタが、それぞれのサブモジュールへグループ化されることは可能である。そのような各サブモジュール（トランジスタのグループ）は、少なくとも２つのサブモジュール１０１−１０６のコレクタ端子ユニットを外部回路部品に集合的に接続することに適したサブモジュールコレクタ端子ユニット５０１および５０２、少なくとも２つのサブモジュール１０１−１０６の少なくとも２つのエミッタ端子ユニットを外部回路部品に個々に接続することに適したサブモジュールエミッタ端子ユニット６０１および７０１、および、少なくともサブモジュール１０１−１０６の少なくとも２つのゲート端子ユニットを外部回路部品に個々に接続することに適したサブモジュールゲート端子ユニット６０２および７０２を具備する接続配置を有している。
【００３０】
サブモジュール１０１−１０６中の少なくとも２つのトランジスタが、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）として形成されるのは、典型的な実施形態によってである。さらに、バイポーラトランジスタとしてサブモジュール１０１−１０６の少なくとも２つのトランジスタを提供することは可能である。バイポーラトランジスタには、ゲート（例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の場合には、ゲートはさらにベースと呼ばれる）が提供されていることは、ここで留意される。
【００３１】
図２では、ターミナルユニットは、第１のゲートエミッタペア６０１／６０２および第２のゲートエミッタペア７０１／７０２として提供される。より一般に、ターミナルユニットは、エミッタゲート端子ペアへグループ化される。半導体パワーモジュール１００のサブモジュール１０１−１０６内の少なくとも２つのトランジスタ１０７のエミッタゲート端子ペアは、個々に提供されてもよい。半導体パワーモジュール１００のサブモジュール１０１−１０６のエミッタゲート端子ペアは、個々に提供されてもよい。そこで、サブモジュール１０１−１０６内の少なくとも２つのトランジスタのエミッタは、互いに接続される。また、サブモジュール１０１−１０６内の少なくとも２つのトランジスタ１０７のゲート１１０は、互いに接続される。
【００３２】
さらに、相互に類似のまたは同じ電流共有動作を個々に有するトランジスタ１０７のグループのエミッタゲート端子ペアを提供することは可能である。そこで、相互に類似のまたは同じ電流共有動作を有するトランジスタのグループのエミッタは、互いに接続される。また、相互に類似のまたは同じ電流共有動作を有するトランジスタのグループのゲートは、互いに接続される。
【００３３】
図３は、ここで上に記述された図２のような半導体パワーモジュール１００内に２つのサブモジュール１０１が提供される回路配置である。オーバーラップする記述を回避するために、前の図に関して記述された回路部品および部分が、次の図の中で詳述されないことは、ここで留意される。図２に関して記述された回路配置に加えて、上の図３に示される回路配置は、図２に示されるサブモジュールエミッタ端子ユニット６０１、７０１およびサブモジュールゲート端子ユニット６０２、７０２に接続されるバランス用ユニット２０２およびゲートユニット２０３を含んでいる。図３に示される半導体パワーモジュール１００のサブモジュール１０１および１０２の間の電流バランスは、２つのサブモジュール１０１および１０２の間の電流バランスを提供する。ゲートユニット２０３は、２つのサブモジュール１０１および１０２を含む半導体パワーモジュール１００をゲーティングするために提供される。
【００３４】
半導体パワーモジュール１００のサブモジュール１０１および１０２をゲーティングするための単一のゲートユニット２０３を提供する代わりに、２つの別個のゲートユニット（例えば、図４に示された第１のゲートユニット２０４および第２のゲートユニット２０５）を提供することが可能である。図４に示された追加回路部品は、それらの記述がここで省略されるように、図３に示された回路部品とは異ならない。図４では、２つの別個のゲートユニット、例えば、第１のゲートユニット２０４および第２のゲートユニット２０５は、２つのサブモジュール１０１および１０２の並列に接続されたトランジスタを個々に制御するために使用される。
【００３５】
図５は、６つのサブモジュール部分１０１、１０２、１０３、１０４、１０５および１０６を有する半導体パワーモジュール１００についての概略図である。ここで、サブモジュール部分１０１から１０６の各々は、トランジスタであるまたは少なくとも１つのトランジスタを具備し、トランジスタ（つまり、ゲート、エミッタおよびコレクタ端子を有している）として外部へ実質的に作用する。サブモジュール部分１の場合には、エミッタ端子は、Ｅ２１として与えられ、ゲート端子は、Ｇ２１として与えられ、コレクタ端子は、示されない。６つのサブモジュール部分１０１−１０６のこれらの端子は、２つの個別のゲートエミッタ端子ペアＥ１、Ｅ２およびＧ１、Ｇ２によるパワーモジュールの外部にそれぞれ接続される。ゲートエミッタ端子ペアＥ１、Ｇ１は、３つの下部サブモジュール部分１０４〜１０６のゲートを外部に接続する。一方、ゲートエミッタ端子ペアＥ２、Ｇ２は、３つの上部サブモジュール部分１０１〜１０３のゲートを外部に接続する。６つのサブモジュール部分すべてのコレクタ（示されない）は、外部に集合的に接続される。このように、３つの上部サブモジュール部分１０１〜１０３のグループは、共通のゲート端子Ｇ２および共通のエミッタ端子Ｅ２を有し、したがって、続くサブモジュールの定義によるサブモジュールと見なすことができる。
【００３６】
半導体パワーモジュールは、サブモジュールへグループ化される。サブモジュールは、相互に類似する電気的特性を有してもよい。上に記述されるように、サブモジュールは、少なくとも１つのトランジスタを具備する。ここで、サブモジュールは、少なくとも１つのトランジスタ用の共通ゲートおよび／またはエミッタ端子を有する電気回路配置として定義される。ここで、たった１つの単一のトランジスタを有するサブモジュールの場合には、「共通の」ターミナルは、もちろん単にこのトランジスタのターミナルである。
【００３７】
各サブモジュールは、（ある共通のコレクタ信号が、この端子ユニットを介してサブモジュールのすべてに適用されるような、サブモジュールのための集合的な）少なくとも２つのサブモジュールのコレクタ端子ユニットを外部回路部品に集合的に接続することに適したサブモジュールコレクタ端子ユニット、（個々のエミッタ信号が、この端子ユニットを介してそれぞれのサブモジュールに適用することができるような）少なくとも２つのサブモジュールの少なくとも２つのエミッタ端子ユニットを外部回路部品に個々に接続することに適したサブモジュールエミッタ端子ユニット、および（個々のゲート信号が、この端子ユニットを介してそれぞれのサブモジュールに適用することができるような）少なくとも２つのサブモジュールの少なくとも２つのゲート端子ユニットを外部回路部品に個々に接続することに適したサブモジュールゲート端子ユニットを含んでいる接続配置を有していてもよい。
【００３８】
図５に示されるように、３つの上部サブモジュール部分１０１、１０２および１０３は、それらのゲート端子ユニットおよびそれらのエミッタ端子ユニットに対して並列に接続される。つまり、３つのサブモジュール部分１０１−１０３（Ｅ２１、Ｅ２２およびＥ２３）のエミッタ端子は、互いに接続される。また、３つの上部サブモジュール部分１０１−１０３（Ｇ２１、Ｇ２２およびＧ２３）の３つのゲート端子ユニットは、互いに接続される。３つの上部サブモジュール部分１０１、１０２および１０３のエミッタは、上部エミッタ端子ユニット８０１（サブモジュール部分１０１−１０３から成る上部サブモジュールのエミッタ端子ユニットＥ２）に接続される。また、３つの上部サブモジュール部分１０１−１０３（Ｇ２１、Ｇ２２、Ｇ２３）のゲートは、上部ゲート端子ユニット９０１（サブモジュール部分１０１−１０３から成る上部サブモジュールのゲート端子ユニットＧ２）に接続される。
【００３９】
同様のやり方で、少なくとも１つのトランジスタを各々具備する下部サブモジュール部分１０４−１０６は、互いに接続される。下部サブモジュール部分１０４−１０６（Ｅ１４、Ｅ１５、Ｅ１６）のエミッタは、互いに接続され、下部エミッタ端子ユニット８０２（サブモジュール部分１０４−１０６から成る下部サブモジュールのエミッタ端子ユニットＥ１）に接続される。また、下部サブモジュール部分１０４−１０６（Ｇ１４１、Ｇ１５、Ｇ１６）のゲートは、互いに、下部ゲート端子ユニット９０２（サブモジュール部分１０４−１０６から成る下部サブモジュールのゲート端子ユニットＧ１）に接続される。したがって、図５に示される配置は、少なくとも１つのトランジスタを有し、相互に類似する電気的特性を有しているサブモジュール部分を、サブモジュールへグループ化することができる。したがって、上部サブモジュール１０１−１０３と下部サブモジュール１０４−１０６の間の電流アンバランスは、ゲートとエミッタ端子ユニット（Ｇ１およびＥ１、およびＧ２、それぞれＥ２）の個別制御によって除去されてもよい。
【００４０】
図６は、図５に示されるような６つのサブモジュール部分１０１、１０２、１０３、１０４、１０５および１０６を有する半導体パワーモジュール１００の端末セットアップの斜視図である。異なるターミナルユニットは、外部回路部品への接続に適している。２つのゲートエミッタ端子ペアは、図６に示される。すなわち、第１のゲートエミッタ端子ペアは、上部エミッタ端子ユニット８０１および上部ゲート端子ユニット９０１を含んでいる。第２のゲートエミッタ端子ペアは、下部エミッタ端子ユニット８０２および下部ゲート端子ユニット９０２を含んでいる。
【００４１】
図６に示される端末設定は、２つのサブモジュール（図５に示されるように、上部サブモジュールおよび下部サブモジュール）の個々の接続を提供する。ここに、例えば、上部エミッタ端子ユニット８０１は、上部サブモジュール１０１、１０２、１０３に割り当てられる。そこでは、下部エミッタ端子ユニット８０２は、下部サブモジュール１０４、１０５、１０６に割り当てられる。同様に、上部ゲート端子ユニット９０１は、上部サブモジュール１０１、１０２、１０３に割り当てられる。そこでは、下部ゲート端子ユニット９０２は、下部サブモジュール１０４、１０５、１０６に割り当てられる。
【００４２】
図６の斜視図の中で示されるように、上部エミッタ端子ユニット８０１、下部エミッタ端子ユニット８０２、上部ゲート端子ユニット９０１および下部ゲート端子ユニット９０２は、パワーモジュール１００の上部サブモジュールおよび半導体パワーモジュール１００の下部サブモジュールの個別の接続のために別々にそれぞれアクセスすることができる。このゲートエミッタ端子コンセプトは、適用可能である。ここで、半導体パワーモジュール１００の上部サブモジュールと下部サブモジュールとの間の電流アンバランスは、生じてもよい。
【００４３】
図６に例証されるように（そこで、例えば、上部および下部エミッタ端子ユニット８０１および８０２は、相互に異なる形である）、異なるサブモジュールのエミッタ端子ユニットが、相互に異なる形になりえるのは、一般的な態様である。同様に、異なるサブモジュールのコレクタおよび／またはゲート端子ユニットは、相互に異なる形でもよい。これは、既存のパワーモジュールソケットに少なくとも部分的に合うターミナルユニットのデザインを許可する。
【００４４】
図７（ａ）は、端子接続Ｅおよび端子接続Ｇを介して、外部回路部品への上部エミッタ端子ユニット８０１、下部エミッタ端子ユニット８０２、上部ゲート端子ユニット９０１および下部ゲート端子ユニット９０２のそれぞれの接続配置の断面である。図７（ａ）に示される配置では、個別のエミッタ端子ユニットおよび個別のゲート端子ユニットは、回路配置に互換性をもつために、互いに接続される（パワーモジュール自体の外部、ここで、ゲート／エミッタ端子ユニットは、サブモジュールに個々に接続される）。ここで、特定のサブモジュール（またはトランジスタ）のエミッタとゲートの個別のそれぞれの接続は、望まれない。
図７（ａ）に示される配置とは対照的に、図７（ｂ）は、個々のエミッタ端子ユニット８０１、８０２およびゲート端子ユニット９０１、９０２の個々の接続を示す。図７（ｂ）に示された配置では、半導体パワーモジュール１００または個々のトランジスタのサブモジュールの上部列およびサブモジュールの下部列の個別のエミッタ（Ｅ１、Ｅ２）および個別のゲート（Ｇ１、Ｇ２）が、提供される。
【００４５】
図８（ａ）および８（ｂ）は、時間９０４のファンクションに従ったコレクタ電流９０５を示す図である。ここで、図８（ａ）にそれぞれ示された、異なるトランジスタのコレクタ電流またはサブモジュールは、配置に対応する。ここで、個々のゲートエミッタ端子ペアは提供されない。例えば、図８（ａ）は、コレクタ電流９０５を示す。個々のサブモジュール電流９０６は、アンバランス補償なしで示される。図８（ｂ）に示される配置は、個々のゲートエミッタ端子接続に（例えば、それが図７（ｂ）に示されるようなそのような接続に）対応する。
【００４６】
図８の図の中で示されるように、アンバランス補償を備えた個々のサブモジュール電流（図８（ｂ））は、アンバランス補償のない個々のサブモジュール電流９０６（図８（ａ）を参照）よりなおさら異ならない。図８（ａ）および８（ｂ）に示される曲線は、受動の電流バランス配置を備えない（図８（ａ））およびその配置を備えた（図８（ｂ））シミュレーションに起因する。
【００４７】
図９は、外部回路ユニットに半導体パワーモジュールを接続するための方法を例証するフローチャートである。
【００４８】
ステップＳ１では、手続きが開始される。ステップＳ２では、相互に類似する電気的特性を有するトランジスタは、半導体パワーモジュール内でグループ化される。ここで上に例証されるように、トランジスタがサブモジュールへさらにグループ化されてもよいことは留意される。
【００４９】
その後、ステップＳ３へ手続き進む。ここでは、グループ化されたトランジスタのエミッタは、並列に接続される。例えば、グループ化されたトランジスタのエミッタは、互いおよびそれぞれのサブモジュールのエミッタ端子ユニットに接続される。その後、ステップＳ４では、グループトランジスタのそれぞれのゲートは、互いに接続される。
【００５０】
ステップＳ５では、トランジスタグルーピングのエミッタゲート端子ペアが、形成される。ステップＳ６では、グループ化されたトランジスタのコレクタのエミッタゲート端子ペアは、外部回路ユニットに接続される。その後、ステップＳ７で、グループ化されたトランジスタ間の電流アンバランスが、測定される。ステップＳ８では、電流アンバランスが許容値未満か否かが決定される。電流アンバランスが許容値を超える場合（ステップＳ８の「ＮＯ」）、手続きは、ステップＳ２へ戻り、ステップＳ２からＳ７が繰り返される。
【００５１】
それがステップＳ８で決定される場合、電流アンバランスが許容値未満である（ステップＳ８の「ＹＥＳ」）。その後、手続きは、ステップＳ９で終了される。サブモジュールの少なくとも２つのトランジスタのためのエミッタの接続に適したエミッタ端子ユニットが、単一のサブモジュール内に組み合わせられてもよいことが留意される。さらに、単一のサブモジュール内のサブモジュールの少なくとも２つのトランジスタのゲートの接続に適したゲート端子ユニットを組み合わせることが可能である。
【００５２】
さらに、サブモジュールのエミッタ端子ユニットおよびゲート端子ユニットの両方は、半導体パワーモジュール内に独立して提供されてもよい。
【００５３】
発明は、添付された図面に示された実施形態の基礎、それからさらなる利点および変更が出現することが記載されていた。しかしながら、その発明は、具体名辞で記述された実施形態に限定されないが、適切なやり方である程度修正および変更することができる。さらなる実施形態に達するために、適切なやり方で、個々の特徴、特徴を備えたある実施形態の特徴の組み合せ、別の実施形態の特徴の組み合せを組み合わせることが、発明の範囲内にある。
【００５４】
ここでの教示に基づいて、開示された発明およびそのより広い態様から逸脱することなく、変更および修正がなされてもよいことは、当業者に明白だろう。すなわち、ここで上に述べられた例はすべて、典型的であり、限定しないように意図される。
【背景】
【０００１】
現在の開示は、一般、電子回路配置における大電流を制御するために使用される半導体パワーモジュールに関係する。特に、現在の開示は、外部回路部品にパワーモジュールを接続するための接続配置に関係する。さらに、現在の開示は、外部回路部品にパワーモジュールを接続するための方法に関係する。
【０００２】
半導体パワーモジュールは、典型的には、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を含んでいる。単一のＩＧＢＴのアンペア容量が制限されるように、複数のＩＧＢＴは、半導体パワーモジュール内で並列に接続される。非対称のＤＣパス、ストレイインダクタンスおよび複雑な電磁結合効果により、並列のＩＧＢＴの間で電流アンバランスが生じるかもしれない。そのような電流アンバランスは、不適当な半導体パワーモジュール定格をもたらすかもしれない。
【概要】
【０００３】
したがって、改善された定格電流を半導体パワーモジュールに提供することを目的とする。
【０００４】
上記のことを考慮して、少なくとも２つのサブモジュールと接続配置とを含む半導体パワーモジュールが、提供される。サブモジュールは、コレクタ、エミッタおよびゲートを有する少なくとも１つのそれぞれのトランジスタを具備する。接続配置は、少なくとも２つのサブモジュールのコレクタを外部回路部品に集合的に接続することに適したコレクタ端子ユニットと、少なくとも２つのサブモジュールのそれぞれのエミッタを外部回路部品に個々に接続することに適した少なくとも２つのエミッタ端子ユニットと、少なくとも２つのサブモジュールのそれぞれのゲートを外部回路部品に個々に接続することに適した少なくとも２つのゲート端子ユニットと、を含んでいる。
【０００５】
別の態様によれば、少なくとも２つのサブモジュールと接続配置とを含む半導体パワーモジュールを外部回路部品に接続するための方法が、提供される。サブモジュールは、コレクタ、エミッタおよびゲートを有する少なくとも１つのそれぞれのトランジスタを含んでいる。方法は、コレクタ端子ユニットを用いて、少なくとも２つのサブモジュールのコレクタを外部回路部品に集合的に接続するステップと、少なくとも２つのエミッタ端子ユニットを用いて、少なくとも２つのサブモジュールのそれぞれのエミッタを外部回路部品に個々に接続するステップと、少なくとも２つのゲート端子ユニットを用いて、少なくとも２つのサブモジュールのそれぞれのゲートを外部回路部品に個々に接続するステップと、を含んでいる。
【０００６】
さらに典型的な実施形態は、従属クレーム、説明および添付の図面に従うものである。
【図面の簡単な説明】
【０００７】
技術における通常の熟練者の一人に対してそれらの最良の形態を具備する本発明の十分で可能な開示は、添付の図面への言及を含む明細書の残りの中で特に述べられる。
【図１】図１は、典型的な実施形態による、４つのＩＧＢＴを並列に接続している半導体パワーモジュールの回路図を示し、ＩＧＢＴのエミッタ端子ユニットおよびゲートユニットは、個々にアクセス可能である。
【図２】図２は、４つのＩＧＢＴを有する半導体パワーモジュールの回路図であり、２つのＩＧＢＴは、２つのそれぞれのサブモジュールの中でそれぞれグループ化される。
【図３】図３は、図２の中の回路構成に相当する回路構成を有する半導体パワーモジュールの回路配置を例証し、ゲートユニット中のバランス用ユニットは、半導体パワーモジュールのエミッタ端子ユニットおよびゲート端子ユニットに接続されることを示される。
【図４】図４は、別の典型的な実施形態による、半導体パワーモジュールの回路構成であり、２つの別個のゲートユニットは、電流バランスに使用される。
【図５】図５は、典型的な実施形態による、６つのサブモジュールおよび接続配置を含んでいる半導体パワーモジュールの平面図である。
【図６】図６は、典型的な実施形態による、６つのサブモジュールを有している半導体パワーモジュールのための接続配置の斜視図である。
【図７】図７は、図５に示された半導体パワーモジュールの断面であり、図７（ａ）は、１つのゲートエミッタペアの場合における標準のゲートユニット接続を示し、図７（ｂ）は、２つのゲートエミッタペアの場合におけるゲートユニット接続を示す。
【図８】図８（ａ）は、アンバランス補償のない個々のサブモジュールのコレクタ電流を示すグラフであり、図８（ｂ）は、アンバランス補償を備えた個々のモジュールのコレクタ電流を例証する。
【図９】図９は、典型的な実施形態による、接続配置を用いて、外部回路部品に半導体パワーモジュールを接続するための方法のフローチャートである。
【詳細な説明】
【０００８】
様々な典型的な実施形態が、今詳細に言及されるだろう。それらの１つ以上の例が、図面の中で例証される。各例は、説明によって提供され、限定として意味されない。例えば、１つの実施形態の一部として例証または記述された特徴は、さらなる実施形態をさらに生み出すために、他の実施形態上でまたはその実施形態と共に使用することができる。現在の開示が、そのような変更および変化を含んでいることは、意図される。
【０００９】
複数の実施形態は、以下に説明されるだろう。この場合、同一の構造的特徴は、図面中の同一の参照シンボルによって確認される。図面の中で示される構造は、スケールに忠実に描かれないが、実施形態についてのよりよい理解としてのみ役立つ。
【００１０】
半導体パワーモジュールは、パワートランジスタのようないくつかのパワー部品のための物理的封じ込めを提供する。パワー部品は、コンパクト電子回路配置が提供されるように、共通基板または共通回路基板上で配列されてもよい。半導体パワーモジュールは、モジュールによって（例えば、１００Ａまたは１５０Ａを超えるサポートされたコレクタ電流によって）扱うことができるパワー範囲によって定義されてもよい。具体的には、半導体パワーモジュールの電子部品は、ＡｌＳｉＣ（アルミニウムケイ素カーバイド）ベースプレートおよび／またはＡｌＮ（窒化アルミニウム）セラミック基板上で配列されてもよい。そのような種類のモジュールは、ＨｉＰａｋモジュールの名前で知られている。
【００１１】
さらに、半導体パワーモジュールは、いくつかのサブモジュールを含んでいてもよい。ここで、「サブモジュール」というタームは、半導体パワーモジュール内の回路配置を定義する。そこでは、サブモジュールのそれ自体は、少なくとも１つのそれぞれのトランジスタをそれぞれ含んでもよい。特に、単一のトランジスタを備えた回路配置は、サブモジュールと見なされてもよい。サブモジュールのこのトランジスタのコレクタ、エミッタ、およびゲートは、それぞれのコレクタ、エミッタおよびゲート端子ユニットに接続することができる。
【００１２】
サブモジュールは、少なくとも１つのトランジスタを具備する半導体パワーモジュールの回路配置として定義されてもよい。より正確には、半導体パワーモジュール内のサブモジュールは、共通ゲートおよび／またはエミッタ端子を有することにより定義される（つまり、場合によっては、サブモジュールのすべてのトランジスタが、同じ共通ゲート端子および／または同じエミッタ端子に接続されるような、サブモジュール用の共通）。したがって、サブモジュールは、トランジスタでもよいし、または、少なくとも２つのトランジスタのグルーピングを含んでもよい。少なくとも２つのトランジスタを具備するサブモジュールの場合には、トランジスタは、望ましくは、類似の電流共有動作（current sharing behaviour）のような類似する電気的特性を有している。
【００１３】
図１は、典型的な実施形態による半導体パワーモジュール１００の回路図である。
【００１４】
ＩＧＢＴ（ＩＧＢＴ１、ＩＧＢＴ２、ＩＧＢＴ３およびＩＧＢＴ４）として提供される４つのトランジスタ１０７は、高電流定格を提供するために並列に接続される。個々のトランジスタ１０７のコレクタ１０８は、互いに接続され、コレクタ端子ユニット２０１に接続される。個々のトランジスタ１０７のゲート１１０は、ゲート端子ユニット４０１、４０２、４０３および４０４に個々にそれぞれ接続される。
【００１５】
さらに、個々のトランジスタ１０７のエミッタ１０９は、エミッタ端子ユニット３０１、３０２、３０３および３０４に個々にそれぞれ接続される。ここで、それぞれのエミッタ端子ユニットに個々に接続されているエミッタは、エミッタ当たりの１つのエミッタ端子ユニットがあり、そのエミッタに割り当てられていることを意味する。ここで、例えば、エミッタ端子ユニット３０１は、特に短いパスを有し、その結果、ＩＧＢＴ１のエミッタに特に直接の反応を有するので、エミッタ端子ユニット３０１は、特に低いストレイインダクタンスを備えたＩＧＢＴ１のエミッタに割り当てられる。端子ユニット３０１がＩＧＢＴ１に個々に割り当てられる限り、エミッタ当たりの個々の端末ユニットは、端子ユニットが、例えば、より長いパスおよびより大きなストレイインダクタンスで、他のエミッタに間接的に接続されること（例えば、エミッタ端子ユニット４００を介して他のエミッタに端子ユニット３０１の間接的に接続することによって、示されるように）を除外しない。
【００１６】
コレクタ端子ユニット２０１、ゲート端子ユニット４０１、４０２、４０３および４０４、エミッタ端子ユニット３０１、３０２、３０３および３０４は、接続ピンが外部回路ユニットに接続するのに適するように、提供されてもよい。コレクタ端子ユニット用のさらなる例は、端子ランド、端子バーおよび端子パッドである。好ましくは、端子ユニットは、パワーモジュールのハウジングに固定して接続される。
【００１７】
第４のトランジスタＩＧＢＴ４のエミッタは、共通のエミッタ端子ユニット４００（または単に端子）に接続される。したがって、図１に示される回路配置は、半導体パワーモジュールのトランジスタ１０７のゲートの個別接続を外部回路ユニットに提供する。さらに、図１に示される回路配置は、半導体パワーモジュール１００のトランジスタ１０７のエミッタの個別接続を外部回路ユニットに提供する。個々のトランジスタ１０７のゲートおよびエミッタの制御によって、非対称のＤＣのパス、ストレイインダクタンス、トランジスタの不適合、および複雑な電磁結合効果に起因する電流アンバランスを補正することが可能である。したがって、各トランジスタ１０７については、ゲートエミッタペアは、外部回路ユニットへの接続に利用可能である。積極的にまたは消極的に電流アンバランスを緩和するために、専用のゲート制御回路を適用することが可能である。
【００１８】
図１では、これらのゲートエミッタペアは、ターミナル３０１／４０１、３０２／４０２、３０３／４０３および３０４／４０４でそれぞれ提供される。さらに、共通のエミッタ端子ユニット４００は、第４のトランジスタＩＧＢＴ４のエミッタ端子に接続され、提供される。すべてのトランジスタのコレクタは、互いに接続され、コレクタ端子ユニット２０１に接続される。したがって、個々のトランジスタ１０７のコレクタ１０８は、単一のピン２０１で接続される。一方、個々のトランジスタのエミッタ１０９およびゲート１１０は、個々のエミッタ端子ユニット３０１−３０４および個々のゲート端子ユニット４０１−４０４によって外部回路ユニットに個々に接続可能である。
【００１９】
パワーモジュール１００中のすべてのトランジスタ１０７（ＩＧＢＴ）のゲートエミッタペアが、外部回路ユニットに個々に接続可能である、図１に示される回路配置に加えて、図２に示されるように、相互に類似のまたは同じ電気的特性を有するトランジスタ（個々のサブモジュール内の少なくとも１つのトランジスタ）をサブモジュール１０１、１０２内でグループ化することは可能である。「相互に類似のまたは同じ電気的特性」というタームは、同様の電流共有動作が提供されることを示してもよいことが、ここで留意される。さらに、ほぼ同じであり得る電気的特性は、エミッタコレクタ降下電圧、温度依存の電流などでもよい。「類似の」は、これらのパラメーターのうちのどれかまたはすべてにおいて２０％未満の変化を意味する。
【００２０】
典型的な実施形態では、次の半導体パワーモジュール設計を有することが可能である。
【００２１】
（i）半導体パワーモジュール１００内のすべてのＩＧＢＴのゲートエミッタペアは、外部回路部品に個々に接続可能である。
【００２２】
（ii）パワーモジュール１００内の各サブモジュールのゲートエミッタペアは、外部回路部品に個々に接続可能である。
【００２３】
（iii）その電流共有動作は相互に類似のまたは同じであると知られている、ＩＧＢＴグループのゲートエミッタペアは、外部回路部品に個々に接続可能である。
【００２４】
図２では、図１に示されるＩＧＢＴは、サブモジュール１０１および１０２へグループ化される。トランジスタＩＧＢＴ１およびＩＧＢＴ２は、サブモジュール１０１へグループ化される。そこでは、トランジスタＩＧＢＴ３およびＩＧＢＴ４は、サブモジュール１０２へグループ化される。サブモジュール１０１および１０２は、別のサブモジュールコレクタ端子ユニット５０２に接続されるサブモジュールコレクタ端子ユニット５０１によって接続される。
【００２５】
エミッタ端子ユニット４００は、トランジスタＩＧＢＴ３のエミッタおよびトランジスタＩＧＢＴ４のエミッタの両方に接続される。
【００２６】
図１に示される回路配置とは対照的に、図２に示される回路配置は、単に２つのエミッタ端子ユニットおよび２つのゲート端子ユニット（したがって、２つのサブモジュール１０１および１０２）、つまり、サブモジュール１０１用のサブモジュールエミッタ端子ユニット６０１およびサブモジュールゲート端子ユニット６０２、第２のサブモジュール１０２用のサブモジュールエミッタ端子ユニット７０１およびサブモジュールゲート端子ユニット７０２を有している。上に記述されるように、サブモジュールエミッタ端子ユニット６０１、７０１およびサブモジュールゲート端子ユニット６０２、７０２は、外部回路ユニットへの接続のために適した接続ピンとして、または、端子ランド、端子バー、端子パッドなどとして、提供されてもよい。
【００２７】
したがって、サブモジュール１０１および１０２の各々は、サブモジュール接続配置を含んでいる。そこでは、サブモジュール接続配置は、（端子ユニットは、外部へのサブモジュールのトランジスタのコレクタ用の共通の接続を提供し、共通の接続は、すべてのコレクタへの並列および同様の方法で接続していることを意味して）サブモジュールの少なくとも２つのトランジスタ１０７のそれぞれのコレクタを外部回路部品に集合的に接続することに適したサブモジュールコレクタ端子ユニット５０１および５０２、サブモジュール１０１および１０２の少なくとも２のトランジスタＩＧＢＴ１、ＩＧＢＴ２のそれぞれのエミッタ１０９（図１）を外部回路部品に集合的に接続することに適したサブモジュールエミッタ端子ユニット７０１および７０２、および、サブモジュール１０１および１０２の少なくとも２つのトランジスタ１０７（ＩＧＢＴ）のそれぞれのゲート１１０（図１）を外部回路部品に集合的に接続することに適したサブモジュールゲート端子ユニット６０２および７０２を含んでいる。
【００２８】
典型的に、パワーモジュール１００の少なくとも２つのサブモジュール１０１および１０２は、相互に類似のまたは同じ電気的特性を有しているトランジスタ１０７を各々具備する。好ましい実施形態によれば、図５に関して詳細にここで下に記述されるように、半導体パワーモジュール１００は、６つのサブモジュール１０１、１０２、１０３、１０４、１０５および１０６を含んでいる。
【００２９】
別の好ましい実施形態によれば、相互に類似のまたは同じ電気的特性を有するトランジスタが、それぞれのサブモジュールへグループ化されることは可能である。そのような各サブモジュール（トランジスタのグループ）は、少なくとも２つのサブモジュール１０１−１０６のコレクタ端子ユニットを外部回路部品に集合的に接続することに適したサブモジュールコレクタ端子ユニット５０１および５０２、少なくとも２つのサブモジュール１０１−１０６の少なくとも２つのエミッタ端子ユニットを外部回路部品に個々に接続することに適したサブモジュールエミッタ端子ユニット６０１および７０１、および、少なくともサブモジュール１０１−１０６の少なくとも２つのゲート端子ユニットを外部回路部品に個々に接続することに適したサブモジュールゲート端子ユニット６０２および７０２を具備する接続配置を有している。
【００３０】
サブモジュール１０１−１０６中の少なくとも２つのトランジスタが、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）として形成されるのは、典型的な実施形態によってである。さらに、バイポーラトランジスタとしてサブモジュール１０１−１０６の少なくとも２つのトランジスタを提供することは可能である。バイポーラトランジスタには、ゲート（例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の場合には、ゲートはさらにベースと呼ばれる）が提供されていることは、ここで留意される。
【００３１】
図２では、ターミナルユニットは、第１のゲートエミッタペア６０１／６０２および第２のゲートエミッタペア７０１／７０２として提供される。より一般に、ターミナルユニットは、エミッタゲート端子ペアへグループ化される。半導体パワーモジュール１００のサブモジュール１０１−１０６内の少なくとも２つのトランジスタ１０７のエミッタゲート端子ペアは、個々に提供されてもよい。半導体パワーモジュール１００のサブモジュール１０１−１０６のエミッタゲート端子ペアは、個々に提供されてもよい。そこで、サブモジュール１０１−１０６内の少なくとも２つのトランジスタのエミッタは、互いに接続される。また、サブモジュール１０１−１０６内の少なくとも２つのトランジスタ１０７のゲート１１０は、互いに接続される。
【００３２】
さらに、相互に類似のまたは同じ電流共有動作を個々に有するトランジスタ１０７のグループのエミッタゲート端子ペアを提供することは可能である。そこで、相互に類似のまたは同じ電流共有動作を有するトランジスタのグループのエミッタは、互いに接続される。また、相互に類似のまたは同じ電流共有動作を有するトランジスタのグループのゲートは、互いに接続される。
【００３３】
図３は、ここで上に記述された図２のような半導体パワーモジュール１００内に２つのサブモジュール１０１が提供される回路配置である。オーバーラップする記述を回避するために、前の図に関して記述された回路部品および部分が、次の図の中で詳述されないことは、ここで留意される。図２に関して記述された回路配置に加えて、上の図３に示される回路配置は、図２に示されるサブモジュールエミッタ端子ユニット６０１、７０１およびサブモジュールゲート端子ユニット６０２、７０２に接続されるバランス用ユニット２０２およびゲートユニット２０３を含んでいる。図３に示される半導体パワーモジュール１００のサブモジュール１０１および１０２の間の電流バランスは、２つのサブモジュール１０１および１０２の間の電流バランスを提供する。ゲートユニット２０３は、２つのサブモジュール１０１および１０２を含む半導体パワーモジュール１００をゲーティングするために提供される。
【００３４】
半導体パワーモジュール１００のサブモジュール１０１および１０２をゲーティングするための単一のゲートユニット２０３を提供する代わりに、２つの別個のゲートユニット（例えば、図４に示された第１のゲートユニット２０４および第２のゲートユニット２０５）を提供することが可能である。図４に示された追加回路部品は、それらの記述がここで省略されるように、図３に示された回路部品とは異ならない。図４では、２つの別個のゲートユニット、例えば、第１のゲートユニット２０４および第２のゲートユニット２０５は、２つのサブモジュール１０１および１０２の並列に接続されたトランジスタを個々に制御するために使用される。
【００３５】
図５は、６つのサブモジュール部分１０１、１０２、１０３、１０４、１０５および１０６を有する半導体パワーモジュール１００についての概略図である。ここで、サブモジュール部分１０１から１０６の各々は、トランジスタであるまたは少なくとも１つのトランジスタを具備し、トランジスタ（つまり、ゲート、エミッタおよびコレクタ端子を有している）として外部へ実質的に作用する。サブモジュール部分１の場合には、エミッタ端子は、Ｅ２１として与えられ、ゲート端子は、Ｇ２１として与えられ、コレクタ端子は、示されない。６つのサブモジュール部分１０１−１０６のこれらの端子は、２つの個別のゲートエミッタ端子ペアＥ１、Ｅ２およびＧ１、Ｇ２によるパワーモジュールの外部にそれぞれ接続される。ゲートエミッタ端子ペアＥ１、Ｇ１は、３つの下部サブモジュール部分１０４〜１０６のゲートを外部に接続する。一方、ゲートエミッタ端子ペアＥ２、Ｇ２は、３つの上部サブモジュール部分１０１〜１０３のゲートを外部に接続する。６つのサブモジュール部分すべてのコレクタ（示されない）は、外部に集合的に接続される。このように、３つの上部サブモジュール部分１０１〜１０３のグループは、共通のゲート端子Ｇ２および共通のエミッタ端子Ｅ２を有し、したがって、続くサブモジュールの定義によるサブモジュールと見なすことができる。
【００３６】
半導体パワーモジュールは、サブモジュールへグループ化される。サブモジュールは、相互に類似する電気的特性を有してもよい。上に記述されるように、サブモジュールは、少なくとも１つのトランジスタを具備する。ここで、サブモジュールは、少なくとも１つのトランジスタ用の共通ゲートおよび／またはエミッタ端子を有する電気回路配置として定義される。ここで、たった１つの単一のトランジスタを有するサブモジュールの場合には、「共通の」ターミナルは、もちろん単にこのトランジスタのターミナルである。
【００３７】
各サブモジュールは、（ある共通のコレクタ信号が、この端子ユニットを介してサブモジュールのすべてに適用されるような、サブモジュールのための集合的な）少なくとも２つのサブモジュールのコレクタ端子ユニットを外部回路部品に集合的に接続することに適したサブモジュールコレクタ端子ユニット、（個々のエミッタ信号が、この端子ユニットを介してそれぞれのサブモジュールに適用することができるような）少なくとも２つのサブモジュールの少なくとも２つのエミッタ端子ユニットを外部回路部品に個々に接続することに適したサブモジュールエミッタ端子ユニット、および（個々のゲート信号が、この端子ユニットを介してそれぞれのサブモジュールに適用することができるような）少なくとも２つのサブモジュールの少なくとも２つのゲート端子ユニットを外部回路部品に個々に接続することに適したサブモジュールゲート端子ユニットを含んでいる接続配置を有していてもよい。
【００３８】
図５に示されるように、３つの上部サブモジュール部分１０１、１０２および１０３は、それらのゲート端子ユニットおよびそれらのエミッタ端子ユニットに対して並列に接続される。つまり、３つのサブモジュール部分１０１−１０３（Ｅ２１、Ｅ２２およびＥ２３）のエミッタ端子は、互いに接続される。また、３つの上部サブモジュール部分１０１−１０３（Ｇ２１、Ｇ２２およびＧ２３）の３つのゲート端子ユニットは、互いに接続される。３つの上部サブモジュール部分１０１、１０２および１０３のエミッタは、上部エミッタ端子ユニット８０１（サブモジュール部分１０１−１０３から成る上部サブモジュールのエミッタ端子ユニットＥ２）に接続される。また、３つの上部サブモジュール部分１０１−１０３（Ｇ２１、Ｇ２２、Ｇ２３）のゲートは、上部ゲート端子ユニット９０１（サブモジュール部分１０１−１０３から成る上部サブモジュールのゲート端子ユニットＧ２）に接続される。
【００３９】
同様のやり方で、少なくとも１つのトランジスタを各々具備する下部サブモジュール部分１０４−１０６は、互いに接続される。下部サブモジュール部分１０４−１０６（Ｅ１４、Ｅ１５、Ｅ１６）のエミッタは、互いに接続され、下部エミッタ端子ユニット８０２（サブモジュール部分１０４−１０６から成る下部サブモジュールのエミッタ端子ユニットＥ１）に接続される。また、下部サブモジュール部分１０４−１０６（Ｇ１４１、Ｇ１５、Ｇ１６）のゲートは、互いに、下部ゲート端子ユニット９０２（サブモジュール部分１０４−１０６から成る下部サブモジュールのゲート端子ユニットＧ１）に接続される。したがって、図５に示される配置は、少なくとも１つのトランジスタを有し、相互に類似する電気的特性を有しているサブモジュール部分を、サブモジュールへグループ化することができる。したがって、上部サブモジュール１０１−１０３と下部サブモジュール１０４−１０６の間の電流アンバランスは、ゲートとエミッタ端子ユニット（Ｇ１およびＥ１、およびＧ２、それぞれＥ２）の個別制御によって除去されてもよい。
【００４０】
図６は、図５に示されるような６つのサブモジュール部分１０１、１０２、１０３、１０４、１０５および１０６を有する半導体パワーモジュール１００の端末セットアップの斜視図である。異なるターミナルユニットは、外部回路部品への接続に適している。２つのゲートエミッタ端子ペアは、図６に示される。すなわち、第１のゲートエミッタ端子ペアは、上部エミッタ端子ユニット８０１および上部ゲート端子ユニット９０１を含んでいる。第２のゲートエミッタ端子ペアは、下部エミッタ端子ユニット８０２および下部ゲート端子ユニット９０２を含んでいる。
【００４１】
図６に示される端末設定は、２つのサブモジュール（図５に示されるように、上部サブモジュールおよび下部サブモジュール）の個々の接続を提供する。ここに、例えば、上部エミッタ端子ユニット８０１は、上部サブモジュール１０１、１０２、１０３に割り当てられる。そこでは、下部エミッタ端子ユニット８０２は、下部サブモジュール１０４、１０５、１０６に割り当てられる。同様に、上部ゲート端子ユニット９０１は、上部サブモジュール１０１、１０２、１０３に割り当てられる。そこでは、下部ゲート端子ユニット９０２は、下部サブモジュール１０４、１０５、１０６に割り当てられる。
【００４２】
図６の斜視図の中で示されるように、上部エミッタ端子ユニット８０１、下部エミッタ端子ユニット８０２、上部ゲート端子ユニット９０１および下部ゲート端子ユニット９０２は、パワーモジュール１００の上部サブモジュールおよび半導体パワーモジュール１００の下部サブモジュールの個別の接続のために別々にそれぞれアクセスすることができる。このゲートエミッタ端子コンセプトは、適用可能である。ここで、半導体パワーモジュール１００の上部サブモジュールと下部サブモジュールとの間の電流アンバランスは、生じてもよい。
【００４３】
図６に例証されるように（そこで、例えば、上部および下部エミッタ端子ユニット８０１および８０２は、相互に異なる形である）、異なるサブモジュールのエミッタ端子ユニットが、相互に異なる形になりえるのは、一般的な態様である。同様に、異なるサブモジュールのコレクタおよび／またはゲート端子ユニットは、相互に異なる形でもよい。これは、既存のパワーモジュールソケットに少なくとも部分的に合うターミナルユニットのデザインを許可する。
【００４４】
図７（ａ）は、端子接続Ｅおよび端子接続Ｇを介して、外部回路部品への上部エミッタ端子ユニット８０１、下部エミッタ端子ユニット８０２、上部ゲート端子ユニット９０１および下部ゲート端子ユニット９０２のそれぞれの接続配置の断面である。図７（ａ）に示される配置では、個別のエミッタ端子ユニットおよび個別のゲート端子ユニットは、回路配置に互換性をもつために、互いに接続される（パワーモジュール自体の外部、ここで、ゲート／エミッタ端子ユニットは、サブモジュールに個々に接続される）。ここで、特定のサブモジュール（またはトランジスタ）のエミッタとゲートの個別のそれぞれの接続は、望まれない。
図７（ａ）に示される配置とは対照的に、図７（ｂ）は、個々のエミッタ端子ユニット８０１、８０２およびゲート端子ユニット９０１、９０２の個々の接続を示す。図７（ｂ）に示された配置では、半導体パワーモジュール１００または個々のトランジスタのサブモジュールの上部列およびサブモジュールの下部列の個別のエミッタ（Ｅ１、Ｅ２）および個別のゲート（Ｇ１、Ｇ２）が、提供される。
【００４５】
図８（ａ）および８（ｂ）は、時間９０４のファンクションに従ったコレクタ電流９０５を示す図である。ここで、図８（ａ）にそれぞれ示された、異なるトランジスタのコレクタ電流またはサブモジュールは、配置に対応する。ここで、個々のゲートエミッタ端子ペアは提供されない。例えば、図８（ａ）は、コレクタ電流９０５を示す。個々のサブモジュール電流９０６は、アンバランス補償なしで示される。図８（ｂ）に示される配置は、個々のゲートエミッタ端子接続に（例えば、それが図７（ｂ）に示されるようなそのような接続に）対応する。
【００４６】
図８の図の中で示されるように、アンバランス補償を備えた個々のサブモジュール電流（図８（ｂ））は、アンバランス補償のない個々のサブモジュール電流９０６（図８（ａ）を参照）よりなおさら異ならない。図８（ａ）および８（ｂ）に示される曲線は、受動の電流バランス配置を備えない（図８（ａ））およびその配置を備えた（図８（ｂ））シミュレーションに起因する。
【００４７】
図９は、外部回路ユニットに半導体パワーモジュールを接続するための方法を例証するフローチャートである。
【００４８】
ステップＳ１では、手続きが開始される。ステップＳ２では、相互に類似する電気的特性を有するトランジスタは、半導体パワーモジュール内でグループ化される。ここで上に例証されるように、トランジスタがサブモジュールへさらにグループ化されてもよいことは留意される。
【００４９】
その後、ステップＳ３へ手続き進む。ここでは、グループ化されたトランジスタのエミッタは、並列に接続される。例えば、グループ化されたトランジスタのエミッタは、互いおよびそれぞれのサブモジュールのエミッタ端子ユニットに接続される。その後、ステップＳ４では、グループトランジスタのそれぞれのゲートは、互いに接続される。
【００５０】
ステップＳ５では、トランジスタグルーピングのエミッタゲート端子ペアが、形成される。ステップＳ６では、グループ化されたトランジスタのコレクタのエミッタゲート端子ペアは、外部回路ユニットに接続される。その後、ステップＳ７で、グループ化されたトランジスタ間の電流アンバランスが、測定される。ステップＳ８では、電流アンバランスが許容値未満か否かが決定される。電流アンバランスが許容値を超える場合（ステップＳ８の「ＮＯ」）、手続きは、ステップＳ２へ戻り、ステップＳ２からＳ７が繰り返される。
【００５１】
それがステップＳ８で決定される場合、電流アンバランスが許容値未満である（ステップＳ８の「ＹＥＳ」）。その後、手続きは、ステップＳ９で終了される。サブモジュールの少なくとも２つのトランジスタのためのエミッタの接続に適したエミッタ端子ユニットが、単一のサブモジュール内に組み合わせられてもよいことが留意される。さらに、単一のサブモジュール内のサブモジュールの少なくとも２つのトランジスタのゲートの接続に適したゲート端子ユニットを組み合わせることが可能である。
【００５２】
さらに、サブモジュールのエミッタ端子ユニットおよびゲート端子ユニットの両方は、半導体パワーモジュール内に独立して提供されてもよい。
【００５３】
発明は、添付された図面に示された実施形態の基礎、それからさらなる利点および変更が出現することが記載されていた。しかしながら、その発明は、具体名辞で記述された実施形態に限定されないが、適切なやり方である程度修正および変更することができる。さらなる実施形態に達するために、適切なやり方で、個々の特徴、特徴を備えたある実施形態の特徴の組み合せ、別の実施形態の特徴の組み合せを組み合わせることが、発明の範囲内にある。
【００５４】
ここでの教示に基づいて、開示された発明およびそのより広い態様から逸脱することなく、変更および修正がなされてもよいことは、当業者に明白だろう。すなわち、ここで上に述べられた例はすべて、典型的であり、限定しないように意図される。
【特許請求の範囲】
【請求項１】
少なくとも２つのサブモジュール（１０１−１０６）と、
接続配置と、
を具備する半導体パワーモジュール（１００）であって、
前記サブモジュール（１０１−１０６）は、コレクタ（１０８）、エミッタ（１０９）およびゲート（１１０）を有する少なくとも１つのそれぞれのトランジスタ（１０７）を具備し、
前記接続配置は、
前記少なくとも２つのサブモジュール（１０１−１０６）の前記コレクタを外部回路部品に集合的に接続することに適したコレクタ端子ユニット（２０１）と、
前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのエミッタ（１０９）を外部回路部品に個々に接続することに適した少なくとも２つのエミッタ端子ユニット（３０１−３０４）と、
前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのゲート（１１０）を外部回路部品に個々に接続することに適した少なくとも２つのゲート端子ユニット（４０１−４０４）と、
を具備する、半導体パワーモジュール（１００）。
【請求項２】
前記少なくとも２つのサブモジュール（１０１−１０６）は、６つの個々のトランジスタを各々具備する、請求項１に従う半導体パワーモジュール（１００）。
【請求項３】
前記少なくとも２つのサブモジュール（１０１−１０６）は、相互に類似する電気的特性を有する複数のトランジスタを各々具備する、請求項１または２に従う半導体パワーモジュール（１００）。
【請求項４】
前記半導体パワーモジュール（１００）は、６つのサブモジュール（１０１−１０６）を具備する、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項５】
相互に類似する電気的特性を有するサブユニットは、サブユニットのそれぞれのグループへグループ化され、
サブユニットの各グループは、それぞれの接続配置を有し、
前記接続配置は、
前記グループの前記サブモジュール（１０１−１０６）の前記コレクタ端子ユニット（２０１）を外部回路部品に集合的に接続することに適したサブモジュールグループコレクタ端子ユニット（２０１）と、
前記グループの前記サブモジュール（１０１−１０６）の前記少なくとも２つのエミッタ端子ユニット（３０１−３０４）を外部回路部品に個々に接続することに適したサブモジュールグループエミッタ端子ユニットと、
前記グループの前記少なくとも２つのサブモジュール（１０１−１０６）の前記少なくとも２つのゲート端子ユニット（４０１−４０４）を外部回路部品に個々に接続することに適したサブモジュールグループゲート端子ユニットと、
を具備する、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項６】
前記少なくとも１つのそれぞれのトランジスタ（１０７）は、絶縁ゲートバイポーラトランジスタである、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項７】
前記少なくとも１つのそれぞれのトランジスタ（１０７）は、バイポーラトランジスタ（１０７）である、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項８】
前記少なくとも２つのサブモジュール（１０１−１０６）のエミッタゲート端子ペアは、各サブモジュール（１０１−１０６）のために個々に提供される、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項９】
前記半導体パワーモジュール（１００）のサブモジュールのエミッタゲート端子ペアは、個々に提供され、
前記サブモジュール内の少なくとも２つのトランジスタの前記エミッタ（１０９）は、互いに接続され、前記サブモジュール内の少なくとも２つのトランジスタの前記ゲート（１１０）は、互いに接続される、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項１０】
相互に類似の電流共有動作を有するトランジスタのグループのエミッタゲート端子ペアは、個々に提供され、
相互に類似の電流共有動作を有するトランジスタの前記グループの前記エミッタ（１０９）は、互いに接続され、
相互に類似の電流共有動作を有するトランジスタの前記グループの前記ゲート（１１０）は、互いに接続される、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項１１】
少なくとも２つのサブモジュール（１０１−１０６）と接続配置とを具備する半導体パワーモジュール（１００）を外部回路部品に接続するための方法であって、
前記サブモジュール（１０１−１０６）は、コレクタ（１０８）、エミッタ（１０９）およびゲート（１１０）を有する少なくとも１つのそれぞれのトランジスタ（１０７）を具備し、
前記方法は、
コレクタ端子ユニット（２０１）を用いて、前記少なくとも２つのサブモジュール（１０１−１０６）の前記コレクタを前記外部回路部品に集合的に接続することと、
少なくとも２つのエミッタ端子ユニット（３０１−３０４）を用いて、前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのエミッタ（１０９）を前記外部回路部品に個々に接続することと、
少なくとも２つのゲート端子ユニット（４０１−４０４）を用いて、前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのゲート（１１０）を前記外部回路部品に個々に接続することと、
を具備する方法。
【請求項１】
少なくとも２つのサブモジュール（１０１−１０６）と、
接続配置と、
を具備する半導体パワーモジュール（１００）であって、
前記サブモジュール（１０１−１０６）は、コレクタ（１０８）、エミッタ（１０９）およびゲート（１１０）を有する少なくとも１つのそれぞれのトランジスタ（１０７）を具備し、
前記接続配置は、
前記少なくとも２つのサブモジュール（１０１−１０６）の前記コレクタを外部回路部品に集合的に接続することに適したコレクタ端子ユニット（２０１）と、
前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのエミッタ（１０９）を外部回路部品に個々に接続することに適した少なくとも２つのエミッタ端子ユニット（３０１−３０４）と、
前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのゲート（１１０）を外部回路部品に個々に接続することに適した少なくとも２つのゲート端子ユニット（４０１−４０４）と、
を具備する、半導体パワーモジュール（１００）。
【請求項２】
前記少なくとも２つのサブモジュール（１０１−１０６）は、６つの個々のトランジスタを各々具備する、請求項１に従う半導体パワーモジュール（１００）。
【請求項３】
前記少なくとも２つのサブモジュール（１０１−１０６）は、相互に類似する電気的特性を有する複数のトランジスタを各々具備する、請求項１または２に従う半導体パワーモジュール（１００）。
【請求項４】
前記半導体パワーモジュール（１００）は、６つのサブモジュール（１０１−１０６）を具備する、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項５】
相互に類似する電気的特性を有するサブユニットは、サブユニットのそれぞれのグループへグループ化され、
サブユニットの各グループは、それぞれの接続配置を有し、
前記接続配置は、
前記グループの前記サブモジュール（１０１−１０６）の前記コレクタ端子ユニット（２０１）を外部回路部品に集合的に接続することに適したサブモジュールグループコレクタ端子ユニット（２０１）と、
前記グループの前記サブモジュール（１０１−１０６）の前記少なくとも２つのエミッタ端子ユニット（３０１−３０４）を外部回路部品に個々に接続することに適したサブモジュールグループエミッタ端子ユニットと、
前記グループの前記少なくとも２つのサブモジュール（１０１−１０６）の前記少なくとも２つのゲート端子ユニット（４０１−４０４）を外部回路部品に個々に接続することに適したサブモジュールグループゲート端子ユニットと、
を具備する、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項６】
前記少なくとも１つのそれぞれのトランジスタ（１０７）は、絶縁ゲートバイポーラトランジスタである、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項７】
前記少なくとも１つのそれぞれのトランジスタ（１０７）は、バイポーラトランジスタ（１０７）である、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項８】
前記少なくとも２つのサブモジュール（１０１−１０６）のエミッタゲート端子ペアは、各サブモジュール（１０１−１０６）のために個々に提供される、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項９】
前記半導体パワーモジュール（１００）のサブモジュールのエミッタゲート端子ペアは、個々に提供され、
前記サブモジュール内の少なくとも２つのトランジスタの前記エミッタ（１０９）は、互いに接続され、前記サブモジュール内の少なくとも２つのトランジスタの前記ゲート（１１０）は、互いに接続される、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項１０】
相互に類似の電流共有動作を有するトランジスタのグループのエミッタゲート端子ペアは、個々に提供され、
相互に類似の電流共有動作を有するトランジスタの前記グループの前記エミッタ（１０９）は、互いに接続され、
相互に類似の電流共有動作を有するトランジスタの前記グループの前記ゲート（１１０）は、互いに接続される、前のクレームの少なくとも１つに従う半導体パワーモジュール（１００）。
【請求項１１】
少なくとも２つのサブモジュール（１０１−１０６）と接続配置とを具備する半導体パワーモジュール（１００）を外部回路部品に接続するための方法であって、
前記サブモジュール（１０１−１０６）は、コレクタ（１０８）、エミッタ（１０９）およびゲート（１１０）を有する少なくとも１つのそれぞれのトランジスタ（１０７）を具備し、
前記方法は、
コレクタ端子ユニット（２０１）を用いて、前記少なくとも２つのサブモジュール（１０１−１０６）の前記コレクタを前記外部回路部品に集合的に接続することと、
少なくとも２つのエミッタ端子ユニット（３０１−３０４）を用いて、前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのエミッタ（１０９）を前記外部回路部品に個々に接続することと、
少なくとも２つのゲート端子ユニット（４０１−４０４）を用いて、前記少なくとも２つのサブモジュール（１０１−１０６）の前記それぞれのゲート（１１０）を前記外部回路部品に個々に接続することと、
を具備する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公表番号】特表２０１２−５０７１６６（Ｐ２０１２−５０７１６６Ａ）
【公表日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１１−５３３７１７（Ｐ２０１１−５３３７１７）
【出願日】平成２１年１０月２９日（２００９．１０．２９）
【国際出願番号】ＰＣＴ／ＥＰ２００９／０６４２５６
【国際公開番号】ＷＯ２０１０／０４９４７３
【国際公開日】平成２２年５月６日（２０１０．５．６）
【出願人】（５９４０７５４９９）アーベーベー・リサーチ・リミテッド (89)
【氏名又は名称原語表記】ＡＢＢ ＲＥＳＥＡＲＣＨ ＬＴＤ．
【Ｆターム（参考）】
【公表日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２１年１０月２９日（２００９．１０．２９）
【国際出願番号】ＰＣＴ／ＥＰ２００９／０６４２５６
【国際公開番号】ＷＯ２０１０／０４９４７３
【国際公開日】平成２２年５月６日（２０１０．５．６）
【出願人】（５９４０７５４９９）アーベーベー・リサーチ・リミテッド (89)
【氏名又は名称原語表記】ＡＢＢ ＲＥＳＥＡＲＣＨ ＬＴＤ．
【Ｆターム（参考）】
[ Back to top ]