半導体メモリ試験装置
【課題】 高速な簡易手法により決定した割当てを元に、救済可能なスペアラインの組み合わせをさらに広範囲に検索し、ＤＵＴの救済率を改善できる半導体メモリ試験装置を提供すること。
【解決手段】
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段、
の少なくともいずれかを有することを特徴とするもの。
【解決手段】
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段、
の少なくともいずれかを有することを特徴とするもの。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体メモリ試験装置に関し、詳しくは、フェイルとなったメモリセルをスペアセルに置き換えるリダンダンシ機能を有する半導体メモリの試験を行う半導体メモリ試験装置の改良に関するものである。
【背景技術】
【０００２】
近年の半導体メモリには、高集積化に伴い製造工程におけるある程度の不良メモリセルの発生はやむを得ないという前提に基づき、複数の予備メモリセル（以下スペアセルという）が設けられている。そして、半導体メモリ試験装置による試験で不良セル（以下フェイルセルという）が検出された場合には、レーザーで被試験半導体メモリ（以下ＤＵＴという）内の所定のパターンを切断し、フェイルセルをスペアセルに置き換える。これによりフェイルセルを救済でき、フェイルセルに起因するＤＵＴの不良を救済できる。以下、本発明では、このような不良救済に必要なデータを作成する装置をリダンダンシ演算装置という。
【０００３】
リダンダンシ演算装置では、ＤＵＴから得られるフェイル情報に基づき、フェイルセル救済のためのリダンダンシ演算処理が行われる。ここで、リダンダンシ演算に基づくＤＵＴの測定をリダンダンシ測定という。
【０００４】
リダンダンシ演算は、通常、半導体メモリ試験装置内に設けられたリダンダンシ演算専用ＣＰＵにより、所定の規則的な処理に基づいたアルゴリズムに従って行われる。
【０００５】
ＤＵＴからフェイルセルが検出されると、検出されたフェイルセルのそれぞれに列スペアセルと行スペアセルを組み合わせて割当てて全てのフェイルを救済できるか否かを判断し、救済可能と判断した場合には、割当てた置換アドレス情報を半導体メモリ試験装置の制御部に対して出力する。
【０００６】
【特許文献１】特開２００２−３６７３９６
【０００７】
図１６は、特許文献１に記載されているリダンダンシ測定機能を有する従来の半導体メモリ試験装置の一例を示すブロック図である。半導体メモリ試験装置１は、フェイル検出装置２、リダンダンシ演算装置３および制御部４とで構成されている。
【０００８】
フェイル検出装置２は、ＤＵＴ５が有するメモリセルのフェイルセルを検出し、フェイルデータをリダンダンシ演算装置３に送る。
【０００９】
リダンダンシ演算装置３は、フェイル検出装置２から送られたフェイルデータに基づいて、ＤＵＴ５の不良救済に必要となるデータを作成し、制御部４に送る。なお、ＤＵＴ５は、不良を救済するためのスペアセルを内蔵している。
【００１０】
リダンダンシ演算装置３は、例えばコンピュータによって構成され、このコンピュータが、ロードされるリダンダンシ演算プログラムを実行することにより、その機能が実現される。
【００１１】
制御部４は、リダンダンシ演算装置３から送られたデータを用いてリダンダンシ測定を行う。
【００１２】
図１７は、ＤＵＴ毎に確定結果を出力するための全体処理の流れを示すフローチャートである。図１７では、一次確定と二次確定の二段階に分けて行う。一次確定段階では、ＲＯＷ、ＣＯＬＵＭＮのどちらかのライン方向で一定数以上存在するラインフェイルに対して、スペアラインを順次割当てる処理を行う。二次確定段階では、各スペアラインについてコスト演算処理を行う。
【００１３】
まずＤＵＴ５から最初の対象ブロックのデータを取得し(ステップS1)、ブロック演算の初期処理を行う(ステップS2)。続いてステータス種別がＥ(救済不可または処理時間超過タイムオーバー)か否かを判断する(ステップS3)。ステータス種別がＥの場合にはＤＵＴ毎の処理を終了するが、Ｅでない場合にはフェイルの読込みとライン確定処理を含む一次確定処理を行う(ステップS4)。一次確定処理を行った後、ステータス種別がＰ(フェイルなしまたは全フェイル救済)かＣ(演算を必要とする)かＥかを判断する(ステップS5)。
【００１４】
ステップS5でステータスがＣの場合には、二次確定処理を行った(ステップS6)後、ステータス種別がＥか否かを判断する(ステップS7)。ステップS5およびステップS7でステータス種別がＥの場合にはＤＵＴ毎の処理を終了する。
【００１５】
ステップS5でステータスがＰの場合には、ブロック確定結果出力処理にジャンプし(ステップS8)、ブロック演算終了処理を行う(ステップS9)。
【００１６】
その後、ＤＵＴ内の全ブロックの処理が完了したか否かを判断し(ステップS10)、完了していればＤＵＴ確定結果出力処理を行い(ステップS11)、ＤＵＴ毎の処理を終了する。完了していない場合は、次の対象ブロックのデータを取得し(ステップS12)、ステップS4以降のループをＤＵＴ内の全ブロックの処理が完了するまで繰り返して実行する。
【００１７】
図１８はこのような救済処理の説明図であり、ＤＵＴ５におけるセルセグメントとスペアラインの一部を示している。図１８において、セルセグメントCS1,CS2には、縦横の各方向に８個ずつ合計６４個のメモリセルが形成されていて、フェイルセルには×マークを付けている。スペアラインは、Ｘ方向のスペアライングループXSLG1, XSLG2と、Ｙ方向のスペアライングループYSLGが形成されている。ここで、Ｘ方向のスペアライングループXSLG1はセルセグメントCS1を守備範囲とし、Ｘ方向のスペアライングループXSLG2はセルセグメントCS2を守備範囲とし、Ｙ方向のスペアライングループYSLGはセルセグメントCS1,CS2を守備範囲とする。
【００１８】
従来の救済処理にあたっては、スペアラインが一度に救済できるフェイル数に重点をおいていた。したがって、まず図１９(A)に示すように、一度に２個のフェイルセルを救済できるＹ方向のスペアライングループYSLGのスペアラインから1),2)と使用してセルセグメントCS1の合計４個のフェイルセルを救済する。その後、図１９(B)に示すように、Ｘ方向のスペアライングループXSLG2に属する４本のスペアラインを3)〜6)と使用してセルセグメントCS2の合計５個のフェイルセルを救済しようとするが、Ｘ方向のスペアライングループXSLG2のスペアラインは４本しかないために１個のフェイルセルが救済できなくなってしまい、この1)〜6)の手順ではアンリペアブルである。
【００１９】
これに対し、スペアラインが一度に救済できるフェイル数にこだわらないで、Ｘ方向のスペアライングループXSLG1, XSLG2に属するスペアラインを優先使用することも考えてみる。すると、図１９(C)に示すように、まずＸ方向のスペアライングループXSLG1に属するスペアラインを1),2)と２本使用して、セルセグメントCS1の合計４個のうちの２個のフェイルセルを救済する。続いて、Ｘ方向のスペアライングループXSLG2に属するスペアラインを3)〜6)と４本使用して、セルセグメントCS2の合計５個のうちの４個のフェイルセルを救済する。そして、Ｙ方向のスペアライングループYSLGのスペアラインから7)と１本使用してセルセグメントCS1の２個のフェイルセルを救済し、さらにＹ方向のスペアライングループYSLGのスペアラインから8)と残りの１本を使用してセルセグメントCS2の１個のフェイルセルを救済することができ、リペアブルになる。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
すなわち、従来のスペアラインの割当て処理は一定の基準を元にして順次割当てる簡易的な手法であって、比較的高速ではあるが、全ての組み合わせを網羅するものではない。このため、実際には、全てのフェイルにスペアラインを割当ててＤＵＴを救済できる組み合わせがあるにも拘らず、それらを発見することなく救済できないＤＵＴと判断してしまう場合がある。
【００２１】
本発明は、このような従来の問題点に着目したものであり、その目的は、高速な簡易手法により決定した割当てを元に、救済可能なスペアラインの組み合わせをさらに広範囲に検索し、ＤＵＴの救済率を改善できる半導体メモリ試験装置を提供することにある。
また、他の目的は、リダンダンシ演算処理を効率よく実行できる半導体メモリ試験装置を提供することにある。
さらに他の目的は、リダンダンシ演算処理とＤＵＴの試験とが同時に並行して実行できる試験効率の高い半導体メモリ試験装置を提供することにある。
【課題を解決するための手段】
【００２２】
このような課題を達成する本発明の請求項１記載の発明は、
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段、
の少なくともいずれかを有することを特徴とする。
【００２３】
請求項２記載の発明は、請求項１記載の半導体メモリ試験装置において、
前記コスト計算手段は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき１フェイル当りの救済コストまたはその逆数を求める救済効率演算部を含むことを特徴とする。
【００２４】
請求項３記載の発明は、請求項１または２のいずれかに記載の半導体メモリ試験装置において、
前記コスト計算手段は、
スペアラインの価値の大小を比較する手段を含むことを特徴とする。
【００２５】
請求項４記載の発明は、請求項１から３のいずれかに記載の半導体メモリ試験装置において、
前記リトライ処理手段は、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含むことを特徴とする。
【００２６】
請求項５記載の発明は、請求項１から４のいずれかに記載の半導体メモリ試験装置において、
前記フェイルデータをフェイルメモリからリダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験とリダンダンシ演算装置の演算処理とを並列に行うことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、救済可能なスペアラインの組み合わせを従来よりも広範囲にわたって検索できるので、ＤＵＴの救済率を改善できる半導体メモリ試験装置を実現できる。
リダンダンシ演算にあたり、演算対象になるスペアラインをコスト計算結果に基づき除外するので、処理時間を短縮できる。
さらに、被試験半導体メモリの試験とリダンダンシ演算装置の演算処理とを同時に並行して行うことにより、半導体メモリ試験装置の試験効率を高めることができる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を用いて本発明を詳細に説明する。本発明に基づくリダンダンシ演算装置３には、図１に示すように、従来の不良救済処理部６の他に、スペアラインで救済できるフェイル数に基づき各スペアラインのコストを計算するスペアラインコスト計算部７と、救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理部８が設けられている。なお、これらスペアラインコスト計算部７とリトライ処理部８は、少なくともいずれかを設けることにより、ＤＵＴの救済率を従来よりも改善できるものである。
【００２９】
図２はスペアラインコスト計算部７の構成例を示すブロック図である。スペアラインコスト計算部７はスペアライングループ毎に演算を行うものであり、残存スペアライン本数格納部９、未救済リペア候補ライン本数格納部１０、リペア候補ライン別未救済フェイル数格納部１１、スペアライングループ別コスト演算部１２、救済効率演算部１３などで構成されている。
【００３０】
図３はリトライ処理部８の構成例を示すブロック図である。リトライ処理部８は救済経過グラフを参照しながらスペアラインの再割当て処理を行うものであり、アクション候補作成部１４、スペアライン再割当て回数管理部１５、スペアライン再割当て回数格納部１６、タイムアウト管理部１７、救済経過グラフ制御部１８、救済経過グラフ格納部１９、アクション候補実行処理部２０、アクション候補格納部２１、アクション候補検索処理部２２、アクション実行処理部２３などで構成されている。
【００３１】
図４は本発明に基づく処理の流れを示すフローチャートである。二次確定の処理に入る前に初期化処理として二次確定準備処理を行う(ステップS1)。次に、優先軸による完全救済処理を行う(ステップS2)。ここで、優先軸による完全救済処理とは、救済されずに残っているフェイルに対して割当てるべきスペアラインとしてあらかじめ条件として指定されている行方向か列方向で一意に決まるものがないか調べ、該当するものがあればそれを割当てる処理をいう。
【００３２】
ステップS2の優先軸による完全救済処理を継続する必要があるか否かを判断し(ステップS3)、継続する必要があれば絶対確定処理を行い(ステップS4)、継続不要であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。
【００３３】
絶対確定処理後も継続する必要があるか否かを判断し(ステップS6)、継続する必要があれば優先軸による完全救済処理を行い(ステップS7)、継続不要であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。
【００３４】
ステップS7の優先軸による完全救済処理についても継続する必要があるか否かを判断し(ステップS8)、継続する必要があればタイマ値中断要求チェック処理が必要か否かの判断を行うが(ステップS9)、継続不要であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。
【００３５】
ステップS9のタイマ値中断要求チェック処理が必要な場合には絶対不可判断処理を実行し(ステップS10)、不要な場合には二次確定処理を終了する。
【００３６】
ステップS10の絶対不可判断処理後、絶対不可か否かを判断する(ステップS11)。絶対不可であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。絶対不可でなければ、所定の救済処理を行って二次確定処理を終了する。
【００３７】
続いてコスト計算による救済処理(ステップS12)とリトライ処理(ステップS13)を行う。なお、これらコスト計算による救済処理(ステップS12)とリトライ処理(ステップS13)は少なくともいずれかの処理ステップを行えばよく、必要に応じて両処理ステップを併用してもよい。
【００３８】
ステップS4の絶対確定処理について説明する。
あるフェイルビットの集合であるフェイル群を救済可能なスペアライングループが複数存在する場合には、これらのスペアライングループの中から、別途説明するように、一番価値が低いものを選択して使用する。価値が同じ、または価値の比較ができない場合、絶対確定処理では特定のスペアライングループに決定せず、次の二次確定処理で判定する。
あるフェイル群Ａを絶対確定できるのは、以下の２つの条件を満たすときである。
(1)Ａに含まれるフェイルを全て救済する方法が１つしかない。
(2)Ａに含まれるフェイルを全て救済する方法は複数あるが、絶対に効率が最大な救済方
法が１つ見つかる。
【００３９】
図５はセルセグメントとスペアラインの一部を示した救済処理の説明図であり、以下の条件に基づくものとする。
a〜d: フェイルであって記号×は位置を表し、Ｘ軸方向の同一線上に存在
CS1:Y軸方向の同一線上に並んだフェイル(a,b,c)が存在するセルセグメント
CS2:フェイル(a,b,c)とＹ軸方向の同一線上に並んだフェイル(d)が存在するセルセグメ ント
CS3:フェイルが存在しないセルセグメント
XSLG1:セルセグメント1のみを救済可能なスペアライン
XSLG2:セルセグメント2のみを救済可能なスペアライン
XSLG3:セルセグメント3のみを救済可能なスペアライン
XSLG4:セルセグメント1〜3いずれかを救済可能なスペアライン
YSLG1:セルセグメント1〜3を同時救済可能なスペアライン
YSLG2:セルセグメント2,3を同時救済可能なスペアライン
YSLG3:セルセグメント1,2を同時救済可能なスペアライン
【００４０】
このような図５の例では、スペアラインYSLG3で絶対確定することが望ましいが、このスペアラインYSLG3を確定する手順を説明する。
【００４１】
YSLG1を基準にしたスペアライングループの絶対的な価値大小関係は以下のようになる。
YSLG1＞YSLG3 （＞':右辺の方が価値がある）
YSLG1＞YSLG2
YSLG1？XSLG1 （？':価値の大小が不明である）
YSLG1？XSLG2
YSLG1？XSLG3
YSLG1？XSLG4
【００４２】
スペアラインYSLG3はスペアラインYSLG1より絶対的に価値が低い。YSLG3使用時にもYSLG1使用時と同じく、フェイル群{a,b,c,d} が救済可能であるため、確定候補としてスペアラインYSLG3を使用するように変更する。
スペアラインYSLG3を基準にしたスペアライングループの絶対的な価値大小関係は以下のようになる。
YSLG3＞YSLG1
YSLG3？YSLG2
YSLG3？XSLG1
YSLG3？XSLG2
YSLG3？XSLG4
【００４３】
XSLG1,XSLG2,XSLG4,YSLG2はYSLG1との絶対的価値大小関係がない。よってXSLG1,XSLG2,XSLG4,YSLG2のみを使用してフェイル群{a,b,c}を救済できるかをチェックする。
CS1:XSLG1,XSLG4を使っても救済できない。
CS2:YSLG2で救済可能である。
よってフェイル群{a,b,c,d}を全て救済する最適解として、YSLG3を使用することが確定する。
【００４４】
このような絶対確定の対象となるフェイル群の検索処理を、絶対確定可能なフェイルがなくなるまで続ける。絶対確定したスペアラインは次のコスト計算等による二次確定処理の対象から外せるので、二次確定処理での処理時間を短縮できることになる。
【００４５】
ステップS12のコスト計算による救済処理について説明する。
本発明では、スペアラインのコストと救済効率を以下のように定義する。
(1) スペアラインのコスト
まず、特定のスペアライングループに対し、以下のように仮定する。
残存スペアライン本数 ：K
未救済リペア候補ライン本数：N
各リペア候補ライン上の未救済フェイル数：F[I]
ただし、F[I] （フェイル分布）は降順にソートされているものとする。
ここで、スペアライングループ全体のコストを、
VG={(F[0]+..+F[K-1])+(F[0]+..+F[N-1])}/2
と定義し、このスペアライングループに属するスペアライン１本の価値VSは、
VS=VG/K
と定義する。
【００４６】
この式の導出過程を説明する。
i) スペアライングループ内のフェイル数がフェイルアドレス線の本数と一致している(K'=N)場合のスペアライングループ価値をVG'とすると、
VG≦VG'
になる。
【００４７】
ii) フェイル分布DFのうちK+1番目のフェイルアドレス線以降にフェイルが乗っていないフェイル分布DF''を考え、この場合のスペアライングループ価値をVG''とすると、
VG''≦VG
になる。
【００４８】
【数１】
【００４９】
であることから、
F[0]+..+F[K-1]≦VG≦F[0]+..+F[N-1]
となることが必要であることがわかる。
そこで、この式より、近似式として最左辺と最右辺の平均をとり、
VG={(F[0]+..+F[K-1])+(F[0]+..+F[N-1])}/2
とする。
【００５０】
なお、スペアライングループの絶対的価値大小関係がある場合には、価値の小さい方のスペアライン１本分の価値が価値の大きい方のスペアライン１本分の価値以下になるように、リミットをかける。
【００５１】
(2) 救済効率
次に、１フェイル当りの救済コストCRは、
CR＝（使用スペアライン１本の価値）／（救済される残存フェイル数）
と考えられるので、救済効率にはこの逆数をとり、
救済効率＝（救済される残存フェイル数）／（使用スペアライン１本の価値）
と定義する。
【００５２】
このようなコスト計算によりブロック内で最も救済効率の高い（フェイル当りコストが最も安い）リペア候補ラインを探し、救済が完了するまで、あるいはそのままスペアライン置き直しなしにスペアラインを割り当てていくとアンリペアブルになってしまうことがはっきりするまで、スペアライン割り当てを繰り返していく。このようにしてブロック内で最良のリペア候補ラインにスペアラインを割り当てることにより、コスト計算による１ステップ救済処理を実行する。
【００５３】
なお、ブロック内で最良の救済効率を持つリペア候補ラインを探し出し、それに対応するリペア候補ラインと救済効率値を返す処理を、ブロック内で最良のリペア候補ラインの取得という。この指定スペアライングループ内での最良のリペア候補ラインの取得にあたっては、リペア候補ライン検索用二分木(節が最大で２つの子を持つ木の構造)を使用することにより、大量のリペア候補ラインが存在する場合により高速な検索が可能になる。
【００５４】
図１８に示した配置のＤＵＴについて、これらの計算式に当てはめることにより、コストと救済効率を求めることができる。
XSLG1:Xスペアライングループ1(スペアライン2本)
XSLG2:Xスペアライングループ2(スペアライン4本)
YSLG :Yスペアライングループ(スペアライン2本)
以下、救済順に、計算例を説明する。
【００５５】
＜救済順１＞
スペアライン１本の価値は、
XSLG1:(2+4)/2/2=1.5
XSLG2:(4+5)/2/4=1.125
YSLG :(4+9)/2/2=3.25
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.125
YSLG 使用時:3.25/2=1.624
であり、XSLG2での救済が最も安い。よって救済順１では、XSLG2での救済を行う。
【００５６】
＜救済順２＞
スペアライン１本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(3+4)/2/3=1.17
YSLG :(4+8)/2/2=3
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.17
YSLG 使用時:3/2=1.5
であり、XSLG2での救済が最も安い。よって救済順２でも、XSLG2での救済を行う。
【００５７】
＜救済順３＞
スペアライン１本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(2+3)/2/2=1.25
YSLG :(4+7)/2/2=2.75
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.25
YSLG 使用時:2.75/2=1.375
であり、XSLG2での救済が最も安い。よって救済順３でも、XSLG2での救済を行う。
【００５８】
＜救済順４＞
スペアライン１本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(1+2)/2/1=1.5
YSLG :(4+6)/2/2=2.5
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.5
YSLG 使用時:2.5/2=1.25
であり、YSLGでの救済が最も安い。よって救済順４では、YSLGでの救済を行う。
【００５９】
＜救済順５＞
スペアライン１本の価値は
XSLG1:(2+2)/2/2=1
XSLG2:(1+2)/2/1=1.5
YSLG :(2+4)/2/1=3
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1
XSLG2使用時:1.5
YSLG 使用時:3/2=1.5
であり、XSLG1での救済が最も安い。よって救済順５では、XSLG1での救済を行う。
【００６０】
＜救済順６＞
スペアライン１本の価値は
XSLG1:(2+2)/2/2=1
XSLG2:(1+2)/2/1=1.5
YSLG :(1+3)/2/1=2
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :１個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1
XSLG2使用時:1.5
YSLG 使用時:2
であり、XSLG1での救済が最も安い。よって救済順６でも、XSLG1での救済を行う。
【００６１】
＜救済順７＞
スペアライン１本の価値は、
XSLG2:(1+2)/2/1=1.5
YSLG :(1+2)/2/1=1.5
であり、同時救済数は、
XSLG2:１個
YSLG :１個
になる。したがって、１フェイル当りの救済コストは、
XSLG2使用時:1.5
YSLG 使用時:1.5
であり、XSLG2,YSLGどちらを使ってもよい。よって救済順７では、XSLG2での救済を行う。
【００６２】
＜救済順８＞
YSLGしか残っておらず、これを残り１個のフェイルに割り当てる。
これでセルセグメントCS1,CS2の全９個のフェイル救済が完了する。これら本発明のコスト計算による救済処理に基づく一連の救済手順を図２０に示す。
【００６３】
図６は図４のステップS13におけるリトライ処理の全体の流れを示すフローチャートである。このリトライ処理は、図４のフローチャートに基づく処理で求められた確定結果を用いて実行される。
【００６４】
はじめに、あらかじめ条件として指定されたスペアライン再割当て回数制限が０以下か否かを判断し(ステップS1)、０以下ならリトライ処理は行わない。０以下でなければタイムアウトか否かを判断し(ステップS2)、タイムアウトならリトライ処理は行わず、タイムアウトでなければ救済経過グラフが未作成か否かを判断する(ステップS3)。救済経過グラフは、割当て済みのスペアラインを解除したり、未割当てのスペアラインを未救済のフェイルに割当てるなどの処理アクションの実行記録データであり、救済経過グラフの領域が未作成ならば作成した後(ステップS4)、タイムアウトか否かを判断する(ステップS5)。タイムアウトならリトライ処理は行わず、タイムアウトでなければ別途説明するアクション候補作成処理を行う(ステップS6)。
【００６５】
ステップS6のアクション候補作成処理をした後に、リトライ処理が継続不要か否かを判断する(ステップS7)。リトライ処理継続不要要因としては、リペアブル、アンリペアブル、メモリ不足発生などが考えられる。継続不要と判断した場合にはアクションデータを開放して(ステップS8)、リトライ処理を終える。継続必要と判断した場合には別途説明するアクション候補実行処理を行う(ステップS9)。
【００６６】
ステップS9のアクション候補実行処理をした後にも、リトライ処理が継続不要か否かを判断する(ステップS10)。リトライ処理継続不要要因としては、リペアブル、アンリペアブル、リトライオーバーなどが考えられる。継続不要と判断した場合にはアクションデータを開放して(ステップS11)、リトライ処理を終える。継続必要と判断した場合にはアクションデータを開放して(ステップS12)、ステップS5のタイムアウト判断以降を繰り返して実行する。
【００６７】
図７は図６のステップS6におけるアクション候補作成処理の流れを示すフローチャートである。未割当てスペアラインによる未救済フェイルの救済が絶対不可か否かを判断し(ステップS1)、絶対不可ならスペアライン割当て不可フラグをONにする(ステップS2)。絶対不可ではない場合はスペアライン割当て不可フラグをOFFにし(ステップS3)、フェイルは全て救済できるか否かを判断する(ステップS4)。現在の状態が全て救済できるならリペアブルとしてアクション候補作成処理を終える。
【００６８】
次に、救済経過グラフに、現状態からひとつスペアライン割当て解除を行ったUNDO状態が存在するか否かを判断し(ステップS5)、UNDO状態が存在すればUNDO許可フラグをONにした後(ステップS6)、スペアライン割当て不可フラグがONでかつUNDO許可フラグがONか否かを判断する(ステップS7)。スペアライン割当て不可フラグがONでかつUNDO許可フラグがONの場合は、救済経過グラフにあるUNDO状態への移行（この状態では新たなアクション候補を見つける可能性がないので一度前の状態へ戻る）をアクション候補とする(ステップS8)。スペアライン割当て不可フラグがONでかつUNDO許可フラグがONではない場合は、別途説明するアクション候補検索処理を行う(ステップS9)。
【００６９】
続いてアクション候補の存在を判断し(ステップS10)、アクション候補がなければアンリペアブルを結果としてアクション候補作成処理を終える。アクション候補が存在すれば求めたアクション候補を救済経過グラフではない別の領域に保存する（ステップS11）。
【００７０】
その後、メモリ不足か否かを判断し(ステップS12)、メモリ不足であればアクション候補作成処理を終える。メモリ不足でなければ続いて救済経過グラフを使用しているか否かを判断する(ステップS13)。救済経過グラフを使用していれば、救済経過グラフを検索し、既に検討済みの同じアクションがあればそのアクション候補を削除する(ステップS14)。そして、処理継続を示す「要計算」を結果とするアクション候補作成処理を終える。
【００７１】
図８は図７のステップS9におけるアクション候補検索処理の流れを示すフローチャートである。はじめに、アクション候補を検索するために必要な初期化処理としてアクション候補検索準備処理を行う(ステップS1)。ここでは、リペア候補ラインを保存するポインタの初期化や、スペアライングループに関するループ処理の初期化などを行う。
【００７２】
次に、全スペアライングループについて、繰り返し処理を行う。まず、救済可能（スペアライン割当て不可フラグがOFF＝絶対不可でない）でかつ現在のループ処理で対象となっているスペアライングループに、未割当てのスペアラインが残っているか否かを判断する(ステップS2)。未割当てのスペアラインが残っていれば、残っているスペアラインから新規割当てによる救済効率が最大のものを求め、仮のアクション候補とする(ステップS3)。ここで、救済効率は、コスト計算による救済処理で用いられる計算結果「コスト」の逆数を用いるなどして求める値である。
【００７３】
次に、
１）仮のアクション候補がない（直前の処理にて新規割り当てを仮のアクション候補とする処理が行われなかった）
２）UNDO許可フラグがOFF
３）割当て済のスペアラインがある
の３条件が同時に成立するか否かを判断し(ステップS4)、割当て解除しない限り救済する組み合わせがない場合には、割当て済のスペアラインから救済効率が最小のものを求め割当て解除による仮のアクション候補として(ステップS5)、候補リストに登録する(ステップS6)。
【００７４】
ここで、アクション候補として登録されているものと仮のアクション候補とを救済効率に基づいて比較し、仮のアクション候補の救済効率がアクション候補よりも良ければ、仮のアクション候補をアクション候補とする。救済効率が同じであれば、アクション候補のリストの末尾に保管する。救済効率が悪ければ仮のアクション候補は破棄する。
【００７５】
その後、ループの処理対象スペアライングループポインタを更新し(ステップS7)、次のスペアラインがあるか否かを判断する(ステップS8)。次のスペアラインがあればループ処理の先頭ステップS2に移行し、次のスペアラインがなければアクション候補作成処理を終える。これにより、結果として、０個以上の救済効率の値が同じアクション候補のデータがリストに保存されることになる。
【００７６】
図９は図６のステップS9におけるアクション候補実行処理の流れを示すフローチャートである。図８のアクション候補検索処理で求められリストに登録保管されているアクション候補から、一つのアクション候補を探し出し(ステップS1)、有効なアクション候補が存在するか否かを判断する(ステップS2)。有効なアクション候補が存在しなければ、実行結果をアンリペアブルとし(ステップS3)、アクション候補実行処理を終える。候補があれば別途説明するアクション実行処理を行う(ステップS4)。
【００７７】
アクション実行処理の結果に対し、リペアブルか要計算でかつ次のアクション候補があるか否かを判断する(ステップS5)。リペアブルか要計算でかつ次のアクション候補があればそれに対してアクション候補実行処理（再帰）を起動し(ステップS6)、リペアブルか要計算でかつ次のアクション候補がなければアクション候補実行処理を終える。
【００７８】
図１０は図９のステップS4におけるアクション実行処理の流れを示すフローチャートである。まず、引数として与えられたアクションがスペアライン割当てか否かを判断し(ステップS1)、スペアライン割当てであれば指定のスペアラインの割当てを行う(ステップS2)。その際、救済経過グラフを使用しているか否かを判断し(ステップS3)、救済経過グラフを使用していればそれにアクションを保管する(ステップS4)。
【００７９】
次に、アクションがスペアライン割当て解除か否かを判断する(ステップS5)。スペアライン割当て解除であれば、あらかじめ指定されたスペアライン解除回数より多く解除を行っているか否かを調べ(ステップS6)、多く解除していればリトライオーバーを結果として(ステップS7)アクション実行処理を終える。多くなければスペアライン割り当て解除を行う(ステップS8)。その際、救済経過グラフを使用しているか否かを判断し(ステップS9)、救済経過グラフを使用していればそれにアクションを保管する(ステップS10)。
【００８０】
このようにしてアクションを実行した結果を元に、ブロック内救済情報を更新し(ステップS11)、未救済のフェイル数を求める(ステップS12)。そして、未救済フェイルはないか否かを判断する(ステップS13)。未救済フェイルがなければリペアブルを結果として(ステップS14)アクション実行処理を終え、未救済フェイルがあれば処理続行を示す要計算を結果として(ステップS15)アクション実行処理を終える。
【００８１】
ところで、図６に示す一連のリトライ処理におけるスペアラインの再割当て処理にあたり、再割当てに用いるスペアラインを無制限にすると、再割当てを行うスペアライン本数が多くなり、再割当て試行演算が複雑になる。その結果、再割当て試行回数制限を超過して再割当て機能の効果が十分機能せず、フェイル救済できるにも拘らず救済不能な演算結果として判定されてしまうことがある。
【００８２】
そこで、絶対確定処理の対象であるリペア候補ラインのブロック内全スペアライングループとそのスペアライングループ内の全リペア候補ラインに対して以下の処理を行って再割当てに用いるスペアラインを選別して再割当て試行演算の簡略化を図ることにより、フェイル救済できるＤＵＴを増やすことができる。
【００８３】
まず、スペアライングループ内のリペア候補ライン情報を取得し、処理対象リペア候補ラインが絶対確定可能であるか判定する。
【００８４】
次に、リペア候補ラインが絶対確定可能である場合、絶対確定あり情報を設定するとともに、このリペア候補ライン情報を絶対確定対象リペア候補ライン情報に記録する。スペアライングループ内の全リペア候補ライン情報に対してこの処理を繰り返す。
【００８５】
ブロックの絶対確定処理の最終段階において、絶対確定したリペアラインがこれ以降の救済処理の対象とならないよう、リペア候補ライン情報から絶対確定リペアラインを除外する。
【００８６】
全絶対確定対象リペア候補ラインに対して以下の処理を行う。
絶対確定対象リペア候補ライン情報からリペア候補ライン情報を取得し、このリペア候補ラインに対して絶対確定処理を行う。そして、ブロック内リペア候補ライン情報から処理対象リペア候補ライン情報を除外する。
【００８７】
これにより、以降の処理である再割当て処理において、再割当て試行演算の対象となるリペア候補ラインの数が減少することになり、再割当て試行演算条件が限定されることにより演算の複雑さが軽減され、フェイル救済処理を高速化でき、ＤＵＴの救済率、救済効率を高めることができる。
【００８８】
なお、コスト計算にあたり、スペアラインの絶対価値の大小を算出して、絶対価値の小さいスペアラインから用いて救済するようにしてもよい。これにより、救済効率を高めるとともに、実行時間の短縮が図れる。
【００８９】
スペアラインの絶対価値大小関係について説明する。
２つのスペアライングループ間に絶対的な価値大小関係があるとは、次のようなことをいう。例えば、スペアライングループＡ、Ｂがあるものとする。Ａのスペアライン１本で救済されるどのようなフェイル集合でもＢのスペアライン１本で救済できるとき、Ａのスペアラインの価値は絶対的にＢのスペアラインの価値以下であるといい、Ａ≦Ｂと表記する。Ａ≦ＢかつＢ≦Ａのとき、Ａ＝Ｂ（絶対的に価値が同等）であるという。またＡ≦ＢでもＢ≦Ａではないとき、Ａ＜Ｂと表記する。
【００９０】
図１１はセルセグメントの配置例図である。図１１において、全セグメントにビットフェイルとラインフェイルの双方が分布してものとする。
この場合、XSLG2＜XSLG1,XSLG3＜XSLG1, XSLG4＜XSLG1であり、YSLG1とその他のスペアラインとの絶対的大小関係はない。
【００９１】
図１２はセルセグメントの他の配置例図である。図１２において、全セグメントにビットフェイルのみが分布してものとする。
この場合、XSLG2＜XSLG1,XSLG3＜XSLG1,XSLG4＜XSLG1で、YSLG2＜YSLG1,YSLG3＜YSLG1,YSLG4＜YSLG1であることは明白であるが、さらにビットフェイルのみが分布していることから軸の向きは救済能力には無関係であり、XSLG2＝YSLG2，XSLG3＝YSLG3，XSLG4＝YSLG4，XSLG1＝YSLG1がいえる。
【００９２】
このように決定したスペアラインの絶対価値に基づいて救済時のスペアラインの置き換えを絶対価値の小さいものから行うことにより、無駄な置き換えを抑えることができ、テスト実行時間を短縮でき、ＤＵＴの救済効率を高めることができる。
【００９３】
また、コスト計算にあたり、以下に示すように、セルセグメント毎のラインフェイルをブロック単位にまとめてからＸ軸とＹ軸のそれぞれについて所定の計算式に基づいてコストを計算し、コストの小さい軸を選択してもよい。これにより、先により無駄のない救済軸を選択することで演算効率を高めるとともに、ラインフェイルのブロック統合によって複数セルセグメントのフェイルを同時に救済できる軸を選択でき、救済実行時間の短縮が図れる。
【００９４】
図１３はセルセグメントとフェイルセルの他の配置例図である。図１３の（Ａ）において、セルセグメントCS1,CS2には縦横の各方向に８個ずつ合計６４個のメモリセルが形成されていて、フェイルセルには×マークを付けている。これら２つのセルセグメントCS1,CS2をまとめたものをブロックとする。Ｘ，Ｙ方向のスペアラインとしてそれぞれのセルセグメントCS1,CS2に対して１本ずつXSL1,XSL2,YSL1,YSL2を設け、Ｘ方向の２つのセルセグメントCS1,CS2を同時に救済するスペアラインとしてはXSL3を１本設けている。
【００９５】
図１３の（Ｂ）において、セルセグメントCS1,CS2の太い破線部分はラインフェイルを示している。これらラインフェイルを救済するためのスペアラインに不足はない。
【００９６】
フェイルの救済にあたっては、図１３の（Ｃ）に示すようにまずセルセグメントCS1から始める。続いて図１３の（Ｄ）に示すように、ブロック統合によってセルセグメントCS1,CS2のフェイルを同時に救済できるスペアラインを選択する。その後、図１３の（Ｅ）に示すように、セルセグメントCS2のフェイルを救済する。
【００９７】
ここで、セルセグメントCS1の左側のラインフェイルを救済するためのスペアライン選択には、図１３の（Ｆ）（Ｇ）に示す２つの方法があるが、コスト計算結果に基づいて（Ｆ）を選択する。
【００９８】
またセルセグメントCS1,CS2の中央部分のフェイルを救済するためのスペアライン選択には、図１３の（Ｈ）（Ｉ）に示す２つの方法があるが、ブロック統合によってセルセグメントCS1,CS2を同時に救済できる（Ｈ）の方法を選択する。
【００９９】
図１４は救済軸のコスト計算式の説明図であり、（Ａ）はＸ軸のコスト計算式を示し、（Ｂ）はＹ軸のコスト計算式を示している。
これらから、Ｘ軸のコスト計算式は、
コスト＝同時救済セグメント数×Ｙ側救済可能幅
＋log2(選択可能セグメント数×Ｘ軸長さ)
Ｙ軸のコスト計算式は、
コスト＝同時救済セグメント数×Ｙ側救済可能幅
＋log2(選択可能セグメント数×Ｙ軸長さ)
で表される。
【０１００】
一般的に、リダンダンシ演算装置の演算処理は複雑な計算を行うため、半導体メモリ試験装置本体が行うＤＵＴの試験よりも処理時間が長くなる。ここで、リダンダンシ演算プログラムは、半導体メモリ試験装置本体が行うＤＵＴの試験動作を制御するＣＰＵとは別のリダンダンシ演算制御専用のＣＰＵで実行されるので、ハードウェア構成としてはリダンダンシ演算装置の演算処理と半導体メモリ試験装置本体が行うＤＵＴの試験とを並列実行可能である。
【０１０１】
しかし、リダンダンシ演算装置が、フェイルデータをフェイルメモリから逐次取り込むように構成されていると、各ＤＵＴ毎に一連のリダンダンシ演算が完了するまでフェイルメモリの内容を変更できず、結果的にリダンダンシ演算装置の演算処理と半導体メモリ試験装置本体が行うＤＵＴの試験とを交互に行わざるを得ない。この結果、半導体メモリ試験装置本体が行うＤＵＴの試験の待ち時間が長くなり、半導体メモリ試験装置本体の稼働率の低下は避けられない。
【０１０２】
ところが、図１５に示すように、フェイルデータを格納するフェイルメモリ２４とリダンダンシ演算装置３の間にバッファメモリ２５を設ける。そして、フェイルメモリ２４に格納されているフェイルデータをこのバッファメモリ２５にコピーし、リダンダンシ演算装置３はバッファメモリ２５にコピーされたフェイルデータを取り込むようにする。なお、フェイルデータのフェイルメモリ２４からバッファメモリ２５へのコピーは、デバイスプログラムが実行する。
【０１０３】
これにより、リダンダンシ演算装置の演算処理と半導体メモリ試験装置本体が行うＤＵＴの試験とを並列実行することができ、半導体メモリ試験装置本体が行うＤＵＴの試験の待ち時間を短くでき、半導体メモリ試験装置本体の稼働率を高めることができる。
【０１０４】
以上説明したように、本発明によれば、救済可能なスペアラインの組み合わせを従来に比べて広範囲にわたって検索でき、ＤＵＴの救済率を高めて製品歩留まりを改善できる半導体メモリ試験装置を実現できる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１のスペアラインコスト計算部７の構成例を示すブロック図である。
【図３】図１のリトライ処理部８の構成例を示すブロック図である。
【図４】本発明に基づく処理の流れを示すフローチャートである。
【図５】セルセグメントとスペアラインの一部を示した救済処理の説明図である。
【図６】図４のステップS13におけるリトライ処理の全体の流れを示すフローチャートである。
【図７】図６のステップS6におけるアクション候補作成処理の流れを示すフローチャートである。
【図８】図７のステップS9におけるアクション候補検索処理の流れを示すフローチャートである。
【図９】図６のステップS9におけるアクション候補実行処理の流れを示すフローチャートである。
【図１０】図９のステップS4におけるアクション実行処理の流れを示すフローチャートである。
【図１１】セルセグメントの配置例図である。
【図１２】セルセグメントの他の配置例図である。
【図１３】セルセグメントとフェイルセルの他の配置例図である。
【図１４】救済軸のコスト計算式の説明図である。
【図１５】他の実施例のブロック図である。
【図１６】従来の半導体メモリ試験装置の一例を示すブロック図である。
【図１７】ＤＵＴ毎に確定結果を出力するための全体処理の流れを示すフローチャートである。
【図１８】セルセグメントとスペアラインの一部を示した救済処理の説明図である。
【図１９】従来の救済処理手順の説明図である。
【図２０】本発明のコスト計算に基づく救済処理手順の説明図である。
【符号の説明】
【０１０６】
２ フェイル検出装置
３ リダンダンシ演算装置
４ 制御部
５ ＤＵＴ
６ 不良救済処理部
７ スペアラインコスト計算部
８ リトライ処理部
９ 残存スペアライン本数格納部
１０ 未救済リペア候補ライン本数格納部
１１ ディジタルトランスバーサルフィルタ
１２ スペアライングループ別コスト演算部
１３ 救済効率演算部
１４ アクション候補作成部
１５ スペアライン再割当て回数管理部
１６ スペアライン再割当て回数格納部
１７ タイムアウト管理部
１８ 救済経過グラフ制御部
１９ 救済経過グラフ格納部
２０ アクション候補実行処理部
２１ アクション候補格納部
２２ アクション候補検索処理部
２３ アクション実行処理部
２４ フェイルメモリ
２５ バッファメモリ
【技術分野】
【０００１】
本発明は半導体メモリ試験装置に関し、詳しくは、フェイルとなったメモリセルをスペアセルに置き換えるリダンダンシ機能を有する半導体メモリの試験を行う半導体メモリ試験装置の改良に関するものである。
【背景技術】
【０００２】
近年の半導体メモリには、高集積化に伴い製造工程におけるある程度の不良メモリセルの発生はやむを得ないという前提に基づき、複数の予備メモリセル（以下スペアセルという）が設けられている。そして、半導体メモリ試験装置による試験で不良セル（以下フェイルセルという）が検出された場合には、レーザーで被試験半導体メモリ（以下ＤＵＴという）内の所定のパターンを切断し、フェイルセルをスペアセルに置き換える。これによりフェイルセルを救済でき、フェイルセルに起因するＤＵＴの不良を救済できる。以下、本発明では、このような不良救済に必要なデータを作成する装置をリダンダンシ演算装置という。
【０００３】
リダンダンシ演算装置では、ＤＵＴから得られるフェイル情報に基づき、フェイルセル救済のためのリダンダンシ演算処理が行われる。ここで、リダンダンシ演算に基づくＤＵＴの測定をリダンダンシ測定という。
【０００４】
リダンダンシ演算は、通常、半導体メモリ試験装置内に設けられたリダンダンシ演算専用ＣＰＵにより、所定の規則的な処理に基づいたアルゴリズムに従って行われる。
【０００５】
ＤＵＴからフェイルセルが検出されると、検出されたフェイルセルのそれぞれに列スペアセルと行スペアセルを組み合わせて割当てて全てのフェイルを救済できるか否かを判断し、救済可能と判断した場合には、割当てた置換アドレス情報を半導体メモリ試験装置の制御部に対して出力する。
【０００６】
【特許文献１】特開２００２−３６７３９６
【０００７】
図１６は、特許文献１に記載されているリダンダンシ測定機能を有する従来の半導体メモリ試験装置の一例を示すブロック図である。半導体メモリ試験装置１は、フェイル検出装置２、リダンダンシ演算装置３および制御部４とで構成されている。
【０００８】
フェイル検出装置２は、ＤＵＴ５が有するメモリセルのフェイルセルを検出し、フェイルデータをリダンダンシ演算装置３に送る。
【０００９】
リダンダンシ演算装置３は、フェイル検出装置２から送られたフェイルデータに基づいて、ＤＵＴ５の不良救済に必要となるデータを作成し、制御部４に送る。なお、ＤＵＴ５は、不良を救済するためのスペアセルを内蔵している。
【００１０】
リダンダンシ演算装置３は、例えばコンピュータによって構成され、このコンピュータが、ロードされるリダンダンシ演算プログラムを実行することにより、その機能が実現される。
【００１１】
制御部４は、リダンダンシ演算装置３から送られたデータを用いてリダンダンシ測定を行う。
【００１２】
図１７は、ＤＵＴ毎に確定結果を出力するための全体処理の流れを示すフローチャートである。図１７では、一次確定と二次確定の二段階に分けて行う。一次確定段階では、ＲＯＷ、ＣＯＬＵＭＮのどちらかのライン方向で一定数以上存在するラインフェイルに対して、スペアラインを順次割当てる処理を行う。二次確定段階では、各スペアラインについてコスト演算処理を行う。
【００１３】
まずＤＵＴ５から最初の対象ブロックのデータを取得し(ステップS1)、ブロック演算の初期処理を行う(ステップS2)。続いてステータス種別がＥ(救済不可または処理時間超過タイムオーバー)か否かを判断する(ステップS3)。ステータス種別がＥの場合にはＤＵＴ毎の処理を終了するが、Ｅでない場合にはフェイルの読込みとライン確定処理を含む一次確定処理を行う(ステップS4)。一次確定処理を行った後、ステータス種別がＰ(フェイルなしまたは全フェイル救済)かＣ(演算を必要とする)かＥかを判断する(ステップS5)。
【００１４】
ステップS5でステータスがＣの場合には、二次確定処理を行った(ステップS6)後、ステータス種別がＥか否かを判断する(ステップS7)。ステップS5およびステップS7でステータス種別がＥの場合にはＤＵＴ毎の処理を終了する。
【００１５】
ステップS5でステータスがＰの場合には、ブロック確定結果出力処理にジャンプし(ステップS8)、ブロック演算終了処理を行う(ステップS9)。
【００１６】
その後、ＤＵＴ内の全ブロックの処理が完了したか否かを判断し(ステップS10)、完了していればＤＵＴ確定結果出力処理を行い(ステップS11)、ＤＵＴ毎の処理を終了する。完了していない場合は、次の対象ブロックのデータを取得し(ステップS12)、ステップS4以降のループをＤＵＴ内の全ブロックの処理が完了するまで繰り返して実行する。
【００１７】
図１８はこのような救済処理の説明図であり、ＤＵＴ５におけるセルセグメントとスペアラインの一部を示している。図１８において、セルセグメントCS1,CS2には、縦横の各方向に８個ずつ合計６４個のメモリセルが形成されていて、フェイルセルには×マークを付けている。スペアラインは、Ｘ方向のスペアライングループXSLG1, XSLG2と、Ｙ方向のスペアライングループYSLGが形成されている。ここで、Ｘ方向のスペアライングループXSLG1はセルセグメントCS1を守備範囲とし、Ｘ方向のスペアライングループXSLG2はセルセグメントCS2を守備範囲とし、Ｙ方向のスペアライングループYSLGはセルセグメントCS1,CS2を守備範囲とする。
【００１８】
従来の救済処理にあたっては、スペアラインが一度に救済できるフェイル数に重点をおいていた。したがって、まず図１９(A)に示すように、一度に２個のフェイルセルを救済できるＹ方向のスペアライングループYSLGのスペアラインから1),2)と使用してセルセグメントCS1の合計４個のフェイルセルを救済する。その後、図１９(B)に示すように、Ｘ方向のスペアライングループXSLG2に属する４本のスペアラインを3)〜6)と使用してセルセグメントCS2の合計５個のフェイルセルを救済しようとするが、Ｘ方向のスペアライングループXSLG2のスペアラインは４本しかないために１個のフェイルセルが救済できなくなってしまい、この1)〜6)の手順ではアンリペアブルである。
【００１９】
これに対し、スペアラインが一度に救済できるフェイル数にこだわらないで、Ｘ方向のスペアライングループXSLG1, XSLG2に属するスペアラインを優先使用することも考えてみる。すると、図１９(C)に示すように、まずＸ方向のスペアライングループXSLG1に属するスペアラインを1),2)と２本使用して、セルセグメントCS1の合計４個のうちの２個のフェイルセルを救済する。続いて、Ｘ方向のスペアライングループXSLG2に属するスペアラインを3)〜6)と４本使用して、セルセグメントCS2の合計５個のうちの４個のフェイルセルを救済する。そして、Ｙ方向のスペアライングループYSLGのスペアラインから7)と１本使用してセルセグメントCS1の２個のフェイルセルを救済し、さらにＹ方向のスペアライングループYSLGのスペアラインから8)と残りの１本を使用してセルセグメントCS2の１個のフェイルセルを救済することができ、リペアブルになる。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
すなわち、従来のスペアラインの割当て処理は一定の基準を元にして順次割当てる簡易的な手法であって、比較的高速ではあるが、全ての組み合わせを網羅するものではない。このため、実際には、全てのフェイルにスペアラインを割当ててＤＵＴを救済できる組み合わせがあるにも拘らず、それらを発見することなく救済できないＤＵＴと判断してしまう場合がある。
【００２１】
本発明は、このような従来の問題点に着目したものであり、その目的は、高速な簡易手法により決定した割当てを元に、救済可能なスペアラインの組み合わせをさらに広範囲に検索し、ＤＵＴの救済率を改善できる半導体メモリ試験装置を提供することにある。
また、他の目的は、リダンダンシ演算処理を効率よく実行できる半導体メモリ試験装置を提供することにある。
さらに他の目的は、リダンダンシ演算処理とＤＵＴの試験とが同時に並行して実行できる試験効率の高い半導体メモリ試験装置を提供することにある。
【課題を解決するための手段】
【００２２】
このような課題を達成する本発明の請求項１記載の発明は、
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段、
の少なくともいずれかを有することを特徴とする。
【００２３】
請求項２記載の発明は、請求項１記載の半導体メモリ試験装置において、
前記コスト計算手段は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき１フェイル当りの救済コストまたはその逆数を求める救済効率演算部を含むことを特徴とする。
【００２４】
請求項３記載の発明は、請求項１または２のいずれかに記載の半導体メモリ試験装置において、
前記コスト計算手段は、
スペアラインの価値の大小を比較する手段を含むことを特徴とする。
【００２５】
請求項４記載の発明は、請求項１から３のいずれかに記載の半導体メモリ試験装置において、
前記リトライ処理手段は、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含むことを特徴とする。
【００２６】
請求項５記載の発明は、請求項１から４のいずれかに記載の半導体メモリ試験装置において、
前記フェイルデータをフェイルメモリからリダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験とリダンダンシ演算装置の演算処理とを並列に行うことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、救済可能なスペアラインの組み合わせを従来よりも広範囲にわたって検索できるので、ＤＵＴの救済率を改善できる半導体メモリ試験装置を実現できる。
リダンダンシ演算にあたり、演算対象になるスペアラインをコスト計算結果に基づき除外するので、処理時間を短縮できる。
さらに、被試験半導体メモリの試験とリダンダンシ演算装置の演算処理とを同時に並行して行うことにより、半導体メモリ試験装置の試験効率を高めることができる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を用いて本発明を詳細に説明する。本発明に基づくリダンダンシ演算装置３には、図１に示すように、従来の不良救済処理部６の他に、スペアラインで救済できるフェイル数に基づき各スペアラインのコストを計算するスペアラインコスト計算部７と、救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理部８が設けられている。なお、これらスペアラインコスト計算部７とリトライ処理部８は、少なくともいずれかを設けることにより、ＤＵＴの救済率を従来よりも改善できるものである。
【００２９】
図２はスペアラインコスト計算部７の構成例を示すブロック図である。スペアラインコスト計算部７はスペアライングループ毎に演算を行うものであり、残存スペアライン本数格納部９、未救済リペア候補ライン本数格納部１０、リペア候補ライン別未救済フェイル数格納部１１、スペアライングループ別コスト演算部１２、救済効率演算部１３などで構成されている。
【００３０】
図３はリトライ処理部８の構成例を示すブロック図である。リトライ処理部８は救済経過グラフを参照しながらスペアラインの再割当て処理を行うものであり、アクション候補作成部１４、スペアライン再割当て回数管理部１５、スペアライン再割当て回数格納部１６、タイムアウト管理部１７、救済経過グラフ制御部１８、救済経過グラフ格納部１９、アクション候補実行処理部２０、アクション候補格納部２１、アクション候補検索処理部２２、アクション実行処理部２３などで構成されている。
【００３１】
図４は本発明に基づく処理の流れを示すフローチャートである。二次確定の処理に入る前に初期化処理として二次確定準備処理を行う(ステップS1)。次に、優先軸による完全救済処理を行う(ステップS2)。ここで、優先軸による完全救済処理とは、救済されずに残っているフェイルに対して割当てるべきスペアラインとしてあらかじめ条件として指定されている行方向か列方向で一意に決まるものがないか調べ、該当するものがあればそれを割当てる処理をいう。
【００３２】
ステップS2の優先軸による完全救済処理を継続する必要があるか否かを判断し(ステップS3)、継続する必要があれば絶対確定処理を行い(ステップS4)、継続不要であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。
【００３３】
絶対確定処理後も継続する必要があるか否かを判断し(ステップS6)、継続する必要があれば優先軸による完全救済処理を行い(ステップS7)、継続不要であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。
【００３４】
ステップS7の優先軸による完全救済処理についても継続する必要があるか否かを判断し(ステップS8)、継続する必要があればタイマ値中断要求チェック処理が必要か否かの判断を行うが(ステップS9)、継続不要であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。
【００３５】
ステップS9のタイマ値中断要求チェック処理が必要な場合には絶対不可判断処理を実行し(ステップS10)、不要な場合には二次確定処理を終了する。
【００３６】
ステップS10の絶対不可判断処理後、絶対不可か否かを判断する(ステップS11)。絶対不可であれば二次確定処理を中止して(ステップS5)図１７のメインルーチンに戻る。絶対不可でなければ、所定の救済処理を行って二次確定処理を終了する。
【００３７】
続いてコスト計算による救済処理(ステップS12)とリトライ処理(ステップS13)を行う。なお、これらコスト計算による救済処理(ステップS12)とリトライ処理(ステップS13)は少なくともいずれかの処理ステップを行えばよく、必要に応じて両処理ステップを併用してもよい。
【００３８】
ステップS4の絶対確定処理について説明する。
あるフェイルビットの集合であるフェイル群を救済可能なスペアライングループが複数存在する場合には、これらのスペアライングループの中から、別途説明するように、一番価値が低いものを選択して使用する。価値が同じ、または価値の比較ができない場合、絶対確定処理では特定のスペアライングループに決定せず、次の二次確定処理で判定する。
あるフェイル群Ａを絶対確定できるのは、以下の２つの条件を満たすときである。
(1)Ａに含まれるフェイルを全て救済する方法が１つしかない。
(2)Ａに含まれるフェイルを全て救済する方法は複数あるが、絶対に効率が最大な救済方
法が１つ見つかる。
【００３９】
図５はセルセグメントとスペアラインの一部を示した救済処理の説明図であり、以下の条件に基づくものとする。
a〜d: フェイルであって記号×は位置を表し、Ｘ軸方向の同一線上に存在
CS1:Y軸方向の同一線上に並んだフェイル(a,b,c)が存在するセルセグメント
CS2:フェイル(a,b,c)とＹ軸方向の同一線上に並んだフェイル(d)が存在するセルセグメ ント
CS3:フェイルが存在しないセルセグメント
XSLG1:セルセグメント1のみを救済可能なスペアライン
XSLG2:セルセグメント2のみを救済可能なスペアライン
XSLG3:セルセグメント3のみを救済可能なスペアライン
XSLG4:セルセグメント1〜3いずれかを救済可能なスペアライン
YSLG1:セルセグメント1〜3を同時救済可能なスペアライン
YSLG2:セルセグメント2,3を同時救済可能なスペアライン
YSLG3:セルセグメント1,2を同時救済可能なスペアライン
【００４０】
このような図５の例では、スペアラインYSLG3で絶対確定することが望ましいが、このスペアラインYSLG3を確定する手順を説明する。
【００４１】
YSLG1を基準にしたスペアライングループの絶対的な価値大小関係は以下のようになる。
YSLG1＞YSLG3 （＞':右辺の方が価値がある）
YSLG1＞YSLG2
YSLG1？XSLG1 （？':価値の大小が不明である）
YSLG1？XSLG2
YSLG1？XSLG3
YSLG1？XSLG4
【００４２】
スペアラインYSLG3はスペアラインYSLG1より絶対的に価値が低い。YSLG3使用時にもYSLG1使用時と同じく、フェイル群{a,b,c,d} が救済可能であるため、確定候補としてスペアラインYSLG3を使用するように変更する。
スペアラインYSLG3を基準にしたスペアライングループの絶対的な価値大小関係は以下のようになる。
YSLG3＞YSLG1
YSLG3？YSLG2
YSLG3？XSLG1
YSLG3？XSLG2
YSLG3？XSLG4
【００４３】
XSLG1,XSLG2,XSLG4,YSLG2はYSLG1との絶対的価値大小関係がない。よってXSLG1,XSLG2,XSLG4,YSLG2のみを使用してフェイル群{a,b,c}を救済できるかをチェックする。
CS1:XSLG1,XSLG4を使っても救済できない。
CS2:YSLG2で救済可能である。
よってフェイル群{a,b,c,d}を全て救済する最適解として、YSLG3を使用することが確定する。
【００４４】
このような絶対確定の対象となるフェイル群の検索処理を、絶対確定可能なフェイルがなくなるまで続ける。絶対確定したスペアラインは次のコスト計算等による二次確定処理の対象から外せるので、二次確定処理での処理時間を短縮できることになる。
【００４５】
ステップS12のコスト計算による救済処理について説明する。
本発明では、スペアラインのコストと救済効率を以下のように定義する。
(1) スペアラインのコスト
まず、特定のスペアライングループに対し、以下のように仮定する。
残存スペアライン本数 ：K
未救済リペア候補ライン本数：N
各リペア候補ライン上の未救済フェイル数：F[I]
ただし、F[I] （フェイル分布）は降順にソートされているものとする。
ここで、スペアライングループ全体のコストを、
VG={(F[0]+..+F[K-1])+(F[0]+..+F[N-1])}/2
と定義し、このスペアライングループに属するスペアライン１本の価値VSは、
VS=VG/K
と定義する。
【００４６】
この式の導出過程を説明する。
i) スペアライングループ内のフェイル数がフェイルアドレス線の本数と一致している(K'=N)場合のスペアライングループ価値をVG'とすると、
VG≦VG'
になる。
【００４７】
ii) フェイル分布DFのうちK+1番目のフェイルアドレス線以降にフェイルが乗っていないフェイル分布DF''を考え、この場合のスペアライングループ価値をVG''とすると、
VG''≦VG
になる。
【００４８】
【数１】
【００４９】
であることから、
F[0]+..+F[K-1]≦VG≦F[0]+..+F[N-1]
となることが必要であることがわかる。
そこで、この式より、近似式として最左辺と最右辺の平均をとり、
VG={(F[0]+..+F[K-1])+(F[0]+..+F[N-1])}/2
とする。
【００５０】
なお、スペアライングループの絶対的価値大小関係がある場合には、価値の小さい方のスペアライン１本分の価値が価値の大きい方のスペアライン１本分の価値以下になるように、リミットをかける。
【００５１】
(2) 救済効率
次に、１フェイル当りの救済コストCRは、
CR＝（使用スペアライン１本の価値）／（救済される残存フェイル数）
と考えられるので、救済効率にはこの逆数をとり、
救済効率＝（救済される残存フェイル数）／（使用スペアライン１本の価値）
と定義する。
【００５２】
このようなコスト計算によりブロック内で最も救済効率の高い（フェイル当りコストが最も安い）リペア候補ラインを探し、救済が完了するまで、あるいはそのままスペアライン置き直しなしにスペアラインを割り当てていくとアンリペアブルになってしまうことがはっきりするまで、スペアライン割り当てを繰り返していく。このようにしてブロック内で最良のリペア候補ラインにスペアラインを割り当てることにより、コスト計算による１ステップ救済処理を実行する。
【００５３】
なお、ブロック内で最良の救済効率を持つリペア候補ラインを探し出し、それに対応するリペア候補ラインと救済効率値を返す処理を、ブロック内で最良のリペア候補ラインの取得という。この指定スペアライングループ内での最良のリペア候補ラインの取得にあたっては、リペア候補ライン検索用二分木(節が最大で２つの子を持つ木の構造)を使用することにより、大量のリペア候補ラインが存在する場合により高速な検索が可能になる。
【００５４】
図１８に示した配置のＤＵＴについて、これらの計算式に当てはめることにより、コストと救済効率を求めることができる。
XSLG1:Xスペアライングループ1(スペアライン2本)
XSLG2:Xスペアライングループ2(スペアライン4本)
YSLG :Yスペアライングループ(スペアライン2本)
以下、救済順に、計算例を説明する。
【００５５】
＜救済順１＞
スペアライン１本の価値は、
XSLG1:(2+4)/2/2=1.5
XSLG2:(4+5)/2/4=1.125
YSLG :(4+9)/2/2=3.25
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.125
YSLG 使用時:3.25/2=1.624
であり、XSLG2での救済が最も安い。よって救済順１では、XSLG2での救済を行う。
【００５６】
＜救済順２＞
スペアライン１本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(3+4)/2/3=1.17
YSLG :(4+8)/2/2=3
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.17
YSLG 使用時:3/2=1.5
であり、XSLG2での救済が最も安い。よって救済順２でも、XSLG2での救済を行う。
【００５７】
＜救済順３＞
スペアライン１本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(2+3)/2/2=1.25
YSLG :(4+7)/2/2=2.75
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.25
YSLG 使用時:2.75/2=1.375
であり、XSLG2での救済が最も安い。よって救済順３でも、XSLG2での救済を行う。
【００５８】
＜救済順４＞
スペアライン１本の価値は
XSLG1:(2+4)/2/2=1.5
XSLG2:(1+2)/2/1=1.5
YSLG :(4+6)/2/2=2.5
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1.5
XSLG2使用時:1.5
YSLG 使用時:2.5/2=1.25
であり、YSLGでの救済が最も安い。よって救済順４では、YSLGでの救済を行う。
【００５９】
＜救済順５＞
スペアライン１本の価値は
XSLG1:(2+2)/2/2=1
XSLG2:(1+2)/2/1=1.5
YSLG :(2+4)/2/1=3
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :最大２個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1
XSLG2使用時:1.5
YSLG 使用時:3/2=1.5
であり、XSLG1での救済が最も安い。よって救済順５では、XSLG1での救済を行う。
【００６０】
＜救済順６＞
スペアライン１本の価値は
XSLG1:(2+2)/2/2=1
XSLG2:(1+2)/2/1=1.5
YSLG :(1+3)/2/1=2
であり、同時救済数は、
XSLG1:１個
XSLG2:１個
YSLG :１個
になる。したがって、１フェイル当りの救済コストは、
XSLG1使用時:1
XSLG2使用時:1.5
YSLG 使用時:2
であり、XSLG1での救済が最も安い。よって救済順６でも、XSLG1での救済を行う。
【００６１】
＜救済順７＞
スペアライン１本の価値は、
XSLG2:(1+2)/2/1=1.5
YSLG :(1+2)/2/1=1.5
であり、同時救済数は、
XSLG2:１個
YSLG :１個
になる。したがって、１フェイル当りの救済コストは、
XSLG2使用時:1.5
YSLG 使用時:1.5
であり、XSLG2,YSLGどちらを使ってもよい。よって救済順７では、XSLG2での救済を行う。
【００６２】
＜救済順８＞
YSLGしか残っておらず、これを残り１個のフェイルに割り当てる。
これでセルセグメントCS1,CS2の全９個のフェイル救済が完了する。これら本発明のコスト計算による救済処理に基づく一連の救済手順を図２０に示す。
【００６３】
図６は図４のステップS13におけるリトライ処理の全体の流れを示すフローチャートである。このリトライ処理は、図４のフローチャートに基づく処理で求められた確定結果を用いて実行される。
【００６４】
はじめに、あらかじめ条件として指定されたスペアライン再割当て回数制限が０以下か否かを判断し(ステップS1)、０以下ならリトライ処理は行わない。０以下でなければタイムアウトか否かを判断し(ステップS2)、タイムアウトならリトライ処理は行わず、タイムアウトでなければ救済経過グラフが未作成か否かを判断する(ステップS3)。救済経過グラフは、割当て済みのスペアラインを解除したり、未割当てのスペアラインを未救済のフェイルに割当てるなどの処理アクションの実行記録データであり、救済経過グラフの領域が未作成ならば作成した後(ステップS4)、タイムアウトか否かを判断する(ステップS5)。タイムアウトならリトライ処理は行わず、タイムアウトでなければ別途説明するアクション候補作成処理を行う(ステップS6)。
【００６５】
ステップS6のアクション候補作成処理をした後に、リトライ処理が継続不要か否かを判断する(ステップS7)。リトライ処理継続不要要因としては、リペアブル、アンリペアブル、メモリ不足発生などが考えられる。継続不要と判断した場合にはアクションデータを開放して(ステップS8)、リトライ処理を終える。継続必要と判断した場合には別途説明するアクション候補実行処理を行う(ステップS9)。
【００６６】
ステップS9のアクション候補実行処理をした後にも、リトライ処理が継続不要か否かを判断する(ステップS10)。リトライ処理継続不要要因としては、リペアブル、アンリペアブル、リトライオーバーなどが考えられる。継続不要と判断した場合にはアクションデータを開放して(ステップS11)、リトライ処理を終える。継続必要と判断した場合にはアクションデータを開放して(ステップS12)、ステップS5のタイムアウト判断以降を繰り返して実行する。
【００６７】
図７は図６のステップS6におけるアクション候補作成処理の流れを示すフローチャートである。未割当てスペアラインによる未救済フェイルの救済が絶対不可か否かを判断し(ステップS1)、絶対不可ならスペアライン割当て不可フラグをONにする(ステップS2)。絶対不可ではない場合はスペアライン割当て不可フラグをOFFにし(ステップS3)、フェイルは全て救済できるか否かを判断する(ステップS4)。現在の状態が全て救済できるならリペアブルとしてアクション候補作成処理を終える。
【００６８】
次に、救済経過グラフに、現状態からひとつスペアライン割当て解除を行ったUNDO状態が存在するか否かを判断し(ステップS5)、UNDO状態が存在すればUNDO許可フラグをONにした後(ステップS6)、スペアライン割当て不可フラグがONでかつUNDO許可フラグがONか否かを判断する(ステップS7)。スペアライン割当て不可フラグがONでかつUNDO許可フラグがONの場合は、救済経過グラフにあるUNDO状態への移行（この状態では新たなアクション候補を見つける可能性がないので一度前の状態へ戻る）をアクション候補とする(ステップS8)。スペアライン割当て不可フラグがONでかつUNDO許可フラグがONではない場合は、別途説明するアクション候補検索処理を行う(ステップS9)。
【００６９】
続いてアクション候補の存在を判断し(ステップS10)、アクション候補がなければアンリペアブルを結果としてアクション候補作成処理を終える。アクション候補が存在すれば求めたアクション候補を救済経過グラフではない別の領域に保存する（ステップS11）。
【００７０】
その後、メモリ不足か否かを判断し(ステップS12)、メモリ不足であればアクション候補作成処理を終える。メモリ不足でなければ続いて救済経過グラフを使用しているか否かを判断する(ステップS13)。救済経過グラフを使用していれば、救済経過グラフを検索し、既に検討済みの同じアクションがあればそのアクション候補を削除する(ステップS14)。そして、処理継続を示す「要計算」を結果とするアクション候補作成処理を終える。
【００７１】
図８は図７のステップS9におけるアクション候補検索処理の流れを示すフローチャートである。はじめに、アクション候補を検索するために必要な初期化処理としてアクション候補検索準備処理を行う(ステップS1)。ここでは、リペア候補ラインを保存するポインタの初期化や、スペアライングループに関するループ処理の初期化などを行う。
【００７２】
次に、全スペアライングループについて、繰り返し処理を行う。まず、救済可能（スペアライン割当て不可フラグがOFF＝絶対不可でない）でかつ現在のループ処理で対象となっているスペアライングループに、未割当てのスペアラインが残っているか否かを判断する(ステップS2)。未割当てのスペアラインが残っていれば、残っているスペアラインから新規割当てによる救済効率が最大のものを求め、仮のアクション候補とする(ステップS3)。ここで、救済効率は、コスト計算による救済処理で用いられる計算結果「コスト」の逆数を用いるなどして求める値である。
【００７３】
次に、
１）仮のアクション候補がない（直前の処理にて新規割り当てを仮のアクション候補とする処理が行われなかった）
２）UNDO許可フラグがOFF
３）割当て済のスペアラインがある
の３条件が同時に成立するか否かを判断し(ステップS4)、割当て解除しない限り救済する組み合わせがない場合には、割当て済のスペアラインから救済効率が最小のものを求め割当て解除による仮のアクション候補として(ステップS5)、候補リストに登録する(ステップS6)。
【００７４】
ここで、アクション候補として登録されているものと仮のアクション候補とを救済効率に基づいて比較し、仮のアクション候補の救済効率がアクション候補よりも良ければ、仮のアクション候補をアクション候補とする。救済効率が同じであれば、アクション候補のリストの末尾に保管する。救済効率が悪ければ仮のアクション候補は破棄する。
【００７５】
その後、ループの処理対象スペアライングループポインタを更新し(ステップS7)、次のスペアラインがあるか否かを判断する(ステップS8)。次のスペアラインがあればループ処理の先頭ステップS2に移行し、次のスペアラインがなければアクション候補作成処理を終える。これにより、結果として、０個以上の救済効率の値が同じアクション候補のデータがリストに保存されることになる。
【００７６】
図９は図６のステップS9におけるアクション候補実行処理の流れを示すフローチャートである。図８のアクション候補検索処理で求められリストに登録保管されているアクション候補から、一つのアクション候補を探し出し(ステップS1)、有効なアクション候補が存在するか否かを判断する(ステップS2)。有効なアクション候補が存在しなければ、実行結果をアンリペアブルとし(ステップS3)、アクション候補実行処理を終える。候補があれば別途説明するアクション実行処理を行う(ステップS4)。
【００７７】
アクション実行処理の結果に対し、リペアブルか要計算でかつ次のアクション候補があるか否かを判断する(ステップS5)。リペアブルか要計算でかつ次のアクション候補があればそれに対してアクション候補実行処理（再帰）を起動し(ステップS6)、リペアブルか要計算でかつ次のアクション候補がなければアクション候補実行処理を終える。
【００７８】
図１０は図９のステップS4におけるアクション実行処理の流れを示すフローチャートである。まず、引数として与えられたアクションがスペアライン割当てか否かを判断し(ステップS1)、スペアライン割当てであれば指定のスペアラインの割当てを行う(ステップS2)。その際、救済経過グラフを使用しているか否かを判断し(ステップS3)、救済経過グラフを使用していればそれにアクションを保管する(ステップS4)。
【００７９】
次に、アクションがスペアライン割当て解除か否かを判断する(ステップS5)。スペアライン割当て解除であれば、あらかじめ指定されたスペアライン解除回数より多く解除を行っているか否かを調べ(ステップS6)、多く解除していればリトライオーバーを結果として(ステップS7)アクション実行処理を終える。多くなければスペアライン割り当て解除を行う(ステップS8)。その際、救済経過グラフを使用しているか否かを判断し(ステップS9)、救済経過グラフを使用していればそれにアクションを保管する(ステップS10)。
【００８０】
このようにしてアクションを実行した結果を元に、ブロック内救済情報を更新し(ステップS11)、未救済のフェイル数を求める(ステップS12)。そして、未救済フェイルはないか否かを判断する(ステップS13)。未救済フェイルがなければリペアブルを結果として(ステップS14)アクション実行処理を終え、未救済フェイルがあれば処理続行を示す要計算を結果として(ステップS15)アクション実行処理を終える。
【００８１】
ところで、図６に示す一連のリトライ処理におけるスペアラインの再割当て処理にあたり、再割当てに用いるスペアラインを無制限にすると、再割当てを行うスペアライン本数が多くなり、再割当て試行演算が複雑になる。その結果、再割当て試行回数制限を超過して再割当て機能の効果が十分機能せず、フェイル救済できるにも拘らず救済不能な演算結果として判定されてしまうことがある。
【００８２】
そこで、絶対確定処理の対象であるリペア候補ラインのブロック内全スペアライングループとそのスペアライングループ内の全リペア候補ラインに対して以下の処理を行って再割当てに用いるスペアラインを選別して再割当て試行演算の簡略化を図ることにより、フェイル救済できるＤＵＴを増やすことができる。
【００８３】
まず、スペアライングループ内のリペア候補ライン情報を取得し、処理対象リペア候補ラインが絶対確定可能であるか判定する。
【００８４】
次に、リペア候補ラインが絶対確定可能である場合、絶対確定あり情報を設定するとともに、このリペア候補ライン情報を絶対確定対象リペア候補ライン情報に記録する。スペアライングループ内の全リペア候補ライン情報に対してこの処理を繰り返す。
【００８５】
ブロックの絶対確定処理の最終段階において、絶対確定したリペアラインがこれ以降の救済処理の対象とならないよう、リペア候補ライン情報から絶対確定リペアラインを除外する。
【００８６】
全絶対確定対象リペア候補ラインに対して以下の処理を行う。
絶対確定対象リペア候補ライン情報からリペア候補ライン情報を取得し、このリペア候補ラインに対して絶対確定処理を行う。そして、ブロック内リペア候補ライン情報から処理対象リペア候補ライン情報を除外する。
【００８７】
これにより、以降の処理である再割当て処理において、再割当て試行演算の対象となるリペア候補ラインの数が減少することになり、再割当て試行演算条件が限定されることにより演算の複雑さが軽減され、フェイル救済処理を高速化でき、ＤＵＴの救済率、救済効率を高めることができる。
【００８８】
なお、コスト計算にあたり、スペアラインの絶対価値の大小を算出して、絶対価値の小さいスペアラインから用いて救済するようにしてもよい。これにより、救済効率を高めるとともに、実行時間の短縮が図れる。
【００８９】
スペアラインの絶対価値大小関係について説明する。
２つのスペアライングループ間に絶対的な価値大小関係があるとは、次のようなことをいう。例えば、スペアライングループＡ、Ｂがあるものとする。Ａのスペアライン１本で救済されるどのようなフェイル集合でもＢのスペアライン１本で救済できるとき、Ａのスペアラインの価値は絶対的にＢのスペアラインの価値以下であるといい、Ａ≦Ｂと表記する。Ａ≦ＢかつＢ≦Ａのとき、Ａ＝Ｂ（絶対的に価値が同等）であるという。またＡ≦ＢでもＢ≦Ａではないとき、Ａ＜Ｂと表記する。
【００９０】
図１１はセルセグメントの配置例図である。図１１において、全セグメントにビットフェイルとラインフェイルの双方が分布してものとする。
この場合、XSLG2＜XSLG1,XSLG3＜XSLG1, XSLG4＜XSLG1であり、YSLG1とその他のスペアラインとの絶対的大小関係はない。
【００９１】
図１２はセルセグメントの他の配置例図である。図１２において、全セグメントにビットフェイルのみが分布してものとする。
この場合、XSLG2＜XSLG1,XSLG3＜XSLG1,XSLG4＜XSLG1で、YSLG2＜YSLG1,YSLG3＜YSLG1,YSLG4＜YSLG1であることは明白であるが、さらにビットフェイルのみが分布していることから軸の向きは救済能力には無関係であり、XSLG2＝YSLG2，XSLG3＝YSLG3，XSLG4＝YSLG4，XSLG1＝YSLG1がいえる。
【００９２】
このように決定したスペアラインの絶対価値に基づいて救済時のスペアラインの置き換えを絶対価値の小さいものから行うことにより、無駄な置き換えを抑えることができ、テスト実行時間を短縮でき、ＤＵＴの救済効率を高めることができる。
【００９３】
また、コスト計算にあたり、以下に示すように、セルセグメント毎のラインフェイルをブロック単位にまとめてからＸ軸とＹ軸のそれぞれについて所定の計算式に基づいてコストを計算し、コストの小さい軸を選択してもよい。これにより、先により無駄のない救済軸を選択することで演算効率を高めるとともに、ラインフェイルのブロック統合によって複数セルセグメントのフェイルを同時に救済できる軸を選択でき、救済実行時間の短縮が図れる。
【００９４】
図１３はセルセグメントとフェイルセルの他の配置例図である。図１３の（Ａ）において、セルセグメントCS1,CS2には縦横の各方向に８個ずつ合計６４個のメモリセルが形成されていて、フェイルセルには×マークを付けている。これら２つのセルセグメントCS1,CS2をまとめたものをブロックとする。Ｘ，Ｙ方向のスペアラインとしてそれぞれのセルセグメントCS1,CS2に対して１本ずつXSL1,XSL2,YSL1,YSL2を設け、Ｘ方向の２つのセルセグメントCS1,CS2を同時に救済するスペアラインとしてはXSL3を１本設けている。
【００９５】
図１３の（Ｂ）において、セルセグメントCS1,CS2の太い破線部分はラインフェイルを示している。これらラインフェイルを救済するためのスペアラインに不足はない。
【００９６】
フェイルの救済にあたっては、図１３の（Ｃ）に示すようにまずセルセグメントCS1から始める。続いて図１３の（Ｄ）に示すように、ブロック統合によってセルセグメントCS1,CS2のフェイルを同時に救済できるスペアラインを選択する。その後、図１３の（Ｅ）に示すように、セルセグメントCS2のフェイルを救済する。
【００９７】
ここで、セルセグメントCS1の左側のラインフェイルを救済するためのスペアライン選択には、図１３の（Ｆ）（Ｇ）に示す２つの方法があるが、コスト計算結果に基づいて（Ｆ）を選択する。
【００９８】
またセルセグメントCS1,CS2の中央部分のフェイルを救済するためのスペアライン選択には、図１３の（Ｈ）（Ｉ）に示す２つの方法があるが、ブロック統合によってセルセグメントCS1,CS2を同時に救済できる（Ｈ）の方法を選択する。
【００９９】
図１４は救済軸のコスト計算式の説明図であり、（Ａ）はＸ軸のコスト計算式を示し、（Ｂ）はＹ軸のコスト計算式を示している。
これらから、Ｘ軸のコスト計算式は、
コスト＝同時救済セグメント数×Ｙ側救済可能幅
＋log2(選択可能セグメント数×Ｘ軸長さ)
Ｙ軸のコスト計算式は、
コスト＝同時救済セグメント数×Ｙ側救済可能幅
＋log2(選択可能セグメント数×Ｙ軸長さ)
で表される。
【０１００】
一般的に、リダンダンシ演算装置の演算処理は複雑な計算を行うため、半導体メモリ試験装置本体が行うＤＵＴの試験よりも処理時間が長くなる。ここで、リダンダンシ演算プログラムは、半導体メモリ試験装置本体が行うＤＵＴの試験動作を制御するＣＰＵとは別のリダンダンシ演算制御専用のＣＰＵで実行されるので、ハードウェア構成としてはリダンダンシ演算装置の演算処理と半導体メモリ試験装置本体が行うＤＵＴの試験とを並列実行可能である。
【０１０１】
しかし、リダンダンシ演算装置が、フェイルデータをフェイルメモリから逐次取り込むように構成されていると、各ＤＵＴ毎に一連のリダンダンシ演算が完了するまでフェイルメモリの内容を変更できず、結果的にリダンダンシ演算装置の演算処理と半導体メモリ試験装置本体が行うＤＵＴの試験とを交互に行わざるを得ない。この結果、半導体メモリ試験装置本体が行うＤＵＴの試験の待ち時間が長くなり、半導体メモリ試験装置本体の稼働率の低下は避けられない。
【０１０２】
ところが、図１５に示すように、フェイルデータを格納するフェイルメモリ２４とリダンダンシ演算装置３の間にバッファメモリ２５を設ける。そして、フェイルメモリ２４に格納されているフェイルデータをこのバッファメモリ２５にコピーし、リダンダンシ演算装置３はバッファメモリ２５にコピーされたフェイルデータを取り込むようにする。なお、フェイルデータのフェイルメモリ２４からバッファメモリ２５へのコピーは、デバイスプログラムが実行する。
【０１０３】
これにより、リダンダンシ演算装置の演算処理と半導体メモリ試験装置本体が行うＤＵＴの試験とを並列実行することができ、半導体メモリ試験装置本体が行うＤＵＴの試験の待ち時間を短くでき、半導体メモリ試験装置本体の稼働率を高めることができる。
【０１０４】
以上説明したように、本発明によれば、救済可能なスペアラインの組み合わせを従来に比べて広範囲にわたって検索でき、ＤＵＴの救済率を高めて製品歩留まりを改善できる半導体メモリ試験装置を実現できる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１のスペアラインコスト計算部７の構成例を示すブロック図である。
【図３】図１のリトライ処理部８の構成例を示すブロック図である。
【図４】本発明に基づく処理の流れを示すフローチャートである。
【図５】セルセグメントとスペアラインの一部を示した救済処理の説明図である。
【図６】図４のステップS13におけるリトライ処理の全体の流れを示すフローチャートである。
【図７】図６のステップS6におけるアクション候補作成処理の流れを示すフローチャートである。
【図８】図７のステップS9におけるアクション候補検索処理の流れを示すフローチャートである。
【図９】図６のステップS9におけるアクション候補実行処理の流れを示すフローチャートである。
【図１０】図９のステップS4におけるアクション実行処理の流れを示すフローチャートである。
【図１１】セルセグメントの配置例図である。
【図１２】セルセグメントの他の配置例図である。
【図１３】セルセグメントとフェイルセルの他の配置例図である。
【図１４】救済軸のコスト計算式の説明図である。
【図１５】他の実施例のブロック図である。
【図１６】従来の半導体メモリ試験装置の一例を示すブロック図である。
【図１７】ＤＵＴ毎に確定結果を出力するための全体処理の流れを示すフローチャートである。
【図１８】セルセグメントとスペアラインの一部を示した救済処理の説明図である。
【図１９】従来の救済処理手順の説明図である。
【図２０】本発明のコスト計算に基づく救済処理手順の説明図である。
【符号の説明】
【０１０６】
２ フェイル検出装置
３ リダンダンシ演算装置
４ 制御部
５ ＤＵＴ
６ 不良救済処理部
７ スペアラインコスト計算部
８ リトライ処理部
９ 残存スペアライン本数格納部
１０ 未救済リペア候補ライン本数格納部
１１ ディジタルトランスバーサルフィルタ
１２ スペアライングループ別コスト演算部
１３ 救済効率演算部
１４ アクション候補作成部
１５ スペアライン再割当て回数管理部
１６ スペアライン再割当て回数格納部
１７ タイムアウト管理部
１８ 救済経過グラフ制御部
１９ 救済経過グラフ格納部
２０ アクション候補実行処理部
２１ アクション候補格納部
２２ アクション候補検索処理部
２３ アクション実行処理部
２４ フェイルメモリ
２５ バッファメモリ
【特許請求の範囲】
【請求項１】
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段、
の少なくともいずれかを有することを特徴とする半導体メモリ試験装置。
【請求項２】
前記コスト計算手段は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき１フェイル当りの救済コストまたはその逆数を求める救済効率演算部を含むことを特徴とする請求項１記載の半導体メモリ試験装置。
【請求項３】
前記コスト計算手段は、
スペアラインの価値の大小を比較する手段を含むことを特徴とする請求項１または２のいずれかに記載の半導体メモリ試験装置。
【請求項４】
前記リトライ処理手段は、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含むことを特徴とする請求項１から３のいずれかに記載の半導体メモリ試験装置。
【請求項５】
前記フェイルデータをフェイルメモリからリダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験とリダンダンシ演算装置の演算処理とを並列に行うことを特徴とする請求項１から４のいずれかに記載の半導体メモリ試験装置。
【請求項１】
フェイルメモリから転送される被試験半導体メモリのフェイルデータに基づきフェイル救済のためのリダンダンシ演算を行うリダンダンシ演算装置を含む半導体メモリ試験装置であって、
前記リダンダンシ演算装置は、
フェイル救済に用いる各スペアラインのコストを求めるコスト計算手段と、
スペアラインの割当て処理実行履歴を記録した救済経過グラフを参照しながらスペアラインの再割当てを行うリトライ処理手段、
の少なくともいずれかを有することを特徴とする半導体メモリ試験装置。
【請求項２】
前記コスト計算手段は、
残存スペアライン本数格納部と、未救済リペア候補ライン本数格納部と、リペア候補ライン別未救済フェイル数格納部と、これら格納部に格納されているデータに基づきスペアライングループ別のコストを求めるコスト演算部と、スペアライングループ別のコストに基づき１フェイル当りの救済コストまたはその逆数を求める救済効率演算部を含むことを特徴とする請求項１記載の半導体メモリ試験装置。
【請求項３】
前記コスト計算手段は、
スペアラインの価値の大小を比較する手段を含むことを特徴とする請求項１または２のいずれかに記載の半導体メモリ試験装置。
【請求項４】
前記リトライ処理手段は、
スペアライン再割当て回数を制限するスペアライン再割当て回数管理手段と、スペアライン再割当て処理に要する時間を制限するタイムアウト管理手段と、スペアラインの割当て処理実行履歴を記録する救済経過グラフ制御手段を含むことを特徴とする請求項１から３のいずれかに記載の半導体メモリ試験装置。
【請求項５】
前記フェイルデータをフェイルメモリからリダンダンシ演算装置に転送するために前記フェイルデータをコピーするバッファメモリを設け、
被試験半導体メモリの試験とリダンダンシ演算装置の演算処理とを並列に行うことを特徴とする請求項１から４のいずれかに記載の半導体メモリ試験装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００７−６６３４９（Ｐ２００７−６６３４９Ａ）
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願番号】特願２００５−２４７４７０（Ｐ２００５−２４７４７０）
【出願日】平成１７年８月２９日（２００５．８．２９）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願日】平成１７年８月２９日（２００５．８．２９）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]