半導体レーザ素子
【課題】半導体レーザ素子の共振器内部の劣化を抑制する。
【解決手段】半導体レーザ素子１は、ｎ型の下部クラッド層１１と下部クラッド層１１の上に設けられた活性層１２とを含む半導体積層１０と、ｐ型の上部クラッド層１３を含み、半導体積層１０の主面１２ａにおいて一方向に延在するリッジ部１５と、半導体積層１０及びリッジ部１５を覆う絶縁膜２１と、を備え、絶縁膜２１は、主面１２ａにおけるリッジ部１５が設けられていない領域と、リッジ部１５の側面と、に設けられ、絶縁膜２１は、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃからなり、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃは、リッジ部１５の延在方向に順に配置され、第２部分２１ｂの厚さは、第１部分２１ａの厚さ及び第３部分２１ｃの厚さよりも大きいことを特徴とする。
【解決手段】半導体レーザ素子１は、ｎ型の下部クラッド層１１と下部クラッド層１１の上に設けられた活性層１２とを含む半導体積層１０と、ｐ型の上部クラッド層１３を含み、半導体積層１０の主面１２ａにおいて一方向に延在するリッジ部１５と、半導体積層１０及びリッジ部１５を覆う絶縁膜２１と、を備え、絶縁膜２１は、主面１２ａにおけるリッジ部１５が設けられていない領域と、リッジ部１５の側面と、に設けられ、絶縁膜２１は、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃからなり、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃは、リッジ部１５の延在方向に順に配置され、第２部分２１ｂの厚さは、第１部分２１ａの厚さ及び第３部分２１ｃの厚さよりも大きいことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子に関するものである。
【背景技術】
【０００２】
リッジ型の半導体レーザ素子では、通電により共振器の端面が劣化することがある。下記の特許文献１〜４には、共振器の端面近傍に加わる応力を低減することにより、端面の劣化を抑制して高出力動作を可能とする半導体レーザ素子が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−８５３８９号公報
【特許文献２】特開２００８−１３０８７６号公報
【特許文献３】特開２００３−２８３０３９号公報
【特許文献４】特開２００３−２５８３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、リッジ型半導体レーザ素子において通電を行ったところ、共振器内部が劣化するというこれまでに確認されていない劣化現象が見つかった。リッジ型半導体レーザ素子の信頼性を確保するためには、この共振器内部の劣化を抑制する必要がある。しかしながら、共振器内部の劣化は、共振器端面に加わる応力を低減する手法では抑制できない。このため、上記特許文献１〜４に記載の半導体レーザ素子では、共振器内部の劣化を抑制できない。
【０００５】
そこで本発明は、このような問題点を解決するためになされたものであって、共振器内部の劣化を抑制する半導体レーザ素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体レーザ素子は、第１導電型の第１半導体層と第１半導体層の上に設けられた活性層とを含む半導体積層と、第１導電型と異なる導電型である第２導電型の第２半導体層を含み、半導体積層の主面において一方向に延在するリッジ部と、半導体積層及びリッジ部を覆う絶縁膜と、を備え、絶縁膜は、主面におけるリッジ部が設けられていない領域と、リッジ部の側面と、に設けられ、絶縁膜は、第１部分、第２部分及び第３部分からなり、第１部分、第２部分及び第３部分は、リッジ部の延在方向に順に配置され、第２部分の厚さは、第１部分の厚さ及び第３部分の厚さよりも大きいことを特徴とする。
【０００７】
この半導体レーザ素子においては、リッジ部の延在方向における端面側に設けられた第１部分の厚さ及び第３部分の厚さよりも、第１部分と第３部分との間に設けられた第２部分の厚さを大きくすることにより、第２部分が設けられたリッジ部に加わる応力を低減することができる。このため、共振器内部の劣化を抑制することが可能となる。
【０００８】
第２部分の厚さは、第１部分の厚さ又は第３部分の厚さの２倍であるのが好ましい。この場合、第２部分が設けられたリッジ部に加わる応力をさらに低減することができる。
【０００９】
第２部分の厚さは、第１部分の厚さ又は第３部分の厚さの４倍であるのが好ましい。この場合、第２部分が設けられたリッジ部に加わる応力をさらに低減することができる。
【００１０】
第１部分及び第３部分はそれぞれ、一端面及び他端面から５μｍ以上３０μｍ以下の範囲に設けられているのが好ましい。この場合、第１部分及び第３部分が設けられている範囲を一端面及び他端面の近傍とすることにより、共振器の内部に対応する部分の膜厚を大きくすることができ、共振器の内部において、リッジ部に加わる応力を低減することができる。このため、共振器内部の劣化を抑制することが可能となる。
【００１１】
第１部分の厚さ及び第３部分の厚さは、１００ｎｍ以上３００ｎｍ以下であるのが好ましい。この場合、一端面近傍及び他端面近傍における放熱性の低下を抑制しつつ、第２部分が設けられたリッジ部に加わる応力を低減することができる。このため、共振器端面における信頼性を確保しつつ、共振器内部の劣化を抑制することが可能となる。
【発明の効果】
【００１２】
本発明によれば、共振器内部の劣化を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る半導体レーザ素子を示す図である。
【図２】図１の半導体レーザ素子の側面を示す図である。
【図３】（ａ）は図２のＩＩＩ（ａ）−ＩＩＩ（ａ）線に沿っての断面を示す図、（ｂ）は図３のＩＩＩ（ｂ）−ＩＩＩ（ｂ）線に沿っての断面を示す図である。
【図４】図１の半導体レーザ素子の製造方法を示す図である。
【図５】図１の半導体レーザ素子の製造方法を示す図である。
【図６】絶縁膜の膜厚と応力との関係を示す図である。
【図７】図６の計算に用いた半導体レーザ素子を示す図である。
【図８】図６の計算に用いたパラメータを示す図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
図１は、半導体レーザ素子を示す図である。半導体レーザ素子１は、リッジ型の半導体レーザ素子である。半導体レーザ素子１の幅は２５０μｍ程度、長さは２００〜２５０μｍ程度、高さ（積層方向の長さ）は１００μｍ程度である。図１に示されるように、半導体レーザ素子１は、半導体積層１０と、リッジ部１５と、絶縁膜２１と、埋込部２２と、第１電極３１と、第２電極３２とを備える。半導体積層１０は、下部クラッド層（第１半導体層）１１及び活性層１２を含む。下部クラッド層１１は、第１導電型のIII−Ｖ族化合物半導体により構成され、例えばｎ型ＩｎＰにより構成される。この下部クラッド層１１は、基板の主面に積層された半導体層を含み、その厚さは、例えば１μｍ程度である。
【００１６】
活性層１２は、下部クラッド層１１の主面１１ａ上に設けられている。活性層１２は、例えば下部ＳＣＨ（Separate Confinement Heterostructure）層と、ＭＱＷ（Multi Quantum Well）活性層と、上部ＳＣＨ層とが順に積層された構造を有している。下部ＳＣＨ層は、III−Ｖ族化合物半導体により構成され、例えばノンドープＧａＩｎＡｓＰにより構成される。下部ＳＣＨ層の厚さは、例えば５０ｎｍ以上１００ｎｍ以下程度である。ＭＱＷ活性層は、III−Ｖ族化合物半導体により構成され、例えばノンドープＡｌＧａＩｎＡｓにより構成される。ＭＱＷ活性層の厚さは、例えば２００ｎｍ以上３００ｎｍ以下程度である。上部ＳＣＨ層は、III−Ｖ族化合物半導体により構成され、例えばノンドープＧａＩｎＡｓＰにより構成される。上部ＳＣＨ層の厚さは、例えば５０ｎｍ以上１００ｎｍ以下程度である。
【００１７】
リッジ部１５は、活性層１２の主面１２ａに設けられ、一方向に延在している。リッジ部１５は、上部クラッド層（第２半導体層）１３及びコンタクト層１４を含む。リッジ部１５の高さは、例えば２．０μｍ程度であり、リッジ部１５の幅は、例えば１．５μｍ程度である。上部クラッド層１３は、第２導電型のIII−Ｖ族化合物半導体により構成され、例えばｐ型ＩｎＰにより構成される。上部クラッド層１３の厚さは、例えば１．７μｍ程度である。コンタクト層１４は、上部クラッド層１３上に設けられている。コンタクト層１４は、第２導電型のIII−Ｖ族化合物半導体により構成され、例えばｐ型ＩｎＧａＡｓにより構成される。コンタクト層１４の厚さは、例えば０．３μｍ程度である。
【００１８】
絶縁膜２１は、半導体積層１０及びリッジ部１５を覆うように設けられている。絶縁膜２１は、例えばシリコン酸化物（例えばＳｉＯ２）等の誘電体膜により構成される。絶縁膜２１の詳細については、後述する。
【００１９】
埋込部２２は、リッジ部１５の両側を埋め込むように、絶縁膜２１上に設けられている。埋込部２２は、例えばＢＣＢ（ベンゾシクロブテン）樹脂により構成される。第１電極３１は、リッジ部１５の頂面を覆うように設けられ、リッジ部１５の幅方向において埋込部２２の頂面にまで延びている。第１電極３１は、コンタクト層１４に接合されている。第１電極３１は、例えばＴｉ、Ｐｔ、Ａｕ等の金属により構成される。第１電極３１の厚さは例えば０．６μｍ程度で、第１電極３１の幅は例えば３μｍ程度ある。また、第１電極３１は、電極パッド３１ｐを有してもよい。第２電極３２は、下部クラッド層１１の裏面１１ｂに設けられている。第２電極３２は、例えばＡｕＧｅ、Ａｕ、Ｔｉ等の金属により構成され、第２電極３２の厚さは例えば１．０μｍ程度である。
【００２０】
半導体レーザ素子１は、さらにリッジ部１５の延在方向の前端面（一端面）１０ａ及び後端面（他端面）１０ｂにそれぞれ誘電体多層膜で構成された反射膜（不図示）を有している。これらの反射膜とリッジ部１５が設けられた位置に対応する活性層１２とで共振器が形成され、レーザ発振を行う。
【００２１】
続いて、上述した絶縁膜２１についてさらに詳細に説明する。図２は、半導体レーザ素子１の側面を示す図である。図３の（ａ）は図２のＩＩＩ（ａ）−ＩＩＩ（ａ）線に沿っての断面を示す図、（ｂ）は図２のＩＩＩ（ｂ）−ＩＩＩ（ｂ）線に沿っての断面を示す図である。図２及び図３に示されるように、絶縁膜２１は、活性層１２の主面１２ａにおいてリッジ部１５が設けられていない領域、及び、リッジ部１５の側面に設けられている。また、絶縁膜２１は、リッジ部１５の延在方向の前端面１０ａから後端面１０ｂまで延びている。
【００２２】
この絶縁膜２１は、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃからなり、各部分は、リッジ部１５の延在方向に沿って前端面１０ａから順に配置されている。すなわち、第１部分２１ａは、前端面１０ａからリッジ部１５の延在方向に沿って一定の長さを有する。第３部分２１ｃは、後端面１０ｂからリッジ部１５の延在方向に沿って一定の長さを有する。第２部分２１ｂは、第１部分２１ａ及び第３部分２１ｃに挟まれている。リッジ部１５の延在方向において、第１部分２１ａ及び第３部分２１ｃの長さは、リッジ部１５の長さの１０％以下である。第１部分２１ａ及び第３部分２１ｃの長さは、例えば５μｍ以上３０μｍ以下であって、１０μｍ程度である。第１部分２１ａの厚さＴａと第３部分２１ｃの厚さＴｃは、略同じであって、例えば１００ｎｍ以上３００ｎｍ以下であって、１８０ｎｍ程度である。一方、第２部分２１ｂの厚さＴｂは、第１部分２１ａの厚さＴａ及び第３部分２１ｃの厚さＴｃよりも大きく、例えば３６０ｎｍ以上７２０ｎｍ以下の範囲である。なお、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃにおいて、活性層１２の主面１２ａに設けられた絶縁膜の厚さ及びリッジ部１５の側面に設けられた絶縁膜の厚さは略同じである。
【００２３】
続いて、半導体レーザ素子１の製造方法について説明する。図４及び図５は、半導体レーザ素子１の製造方法を示す図である。図４及び図５において、Ａ１〜Ａ５は図２のＩＩＩ（ａ）−ＩＩＩ（ａ）線に沿っての断面を示す図、Ｂ１〜Ｂ５は図２のＩＩＩ（ｂ）−ＩＩＩ（ｂ）線に沿っての断面を示す図である。まず、半導体基板の主面に半導体エピタキシャル層（下部クラッド層１１、活性層１２、上部クラッド層１３、及び、コンタクト層１４）を順に成長させる。そして、半導体エピタキシャル層を加工して、リッジ部１５を形成する。具体的には、半導体エピタキシャル層のうちリッジ部１５を形成する部分の両側のコンタクト層１４及び上部クラッド層１３をウェットエッチング又はドライエッチングによりエッチングし、リッジ部１５を形成する（リッジ形成工程Ｓ０１）。その後、スパッタ又はＣＶＤ（Chemical Vapor Deposition）等の誘電体膜成膜装置を用いて、活性層１２の表面のリッジ部１５が形成されていない領域、及び、リッジ部１５の側面及び頂面に絶縁膜１６を成膜する（絶縁膜形成工程Ｓ０２）。
【００２４】
次に、リッジ部１５の延在方向において、両端面１０ａ，１０ｂから所定の範囲をマスク１７で覆う。そして、誘電体膜成膜装置を用いて、絶縁膜１６ｂを形成する（第２部分形成工程Ｓ０３）。その後、絶縁膜１６及び絶縁膜１６ｂから、リッジ部１５の頂面に形成された部分をそれぞれ除去して第１部分２１ａ（絶縁膜２１）及び第２部分２１ｂ（絶縁膜２１）とする。さらに、リッジ部１５の両側を覆うように、絶縁膜２１上に埋込部２２を形成し素子の平坦化がなされる（埋込部形成工程Ｓ０４）。そして、リッジ部１５の頂面に沿って第１電極３１を形成し、半導体基板（下部クラッド層１１）の裏面に第２電極３２を形成する（電極形成工程Ｓ０５）。なお、第１電極３１は、埋込部２２の頂面まで延びて設けられてもよい。以上の工程により、半導体レーザ素子１が製造される。
【００２５】
続いて、半導体レーザ素子１の作用効果を説明する。上述したように、従来のリッジ型半導体レーザ素子では、通電を行った結果、共振器の内部が劣化するという現象が確認された。また、断面ＴＥＭ（Transmission Electron Microscope）分析の結果、共振器端面より共振器内部において、リッジ部の付け根部分（図７の点線部分）に欠陥が生じていることが判明した。さらに、計算モデルによる分析の結果、リッジ部の付け根部分に圧縮方向の応力が集中し、共振器端面よりも共振器内部において、特に応力が集中することが判明した。以上のことから、従来のリッジ型半導体レーザ素子における共振器の内部劣化は、リッジ部の付け根部分に圧縮方向の応力が加わることが一因であると考えられる。そこで、半導体レーザ素子１では、絶縁膜２１の膜厚を調整することにより、リッジ部１５の付け根部分に加わる応力を低減している。
【００２６】
図６は、絶縁膜２１の膜厚と共振器内部のリッジ部１５の付け根部分１５ａに加わる応力との関係を示す図である。図７は、半導体レーザ素子１をモデル化した図である。図８は、図６の計算に用いたパラメータを示す図である。図６に示される関係は、図７に示される各材料に対し、図８の各パラメータを用いて計算を行った結果である。図８に示されるように、第１電極３１の表面に設けられたメッキ３１ａをヤング率が７８０００ＭＰａ、ポアソン比が０．４４、線膨張係数が０．０００１１％のＡｕメッキとし、第１電極３１をヤング率が１０１８８９ＭＰａ、ポアソン比が０．４１、線膨張係数が−０．００１４０６％のＯｈｍｉｃ金属とし、埋込部２２をヤング率が２９００ＭＰａ、ポアソン比が０．３４、線膨張係数が−０．０１１％のＢＣＢ樹脂とし、絶縁膜２１をヤング率が７００００ＭＰａ、ポアソン比が０．１７、線膨張係数が０．００１０７％のＳｉＯ２として３次元の有限要素法を用いて計算を行った。
【００２７】
図６に示されるグラフの横軸は、絶縁膜２１の膜厚［ｎｍ］を示し、縦軸はリッジ部１５の付け根部分１５ａに加わる圧縮方向の応力［ＭＰａ］を示している。計算の結果、図６に示されるように、絶縁膜２１の膜厚が１８０ｎｍの場合、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は３５０ＭＰａであり、絶縁膜２１の膜厚が３６０ｎｍの場合、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は２９０ＭＰａであり、絶縁膜２１の膜厚が７２０ｎｍの場合、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は２５０ＭＰａであった。このように、絶縁膜２１の膜厚が大きくなるに従い、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は減少する傾向にあることが分かる。すなわち、絶縁膜２１の膜厚を大きくすることにより、リッジ部１５の付け根部分１５ａに加わる応力を低減させることができる。
【００２８】
一方、ＳｉＯ２は、熱伝導率が１．４０×１０−６［Ｗ／μｍ・℃］であり、半導体レーザ素子１を構成する他の材料と比較して熱伝導率が低い。このため、絶縁膜２１の厚さを大きくすると、放熱性が低下する場合がある。共振器内部における放熱性の低下は、半導体レーザ素子１の信頼性にほとんど影響ないと考えられるが、共振器端面にける放熱性の低下は、半導体レーザ素子１の信頼性に影響を及ぼす。そこで、半導体レーザ素子１では、端面１０ａ，１０ｂ近傍以外の領域で絶縁膜２１の厚さを大きくしている。例えば、前端面１０ａから２０μｍ以下の領域に設けられた第１部分２１ａの厚さＴａ、及び、後端面１０ｂから２０μｍ以下の領域に設けられた第３部分２１ｃの厚さＴｃは、従来の半導体レーザ素子における絶縁膜の厚さと同程度（例えば、１８０ｎｍ）である。そして、第１部分２１ａ及び第３部分２１ｃの間に設けられた第２部分２１ｂの厚さＴｂは、第１部分２１ａの厚さＴａ及び第３部分２１ｃの厚さＴｃより大きい。この第２部分２１ｂの厚さＴｂは、例えば第１部分２１ａの厚さＴａ及び第３部分２１ｃの厚さＴｃの２倍以上４倍以下（３６０ｎｍ以上７２０ｎｍ以下）の範囲とする。
【００２９】
このようにすることで、前端面１０ａ近傍及び後端面１０ｂ近傍における放熱性の低下を抑制しつつ、第２部分２１ｂが設けられたリッジ部１５の付け根部分１５ａに加わる応力を低減することができる。その結果、半導体レーザ素子１では、共振器端面における信頼性を確保しつつ、共振器内部の劣化を抑制することが可能となる。
【００３０】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００３１】
１…半導体レーザ素子、１０…半導体積層、１０ａ…前端面（一端面）、１０ｂ…後端面（他端面）、１１…下部クラッド層（第１半導体層）、１２…活性層、１２ａ…主面、１３…上部クラッド層（第２半導体層）、１５…リッジ部、１５ａ…付け根部分、２１…絶縁膜、２１ａ…第１部分、２１ｂ…第２部分、２１ｃ…第３部分。
【技術分野】
【０００１】
本発明は、半導体レーザ素子に関するものである。
【背景技術】
【０００２】
リッジ型の半導体レーザ素子では、通電により共振器の端面が劣化することがある。下記の特許文献１〜４には、共振器の端面近傍に加わる応力を低減することにより、端面の劣化を抑制して高出力動作を可能とする半導体レーザ素子が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−８５３８９号公報
【特許文献２】特開２００８−１３０８７６号公報
【特許文献３】特開２００３−２８３０３９号公報
【特許文献４】特開２００３−２５８３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、リッジ型半導体レーザ素子において通電を行ったところ、共振器内部が劣化するというこれまでに確認されていない劣化現象が見つかった。リッジ型半導体レーザ素子の信頼性を確保するためには、この共振器内部の劣化を抑制する必要がある。しかしながら、共振器内部の劣化は、共振器端面に加わる応力を低減する手法では抑制できない。このため、上記特許文献１〜４に記載の半導体レーザ素子では、共振器内部の劣化を抑制できない。
【０００５】
そこで本発明は、このような問題点を解決するためになされたものであって、共振器内部の劣化を抑制する半導体レーザ素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体レーザ素子は、第１導電型の第１半導体層と第１半導体層の上に設けられた活性層とを含む半導体積層と、第１導電型と異なる導電型である第２導電型の第２半導体層を含み、半導体積層の主面において一方向に延在するリッジ部と、半導体積層及びリッジ部を覆う絶縁膜と、を備え、絶縁膜は、主面におけるリッジ部が設けられていない領域と、リッジ部の側面と、に設けられ、絶縁膜は、第１部分、第２部分及び第３部分からなり、第１部分、第２部分及び第３部分は、リッジ部の延在方向に順に配置され、第２部分の厚さは、第１部分の厚さ及び第３部分の厚さよりも大きいことを特徴とする。
【０００７】
この半導体レーザ素子においては、リッジ部の延在方向における端面側に設けられた第１部分の厚さ及び第３部分の厚さよりも、第１部分と第３部分との間に設けられた第２部分の厚さを大きくすることにより、第２部分が設けられたリッジ部に加わる応力を低減することができる。このため、共振器内部の劣化を抑制することが可能となる。
【０００８】
第２部分の厚さは、第１部分の厚さ又は第３部分の厚さの２倍であるのが好ましい。この場合、第２部分が設けられたリッジ部に加わる応力をさらに低減することができる。
【０００９】
第２部分の厚さは、第１部分の厚さ又は第３部分の厚さの４倍であるのが好ましい。この場合、第２部分が設けられたリッジ部に加わる応力をさらに低減することができる。
【００１０】
第１部分及び第３部分はそれぞれ、一端面及び他端面から５μｍ以上３０μｍ以下の範囲に設けられているのが好ましい。この場合、第１部分及び第３部分が設けられている範囲を一端面及び他端面の近傍とすることにより、共振器の内部に対応する部分の膜厚を大きくすることができ、共振器の内部において、リッジ部に加わる応力を低減することができる。このため、共振器内部の劣化を抑制することが可能となる。
【００１１】
第１部分の厚さ及び第３部分の厚さは、１００ｎｍ以上３００ｎｍ以下であるのが好ましい。この場合、一端面近傍及び他端面近傍における放熱性の低下を抑制しつつ、第２部分が設けられたリッジ部に加わる応力を低減することができる。このため、共振器端面における信頼性を確保しつつ、共振器内部の劣化を抑制することが可能となる。
【発明の効果】
【００１２】
本発明によれば、共振器内部の劣化を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る半導体レーザ素子を示す図である。
【図２】図１の半導体レーザ素子の側面を示す図である。
【図３】（ａ）は図２のＩＩＩ（ａ）−ＩＩＩ（ａ）線に沿っての断面を示す図、（ｂ）は図３のＩＩＩ（ｂ）−ＩＩＩ（ｂ）線に沿っての断面を示す図である。
【図４】図１の半導体レーザ素子の製造方法を示す図である。
【図５】図１の半導体レーザ素子の製造方法を示す図である。
【図６】絶縁膜の膜厚と応力との関係を示す図である。
【図７】図６の計算に用いた半導体レーザ素子を示す図である。
【図８】図６の計算に用いたパラメータを示す図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
図１は、半導体レーザ素子を示す図である。半導体レーザ素子１は、リッジ型の半導体レーザ素子である。半導体レーザ素子１の幅は２５０μｍ程度、長さは２００〜２５０μｍ程度、高さ（積層方向の長さ）は１００μｍ程度である。図１に示されるように、半導体レーザ素子１は、半導体積層１０と、リッジ部１５と、絶縁膜２１と、埋込部２２と、第１電極３１と、第２電極３２とを備える。半導体積層１０は、下部クラッド層（第１半導体層）１１及び活性層１２を含む。下部クラッド層１１は、第１導電型のIII−Ｖ族化合物半導体により構成され、例えばｎ型ＩｎＰにより構成される。この下部クラッド層１１は、基板の主面に積層された半導体層を含み、その厚さは、例えば１μｍ程度である。
【００１６】
活性層１２は、下部クラッド層１１の主面１１ａ上に設けられている。活性層１２は、例えば下部ＳＣＨ（Separate Confinement Heterostructure）層と、ＭＱＷ（Multi Quantum Well）活性層と、上部ＳＣＨ層とが順に積層された構造を有している。下部ＳＣＨ層は、III−Ｖ族化合物半導体により構成され、例えばノンドープＧａＩｎＡｓＰにより構成される。下部ＳＣＨ層の厚さは、例えば５０ｎｍ以上１００ｎｍ以下程度である。ＭＱＷ活性層は、III−Ｖ族化合物半導体により構成され、例えばノンドープＡｌＧａＩｎＡｓにより構成される。ＭＱＷ活性層の厚さは、例えば２００ｎｍ以上３００ｎｍ以下程度である。上部ＳＣＨ層は、III−Ｖ族化合物半導体により構成され、例えばノンドープＧａＩｎＡｓＰにより構成される。上部ＳＣＨ層の厚さは、例えば５０ｎｍ以上１００ｎｍ以下程度である。
【００１７】
リッジ部１５は、活性層１２の主面１２ａに設けられ、一方向に延在している。リッジ部１５は、上部クラッド層（第２半導体層）１３及びコンタクト層１４を含む。リッジ部１５の高さは、例えば２．０μｍ程度であり、リッジ部１５の幅は、例えば１．５μｍ程度である。上部クラッド層１３は、第２導電型のIII−Ｖ族化合物半導体により構成され、例えばｐ型ＩｎＰにより構成される。上部クラッド層１３の厚さは、例えば１．７μｍ程度である。コンタクト層１４は、上部クラッド層１３上に設けられている。コンタクト層１４は、第２導電型のIII−Ｖ族化合物半導体により構成され、例えばｐ型ＩｎＧａＡｓにより構成される。コンタクト層１４の厚さは、例えば０．３μｍ程度である。
【００１８】
絶縁膜２１は、半導体積層１０及びリッジ部１５を覆うように設けられている。絶縁膜２１は、例えばシリコン酸化物（例えばＳｉＯ２）等の誘電体膜により構成される。絶縁膜２１の詳細については、後述する。
【００１９】
埋込部２２は、リッジ部１５の両側を埋め込むように、絶縁膜２１上に設けられている。埋込部２２は、例えばＢＣＢ（ベンゾシクロブテン）樹脂により構成される。第１電極３１は、リッジ部１５の頂面を覆うように設けられ、リッジ部１５の幅方向において埋込部２２の頂面にまで延びている。第１電極３１は、コンタクト層１４に接合されている。第１電極３１は、例えばＴｉ、Ｐｔ、Ａｕ等の金属により構成される。第１電極３１の厚さは例えば０．６μｍ程度で、第１電極３１の幅は例えば３μｍ程度ある。また、第１電極３１は、電極パッド３１ｐを有してもよい。第２電極３２は、下部クラッド層１１の裏面１１ｂに設けられている。第２電極３２は、例えばＡｕＧｅ、Ａｕ、Ｔｉ等の金属により構成され、第２電極３２の厚さは例えば１．０μｍ程度である。
【００２０】
半導体レーザ素子１は、さらにリッジ部１５の延在方向の前端面（一端面）１０ａ及び後端面（他端面）１０ｂにそれぞれ誘電体多層膜で構成された反射膜（不図示）を有している。これらの反射膜とリッジ部１５が設けられた位置に対応する活性層１２とで共振器が形成され、レーザ発振を行う。
【００２１】
続いて、上述した絶縁膜２１についてさらに詳細に説明する。図２は、半導体レーザ素子１の側面を示す図である。図３の（ａ）は図２のＩＩＩ（ａ）−ＩＩＩ（ａ）線に沿っての断面を示す図、（ｂ）は図２のＩＩＩ（ｂ）−ＩＩＩ（ｂ）線に沿っての断面を示す図である。図２及び図３に示されるように、絶縁膜２１は、活性層１２の主面１２ａにおいてリッジ部１５が設けられていない領域、及び、リッジ部１５の側面に設けられている。また、絶縁膜２１は、リッジ部１５の延在方向の前端面１０ａから後端面１０ｂまで延びている。
【００２２】
この絶縁膜２１は、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃからなり、各部分は、リッジ部１５の延在方向に沿って前端面１０ａから順に配置されている。すなわち、第１部分２１ａは、前端面１０ａからリッジ部１５の延在方向に沿って一定の長さを有する。第３部分２１ｃは、後端面１０ｂからリッジ部１５の延在方向に沿って一定の長さを有する。第２部分２１ｂは、第１部分２１ａ及び第３部分２１ｃに挟まれている。リッジ部１５の延在方向において、第１部分２１ａ及び第３部分２１ｃの長さは、リッジ部１５の長さの１０％以下である。第１部分２１ａ及び第３部分２１ｃの長さは、例えば５μｍ以上３０μｍ以下であって、１０μｍ程度である。第１部分２１ａの厚さＴａと第３部分２１ｃの厚さＴｃは、略同じであって、例えば１００ｎｍ以上３００ｎｍ以下であって、１８０ｎｍ程度である。一方、第２部分２１ｂの厚さＴｂは、第１部分２１ａの厚さＴａ及び第３部分２１ｃの厚さＴｃよりも大きく、例えば３６０ｎｍ以上７２０ｎｍ以下の範囲である。なお、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃにおいて、活性層１２の主面１２ａに設けられた絶縁膜の厚さ及びリッジ部１５の側面に設けられた絶縁膜の厚さは略同じである。
【００２３】
続いて、半導体レーザ素子１の製造方法について説明する。図４及び図５は、半導体レーザ素子１の製造方法を示す図である。図４及び図５において、Ａ１〜Ａ５は図２のＩＩＩ（ａ）−ＩＩＩ（ａ）線に沿っての断面を示す図、Ｂ１〜Ｂ５は図２のＩＩＩ（ｂ）−ＩＩＩ（ｂ）線に沿っての断面を示す図である。まず、半導体基板の主面に半導体エピタキシャル層（下部クラッド層１１、活性層１２、上部クラッド層１３、及び、コンタクト層１４）を順に成長させる。そして、半導体エピタキシャル層を加工して、リッジ部１５を形成する。具体的には、半導体エピタキシャル層のうちリッジ部１５を形成する部分の両側のコンタクト層１４及び上部クラッド層１３をウェットエッチング又はドライエッチングによりエッチングし、リッジ部１５を形成する（リッジ形成工程Ｓ０１）。その後、スパッタ又はＣＶＤ（Chemical Vapor Deposition）等の誘電体膜成膜装置を用いて、活性層１２の表面のリッジ部１５が形成されていない領域、及び、リッジ部１５の側面及び頂面に絶縁膜１６を成膜する（絶縁膜形成工程Ｓ０２）。
【００２４】
次に、リッジ部１５の延在方向において、両端面１０ａ，１０ｂから所定の範囲をマスク１７で覆う。そして、誘電体膜成膜装置を用いて、絶縁膜１６ｂを形成する（第２部分形成工程Ｓ０３）。その後、絶縁膜１６及び絶縁膜１６ｂから、リッジ部１５の頂面に形成された部分をそれぞれ除去して第１部分２１ａ（絶縁膜２１）及び第２部分２１ｂ（絶縁膜２１）とする。さらに、リッジ部１５の両側を覆うように、絶縁膜２１上に埋込部２２を形成し素子の平坦化がなされる（埋込部形成工程Ｓ０４）。そして、リッジ部１５の頂面に沿って第１電極３１を形成し、半導体基板（下部クラッド層１１）の裏面に第２電極３２を形成する（電極形成工程Ｓ０５）。なお、第１電極３１は、埋込部２２の頂面まで延びて設けられてもよい。以上の工程により、半導体レーザ素子１が製造される。
【００２５】
続いて、半導体レーザ素子１の作用効果を説明する。上述したように、従来のリッジ型半導体レーザ素子では、通電を行った結果、共振器の内部が劣化するという現象が確認された。また、断面ＴＥＭ（Transmission Electron Microscope）分析の結果、共振器端面より共振器内部において、リッジ部の付け根部分（図７の点線部分）に欠陥が生じていることが判明した。さらに、計算モデルによる分析の結果、リッジ部の付け根部分に圧縮方向の応力が集中し、共振器端面よりも共振器内部において、特に応力が集中することが判明した。以上のことから、従来のリッジ型半導体レーザ素子における共振器の内部劣化は、リッジ部の付け根部分に圧縮方向の応力が加わることが一因であると考えられる。そこで、半導体レーザ素子１では、絶縁膜２１の膜厚を調整することにより、リッジ部１５の付け根部分に加わる応力を低減している。
【００２６】
図６は、絶縁膜２１の膜厚と共振器内部のリッジ部１５の付け根部分１５ａに加わる応力との関係を示す図である。図７は、半導体レーザ素子１をモデル化した図である。図８は、図６の計算に用いたパラメータを示す図である。図６に示される関係は、図７に示される各材料に対し、図８の各パラメータを用いて計算を行った結果である。図８に示されるように、第１電極３１の表面に設けられたメッキ３１ａをヤング率が７８０００ＭＰａ、ポアソン比が０．４４、線膨張係数が０．０００１１％のＡｕメッキとし、第１電極３１をヤング率が１０１８８９ＭＰａ、ポアソン比が０．４１、線膨張係数が−０．００１４０６％のＯｈｍｉｃ金属とし、埋込部２２をヤング率が２９００ＭＰａ、ポアソン比が０．３４、線膨張係数が−０．０１１％のＢＣＢ樹脂とし、絶縁膜２１をヤング率が７００００ＭＰａ、ポアソン比が０．１７、線膨張係数が０．００１０７％のＳｉＯ２として３次元の有限要素法を用いて計算を行った。
【００２７】
図６に示されるグラフの横軸は、絶縁膜２１の膜厚［ｎｍ］を示し、縦軸はリッジ部１５の付け根部分１５ａに加わる圧縮方向の応力［ＭＰａ］を示している。計算の結果、図６に示されるように、絶縁膜２１の膜厚が１８０ｎｍの場合、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は３５０ＭＰａであり、絶縁膜２１の膜厚が３６０ｎｍの場合、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は２９０ＭＰａであり、絶縁膜２１の膜厚が７２０ｎｍの場合、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は２５０ＭＰａであった。このように、絶縁膜２１の膜厚が大きくなるに従い、リッジ部１５の付け根部分１５ａに加わる圧縮方向の応力は減少する傾向にあることが分かる。すなわち、絶縁膜２１の膜厚を大きくすることにより、リッジ部１５の付け根部分１５ａに加わる応力を低減させることができる。
【００２８】
一方、ＳｉＯ２は、熱伝導率が１．４０×１０−６［Ｗ／μｍ・℃］であり、半導体レーザ素子１を構成する他の材料と比較して熱伝導率が低い。このため、絶縁膜２１の厚さを大きくすると、放熱性が低下する場合がある。共振器内部における放熱性の低下は、半導体レーザ素子１の信頼性にほとんど影響ないと考えられるが、共振器端面にける放熱性の低下は、半導体レーザ素子１の信頼性に影響を及ぼす。そこで、半導体レーザ素子１では、端面１０ａ，１０ｂ近傍以外の領域で絶縁膜２１の厚さを大きくしている。例えば、前端面１０ａから２０μｍ以下の領域に設けられた第１部分２１ａの厚さＴａ、及び、後端面１０ｂから２０μｍ以下の領域に設けられた第３部分２１ｃの厚さＴｃは、従来の半導体レーザ素子における絶縁膜の厚さと同程度（例えば、１８０ｎｍ）である。そして、第１部分２１ａ及び第３部分２１ｃの間に設けられた第２部分２１ｂの厚さＴｂは、第１部分２１ａの厚さＴａ及び第３部分２１ｃの厚さＴｃより大きい。この第２部分２１ｂの厚さＴｂは、例えば第１部分２１ａの厚さＴａ及び第３部分２１ｃの厚さＴｃの２倍以上４倍以下（３６０ｎｍ以上７２０ｎｍ以下）の範囲とする。
【００２９】
このようにすることで、前端面１０ａ近傍及び後端面１０ｂ近傍における放熱性の低下を抑制しつつ、第２部分２１ｂが設けられたリッジ部１５の付け根部分１５ａに加わる応力を低減することができる。その結果、半導体レーザ素子１では、共振器端面における信頼性を確保しつつ、共振器内部の劣化を抑制することが可能となる。
【００３０】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００３１】
１…半導体レーザ素子、１０…半導体積層、１０ａ…前端面（一端面）、１０ｂ…後端面（他端面）、１１…下部クラッド層（第１半導体層）、１２…活性層、１２ａ…主面、１３…上部クラッド層（第２半導体層）、１５…リッジ部、１５ａ…付け根部分、２１…絶縁膜、２１ａ…第１部分、２１ｂ…第２部分、２１ｃ…第３部分。
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と前記第１半導体層の上に設けられた活性層とを含む半導体積層と、
前記第１導電型と異なる導電型である第２導電型の第２半導体層を含み、前記半導体積層の主面において一方向に延在するリッジ部と、
前記半導体積層及び前記リッジ部を覆う絶縁膜と、
を備え、
前記絶縁膜は、前記主面における前記リッジ部が設けられていない領域と、前記リッジ部の側面と、に設けられ、
前記絶縁膜は、第１部分、第２部分及び第３部分からなり、
前記第１部分、前記第２部分及び前記第３部分は、前記リッジ部の延在方向に順に配置され、
前記第２部分の厚さは、前記第１部分の厚さ及び前記第３部分の厚さよりも大きいことを特徴とする半導体レーザ素子。
【請求項２】
前記第２部分の厚さは、前記第１部分の厚さ又は前記第３部分の厚さの２倍であることを特徴とする請求項１に記載の半導体レーザ素子。
【請求項３】
前記第２部分の厚さは、前記第１部分の厚さ又は前記第３部分の厚さの４倍であることを特徴とする請求項１に記載の半導体レーザ素子。
【請求項４】
前記第１部分及び前記第３部分はそれぞれ、前記リッジ部の延在方向における一端面及び他端面から５μｍ以上３０μｍ以下の範囲に設けられていることを特徴とする請求項１〜３のいずれか一項に記載の半導体レーザ素子。
【請求項５】
前記第１部分の厚さ及び前記第３部分の厚さは、１００ｎｍ以上３００ｎｍ以下であることを特徴とする請求項１〜４のいずれか一項に記載の半導体レーザ素子。
【請求項１】
第１導電型の第１半導体層と前記第１半導体層の上に設けられた活性層とを含む半導体積層と、
前記第１導電型と異なる導電型である第２導電型の第２半導体層を含み、前記半導体積層の主面において一方向に延在するリッジ部と、
前記半導体積層及び前記リッジ部を覆う絶縁膜と、
を備え、
前記絶縁膜は、前記主面における前記リッジ部が設けられていない領域と、前記リッジ部の側面と、に設けられ、
前記絶縁膜は、第１部分、第２部分及び第３部分からなり、
前記第１部分、前記第２部分及び前記第３部分は、前記リッジ部の延在方向に順に配置され、
前記第２部分の厚さは、前記第１部分の厚さ及び前記第３部分の厚さよりも大きいことを特徴とする半導体レーザ素子。
【請求項２】
前記第２部分の厚さは、前記第１部分の厚さ又は前記第３部分の厚さの２倍であることを特徴とする請求項１に記載の半導体レーザ素子。
【請求項３】
前記第２部分の厚さは、前記第１部分の厚さ又は前記第３部分の厚さの４倍であることを特徴とする請求項１に記載の半導体レーザ素子。
【請求項４】
前記第１部分及び前記第３部分はそれぞれ、前記リッジ部の延在方向における一端面及び他端面から５μｍ以上３０μｍ以下の範囲に設けられていることを特徴とする請求項１〜３のいずれか一項に記載の半導体レーザ素子。
【請求項５】
前記第１部分の厚さ及び前記第３部分の厚さは、１００ｎｍ以上３００ｎｍ以下であることを特徴とする請求項１〜４のいずれか一項に記載の半導体レーザ素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−２１０２２（Ｐ２０１３−２１０２２Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５１０６８（Ｐ２０１１−１５１０６８）
【出願日】平成２３年７月７日（２０１１．７．７）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月７日（２０１１．７．７）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]