半導体実装用基板および実装構造と半導体実装用基板の製造方法

【課題】半導体部品のフリップチップ実装の歩留まりを向上させ、さらに高信頼が得られる半導体実装用基板とその実装構造を提供する。
【解決手段】本発明の半導体実装用基板は、電極ランド４の下に基板３における層間接続用ビア電極８が設けられ、このビア電極８によって電極ランド４の表面に突起９が形成されたものであり、半導体部品１のはんだバンプ７の高さばらつきを吸収し高歩留まりで実装可能であり、また、使用するはんだ量を削減できるため、はんだの再溶融時のはんだ流出を防止できるものである。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体部品を実装する回路基板および実装構造に関するものである。
【背景技術】
【０００２】
近年電子機器には、携帯機器等に代表される薄型化、小型化の要求が高まっており、それらに使用される電子部品の実装構造に対しても低背化要求が強い。
【０００３】
そのため、使用される半導体部品は、リードを持つパッケージ形態ではなく、半導体部品を基板に向けて実装した、いわゆるフリップチップ実装と呼ばれる形態が使用される。
【０００４】
図４にフリップチップ実装構造の断面図を示す。半導体部品１０１の表面に設けられた電極１０２と、基板１０３上に形成された電極ランド１０４上のレジスト１０８の開口部１０５を、はんだ１０６で接続したものである。
【０００５】
一般に、半導体部品のはんだ接続によるフリップチップ実装工程は、図５に示すように行われる。
【０００６】
図５（ａ）に示すように、半導体部品１０１の接続用電極１０２表面には予めはんだバンプ１０７と呼ばれる、はんだからなる突起を設けておく。また、基板１０３上に形成された接続用電極ランド１０４において、はんだが所定の範囲にのみ濡れ広がるように、塗布されたはんだレジスト材１０８によって金属箔が部分的に露出した開口部１０５を形成しておく。
【０００７】
次に、図５（ｂ）に示すように半導体部品のはんだバンプ１０７を電極ランド１０４のレジスト開口部１０５と位置整合させて、配置する。
【０００８】
次に、図５（ｃ）に示すように、基板および半導体部品を加熱し、はんだバンプ１０７を溶融させ、はんだを基板側の電極ランドの開口部１０５に濡れ広がらせて後、冷却凝固して接合が終了する。
【０００９】
さらに、落下衝撃等に対し耐久性を向上させるために、図５（ｄ）に示すように、半導体部品１０１と基板１０３の間隙に補強樹脂１０９を注入硬化することが一般に行われる。
【００１０】
先行技術文献情報としては、例えば下記特許文献１が知られている。
【特許文献１】特開平０２−０１６７５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のように半導体部品を基板実装する際に、はんだバンプの高さのばらつきによる実装不良が発生するという課題がある。この現象の発生原因を図６に示す。
【００１２】
図６（ａ）は、はんだバンプの高さにばらつきがある半導体部品１０１を、基板１０３に配置した状態であり、この場合、中央のはんだバンプ１１０の高さが低い場合である。
【００１３】
中央のはんだバンプ１１０は高さが低いため、基板上の電極ランドの開口部１０５から離れた位置にある。
【００１４】
この状態ではんだを溶融させた場合、基板電極ランドの開口部１０５の表面にほぼ接している両側のはんだバンプ１１１は基板電極ランドの開口部１０５の表面に濡れ広がり、結果的に高さが減少し、中央のバンプ１１０も基板電極ランドの開口部１０５の表面に接近する。
【００１５】
バンプ高さのばらつきが大きい場合は、高さが低い中央のバンプ１１０が基板電極ランドの開口部１０５の表面に接することができなくなり、凝固後も図６（ｂ）に示すように浮いた状態となり、接続不良となってしまう。
【００１６】
また、一般的に、温度変化があったとき半導体部品と基板間の熱膨張係数の差から生じる熱応力に対し、半導体部品と基板との接続終了後のはんだの高さは高い方が熱応力に対する歪が少なくなり、信頼性が高い。
【００１７】
しかしながら、はんだ高さを高くするために、はんだ量を増大させると、別の課題が発生する。
【００１８】
すなわち、基板にフリップチップ実装された半導体部品は、最終の電子機器製造者において他の部品と共に回路基板へ実装されるが、この実装は一般にはんだリフロー方式で行われるために、半導体部品と基板を接続したはんだも再度溶融することになる。
【００１９】
はんだは加熱されると熱膨張しようとするが、図７に示すように、はんだ１１２の周囲は補強樹脂１０９で囲まれているために、融点を超えて加熱されて液状となったはんだの内部圧力が高まり、基板と半導体部品間に充填された樹脂との界面を剥離させて流出し、接続不良となってしまう現象が生じる。１１３は流出したはんだである。この現象は、半導体部品と基板を接続しているはんだの量が多いほど生じやすい。
【課題を解決するための手段】
【００２０】
前記課題を解決するために、本発明の半導体実装用基板は、実装される半導体部品上の接続電極と対応した配置の電極を有する基板であり、前記電極下に層間接続用ビア電極が設けられ、このビア電極によって電極表面に突起が形成されたものである。
【発明の効果】
【００２１】
本発明の半導体実装用基板は、実装される半導体部品に設けられたはんだバンプに高さばらつきがある場合も、基板電極ランドの表面に設けた突起がバンプ高さばらつきを吸収し、接続不良が生じにくい。
【００２２】
また、基板電極ランドの表面にある突起の効果により、半導体部品と基板間の距離を保つのに必要なはんだ量が少なくなり、はんだが再溶融した場合に、溶融はんだの流出が生じにくい。
【００２３】
また、基板上の電極ランド表面に突起を形成するにおいて、電極下に設けた層間接続用ビア電極によって電極を形成する金属箔が突起状に成形される方法であるので、基板製造工程において何ら工程が追加されるものでなく、容易に高信頼性の実装構造を提供できるという効果を有するものである。
【発明を実施するための最良の形態】
【００２４】
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００２５】
図１は本発明の実施の形態１の一例である半導体実装用基板と半導体部品の実装構造を説明するための断面図である。
【００２６】
本実施の形態において、図１に示すように、半導体部品１の表面に設けられた接続用電極２と、基板３上に形成された電極ランド４に設けられたはんだレジスト５の開口部６とが、はんだ７によって接続された状態であり、電極ランド４に設けられたはんだレジスト５の開口部６には、基板の層間接続用のビア電極８が押し上げて形成された突起９が存在する。
【００２７】
この構造を実現する方法を図面を用いて説明する。
【００２８】
図２は本発明の半導体実装用基板の製造工程を説明するための、工程を追った図である。
【００２９】
図２（ａ）は、絶縁性基板１０に貫通孔１１を設け、さらに貫通孔１１にペースト状電極材１２を充填した状態を示す。
【００３０】
ペースト状電極材１２は銅ペーストを用い、マスク印刷工法で貫通孔１１に充填した。
【００３１】
ペースト状電極材１２は絶縁性基板１０の表面から凸状に出た形状をなしており、これは印刷マスクの厚みを利用すれば容易に形成できる。
【００３２】
次に、図２（ｂ）に示すように、絶縁性基板１０の両面に金属箔、ここでは銅箔１３を設置する。
【００３３】
次に、図２（ｃ）に前記状態の絶縁性基板１０および銅箔１３を熱プレス装置（図示せず）に装着し、プレスした状態を示す。
【００３４】
本実施の形態において、上面に示す平板材１４は柔軟性を有するシートであり、下面に示す平板材１５は剛直なシートである。
【００３５】
たとえば、柔軟性を有する平板材１４には合成ゴムやウレタン樹脂やシリコーン樹脂やフッ素樹脂等のシートを用いることができる。また、剛直な平板材１５はステンレス等の金属材やセラミクス材等を用いることができる。これにより、平板材１４側が柔軟性を有するためにペースト電極材１２は、図２（ｃ）のように平板材１４側が盛り上がる状態で積層され、突起を形成する。
【００３６】
本発明において、前記絶縁性基板１０に、半硬化状態のエポキシ樹脂を含むいわゆるプリプレグを用いると、接着材を用いることなく銅箔１３を絶縁性基板１０と接着することができる。
【００３７】
前記プレス状態で絶縁性基板１０およびペースト状電極材１２を加熱硬化せしめて後、銅箔１３を所定のパターンにエッチング加工し、さらにはんだレジスト５を所定のパターンに形成すると、図２（ｄ）に示すような、電極ランド４に設けられたはんだレジスト５の開口部６に、基板３の層間接続用のビア電極８が銅箔を押し上げて形成した突起９が存在する基板が得られる。
【００３８】
なお、本実施の形態は、図２（ｃ）に示す平板材において、基板３の上面のみすなわち片側の平板材１４が柔軟性を有するシートとしたが、基板３の両側の平板材１４、１５が柔軟性を有するシートであってもよい。基板３の両面に半導体部品を実装する場合、基板３の両面に突起９を有するビア電極８が必要となるため、図２（ｃ）において、両側の平板材１４，１５は柔軟性を有するシートからなる構成が適用される。
【００３９】
図２（ｄ）で得られた基板を半導体実装用として用いることにより、半導体部品のはんだバンプに高さばらつきがある場合も歩留まり良く実装することが可能となる。この効果を図３を用いて説明する。
【００４０】
図３は、高さにばらつきがあるはんだバンプを有する半導体部品を、本発明の基板に実装する工程を順を追って説明するものである。
【００４１】
図３（ａ）は本発明の基板ランドの開口部６と、半導体部品１上のはんだバンプ１６乃至１８とを位置整合させて配置した状態を示す。ここで、はんだバンプに高さばらつきがあるため、はんだバンプ１６と１８は基板ランド部の突起９にほぼ接しているが、高さが低いはんだバンプ１７は、接していない。
【００４２】
なお、本実施の形態において、図３における基板３のビア電極８は片面に突起９を設けているが、両面に半導体部品を実装する場合は、ビア電極８は両面に突起９を設けている構成となる。
【００４３】
図３（ｂ）は上記状態でリフロー炉に入れてはんだが溶融し始めた時点の様子を図示するものである。はんだが溶融し、はんだバンプ１６と１８は基板ランド部の突起９に濡れ始めて、半導体部品１と基板３の間隙は狭くなってくる。
【００４４】
この時、基板ランド部の突起９の側面にはんだが濡れ広がることにより、前記突起９が無い場合に比べて半導体部品１と基板３の間隙を格段に大きくとることができるとともに、高さが低いはんだバンプ１７も確実に基板ランド部の突起９に接するようになる。
【００４５】
はんだバンプ１７と基板ランド部の突起９が接すると、溶融したはんだ７は急激に基板ランド部に濡れ広がり始めて、結果的には図３（ｃ）に示すように、全てのはんだバンプ１６〜１８が基板ランドの開口部６に広がり、確実な接続が得られる。
【００４６】
また、図３（ｃ）に示すように、実装終了後は、はんだ７の中に基板ランド部の突起９が侵入した状態となり、はんだ７の量が少なくてもはんだ７の高さが保持できるため、はんだ７の高さが同じ場合は、基板ランド部の突起９が無い場合に比較して少ないはんだ量で実装できる。
【００４７】
この結果、はんだ量を増大することなく基板３と半導体部品１の間の距離を拡大することができ、信頼性を向上させることができると共に、はんだ量が少ないため、再度はんだが溶融した時のはんだ流出を防止することができるという効果が生じる。
【産業上の利用可能性】
【００４８】
本発明の半導体実装用基板および半導体実装構造は、半導体部品を歩留まり良くはんだ実装でき、さらに、はんだの再溶融にも耐えられる。高信頼性が得られるものであり、小型電子機器用基板および実装構造として有用である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１における半導体部品実装部の断面図
【図２】本発明の実施の形態１における半導体部品実装用基板の工程説明図
【図３】本発明の実施の形態１における半導体部品実装工程説明図
【図４】従来の半導体部品実装部の断面図
【図５】従来の半導体部品実装工程説明図
【図６】従来の半導体部品実装工程説明図
【図７】従来の実装構造の課題を説明するための断面図
【符号の説明】
【００５０】
１半導体部品
２接続用電極
３基板
４電極ランド
５はんだレジスト
６開口部
７はんだ
８ビア電極
９突起
１０絶縁性基板
１１貫通孔
１２ペースト状電極材
１３銅箔
１４平板材
１５平板材
１６、１７、１８はんだバンプ

【特許請求の範囲】
【請求項１】
実装される半導体部品上の接続電極に対応した配置の電極ランドを有する基板であり、前記電極ランド下に前記基板における層間接続用ビア電極が設けられ、このビア電極によって電極ランド表面に突起が形成された半導体実装用基板。
【請求項２】
前記基板上の電極ランドと半導体部品上の接続電極がはんだによって接続された半導体実装構造。
【請求項３】
絶縁性基板に貫通孔を設ける工程と、この貫通孔に絶縁性基板の表面から凸状に出た形状でペースト状電極材料を充填する工程と、この絶縁性基板の両面に金属箔を押圧しながら接着すると共にペースト状電極材料を硬化させる工程からなる半導体実装用基板の製造方法。
【請求項４】
前記絶縁性基板の両面に金属箔を押圧しながら接着する工程において、金属箔を押圧する装置における前記両面の金属箔と接する面の、少なくとも片側が柔軟な部材であることを特徴とする半導体実装用基板の製造方法。

【図１】