半導体素子特性シミュレーション装置およびシミュレーション方法
【課題】半導体素子内部の歪みを直接考慮して、半導体素子の電気的特性のシミュレーションの精度、効率性を改善するシミュレーション装置および方法の提供。
【解決手段】補間フルバンド構造算出ユニット5は、半導体素子中の歪みを応力・歪み入力手段1より入力し、歪みフルバンド構造ライブラリ2と補間フルバンド構造計算手段3により、応力・歪みに基づいた補間を用いて、歪みを直接考慮したフルバンド構造を算出する。補間により効率良く歪みを直接考慮したフルバンド構造を算出することができる。得られたフルバンド構造は電子状態計算手段6で用いられ、素子内部の電子状態が算出される。得られた素子内部の電子状態から、輸送シミュレーション手段7により半導体素子の電気的特性を得る。歪みを直接考慮した電子状態を用いるため、歪みの加わった半導体素子の電気的特性を精度良く計算することができる。
【解決手段】補間フルバンド構造算出ユニット5は、半導体素子中の歪みを応力・歪み入力手段1より入力し、歪みフルバンド構造ライブラリ2と補間フルバンド構造計算手段3により、応力・歪みに基づいた補間を用いて、歪みを直接考慮したフルバンド構造を算出する。補間により効率良く歪みを直接考慮したフルバンド構造を算出することができる。得られたフルバンド構造は電子状態計算手段6で用いられ、素子内部の電子状態が算出される。得られた素子内部の電子状態から、輸送シミュレーション手段7により半導体素子の電気的特性を得る。歪みを直接考慮した電子状態を用いるため、歪みの加わった半導体素子の電気的特性を精度良く計算することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子特性をシミュレーションする装置および方法に関し、特に、歪みの加わった半導体素子の特性を評価するデバイスシミュレーション装置および方法に関する。
【背景技術】
【0002】
近年、半導体素子の微細化に伴い、半導体素子に応力を印加し、歪みを加えることによって素子の電気的特性を向上させる技術が重要になっている。特に、微細な半導体素子では、半導体素子製造工程中に生じる応力の影響が強まるため、半導体素子の開発においては、素子中の歪みが素子特性に及ぼす影響を十分考慮することが必要になっている。
【0003】
一方で、半導体素子の電気的特性をシミュレーションにより予測し、実際に半導体素子を製造する工程を少なくすることが微細な半導体素子の開発では更に重要度を増している。
【0004】
そのため、半導体素子の開発において、半導体素子中の歪みが素子特性に及ぼす影響を考慮して電気的特性を予測することができるデバイスシミュレーション方法が求められている。
【0005】
従来、歪みを考慮したシミュレーション方法として、特許文献1や特許文献2のような回路シミュレーション方法があった。
【0006】
特許文献1では、半導体素子の形状から応力パラメータを定義し、その応力パラメータを用いて回路シミュレータの標準モデルに用いる電気的パラメータを修正することにより、応力の影響を考慮している。
【0007】
特許文献2では、半導体素子集積回路のマスクレイアウトデータから半導体素子の形状を読み取り、実際の電気的特性の測定から、応力に関連する半導体素子の形状値に基づいてパラメータを抽出し、応力の影響を考慮した回路シミュレーションを行っている。
【0008】
しかし、特許文献1、特許文献2の方法は、回路シミュレーション方法であるため、半導体素子中の歪みの影響を直接考慮して新たな半導体素子単体の電気的特性を予見するデバイスシミュレーションを行うことはできない。
【0009】
歪みの影響を精度良く考慮するためには、半導体素子を構成する物質のエネルギーフルバンド構造を、歪みを直接考慮して計算する必要がある。
【0010】
エネルギーフルバンド構造とは、電子状態を示す波数に対する、電子の固有エネルギーの分散関係であり、エネルギーフルバンド構造には有効質量やバンドギャップ、散乱確率などの物質の輸送特性を決める重要なパラメータが含まれている。
【0011】
そのため、歪みを考慮したフルバンド構造を用いることにより、歪みによる半導体素子の電気的特性への影響を考慮することが可能となる。
【0012】
エネルギーフルバンド構造を用い、歪みを直接考慮したデバイスシミュレーションとしては、非特許文献1や非特許文献2のような歪みを考慮した経験的擬ポテンシャル法によるフルバンドモンテカルロシミュレーションがあった。
【0013】
しかし、非特許文献1の方法では、半導体素子中において単一の歪みのみしか扱うことができず、半導体素子中で変化する複雑な歪みの影響を考慮することが不可能である。
【0014】
また、考慮する歪みに対して毎回フルバンド構造を計算する必要があり、極めて長い計算時間を要する方法であった。
【0015】
非特許文献2では、SiGe上の歪みSiを想定し、SiGeのGe混合率に応じたフルバンド構造を用いてモンテカルロシミュレーションを行っているが、この方法では、単純な等方的引っ張り歪みのみしか取り扱えず、しかも、間接的にしか取り扱うことができない。
【0016】
また、SiGeのGe混合率についてフルバンド構造の補間が行われていたが、この方法では、1種類の歪みの強さを引っ張り歪みの範囲内でしか変化させることができない。
【0017】
このように、非特許文献2の方法では、半導体素子の複雑な歪みを直接取り扱うことができなかった。
【0018】
また、応力や歪みは、一般的に、6つの要素を持つテンソルにより表されるため、全ての要素をパラメータとして、補間を行うことは、計算量の観点から困難であった。
【0019】
以上のように、従来の方法では、半導体素子中で変化する複雑な歪みの影響や、異なる歪みを持つ半導体素子の電気的特性を高速かつ精度よくシミュレーションすることができなかった。
【0020】
【特許文献1】特開2003−264242号公報
【特許文献2】特開2004−86546号公報
【非特許文献1】G. Karlowatz, E. Ungersboeck, W. Wessner, and H. Kosina, “Full-Band Monte Carlo Analysis of Electron Transport in Arbitrarily Strained Silicon”, proc. SISPAD 2006.
【非特許文献2】X-F. Fan, X. Wang, B. Winstead, L. F. Register, U. Ravaioli, and S. K. Banerjee, “MC Simulation of Strained-Si MOSFET with Full-Band Structure and Quantum Correction”, IEEE Trans. Electron. device. 51, 962 (2004).
【発明の開示】
【発明が解決しようとする課題】
【0021】
従来の手法は下記記載の問題を有している。
【0022】
第1の問題点は、半導体素子中の複雑な歪みを直接考慮して、半導体素子の電気的特性を予測するデバイスシミュレーションが行えない、ということである。
【0023】
特許文献1および特許文献2に記載された方法は、回路シミュレーション方法であり、半導体素子中の歪みを直接考慮したデバイスシミュレーションを行うことができない。
【0024】
また、非特許文献2に記載された方法では、歪みを考慮したフルバンド構造を用いることにより、半導体素子のデバイスシミュレーションが可能であったが、歪みは、間接的に取り入れられており、更に、単純な1種類の歪みのみしか取り扱うことができなかった。
【0025】
第2の問題点は、半導体素子ごとに異なる歪みや半導体素子中で変化する複雑な歪みを考慮することが、計算時間の観点から実用上不可能である、ということである。
【0026】
非特許文献1に記載された方法では、任意の歪みを直接考慮したシミュレーションが可能であるが、単一の歪みしか考慮することができず、半導体素子中で変化する歪みの影響を考慮することが不可能であった。また、異なる歪みを持つ半導体素子のシミュレーションをするためには、毎回フルバンド構造を計算する必要があり、計算時間が非常に長く掛かってしまう。
【0027】
第3の問題点は、応力または歪みテンソルの全要素をパラメータとした補間が、計算量の観点から困難である、ということである。
【0028】
本発明は、半導体素子の電気的特性をシミュレーションする装置、方法であって、半導体素子の複雑な歪みを直接考慮することを可能とし、精度を向上し、実行速度の高速化を図る、デバイスシミュレーション装置および方法を提供することを目的とする。
【0029】
本発明は、歪みフルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる、デバイスシミュレーション装置および方法を提供することを目的とする。
【課題を解決するための手段】
【0030】
本願で開示される発明は、前記した課題を解決するため概略以下の構成とされる。
【0031】
本発明に係る補間フルバンド構造算出ユニットは、半導体素子内部の応力または歪み分布を入力する応力・歪み入力手段と、前記半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置に記憶したフルバンド構造ライブラリと、前記応力・歪み入力手段から得られる前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を、補間により算出する、補間フルバンド構造計算手段と、を備えている。
【0032】
本発明において、前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する。
【0033】
本発明において、前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する。
【0034】
本発明において、前記応力・歪み入力手段から入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する手段を備え、前記補間フルバンド構造計算手段は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する。
【0035】
本発明に係る装置は、半導体素子の電気的特性をシミュレーションするデバイスシミュレーション装置であって、前記補間フルバンド構造算出ユニットを備え、
前記補間フルバンド構造を用いて半導体素子中の電子状態を計算する電子状態計算手段と、
前記電子状態計算手段から得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段と、
を有し、前記半導体素子の電気的特性を計算することを特徴とする。
【0036】
本発明に係る装置において、前記電子状態計算手段において、
前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する。
【0037】
本発明に係る方法は、半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持し、
半導体素子内部の応力または歪み分布を入力し、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造を計算する計算工程を含む。本発明においては、入力した応力・歪みに基づいたフルバンド構造情報を持つ前記フルバンド構造ライブラリを用いて、補間でフルバンド構造を算出するため、半導体素子内部の歪みフルバンド構造を高精度、高速に算出することが可能となる。
【0038】
また、本発明の歪みフルバンド補間方法は、前記フルバンド構造ライブラリに、一軸性応力の応力値σ、方位角φ、極角θに基づいたフルバンド構造情報を有し、半導体素子中の一軸性応力に対するフルバンド構造を(σ、φ、θ)の3つのパラメータに基づいた補間により算出することを特徴とする。一般的に、一軸性応力は6つの要素を持つ応力・歪みテンソルにより表され、6つのパラメータに基づいた補間には多数のフルバンド構造情報が必要であるが、(σ、φ、θ)の3つのパラメータに基づいた補間を行うことにより、少ないフルバンド構造情報による補間が可能である。
【0039】
また、本発明の歪みフルバンド補間方法は、前記フルバンド構造ライブラリに、半導体素子中の結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、前記結晶面内の応力に対するフルバンド構造を前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する。
【0040】
本発明においては、面内座標系を基準とした応力テンソルに基づいて補間を行うことにより、通常の(001)面内座標系では応力・歪みテンソルの6要素に基づいた補間が必要な面内応力に対する歪みフルバンド構造を、より少ないフルバンド構造情報によって補間することが可能である。
【0041】
また、本発明の歪みフルバンド補間方法は、前記応力・歪み入力手段から入力された半導体素子の応力・歪みテンソル分布の空間微分値に基づいて応力・歪み代表メッシュ点を設定し、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、半導体素子中のメッシュ点と前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出することを特徴とする。
【0042】
本発明においては、半導体素子中の代表点における歪みフルバンド構造を用いて空間的関係に基づいて補間を行うため、複雑な応力・歪みによる歪みフルバンド構造を、空間ベクトル要素(3要素以下)をパラメータとした補間により算出することができ、少ないフルバンド構造情報により補間を実行することができる。
【0043】
本発明に係るプログラムは、半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持するコンピュータに、半導体素子内部の応力または歪み分布を入力する処理と、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造を計算する処理と、を実行させるプログラムよりなる。
【0044】
また、本発明のデバイスシミュレーション装置は、複数の応力または歪み状態におけるフルバンド構造を用いて補間フルバンド構造を補間により算出する補間フルバンド構造算出ユニットと、前記補間フルバンド構造算出ユニットにより算出される補間フルバンド構造を用いて半導体素子中の電子状態を計算する電子状態計算手段と、前記電子状態計算手段から得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段を有し、半導体素子の電気的特性を計算することを特徴とする。前記補間フルバンド構造算出ユニットにより、高速にフルバンド構造を算出することができる。
【0045】
また、本発明においては、前記電子状態計算手段により前記半導体素子内部の電子状態に歪みを考慮したフルバンド構造を反映することができ、前記輸送シミュレーション手段により精度良く前記半導体素子の電気的特性をシミュレーションすることが可能となる。
【0046】
また、本発明のデバイスシミュレーション装置は、前述の電子状態計算手段において、補間フルバンド構造を用いて波動方程式を解き、半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて半導体素子の電気的特性を計算することを特徴とする。前記量子電子状態計算手段において、波動方程式を直接解くことにより、半導体素子内部の量子力学的効果を正確に取り入れることが可能となる。
【発明の効果】
【0047】
本発明の効果は、半導体素子内部の任意に変化する複雑な歪みを直接考慮して、半導体素子の電気的特性を、精度良くシミュレーションすることができる、ということである。その理由は、本発明においては、半導体素子内部の複雑な歪みを直接考慮したフルバンド構造を計算することにより、歪みの影響を直接考慮して半導体素子内部の電子状態を算出し、輸送シミュレーションを行うためである。
【0048】
また、本発明によれば、半導体素子内部の歪みを直接考慮して、実用的な計算時間内にシミュレーションが可能である。その理由は、本発明においては、半導体素子内部の歪み分布に対応するフルバンド構造を、応力または歪みに基づいたフルバンド構造情報により補間して高速に算出するためである。
【0049】
さらに、本発明によれば、歪みフルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる。その理由は、本発明においては、応力または歪みテンソルの全要素に対する補間を行わず、一軸性応力による歪みについては一軸性応力の方向および応力値に基づいた補間を、結晶面内応力による歪みついては当該結晶面内の一部の応力テンソル要素に基づいた補間を行い、より一般的な任意の応力または歪みについては半導体素子内部の応力・歪み代表メッシュ点におけるフルバンド構造を用いて空間的関係に基づき補間を行うためである。
【発明を実施するための最良の形態】
【0050】
<第1の実施の形態>
図1は、本発明の第1の実施の形態であるシミュレーション装置の構成を示す図である。図1を参照すると、本実施の形態のシミュレーション装置は、応力・歪み入力手段1、歪みフルバンド構造ライブラリ2、補間フルバンド構造計算手段3を備えた補間フルバンド構造算出ユニット5と、歪みフルバンド構造計算手段4と、電子状態計算手段6と、輸送シミュレーション手段7と、を備えている。なお、図1において、歪みフルバンド構造計算手段4は、歪みフルバンド構造ライブラリ2を構築するために用いるため、既に構築済みの歪みフルバンド構造ライブラリ2を用いる場合は不要である。
【0051】
図2は、図1に示した本実施形態のシミュレーション装置の実行手順を示す図である。
【0052】
ステップS1において、代表的な応力または歪みにおける歪みフルバンド構造を歪みフルバンド構造計算手段4において計算し、その結果を、歪みフルバンド構造ライブラリ2に格納する。ここで、既に歪みフルバンド構造ライブラリ2が構築済みである場合は、ステップS1は省略することが可能である。
【0053】
フルバンド構造とは波数要素(kx,ky,kz)に対するエネルギー固有値であり、例えば第1ブリルアンゾーンを網羅するため、波数範囲
−2π/a≦kx,ky,kz≦2π/a(a:格子定数)
をそれぞれ100等分した場合、フルバンド構造は合計101×101×101=1030301点のエネルギー固有値を含む。歪みフルバンド構造ライブラリ2には、代表的な歪み状態におけるフルバンド構造がそれぞれ格納されており、以下、歪みフルバンド構造ライブラリ2が構築済みであるとして話を進める。
【0054】
ステップS2において、半導体素子内部の計算領域をメッシュ分割し、応力・歪み入力手段1から入力された応力・歪み情報を元にメッシュ点上の応力または歪み状態を決定する。
【0055】
応力・歪み情報は応力シミュレーションや実測による結果でも、利用者が想定した応力・歪み状態でも良い。ここで、メッシュ点上の応力および歪みはテンソルで与えられ、互いに弾性定数テンソルにより一対一に対応している。応力テンソルが入力された場合は、歪みテンソルに変換して入力する。
【0056】
ステップS3では、メッシュ点上の応力・歪みに対するフルバンド構造を、補間フルバンド構造計算手段3より補間して算出する。この際、歪みフルバンド構造ライブラリ2に格納された歪みフルバンド構造を用いて補間が行われる。補間は、歪みフルバンド構造ライブラリ2に格納された歪みフルバンド構造の固有エネルギー値を、全ての波数要素(kx,ky,kz)に対して、代表応力に対するスプライン補間をそれぞれ施すことにより完了する。フルバンド構造が合計101×101×101=1030301点の波数要素(kx,ky,kz)に対するエネルギー固有値を含む場合、フルバンド構造の直接計算には十数時間かかるが、補間計算は1回あたり十数秒程度であり、補間により計算時間の大幅な短縮を図ることができる。
【0057】
上記のようにして算出した補間フルバンド構造に含まれる波数要素点よりも、より細かい波数要素点におけるフルバンド構造情報が必要な場合には、補間フルバンド構造の波数(kx,ky,kz)に対して更に3次元のスプライン補間を行い、必要なフルバンド構造情報を得る。
【0058】
ステップS4では、ステップS3で得られた補間フルバンド構造に基づき、メッシュ点上の電子状態を計算する。フルバンド構造自身がバルク状態の電子状態情報を含んでおり、フルバンド構造を用いて半導体素子中の量子電子状態を求めることも、フルバンド構造から有効質量などの電子状態を表すパラメータを抽出することもできる。
【0059】
最後に、ステップS5において、ステップS4で得られた電子状態を用いて半導体素子の電気的特性を得る。フルバンド構造を直接用いることが出来る輸送シミュレーション方法としては、例えばフルバンドモンテカルロシミュレーションがある。ここで、メッシュ点上のフルバンド構造から有効質量などのパラメータを電子状態として抽出し、フルバンド構造を間接的に用いた輸送シミュレーションを行うことも可能である。
【0060】
フルバンドモンテカルロシミュレーションは、フルバンド構造内でキャリアを半導体素子内部の電界により加速させる方法である。フルバンド構造の波数空間内の波数状態から実空間における速度状態が得られる。
【0061】
得られた速度状態に応じて、時間とともにキャリアの半導体内部での実空間位置が変化し、最終的に電流値やキャリア密度分布が得られる。
【0062】
キャリアの実空間位置が変化する度に歪みフルバンド構造を変化させれば、半導体素子中で変化する歪み分布を反映することも可能である。この際、補間フルバンド構造を用いることにより、現実的な計算時間でシミュレーションを実行することができる。
【0063】
また、メッシュ点上の補間フルバンド構造を実空間に対して更に補間して、キャリアの実空間位置をメッシュ点よりも細かく取ることができる。
【0064】
以上の様にして得られたキャリア密度分布や電流値には、歪みによる電子状態の変化の影響がフルバンド構造を通して正確に取り入れられている。
【0065】
このように、本発明の第1の実施の形態では、歪みフルバンド構造ライブラリを用いることにより、補間によって高速かつ精度良く、歪みの加わった半導体素子の電気的特性をシミュレーションすることが可能である。
【0066】
<第2の実施の形態>
本発明の第2の実施の形態として、半導体素子内部の一軸性応力による歪みを取り扱う方法を説明する。本発明の第2の実施の形態におけるシミュレーション装置の構成および実行手順は、前記第1の実施の形態と同様であるため、省略する。
【0067】
前記第1の実施の形態では、歪みフルバンド構造ライブラリ2が構築済みであるとしたが、本実施形態では、一軸性応力による歪み状態に対する歪みフルバンド構造ライブラリ2を構築する。
【0068】
以下、歪みフルバンド構造ライブラリの構築方法と利用方法について説明する。
【0069】
歪みフルバンド構造計算手段4で用いられるフルバンド構造計算方法として、経験的擬ポテンシャル法を用いた方法を例として説明する。
【0070】
図3は、経験的擬ポテンシャル法により計算した、歪みが無い場合のSiのフルバンド構造(エネルギーの分散関係)を示した図である。
【0071】
フルバンド構造は、電子の波数状態(kx,ky,kz)に対するエネルギー固有値E(kx,ky,kz)により表され、図3では、対称性の高い波数状態と、その間の波数状態における固有エネルギーの分散関係をプロットしている。
【0072】
図4は、図3の価電子帯の最大エネルギーおよび伝導帯の最低エネルギー付近のエネルギー分散関係を示した図である。
【0073】
図4において、
実線は歪みが無い場合、
点線は<100>結晶軸方向に500MPaの圧縮応力を加えた場合、
破線は<100>結晶軸方向に500MPaの引っ張り応力を加えた場合
のエネルギー分散関係である。図4(a)が価電子帯、図4(b)が伝導帯を示している。
【0074】
応力テンソルは、Siの場合、対称性から(σxx,σyy,σzz,σxy,σyz,σzx)の6要素で表すことができる。
【0075】
<100>方向応力の場合、σxxのみ非零で、残りの要素はσyy=σzz=σxy=σyz=σzx=0である。
【0076】
歪みも同様に、(exx,eyy,ezz,exy,eyz,ezx)の6要素からなるテンソルで表され、フックの法則(Hooke’s law)により、応力テンソルから一意に決まる。
【0077】
例えばSiの場合、
応力テンソル(500, 0, 0, 0, 0, 0)[MPa]
に対応する歪みテンソルは、
(0.38, −0.107, −0.107, 0, 0, 0)[%]
である。
【0078】
歪みテンソルにより、実空間ベクトル(x,y,z)は、歪んだ実空間ベクトル(x’,y’,z’)となる。ただし、
x’=(1+exx)×x+exy×y+ezx×z;
y’=exy×x+(1+eyy)×y+eyz×z;
z’=ezx×x+eyz×y+(1+ezz)×z
【0079】
図4(a)に示すように、価電子帯では応力が加わると、バンドの縮退が解けるとともに、バンドの曲率も変化する。引っ張り応力印加時の結果は示していないが、同様にバンドの縮退が解ける。
【0080】
また、伝導帯では結晶軸方向<100>、<010>、<001>方向にそれぞれ2つの等価な伝導帯バレーが存在し、歪みが無い場合には6重に縮退している。
【0081】
図4(b)では、価電子帯の<100>方向のバレー(左図)、<010>および<001>方向のバレー(右図)を示しているが、<100>方向に応力が加わった場合、縮退が解け、<100>方向のバレーと、<010>および<001>方向のバレーとに分裂する。
【0082】
<100>方向を輸送方向とした時、電子の輸送方向の有効質量は、<100>バレーでは重く、<010>、<001>バレーでは軽いため、<100>バレーのエネルギーが上がり、<100>バレーの占有率の下がる引っ張り歪みで半導体素子の電流・移動度が上昇する。
【0083】
このように、フルバンド構造を取り入れることにより、歪みによる影響を直接取り入れることができる。
【0084】
次に、p型MOSFETを例として、半導体素子内部の一軸性応力を取り扱う方法について説明する。
【0085】
図5に示すように、p型MOSFETのソース・ドレイン方向をx方向、ゲート幅方向をy方向、ゲート閉じ込め方向をz方向とする。
【0086】
本実施形態では、一軸性応力を取り扱う場合、歪みフルバンド構造ライブラリ2に格納する代表的な応力・歪みフルバンド構造は、一軸性応力を、図6のように、応力値σ、方位角φ、極角θにより(σ,φ,θ)で表し、各パラメータの組み合わせに対応するフルバンド構造とする。
【0087】
一般的には、応力テンソル(σxx,σyy,σzz,σxy,σyz,σzx)の6パラメータの組み合わせを考える必要があるが、この場合、(σ,φ,θ)の3パラメータの組み合わせを考えれば良い。
【0088】
例えば、各パラメータについて5つの代表値を考える場合、前者では、15625通り(5の6乗)の組み合わせが必要であるが、後者では、125通り(5の3乗)の組み合わせを考えるだけで良く、フルバンド構造ライブラリに格納するフルバンド構造情報の数を大幅に減らすことが可能となる。
【0089】
また、結晶の対称性から、2つの偏角φ、θについては、0°≦φ≦45°,45°≦θ≦90°の範囲で考えればよく、対称性を考えない場合の32分の1の要素で済む。
【0090】
フルバンド構造の直接計算には、長い計算時間がかかるため、フルバンド構造ライブラリはできるだけ少ないフルバンド構造情報により構成する方が良い。
【0091】
図7は、上記の方法を用いて、補間フルバンド構造を算出する手順を示す流れ図である。
【0092】
ステップS11において、ある波数点における固有エネルギーを、応力値σに対して補間し、所望の応力値を持つ補間エネルギー値として、代表偏角θ,φごとに算出する。
【0093】
次に、ステップS12において、偏角θに対する補間を行い、ステップS13において偏角φに対する固有エネルギーの補間を行う。
【0094】
以上の手順を必要な波数点に対して繰り返し行うことにより、補間フルバンド構造を算出する。
【0095】
図8は、ステップS11が終了した段階での、波数(kx,ky,kz)=(0,0,0)、(0.05,0,0)、(0.1,0,0)[2π/a](a:格子定数)における価電子帯のヘビーホールバンドに対応するエネルギー固有値を、応力値に対してプロットした図である。偏角φは0°、θは90°である。
【0096】
図8において、実線は、応力値−1000MPa、−600MPa、−200MPa、200MPa、600MPa、1000MPaの6点の代表値を用いて、3次のスプライン補間により算出した補間エネルギーであり、黒点が、別途直接計算により求めたエネルギー点である。
【0097】
図8に示すように、数点による補間によっても、エネルギー誤差は数meV程度に収まっている。
【0098】
ここで、応力値の補間方法として3次のスプライン補間を用いたが、任意の補間方法を用いることが可能である。
【0099】
図8に示すような補間エネルギーを、θ=90°において、代表偏角φ=0°、11.25°、22.5°、37.75°、45°の5点に対して算出し、偏角φに対して3次のスプライン補間を施した結果が、図9の実線である。図9において、図8と同様、別途直接計算したエネルギー点を黒点で示している。
【0100】
θ=90°の場合には、図9の補間エネルギーを用いて、所望のφに対する固有エネルギーを決定する。
【0101】
θに対する補間が必要な場合には、θの代表値に対して同様の操作を行った上で、θに対する補間を行えばよい。例えばθ=45°、56.25°、67.5°、78.75°、90°の5点に対して所望のσ、φに対する固有エネルギーを算出し、その後、θに対する補間により所望の応力に対する固有エネルギーを算出する。
【0102】
以上の操作を必要な波数要素に対して繰り返すことで、補間フルバンド構造が得られる。
【0103】
得られた補間フルバンド構造を、そのまま、図5のメッシュ点の電子状態として用いることができるが、ここでは、補間フルバンド構造に、ゲート電界による閉じ込めの量子力学的効果を取り入れて、メッシュ点上の量子電子状態を計算する。
【0104】
図5のy方向について素子が均質であるとし、電気的ポテンシャルをV(x,z)で表す。このとき、ゲート閉じ込めの量子効果を取り入れたフルバンド構造は、
[E(kx,ky,kz)δkz,kz’+ <kz’|V(x,z)|kz>]
(ただし、δkz,kz’はクロネッカーのデルタ、<kz’|は状態ベクトル(ブラベクトル)、|kz>は状態ベクトル(ケットベクトル)である)
を行列要素に持つ擬ポテンシャルハミルトニアンによって表される波動方程式を解いて得られる、量子化エネルギー固有値E2d(kx,ky;x)である。
【0105】
この場合、メッシュ点上の電子状態は、z方向について量子化された量子電子状態として取り扱われる。
【0106】
このようにして得られたメッシュ点上の量子フルバンド構造(量子電子状態)を輸送シミュレーションに用いて、半導体素子の電気的特性を算出する。
【0107】
フルバンド構造を直接用いることが出来る輸送シミュレーション方法として、フルバンドモンテカルロシミュレーションを行う。
【0108】
キャリアの加速に用いる電界は、量子フルバンド構造の空間微分であり、本実施例では前述の量子化エネルギー固有値のxに対する偏微分
δE2d(kx,ky;x)/δx
により定義する。
【0109】
メッシュ点上のキャリア数から半導体素子内のキャリア密度分布が得られ、キャリア密度分布と半導体素子の不純物密度分布を用いてポアソン方程式を解くことにより、半導体素子内部の新たな電気的ポテンシャル分布が得られる。
【0110】
新たな電気的ポテンシャルを用いて輸送シミュレーションを行い、得られた新たなキャリア密度分布から更に新たな電気的ポテンシャルを得る。
【0111】
以上の作業を繰り返すことにより、最終的な電気的ポテンシャル分布およびキャリア密度分布を自己無撞着的に求める。
【0112】
半導体素子の電流値はソースから流入し、ドレインに達した正味のキャリア数から計算する。
【0113】
図10は、ゲート長30nmのp型MOSFETの電流値を、チャネル方向応力に対して示した図である。図10から、電流値の応力値に対する応答が分かる。
【0114】
図10の黒点は直接計算したフルバンド構造を用いて電流値をシミュレーションした結果であり、白点は補間フルバンド構造を用いて計算した場合の結果である。
【0115】
補間フルバンドを用いた場合、フルバンド構造計算を省略することが可能であり、計算時間を大幅に削減することができる。
【0116】
このように、補間フルバンド構造を用いて応力に対する応答を高速かつより細かく計算することが可能である。
【0117】
さらに、応力シミュレーションにより半導体素子の各メッシュ点上の応力を計算し、メッシュ点ごとに補間フルバンド構造を計算することにより、素子内部で応力の方向、大きさが変化する半導体素子の電気的特性を計算することも可能である。
【0118】
また、価電子帯のフルバンド構造に対して同様の操作を行えば、n型MOSFETの電流値も計算することが可能である。
【0119】
このように、本発明の第2の実施の形態は、半導体素子内部の一軸性応力による歪みフルバンド構造を、一軸性応力の応力値と方向に基づいた歪みフルバンド構造ライブラリを用いて、補間により効率的に計算し、半導体素子の電気的特性をシミュレーションする。このため、現実的なシミュレーション時間内に歪みの影響を精度良く取り入れることができる。
【0120】
<第3の実施の形態>
本発明の第3の実施の形態として、ある結晶面内の応力を取り扱う方法について説明する。本発明の第3の実施形態におけるシミュレーション装置の構成および実行手順は、前記第2の実施の形態と同様である。
【0121】
本実施の形態が、前記第2の実施の形態と異なる点は、歪みフルバンド構造ライブラリ2が、結晶面内の座標系を基準とした応力テンソルに基づいて構成されている点である。
【0122】
Si(001)面内応力を例にとって説明する。複数の1軸性応力が印加している場合、応力は1軸性応力の重ね合わせにより応力テンソル(σxx,σyy,σzz,σxy,σyz,σzx)によって表される。
【0123】
(001)面内応力の場合、応力テンソルのうち、σxx、σyy、σxyの3つのパラメータが変化し、残りの3つのパラメータは変化しないことを利用して、図11のようなσxx、σyy、σxyの3次元空間内の代表点におけるフルバンド構造情報によるフルバンド構造ライブラリを用いる。変化するパラメータを3パラメータに限定することにより、フルバンド構造ライブラリに格納するフルバンド構造情報数を減らすことが可能となる。
【0124】
例えば、σxx、σyy、σxyをそれぞれ5種類の応力値±1000MPa、±500MPa、0MPaで組み合わせたフルバンド構造ライブラリ(σzz、σyz、σzxは0MPaで固定)を用い、3次の3次元スプライン補間により、補間フルバンド構造を算出する。
【0125】
図12は、応力テンソル(σxx,σyy,σzz,σxy,σyz,σzx)=(−750, 250, 0, 125, 0, 0)[MPa]の場合の、波数原点から<100>方向および<110>方向へのヘビーホールバンドのエネルギー分散関係(バンド構造)を示した図である。
【0126】
図12の左図が補間により算出したバンド構造、右図が直接計算したバンド構造である。このように、補間バンド構造と直接計算バンド構造とはほぼ一致している。両者の差は数meV程度の範囲に収まっており、任意の面内応力について補間が可能である。
【0127】
本実施形態では、σxx、σyy、σxyについて、それぞれ5つの代表応力値を用いて補間を行っているが、計算精度に応じて、代表応力値の個数は変えることができ、補間方法は、3重一次近似など他の補間方法でも良い。
【0128】
また、σzz,σyz,σzxは固定値であればよく、0である必要は無い。
【0129】
同一平面内の応力であれば、その面内では3つの応力パラメータで表現可能であり、面内座標系の応力テンソルを回転の行列変換を用いることにより、通常の(001)座標における応力テンソルに変換することが可能である。
【0130】
例えば、(111)面内座標として、x’=(−1, 1, 0)、y’=(1, −1, 2)、z’=(1, 1, 1)方向をとると、(111)面内座標の応力テンソル
(σx’,σy’,σz’,σxy’,σyz’,σzx’) = (σx’,σy’, 0,σxy’,0, 0)
は、通常の(001)座標における応力テンソルでは、
(σx’/2+σy’/6+0.47σxy’,
σx’/2+σy’/6+0.47σxy’,
2σy’/3−0.94σxy’,
−σx’/2+σy’/6+0.47σxy’,
−σy’/3−0.24σxy’,
−σy’/3−0.24σxy’)
で表される。
【0131】
ここで、(001)座標とは、x=(1,0,0)、y=(0,1,0)、z=(0,0,1)なる基本ベクトルによる座標系であり、この場合、通常の(001)座標における応力テンソルに基づいて補間しようとすれば、6つの応力パラメータを組み合わせフルバンド構造ライブラリが必要である。
【0132】
一方、本実施の形態においては、面内座標の3つの面内応力パラメータに基づいてフルバンド構造ライブラリを構築することで、(001)面内応力と同様に、補間フルバンド構造を算出することが可能であり、フルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる。
【0133】
また、結晶の対称性を用いて、例えば(001)面内応力のフルバンド構造を回転させ、(010)面内応力のフルバンド構造として用いることも可能である。
【0134】
本発明の第3の実施の形態において、補間フルバンド構造を用いて半導体素子の電気的特性をシミュレーションする方法は、前記第2の実施の形態と同様である。よって、その説明は省略する。
【0135】
このように、本発明の第3の実施の形態によれば、ある面内における任意の応力に対する歪みフルバンド構造を補間により算出できる。
【0136】
<第4の実施の形態>
本発明の第4の実施の形態の特徴は、半導体素子内部の歪みフルバンド構造を代表メッシュ点でのフルバンド構造を空間的に補間することによって、あらゆる応力または歪みを考慮できる点にある。
【0137】
図13は、本発明の第4の実施の形態のシミュレーション装置の構成を示す図である。本実施の形態が、前記第1の実施の形態と異なる点は、補間フルバンド構造算出ユニット16が、応力・歪み代表点抽出手段12と歪みフルバンド構造計算手段13を備えており、応力・歪み代表点抽出手段12が応力・歪み分布入力手段11および補間フルバンド構造計算手段15、および歪みフルバンド構造計算手段13と結びついている点である。
【0138】
図14は、本発明の第4の実施の形態のシミュレーション手順を示す流れ図である。
【0139】
まず、ステップS21において、半導体素子内部の領域を、図15のようにメッシュ分割し、応力シミュレータまたは実測によりメッシュ点上の応力または歪み分布を決定して、応力・歪み入力手段11により入力する。
【0140】
次に、ステップS22において、応力・歪み代表点抽出手段12により素子内部の特徴的な応力・歪みを持つメッシュ点を応力・歪み代表メッシュ点として抽出する。
【0141】
その後、ステップS23において、歪みフルバンド構造計算手段13を用いて、応力・歪み代表メッシュ点における歪みフルバンド構造を計算し、歪みフルバンド構造ライブラリ14を構築する。
【0142】
ステップS24においては、補間フルバンド構造計算手段15を用いて、応力・歪み代表メッシュ点以外の補間メッシュ点上のフルバンド構造を応力・歪み代表メッシュ点との空間的関係から補間して算出する。
【0143】
そして、ステップS25において電子状態計算手段17で補間フルバンド構造からメッシュ点上の電子状態を計算し、ステップS26において得られた電子状態を用いて輸送シミュレーション手段18で半導体素子の電気的特性を計算する。
【0144】
ステップS22における応力・歪み代表メッシュ点は、ステップS21で得られた半導体内部のメッシュ点上の応力テンソルの各要素の空間微分に基づいて抽出する。
【0145】
図15のように、計算領域をx方向、z方向の2次元領域とした場合、まず、計算領域の角にあたる点と、ゲート中央の点を応力・歪み代表メッシュ点の第1代表メッシュ点(○)とする。
【0146】
次に、第1代表メッシュ点からx方向にメッシュ点を走査し、応力テンソルの各要素σij(i,j =x,y,z)の空間微分δσij/δxの絶対値が100 MPa/nm以上となるような、急激に応力・歪みが変化する点を第2代表メッシュ点(△)として応力・歪み代表メッシュ点に加える。
【0147】
同様に、第1代表メッシュ点からz方向に走査し、δσij/δzの絶対値が大きい点を探索し、第3代表メッシュ点(逆三角▽)として応力・歪み代表メッシュ点に加える。
【0148】
続いて、第2代表メッシュ点からz方向にメッシュ点を走査し、δσij/δzの絶対値が大きい点を第4代表メッシュ点(□)とし、第3代表メッシュ点からx方向にメッシュ点を走査してδσij/δxの絶対値が大きい点を第5代表メッシュ点(◇)として、応力・歪み代表メッシュ点に加える。
【0149】
応力・歪み代表メッシュ点において歪みフルバンド構造を計算し歪みフルバンド構造ライブラリを構成するが、応力テンソルがあまり変わらない(例えば応力テンソルの各要素の差の絶対値の最大値が100MPa以下かつ絶対値の総和が300MPa以下)代表メッシュ点では同一の歪みフルバンド構造を流用することにより、計算時間の短縮が図れる。ここでは応力テンソルに基づいて応力・歪み代表メッシュ点を抽出しているが、歪みテンソルに基づいても同様に抽出することができる。
【0150】
応力・歪み代表メッシュ点以外の補間メッシュ点上の補間フルバンド構造は、歪みフルバンド構造ライブラリを用いて、双一次補間により算出する。
【0151】
計算領域内のメッシュ点上のフルバンド構造が得られた後は、前記第1の実施の形態と同様に半導体素子の電気的特性をシミュレーションすればよい。
【0152】
このように、本発明の第4の実施の形態では、半導体素子中の歪みと直接関連する歪みフルバンド構造情報を用いて、補間フルバンド構造を算出するため、任意の応力・歪み分布を持つ半導体素子の電気的特性をシミュレーションすることができる。
【0153】
なお、上記実施形態では、Siのフルバンド構造(歪みフルバンド構造)とデバイスシミュレーションについて説明したが、本発明は、他の物質の歪みフルバンド構造情報についても同様にして適用可能であることは勿論である。以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【0154】
【図1】本発明の第1の実施の形態の構成を示す図である。
【図2】本発明の第1の実施の形態のシミュレーション手順を示す流れ図である。
【図3】Siのフルバンド構造を示す図である。
【図4】<100>結晶軸方向に応力が加わった場合と応力の加わっていない場合のバンド構造を比較した図である。(a)は価電子帯、(b)は伝導帯を示す図である。
【図5】シミュレーション対象となる半導体素子の概略図である。
【図6】一軸性応力の例を示す図である。
【図7】本発明の第2の実施の形態における、補間フルバンド構造を算出する補間手順を示す流れ図である。
【図8】本発明の第2の実施の形態による一軸性応力の応力値に対する補間結果と、直接計算結果とを比較した図である。
【図9】本発明の第2の実施の形態による一軸性応力の1つの偏角に対する補間結果と直接計算結果とを比較した図である。
【図10】本発明の第2の実施の形態による、電流値の一軸性応力に対する応答を示す図である。
【図11】本発明の第3の実施の形態における、(001)面内応力に対する歪みフルバンド構造ライブラリに格納する代表応力点を示す図である。
【図12】本発明の第3の実施の形態による(001)面内応力に対する補間フルバンド構造と直接計算によるフルバンド構造とを比較した図である。
【図13】本発明の第4の実施の形態の構成を示す図である。
【図14】本発明の第4の実施の形態のシミュレーション手順を示す流れ図である。
【図15】歪み代表メッシュ点を示す図である。
【符号の説明】
【0155】
1 応力・歪み情報入力手段
2 歪みフルバンド構造ライブラリ
3 補間フルバンド構造計算手段
4 歪みフルバンド構造計算手段
5 補間フルバンド構造算出ユニット
6 電子状態計算手段
7 輸送シミュレーション手段
11 応力・歪み分布入力手段
12 応力・歪み代表点抽出手段
13 歪みフルバンド構造計算手段
14 歪みフルバンド構造ライブラリ
15 補間フルバンド構造計算手段
16 補間フルバンド構造算出ユニット
17 電子状態計算手段
18 輸送シミュレーション手段
【技術分野】
【0001】
本発明は、半導体素子特性をシミュレーションする装置および方法に関し、特に、歪みの加わった半導体素子の特性を評価するデバイスシミュレーション装置および方法に関する。
【背景技術】
【0002】
近年、半導体素子の微細化に伴い、半導体素子に応力を印加し、歪みを加えることによって素子の電気的特性を向上させる技術が重要になっている。特に、微細な半導体素子では、半導体素子製造工程中に生じる応力の影響が強まるため、半導体素子の開発においては、素子中の歪みが素子特性に及ぼす影響を十分考慮することが必要になっている。
【0003】
一方で、半導体素子の電気的特性をシミュレーションにより予測し、実際に半導体素子を製造する工程を少なくすることが微細な半導体素子の開発では更に重要度を増している。
【0004】
そのため、半導体素子の開発において、半導体素子中の歪みが素子特性に及ぼす影響を考慮して電気的特性を予測することができるデバイスシミュレーション方法が求められている。
【0005】
従来、歪みを考慮したシミュレーション方法として、特許文献1や特許文献2のような回路シミュレーション方法があった。
【0006】
特許文献1では、半導体素子の形状から応力パラメータを定義し、その応力パラメータを用いて回路シミュレータの標準モデルに用いる電気的パラメータを修正することにより、応力の影響を考慮している。
【0007】
特許文献2では、半導体素子集積回路のマスクレイアウトデータから半導体素子の形状を読み取り、実際の電気的特性の測定から、応力に関連する半導体素子の形状値に基づいてパラメータを抽出し、応力の影響を考慮した回路シミュレーションを行っている。
【0008】
しかし、特許文献1、特許文献2の方法は、回路シミュレーション方法であるため、半導体素子中の歪みの影響を直接考慮して新たな半導体素子単体の電気的特性を予見するデバイスシミュレーションを行うことはできない。
【0009】
歪みの影響を精度良く考慮するためには、半導体素子を構成する物質のエネルギーフルバンド構造を、歪みを直接考慮して計算する必要がある。
【0010】
エネルギーフルバンド構造とは、電子状態を示す波数に対する、電子の固有エネルギーの分散関係であり、エネルギーフルバンド構造には有効質量やバンドギャップ、散乱確率などの物質の輸送特性を決める重要なパラメータが含まれている。
【0011】
そのため、歪みを考慮したフルバンド構造を用いることにより、歪みによる半導体素子の電気的特性への影響を考慮することが可能となる。
【0012】
エネルギーフルバンド構造を用い、歪みを直接考慮したデバイスシミュレーションとしては、非特許文献1や非特許文献2のような歪みを考慮した経験的擬ポテンシャル法によるフルバンドモンテカルロシミュレーションがあった。
【0013】
しかし、非特許文献1の方法では、半導体素子中において単一の歪みのみしか扱うことができず、半導体素子中で変化する複雑な歪みの影響を考慮することが不可能である。
【0014】
また、考慮する歪みに対して毎回フルバンド構造を計算する必要があり、極めて長い計算時間を要する方法であった。
【0015】
非特許文献2では、SiGe上の歪みSiを想定し、SiGeのGe混合率に応じたフルバンド構造を用いてモンテカルロシミュレーションを行っているが、この方法では、単純な等方的引っ張り歪みのみしか取り扱えず、しかも、間接的にしか取り扱うことができない。
【0016】
また、SiGeのGe混合率についてフルバンド構造の補間が行われていたが、この方法では、1種類の歪みの強さを引っ張り歪みの範囲内でしか変化させることができない。
【0017】
このように、非特許文献2の方法では、半導体素子の複雑な歪みを直接取り扱うことができなかった。
【0018】
また、応力や歪みは、一般的に、6つの要素を持つテンソルにより表されるため、全ての要素をパラメータとして、補間を行うことは、計算量の観点から困難であった。
【0019】
以上のように、従来の方法では、半導体素子中で変化する複雑な歪みの影響や、異なる歪みを持つ半導体素子の電気的特性を高速かつ精度よくシミュレーションすることができなかった。
【0020】
【特許文献1】特開2003−264242号公報
【特許文献2】特開2004−86546号公報
【非特許文献1】G. Karlowatz, E. Ungersboeck, W. Wessner, and H. Kosina, “Full-Band Monte Carlo Analysis of Electron Transport in Arbitrarily Strained Silicon”, proc. SISPAD 2006.
【非特許文献2】X-F. Fan, X. Wang, B. Winstead, L. F. Register, U. Ravaioli, and S. K. Banerjee, “MC Simulation of Strained-Si MOSFET with Full-Band Structure and Quantum Correction”, IEEE Trans. Electron. device. 51, 962 (2004).
【発明の開示】
【発明が解決しようとする課題】
【0021】
従来の手法は下記記載の問題を有している。
【0022】
第1の問題点は、半導体素子中の複雑な歪みを直接考慮して、半導体素子の電気的特性を予測するデバイスシミュレーションが行えない、ということである。
【0023】
特許文献1および特許文献2に記載された方法は、回路シミュレーション方法であり、半導体素子中の歪みを直接考慮したデバイスシミュレーションを行うことができない。
【0024】
また、非特許文献2に記載された方法では、歪みを考慮したフルバンド構造を用いることにより、半導体素子のデバイスシミュレーションが可能であったが、歪みは、間接的に取り入れられており、更に、単純な1種類の歪みのみしか取り扱うことができなかった。
【0025】
第2の問題点は、半導体素子ごとに異なる歪みや半導体素子中で変化する複雑な歪みを考慮することが、計算時間の観点から実用上不可能である、ということである。
【0026】
非特許文献1に記載された方法では、任意の歪みを直接考慮したシミュレーションが可能であるが、単一の歪みしか考慮することができず、半導体素子中で変化する歪みの影響を考慮することが不可能であった。また、異なる歪みを持つ半導体素子のシミュレーションをするためには、毎回フルバンド構造を計算する必要があり、計算時間が非常に長く掛かってしまう。
【0027】
第3の問題点は、応力または歪みテンソルの全要素をパラメータとした補間が、計算量の観点から困難である、ということである。
【0028】
本発明は、半導体素子の電気的特性をシミュレーションする装置、方法であって、半導体素子の複雑な歪みを直接考慮することを可能とし、精度を向上し、実行速度の高速化を図る、デバイスシミュレーション装置および方法を提供することを目的とする。
【0029】
本発明は、歪みフルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる、デバイスシミュレーション装置および方法を提供することを目的とする。
【課題を解決するための手段】
【0030】
本願で開示される発明は、前記した課題を解決するため概略以下の構成とされる。
【0031】
本発明に係る補間フルバンド構造算出ユニットは、半導体素子内部の応力または歪み分布を入力する応力・歪み入力手段と、前記半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置に記憶したフルバンド構造ライブラリと、前記応力・歪み入力手段から得られる前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を、補間により算出する、補間フルバンド構造計算手段と、を備えている。
【0032】
本発明において、前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する。
【0033】
本発明において、前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する。
【0034】
本発明において、前記応力・歪み入力手段から入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する手段を備え、前記補間フルバンド構造計算手段は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する。
【0035】
本発明に係る装置は、半導体素子の電気的特性をシミュレーションするデバイスシミュレーション装置であって、前記補間フルバンド構造算出ユニットを備え、
前記補間フルバンド構造を用いて半導体素子中の電子状態を計算する電子状態計算手段と、
前記電子状態計算手段から得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段と、
を有し、前記半導体素子の電気的特性を計算することを特徴とする。
【0036】
本発明に係る装置において、前記電子状態計算手段において、
前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する。
【0037】
本発明に係る方法は、半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持し、
半導体素子内部の応力または歪み分布を入力し、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造を計算する計算工程を含む。本発明においては、入力した応力・歪みに基づいたフルバンド構造情報を持つ前記フルバンド構造ライブラリを用いて、補間でフルバンド構造を算出するため、半導体素子内部の歪みフルバンド構造を高精度、高速に算出することが可能となる。
【0038】
また、本発明の歪みフルバンド補間方法は、前記フルバンド構造ライブラリに、一軸性応力の応力値σ、方位角φ、極角θに基づいたフルバンド構造情報を有し、半導体素子中の一軸性応力に対するフルバンド構造を(σ、φ、θ)の3つのパラメータに基づいた補間により算出することを特徴とする。一般的に、一軸性応力は6つの要素を持つ応力・歪みテンソルにより表され、6つのパラメータに基づいた補間には多数のフルバンド構造情報が必要であるが、(σ、φ、θ)の3つのパラメータに基づいた補間を行うことにより、少ないフルバンド構造情報による補間が可能である。
【0039】
また、本発明の歪みフルバンド補間方法は、前記フルバンド構造ライブラリに、半導体素子中の結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、前記結晶面内の応力に対するフルバンド構造を前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する。
【0040】
本発明においては、面内座標系を基準とした応力テンソルに基づいて補間を行うことにより、通常の(001)面内座標系では応力・歪みテンソルの6要素に基づいた補間が必要な面内応力に対する歪みフルバンド構造を、より少ないフルバンド構造情報によって補間することが可能である。
【0041】
また、本発明の歪みフルバンド補間方法は、前記応力・歪み入力手段から入力された半導体素子の応力・歪みテンソル分布の空間微分値に基づいて応力・歪み代表メッシュ点を設定し、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、半導体素子中のメッシュ点と前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出することを特徴とする。
【0042】
本発明においては、半導体素子中の代表点における歪みフルバンド構造を用いて空間的関係に基づいて補間を行うため、複雑な応力・歪みによる歪みフルバンド構造を、空間ベクトル要素(3要素以下)をパラメータとした補間により算出することができ、少ないフルバンド構造情報により補間を実行することができる。
【0043】
本発明に係るプログラムは、半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持するコンピュータに、半導体素子内部の応力または歪み分布を入力する処理と、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造を計算する処理と、を実行させるプログラムよりなる。
【0044】
また、本発明のデバイスシミュレーション装置は、複数の応力または歪み状態におけるフルバンド構造を用いて補間フルバンド構造を補間により算出する補間フルバンド構造算出ユニットと、前記補間フルバンド構造算出ユニットにより算出される補間フルバンド構造を用いて半導体素子中の電子状態を計算する電子状態計算手段と、前記電子状態計算手段から得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段を有し、半導体素子の電気的特性を計算することを特徴とする。前記補間フルバンド構造算出ユニットにより、高速にフルバンド構造を算出することができる。
【0045】
また、本発明においては、前記電子状態計算手段により前記半導体素子内部の電子状態に歪みを考慮したフルバンド構造を反映することができ、前記輸送シミュレーション手段により精度良く前記半導体素子の電気的特性をシミュレーションすることが可能となる。
【0046】
また、本発明のデバイスシミュレーション装置は、前述の電子状態計算手段において、補間フルバンド構造を用いて波動方程式を解き、半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて半導体素子の電気的特性を計算することを特徴とする。前記量子電子状態計算手段において、波動方程式を直接解くことにより、半導体素子内部の量子力学的効果を正確に取り入れることが可能となる。
【発明の効果】
【0047】
本発明の効果は、半導体素子内部の任意に変化する複雑な歪みを直接考慮して、半導体素子の電気的特性を、精度良くシミュレーションすることができる、ということである。その理由は、本発明においては、半導体素子内部の複雑な歪みを直接考慮したフルバンド構造を計算することにより、歪みの影響を直接考慮して半導体素子内部の電子状態を算出し、輸送シミュレーションを行うためである。
【0048】
また、本発明によれば、半導体素子内部の歪みを直接考慮して、実用的な計算時間内にシミュレーションが可能である。その理由は、本発明においては、半導体素子内部の歪み分布に対応するフルバンド構造を、応力または歪みに基づいたフルバンド構造情報により補間して高速に算出するためである。
【0049】
さらに、本発明によれば、歪みフルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる。その理由は、本発明においては、応力または歪みテンソルの全要素に対する補間を行わず、一軸性応力による歪みについては一軸性応力の方向および応力値に基づいた補間を、結晶面内応力による歪みついては当該結晶面内の一部の応力テンソル要素に基づいた補間を行い、より一般的な任意の応力または歪みについては半導体素子内部の応力・歪み代表メッシュ点におけるフルバンド構造を用いて空間的関係に基づき補間を行うためである。
【発明を実施するための最良の形態】
【0050】
<第1の実施の形態>
図1は、本発明の第1の実施の形態であるシミュレーション装置の構成を示す図である。図1を参照すると、本実施の形態のシミュレーション装置は、応力・歪み入力手段1、歪みフルバンド構造ライブラリ2、補間フルバンド構造計算手段3を備えた補間フルバンド構造算出ユニット5と、歪みフルバンド構造計算手段4と、電子状態計算手段6と、輸送シミュレーション手段7と、を備えている。なお、図1において、歪みフルバンド構造計算手段4は、歪みフルバンド構造ライブラリ2を構築するために用いるため、既に構築済みの歪みフルバンド構造ライブラリ2を用いる場合は不要である。
【0051】
図2は、図1に示した本実施形態のシミュレーション装置の実行手順を示す図である。
【0052】
ステップS1において、代表的な応力または歪みにおける歪みフルバンド構造を歪みフルバンド構造計算手段4において計算し、その結果を、歪みフルバンド構造ライブラリ2に格納する。ここで、既に歪みフルバンド構造ライブラリ2が構築済みである場合は、ステップS1は省略することが可能である。
【0053】
フルバンド構造とは波数要素(kx,ky,kz)に対するエネルギー固有値であり、例えば第1ブリルアンゾーンを網羅するため、波数範囲
−2π/a≦kx,ky,kz≦2π/a(a:格子定数)
をそれぞれ100等分した場合、フルバンド構造は合計101×101×101=1030301点のエネルギー固有値を含む。歪みフルバンド構造ライブラリ2には、代表的な歪み状態におけるフルバンド構造がそれぞれ格納されており、以下、歪みフルバンド構造ライブラリ2が構築済みであるとして話を進める。
【0054】
ステップS2において、半導体素子内部の計算領域をメッシュ分割し、応力・歪み入力手段1から入力された応力・歪み情報を元にメッシュ点上の応力または歪み状態を決定する。
【0055】
応力・歪み情報は応力シミュレーションや実測による結果でも、利用者が想定した応力・歪み状態でも良い。ここで、メッシュ点上の応力および歪みはテンソルで与えられ、互いに弾性定数テンソルにより一対一に対応している。応力テンソルが入力された場合は、歪みテンソルに変換して入力する。
【0056】
ステップS3では、メッシュ点上の応力・歪みに対するフルバンド構造を、補間フルバンド構造計算手段3より補間して算出する。この際、歪みフルバンド構造ライブラリ2に格納された歪みフルバンド構造を用いて補間が行われる。補間は、歪みフルバンド構造ライブラリ2に格納された歪みフルバンド構造の固有エネルギー値を、全ての波数要素(kx,ky,kz)に対して、代表応力に対するスプライン補間をそれぞれ施すことにより完了する。フルバンド構造が合計101×101×101=1030301点の波数要素(kx,ky,kz)に対するエネルギー固有値を含む場合、フルバンド構造の直接計算には十数時間かかるが、補間計算は1回あたり十数秒程度であり、補間により計算時間の大幅な短縮を図ることができる。
【0057】
上記のようにして算出した補間フルバンド構造に含まれる波数要素点よりも、より細かい波数要素点におけるフルバンド構造情報が必要な場合には、補間フルバンド構造の波数(kx,ky,kz)に対して更に3次元のスプライン補間を行い、必要なフルバンド構造情報を得る。
【0058】
ステップS4では、ステップS3で得られた補間フルバンド構造に基づき、メッシュ点上の電子状態を計算する。フルバンド構造自身がバルク状態の電子状態情報を含んでおり、フルバンド構造を用いて半導体素子中の量子電子状態を求めることも、フルバンド構造から有効質量などの電子状態を表すパラメータを抽出することもできる。
【0059】
最後に、ステップS5において、ステップS4で得られた電子状態を用いて半導体素子の電気的特性を得る。フルバンド構造を直接用いることが出来る輸送シミュレーション方法としては、例えばフルバンドモンテカルロシミュレーションがある。ここで、メッシュ点上のフルバンド構造から有効質量などのパラメータを電子状態として抽出し、フルバンド構造を間接的に用いた輸送シミュレーションを行うことも可能である。
【0060】
フルバンドモンテカルロシミュレーションは、フルバンド構造内でキャリアを半導体素子内部の電界により加速させる方法である。フルバンド構造の波数空間内の波数状態から実空間における速度状態が得られる。
【0061】
得られた速度状態に応じて、時間とともにキャリアの半導体内部での実空間位置が変化し、最終的に電流値やキャリア密度分布が得られる。
【0062】
キャリアの実空間位置が変化する度に歪みフルバンド構造を変化させれば、半導体素子中で変化する歪み分布を反映することも可能である。この際、補間フルバンド構造を用いることにより、現実的な計算時間でシミュレーションを実行することができる。
【0063】
また、メッシュ点上の補間フルバンド構造を実空間に対して更に補間して、キャリアの実空間位置をメッシュ点よりも細かく取ることができる。
【0064】
以上の様にして得られたキャリア密度分布や電流値には、歪みによる電子状態の変化の影響がフルバンド構造を通して正確に取り入れられている。
【0065】
このように、本発明の第1の実施の形態では、歪みフルバンド構造ライブラリを用いることにより、補間によって高速かつ精度良く、歪みの加わった半導体素子の電気的特性をシミュレーションすることが可能である。
【0066】
<第2の実施の形態>
本発明の第2の実施の形態として、半導体素子内部の一軸性応力による歪みを取り扱う方法を説明する。本発明の第2の実施の形態におけるシミュレーション装置の構成および実行手順は、前記第1の実施の形態と同様であるため、省略する。
【0067】
前記第1の実施の形態では、歪みフルバンド構造ライブラリ2が構築済みであるとしたが、本実施形態では、一軸性応力による歪み状態に対する歪みフルバンド構造ライブラリ2を構築する。
【0068】
以下、歪みフルバンド構造ライブラリの構築方法と利用方法について説明する。
【0069】
歪みフルバンド構造計算手段4で用いられるフルバンド構造計算方法として、経験的擬ポテンシャル法を用いた方法を例として説明する。
【0070】
図3は、経験的擬ポテンシャル法により計算した、歪みが無い場合のSiのフルバンド構造(エネルギーの分散関係)を示した図である。
【0071】
フルバンド構造は、電子の波数状態(kx,ky,kz)に対するエネルギー固有値E(kx,ky,kz)により表され、図3では、対称性の高い波数状態と、その間の波数状態における固有エネルギーの分散関係をプロットしている。
【0072】
図4は、図3の価電子帯の最大エネルギーおよび伝導帯の最低エネルギー付近のエネルギー分散関係を示した図である。
【0073】
図4において、
実線は歪みが無い場合、
点線は<100>結晶軸方向に500MPaの圧縮応力を加えた場合、
破線は<100>結晶軸方向に500MPaの引っ張り応力を加えた場合
のエネルギー分散関係である。図4(a)が価電子帯、図4(b)が伝導帯を示している。
【0074】
応力テンソルは、Siの場合、対称性から(σxx,σyy,σzz,σxy,σyz,σzx)の6要素で表すことができる。
【0075】
<100>方向応力の場合、σxxのみ非零で、残りの要素はσyy=σzz=σxy=σyz=σzx=0である。
【0076】
歪みも同様に、(exx,eyy,ezz,exy,eyz,ezx)の6要素からなるテンソルで表され、フックの法則(Hooke’s law)により、応力テンソルから一意に決まる。
【0077】
例えばSiの場合、
応力テンソル(500, 0, 0, 0, 0, 0)[MPa]
に対応する歪みテンソルは、
(0.38, −0.107, −0.107, 0, 0, 0)[%]
である。
【0078】
歪みテンソルにより、実空間ベクトル(x,y,z)は、歪んだ実空間ベクトル(x’,y’,z’)となる。ただし、
x’=(1+exx)×x+exy×y+ezx×z;
y’=exy×x+(1+eyy)×y+eyz×z;
z’=ezx×x+eyz×y+(1+ezz)×z
【0079】
図4(a)に示すように、価電子帯では応力が加わると、バンドの縮退が解けるとともに、バンドの曲率も変化する。引っ張り応力印加時の結果は示していないが、同様にバンドの縮退が解ける。
【0080】
また、伝導帯では結晶軸方向<100>、<010>、<001>方向にそれぞれ2つの等価な伝導帯バレーが存在し、歪みが無い場合には6重に縮退している。
【0081】
図4(b)では、価電子帯の<100>方向のバレー(左図)、<010>および<001>方向のバレー(右図)を示しているが、<100>方向に応力が加わった場合、縮退が解け、<100>方向のバレーと、<010>および<001>方向のバレーとに分裂する。
【0082】
<100>方向を輸送方向とした時、電子の輸送方向の有効質量は、<100>バレーでは重く、<010>、<001>バレーでは軽いため、<100>バレーのエネルギーが上がり、<100>バレーの占有率の下がる引っ張り歪みで半導体素子の電流・移動度が上昇する。
【0083】
このように、フルバンド構造を取り入れることにより、歪みによる影響を直接取り入れることができる。
【0084】
次に、p型MOSFETを例として、半導体素子内部の一軸性応力を取り扱う方法について説明する。
【0085】
図5に示すように、p型MOSFETのソース・ドレイン方向をx方向、ゲート幅方向をy方向、ゲート閉じ込め方向をz方向とする。
【0086】
本実施形態では、一軸性応力を取り扱う場合、歪みフルバンド構造ライブラリ2に格納する代表的な応力・歪みフルバンド構造は、一軸性応力を、図6のように、応力値σ、方位角φ、極角θにより(σ,φ,θ)で表し、各パラメータの組み合わせに対応するフルバンド構造とする。
【0087】
一般的には、応力テンソル(σxx,σyy,σzz,σxy,σyz,σzx)の6パラメータの組み合わせを考える必要があるが、この場合、(σ,φ,θ)の3パラメータの組み合わせを考えれば良い。
【0088】
例えば、各パラメータについて5つの代表値を考える場合、前者では、15625通り(5の6乗)の組み合わせが必要であるが、後者では、125通り(5の3乗)の組み合わせを考えるだけで良く、フルバンド構造ライブラリに格納するフルバンド構造情報の数を大幅に減らすことが可能となる。
【0089】
また、結晶の対称性から、2つの偏角φ、θについては、0°≦φ≦45°,45°≦θ≦90°の範囲で考えればよく、対称性を考えない場合の32分の1の要素で済む。
【0090】
フルバンド構造の直接計算には、長い計算時間がかかるため、フルバンド構造ライブラリはできるだけ少ないフルバンド構造情報により構成する方が良い。
【0091】
図7は、上記の方法を用いて、補間フルバンド構造を算出する手順を示す流れ図である。
【0092】
ステップS11において、ある波数点における固有エネルギーを、応力値σに対して補間し、所望の応力値を持つ補間エネルギー値として、代表偏角θ,φごとに算出する。
【0093】
次に、ステップS12において、偏角θに対する補間を行い、ステップS13において偏角φに対する固有エネルギーの補間を行う。
【0094】
以上の手順を必要な波数点に対して繰り返し行うことにより、補間フルバンド構造を算出する。
【0095】
図8は、ステップS11が終了した段階での、波数(kx,ky,kz)=(0,0,0)、(0.05,0,0)、(0.1,0,0)[2π/a](a:格子定数)における価電子帯のヘビーホールバンドに対応するエネルギー固有値を、応力値に対してプロットした図である。偏角φは0°、θは90°である。
【0096】
図8において、実線は、応力値−1000MPa、−600MPa、−200MPa、200MPa、600MPa、1000MPaの6点の代表値を用いて、3次のスプライン補間により算出した補間エネルギーであり、黒点が、別途直接計算により求めたエネルギー点である。
【0097】
図8に示すように、数点による補間によっても、エネルギー誤差は数meV程度に収まっている。
【0098】
ここで、応力値の補間方法として3次のスプライン補間を用いたが、任意の補間方法を用いることが可能である。
【0099】
図8に示すような補間エネルギーを、θ=90°において、代表偏角φ=0°、11.25°、22.5°、37.75°、45°の5点に対して算出し、偏角φに対して3次のスプライン補間を施した結果が、図9の実線である。図9において、図8と同様、別途直接計算したエネルギー点を黒点で示している。
【0100】
θ=90°の場合には、図9の補間エネルギーを用いて、所望のφに対する固有エネルギーを決定する。
【0101】
θに対する補間が必要な場合には、θの代表値に対して同様の操作を行った上で、θに対する補間を行えばよい。例えばθ=45°、56.25°、67.5°、78.75°、90°の5点に対して所望のσ、φに対する固有エネルギーを算出し、その後、θに対する補間により所望の応力に対する固有エネルギーを算出する。
【0102】
以上の操作を必要な波数要素に対して繰り返すことで、補間フルバンド構造が得られる。
【0103】
得られた補間フルバンド構造を、そのまま、図5のメッシュ点の電子状態として用いることができるが、ここでは、補間フルバンド構造に、ゲート電界による閉じ込めの量子力学的効果を取り入れて、メッシュ点上の量子電子状態を計算する。
【0104】
図5のy方向について素子が均質であるとし、電気的ポテンシャルをV(x,z)で表す。このとき、ゲート閉じ込めの量子効果を取り入れたフルバンド構造は、
[E(kx,ky,kz)δkz,kz’+ <kz’|V(x,z)|kz>]
(ただし、δkz,kz’はクロネッカーのデルタ、<kz’|は状態ベクトル(ブラベクトル)、|kz>は状態ベクトル(ケットベクトル)である)
を行列要素に持つ擬ポテンシャルハミルトニアンによって表される波動方程式を解いて得られる、量子化エネルギー固有値E2d(kx,ky;x)である。
【0105】
この場合、メッシュ点上の電子状態は、z方向について量子化された量子電子状態として取り扱われる。
【0106】
このようにして得られたメッシュ点上の量子フルバンド構造(量子電子状態)を輸送シミュレーションに用いて、半導体素子の電気的特性を算出する。
【0107】
フルバンド構造を直接用いることが出来る輸送シミュレーション方法として、フルバンドモンテカルロシミュレーションを行う。
【0108】
キャリアの加速に用いる電界は、量子フルバンド構造の空間微分であり、本実施例では前述の量子化エネルギー固有値のxに対する偏微分
δE2d(kx,ky;x)/δx
により定義する。
【0109】
メッシュ点上のキャリア数から半導体素子内のキャリア密度分布が得られ、キャリア密度分布と半導体素子の不純物密度分布を用いてポアソン方程式を解くことにより、半導体素子内部の新たな電気的ポテンシャル分布が得られる。
【0110】
新たな電気的ポテンシャルを用いて輸送シミュレーションを行い、得られた新たなキャリア密度分布から更に新たな電気的ポテンシャルを得る。
【0111】
以上の作業を繰り返すことにより、最終的な電気的ポテンシャル分布およびキャリア密度分布を自己無撞着的に求める。
【0112】
半導体素子の電流値はソースから流入し、ドレインに達した正味のキャリア数から計算する。
【0113】
図10は、ゲート長30nmのp型MOSFETの電流値を、チャネル方向応力に対して示した図である。図10から、電流値の応力値に対する応答が分かる。
【0114】
図10の黒点は直接計算したフルバンド構造を用いて電流値をシミュレーションした結果であり、白点は補間フルバンド構造を用いて計算した場合の結果である。
【0115】
補間フルバンドを用いた場合、フルバンド構造計算を省略することが可能であり、計算時間を大幅に削減することができる。
【0116】
このように、補間フルバンド構造を用いて応力に対する応答を高速かつより細かく計算することが可能である。
【0117】
さらに、応力シミュレーションにより半導体素子の各メッシュ点上の応力を計算し、メッシュ点ごとに補間フルバンド構造を計算することにより、素子内部で応力の方向、大きさが変化する半導体素子の電気的特性を計算することも可能である。
【0118】
また、価電子帯のフルバンド構造に対して同様の操作を行えば、n型MOSFETの電流値も計算することが可能である。
【0119】
このように、本発明の第2の実施の形態は、半導体素子内部の一軸性応力による歪みフルバンド構造を、一軸性応力の応力値と方向に基づいた歪みフルバンド構造ライブラリを用いて、補間により効率的に計算し、半導体素子の電気的特性をシミュレーションする。このため、現実的なシミュレーション時間内に歪みの影響を精度良く取り入れることができる。
【0120】
<第3の実施の形態>
本発明の第3の実施の形態として、ある結晶面内の応力を取り扱う方法について説明する。本発明の第3の実施形態におけるシミュレーション装置の構成および実行手順は、前記第2の実施の形態と同様である。
【0121】
本実施の形態が、前記第2の実施の形態と異なる点は、歪みフルバンド構造ライブラリ2が、結晶面内の座標系を基準とした応力テンソルに基づいて構成されている点である。
【0122】
Si(001)面内応力を例にとって説明する。複数の1軸性応力が印加している場合、応力は1軸性応力の重ね合わせにより応力テンソル(σxx,σyy,σzz,σxy,σyz,σzx)によって表される。
【0123】
(001)面内応力の場合、応力テンソルのうち、σxx、σyy、σxyの3つのパラメータが変化し、残りの3つのパラメータは変化しないことを利用して、図11のようなσxx、σyy、σxyの3次元空間内の代表点におけるフルバンド構造情報によるフルバンド構造ライブラリを用いる。変化するパラメータを3パラメータに限定することにより、フルバンド構造ライブラリに格納するフルバンド構造情報数を減らすことが可能となる。
【0124】
例えば、σxx、σyy、σxyをそれぞれ5種類の応力値±1000MPa、±500MPa、0MPaで組み合わせたフルバンド構造ライブラリ(σzz、σyz、σzxは0MPaで固定)を用い、3次の3次元スプライン補間により、補間フルバンド構造を算出する。
【0125】
図12は、応力テンソル(σxx,σyy,σzz,σxy,σyz,σzx)=(−750, 250, 0, 125, 0, 0)[MPa]の場合の、波数原点から<100>方向および<110>方向へのヘビーホールバンドのエネルギー分散関係(バンド構造)を示した図である。
【0126】
図12の左図が補間により算出したバンド構造、右図が直接計算したバンド構造である。このように、補間バンド構造と直接計算バンド構造とはほぼ一致している。両者の差は数meV程度の範囲に収まっており、任意の面内応力について補間が可能である。
【0127】
本実施形態では、σxx、σyy、σxyについて、それぞれ5つの代表応力値を用いて補間を行っているが、計算精度に応じて、代表応力値の個数は変えることができ、補間方法は、3重一次近似など他の補間方法でも良い。
【0128】
また、σzz,σyz,σzxは固定値であればよく、0である必要は無い。
【0129】
同一平面内の応力であれば、その面内では3つの応力パラメータで表現可能であり、面内座標系の応力テンソルを回転の行列変換を用いることにより、通常の(001)座標における応力テンソルに変換することが可能である。
【0130】
例えば、(111)面内座標として、x’=(−1, 1, 0)、y’=(1, −1, 2)、z’=(1, 1, 1)方向をとると、(111)面内座標の応力テンソル
(σx’,σy’,σz’,σxy’,σyz’,σzx’) = (σx’,σy’, 0,σxy’,0, 0)
は、通常の(001)座標における応力テンソルでは、
(σx’/2+σy’/6+0.47σxy’,
σx’/2+σy’/6+0.47σxy’,
2σy’/3−0.94σxy’,
−σx’/2+σy’/6+0.47σxy’,
−σy’/3−0.24σxy’,
−σy’/3−0.24σxy’)
で表される。
【0131】
ここで、(001)座標とは、x=(1,0,0)、y=(0,1,0)、z=(0,0,1)なる基本ベクトルによる座標系であり、この場合、通常の(001)座標における応力テンソルに基づいて補間しようとすれば、6つの応力パラメータを組み合わせフルバンド構造ライブラリが必要である。
【0132】
一方、本実施の形態においては、面内座標の3つの面内応力パラメータに基づいてフルバンド構造ライブラリを構築することで、(001)面内応力と同様に、補間フルバンド構造を算出することが可能であり、フルバンド構造ライブラリに格納するフルバンド構造情報を少なくすることができる。
【0133】
また、結晶の対称性を用いて、例えば(001)面内応力のフルバンド構造を回転させ、(010)面内応力のフルバンド構造として用いることも可能である。
【0134】
本発明の第3の実施の形態において、補間フルバンド構造を用いて半導体素子の電気的特性をシミュレーションする方法は、前記第2の実施の形態と同様である。よって、その説明は省略する。
【0135】
このように、本発明の第3の実施の形態によれば、ある面内における任意の応力に対する歪みフルバンド構造を補間により算出できる。
【0136】
<第4の実施の形態>
本発明の第4の実施の形態の特徴は、半導体素子内部の歪みフルバンド構造を代表メッシュ点でのフルバンド構造を空間的に補間することによって、あらゆる応力または歪みを考慮できる点にある。
【0137】
図13は、本発明の第4の実施の形態のシミュレーション装置の構成を示す図である。本実施の形態が、前記第1の実施の形態と異なる点は、補間フルバンド構造算出ユニット16が、応力・歪み代表点抽出手段12と歪みフルバンド構造計算手段13を備えており、応力・歪み代表点抽出手段12が応力・歪み分布入力手段11および補間フルバンド構造計算手段15、および歪みフルバンド構造計算手段13と結びついている点である。
【0138】
図14は、本発明の第4の実施の形態のシミュレーション手順を示す流れ図である。
【0139】
まず、ステップS21において、半導体素子内部の領域を、図15のようにメッシュ分割し、応力シミュレータまたは実測によりメッシュ点上の応力または歪み分布を決定して、応力・歪み入力手段11により入力する。
【0140】
次に、ステップS22において、応力・歪み代表点抽出手段12により素子内部の特徴的な応力・歪みを持つメッシュ点を応力・歪み代表メッシュ点として抽出する。
【0141】
その後、ステップS23において、歪みフルバンド構造計算手段13を用いて、応力・歪み代表メッシュ点における歪みフルバンド構造を計算し、歪みフルバンド構造ライブラリ14を構築する。
【0142】
ステップS24においては、補間フルバンド構造計算手段15を用いて、応力・歪み代表メッシュ点以外の補間メッシュ点上のフルバンド構造を応力・歪み代表メッシュ点との空間的関係から補間して算出する。
【0143】
そして、ステップS25において電子状態計算手段17で補間フルバンド構造からメッシュ点上の電子状態を計算し、ステップS26において得られた電子状態を用いて輸送シミュレーション手段18で半導体素子の電気的特性を計算する。
【0144】
ステップS22における応力・歪み代表メッシュ点は、ステップS21で得られた半導体内部のメッシュ点上の応力テンソルの各要素の空間微分に基づいて抽出する。
【0145】
図15のように、計算領域をx方向、z方向の2次元領域とした場合、まず、計算領域の角にあたる点と、ゲート中央の点を応力・歪み代表メッシュ点の第1代表メッシュ点(○)とする。
【0146】
次に、第1代表メッシュ点からx方向にメッシュ点を走査し、応力テンソルの各要素σij(i,j =x,y,z)の空間微分δσij/δxの絶対値が100 MPa/nm以上となるような、急激に応力・歪みが変化する点を第2代表メッシュ点(△)として応力・歪み代表メッシュ点に加える。
【0147】
同様に、第1代表メッシュ点からz方向に走査し、δσij/δzの絶対値が大きい点を探索し、第3代表メッシュ点(逆三角▽)として応力・歪み代表メッシュ点に加える。
【0148】
続いて、第2代表メッシュ点からz方向にメッシュ点を走査し、δσij/δzの絶対値が大きい点を第4代表メッシュ点(□)とし、第3代表メッシュ点からx方向にメッシュ点を走査してδσij/δxの絶対値が大きい点を第5代表メッシュ点(◇)として、応力・歪み代表メッシュ点に加える。
【0149】
応力・歪み代表メッシュ点において歪みフルバンド構造を計算し歪みフルバンド構造ライブラリを構成するが、応力テンソルがあまり変わらない(例えば応力テンソルの各要素の差の絶対値の最大値が100MPa以下かつ絶対値の総和が300MPa以下)代表メッシュ点では同一の歪みフルバンド構造を流用することにより、計算時間の短縮が図れる。ここでは応力テンソルに基づいて応力・歪み代表メッシュ点を抽出しているが、歪みテンソルに基づいても同様に抽出することができる。
【0150】
応力・歪み代表メッシュ点以外の補間メッシュ点上の補間フルバンド構造は、歪みフルバンド構造ライブラリを用いて、双一次補間により算出する。
【0151】
計算領域内のメッシュ点上のフルバンド構造が得られた後は、前記第1の実施の形態と同様に半導体素子の電気的特性をシミュレーションすればよい。
【0152】
このように、本発明の第4の実施の形態では、半導体素子中の歪みと直接関連する歪みフルバンド構造情報を用いて、補間フルバンド構造を算出するため、任意の応力・歪み分布を持つ半導体素子の電気的特性をシミュレーションすることができる。
【0153】
なお、上記実施形態では、Siのフルバンド構造(歪みフルバンド構造)とデバイスシミュレーションについて説明したが、本発明は、他の物質の歪みフルバンド構造情報についても同様にして適用可能であることは勿論である。以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【0154】
【図1】本発明の第1の実施の形態の構成を示す図である。
【図2】本発明の第1の実施の形態のシミュレーション手順を示す流れ図である。
【図3】Siのフルバンド構造を示す図である。
【図4】<100>結晶軸方向に応力が加わった場合と応力の加わっていない場合のバンド構造を比較した図である。(a)は価電子帯、(b)は伝導帯を示す図である。
【図5】シミュレーション対象となる半導体素子の概略図である。
【図6】一軸性応力の例を示す図である。
【図7】本発明の第2の実施の形態における、補間フルバンド構造を算出する補間手順を示す流れ図である。
【図8】本発明の第2の実施の形態による一軸性応力の応力値に対する補間結果と、直接計算結果とを比較した図である。
【図9】本発明の第2の実施の形態による一軸性応力の1つの偏角に対する補間結果と直接計算結果とを比較した図である。
【図10】本発明の第2の実施の形態による、電流値の一軸性応力に対する応答を示す図である。
【図11】本発明の第3の実施の形態における、(001)面内応力に対する歪みフルバンド構造ライブラリに格納する代表応力点を示す図である。
【図12】本発明の第3の実施の形態による(001)面内応力に対する補間フルバンド構造と直接計算によるフルバンド構造とを比較した図である。
【図13】本発明の第4の実施の形態の構成を示す図である。
【図14】本発明の第4の実施の形態のシミュレーション手順を示す流れ図である。
【図15】歪み代表メッシュ点を示す図である。
【符号の説明】
【0155】
1 応力・歪み情報入力手段
2 歪みフルバンド構造ライブラリ
3 補間フルバンド構造計算手段
4 歪みフルバンド構造計算手段
5 補間フルバンド構造算出ユニット
6 電子状態計算手段
7 輸送シミュレーション手段
11 応力・歪み分布入力手段
12 応力・歪み代表点抽出手段
13 歪みフルバンド構造計算手段
14 歪みフルバンド構造ライブラリ
15 補間フルバンド構造計算手段
16 補間フルバンド構造算出ユニット
17 電子状態計算手段
18 輸送シミュレーション手段
【特許請求の範囲】
【請求項1】
半導体素子内部の応力または歪み分布を入力する応力・歪み入力手段と、
前記半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置に記憶したフルバンド構造ライブラリと、
前記応力・歪み入力手段から得られる前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造計算手段と、
を備えている、ことを特徴とする補間フルバンド構造算出装置。
【請求項2】
前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する、ことを特徴とする請求項1記載の補間フルバンド構造算出装置。
【請求項3】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する、ことを特徴とする請求項1記載の補間フルバンド構造算出装置。
【請求項4】
前記応力・歪み入力手段から入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する手段を備え、
前記補間フルバンド構造計算手段は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点における、フルバンド構造を算出する、ことを特徴とする請求項1記載の補間フルバンド構造算出装置。
【請求項5】
前記補間フルバンド構造計算手段は、ある波数点における固有エネルギーを、応力値σに対して補間し、所望の応力値を持つ補間エネルギー値として代表偏角θ、φごとに算出し、次に、偏角θに対する補間を行い、さらに偏角φに対する固有エネルギーの補間を行う、という一連の処理を、必要な波数点に対して繰り返し行うことにより、補間フルバンド構造を算出する、ことを特徴とする請求項2記載の補間フルバンド構造算出装置。
【請求項6】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーション装置であって、
請求項1乃至5のいずれか一に記載の補間フルバンド構造算出装置と、
前記補間フルバンド構造算出装置で算出された補間フルバンド構造を用いて、半導体素子中の電子状態を計算する電子状態計算手段と、
前記電子状態計算手段で計算された電子状態を用いて、前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段と、
を有し、前記半導体素子の電気的特性を計算する、ことを特徴とするデバイスシミュレーション装置。
【請求項7】
前記電子状態計算手段は、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項6に記載のデバイスシミュレーション装置。
【請求項8】
半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持し、
半導体素子内部の応力または歪み分布を入力し、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出し補間フルバンド構造情報を取得する、
ことを特徴とする補間フルバンド構造算出方法。
【請求項9】
前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する工程では、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する、ことを特徴とする請求項8記載の補間フルバンド構造算出方法。
【請求項10】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する工程では、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する、ことを特徴とする請求項8記載の補間フルバンド構造算出方法。
【請求項11】
前記入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する工程を含み、
前記補間フルバンド構造情報を取得する工程では、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する、ことを特徴とする請求項8記載の補間フルバンド構造算出方法。
【請求項12】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーション方法であって、
請求項8乃至11のいずれか一記載の補間フルバンド構造算出方法で算出された補間フルバンド構造を用いて、半導体素子中の電子状態を計算する工程と、
前記電子状態を計算する工程で得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする工程と、
を有し、前記半導体素子の電気的特性を計算する、ことを特徴とするデバイスシミュレーション方法。
【請求項13】
前記電子状態を計算する工程では、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項12に記載のデバイスシミュレーション方法。
【請求項14】
半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持するコンピュータに、
半導体素子内部の応力または歪み分布を入力する処理と、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出し、補間フルバンド構造情報を取得する処理と、
を実行させるプログラム。
【請求項15】
前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する処理は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する、ことを特徴とする請求項14記載のプログラム。
【請求項16】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する処理は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する、ことを特徴とする請求項14記載のプログラム。
【請求項17】
前記入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する処理を含み、
前記補間フルバンド構造情報を取得する処理は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する、ことを特徴とする請求項14記載のプログラム。
【請求項18】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーションプログラムを実行するコンピュータに、
請求項14乃至17のいずれか一記載のプログラムで算出された補間フルバンド構造を用いて半導体素子中の電子状態を計算する処理と、
前記電子状態を計算する処理で得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする処理と、
を実行させるプログラム。
【請求項19】
前記電子状態を計算する処理が、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項18に記載のプログラム。
【請求項20】
物質のバンド構造を互いに異なる応力印加条件で求めてなる、複数のバンド構造情報を記憶した記憶装置と、
前記複数のバンド構造情報の応力とは異なる応力の印加に対応するバンド構造情報を取得するにあたり、前記複数のバンド構造情報のうちのいくつかを用いて、波数に関するエネルギー値を補間することで、前記応力の印加に対応したバンド構造情報を導出する補間手段と、
を備えたことを特徴とする処理装置。
【請求項21】
前記補間により取得されたバンド構造情報に基づき、前記物質中の電子状態を導出する手段を備えたことを特徴とする請求項20記載の処理装置。
【請求項1】
半導体素子内部の応力または歪み分布を入力する応力・歪み入力手段と、
前記半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置に記憶したフルバンド構造ライブラリと、
前記応力・歪み入力手段から得られる前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出する補間フルバンド構造計算手段と、
を備えている、ことを特徴とする補間フルバンド構造算出装置。
【請求項2】
前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する、ことを特徴とする請求項1記載の補間フルバンド構造算出装置。
【請求項3】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造計算手段は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する、ことを特徴とする請求項1記載の補間フルバンド構造算出装置。
【請求項4】
前記応力・歪み入力手段から入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する手段を備え、
前記補間フルバンド構造計算手段は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点における、フルバンド構造を算出する、ことを特徴とする請求項1記載の補間フルバンド構造算出装置。
【請求項5】
前記補間フルバンド構造計算手段は、ある波数点における固有エネルギーを、応力値σに対して補間し、所望の応力値を持つ補間エネルギー値として代表偏角θ、φごとに算出し、次に、偏角θに対する補間を行い、さらに偏角φに対する固有エネルギーの補間を行う、という一連の処理を、必要な波数点に対して繰り返し行うことにより、補間フルバンド構造を算出する、ことを特徴とする請求項2記載の補間フルバンド構造算出装置。
【請求項6】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーション装置であって、
請求項1乃至5のいずれか一に記載の補間フルバンド構造算出装置と、
前記補間フルバンド構造算出装置で算出された補間フルバンド構造を用いて、半導体素子中の電子状態を計算する電子状態計算手段と、
前記電子状態計算手段で計算された電子状態を用いて、前記半導体素子の電気的特性をシミュレーションする輸送シミュレーション手段と、
を有し、前記半導体素子の電気的特性を計算する、ことを特徴とするデバイスシミュレーション装置。
【請求項7】
前記電子状態計算手段は、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項6に記載のデバイスシミュレーション装置。
【請求項8】
半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持し、
半導体素子内部の応力または歪み分布を入力し、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出し補間フルバンド構造情報を取得する、
ことを特徴とする補間フルバンド構造算出方法。
【請求項9】
前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する工程では、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する、ことを特徴とする請求項8記載の補間フルバンド構造算出方法。
【請求項10】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する工程では、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する、ことを特徴とする請求項8記載の補間フルバンド構造算出方法。
【請求項11】
前記入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する工程を含み、
前記補間フルバンド構造情報を取得する工程では、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する、ことを特徴とする請求項8記載の補間フルバンド構造算出方法。
【請求項12】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーション方法であって、
請求項8乃至11のいずれか一記載の補間フルバンド構造算出方法で算出された補間フルバンド構造を用いて、半導体素子中の電子状態を計算する工程と、
前記電子状態を計算する工程で得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする工程と、
を有し、前記半導体素子の電気的特性を計算する、ことを特徴とするデバイスシミュレーション方法。
【請求項13】
前記電子状態を計算する工程では、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項12に記載のデバイスシミュレーション方法。
【請求項14】
半導体素子を構成する物質の複数の応力または歪み状態におけるフルバンド構造情報を記憶装置にフルバンド構造ライブラリとして記憶保持するコンピュータに、
半導体素子内部の応力または歪み分布を入力する処理と、
前記入力された前記半導体素子内部の応力・歪み情報と、前記フルバンド構造ライブラリとを用いて、前記半導体素子内部の歪み分布に応じたフルバンド構造の少なくとも一部を補間により算出し、補間フルバンド構造情報を取得する処理と、
を実行させるプログラム。
【請求項15】
前記フルバンド構造ライブラリが、一軸性応力の応力値(σ)、方位角(φ)、極角(θ)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する処理は、前記半導体素子内部の一軸性応力に対するフルバンド構造を、(σ、φ、θ)に基づいた補間により算出する、ことを特徴とする請求項14記載のプログラム。
【請求項16】
前記フルバンド構造ライブラリが、前記半導体素子内部の、結晶面の座標系を基準とした応力テンソル要素(σx’,σy’,σz’,σxy’,σyz’,σzx’)に基づいたフルバンド構造情報を有し、
前記補間フルバンド構造情報を取得する処理は、前記結晶面内の応力に対するフルバンド構造を、前記応力テンソル要素のうち、3つの応力テンソル要素(σx’,σy’,σxy’)に基づいた補間により算出する、ことを特徴とする請求項14記載のプログラム。
【請求項17】
前記入力された前記半導体素子内部の応力・歪みテンソル分布の空間微分値に基づいて、応力・歪み代表メッシュ点を設定する処理を含み、
前記補間フルバンド構造情報を取得する処理は、前記応力・歪み代表メッシュ点におけるフルバンド構造情報を有する前記フルバンド構造ライブラリを用いて、前記半導体素子内部のメッシュ点と、前記応力・歪み代表メッシュ点との空間的関係から、3つの空間ベクトル要素(x,y,z)に基づく補間により、前記メッシュ点におけるフルバンド構造を算出する、ことを特徴とする請求項14記載のプログラム。
【請求項18】
半導体素子の電気的特性をシミュレーションするデバイスシミュレーションプログラムを実行するコンピュータに、
請求項14乃至17のいずれか一記載のプログラムで算出された補間フルバンド構造を用いて半導体素子中の電子状態を計算する処理と、
前記電子状態を計算する処理で得られた電子状態を用いて前記半導体素子の電気的特性をシミュレーションする処理と、
を実行させるプログラム。
【請求項19】
前記電子状態を計算する処理が、前記補間フルバンド構造情報を用いて波動方程式を解き、得られた半導体素子内部の量子力学的効果を考慮した量子電子状態を用いて、半導体素子の電気的特性を計算する、ことを特徴とする請求項18に記載のプログラム。
【請求項20】
物質のバンド構造を互いに異なる応力印加条件で求めてなる、複数のバンド構造情報を記憶した記憶装置と、
前記複数のバンド構造情報の応力とは異なる応力の印加に対応するバンド構造情報を取得するにあたり、前記複数のバンド構造情報のうちのいくつかを用いて、波数に関するエネルギー値を補間することで、前記応力の印加に対応したバンド構造情報を導出する補間手段と、
を備えたことを特徴とする処理装置。
【請求項21】
前記補間により取得されたバンド構造情報に基づき、前記物質中の電子状態を導出する手段を備えたことを特徴とする請求項20記載の処理装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2008−235323(P2008−235323A)
【公開日】平成20年10月2日(2008.10.2)
【国際特許分類】
【出願番号】特願2007−68425(P2007−68425)
【出願日】平成19年3月16日(2007.3.16)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
【公開日】平成20年10月2日(2008.10.2)
【国際特許分類】
【出願日】平成19年3月16日(2007.3.16)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
[ Back to top ]