半導体装置の製造プロセス最適化手法及び半導体装置の製造方法
【課題】電気的に重要な箇所の寸法精度を向上し、性能・歩留まり向上、チップコスト低減の効果を得る。
【解決手段】半導体装置の製造プロセス最適化手法は、回路設計データから作成されたフォトマスクを用いて露光プロセスにより回路設計データに基づいたパターンを基板上に形成する。この最適化手法は、フォトマスクを用いて第１露光条件で第１露光装置にて基板上に形成されるパターンと、フォトマスクを用いて第２露光条件で第２露光装置にて基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、回路設計データより抽出した電気的特性情報に基づいて差分に重み付けをした上で統計量を算出する工程と、第２露光条件を変化させて算出する工程を繰り返し、変化させた第２露光条件の中で合計が最小或いは所定の基準値以下となる露光条件を第２露光装置の最適露光条件２１として選定する工程(Ｓ２７)とを含む。
【解決手段】半導体装置の製造プロセス最適化手法は、回路設計データから作成されたフォトマスクを用いて露光プロセスにより回路設計データに基づいたパターンを基板上に形成する。この最適化手法は、フォトマスクを用いて第１露光条件で第１露光装置にて基板上に形成されるパターンと、フォトマスクを用いて第２露光条件で第２露光装置にて基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、回路設計データより抽出した電気的特性情報に基づいて差分に重み付けをした上で統計量を算出する工程と、第２露光条件を変化させて算出する工程を繰り返し、変化させた第２露光条件の中で合計が最小或いは所定の基準値以下となる露光条件を第２露光装置の最適露光条件２１として選定する工程(Ｓ２７)とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造プロセス最適化手法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造において、タイミングマージンの少ないパス（クリティカルパス：Critical path）など、電気的特性上のマージンが少ない箇所は、レイアウト上から読み取ることが難しいため、プロセス側で考慮して製造することが難しい。近年のリソグラフィプロセス設計においては、同世代のあらゆる製品レイアウトにおいて製造歩留りを高めるため、デザインルールで許容されたパターンピッチ、形状全てにおいて充分なプロセスマージンを保てるような露光条件（開口数（NA）、絞り、照明形状等）を算出し選択する。さらに実際に量産を行う露光装置においては、複数の装置を用いるが、装置間には性能における差異が存在する。これらの差異を補償するために、種々の露光パラメータ（開口数（ＮＡ）、輪帯照明の外径（σ_Out）、輪帯照明の内径（σ_In）、照明系に対するウエハの傾き（Tilt）等）を調整する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１１１３８５号公報
【非特許文献】
【０００４】
【非特許文献１】Proc. of SPIE Vol.7640,76402U
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、例えばデザインルール内から２００通りのパターンピッチを選択し、基準となる装置・条件から得た寸法データと、評価対象の装置・条件における寸法データの最小二乗法による差分が最小となるように照明条件を探索する方法がある。しかし、このような方法では、タイミングマージンの少ないパス（クリティカルパス）など、電気的特性上のマージンが少ないパターンとマージンに余裕があるパターンを同等に扱うため、電気的特性歩留まりを考慮した装置設定が出来ず、結果として電気的特性歩留りを効果的に向上することが出来ないという問題がある。半導体設計ルールの微細化に伴い、製造プロセスの困難度が増大し、製造バラツキが増大する。製造ばらつき分を見込んで設計をするものの、設計マージンの少ない回路、即ち、バラつきに弱い電気的危険箇所は増加してきている。従って、電気的な重要性（設計インテント）を考慮したプロセス管理を行うことが、所望の回路動作性能を達成するために必要となってくる。
【０００６】
本発明の一つの実施形態は、電気的に重要な箇所の寸法精度が向上し、性能・歩留まり向上、チップコスト低減の効果が得られる半導体装置の製造プロセス最適化手法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの実施形態の半導体装置の製造プロセス最適化手法は、回路設計データから作成されたフォトマスクを用いて露光プロセスにより当該回路設計データに基づいたパターンを半導体基板上に形成する。半導体装置の製造プロセス最適化手法は、前記フォトマスクを用いて第１の露光条件で第１の露光装置にて半導体基板上に形成されるパターンと、前記フォトマスクを用いて第２の露光条件で第２の露光装置にて半導体基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、前記回路設計データより抽出した電気的特性情報に基づいて前記差分に重み付けをした上で前記統計量を算出する工程と、前記第２の露光条件を変化させて前記算出する工程を繰り返し、変化させた前記第２の露光条件の中で前記合計が最小或いは所定の基準値以下となる露光条件を前記第２の露光装置の最適露光条件として選定する工程とを含む。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態の比較例にかかる照明条件最適化フローを示す図である。
【図２】図２は、第１の実施形態の照明条件最適化フローを示す図である。
【図３】図３は、第１の実施形態にかかるクリティカルパスの変動を最小限に留めたチューニング（照明条件最適化）の効果を示す図である。
【図４】図４は、第１の実施形態の最適化のクリティカルパスの配線幅とクリティカルパス以外の配線幅に対する効果を比較例と比較した具体例を示す図である。
【図５】図５は、第２の実施形態の比較例にかかる半導体装置の製造プロセス最適化手法フローを示す図である。
【図６】図６は、第２の実施形態の半導体装置の製造プロセス最適化手法フローを示す図である。
【図７】図７は、第２の実施形態の半導体装置の製造プロセス最適化手法による効果を模式的に示した図である。
【図８】図８は、第３の実施形態の比較例においてウエハ上のパターン寸法バラつきから露光量調整マップを作成する様子を示した図である。
【図９】図９は、第３の実施形態においてウエハ上のパターン寸法バラつきから露光量調整マップを作成する様子を示した図である。
【図１０】図１０は、第３の実施形態の別の例において露光量調整マップを作成する様子を示した図である。
【図１１】図１１は、第３の実施形態のさらに別の例において露光量調整マップを作成する様子を示した図である。
【図１２】図１２は、第３の実施形態にかかる露光量調整方法を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態にかかる半導体装置の製造プロセス最適化手法及び半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【００１０】
（第１の実施形態）
第１の実施の形態にかかる半導体装置の製造プロセス最適化手法はプロセス条件の最適化に関し、例えば同一の製品に対する同一のフォトマスクを異なる露光装置で用いて同一の製品を製造する場合に適用可能である。
【００１１】
本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。図１は、比較例としての露光装置横展開時の露光パラメータ微調整による照明条件最適化フローの例を示す図である。
【００１２】
まず、レイアウトの中でパターンの形状にのみ着目した場合において、リソグラフィプロセスにおいてプロセス変動に対する寸法変動が大きく、プロセスマージンの少ない歩留り危険パターン、例えばＬ字形状や突き当て形状等のパターンを多数含んだマスクである横展開判定マスク１０に対して、測定パターンの測定箇所の選定（ステップＳ１０）を行う。
【００１３】
そして第１の露光装置Ａでは、最適化用の上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)によってウエハ１に対して露光を実行し（ステップＳ１１）、ステップＳ１０で選定された測定パターンにおける寸法測定を行う（ステップＳ１２）。寸法測定で測定したパターンの寸法から、ある設計レイアウトに対応するあるマスクパターンから光学シミュレーションを行いウエハ上に形成されるパターンを予測する汎用的なシミュレーションモデルを作成する（ステップＳ１３）。このシミュレーションモデルは使用した露光装置の特性および照明条件が反映したモデルとなっている。
【００１４】
実際に照明条件の微調整を行う第２の露光装置Ｂでは、上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)および照明条件（基本条件)から露光パラメータを様々に変更した複数条件(調整条件)によってウエハ２に対して露光を実行し（ステップＳ１４）、ステップＳ１２と同様の寸法測定を行い（ステップＳ１５）、シミュレーションモデルを作成する（ステップＳ１６）。ここで露光パラメータとしては、例えば、開口数（NA）、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件のうち１つ以上を変更するものとする。
【００１５】
そして、ウエハ上のパターンの評価対象として予め定めた複数の箇所において、ステップＳ１３で求めたシミュレーションモデルの予測パターンと、露光装置Ｂの照明条件の変化に応じて変化するステップＳ１６で求めたシミュレーションモデルの変化する予測パターンとの寸法変動の差分の平均二乗偏差（RMS: Root Mean Square）が最小となる露光装置Bの照明条件、または寸法変動の差分が所定の範囲内に収まる露光装置Ｂの照明条件を最適条件として算出する（ステップＳ１７）。即ち、開口数（NA）、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件についての最適条件１１を算出する（ステップＳ１７）。
【００１６】
ステップＳ１７で決定された最適条件１１の下、ウエハ３に対して露光装置Ｂにおいて再度露光を行い（ステップＳ１８）、ウエハ３の検証を行う（ステップＳ１９）。最適化された照明条件では、リソグラフィー工程におけるパターン寸法が最も目論見通りになるよう調整されており、露光装置間に発生する誤差を緩和している。これにより、露光装置の変更によるパターン形状の寸法変動を抑えることができるので、露光装置Ａ用に作成したフォトマスクを露光装置Ｂでもそのまま使用できることになる。
【００１７】
次に、本実施の形態にかかる半導体装置の製造プロセス最適化手法としての照明条件最適化フローの例を図２に示す。
【００１８】
まず、レイアウトの中で形状的な部分にのみ着目して寸法変動がリソグラフィー的に厳しい注意すべき危険パターン、例えばＬ字形状が向かい合っているパターン等を含んだマスクである横展開判定マスク１０に対して、測定パターンの選定（ステップＳ２０）を行う。
【００１９】
そして第１の露光装置Ａでは、最適化用の上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)によってウエハ１に対して露光を実行し（ステップＳ２１）、ステップＳ１０で選定された測定パターンにおける寸法測定を行う（ステップＳ２２）。寸法測定で測定したパターンの寸法から、ある設計レイアウトに対応するマスクパターンからウエハ上に形成されるパターンを予測する汎用的なシミュレーションモデルを作成する（ステップＳ２３）。
【００２０】
実際に照明条件の微調整を行う第２の露光装置Ｂでは、上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)および照明条件（基本条件)から露光パラメータを様々に変更した複数条件(調整条件)によってウエハ２に対して露光を実行し（ステップＳ２４）、ステップＳ２２と同様の寸法測定を行い（ステップＳ２５）、シミュレーションモデルを作成する（ステップＳ２６）。ここで露光パラメータは、例えば、開口数（NA）、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件のうち１つ以上を変更する。また、第２の露光装置Ｂで変動させるプロセス条件として、照明形状、照明分布、偏光状態、動的フォーカス設定、マスク種類、露光量、収差、レジスト種、レジスト膜厚、PEB(Post Exposure Bake)、現像条件のいずれか一つ以上を含むようにしてもかまわない。
【００２１】
本実施の形態においては、この後、ウエハ上のパターンの評価対象として予め定めた複数の箇所において、ステップＳ２３で求めたシミュレーションモデルの予測パターンと、露光装置Ｂの照明条件の変化に応じて変化するステップＳ２６で求めたシミュレーションモデルの変化する予測パターンとの寸法変動の差分のRMSが最小となる露光条件、または寸法変動の差分が所定の範囲内に収まる露光条件を求めるにあたり、製品マスク２０の中で電気的特性上クリティカルなパターン（クリティカルパス：Ｃ．Ｐ．）に重み付けして計算する。即ち、差分の分布に基づく統計量に重み付けをして計算する。
【００２２】
電気的特性上クリティカルなパターンとは、例えば、所望の電気的特性を維持するための半導体基板上に形成されるパターンの変動マージンが所定の基準値よりも小さい回路パターンである。回路設計データより抽出された回路パターンが電気的特性上クリティカルかどうかを判定するための情報としては、セル設計およびチップ設計の段階で、トランジスタ、プリミティブセル、セルの集合であるインスタンス、パス、ネット毎にタイミング検証により得られるタイミング解析情報を用いることができる。さらに詳細な電気的特性としては、IR-Dropによる電源電圧の低下、遅延時間、クロックスキュー値、シグナルインテグリティ、クロストーク、プロセス変動モデル、ホットエレクトロン効果、エレクトロマイグレーション効果、デバイスの信頼性、リソグラフィー(Trバラつき、配線バラつき、マルチVth)、エッチング、ストレス、チップ内の温度バラつきなどを考慮することができる。
【００２３】
具体的には、製品マスク２０の中で電気的特性上クリティカルな回路に対応するパターンを抽出して、それと同じあるいはそれに近いパターンを上記予測パターンから探し出し、露光装置Ｂの照明条件の最適条件の算出の際に、当該箇所の電気的特性上のマージンを考慮して上述した差分の分布に基づく統計量に重み付けを行った上で最適条件の算出を実施する（ステップＳ２７）。即ち、比較例のステップＳ１７においては単純に寸法変動の差分の絶対値の合計を算出していたのに対し、本実施の形態においては電気的特性上クリティカルな回路に対応するパターンにおける寸法変動の差分には重み付けをして絶対値の合計を算出する（ステップＳ２７）。この合計値の値が、第２の露光装置Ｂについて変化させた露光条件の中で最小、あるいは所定の基準値以下となる露光条件を第２の露光装置Ｂの最適露光条件として選択する。これにより最適条件の決定時には電気的特性上クリティカルな回路に対応するパターンの寸法変動は極力抑えることが可能となりデバイスの電気的特性が極力変動しない露光装置Ｂの照明条件を最適条件として選定できるようなる。なお、上記最適化においては、設定された許容寸法変動量情報を対応する回路レイアウトパターン上に関連づけた図形（トランジスタおよび配線）データを作成し、それを元にプロセス条件探索を実施してもよい。
【００２４】
これにより、電気的特性上のマージンが小さいパターンにおいては、他のパターンに比較してパターン重要度を高めるように考慮した条件の算出を実施することが可能となる。具体的には、設計レイアウトが持っているパターンの電気的特性上のマージンに関する情報に注目して、電気的特性上のマージンが小さく細かい調整が必要な部分（クリティカルな回路に対応するパターン）と、電気的特性上のマージンが大きく多少の寸法変動があってもデバイス特性にあまり影響を与えない部分に分けて、デバイス特性への影響が大きいクリティカルなパターンに注目してデバイスの設計基準を満たすように露光装置Ｂにおける露光最適条件を調整する。従って、同一のフォトマスクを用いた場合に露光装置Ａで作成したデバイスに対して露光装置Ｂで作成したデバイスのデバイス性能の変動を抑えることが可能となる。
【００２５】
このように決定された最適条件２１（照明条件）の下、ウエハ３に対して露光装置Ｂにおいて再度露光を行い（ステップＳ２８）、ウエハ３の検証を行う（ステップＳ２９）。図３に、本実施の形態にかかるクリティカルパスの変動を最小限に留めたチューニング（照明条件最適化）の概念図を示す。図３の横軸はパターンのバリエーションで、縦軸は光近接効果変動、即ち露光装置が変わることによる形成されるパターンの寸法変動である。同一製品を同じマスクを用いて異なる露光装置で製造する場合、マスクごとに最適化されたクリティカルパスを重視した本実施の形態による照明条件（C.P.重視Tuning）では、比較手法（通常Tuning)に比較して電気的特性の危険度をプロセス側で緩和しており、電気的特性の歩留まりがさらに向上する。
【００２６】
より、具体的に示せば、例えば図４に示すように、スタンダードセルのトランジスタ上のゲートとして機能する部分の配線幅に着目した場合、クリティカルパス上のゲートに係わる配線幅Ａの変動ΔＡと、非クリティカルパス上のゲートに係わる配線幅Ｂの変動ΔＢとを考えてみる。比較例の最適化においては、パターン形状のみ重視して最適化していたので、幅Ａも幅Ｂも全て同じものとして、一律に露光時のパラメータを調整する。従って、例えば図４の右の表に示すように、比較例の最適化では、露光装置を変化させたときの変動ΔＡおよびΔＢが、ΔＡ＝ΔＢ＝３とある程度同じになるような照明条件が設定されていた。
【００２７】
これに対して、本実施形態の半導体装置の製造プロセス最適化手法により、例えばクリティカルパス上である配線幅ＡについてはΔＡ＝２と寸法変動を抑えることが可能となり、回路の電気的特性歩留まりを効果的に向上することが可能となる。この場合回路の電気的特性が保障できるのであれば、例えば非クリティカルパス上である配線幅ＢについてはΔＢ＝９と寸法変動に対する基準を緩めてもかまわない。
【００２８】
（第２の実施形態）
第２の実施の形態にかかる半導体装置の製造プロセス最適化手法はＳＭＯ(Source Mask Optimization：光源輝度分布・形状、マスク形状の最適化を行う技術)に関し、例えば同じ露光装置で異なる製品に対応する異なるフォトマスクを用いて異なる製品を作る場合に適用可能である。この例では、マスク上のパターンと対応する電気的特性情報を元に、ＳＭＯ(Source Mask Optimization)による光源最適化を行っている。ＳＭＯとは、照明形状とマスク上のパターン形状を同時に最適化しウエハ上で所望のパターン形状および寸法を得る手法である。ここでのＳＭＯとしては照明形状の最適化を行う。
【００２９】
本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。図５は、比較例となる半導体装置の製造プロセス最適化手法について説明するフロー図である。
【００３０】
図５のステップＳ５１において入力されたリソグラフィー設計の段階でデザインルール内のマージンが少ないマスクパターン、例えば、その世代のラインアンドスペースパターンの代表例となるパターンに対して、ＳＭＯにより最適化（ステップＳ５２）された条件である照明形状に対して通常のリソグラフィーシミュレーションを行う（ステップＳ５３）。そして、リソグラフィーシミュレーションにより得られたウエハ上に解像されると予測されるパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定する（ステップＳ５４）。形状、寸法、およびマージンが基準を満たさなかった場合（ステップＳ５４：Ｎｏ）は危険パターン（プロセスマージンが不足するパターン）を代表パターンに追加し（ステップＳ５５）、追加された代表パターンを入力して（ステップＳ５１）、再度照明形状を最適化する（ステップＳ５２）。その後、リソグラフィーシミュレーションを行い（ステップＳ５３）、形状、寸法、およびマージンが基準を満たせば(ステップＳ５４：Ｙｅｓ)、基本的にデザインルールの世代毎に共通に最適化された一つの照明条件であるＳＭＯ基準条件５０が得られる。
【００３１】
ＳＭＯ基準条件５０が得られたら、フルチップのマスクパターンデータを入力して（ステップＳ５６）、ＯＰＣ（Optical Proximity Correction)を考慮したマスク形状の最適化（ステップＳ５７）、リソグラフィーシミュレーション（ステップＳ５８）を実行して、ウエハ上のパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定する（ステップＳ５９）。パターン形状、寸法、およびプロセスマージンが基準を満たさなかった場合（ステップＳ５９：Ｎｏ）は、実際に基準を満たさなかった歩留り危険パターンであるホットスポットパターンを代表パターンに追加し（ステップＳ６０）、ステップＳ５１からやり直す。パターン形状、寸法、およびマージンが基準を満たした場合は、マスクデータの完成である（ステップＳ６１）。
【００３２】
本実施の形態にかかる半導体装置の製造プロセス最適化手法においては、図６のフローに示すように、基本的なパターンバリエーションを考慮したベースとなる条件（ＳＭＯ基準条件６０）を一旦作っておき、さらに製品ごとに異なるクリティカルパスを用いて最適化を実施し（ＳＭＯオーダーメイド（ステップＳ７７））、製品レイアウトにカスタマイズした条件を準備することを特徴としている。
【００３３】
図６のフローの代表パターン入力（ステップＳ７１）、ＳＭＯ（ステップＳ７２）、リソグラフィーシミュレーション（ステップＳ７３）、ウエハ上パターンが、所望の形状、寸法、およびマージンを満たすかどうかの判定（ステップＳ７４）、危険パターン（プロセスマージンが不足するパターン）の追加（ステップＳ７５）を経て、ＳＭＯ基準条件６０を得るまでの流れは、図５に示した比較例と同様である。
【００３４】
本実施形態の図６のフローでは、ＳＭＯ基準条件６０をもとに、例えば複数のチップＡ、Ｂ、Ｃのチップ毎に、フルチップのマスクパターンデータを入力する（ステップＳ７６−１、Ｓ７６−２、Ｓ７６−３）。この各マスクパターンデータはそれぞれ独自のクリティカルパスを含んでいる。その後、本実施形態においては、各チップ別の回路設計データより抽出された回路パターンの電気的特性情報に基づいて、所望の電気的特性を維持するためのウエハ上のパターンの変動マージンがより小さい回路パターンはプロセスマージンがより大きくなるように、露光装置の照明条件とフォトマスクの形状とを共に最適化する（ＳＭＯオーダーメイド）（ステップＳ７７−１、Ｓ７７−２、Ｓ７７−３）。具体的には、クリティカルパスに対して重み付けをして各チップ別のＳＭＯを実行する。例えば、電気的特性を考慮した寸法変動許容度の小さいパス・セル・図形に含まれるレイアウトを抽出し、これを対象として、当該許容度内に収まるように照明形状の最適化を行う。
【００３５】
その後、各チップ別にそれぞれ、ＯＰＣ（Optical Proximity Correction)を考慮したマスク形状の最適化（ステップＳ７８−１、Ｓ７８−２、Ｓ７８−３）、リソグラフィーシミュレーション（ステップＳ７９−１、Ｓ７９−２、Ｓ７９−３）を実行して、ウエハ上のクリティカルパスを含むパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定する（ステップステップＳ８０−１、Ｓ８０−２、Ｓ８０−３）。その結果、電気的にクリティカルなパスのマージンがクリティカルパスに対する基準を満たさなかった場合（ステップステップＳ８０−１：Ｎｏ、Ｓ８０−２：Ｎｏ、Ｓ８０−３：Ｎｏ）、該当するクリティカルパターンを代表パターンに追加して（ステップＳ８１）、ＳＭＯ基準条件６０をつくり直す。なお、ステップＳ８０−１、Ｓ８０−２、Ｓ８０−３では、形状のみに着目したパターンについても基準を満たすか否かが判定され、満たさない場合は（ステップステップＳ８０−１：Ｎｏ、Ｓ８０−２：Ｎｏ、Ｓ８０−３：Ｎｏ）、危険パターンであるホットスポットパターンを代表パターンに追加する（ステップＳ８１）。ステップＳ８０−１、Ｓ８０−２、Ｓ８０−３で、クリティカルパスが所望のマージンを満たし、ホットスポットパターンの検出も無い場合は（ステップステップＳ８０−１：Ｙｅｓ、Ｓ８０−２：Ｙｅｓ、Ｓ８０−３：Ｙｅｓ）、マスクデータが完成する（ステップＳ８２−１、Ｓ８２−２、Ｓ８２−３）。これにより、製品ごとのクリティカルパスに注力した最適化によるオーダーメイドが可能となる。
【００３６】
本実施形態の図６に示した半導体装置の製造プロセス最適化手法により、電気的にクリティカルなパターンに着目したプロセス条件を選ぶことが可能となる様子を図７に模式的に示す。クリティカルパスに特化してマージンを向上させる場合のイメージを示す。図７の横軸はパターンのバリエーションで、縦軸はプロセスマージンである。プロセスマージンは露光量およびフォーカス値からなる２次元の値であるが、ここではプロセスウインドウよりマージンが取れるかどうかという観点から１次元に模式化してある。通常の照明条件では、必要プロセスウインドウに対してマージンが取れないパターンが生じても、ＳＭＯを実行して得られたデザインルールの世代毎に共通に最適化された一つの照明条件であるＳＭＯ基準条件により必要プロセスウインドウ以上のマージンは確保される。本実施形態のクリティカルパスに特化したＳＭＯにより、パターンバリエーション全体のマージンを確保しつつ、クリティカルパスに対して十分大きなマージンを得ることが可能となる。
【００３７】
（第３の実施形態）
第３の実施の形態にかかる半導体装置の製造プロセス最適化手法はウエハ上のパターンの寸法バラつきの分布を調整するための露光量の調整、即ち露光機における露光量の調整マップに関する。
【００３８】
本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。この例においては、露光量調整マップを作成してウエハ上の寸法バラつきを低減する。
【００３９】
設計レイアウトを元にフォトマスクを作成し、フォトマスク上のパターンの寸法バラつきの分布を測定する。次にMEEF（Mask Error Enhancement Factor)を実験またはリソグラフィーシミュレーション等を用いて求めて、ウエハ上のパターンの寸法バラつきの分布を測定する。MEEFは、マスクを等倍マスクに換算した場合、マスク上の寸法変動がウエハ上で何倍に増大するかを示す値であり、（ウエハ上での寸法変動）=MEEF×（マスクの寸法変動）の関係にある。
【００４０】
次に、ウエハ上のパターン寸法バラつきが少なくなるように、露光機における露光量の調整マップを作成し、この露光量調整マップに基づいて露光を行う。ウエハ上の寸法バラつきを考慮して露光量の調整マップを作成する例を図８に示す。比較例においてはウエハ上の寸法バラつきを考慮し、調整領域ごとの寸法の太め／細めバラつきを考慮し、調整領域内のより多くのパターンが寸法どおりに仕上がるように、図８の下に示した露光量調整マップに示すように露光量を調整する。即ち、二次元的にメッシュで区分した部分領域毎に調整する。
【００４１】
このとき、比較例においてはパターンの寸法については考慮するが、設計における回路的特性、電気的特性を考慮していない。このため、回路的に重要ではないパターンを所望寸法どおりに仕上げる一方、重要なパターンが寸法どおりに仕上がらず、所望の回路特性が達成できないことが懸念される。
【００４２】
そこで本実施形態においては、露光量調整マップを作成する際に、回路的特性および電気的特性的にクリティカルな回路上のパターンの位置情報を考慮する。回路的特性および電気的特性的にクリティカルな回路上のパターンとは、回路設計データより抽出された電気的特性情報に基づいて所定の電気的特性を維持するためには、ウエハ上に形成されたパターンの変動マージンが所定の値より小さい回路パターンである。たとえば図９においては、クリティカルな回路上のパターン９１〜９４の位置を鑑みて、クリティカルな回路のパターン寸法が所望どおりに仕上がるように図９の下に示した露光量調整マップにて露光量調整領域内の露光量を調整する。
【００４３】
本実施形態の別の例としては、図１０の露光量調整マップに示すようにクリティカルな回路上のパターン９１〜９４の位置を鑑みて、クリティカルな回路のパターンを含む領域の露光量調整領域をさらに細分化して細分化した領域毎に設定することにより、クリティカル回路上のパターンが所望の寸法に仕上がるように調整領域内の露光量を調整する。
【００４４】
本実施形態のさらに別の例としては、図１１の露光量調整マップに示すようにクリティカルな回路上のパターン９１〜９４に関して、近傍の領域における露光量と回路的特性を鑑み、良好な回路的特性が得られる値に露光量を調整する。たとえばEM（エレクトロマイグレーション）危険箇所に関して、電流密度が局部的に高くならないように太めに仕上がる値に露光量調整領域の値を調整する。
【００４５】
以上説明した、本実施形態にかかる露光量調整方法について、図１２にフローチャートを示す。まず、与えられた設計データよりレイアウトを作成する（ステップＳ９１）。次にマスクデータを作成し（ステップＳ９２）、マスクデータ上の寸法測長箇所を指定する（ステップＳ９３）。ステップＳ９３で指定した箇所のマスクの寸法を測長し（ステップＳ９４）、マスクの寸法バラつきの分布を得る（ステップＳ９５）。ここで得られたマスクの寸法バラつきの分布から上述したMEEFを用いてウエハ上のパターンの寸法分布を得る（ステップＳ９６）。ウエハ上のパターンの寸法分布から、回路的特性および電気的特性的にクリティカルな回路上のパターンの位置情報を考慮して上述したように露光量マップを作成する（ステップＳ９７）。露光量マップに基づき二次元上で分割された領域毎に露光量を調整して露光する（ステップＳ９８）ことにより、クリティカルな回路上のパターンが所望の電気特性を維持したパターンとしてウエハ上に作成することができる。
【００４６】
本実施形態では、パターンと対応する電気的特性情報を元に、露光におけるドーズマッピング手法を用いて露光ドーズ最適化を行っている。露光面におけるスリット方向、スキャン方向におけるドーズバラつきを測定し、場所ごとの最適なドーズをマッピングして露光を行う。
【００４７】
比較例においてはマスク、ウエハ上パターンの寸法の分布をもとに露光量の補正値を算出し、露光ドーズを決めていた。回路的重要な箇所、電気特性的にマージンの少ない箇所を考慮することなく、ドーズを決めていたため、電気特性マージンが不足したり、デバイス特性に不良を生じたりする危険があった。
【００４８】
本実施形態においては、回路的重要な箇所、電気特性的にマージンの少ない箇所を考慮して露光ドーズをマッピングする。電気特性的マージンの少ない箇所に関して、必要に応じてマージンが増加する方向にドーズを調整する。これにより、電気的に重要な箇所の寸法精度が向上し、性能・歩留まり向上、チップコスト低減の効果が見込まれる。
【００４９】
なお、上記第１乃至第３の実施形態においては、セル設計、チップ設計において電気的特性上クリティカルなネット、セルインスタンス、トランジスタ、図形を抽出し、プロセス変動を考慮した検証を行ってネット、セルインスタンス、トランジスタ、図形ごとに許容度を割り当てることができる。そして設計データの完成時にはネット、セルインスタンス、トランジスタ、図形とそれらに対応する許容度をレイアウト・データと共にテープ・アウトする。半導体装置製造における露光装置の照明条件等を決定する際に、タイミングマージンの少ないパスなど電気特性上のマージンが少ない箇所のプロセス許容度を考慮した露光パラメータの微調整を実施する。
【００５０】
これにより、電気的特性とパターン毎のプロセス許容度を考慮して、必要な箇所に必要なマージンを持たせることが可能となり、電気的に正しく回路動作する半導体装置を効率的に製造することが可能となる。即ち、電気的特性に関する歩留まりを向上し、より短いTAT（Turn Around Time)でより品質の高いレイアウトとデバイス性能を有した半導体回路を製造できることになるので、チップコストの低減が可能となる。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１０ 横展開判定マスク、２０ 製品マスク、５０、６０ ＳＭＯ基準条件、９１〜９４ クリティカルな回路上のパターン。
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造プロセス最適化手法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造において、タイミングマージンの少ないパス（クリティカルパス：Critical path）など、電気的特性上のマージンが少ない箇所は、レイアウト上から読み取ることが難しいため、プロセス側で考慮して製造することが難しい。近年のリソグラフィプロセス設計においては、同世代のあらゆる製品レイアウトにおいて製造歩留りを高めるため、デザインルールで許容されたパターンピッチ、形状全てにおいて充分なプロセスマージンを保てるような露光条件（開口数（NA）、絞り、照明形状等）を算出し選択する。さらに実際に量産を行う露光装置においては、複数の装置を用いるが、装置間には性能における差異が存在する。これらの差異を補償するために、種々の露光パラメータ（開口数（ＮＡ）、輪帯照明の外径（σ_Out）、輪帯照明の内径（σ_In）、照明系に対するウエハの傾き（Tilt）等）を調整する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１１１３８５号公報
【非特許文献】
【０００４】
【非特許文献１】Proc. of SPIE Vol.7640,76402U
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、例えばデザインルール内から２００通りのパターンピッチを選択し、基準となる装置・条件から得た寸法データと、評価対象の装置・条件における寸法データの最小二乗法による差分が最小となるように照明条件を探索する方法がある。しかし、このような方法では、タイミングマージンの少ないパス（クリティカルパス）など、電気的特性上のマージンが少ないパターンとマージンに余裕があるパターンを同等に扱うため、電気的特性歩留まりを考慮した装置設定が出来ず、結果として電気的特性歩留りを効果的に向上することが出来ないという問題がある。半導体設計ルールの微細化に伴い、製造プロセスの困難度が増大し、製造バラツキが増大する。製造ばらつき分を見込んで設計をするものの、設計マージンの少ない回路、即ち、バラつきに弱い電気的危険箇所は増加してきている。従って、電気的な重要性（設計インテント）を考慮したプロセス管理を行うことが、所望の回路動作性能を達成するために必要となってくる。
【０００６】
本発明の一つの実施形態は、電気的に重要な箇所の寸法精度が向上し、性能・歩留まり向上、チップコスト低減の効果が得られる半導体装置の製造プロセス最適化手法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの実施形態の半導体装置の製造プロセス最適化手法は、回路設計データから作成されたフォトマスクを用いて露光プロセスにより当該回路設計データに基づいたパターンを半導体基板上に形成する。半導体装置の製造プロセス最適化手法は、前記フォトマスクを用いて第１の露光条件で第１の露光装置にて半導体基板上に形成されるパターンと、前記フォトマスクを用いて第２の露光条件で第２の露光装置にて半導体基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、前記回路設計データより抽出した電気的特性情報に基づいて前記差分に重み付けをした上で前記統計量を算出する工程と、前記第２の露光条件を変化させて前記算出する工程を繰り返し、変化させた前記第２の露光条件の中で前記合計が最小或いは所定の基準値以下となる露光条件を前記第２の露光装置の最適露光条件として選定する工程とを含む。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態の比較例にかかる照明条件最適化フローを示す図である。
【図２】図２は、第１の実施形態の照明条件最適化フローを示す図である。
【図３】図３は、第１の実施形態にかかるクリティカルパスの変動を最小限に留めたチューニング（照明条件最適化）の効果を示す図である。
【図４】図４は、第１の実施形態の最適化のクリティカルパスの配線幅とクリティカルパス以外の配線幅に対する効果を比較例と比較した具体例を示す図である。
【図５】図５は、第２の実施形態の比較例にかかる半導体装置の製造プロセス最適化手法フローを示す図である。
【図６】図６は、第２の実施形態の半導体装置の製造プロセス最適化手法フローを示す図である。
【図７】図７は、第２の実施形態の半導体装置の製造プロセス最適化手法による効果を模式的に示した図である。
【図８】図８は、第３の実施形態の比較例においてウエハ上のパターン寸法バラつきから露光量調整マップを作成する様子を示した図である。
【図９】図９は、第３の実施形態においてウエハ上のパターン寸法バラつきから露光量調整マップを作成する様子を示した図である。
【図１０】図１０は、第３の実施形態の別の例において露光量調整マップを作成する様子を示した図である。
【図１１】図１１は、第３の実施形態のさらに別の例において露光量調整マップを作成する様子を示した図である。
【図１２】図１２は、第３の実施形態にかかる露光量調整方法を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態にかかる半導体装置の製造プロセス最適化手法及び半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【００１０】
（第１の実施形態）
第１の実施の形態にかかる半導体装置の製造プロセス最適化手法はプロセス条件の最適化に関し、例えば同一の製品に対する同一のフォトマスクを異なる露光装置で用いて同一の製品を製造する場合に適用可能である。
【００１１】
本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。図１は、比較例としての露光装置横展開時の露光パラメータ微調整による照明条件最適化フローの例を示す図である。
【００１２】
まず、レイアウトの中でパターンの形状にのみ着目した場合において、リソグラフィプロセスにおいてプロセス変動に対する寸法変動が大きく、プロセスマージンの少ない歩留り危険パターン、例えばＬ字形状や突き当て形状等のパターンを多数含んだマスクである横展開判定マスク１０に対して、測定パターンの測定箇所の選定（ステップＳ１０）を行う。
【００１３】
そして第１の露光装置Ａでは、最適化用の上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)によってウエハ１に対して露光を実行し（ステップＳ１１）、ステップＳ１０で選定された測定パターンにおける寸法測定を行う（ステップＳ１２）。寸法測定で測定したパターンの寸法から、ある設計レイアウトに対応するあるマスクパターンから光学シミュレーションを行いウエハ上に形成されるパターンを予測する汎用的なシミュレーションモデルを作成する（ステップＳ１３）。このシミュレーションモデルは使用した露光装置の特性および照明条件が反映したモデルとなっている。
【００１４】
実際に照明条件の微調整を行う第２の露光装置Ｂでは、上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)および照明条件（基本条件)から露光パラメータを様々に変更した複数条件(調整条件)によってウエハ２に対して露光を実行し（ステップＳ１４）、ステップＳ１２と同様の寸法測定を行い（ステップＳ１５）、シミュレーションモデルを作成する（ステップＳ１６）。ここで露光パラメータとしては、例えば、開口数（NA）、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件のうち１つ以上を変更するものとする。
【００１５】
そして、ウエハ上のパターンの評価対象として予め定めた複数の箇所において、ステップＳ１３で求めたシミュレーションモデルの予測パターンと、露光装置Ｂの照明条件の変化に応じて変化するステップＳ１６で求めたシミュレーションモデルの変化する予測パターンとの寸法変動の差分の平均二乗偏差（RMS: Root Mean Square）が最小となる露光装置Bの照明条件、または寸法変動の差分が所定の範囲内に収まる露光装置Ｂの照明条件を最適条件として算出する（ステップＳ１７）。即ち、開口数（NA）、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件についての最適条件１１を算出する（ステップＳ１７）。
【００１６】
ステップＳ１７で決定された最適条件１１の下、ウエハ３に対して露光装置Ｂにおいて再度露光を行い（ステップＳ１８）、ウエハ３の検証を行う（ステップＳ１９）。最適化された照明条件では、リソグラフィー工程におけるパターン寸法が最も目論見通りになるよう調整されており、露光装置間に発生する誤差を緩和している。これにより、露光装置の変更によるパターン形状の寸法変動を抑えることができるので、露光装置Ａ用に作成したフォトマスクを露光装置Ｂでもそのまま使用できることになる。
【００１７】
次に、本実施の形態にかかる半導体装置の製造プロセス最適化手法としての照明条件最適化フローの例を図２に示す。
【００１８】
まず、レイアウトの中で形状的な部分にのみ着目して寸法変動がリソグラフィー的に厳しい注意すべき危険パターン、例えばＬ字形状が向かい合っているパターン等を含んだマスクである横展開判定マスク１０に対して、測定パターンの選定（ステップＳ２０）を行う。
【００１９】
そして第１の露光装置Ａでは、最適化用の上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)によってウエハ１に対して露光を実行し（ステップＳ２１）、ステップＳ１０で選定された測定パターンにおける寸法測定を行う（ステップＳ２２）。寸法測定で測定したパターンの寸法から、ある設計レイアウトに対応するマスクパターンからウエハ上に形成されるパターンを予測する汎用的なシミュレーションモデルを作成する（ステップＳ２３）。
【００２０】
実際に照明条件の微調整を行う第２の露光装置Ｂでは、上記横展開判定マスク１０を用いて、元となる照明条件（基本条件)および照明条件（基本条件)から露光パラメータを様々に変更した複数条件(調整条件)によってウエハ２に対して露光を実行し（ステップＳ２４）、ステップＳ２２と同様の寸法測定を行い（ステップＳ２５）、シミュレーションモデルを作成する（ステップＳ２６）。ここで露光パラメータは、例えば、開口数（NA）、照明形状、照明系に対するウエハの傾きをはじめとする種々の条件のうち１つ以上を変更する。また、第２の露光装置Ｂで変動させるプロセス条件として、照明形状、照明分布、偏光状態、動的フォーカス設定、マスク種類、露光量、収差、レジスト種、レジスト膜厚、PEB(Post Exposure Bake)、現像条件のいずれか一つ以上を含むようにしてもかまわない。
【００２１】
本実施の形態においては、この後、ウエハ上のパターンの評価対象として予め定めた複数の箇所において、ステップＳ２３で求めたシミュレーションモデルの予測パターンと、露光装置Ｂの照明条件の変化に応じて変化するステップＳ２６で求めたシミュレーションモデルの変化する予測パターンとの寸法変動の差分のRMSが最小となる露光条件、または寸法変動の差分が所定の範囲内に収まる露光条件を求めるにあたり、製品マスク２０の中で電気的特性上クリティカルなパターン（クリティカルパス：Ｃ．Ｐ．）に重み付けして計算する。即ち、差分の分布に基づく統計量に重み付けをして計算する。
【００２２】
電気的特性上クリティカルなパターンとは、例えば、所望の電気的特性を維持するための半導体基板上に形成されるパターンの変動マージンが所定の基準値よりも小さい回路パターンである。回路設計データより抽出された回路パターンが電気的特性上クリティカルかどうかを判定するための情報としては、セル設計およびチップ設計の段階で、トランジスタ、プリミティブセル、セルの集合であるインスタンス、パス、ネット毎にタイミング検証により得られるタイミング解析情報を用いることができる。さらに詳細な電気的特性としては、IR-Dropによる電源電圧の低下、遅延時間、クロックスキュー値、シグナルインテグリティ、クロストーク、プロセス変動モデル、ホットエレクトロン効果、エレクトロマイグレーション効果、デバイスの信頼性、リソグラフィー(Trバラつき、配線バラつき、マルチVth)、エッチング、ストレス、チップ内の温度バラつきなどを考慮することができる。
【００２３】
具体的には、製品マスク２０の中で電気的特性上クリティカルな回路に対応するパターンを抽出して、それと同じあるいはそれに近いパターンを上記予測パターンから探し出し、露光装置Ｂの照明条件の最適条件の算出の際に、当該箇所の電気的特性上のマージンを考慮して上述した差分の分布に基づく統計量に重み付けを行った上で最適条件の算出を実施する（ステップＳ２７）。即ち、比較例のステップＳ１７においては単純に寸法変動の差分の絶対値の合計を算出していたのに対し、本実施の形態においては電気的特性上クリティカルな回路に対応するパターンにおける寸法変動の差分には重み付けをして絶対値の合計を算出する（ステップＳ２７）。この合計値の値が、第２の露光装置Ｂについて変化させた露光条件の中で最小、あるいは所定の基準値以下となる露光条件を第２の露光装置Ｂの最適露光条件として選択する。これにより最適条件の決定時には電気的特性上クリティカルな回路に対応するパターンの寸法変動は極力抑えることが可能となりデバイスの電気的特性が極力変動しない露光装置Ｂの照明条件を最適条件として選定できるようなる。なお、上記最適化においては、設定された許容寸法変動量情報を対応する回路レイアウトパターン上に関連づけた図形（トランジスタおよび配線）データを作成し、それを元にプロセス条件探索を実施してもよい。
【００２４】
これにより、電気的特性上のマージンが小さいパターンにおいては、他のパターンに比較してパターン重要度を高めるように考慮した条件の算出を実施することが可能となる。具体的には、設計レイアウトが持っているパターンの電気的特性上のマージンに関する情報に注目して、電気的特性上のマージンが小さく細かい調整が必要な部分（クリティカルな回路に対応するパターン）と、電気的特性上のマージンが大きく多少の寸法変動があってもデバイス特性にあまり影響を与えない部分に分けて、デバイス特性への影響が大きいクリティカルなパターンに注目してデバイスの設計基準を満たすように露光装置Ｂにおける露光最適条件を調整する。従って、同一のフォトマスクを用いた場合に露光装置Ａで作成したデバイスに対して露光装置Ｂで作成したデバイスのデバイス性能の変動を抑えることが可能となる。
【００２５】
このように決定された最適条件２１（照明条件）の下、ウエハ３に対して露光装置Ｂにおいて再度露光を行い（ステップＳ２８）、ウエハ３の検証を行う（ステップＳ２９）。図３に、本実施の形態にかかるクリティカルパスの変動を最小限に留めたチューニング（照明条件最適化）の概念図を示す。図３の横軸はパターンのバリエーションで、縦軸は光近接効果変動、即ち露光装置が変わることによる形成されるパターンの寸法変動である。同一製品を同じマスクを用いて異なる露光装置で製造する場合、マスクごとに最適化されたクリティカルパスを重視した本実施の形態による照明条件（C.P.重視Tuning）では、比較手法（通常Tuning)に比較して電気的特性の危険度をプロセス側で緩和しており、電気的特性の歩留まりがさらに向上する。
【００２６】
より、具体的に示せば、例えば図４に示すように、スタンダードセルのトランジスタ上のゲートとして機能する部分の配線幅に着目した場合、クリティカルパス上のゲートに係わる配線幅Ａの変動ΔＡと、非クリティカルパス上のゲートに係わる配線幅Ｂの変動ΔＢとを考えてみる。比較例の最適化においては、パターン形状のみ重視して最適化していたので、幅Ａも幅Ｂも全て同じものとして、一律に露光時のパラメータを調整する。従って、例えば図４の右の表に示すように、比較例の最適化では、露光装置を変化させたときの変動ΔＡおよびΔＢが、ΔＡ＝ΔＢ＝３とある程度同じになるような照明条件が設定されていた。
【００２７】
これに対して、本実施形態の半導体装置の製造プロセス最適化手法により、例えばクリティカルパス上である配線幅ＡについてはΔＡ＝２と寸法変動を抑えることが可能となり、回路の電気的特性歩留まりを効果的に向上することが可能となる。この場合回路の電気的特性が保障できるのであれば、例えば非クリティカルパス上である配線幅ＢについてはΔＢ＝９と寸法変動に対する基準を緩めてもかまわない。
【００２８】
（第２の実施形態）
第２の実施の形態にかかる半導体装置の製造プロセス最適化手法はＳＭＯ(Source Mask Optimization：光源輝度分布・形状、マスク形状の最適化を行う技術)に関し、例えば同じ露光装置で異なる製品に対応する異なるフォトマスクを用いて異なる製品を作る場合に適用可能である。この例では、マスク上のパターンと対応する電気的特性情報を元に、ＳＭＯ(Source Mask Optimization)による光源最適化を行っている。ＳＭＯとは、照明形状とマスク上のパターン形状を同時に最適化しウエハ上で所望のパターン形状および寸法を得る手法である。ここでのＳＭＯとしては照明形状の最適化を行う。
【００２９】
本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。図５は、比較例となる半導体装置の製造プロセス最適化手法について説明するフロー図である。
【００３０】
図５のステップＳ５１において入力されたリソグラフィー設計の段階でデザインルール内のマージンが少ないマスクパターン、例えば、その世代のラインアンドスペースパターンの代表例となるパターンに対して、ＳＭＯにより最適化（ステップＳ５２）された条件である照明形状に対して通常のリソグラフィーシミュレーションを行う（ステップＳ５３）。そして、リソグラフィーシミュレーションにより得られたウエハ上に解像されると予測されるパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定する（ステップＳ５４）。形状、寸法、およびマージンが基準を満たさなかった場合（ステップＳ５４：Ｎｏ）は危険パターン（プロセスマージンが不足するパターン）を代表パターンに追加し（ステップＳ５５）、追加された代表パターンを入力して（ステップＳ５１）、再度照明形状を最適化する（ステップＳ５２）。その後、リソグラフィーシミュレーションを行い（ステップＳ５３）、形状、寸法、およびマージンが基準を満たせば(ステップＳ５４：Ｙｅｓ)、基本的にデザインルールの世代毎に共通に最適化された一つの照明条件であるＳＭＯ基準条件５０が得られる。
【００３１】
ＳＭＯ基準条件５０が得られたら、フルチップのマスクパターンデータを入力して（ステップＳ５６）、ＯＰＣ（Optical Proximity Correction)を考慮したマスク形状の最適化（ステップＳ５７）、リソグラフィーシミュレーション（ステップＳ５８）を実行して、ウエハ上のパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定する（ステップＳ５９）。パターン形状、寸法、およびプロセスマージンが基準を満たさなかった場合（ステップＳ５９：Ｎｏ）は、実際に基準を満たさなかった歩留り危険パターンであるホットスポットパターンを代表パターンに追加し（ステップＳ６０）、ステップＳ５１からやり直す。パターン形状、寸法、およびマージンが基準を満たした場合は、マスクデータの完成である（ステップＳ６１）。
【００３２】
本実施の形態にかかる半導体装置の製造プロセス最適化手法においては、図６のフローに示すように、基本的なパターンバリエーションを考慮したベースとなる条件（ＳＭＯ基準条件６０）を一旦作っておき、さらに製品ごとに異なるクリティカルパスを用いて最適化を実施し（ＳＭＯオーダーメイド（ステップＳ７７））、製品レイアウトにカスタマイズした条件を準備することを特徴としている。
【００３３】
図６のフローの代表パターン入力（ステップＳ７１）、ＳＭＯ（ステップＳ７２）、リソグラフィーシミュレーション（ステップＳ７３）、ウエハ上パターンが、所望の形状、寸法、およびマージンを満たすかどうかの判定（ステップＳ７４）、危険パターン（プロセスマージンが不足するパターン）の追加（ステップＳ７５）を経て、ＳＭＯ基準条件６０を得るまでの流れは、図５に示した比較例と同様である。
【００３４】
本実施形態の図６のフローでは、ＳＭＯ基準条件６０をもとに、例えば複数のチップＡ、Ｂ、Ｃのチップ毎に、フルチップのマスクパターンデータを入力する（ステップＳ７６−１、Ｓ７６−２、Ｓ７６−３）。この各マスクパターンデータはそれぞれ独自のクリティカルパスを含んでいる。その後、本実施形態においては、各チップ別の回路設計データより抽出された回路パターンの電気的特性情報に基づいて、所望の電気的特性を維持するためのウエハ上のパターンの変動マージンがより小さい回路パターンはプロセスマージンがより大きくなるように、露光装置の照明条件とフォトマスクの形状とを共に最適化する（ＳＭＯオーダーメイド）（ステップＳ７７−１、Ｓ７７−２、Ｓ７７−３）。具体的には、クリティカルパスに対して重み付けをして各チップ別のＳＭＯを実行する。例えば、電気的特性を考慮した寸法変動許容度の小さいパス・セル・図形に含まれるレイアウトを抽出し、これを対象として、当該許容度内に収まるように照明形状の最適化を行う。
【００３５】
その後、各チップ別にそれぞれ、ＯＰＣ（Optical Proximity Correction)を考慮したマスク形状の最適化（ステップＳ７８−１、Ｓ７８−２、Ｓ７８−３）、リソグラフィーシミュレーション（ステップＳ７９−１、Ｓ７９−２、Ｓ７９−３）を実行して、ウエハ上のクリティカルパスを含むパターンが、所望の形状、寸法、およびマージンを満たすかどうか判定する（ステップステップＳ８０−１、Ｓ８０−２、Ｓ８０−３）。その結果、電気的にクリティカルなパスのマージンがクリティカルパスに対する基準を満たさなかった場合（ステップステップＳ８０−１：Ｎｏ、Ｓ８０−２：Ｎｏ、Ｓ８０−３：Ｎｏ）、該当するクリティカルパターンを代表パターンに追加して（ステップＳ８１）、ＳＭＯ基準条件６０をつくり直す。なお、ステップＳ８０−１、Ｓ８０−２、Ｓ８０−３では、形状のみに着目したパターンについても基準を満たすか否かが判定され、満たさない場合は（ステップステップＳ８０−１：Ｎｏ、Ｓ８０−２：Ｎｏ、Ｓ８０−３：Ｎｏ）、危険パターンであるホットスポットパターンを代表パターンに追加する（ステップＳ８１）。ステップＳ８０−１、Ｓ８０−２、Ｓ８０−３で、クリティカルパスが所望のマージンを満たし、ホットスポットパターンの検出も無い場合は（ステップステップＳ８０−１：Ｙｅｓ、Ｓ８０−２：Ｙｅｓ、Ｓ８０−３：Ｙｅｓ）、マスクデータが完成する（ステップＳ８２−１、Ｓ８２−２、Ｓ８２−３）。これにより、製品ごとのクリティカルパスに注力した最適化によるオーダーメイドが可能となる。
【００３６】
本実施形態の図６に示した半導体装置の製造プロセス最適化手法により、電気的にクリティカルなパターンに着目したプロセス条件を選ぶことが可能となる様子を図７に模式的に示す。クリティカルパスに特化してマージンを向上させる場合のイメージを示す。図７の横軸はパターンのバリエーションで、縦軸はプロセスマージンである。プロセスマージンは露光量およびフォーカス値からなる２次元の値であるが、ここではプロセスウインドウよりマージンが取れるかどうかという観点から１次元に模式化してある。通常の照明条件では、必要プロセスウインドウに対してマージンが取れないパターンが生じても、ＳＭＯを実行して得られたデザインルールの世代毎に共通に最適化された一つの照明条件であるＳＭＯ基準条件により必要プロセスウインドウ以上のマージンは確保される。本実施形態のクリティカルパスに特化したＳＭＯにより、パターンバリエーション全体のマージンを確保しつつ、クリティカルパスに対して十分大きなマージンを得ることが可能となる。
【００３７】
（第３の実施形態）
第３の実施の形態にかかる半導体装置の製造プロセス最適化手法はウエハ上のパターンの寸法バラつきの分布を調整するための露光量の調整、即ち露光機における露光量の調整マップに関する。
【００３８】
本実施の形態にかかる半導体装置の製造プロセス最適化手法ついて説明する前に、比較例となる半導体装置の製造プロセス最適化手法について説明する。この例においては、露光量調整マップを作成してウエハ上の寸法バラつきを低減する。
【００３９】
設計レイアウトを元にフォトマスクを作成し、フォトマスク上のパターンの寸法バラつきの分布を測定する。次にMEEF（Mask Error Enhancement Factor)を実験またはリソグラフィーシミュレーション等を用いて求めて、ウエハ上のパターンの寸法バラつきの分布を測定する。MEEFは、マスクを等倍マスクに換算した場合、マスク上の寸法変動がウエハ上で何倍に増大するかを示す値であり、（ウエハ上での寸法変動）=MEEF×（マスクの寸法変動）の関係にある。
【００４０】
次に、ウエハ上のパターン寸法バラつきが少なくなるように、露光機における露光量の調整マップを作成し、この露光量調整マップに基づいて露光を行う。ウエハ上の寸法バラつきを考慮して露光量の調整マップを作成する例を図８に示す。比較例においてはウエハ上の寸法バラつきを考慮し、調整領域ごとの寸法の太め／細めバラつきを考慮し、調整領域内のより多くのパターンが寸法どおりに仕上がるように、図８の下に示した露光量調整マップに示すように露光量を調整する。即ち、二次元的にメッシュで区分した部分領域毎に調整する。
【００４１】
このとき、比較例においてはパターンの寸法については考慮するが、設計における回路的特性、電気的特性を考慮していない。このため、回路的に重要ではないパターンを所望寸法どおりに仕上げる一方、重要なパターンが寸法どおりに仕上がらず、所望の回路特性が達成できないことが懸念される。
【００４２】
そこで本実施形態においては、露光量調整マップを作成する際に、回路的特性および電気的特性的にクリティカルな回路上のパターンの位置情報を考慮する。回路的特性および電気的特性的にクリティカルな回路上のパターンとは、回路設計データより抽出された電気的特性情報に基づいて所定の電気的特性を維持するためには、ウエハ上に形成されたパターンの変動マージンが所定の値より小さい回路パターンである。たとえば図９においては、クリティカルな回路上のパターン９１〜９４の位置を鑑みて、クリティカルな回路のパターン寸法が所望どおりに仕上がるように図９の下に示した露光量調整マップにて露光量調整領域内の露光量を調整する。
【００４３】
本実施形態の別の例としては、図１０の露光量調整マップに示すようにクリティカルな回路上のパターン９１〜９４の位置を鑑みて、クリティカルな回路のパターンを含む領域の露光量調整領域をさらに細分化して細分化した領域毎に設定することにより、クリティカル回路上のパターンが所望の寸法に仕上がるように調整領域内の露光量を調整する。
【００４４】
本実施形態のさらに別の例としては、図１１の露光量調整マップに示すようにクリティカルな回路上のパターン９１〜９４に関して、近傍の領域における露光量と回路的特性を鑑み、良好な回路的特性が得られる値に露光量を調整する。たとえばEM（エレクトロマイグレーション）危険箇所に関して、電流密度が局部的に高くならないように太めに仕上がる値に露光量調整領域の値を調整する。
【００４５】
以上説明した、本実施形態にかかる露光量調整方法について、図１２にフローチャートを示す。まず、与えられた設計データよりレイアウトを作成する（ステップＳ９１）。次にマスクデータを作成し（ステップＳ９２）、マスクデータ上の寸法測長箇所を指定する（ステップＳ９３）。ステップＳ９３で指定した箇所のマスクの寸法を測長し（ステップＳ９４）、マスクの寸法バラつきの分布を得る（ステップＳ９５）。ここで得られたマスクの寸法バラつきの分布から上述したMEEFを用いてウエハ上のパターンの寸法分布を得る（ステップＳ９６）。ウエハ上のパターンの寸法分布から、回路的特性および電気的特性的にクリティカルな回路上のパターンの位置情報を考慮して上述したように露光量マップを作成する（ステップＳ９７）。露光量マップに基づき二次元上で分割された領域毎に露光量を調整して露光する（ステップＳ９８）ことにより、クリティカルな回路上のパターンが所望の電気特性を維持したパターンとしてウエハ上に作成することができる。
【００４６】
本実施形態では、パターンと対応する電気的特性情報を元に、露光におけるドーズマッピング手法を用いて露光ドーズ最適化を行っている。露光面におけるスリット方向、スキャン方向におけるドーズバラつきを測定し、場所ごとの最適なドーズをマッピングして露光を行う。
【００４７】
比較例においてはマスク、ウエハ上パターンの寸法の分布をもとに露光量の補正値を算出し、露光ドーズを決めていた。回路的重要な箇所、電気特性的にマージンの少ない箇所を考慮することなく、ドーズを決めていたため、電気特性マージンが不足したり、デバイス特性に不良を生じたりする危険があった。
【００４８】
本実施形態においては、回路的重要な箇所、電気特性的にマージンの少ない箇所を考慮して露光ドーズをマッピングする。電気特性的マージンの少ない箇所に関して、必要に応じてマージンが増加する方向にドーズを調整する。これにより、電気的に重要な箇所の寸法精度が向上し、性能・歩留まり向上、チップコスト低減の効果が見込まれる。
【００４９】
なお、上記第１乃至第３の実施形態においては、セル設計、チップ設計において電気的特性上クリティカルなネット、セルインスタンス、トランジスタ、図形を抽出し、プロセス変動を考慮した検証を行ってネット、セルインスタンス、トランジスタ、図形ごとに許容度を割り当てることができる。そして設計データの完成時にはネット、セルインスタンス、トランジスタ、図形とそれらに対応する許容度をレイアウト・データと共にテープ・アウトする。半導体装置製造における露光装置の照明条件等を決定する際に、タイミングマージンの少ないパスなど電気特性上のマージンが少ない箇所のプロセス許容度を考慮した露光パラメータの微調整を実施する。
【００５０】
これにより、電気的特性とパターン毎のプロセス許容度を考慮して、必要な箇所に必要なマージンを持たせることが可能となり、電気的に正しく回路動作する半導体装置を効率的に製造することが可能となる。即ち、電気的特性に関する歩留まりを向上し、より短いTAT（Turn Around Time)でより品質の高いレイアウトとデバイス性能を有した半導体回路を製造できることになるので、チップコストの低減が可能となる。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１０ 横展開判定マスク、２０ 製品マスク、５０、６０ ＳＭＯ基準条件、９１〜９４ クリティカルな回路上のパターン。
【特許請求の範囲】
【請求項１】
回路設計データから作成されたフォトマスクを用いて露光プロセスにより当該回路設計データに基づいたパターンを半導体基板上に形成する半導体装置の製造プロセス最適化手法であって、
前記フォトマスクを用いて第１の露光条件で第１の露光装置にて半導体基板上に形成されるパターンと、前記フォトマスクを用いて第２の露光条件で第２の露光装置にて半導体基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、前記回路設計データより抽出した電気的特性情報に基づいて前記差分に重み付けをした上で前記統計量を算出する工程と、
前記第２の露光条件を変化させて前記算出する工程を繰り返し、変化させた前記第２の露光条件の中で前記合計が最小或いは所定の基準値以下となる露光条件を前記第２の露光装置の最適露光条件として選定する工程と
を含むことを特徴とする半導体装置の製造プロセス最適化手法。
【請求項２】
与えられた回路設計データに基づいて半導体基板上に形成される回路パターンのプロセスマージンが大きくなるように、露光装置の照明条件と前記回路設計データから作成されたフォトマスクの形状とを共に最適化するに際し、
前記回路設計データより抽出された電気的特性情報に基づき所定の電気的特性を維持するための変動マージンがより小さい前記回路パターンは、プロセスマージンがより大きくなるように前記照明条件と前記フォトマスクの形状を選択する
ことを特徴とする半導体装置の製造プロセス最適化手法。
【請求項３】
前記最適化を、複数の半導体基板にそれぞれ形成する複数の前記回路設計データごとに実行する
ことを特徴とする請求項２に記載の半導体装置の製造プロセス最適化手法。
【請求項４】
回路設計データから作成されたフォトマスクを用いて半導体基板上の複数の部分領域毎に独立して露光量を調整可能な露光装置により前記基板上に形成される回路パターンの寸法バラつきを小さくするように前記露光量を調整する際に、
前記回路設計データより抽出された電気的特性情報に基づき所定の電気的特性を維持するための変動マージンが所定の値より小さい前記回路パターンを含む前記部分領域に対しては、より寸法バラつきを小さくするように前記露光量を調整する
ことを特徴とする半導体装置の製造プロセス最適化手法。
【請求項５】
変動マージンが所定の値より小さい前記回路パターンを含む前記部分領域をさらに分割して、新たに分割された領域毎に前記露光量を調整する
ことを特徴とする請求項４に記載の半導体装置の製造プロセス最適化手法。
【請求項６】
請求項１乃至５に記載の半導体装置の製造プロセス最適化手法を用いて得られたプロセス条件の下で半導体装置を製造する
ことを特徴とする半導体装置の製造方法。
【請求項１】
回路設計データから作成されたフォトマスクを用いて露光プロセスにより当該回路設計データに基づいたパターンを半導体基板上に形成する半導体装置の製造プロセス最適化手法であって、
前記フォトマスクを用いて第１の露光条件で第１の露光装置にて半導体基板上に形成されるパターンと、前記フォトマスクを用いて第２の露光条件で第２の露光装置にて半導体基板上に形成されるパターンとの、予め定めた複数の箇所における差分の分布に基づく統計量を算出する際に、前記回路設計データより抽出した電気的特性情報に基づいて前記差分に重み付けをした上で前記統計量を算出する工程と、
前記第２の露光条件を変化させて前記算出する工程を繰り返し、変化させた前記第２の露光条件の中で前記合計が最小或いは所定の基準値以下となる露光条件を前記第２の露光装置の最適露光条件として選定する工程と
を含むことを特徴とする半導体装置の製造プロセス最適化手法。
【請求項２】
与えられた回路設計データに基づいて半導体基板上に形成される回路パターンのプロセスマージンが大きくなるように、露光装置の照明条件と前記回路設計データから作成されたフォトマスクの形状とを共に最適化するに際し、
前記回路設計データより抽出された電気的特性情報に基づき所定の電気的特性を維持するための変動マージンがより小さい前記回路パターンは、プロセスマージンがより大きくなるように前記照明条件と前記フォトマスクの形状を選択する
ことを特徴とする半導体装置の製造プロセス最適化手法。
【請求項３】
前記最適化を、複数の半導体基板にそれぞれ形成する複数の前記回路設計データごとに実行する
ことを特徴とする請求項２に記載の半導体装置の製造プロセス最適化手法。
【請求項４】
回路設計データから作成されたフォトマスクを用いて半導体基板上の複数の部分領域毎に独立して露光量を調整可能な露光装置により前記基板上に形成される回路パターンの寸法バラつきを小さくするように前記露光量を調整する際に、
前記回路設計データより抽出された電気的特性情報に基づき所定の電気的特性を維持するための変動マージンが所定の値より小さい前記回路パターンを含む前記部分領域に対しては、より寸法バラつきを小さくするように前記露光量を調整する
ことを特徴とする半導体装置の製造プロセス最適化手法。
【請求項５】
変動マージンが所定の値より小さい前記回路パターンを含む前記部分領域をさらに分割して、新たに分割された領域毎に前記露光量を調整する
ことを特徴とする請求項４に記載の半導体装置の製造プロセス最適化手法。
【請求項６】
請求項１乃至５に記載の半導体装置の製造プロセス最適化手法を用いて得られたプロセス条件の下で半導体装置を製造する
ことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１２】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１２】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１６０５２１（Ｐ２０１２−１６０５２１Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１１−１７９５６（Ｐ２０１１−１７９５６）
【出願日】平成２３年１月３１日（２０１１．１．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２３年１月３１日（２０１１．１．３１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]