半導体装置
【課題】ＩＤタグなどのインレットにおいて、曲げや押圧に対する耐性を高めて、集積回路部品とアンテナとの接続不良をなくす。
【解決手段】集積回路部品は半導体チップと、凹部が設けられた多層基板でなる。半導体チップは、凹部の底部に実装されている。多層基板は、上面にアンテナに接続される接続電極、凹部の底部に半導体チップに接続される接続電極を有する。凹部の底部の接続電極は、多層基板内部の貫通電極により上面の接続電極に接続される。この構成により、半導体チップはアンテナと接続される。
【解決手段】集積回路部品は半導体チップと、凹部が設けられた多層基板でなる。半導体チップは、凹部の底部に実装されている。多層基板は、上面にアンテナに接続される接続電極、凹部の底部に半導体チップに接続される接続電極を有する。凹部の底部の接続電極は、多層基板内部の貫通電極により上面の接続電極に接続される。この構成により、半導体チップはアンテナと接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれる情報通信技術（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）に利用される情報記録担体に関する。特に電磁波を利用して情報の入出力が可能な半導体装置に関する。非接触型ＩＣタグや、非接触型ＩＣタグに内蔵されるインレットなどの半導体装置に関する。
【背景技術】
【０００２】
ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれる情報通信技術（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）の普及が進められている。例えば、ＩＣタグと呼ばれ、外形寸法が数センチメートルのタグにデータを記憶させ、無線通信により読み取り器と交信するものが知られている。ＩＣタグにはアンテナと、通信回路やメモリが形成されたＩＣチップが含まれている。
【０００３】
ＩＣタグの形態として、紙の中に漉き込んだものが知られている（特許文献１、２参照）。例えば、特許文献１では、紙等の被着体の中にＩＣタグを２００μｍ以下の厚さで埋め込むために、ＩＣチップ等を搭載する領域において、アンテナを形成する金属層を他の領域よりも薄く形成している。また、特許文献２では、半導体ウエハから切り出した半導体チップをアンテナと接続した状態で、樹脂で封止することにより、ＩＣタグの薄膜化をしている。
【特許文献１】特開２００２−０４９９０１号公報
【特許文献２】特開２００４−１０２３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、市販されている紙には様々な種類がある。例えばＡ４版のコピー用紙の厚さは９０μｍ程度である。一般的な上白紙に違和感なくＩＣタグを漉き込むには、ＩＣタグの厚さをより薄くする必要がある。しかしＩＣタグを薄くしていくと尖頭物による押圧や曲げ応力によって破壊されやすくなる。例えば、特許文献２では、半導体チップを樹脂で封止しているのみである。
【０００５】
ＩＣタグを用紙基材の表面または内部に装着させる場合には、その製造工程においてＩＣタグが破損しないように注意する必要がある。用紙基材の表面は印字可能であり、または筆記用具により書き込み可能であることも要求される。例えば、ボールペンで文字を記入する場合の筆圧は１０ＭＰａ以上である。用紙基材に装着されるＩＣタグはこのような筆圧にも耐えられることが要求される。
【０００６】
本発明は、ＩＣタグやそれと同等な機能を有する電子部品を厚くせずに押圧や曲げ応力による破壊を防ぐことを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、ＲＦＩＤに利用される情報記録担体に関する。例えば、本発明は、非接触型ＩＣカードや、接触型ＩＣタグや、ＩＣカードやＩＣタグに内蔵されるインレットなどの半導体装置に関する。本明細書において、インレットとは、少なくとも集積回路とアンテナを含む半導体装置である。
【０００８】
本発明に係る半導体装置は、電磁波で情報（データとも言う）の入出力を行うため、通信回路や情報を記憶する記憶回路（メモリ）を含む各種の機能回路を含む集積回路部品と、集積回路部品に電気的に接続されたアンテナを有する。
【０００９】
本発明の集積回路部品は、半導体チップと、凹部が設けられた構造体を有する。半導体チップは、凹部の底部に固定されている。さらに、構造体は、アンテナに接続された接続電極、および内部に形成された導電体を有する。半導体チップは、前記導電体を介して、接続電極に接続されている。本発明は、集積回路部品において、アンテナとの接続部分が、半導体チップではなく、構造体に設けられていることを特徴の１つとする。
【００１０】
構造体は、アンテナの支持基材よりも剛性の高い材料でなる。代表的には、セラミックで形成される。構造体としてセラミックでなる多層基板が用いられる。多層基板は、少なくとも２層の誘電体層を積層し、任意の層に導電体や抵抗体が形成された積層体である。
【００１１】
構造体に２層以上の基板を積層した多層基板で集積回路部品を構成した場合、本発明に係る半導体装置は、多層基板と多層基板の凹部の底部に固定された半導体チップと、上面に、前記アンテナに接続された接続電極と、少なくとも１つの基板を貫通する貫通電極とを有し、半導体チップが貫通電極を介して接続電極に接続されていることを特徴とする。本発明は、集積回路部品において、アンテナとの接続部分が、半導体チップではなく、多層基板に設けられていることを特徴の１つとする。
【００１２】
さらに、多層基板には、誘電体層を貫通する導電体（貫通電極）の他、誘電体層の表面に形成された導電体（端面電極）を設けることもできる。
【００１３】
また、多層基板には、これらの導電体や抵抗体により、抵抗、コンデンサ、コイル、アンテナ等の受動素子が形成される。また、多層基板には、これら受動素子を組み合わせた回路が形成される。受動素子は、少なくとも凹部の底部に形成された導電層を介して、半導体チップに接続されている。多層基板に形成される導電体や抵抗体は、厚膜材料用のペーストを焼成することにより形成される。
【発明の効果】
【００１４】
本発明によれば、セラミック等で形成される構造体で半導体チップを保護することで、半導体装置の剛性を高めることができ、丈夫さを保ち要求される機能を維持することができる。例えば、ペン先など尖頭物による押圧が加えられたときにも、半導体チップに応力が加わって動作不良になってしまうのを防止することができる。また、曲げ応力に対しても耐性を持たせることができる。
【００１５】
また、セラミック等で形成される構造体にアンテナと集積回路の接続部を形成することで、半導体装置を厚くせずに、集積回路部品をアンテナに接続できる。また、構造体はセラミックのような弾性のある材料で形成されるため、曲げ応力によるアンテナとの接続不良を防ぐことができる。
【００１６】
機能回路を構成する受動部品の一部を構造体に設けることで、半導体チップの小型化を図ることができる。また、空いた領域にメモリを拡張することができ、また、他の機能回路を設けることができるため、半導体装置の多機能化、高機能化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得る。以下、本発明を実施の形態１乃至４において説明するが、各実施の形態１乃至４に記載された発明は、異なる実施の形態に記載された構成、異なる図面間に記載された構成を組み合わせることができる。すなわち、本明細書に記載される実施の形態に限定して、本発明は解釈されるものではない。なお、本明細書において、異なる図面間で同じ構成要素は同じ符号を付し、繰り返しになる説明は省略されている。
【００１８】
（実施の形態１）
本実施の形態では、図１を用いて、本発明に係る半導体装置の構成を説明する。図１は、本発明の半導体装置を、プラスチックカードに内蔵するインレットや、紙に抄き込むインレットとした態様を図示している。図１（Ａ）は、インレット１の平面図であり、図１（Ｂ）は、図１（Ａ）の鎖線ｂ−ｂに沿った断面図である。
【００１９】
インレット１は、ベース基材２上に形成されたアンテナ３と、アンテナ３に接続された集積回路部品４を有する。集積回路部品４は、半導体チップ５と構造体６とを有し、半導体チップ５は構造体６に形成された凹部７の底部に固定されている。構造体６は樹脂などの固定材８によりベース基材２に固定されている。この構成により、集積回路部品４がベース基材２に固定される。なお、アンテナ３において、配線が重なっている箇所には、短絡しないように絶縁層が設けられている。
【００２０】
ベース基材２としては、プラスチックシート、プラスチックフィルム、ガラスエポキシ樹脂、ガラス板、紙、不織布など様々なものを適用することができる。アンテナ３は、集積回路部品４と接続するためのアンテナ端子３ａ、３ｂを有する。通信周波数帯によって、アンテナ３の構造、形状は様々に変化する。通信周波数が高周波帯の周波数の場合には、図１（Ａ）のようなループアンテナ、スパイラルアンテナなどを適用することができる。また、通信周波数がＵＨＦ帯、マイクロ波帯の周波数の場合には、ダイポールアンテナの他に、モノポールアンテナ、パッチアンテナなどを適用することができる。
【００２１】
集積回路部品４は、アンテナ以外の無線で交信するのに必要な回路を具備した部品である。図１（Ｃ）は、半導体チップ５の平面図である。半導体チップ５は、半導体ウエハを個々に分割したベアチップである。半導体チップ５には、通信回路や情報を記憶する記憶回路などの各種の機能回路を含む集積回路９と、接続電極１０ａ、１０ｂ、接続電極１１が形成されている。接続電極１０ａ、１０ｂは、アンテナ３との接続用の電極であり、接続電極１０ａはアンテナ端子３ａに接続され、接続電極１０ｂはアンテナ端子３ｂに接続される。接続電極１１は、構造体６に形成される受動素子との接続用の電極である。各接続電極１０ａ、１０ｂ、１１はそれぞれ集積回路９に接続されている。
【００２２】
半導体チップ５は凹部７によりできた空間に収められている。半導体チップ５の上面が構造体６の上面よりも低くなるように、凹部７が形成されている。半導体チップ５はハンダ、ロウ材、樹脂層などにより凹部７の底部に固定されている。半導体チップ５の接続電極１０ａ、１０ｂ、１１は、構造体６の内部に形成される導電体に接続される。
【００２３】
構造体６は、靱性を有し一定の曲げ応力に対しては弾性を有していることがより好ましい。ベース基材２がプラスチックフィルムや不織布などの可撓性材料で形成されている場合に、構造体６に一定の弾性力を持たせることで、曲げ応力を分散させることができるためである。例えば、構造体６は硬質プラスチック、ガラスなどの誘電体を用いて形成される。特にセラミック材料を用いて形成することが好ましい。セラミック材料は上記の特性を発現させるために素材の選択肢が広く、また複数のセラミックを組み合わせて複合化することができるからである。
【００２４】
以下に、セラミック材料の代表例を挙げる。高絶縁性材料としては、アルミナ（Ａｌ２Ｏ３）を用いることが好ましい。また、高容量性材料としては、チタン酸バリウム（ＢａＴｉＯ３）を用いることが好ましい。機械的強度を優先させるにはアルミナ（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯｘ）、炭化珪素（ＳｉＣ）、強化ガラス、結晶化ガラスを用いることが好ましい。また、ＳｉＣのナノ粒子をＳｉ３Ｎ４に添加した複合セラミック、六方晶窒化ホウ素（ＢＮ）を含む複合セラミックを用いると、高強度、耐酸化、高靱性が得られるので好ましい。
【００２５】
このようなセラミック材料を用い、一つの層の厚さを０．１μｍ〜２μｍとして、複数の誘電体層を積層した多層構造とすることができる。すなわち、上記セラミック材料でなる複数の誘電体層を積層した多層基板で構造体６を構成することができる。
【００２６】
図１（Ｄ）は構造体６の斜視図であり、構造体６にセラミックの多層基板１２を適用した態様を示す。多層基板１２は、セラミックでなる誘電体層１３が複数積層されている。多層基板１２の内部には、任意の誘電体層１３上に所定のパターンで形成された導電体や、抵抗体が形成されている。以下、誘電体層１３上に形成された導電体を「内部導電層」という。また、異なる層に形成された内部導電層や抵抗体を接続するため、誘電体層１３を貫通する導電体（以下、「貫通電極」という）が形成されている。さらに、内部導電層を多層基板１２の側面で接続するため、多層基板１２の側面に導電体１４（以下「端面電極１４」という）が形成されている。貫通電極や端面電極１４は必要に応じて形成される。内部導電層、および端面電極１４は導電性ペーストを印刷し、焼成することにより形成されている。また、貫通電極は、誘電体層１３に形成されたビアホールに導電性ペーストを詰めることで形成されている。または、内部を金属めっきすることで形成されている。
【００２７】
多層基板１２の凹部７が設けられている表面（便宜上、この面を多層基板の「上面」という。）には、アンテナ端子３ａ、３ｂに直接に接続されるアンテナ用接続電極１５ａ、１５ｂが形成されている。また、凹部７の底部には、半導体チップ５の各接続電極１０ａ、１０ｂ、１１に直接に接続される接続電極が、内部導電層により形成されている。
【００２８】
以下、図２、図３を用いて、アンテナ端子３ａ、３ｂ、半導体チップ５、多層基板１２（構造体６）の接続構造を説明する。図２、図３の各図は、インレット１の部分的な断面図であり、接続構造を説明するための模式的な断面図である。
【００２９】
半導体チップ５は、多層基板１２の凹部７の底部に形成された接続電極に接続される。ここでは、フリップチップ方式およびワイヤボンディング方式で、半導体チップ５を実装する例を示す。
【００３０】
図２は、フリップチップ方式で半導体チップ５を構造体６に実装した例を示す。上述したように、多層基板１２には、誘電体層１３上の内部配線層２１、誘電体層１３を貫通する貫通電極２２が形成されている。多層基板１２の凹部７の底部には、内部配線層２１により、半導体チップ５の接続電極１０ａ、１０ｂ、１１に接続される接続電極層２３が形成されている。端面電極１４は、多層基板１２の端面において、内部配線層２１に接続されている。
【００３１】
半導体チップ５は接続電極１０ａ、１０ｂ、１１が凹部７の底部に向かい合うよう（フェースダウン）に配置される。接続電極１０ａ、１０ｂ、１１は、ハンダや、Ａｕ（金）などでなるバンプ２４により、接続電極層２３に接続される。その結果、アンテナ用の接続電極１０ａ、１０ｂは、接続電極層２３（内部配線層２１）、貫通電極２２（凹部７の側面を構成する誘電体層１３を貫通している導電体）を介して、多層基板１２に設けられた接続電極１５に接続される。接続電極１５は、アンテナ端子３ａ、３ｂに接続されている。図２では、アンテナ端子３ａのみ図示しているが、アンテナ端子３ｂの接続構造はアンテナ端子３ａと同様である。
【００３２】
一方、多層基板１２に形成される受動素子との接続用の電極１１も、接続電極１０ａ、１０ｂと同様、接続電極層２３（内部配線層２１）、貫通電極２２を介して、受動素子を構成する内部配線層２１に接続される。後述するが、受動素子の構造によっては、電極１１と受動素子との接続には貫通電極２２は不要となる場合がある。
【００３３】
図３に、ワイヤボンディング方式で半導体チップ５を構造体６に実装した例を示す。図２と異なり、半導体チップ５は底面が凹部７の底部に向かい合うように配置され、ハンダ、ロウ材、樹脂接着剤などのダイボンディング材２６により、多層基板１２に固定されている。接続電極１０ａ、１０ｂ、１１は、Ａｌ、Ａｕなどの金属細線２７により、接続電極層２３に接続されている。他は、図２と同様であり、アンテナ用の接続電極１０ａ、１０ｂは、接続電極層２３（内部配線層２１）、貫通電極２２（凹部７の側面を構成する誘電体層１３を貫通している導電体）を介して、多層基板１２に設けられた接続電極１５に接続され、接続電極１１は、貫通電極２２を介して多層基板１２に設けられた受動素子に接続される。
【００３４】
図３に示すように、半導体チップ５を多層基板１２（構造体６）に実装することにより、半導体チップ５をアンテナ３および多層基板１２に形成される受動素子に接続することができる。
【００３５】
図１〜図３に示すように、本発明の半導体装置は、セラミック等で形成される構造体にベアチップを収納し、また、構造体に接続用の導電体を形成して、アンテナとベアチップを接続する構造を有する。この構造により、半導体装置に曲げ応力が加わってもアンテナとの接続部の不良が起こらない。
【００３６】
本発明の半導体装置は、アンテナ３で電磁波（搬送波）を送受信することにより、情報を入出力している。また、本発明の半導体装置は、アンテナ３で受信した搬送波から直流電圧を作り、各回路に電源として供給している。以下、インレット１の回路構成例について説明する。図４に、インレット１のブロック回路図を示す。
【００３７】
集積回路部品４は、高周波回路４１、電源回路４２、ロジック回路４３を要素として含んでいる。高周波回路４１は検波容量部４４、変調回路４５、復調回路４６を有する。検波容量部４４は、電源回路用の検波容量４４ａとロジック回路用の検波容量４４ｂを有する。電源回路４２は、整流回路４７、複数のコンデンサを含む保持容量部４８、定電圧回路４９を有する。ロジック回路４３はＰＬＬ回路５１（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）、コード認識及び判定回路５２、メモリコントローラ５３、固体識別情報が記憶されている記憶回路５４、符号化回路５５を有する。
【００３８】
アンテナ３が受信した搬送波は、検波容量部４４を介して電源回路４２と、ロジック回路４３に分流する。電源回路４２では、入力された搬送波が整流回路４７によって半波整流され、直流電圧が作られる。直流電圧は電源として保持容量部４８に充電される。定電圧回路４９は一定電圧で回路に必要な電力を供給する。これは、受信した搬送波により強電界により、集積回路部品４の回路が破壊されないようにするためである。
【００３９】
高周波回路４１では、復調回路４６は搬送波を復調して、ロジック回路４３の動作に必要なクロック信号を生成する。クロック信号はＰＬＬ回路５１と、コード認識及び判定回路５２に入力される。受信信号が振幅変調（ＡＳＫ）方式の信号であれば、復調回路４６は、振幅の変動から、”０”または”１”のデータを検出する。変調回路４５は送信データを振幅変調（ＡＳＫ）の送信信号として送信する。
【００４０】
ＰＬＬ回路５１はクロック信号を補正する。コード認識及び判定回路５２は、命令コードを認識し判定する。各コード認識及び判定回路５２が認識及び判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、コード認識及び判定回路５２は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。コード認識及び判定回路５２の判定結果は、メモリコントローラ５３に出力される。メモリコントローラ５３は、判定結果に基づいて、記憶回路５４の読み出しを制御する。
【００４１】
記憶回路５４の構成としては、固定データのみを記憶するマスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの任意読み出し書き込み可能メモリ、電荷蓄積浮遊電極を有する不揮発性メモリなどが適用可能である。
【００４２】
記憶回路５４から読み出されたデータは、符号化回路５５で符号化され、変調回路４５によって変調を行い、応答信号が生成する。応答信号は搬送波としてアンテナ３から送信される。
【００４３】
図４で示すように、本発明の半導体装置は、リーダライタとも呼ばれる通信装置からの命令を受信して、記憶回路５４にデータを書き込む機能や、記憶回路５４からデータを読み出す機能を有している。
【００４４】
（実施の形態２）
集積回路部品４を構成する受動素子の一部は、構造体６に形成することができる。省電力化のため、構造体６に形成する受動素子は、電源回路４２で作られる電源を必要としない素子が好ましい。例えば、検波容量部４４を構成するコンデンサの一部または全てを構造体６に設けることができる。また、電源の供給部である保持容量部４８を構成するコンデンサの一部または全てを構造体６に設けることもできる。
【００４５】
本実施の形態では、図５を用いて、構造体６にコンデンサを形成した例を説明する。図５はインレット１の断面図である。図５（Ａ）は、半導体チップ５と受動素子との接続構造を説明するための断面図であり、図５（Ｂ）は半導体チップ５とアンテナ３との接続構造を説明するための断面図である。なお、図５では、半導体チップ５を構造体６にフリップチップ方式で実装した例を示したが、図３のようにワイヤボンディング方式など他の方式で実装することもできる。
【００４６】
多層基板１２にコンデンサを形成するため、複数の誘電体層１３上に、内部配線層により容量電極層６１が形成される。多層基板１２には、誘電体層１３と容量電極層６１が形成された層が交互に咬み合うように積層されている。また、多層基板１２の端面には対向する端面電極１４−１、１４−２が形成され、端面電極１４−１、端面電極１４−２には、一層おきに容量電極層６１が接続されている。このように誘電体層１３と容量電極層６１を積層し、端面電極１４−１、１４−２で容量電極層６１を接続することでコンデンサが形成される。
【００４７】
図５（Ａ）の構成例では、半導体チップ５の受動素子用の接続電極１１とコンデンサとの接続は、貫通電極２２を用いずに、接続電極層２３（内部配線層２１）によってなされる。接続電極層２３（内部配線層２１）を、コンデンサを構成する端面電極１４−１、１４−２に接続している。このように、接続電極１１と接続電極層２３との接続構造は、構造体６に形成される受動素子の構造によって適宜に選択される。
【００４８】
また、図５（Ｂ）に示すように、半導体チップ５の接続電極１０ａ、１０ｂは、バンプ２４、接続電極層２３、貫通電極２２を介して、多層基板１２の表面に形成された接続電極１４ａ、１４ｂに接続されている。接続電極１４ａ、１４ｂはそれぞれアンテナ端子３ａ、３ｂに接続されている。このような接続構造により、半導体チップ５はアンテナ端子３ａ、３ｂに接続されている。
【００４９】
なお、コンデンサを構成する誘電体層１３はチタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、鉛複合ペロブスカイト化合物材料などのセラミック材料にバインダー化合物、可塑剤および有機溶剤を含むセラミックペーストを基板上に塗布して形成される。その上に銅または銅合金、ニッケルまたはニッケル合金、銀または銀合金、スズまたはスズ合金から選ばれる電極ペーストを印刷して容量電極層６１（内部配線層２１）を形成する。なお、貫通電極を形成する場合は、その該当位置に開口が形成される形状とする。誘電体層１３及び容量電極層６１を乾燥させた後、所定の大きさに分断し、容量電極が交互に咬み合うように複数層積層する。これをセラミック材料で形成された層で挟み、脱バインダー、焼成および熱処理を施す。
【００５０】
図５において、コンデンサを構成する誘電体層１３および容量電極層６１は、ナノ粒子を用いることで０．１〜１μｍの厚さに形成することができる。例えば、２μｍの厚さの誘電体層１３を５層積層すると厚さは１０μｍになる。また、１μｍの厚さの誘電体層１３を１０層重ねても１０μｍの厚さでおさめることができる。
【００５１】
（実施の形態３）
構造体６（多層基板１２）には、内部配線層２１を所定のパターンに形成し、これらを積層して貫通電極で接続することで、ループアンテナ、コイルアンテナを形成することができる。本実施の形態では構造体６に第２のアンテナを形成した構成例を説明する。
【００５２】
まず、本実施の形態のインレット１の回路構成例について説明する。図６は、インレット１のブロック回路図である。給電用アンテナ７０（第２のアンテナ）が集積回路部品４に設けられる。検波容量部４４の電源回路用の検波容量４４ａは、アンテナ３（第１のアンテナ）に接続されず、給電用アンテナ７０に接続されている。他の構成は、図４のブロック回路図と同様である。
【００５３】
本実施の形態では、集積回路部品４に設けた給電用アンテナ７０を構造体６の多層基板１２に形成する。図７、図８を用いて、本実施の形態の半導体装置の構造を説明する。
【００５４】
図７はインレット１の断面図であり、半導体チップ５の接続電極１１と給電用アンテナ７０との接続構造を説明するための断面図である。なお、半導体チップ５とアンテナ３との接続構造は、図５（Ｂ）と同様である。なお、図７では、図２で示したように、フリップチップ方式で半導体チップ５を多層基板１２に実装した例を示す。なお、図３に示したワイヤボンディング方式など、他の実装方法を採用することもできる。
【００５５】
図７に示すように、多層基板１２には、誘電体層１３上に、所定のパターンに形成された内部配線層によって、アンテナ配線層７１〜７４が形成される。アンテナ配線層７１は誘電体層１３を貫通する貫通電極２２によって、順次に接続され、アンテナコイルを構成している。以下、図８を用いて、給電用アンテナ７０の構成を説明する。
【００５６】
図８（Ａ）は給電用アンテナ７０の分解斜視図であり、図８（Ｂ）は平面図である。なお図８（Ａ）では、誘電体層１３−１〜１３−４およびアンテナ配線層７１〜７４の厚み、アンテナ配線層７１〜７４を接続する貫通電極は省略している。図８には、４層の内部配線層２１により給電用アンテナ７０を構成する例を示した。誘電体層１３−１〜１３−４には、それぞれアンテナ配線層７１〜７４が形成されている。
【００５７】
アンテナ配線層７１の一方の端子部７１ａは、多層基板１２の端面で端面電極１４−１に接続される。他方の端子部７１ｂは、誘電体層１３−１を貫通する貫通電極によりアンテナ配線層７２の一方の端子部７２ｂに接続され、アンテナ配線層７２の他方の端子部７２ｃは、誘電体層１３−２を貫通する貫通電極によりアンテナ配線層７３の一方の端子部７３ｃに接続される。アンテナ配線層７３の他方の端子部７３ｄは、誘電体層１３−３を貫通する貫通電極によりアンテナ配線層７４の一方の端子部７４ｄに接続される。アンテナ配線層７４の他方の端子部７４ｅは、多層基板１２の端面で端面電極１４−２に接続される。このように、貫通電極によりアンテナ配線層７１〜７４を接続することにより、コイル状の給電用アンテナ７０が形成される。なお、給電用アンテナ７０をコイル状としたが、この構造に限定されるのもではない。例えば、モノポールアンテナ、パッチアンテナなどとすることもできる。
【００５８】
アンテナ配線層７１の端子部７１ａ、アンテナ配線層７４の端子部７４ｅは、給電用アンテナ７０のアンテナ端子を構成する。給電用アンテナ７０の一方の端子部７１ａは端面電極１４−１および接続電極層２３により、半導体チップ５に接続される。他方の端子部７４ｅは端面電極１４−２および接続電極層２３により、半導体チップ５に接続される。
【００５９】
アンテナ３（第１のアンテナ）とは別に給電用アンテナ７０（第２のアンテナ）を有することで、通信信号の有無に依存せず、任意に電力を充電する構成とすることができる。これにより集積回路の動作に必要な電力を十分蓄えることができる。なお、給電用アンテナ７０と共に、電源回路用の検波容量４４ａを構造体６に設けることができる。検波容量４４ａは実施の形態２で説明したように、内部配線層により複数の容量電極層を積層して形成し、容量電極層を端面電極（または貫通電極）により接続することで形成できる。
【００６０】
（実施の形態４）
実施の形態１〜３では、本発明の半導体装置としてインレットについて説明した。本発明の半導体装置はインレットにとどまらない。例えば、インレットを内蔵した各種のトランスポンダも本発明の半導体装置に含まれる。トランスポンダの形態には、シールラベル、筒型、コイン型、円盤型、カード型、箱型、スティック型、ガラス封入型など様々な形態がある。また、材料としては、プラスチック、ガラス、セラミックなどが用いられる。トランスポンダの代表例として、非接触型ＩＣカード、ＲＦタグ（ＩＤタグ）、ＲＦタグ（ＩＤタグ）機能付きのシールラベルが知られている。
【００６１】
また、本発明のアンテナに接続された集積回路部品を具備する各種の物品も、本発明の１つである。例えば、携帯電話、携帯用音楽再生装置などの電子機器、時計などの精密機器、ボタン、服、帽子などの衣料などに、本発明のアンテナに接続された集積回路部品を具備させることができる。携行する物品や、身につける物品に本発明を適用することで、利便性に優れた物品を提供することができる。また、ＩＤタグとして本発明の半導体装置を物品に取り付けておくことで、物品の原材料や産地、製造や加工、流通、販売などに至るまでの履歴管理や、追跡照会が可能になる。すなわち、トレーサビリティが可能になる。
【００６２】
また、本発明に係る半導体装置は、セラミック等の構造体により半導体チップが保護されているので、紙媒体の中に含ませても故障せずに使用することができる。紙媒体としては、例えば、紙幣、戸籍謄本、出生証明書、住民票、パスポート、免許証、身分証、会員証、鑑定書、診察券、定期券、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、チケット、抵当証券などがある。また、上白紙、インクジェット印刷用紙なども偽造防止用の紙として機能させることができる。例えば、契約書、仕様書などの各種の極秘情報を記載した書類に本発明に係る半導体装置を含ませることができる。
【００６３】
このように、本発明に係る半導体装置を用いることにより、紙媒体上で視覚的に示される情報以上の多くの情報を紙媒体に持たせることができる。このような紙媒体を商品ラベルなどに適用することで、商品管理の電子システム化や、商品の盗難防止に利用できる。以下、図９を参照して、本発明のインレットを内蔵した紙類を用いた物品の一例について説明する。なお、以下で説明する紙若しくは紙類には、パルプを抄紙したものの他、不織布、プラスチックフィルムなども類似なものとして適用することができる。
【００６４】
図９（Ａ）は、インレット１を含む紙類を使用した無記名債券９１の一例である。無記名債券９１には、切手、切符、チケット、入場券、商品券、図書券、文具券、各種ギフト券、各種サービス券等が含まれる。インレット１にはこれら無記名債券９１の識別情報を記憶させておくことにより真贋判定を容易にすることができる。また、インレット１は一定の曲げ応力に耐性を有し、ペン先など尖頭物による押圧が加えられた場合にも故障することがないので、商品の取引に支障をきたすことがない。
【００６５】
図９（Ｂ）は、本発明に係るインレット１を抄き込んだ紙を使用した証書類９２（例えば、住民票、戸籍謄本、出生証明書）の一例である。インレット１にはこれら証書類９２の識別情報を記憶させておくことにより真贋判定を容易にすることができる。また、インレット１は一定の曲げ応力に耐性を有し、ペン先など尖頭物による押圧が加えられた場合にも故障することがないので、証書類９２が発行された後も証明に使うことができ、認証情報の改ざんを防ぐことができる。
【００６６】
図９（Ｃ）は、本発明に係るインレット１を含むラベルの一例を示す。ラベル台紙９３（セパレート紙）上に、インレット１が付された用紙でラベル９４（ＩＣラベル）が形成されている。ラベル９４は、包装箱９５内に収納されて提供することができる。ラベル９４上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）を表示する印刷面を備えている。インレット１には、その商品（又は商品の種類）固有の識別情報を記憶させることが可能であるため、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。インレット１には、商品の容器やラベルに明記しきれない多大な情報（例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等）を入力しておくことができる。そのため、取引者や消費者は、簡易なリーダによってそれらの情報にアクセスすることができる。また、インレット１の記憶回路に、１回書き込み可能なメモリ領域を形成することにより、データの改ざんを防止することができる。
【００６７】
図９（Ｄ）は、インレット１を含むＩＣタグ９６を示している。インレット１を紙の中に含ませることにより、プラスチックの筐体を使用した従来のＩＤタグよりも安価に、ＩＤタグを製造することができる。また、紙を用いた物品であれば、物品とインレット１とを一体にすることができる。そのような例を図９（Ｅ）に示す。図９（Ｅ）は、インレット１を内蔵した書籍９７であり、インレット１が抄き込まれた紙が表紙に用いられている。
【図面の簡単な説明】
【００６８】
【図１】本発明に係る半導体装置の一態様を示す図であり、（Ａ）は平面図、（Ｂ）はｂ−ｂ断面図、（Ｃ）は半導体チップの平面図、（Ｄ）は構造体の斜視図（実施の形態１）
【図２】半導体装置の断面図であり、フリップチップ方式で半導体チップを構造体に実装した例を説明する図（実施の形態１）
【図３】半導体装置の断面図であり、ワイヤボンディング方式で半導体チップを構造体に実装した例を説明する図（実施の形態１）
【図４】無線で情報の入出力を行う半導体装置の回路構成例を示すブロック回路図（実施の形態１）
【図５】コンデンサが形成された構造体を有する半導体装置の一例を示す断面図（実施の形態２）
【図６】給電用アンテナを有する半導体装置の回路構成例を示すブロック回路図（実施の形態３）
【図７】給電用アンテナが形成された構造体を有する半導体装置の一例を示す断面図（実施の形態３）
【図８】給電用アンテナの分解斜視図および平面図（実施の形態３）
【図９】インレットを内蔵した紙類を利用した物品を示す図（実施の形態４）
【符号の説明】
【００６９】
１インレット、２ベース基材、３アンテナ、４集積回路部品、５半導体チップ、６構造体、７凹部、８固定材、９集積回路、１０ａ、１０ｂ、１１接続電極、１２多層基板、１３誘電体層、１４端面電極、１５ａ、１５ｂアンテナ用接続電極、２１内部配線層、２２貫通電極、２３接続電極層、２４バンプ、２６ダイボンディング材、２７金属細線、６１容量電極層、７０給電用アンテナ、７１〜７４アンテナ配線層
【技術分野】
【０００１】
本発明は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれる情報通信技術（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）に利用される情報記録担体に関する。特に電磁波を利用して情報の入出力が可能な半導体装置に関する。非接触型ＩＣタグや、非接触型ＩＣタグに内蔵されるインレットなどの半導体装置に関する。
【背景技術】
【０００２】
ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれる情報通信技術（Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ）の普及が進められている。例えば、ＩＣタグと呼ばれ、外形寸法が数センチメートルのタグにデータを記憶させ、無線通信により読み取り器と交信するものが知られている。ＩＣタグにはアンテナと、通信回路やメモリが形成されたＩＣチップが含まれている。
【０００３】
ＩＣタグの形態として、紙の中に漉き込んだものが知られている（特許文献１、２参照）。例えば、特許文献１では、紙等の被着体の中にＩＣタグを２００μｍ以下の厚さで埋め込むために、ＩＣチップ等を搭載する領域において、アンテナを形成する金属層を他の領域よりも薄く形成している。また、特許文献２では、半導体ウエハから切り出した半導体チップをアンテナと接続した状態で、樹脂で封止することにより、ＩＣタグの薄膜化をしている。
【特許文献１】特開２００２−０４９９０１号公報
【特許文献２】特開２００４−１０２３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、市販されている紙には様々な種類がある。例えばＡ４版のコピー用紙の厚さは９０μｍ程度である。一般的な上白紙に違和感なくＩＣタグを漉き込むには、ＩＣタグの厚さをより薄くする必要がある。しかしＩＣタグを薄くしていくと尖頭物による押圧や曲げ応力によって破壊されやすくなる。例えば、特許文献２では、半導体チップを樹脂で封止しているのみである。
【０００５】
ＩＣタグを用紙基材の表面または内部に装着させる場合には、その製造工程においてＩＣタグが破損しないように注意する必要がある。用紙基材の表面は印字可能であり、または筆記用具により書き込み可能であることも要求される。例えば、ボールペンで文字を記入する場合の筆圧は１０ＭＰａ以上である。用紙基材に装着されるＩＣタグはこのような筆圧にも耐えられることが要求される。
【０００６】
本発明は、ＩＣタグやそれと同等な機能を有する電子部品を厚くせずに押圧や曲げ応力による破壊を防ぐことを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、ＲＦＩＤに利用される情報記録担体に関する。例えば、本発明は、非接触型ＩＣカードや、接触型ＩＣタグや、ＩＣカードやＩＣタグに内蔵されるインレットなどの半導体装置に関する。本明細書において、インレットとは、少なくとも集積回路とアンテナを含む半導体装置である。
【０００８】
本発明に係る半導体装置は、電磁波で情報（データとも言う）の入出力を行うため、通信回路や情報を記憶する記憶回路（メモリ）を含む各種の機能回路を含む集積回路部品と、集積回路部品に電気的に接続されたアンテナを有する。
【０００９】
本発明の集積回路部品は、半導体チップと、凹部が設けられた構造体を有する。半導体チップは、凹部の底部に固定されている。さらに、構造体は、アンテナに接続された接続電極、および内部に形成された導電体を有する。半導体チップは、前記導電体を介して、接続電極に接続されている。本発明は、集積回路部品において、アンテナとの接続部分が、半導体チップではなく、構造体に設けられていることを特徴の１つとする。
【００１０】
構造体は、アンテナの支持基材よりも剛性の高い材料でなる。代表的には、セラミックで形成される。構造体としてセラミックでなる多層基板が用いられる。多層基板は、少なくとも２層の誘電体層を積層し、任意の層に導電体や抵抗体が形成された積層体である。
【００１１】
構造体に２層以上の基板を積層した多層基板で集積回路部品を構成した場合、本発明に係る半導体装置は、多層基板と多層基板の凹部の底部に固定された半導体チップと、上面に、前記アンテナに接続された接続電極と、少なくとも１つの基板を貫通する貫通電極とを有し、半導体チップが貫通電極を介して接続電極に接続されていることを特徴とする。本発明は、集積回路部品において、アンテナとの接続部分が、半導体チップではなく、多層基板に設けられていることを特徴の１つとする。
【００１２】
さらに、多層基板には、誘電体層を貫通する導電体（貫通電極）の他、誘電体層の表面に形成された導電体（端面電極）を設けることもできる。
【００１３】
また、多層基板には、これらの導電体や抵抗体により、抵抗、コンデンサ、コイル、アンテナ等の受動素子が形成される。また、多層基板には、これら受動素子を組み合わせた回路が形成される。受動素子は、少なくとも凹部の底部に形成された導電層を介して、半導体チップに接続されている。多層基板に形成される導電体や抵抗体は、厚膜材料用のペーストを焼成することにより形成される。
【発明の効果】
【００１４】
本発明によれば、セラミック等で形成される構造体で半導体チップを保護することで、半導体装置の剛性を高めることができ、丈夫さを保ち要求される機能を維持することができる。例えば、ペン先など尖頭物による押圧が加えられたときにも、半導体チップに応力が加わって動作不良になってしまうのを防止することができる。また、曲げ応力に対しても耐性を持たせることができる。
【００１５】
また、セラミック等で形成される構造体にアンテナと集積回路の接続部を形成することで、半導体装置を厚くせずに、集積回路部品をアンテナに接続できる。また、構造体はセラミックのような弾性のある材料で形成されるため、曲げ応力によるアンテナとの接続不良を防ぐことができる。
【００１６】
機能回路を構成する受動部品の一部を構造体に設けることで、半導体チップの小型化を図ることができる。また、空いた領域にメモリを拡張することができ、また、他の機能回路を設けることができるため、半導体装置の多機能化、高機能化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得る。以下、本発明を実施の形態１乃至４において説明するが、各実施の形態１乃至４に記載された発明は、異なる実施の形態に記載された構成、異なる図面間に記載された構成を組み合わせることができる。すなわち、本明細書に記載される実施の形態に限定して、本発明は解釈されるものではない。なお、本明細書において、異なる図面間で同じ構成要素は同じ符号を付し、繰り返しになる説明は省略されている。
【００１８】
（実施の形態１）
本実施の形態では、図１を用いて、本発明に係る半導体装置の構成を説明する。図１は、本発明の半導体装置を、プラスチックカードに内蔵するインレットや、紙に抄き込むインレットとした態様を図示している。図１（Ａ）は、インレット１の平面図であり、図１（Ｂ）は、図１（Ａ）の鎖線ｂ−ｂに沿った断面図である。
【００１９】
インレット１は、ベース基材２上に形成されたアンテナ３と、アンテナ３に接続された集積回路部品４を有する。集積回路部品４は、半導体チップ５と構造体６とを有し、半導体チップ５は構造体６に形成された凹部７の底部に固定されている。構造体６は樹脂などの固定材８によりベース基材２に固定されている。この構成により、集積回路部品４がベース基材２に固定される。なお、アンテナ３において、配線が重なっている箇所には、短絡しないように絶縁層が設けられている。
【００２０】
ベース基材２としては、プラスチックシート、プラスチックフィルム、ガラスエポキシ樹脂、ガラス板、紙、不織布など様々なものを適用することができる。アンテナ３は、集積回路部品４と接続するためのアンテナ端子３ａ、３ｂを有する。通信周波数帯によって、アンテナ３の構造、形状は様々に変化する。通信周波数が高周波帯の周波数の場合には、図１（Ａ）のようなループアンテナ、スパイラルアンテナなどを適用することができる。また、通信周波数がＵＨＦ帯、マイクロ波帯の周波数の場合には、ダイポールアンテナの他に、モノポールアンテナ、パッチアンテナなどを適用することができる。
【００２１】
集積回路部品４は、アンテナ以外の無線で交信するのに必要な回路を具備した部品である。図１（Ｃ）は、半導体チップ５の平面図である。半導体チップ５は、半導体ウエハを個々に分割したベアチップである。半導体チップ５には、通信回路や情報を記憶する記憶回路などの各種の機能回路を含む集積回路９と、接続電極１０ａ、１０ｂ、接続電極１１が形成されている。接続電極１０ａ、１０ｂは、アンテナ３との接続用の電極であり、接続電極１０ａはアンテナ端子３ａに接続され、接続電極１０ｂはアンテナ端子３ｂに接続される。接続電極１１は、構造体６に形成される受動素子との接続用の電極である。各接続電極１０ａ、１０ｂ、１１はそれぞれ集積回路９に接続されている。
【００２２】
半導体チップ５は凹部７によりできた空間に収められている。半導体チップ５の上面が構造体６の上面よりも低くなるように、凹部７が形成されている。半導体チップ５はハンダ、ロウ材、樹脂層などにより凹部７の底部に固定されている。半導体チップ５の接続電極１０ａ、１０ｂ、１１は、構造体６の内部に形成される導電体に接続される。
【００２３】
構造体６は、靱性を有し一定の曲げ応力に対しては弾性を有していることがより好ましい。ベース基材２がプラスチックフィルムや不織布などの可撓性材料で形成されている場合に、構造体６に一定の弾性力を持たせることで、曲げ応力を分散させることができるためである。例えば、構造体６は硬質プラスチック、ガラスなどの誘電体を用いて形成される。特にセラミック材料を用いて形成することが好ましい。セラミック材料は上記の特性を発現させるために素材の選択肢が広く、また複数のセラミックを組み合わせて複合化することができるからである。
【００２４】
以下に、セラミック材料の代表例を挙げる。高絶縁性材料としては、アルミナ（Ａｌ２Ｏ３）を用いることが好ましい。また、高容量性材料としては、チタン酸バリウム（ＢａＴｉＯ３）を用いることが好ましい。機械的強度を優先させるにはアルミナ（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯｘ）、炭化珪素（ＳｉＣ）、強化ガラス、結晶化ガラスを用いることが好ましい。また、ＳｉＣのナノ粒子をＳｉ３Ｎ４に添加した複合セラミック、六方晶窒化ホウ素（ＢＮ）を含む複合セラミックを用いると、高強度、耐酸化、高靱性が得られるので好ましい。
【００２５】
このようなセラミック材料を用い、一つの層の厚さを０．１μｍ〜２μｍとして、複数の誘電体層を積層した多層構造とすることができる。すなわち、上記セラミック材料でなる複数の誘電体層を積層した多層基板で構造体６を構成することができる。
【００２６】
図１（Ｄ）は構造体６の斜視図であり、構造体６にセラミックの多層基板１２を適用した態様を示す。多層基板１２は、セラミックでなる誘電体層１３が複数積層されている。多層基板１２の内部には、任意の誘電体層１３上に所定のパターンで形成された導電体や、抵抗体が形成されている。以下、誘電体層１３上に形成された導電体を「内部導電層」という。また、異なる層に形成された内部導電層や抵抗体を接続するため、誘電体層１３を貫通する導電体（以下、「貫通電極」という）が形成されている。さらに、内部導電層を多層基板１２の側面で接続するため、多層基板１２の側面に導電体１４（以下「端面電極１４」という）が形成されている。貫通電極や端面電極１４は必要に応じて形成される。内部導電層、および端面電極１４は導電性ペーストを印刷し、焼成することにより形成されている。また、貫通電極は、誘電体層１３に形成されたビアホールに導電性ペーストを詰めることで形成されている。または、内部を金属めっきすることで形成されている。
【００２７】
多層基板１２の凹部７が設けられている表面（便宜上、この面を多層基板の「上面」という。）には、アンテナ端子３ａ、３ｂに直接に接続されるアンテナ用接続電極１５ａ、１５ｂが形成されている。また、凹部７の底部には、半導体チップ５の各接続電極１０ａ、１０ｂ、１１に直接に接続される接続電極が、内部導電層により形成されている。
【００２８】
以下、図２、図３を用いて、アンテナ端子３ａ、３ｂ、半導体チップ５、多層基板１２（構造体６）の接続構造を説明する。図２、図３の各図は、インレット１の部分的な断面図であり、接続構造を説明するための模式的な断面図である。
【００２９】
半導体チップ５は、多層基板１２の凹部７の底部に形成された接続電極に接続される。ここでは、フリップチップ方式およびワイヤボンディング方式で、半導体チップ５を実装する例を示す。
【００３０】
図２は、フリップチップ方式で半導体チップ５を構造体６に実装した例を示す。上述したように、多層基板１２には、誘電体層１３上の内部配線層２１、誘電体層１３を貫通する貫通電極２２が形成されている。多層基板１２の凹部７の底部には、内部配線層２１により、半導体チップ５の接続電極１０ａ、１０ｂ、１１に接続される接続電極層２３が形成されている。端面電極１４は、多層基板１２の端面において、内部配線層２１に接続されている。
【００３１】
半導体チップ５は接続電極１０ａ、１０ｂ、１１が凹部７の底部に向かい合うよう（フェースダウン）に配置される。接続電極１０ａ、１０ｂ、１１は、ハンダや、Ａｕ（金）などでなるバンプ２４により、接続電極層２３に接続される。その結果、アンテナ用の接続電極１０ａ、１０ｂは、接続電極層２３（内部配線層２１）、貫通電極２２（凹部７の側面を構成する誘電体層１３を貫通している導電体）を介して、多層基板１２に設けられた接続電極１５に接続される。接続電極１５は、アンテナ端子３ａ、３ｂに接続されている。図２では、アンテナ端子３ａのみ図示しているが、アンテナ端子３ｂの接続構造はアンテナ端子３ａと同様である。
【００３２】
一方、多層基板１２に形成される受動素子との接続用の電極１１も、接続電極１０ａ、１０ｂと同様、接続電極層２３（内部配線層２１）、貫通電極２２を介して、受動素子を構成する内部配線層２１に接続される。後述するが、受動素子の構造によっては、電極１１と受動素子との接続には貫通電極２２は不要となる場合がある。
【００３３】
図３に、ワイヤボンディング方式で半導体チップ５を構造体６に実装した例を示す。図２と異なり、半導体チップ５は底面が凹部７の底部に向かい合うように配置され、ハンダ、ロウ材、樹脂接着剤などのダイボンディング材２６により、多層基板１２に固定されている。接続電極１０ａ、１０ｂ、１１は、Ａｌ、Ａｕなどの金属細線２７により、接続電極層２３に接続されている。他は、図２と同様であり、アンテナ用の接続電極１０ａ、１０ｂは、接続電極層２３（内部配線層２１）、貫通電極２２（凹部７の側面を構成する誘電体層１３を貫通している導電体）を介して、多層基板１２に設けられた接続電極１５に接続され、接続電極１１は、貫通電極２２を介して多層基板１２に設けられた受動素子に接続される。
【００３４】
図３に示すように、半導体チップ５を多層基板１２（構造体６）に実装することにより、半導体チップ５をアンテナ３および多層基板１２に形成される受動素子に接続することができる。
【００３５】
図１〜図３に示すように、本発明の半導体装置は、セラミック等で形成される構造体にベアチップを収納し、また、構造体に接続用の導電体を形成して、アンテナとベアチップを接続する構造を有する。この構造により、半導体装置に曲げ応力が加わってもアンテナとの接続部の不良が起こらない。
【００３６】
本発明の半導体装置は、アンテナ３で電磁波（搬送波）を送受信することにより、情報を入出力している。また、本発明の半導体装置は、アンテナ３で受信した搬送波から直流電圧を作り、各回路に電源として供給している。以下、インレット１の回路構成例について説明する。図４に、インレット１のブロック回路図を示す。
【００３７】
集積回路部品４は、高周波回路４１、電源回路４２、ロジック回路４３を要素として含んでいる。高周波回路４１は検波容量部４４、変調回路４５、復調回路４６を有する。検波容量部４４は、電源回路用の検波容量４４ａとロジック回路用の検波容量４４ｂを有する。電源回路４２は、整流回路４７、複数のコンデンサを含む保持容量部４８、定電圧回路４９を有する。ロジック回路４３はＰＬＬ回路５１（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）、コード認識及び判定回路５２、メモリコントローラ５３、固体識別情報が記憶されている記憶回路５４、符号化回路５５を有する。
【００３８】
アンテナ３が受信した搬送波は、検波容量部４４を介して電源回路４２と、ロジック回路４３に分流する。電源回路４２では、入力された搬送波が整流回路４７によって半波整流され、直流電圧が作られる。直流電圧は電源として保持容量部４８に充電される。定電圧回路４９は一定電圧で回路に必要な電力を供給する。これは、受信した搬送波により強電界により、集積回路部品４の回路が破壊されないようにするためである。
【００３９】
高周波回路４１では、復調回路４６は搬送波を復調して、ロジック回路４３の動作に必要なクロック信号を生成する。クロック信号はＰＬＬ回路５１と、コード認識及び判定回路５２に入力される。受信信号が振幅変調（ＡＳＫ）方式の信号であれば、復調回路４６は、振幅の変動から、”０”または”１”のデータを検出する。変調回路４５は送信データを振幅変調（ＡＳＫ）の送信信号として送信する。
【００４０】
ＰＬＬ回路５１はクロック信号を補正する。コード認識及び判定回路５２は、命令コードを認識し判定する。各コード認識及び判定回路５２が認識及び判定する命令コードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、コード認識及び判定回路５２は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。コード認識及び判定回路５２の判定結果は、メモリコントローラ５３に出力される。メモリコントローラ５３は、判定結果に基づいて、記憶回路５４の読み出しを制御する。
【００４１】
記憶回路５４の構成としては、固定データのみを記憶するマスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの任意読み出し書き込み可能メモリ、電荷蓄積浮遊電極を有する不揮発性メモリなどが適用可能である。
【００４２】
記憶回路５４から読み出されたデータは、符号化回路５５で符号化され、変調回路４５によって変調を行い、応答信号が生成する。応答信号は搬送波としてアンテナ３から送信される。
【００４３】
図４で示すように、本発明の半導体装置は、リーダライタとも呼ばれる通信装置からの命令を受信して、記憶回路５４にデータを書き込む機能や、記憶回路５４からデータを読み出す機能を有している。
【００４４】
（実施の形態２）
集積回路部品４を構成する受動素子の一部は、構造体６に形成することができる。省電力化のため、構造体６に形成する受動素子は、電源回路４２で作られる電源を必要としない素子が好ましい。例えば、検波容量部４４を構成するコンデンサの一部または全てを構造体６に設けることができる。また、電源の供給部である保持容量部４８を構成するコンデンサの一部または全てを構造体６に設けることもできる。
【００４５】
本実施の形態では、図５を用いて、構造体６にコンデンサを形成した例を説明する。図５はインレット１の断面図である。図５（Ａ）は、半導体チップ５と受動素子との接続構造を説明するための断面図であり、図５（Ｂ）は半導体チップ５とアンテナ３との接続構造を説明するための断面図である。なお、図５では、半導体チップ５を構造体６にフリップチップ方式で実装した例を示したが、図３のようにワイヤボンディング方式など他の方式で実装することもできる。
【００４６】
多層基板１２にコンデンサを形成するため、複数の誘電体層１３上に、内部配線層により容量電極層６１が形成される。多層基板１２には、誘電体層１３と容量電極層６１が形成された層が交互に咬み合うように積層されている。また、多層基板１２の端面には対向する端面電極１４−１、１４−２が形成され、端面電極１４−１、端面電極１４−２には、一層おきに容量電極層６１が接続されている。このように誘電体層１３と容量電極層６１を積層し、端面電極１４−１、１４−２で容量電極層６１を接続することでコンデンサが形成される。
【００４７】
図５（Ａ）の構成例では、半導体チップ５の受動素子用の接続電極１１とコンデンサとの接続は、貫通電極２２を用いずに、接続電極層２３（内部配線層２１）によってなされる。接続電極層２３（内部配線層２１）を、コンデンサを構成する端面電極１４−１、１４−２に接続している。このように、接続電極１１と接続電極層２３との接続構造は、構造体６に形成される受動素子の構造によって適宜に選択される。
【００４８】
また、図５（Ｂ）に示すように、半導体チップ５の接続電極１０ａ、１０ｂは、バンプ２４、接続電極層２３、貫通電極２２を介して、多層基板１２の表面に形成された接続電極１４ａ、１４ｂに接続されている。接続電極１４ａ、１４ｂはそれぞれアンテナ端子３ａ、３ｂに接続されている。このような接続構造により、半導体チップ５はアンテナ端子３ａ、３ｂに接続されている。
【００４９】
なお、コンデンサを構成する誘電体層１３はチタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、鉛複合ペロブスカイト化合物材料などのセラミック材料にバインダー化合物、可塑剤および有機溶剤を含むセラミックペーストを基板上に塗布して形成される。その上に銅または銅合金、ニッケルまたはニッケル合金、銀または銀合金、スズまたはスズ合金から選ばれる電極ペーストを印刷して容量電極層６１（内部配線層２１）を形成する。なお、貫通電極を形成する場合は、その該当位置に開口が形成される形状とする。誘電体層１３及び容量電極層６１を乾燥させた後、所定の大きさに分断し、容量電極が交互に咬み合うように複数層積層する。これをセラミック材料で形成された層で挟み、脱バインダー、焼成および熱処理を施す。
【００５０】
図５において、コンデンサを構成する誘電体層１３および容量電極層６１は、ナノ粒子を用いることで０．１〜１μｍの厚さに形成することができる。例えば、２μｍの厚さの誘電体層１３を５層積層すると厚さは１０μｍになる。また、１μｍの厚さの誘電体層１３を１０層重ねても１０μｍの厚さでおさめることができる。
【００５１】
（実施の形態３）
構造体６（多層基板１２）には、内部配線層２１を所定のパターンに形成し、これらを積層して貫通電極で接続することで、ループアンテナ、コイルアンテナを形成することができる。本実施の形態では構造体６に第２のアンテナを形成した構成例を説明する。
【００５２】
まず、本実施の形態のインレット１の回路構成例について説明する。図６は、インレット１のブロック回路図である。給電用アンテナ７０（第２のアンテナ）が集積回路部品４に設けられる。検波容量部４４の電源回路用の検波容量４４ａは、アンテナ３（第１のアンテナ）に接続されず、給電用アンテナ７０に接続されている。他の構成は、図４のブロック回路図と同様である。
【００５３】
本実施の形態では、集積回路部品４に設けた給電用アンテナ７０を構造体６の多層基板１２に形成する。図７、図８を用いて、本実施の形態の半導体装置の構造を説明する。
【００５４】
図７はインレット１の断面図であり、半導体チップ５の接続電極１１と給電用アンテナ７０との接続構造を説明するための断面図である。なお、半導体チップ５とアンテナ３との接続構造は、図５（Ｂ）と同様である。なお、図７では、図２で示したように、フリップチップ方式で半導体チップ５を多層基板１２に実装した例を示す。なお、図３に示したワイヤボンディング方式など、他の実装方法を採用することもできる。
【００５５】
図７に示すように、多層基板１２には、誘電体層１３上に、所定のパターンに形成された内部配線層によって、アンテナ配線層７１〜７４が形成される。アンテナ配線層７１は誘電体層１３を貫通する貫通電極２２によって、順次に接続され、アンテナコイルを構成している。以下、図８を用いて、給電用アンテナ７０の構成を説明する。
【００５６】
図８（Ａ）は給電用アンテナ７０の分解斜視図であり、図８（Ｂ）は平面図である。なお図８（Ａ）では、誘電体層１３−１〜１３−４およびアンテナ配線層７１〜７４の厚み、アンテナ配線層７１〜７４を接続する貫通電極は省略している。図８には、４層の内部配線層２１により給電用アンテナ７０を構成する例を示した。誘電体層１３−１〜１３−４には、それぞれアンテナ配線層７１〜７４が形成されている。
【００５７】
アンテナ配線層７１の一方の端子部７１ａは、多層基板１２の端面で端面電極１４−１に接続される。他方の端子部７１ｂは、誘電体層１３−１を貫通する貫通電極によりアンテナ配線層７２の一方の端子部７２ｂに接続され、アンテナ配線層７２の他方の端子部７２ｃは、誘電体層１３−２を貫通する貫通電極によりアンテナ配線層７３の一方の端子部７３ｃに接続される。アンテナ配線層７３の他方の端子部７３ｄは、誘電体層１３−３を貫通する貫通電極によりアンテナ配線層７４の一方の端子部７４ｄに接続される。アンテナ配線層７４の他方の端子部７４ｅは、多層基板１２の端面で端面電極１４−２に接続される。このように、貫通電極によりアンテナ配線層７１〜７４を接続することにより、コイル状の給電用アンテナ７０が形成される。なお、給電用アンテナ７０をコイル状としたが、この構造に限定されるのもではない。例えば、モノポールアンテナ、パッチアンテナなどとすることもできる。
【００５８】
アンテナ配線層７１の端子部７１ａ、アンテナ配線層７４の端子部７４ｅは、給電用アンテナ７０のアンテナ端子を構成する。給電用アンテナ７０の一方の端子部７１ａは端面電極１４−１および接続電極層２３により、半導体チップ５に接続される。他方の端子部７４ｅは端面電極１４−２および接続電極層２３により、半導体チップ５に接続される。
【００５９】
アンテナ３（第１のアンテナ）とは別に給電用アンテナ７０（第２のアンテナ）を有することで、通信信号の有無に依存せず、任意に電力を充電する構成とすることができる。これにより集積回路の動作に必要な電力を十分蓄えることができる。なお、給電用アンテナ７０と共に、電源回路用の検波容量４４ａを構造体６に設けることができる。検波容量４４ａは実施の形態２で説明したように、内部配線層により複数の容量電極層を積層して形成し、容量電極層を端面電極（または貫通電極）により接続することで形成できる。
【００６０】
（実施の形態４）
実施の形態１〜３では、本発明の半導体装置としてインレットについて説明した。本発明の半導体装置はインレットにとどまらない。例えば、インレットを内蔵した各種のトランスポンダも本発明の半導体装置に含まれる。トランスポンダの形態には、シールラベル、筒型、コイン型、円盤型、カード型、箱型、スティック型、ガラス封入型など様々な形態がある。また、材料としては、プラスチック、ガラス、セラミックなどが用いられる。トランスポンダの代表例として、非接触型ＩＣカード、ＲＦタグ（ＩＤタグ）、ＲＦタグ（ＩＤタグ）機能付きのシールラベルが知られている。
【００６１】
また、本発明のアンテナに接続された集積回路部品を具備する各種の物品も、本発明の１つである。例えば、携帯電話、携帯用音楽再生装置などの電子機器、時計などの精密機器、ボタン、服、帽子などの衣料などに、本発明のアンテナに接続された集積回路部品を具備させることができる。携行する物品や、身につける物品に本発明を適用することで、利便性に優れた物品を提供することができる。また、ＩＤタグとして本発明の半導体装置を物品に取り付けておくことで、物品の原材料や産地、製造や加工、流通、販売などに至るまでの履歴管理や、追跡照会が可能になる。すなわち、トレーサビリティが可能になる。
【００６２】
また、本発明に係る半導体装置は、セラミック等の構造体により半導体チップが保護されているので、紙媒体の中に含ませても故障せずに使用することができる。紙媒体としては、例えば、紙幣、戸籍謄本、出生証明書、住民票、パスポート、免許証、身分証、会員証、鑑定書、診察券、定期券、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、チケット、抵当証券などがある。また、上白紙、インクジェット印刷用紙なども偽造防止用の紙として機能させることができる。例えば、契約書、仕様書などの各種の極秘情報を記載した書類に本発明に係る半導体装置を含ませることができる。
【００６３】
このように、本発明に係る半導体装置を用いることにより、紙媒体上で視覚的に示される情報以上の多くの情報を紙媒体に持たせることができる。このような紙媒体を商品ラベルなどに適用することで、商品管理の電子システム化や、商品の盗難防止に利用できる。以下、図９を参照して、本発明のインレットを内蔵した紙類を用いた物品の一例について説明する。なお、以下で説明する紙若しくは紙類には、パルプを抄紙したものの他、不織布、プラスチックフィルムなども類似なものとして適用することができる。
【００６４】
図９（Ａ）は、インレット１を含む紙類を使用した無記名債券９１の一例である。無記名債券９１には、切手、切符、チケット、入場券、商品券、図書券、文具券、各種ギフト券、各種サービス券等が含まれる。インレット１にはこれら無記名債券９１の識別情報を記憶させておくことにより真贋判定を容易にすることができる。また、インレット１は一定の曲げ応力に耐性を有し、ペン先など尖頭物による押圧が加えられた場合にも故障することがないので、商品の取引に支障をきたすことがない。
【００６５】
図９（Ｂ）は、本発明に係るインレット１を抄き込んだ紙を使用した証書類９２（例えば、住民票、戸籍謄本、出生証明書）の一例である。インレット１にはこれら証書類９２の識別情報を記憶させておくことにより真贋判定を容易にすることができる。また、インレット１は一定の曲げ応力に耐性を有し、ペン先など尖頭物による押圧が加えられた場合にも故障することがないので、証書類９２が発行された後も証明に使うことができ、認証情報の改ざんを防ぐことができる。
【００６６】
図９（Ｃ）は、本発明に係るインレット１を含むラベルの一例を示す。ラベル台紙９３（セパレート紙）上に、インレット１が付された用紙でラベル９４（ＩＣラベル）が形成されている。ラベル９４は、包装箱９５内に収納されて提供することができる。ラベル９４上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）を表示する印刷面を備えている。インレット１には、その商品（又は商品の種類）固有の識別情報を記憶させることが可能であるため、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。インレット１には、商品の容器やラベルに明記しきれない多大な情報（例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等）を入力しておくことができる。そのため、取引者や消費者は、簡易なリーダによってそれらの情報にアクセスすることができる。また、インレット１の記憶回路に、１回書き込み可能なメモリ領域を形成することにより、データの改ざんを防止することができる。
【００６７】
図９（Ｄ）は、インレット１を含むＩＣタグ９６を示している。インレット１を紙の中に含ませることにより、プラスチックの筐体を使用した従来のＩＤタグよりも安価に、ＩＤタグを製造することができる。また、紙を用いた物品であれば、物品とインレット１とを一体にすることができる。そのような例を図９（Ｅ）に示す。図９（Ｅ）は、インレット１を内蔵した書籍９７であり、インレット１が抄き込まれた紙が表紙に用いられている。
【図面の簡単な説明】
【００６８】
【図１】本発明に係る半導体装置の一態様を示す図であり、（Ａ）は平面図、（Ｂ）はｂ−ｂ断面図、（Ｃ）は半導体チップの平面図、（Ｄ）は構造体の斜視図（実施の形態１）
【図２】半導体装置の断面図であり、フリップチップ方式で半導体チップを構造体に実装した例を説明する図（実施の形態１）
【図３】半導体装置の断面図であり、ワイヤボンディング方式で半導体チップを構造体に実装した例を説明する図（実施の形態１）
【図４】無線で情報の入出力を行う半導体装置の回路構成例を示すブロック回路図（実施の形態１）
【図５】コンデンサが形成された構造体を有する半導体装置の一例を示す断面図（実施の形態２）
【図６】給電用アンテナを有する半導体装置の回路構成例を示すブロック回路図（実施の形態３）
【図７】給電用アンテナが形成された構造体を有する半導体装置の一例を示す断面図（実施の形態３）
【図８】給電用アンテナの分解斜視図および平面図（実施の形態３）
【図９】インレットを内蔵した紙類を利用した物品を示す図（実施の形態４）
【符号の説明】
【００６９】
１インレット、２ベース基材、３アンテナ、４集積回路部品、５半導体チップ、６構造体、７凹部、８固定材、９集積回路、１０ａ、１０ｂ、１１接続電極、１２多層基板、１３誘電体層、１４端面電極、１５ａ、１５ｂアンテナ用接続電極、２１内部配線層、２２貫通電極、２３接続電極層、２４バンプ、２６ダイボンディング材、２７金属細線、６１容量電極層、７０給電用アンテナ、７１〜７４アンテナ配線層
【特許請求の範囲】
【請求項１】
凹部を有する構造体と、
前記凹部の底部に固定された半導体チップと、
前記構造体の内部に設けられた導電体と、
前記導電体を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続されたアンテナと、
を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記構造体は、セラミックを有することを特徴とする半導体装置。
【請求項３】
凹部を有し、複数の誘電体層で構成される構造体と、
前記凹部の底部に固定された半導体チップと、
前記複数の誘電体層の少なくとも１つの層を貫通する貫通電極と、
前記貫通電極を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続されたアンテナと、
を有することを特徴とする半導体装置。
【請求項４】
凹部を有し、複数の誘電体層で構成される構造体と、
前記凹部の底部に固定された半導体チップと、
前記複数の誘電体層の少なくとも１つの層を貫通する貫通電極と、
前記貫通電極を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続されたアンテナと、
前記凹部の底部に設けられた導電層と、
前記構造体の内部に設けられ、前記導電層を介して前記半導体チップに接続された受動素子と、
を有することを特徴とする半導体装置。
【請求項５】
請求項４において、
前記受動素子は、抵抗、コンデンサ、またはコイルであることを特徴とする半導体装置。
【請求項６】
凹部を有し、複数の誘電体層で構成される構造体と、
前記凹部の底部に固定された半導体チップと、
前記複数の誘電体層の少なくとも１つの層を貫通する貫通電極と、
前記貫通電極を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続された第１のアンテナと、
前記凹部の底部に設けられた導電層と、
前記構造体の内部に設けられ、前記導電層を介して前記半導体チップに接続された第２のアンテナと、
を有することを特徴とする半導体装置。
【請求項７】
請求項６において、
前記複数の誘電体層は、第１の誘電体層と第２の誘電体層を有し、
前記第２のアンテナは、前記第１の誘電体層を貫通し、前記第１の誘電体層の上に設けられた第１の配線と前記第２の誘電体層の上に設けられた第２の配線とを接続する貫通電極を有することを特徴とする半導体装置。
【請求項８】
請求項３乃至請求項７のいずれか一項において、
前記接続電極は、前記構造体の上面に設けられることを特徴とする半導体装置。
【請求項９】
請求項３乃至請求項８のいずれか一項において、
前記複数の誘電体層は、セラミックを有することを特徴とする半導体装置。
【請求項１】
凹部を有する構造体と、
前記凹部の底部に固定された半導体チップと、
前記構造体の内部に設けられた導電体と、
前記導電体を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続されたアンテナと、
を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記構造体は、セラミックを有することを特徴とする半導体装置。
【請求項３】
凹部を有し、複数の誘電体層で構成される構造体と、
前記凹部の底部に固定された半導体チップと、
前記複数の誘電体層の少なくとも１つの層を貫通する貫通電極と、
前記貫通電極を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続されたアンテナと、
を有することを特徴とする半導体装置。
【請求項４】
凹部を有し、複数の誘電体層で構成される構造体と、
前記凹部の底部に固定された半導体チップと、
前記複数の誘電体層の少なくとも１つの層を貫通する貫通電極と、
前記貫通電極を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続されたアンテナと、
前記凹部の底部に設けられた導電層と、
前記構造体の内部に設けられ、前記導電層を介して前記半導体チップに接続された受動素子と、
を有することを特徴とする半導体装置。
【請求項５】
請求項４において、
前記受動素子は、抵抗、コンデンサ、またはコイルであることを特徴とする半導体装置。
【請求項６】
凹部を有し、複数の誘電体層で構成される構造体と、
前記凹部の底部に固定された半導体チップと、
前記複数の誘電体層の少なくとも１つの層を貫通する貫通電極と、
前記貫通電極を介して前記半導体チップに接続された接続電極と、
前記接続電極に接続された第１のアンテナと、
前記凹部の底部に設けられた導電層と、
前記構造体の内部に設けられ、前記導電層を介して前記半導体チップに接続された第２のアンテナと、
を有することを特徴とする半導体装置。
【請求項７】
請求項６において、
前記複数の誘電体層は、第１の誘電体層と第２の誘電体層を有し、
前記第２のアンテナは、前記第１の誘電体層を貫通し、前記第１の誘電体層の上に設けられた第１の配線と前記第２の誘電体層の上に設けられた第２の配線とを接続する貫通電極を有することを特徴とする半導体装置。
【請求項８】
請求項３乃至請求項７のいずれか一項において、
前記接続電極は、前記構造体の上面に設けられることを特徴とする半導体装置。
【請求項９】
請求項３乃至請求項８のいずれか一項において、
前記複数の誘電体層は、セラミックを有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−５２７２１（Ｐ２００８−５２７２１Ａ）
【公開日】平成２０年３月６日（２００８．３．６）
【国際特許分類】
【出願番号】特願２００７−１８９１８９（Ｐ２００７−１８９１８９）
【出願日】平成１９年７月２０日（２００７．７．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２０年３月６日（２００８．３．６）
【国際特許分類】
【出願日】平成１９年７月２０日（２００７．７．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]