半導体装置
【課題】本発明は、半導体装置に含まれる増幅回路における入出力特性の線形性が劣化するのを抑えるとともに、増幅器自体における入出力特性の線形性が劣化するのを抑えることができる半導体装置を提供する。
【解決手段】本発明は、外部と接続する複数の端子を有する配線基板７２に、半導体チップ７１を実装してパッケージングしてある半導体装置である。半導体装置は、半導体チップ上に形成してある、少なくとも一つの差動増幅器６１と、平衡信号線路を差動増幅器６１と接続し、半導体チップ７１上に形成してある、少なくとも一つのバラン６２とを備える。差動増幅器６１の接地配線と、バラン６２の接地配線とは、半導体チップ７１上に分離して形成してあり、差動増幅器６１の一つの接地配線と配線基板７２とを接続するボンディングワイヤ７７の数が、バラン６２の一つの接地配線と配線基板７２とを接続するボンディングワイヤの７７数より多い。
【解決手段】本発明は、外部と接続する複数の端子を有する配線基板７２に、半導体チップ７１を実装してパッケージングしてある半導体装置である。半導体装置は、半導体チップ上に形成してある、少なくとも一つの差動増幅器６１と、平衡信号線路を差動増幅器６１と接続し、半導体チップ７１上に形成してある、少なくとも一つのバラン６２とを備える。差動増幅器６１の接地配線と、バラン６２の接地配線とは、半導体チップ７１上に分離して形成してあり、差動増幅器６１の一つの接地配線と配線基板７２とを接続するボンディングワイヤ７７の数が、バラン６２の一つの接地配線と配線基板７２とを接続するボンディングワイヤの７７数より多い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の端子を有する配線基板に、半導体チップを実装してパッケージングしてある半導体装置であって、特に、半導体チップ上に増幅器と、平衡不平衡変換器とを形成してある半導体装置である。
【背景技術】
【０００２】
近年、携帯電話機は、従来の通信規格であるＧＳＭ（Global System for Mobile Communications）、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）およびＷＣＤＭＡ（Wideband Code Division Multiple Access）と、３．９世代高速データ通信の通信規格であるＬＴＥ（Long Term Evolution）とに対応する必要があるため、マルチモード用のトランシーバＩＣであるＲＦＩＣ（Radio Frequency Integrated Circuit）の開発が進められている。
【０００３】
マルチモード用のトランシーバＩＣであるＲＦＩＣは、複数の通信規格に対応するために、送受信することが可能な信号の周波数帯域を広くするとともに、携帯電話機の小型化、低価格化に対応するため、半導体チップのサイズを小さく、低コスト化する必要がある。
【０００４】
マルチモード用のトランシーバＩＣであるＲＦＩＣを低コスト化するため、たとえばＲＦＩＣの送信部は、送信する信号を単相にする。ただし、ＲＦＩＣの送信部は、雑音対策のために差動信号を用いているので、送信する信号を単相にするためには、差動信号を単相の信号に変換する平衡不平衡変換器（以下、バランとも称す）を備える必要がある。
【０００５】
具体的に、ＲＦＩＣは、送信部に、たとえば非特許文献１に開示してある送信増幅回路を用いる必要がある。非特許文献１に開示してある送信増幅回路は、入力バラン、第１差動増幅器、第２差動増幅器、および出力バランを備えている。そして、入力バラン、第１差動増幅器、第２差動増幅器、および出力バランの接地配線は、それぞれ独立したパッドからボンディングワイヤを介して、配線基板に備える共通の接地配線に接続してある。送信増幅回路は、単相の入力信号を入力バランで差動信号に変換し、変換した差動信号を第１差動増幅器、および第２差動増幅器で増幅し、増幅した差動信号を出力バランで変換して単相の出力信号として、出力端子から出力する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】キム ジファン（Jihwan Kim） 他７名、「離散的リサイジングならびにコンカレント電力結合構造」（"A Discrete Resizing and Concurrent Power Combining Structure for Linear CMOS Power Amplifier"）、ＩＥＥＥ高周波集積回路シンポジウム（Radio Frequency Integrated Circuit Symposium）、ＩＥＥＥ電気電子学会（The Institute of Electrical and Electronics Engineers,Inc.）（アメリカ）、２０１０年、RTU1C-1、p.387-390
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＲＦＩＣの送信部が、非特許文献１に開示してある送信増幅回路のような、能動素子であるトランジスタを含む差動増幅器を備えている場合、差動増幅器は、トランジスタ特性の歪みにより、増幅した信号が非線形に歪み、入力信号に対する出力信号（増幅した信号）の特性（以下、入出力特性と称す）の線形性が劣化するという問題があった。
【０００８】
また、トランジスタ特性の歪みにより、差動増幅器で増幅した信号が非線形に歪むとともに、差動増幅器の接地配線に流れる電流も非線形に歪む。この歪みを持つ電流は、配線基板に備える共通の接地配線を介して入力バラン、および出力バランにも流入する。歪みを持つ電流が、入力バラン、および出力バランの接地配線に流入すると、送信増幅回路の入出力特性の線形性が劣化するという問題があった。
【０００９】
それゆえに、本発明は、上記問題点を解決するためになされたものであり、半導体装置に含まれる増幅回路における入出力特性の線形性が劣化するのを抑えるとともに、増幅回路に含まれる増幅器自体における入出力特性の線形性が劣化するのを抑えることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の構成は、外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置である。上記課題を解決するために、本発明は、半導体チップ上に形成してある、少なくとも一つの増幅器と、平衡信号線路を増幅器と接続し、半導体チップ上に形成してある、少なくとも一つの平衡不平衡変換器とを備え、増幅器の第１接地配線と、平衡不平衡変換器の第２接地配線とは、半導体チップ上に分離して形成してあり、一つの第１接地配線と基材とを接続する第１接続体の数が、一つの第２接地配線と基材とを接続する第２接続体の数より多い。
【００１１】
本発明の別の構成は、外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置であって、半導体チップ上に形成してある複数の増幅器と、複数の平衡信号線路をそれぞれ複数の増幅器と接続し、半導体チップ上に形成してある複数の平衡不平衡変換器とを備え、複数の増幅器は、第１および第２の増幅器を有し、増幅器の第１接地配線と、第１の増幅器に接続してある平衡不平衡変換器の第２接地配線と、第２の増幅器に接続してある平衡不平衡変換器の第３接地配線とは、半導体チップ上に分離して形成してあり、第１接地配線、第２接地配線、および第３接地配線はそれぞれ第１接続体、第２接続体、および第３接続体により基材と接続する。
【発明の効果】
【００１２】
本発明に係る半導体装置によれば、増幅器の第１接地配線と、平衡不平衡変換器の第２接地配線とは、半導体チップ上に分離して形成してあるので、増幅器の接地配線に流れる電流の歪みによる、平衡不平衡変換器の入出力特性への影響を軽減して、半導体装置に含まれる増幅回路における入出力特性の線形性が劣化するのを抑えることができる。また、一つの第１接地配線と基材とを接続する第１接続体の数が、一つの第２接地配線と基材とを接続する第２接続体の数より多いので、第２接地配線と基材との接続に比べて、第１接地配線と基材との接続のインピーダンスが減少し、増幅器の接地配線に流れる電流の歪みが減り、増幅器自体における入出力特性の線形性が劣化するのを抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る無線通信システムの構成を示すブロック図である。
【図２】本発明の実施の形態１に係る無線通信システムに含まれるフロントエンドモジュールの構成を示すブロック図である。
【図３】本発明の実施の形態１に係るＲＦＩＣに含まれる送信部の構成を示すブロック図である。
【図４】ＲＦＰＧＡの出力信号に、差動増幅器の接地配線に流れる電流ｉGND が重畳した場合の出力信号の変化を示すグラフである。
【図５】ＲＦＰＧＡにおける入出力特性を示すグラフである。
【図６】本発明の実施の形態１に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図７】ＢＧＡ構造であるＲＦＩＣの構成を示す概略図である。
【図８】本発明の実施の形態１に係るＲＦＩＣに含まれるＲＦＰＧＡのパッド電極間の距離を示す概略図である。
【図９】本発明の実施の形態２に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図１０】本発明の実施の形態３に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図１１】本発明の実施の形態４に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図１２】本発明の実施の形態４の変形例に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る無線通信システムの構成を示すブロック図である。図１に示す無線通信システム１は、携帯電話機やデータ通信機に実装されるシステムである。無線通信システム１は、ＲＦＩＣ（Radio-Frequency Integrated Circuit）１０と、ベースバンドＩＣ（Integrated Circuit）５と、ＨＰＡ（High Power Amplifier：高出力増幅器）モジュール１１と、フロントエンドモジュール（ＦＥＭ：Front End Module）１２と、アンテナ１３とを含む。
【００１５】
ＲＦＩＣ１０は、大きく分けて“ＧＳＭ／ＥＤＧＥ”、“ＷＣＤＭＡ”、“ＨＳＰＡ”、“ＨＳＰＡ＋”、および“ＬＴＥ”の５つの送受信方式の通信規格に準拠して、アンテナ１３を介して基地局との間でＲＦ（Radio-Frequency）信号の送信および受信を可能とする１チップのマルチモード用のトランシーバＩＣ（通信用半導体集積回路）である。
【００１６】
ここで、ＧＳＭ（Global System for Mobile Communication）は、ＦＤＤ（周波数分割複信：Frequency Division Duplex）−ＴＤＭＡ（時分割多元接続：Time Division Multiple Access）方式で実現されている第２世代（２Ｇ）の通信規格であり、デジタル変調方式としてＧＭＳＫ方式を用いる。また、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）は、ＧＳＭ方式の中のパケット通信の拡張規格である。ＥＤＧＥでは、デジタル変調方式として８ＰＳＫ（８位相偏移変調方式：8 Phase Shift Keying）が使用されている。
【００１７】
ＷＣＤＭＡ（Wideband Code Divided Multiple Access）は、ＦＤＤ−ＣＤＭＡ（符号分割多元接続：Code Division Multiple Access）方式で実現されている第３世代（３Ｇ）の通信規格である。欧米ではＵＭＴＳ（Universal Mobile Telecommunications Systems）として知られている。
【００１８】
ＨＳＰＡ（High Speed Packet Access）およびＨＳＰＡ＋は、ＷＣＤＭＡにおける高速パケット通信の拡張規格であり、特に第３．５世代（３．５Ｇ）の通信規格と呼ばれている。
【００１９】
ＬＴＥ（Long Term Evolution）は、ＨＳＰＡよりさらに高速化・広帯域化を図った携帯電話機の通信規格で第３．９世代（３．９Ｇ）の通信規格と呼ばれている。ＬＴＥでは、下りはＯＦＤＭＡ（直交周波数分割多元接続：Orthogonal Frequency Division Multiple Access）が採用され、上りはＳＣ−ＦＤＭＡ（シングルキャリア周波数分割多元接続：Single Carrier Frequency Division Multiple Access）が採用される。
【００２０】
ＲＦＩＣ１０は、受信部（ＲＸ）２１、送信部（ＴＸ）２２、およびデジタルＲＦインターフェース（ＤｉｇＲＦ ＩＦ）を含む。
【００２１】
受信部２１は、アンテナ１３で受信した基地局からの受信ＲＦ信号を、ローカルキャリア信号（局部発振信号）を使ってアナログ受信ベースバンド信号にダウンコンバートする。さらに、受信部２１は、アナログ受信ベースバンド信号をＡＤ（Analog-to-Digital）変換してデジタル受信ベースバンド信号を生成する。
【００２２】
送信部２２は、逆に、デジタル送信ベースバンド信号をＤＡ（Digital-to-Analog）変換してアナログ送信ベースバンド信号を生成し、ローカルキャリア信号を使って生成したアナログ送信ベースバンド信号を送信ＲＦ信号にアップコンバートする。そして、送信部２２は、アンテナ１３を介して基地局に送信ＲＦ信号を無線で送信する。
【００２３】
デジタルＲＦインターフェース２０は、ＲＦＩＣ１０とベースバンドＩＣ５とをつなぐインターフェースであり、ＭＩＰＩ Ａｌｌｉａｎｃｅ（ＭＩＰＩ：Mobile Industry Processor Interface）により策定されたインターフェース規格に従っている。
【００２４】
ＲＦＩＣ１０は、さらに、送信ＲＦ信号を出力する複数の出力端子Ｔｘ１〜Ｔｘｎと、受信ＲＦ信号を入力する複数の入力端子Ｒｘ１〜Ｒｘｎとを含む。出力端子および入力端子は、（Ｔｘ１，Ｒｘ１），・・・，（Ｔｘｎ，Ｒｘｎ）のように出力端子と入力端子とがペアをなしており、ＲＦＩＣ１０が使用するバンド（周波数帯）に応じて、使用する出力端子と入力端子とのペアが決められている。
【００２５】
ベースバンドＩＣ５は、ＲＦＩＣ１０から受取ったデジタル受信ベースバンド信号に対して、前述の５つの送受信方式の通信規格に対応したデジタル復調とその他の信号処理を行い、デジタル受信ベースバンド信号から受信データ（音声、画像またはその他のデータ）を生成する。また、ベースバンドＩＣ５は、送信データ（音声、画像又はその他データ）に、前述の５つの送受信方式の通信規格に対応したデジタル変調その他の信号処理を行い、送信データからデジタル送信ベースバンド信号を生成し、ＲＦＩＣ１０に受渡す。なお、図１には図示しないが、無線通信システム１を搭載した携帯電話機は、アプリケーションプロセッサ、メモリ、スピーカ、マイクロホン、入力キー、液晶モニタを含み、それぞれとベースバンドＩＣ５との間で信号の受取りおよび受渡しを行なう。
【００２６】
ＨＰＡモジュール１１は、出力端子Ｔｘ１〜Ｔｘｎにそれぞれ対応して設けられた複数のＨＰＡ（高出力増幅器：High Power Amplifier）４０を含む。各ＨＰＡ４０は、対応する出力端子Ｔｘ１〜Ｔｘｎから受取った送信ＲＦ信号を増幅する。各ＨＰＡ４０は、対応する出力端子Ｔｘ１〜Ｔｘｎから受取った送信ＲＦ信号の周波数に応じて最適化されている半導体チップやＳＭＤ（表面実装素子：Surface Mount Device）デバイスなどで構成し、一つのパッケージとしてモジュール化されている。
【００２７】
フロントエンドモジュール１２は、出力端子と入力端子とのペア（Ｔｘ１，Ｒｘ１），・・・，（Ｔｘｎ，Ｒｘｎ）のうちの１組を選択し、選択した出力端子と入力端子とのペア（Ｔｘｉ，Ｒｘｉ）（ｉは、１〜ｎまでの自然数）と、アンテナ１３とを接続する。
【００２８】
図２は、本発明の実施の形態１に係る無線通信システム１に含まれるフロントエンドモジュール１２の構成を示すブロック図である。図２に示すフロントエンドモジュール１２は、アンテナスイッチ（ＡＮＴ−ＳＷ）１５と、出力端子と入力端子とのペア（Ｔｘ１，Ｒｘ１），・・・，（Ｔｘｎ，Ｒｘｎ）のそれぞれ対応する複数のデュプレクサ（ＤＰＸ）１４＿１〜１４＿ｎ（なお、特定のデュプレクサ１４＿１〜１４＿ｎを示す以外は、デュプレクサ１４と記載する）とを含む。
【００２９】
アンテナスイッチ１５は、使用するバンドに応じて１つのデュプレクサ１４を選択し、選択したデュプレクサ１４＿ｉ（ｉは、１〜ｎまでの自然数）とアンテナ１３とを接続する。選択したデュプレクサ１４＿ｉは、対応する出力端子Ｔｘｉ（ｉは、１〜ｎまでの自然数）から受取った送信ＲＦ信号をアンテナ１３に受渡すと同時に、アンテナ１３から受信ＲＦ信号を受取り、対応する入力端子Ｒｘｉに受渡す。このとき、デュプレクサ１４は、送信ＲＦ信号が入力端子Ｒｘｉに漏れることを抑制するとともに、受信ＲＦ信号が出力端子Ｔｘｉに漏れることを抑制する。フロントエンドモジュール１２は、前述の構成とすることでアンテナ１３と基地局との間で送受信方式をＦＤＤ方式にすることができる。フロントエンドモジュール１２は、アンテナスイッチ１５および複数のデュプレクサ１４を１つの半導体チップで構成し、一つのパッケージとしてモジュール化されている。
【００３０】
次に、ＲＦＩＣ１０に含まれる送信部２２について、さらに詳しく説明する。送信部２２は、図１には図示しないが、第２世代（２Ｇ）の通信規格であるＧＳＭおよびＥＤＧＥの送受信方式で送信ＲＦ信号を処理する回路と、第３世代（３Ｇ）以上の通信規格であるＷＣＤＭＡ、ＨＳＰＡ、ＨＳＰＡ＋およびＬＴＥの送受信方式で送信ＲＦ信号を処理する回路とを含む。なお、送信部２２で送信ＲＦ信号を変調する処理を行なう場合、送信部２２は、ポーラー変調方式やダイレクトアップ方式などの変調方式を用いる。
【００３１】
図３は、本発明の実施の形態１に係る半導体装置であるＲＦＩＣ１０に含まれる送信部２２の構成を示すブロック図である。図３に示す送信部２２は、図１に示すベースバンドＩＣ５で生成したデジタル送信ベースバンド信号を、デジタルＲＦインターフェース２０を介して受取る。送信部２２は、受取ったデジタル送信ベースバンド信号をダイレクトコンバージョン方式でアップコンバートして送信ＲＦ信号を生成する。
【００３２】
送信部２２は、７００ＭＨｚ〜２．６ＧＨｚ帯において複数のバンドの送信ＲＦ信号を生成することが可能である。たとえば、送信部２２は、２．５ＧＨｚ〜２．５７ＧＨｚ帯をバンドＨ、１．９２ＧＨｚ〜１．９８ＧＨｚ帯をバンドＭ、および８２４ＭＨｚ〜８４９ＭＨｚ帯をバンドＬとして、それぞれのバンドで送信ＲＦ信号を生成する。
【００３３】
送信部２２は、マルチプレクサ（ＭＰＸ）２２１、デジタルプログラマブルゲインアンプ（ＤＰＧＡ：Digital Programmable Gain Amplifier）２２２、デジタル−アナログ変換器（ＤＡＣ：Digital to Analog Converter）２２３と、ローパスフィルタ（ＬＰＦ：Low Pass Filter）２２４とを含む。
【００３４】
デジタルＲＦインターフェース２０を介してベースバンドＩＣ５から受取ったデジタル送信ベースバンド信号（送信データ）は、シリアル転送された１ビットのデータ信号で、同相成分信号（Ｉ信号）と直交成分信号（Ｑ信号）とを含む。１ビットのデータ信号に付随して、デジタル送信ベースバンド信号は、１ビットのデータ信号が同期する１ビットのクロック信号と、送信データの取込みを許可する１ビットのイネーブル信号とをさらに含む。
【００３５】
マルチプレクサ２２１は、シリアル転送されたＩ信号およびＱ信号を分離（マルチプレクス）するとともに、シリアル信号であるＩ信号およびＱ信号を、複数のビットからなるパラレル信号に変換する。
【００３６】
ＤＰＧＡ２２２は、デジタル信号に対してゲイン（利得）を可変することが可能な増幅器である。ＤＰＧＡ２２２は、パラレル信号に変換したデジタル信号のＩ信号を増幅し、同様に、パラレル信号に変換したデジタル信号のＱ信号も増幅する。つまり、ＤＰＧＡ２２２は、パラレル信号に変換したデジタル信号のＩ信号およびＱ信号の値にゲインを乗算した値に変換する。
【００３７】
ＤＡＣ２２３は、ＤＰＧＡ２２２で増幅したデジタル信号のＩ信号およびＱ信号を、差動信号であるアナログ信号のＩ信号およびＱ信号に変換する。ＤＡＣ２２３で変換したアナログ信号のＩ信号およびＱ信号は、ローパスフィルタ２２４を通過することにより遮断周波数より高い帯域の周波数が除去される。
【００３８】
送信部２２は、さらに、局部発振器２２５、分周器２２６、複数の直交変調器２２７、および複数のＲＦプログラマブルゲインアンプ（ＲＦＰＧＡ：Radio Frequency Programmable Gain Amplifier）２２８を含む。局部発振器２２５、分周器２２６、直交変調器２２７およびＲＦＰＧＡ２２８は、原則的に、使用するバンドに応じて設けられるが、近接したバンドであれば、異なるバンドに対して共通に利用してもよい。
【００３９】
局部発振器２２５は、分周器２２６で利用する差動信号の局部発振信号ＬＯを生成する。
【００４０】
分周器２２６は、局部発振器２２５で生成した局部発振信号ＬＯを分周比にしたがって周波数を分周し、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに周波数の異なる局部発振信号ＬＯＩ，ＬＯＱを生成する。バンドＨの局部発振信号は、ＬＯＩ＿Ｈ，ＬＯＱ＿Ｈと、バンドＭの局部発振信号は、ＬＯＩ＿Ｍ，ＬＯＱ＿Ｍと、バンドＬの局部発振信号は、ＬＯＩ＿Ｌ，ＬＯＱ＿Ｌとそれぞれ表す。ただし、特定のバンドの局部発振信号を示す以外は、局部発振信号ＬＯＩ，ＬＯＱと記載する。
【００４１】
分周器２２６の分周比は、使用するバンドに応じて制御ロジック２２９により制御されており、代表的な分周器２２６の分周比をバンド（Ｈ，Ｍ，Ｌ）ごとに２，４，８の値とする。なお、局部発振信号ＬＯＩは、元の局部発振信号ＬＯの立上がりエッジに同期し、局部発振信号ＬＯＱは元の局部発振信号ＬＯの立下がりエッジに同期する。これにより、局部発振信号ＬＯＱは、局部発振信号ＬＯＩの位相に対して９０度移相した信号となる。
【００４２】
直交変調器２２７は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられ（ＱＭＯＤ＿ＨＢ，ＱＭＯＤ＿ＭＢ，ＱＭＯＤ＿ＬＢ）、使用するバンド（Ｈ，Ｍ，Ｌ）に応じた局部発振信号ＬＯＩ，ＬＯＱと、ローパスフィルタ２２４を通過したアナログ信号のＩ信号およびＱ信号を受取る。直交変調器２２７は、局部発振信号ＬＯＩ，ＬＯＱと、アナログ信号のＩ信号およびＱ信号とを乗算して、アナログ信号のＩ信号およびＱ信号を局部発振信号ＬＯＩ，ＬＯＱの周波数にアップコンバートしたアナログ信号の送信ＲＦ信号を生成する。直交変調器２２７は、生成した送信ＲＦ信号をＲＦＰＧＡ２２８に受渡す。なお、直交変調器２２７は、複数設けている場合、それぞれ排他的に動作する。つまり、バンドＨの直交変調器２２７が動作している間、バンドＭ，Ｌの直交変調器２２７は動作できない。
【００４３】
ＲＦＰＧＡ２２８は、送信増幅回路であり、直交変調器２２７で生成した送信ＲＦ信号を増幅する。ＲＦＰＧＡ２２８送信増幅回路は、後述するように能動素子であるトランジスタを含む差動増幅器と、受動素子であるバランとを含んでいる。差動増幅器は、能動素子であるトランジスタを含むので、トランジスタ特性の歪みにより増幅した信号が非線形に歪み、入出力特性の線形性が劣化する。
【００４４】
具体的に、差動増幅器をＭＯＳトランジスタで構成した場合、出力電流ｉo （出力信号（増幅した信号））に生じる非線形の歪みは、動作点におけるテイラー展開の３次の項までを考慮に入れて、入力電圧ｖi （入力信号）の関数として（式１）と表すことができる。ここで、ａn （ｎ＝１０，１，２，３）は、３次の項までの各係数である。
【００４５】
【数１】
【００４６】
さらに、入力電圧ｖi を、ｖi+＝−ｖi-＝（１／２）Ｖm ｃｏｓωｔとして、（式１）に代入すると、出力電流ｉo+は（式２）と、出力電流ｉo-は（式３）とそれぞれ表すことができる。
【００４７】
【数２】
【００４８】
【数３】
【００４９】
よって、差動増幅器から出力される差動出力電流ｉo,diffは、（式４）と表すことができる。
【００５０】
【数４】
【００５１】
差動出力電流ｉo,diffは、（式４）から分かるように、（式１）の奇数次の項に起因する非線形の歪みが生じた出力信号である。
【００５２】
一方、差動増幅器の接地配線に流れる電流ｉGND は、出力電流ｉo+と、出力電流ｉo-との和となるので、（式５）と表すことができる。
【００５３】
【数５】
【００５４】
差動増幅器の接地配線に流れる電流ｉGND は、（式５）から分かるように、（式１）の偶数次の項に起因する非線形の歪みが生じた出力信号である。
【００５５】
ＲＦＰＧＡ２２８において、差動増幅器の接地配線と、バランの接地配線とがつながっている場合、差動増幅器の接地配線に電流ｉGND が流れると、バランの接地配線を介してバランの出力信号に電流ｉGND が影響を与え、バランの出力信号およびＲＦＰＧＡ２２８の出力信号の品質が低下する。つまり、差動増幅器の接地配線に流れる電流ｉGND の非線形の歪みにより、バランおよびＲＦＰＧＡ２２８における入出力特性の線形性が劣化する。
【００５６】
図４は、ＲＦＰＧＡ２２８の出力信号に、差動増幅器の接地配線に流れる電流ｉGND が重畳した場合の出力信号の変化を示すグラフである。図４に示すグラフでは、図中左側に、出力信号の波形ａと、出力信号の波形ａの約２倍の波長である差動増幅器の接地配線に流れる電流ｉGND の波形ｂとが図示してある。そして、出力信号の波形ａに、差動増幅器の接地配線に流れる電流ｉGND の波形ｂを重畳した波形ｃが、図中右側に図示してある。差動増幅器の接地配線に流れる電流ｉGND の波形ｂによって、出力信号の波形ａに歪みが生じ、振幅が大きくなっていることが、波形ｃから分かる。なお、図４では、簡略化のため、出力信号の直流成分を無視して図示してある。
【００５７】
図５は、ＲＦＰＧＡ２２８における入出力特性を示すグラフである。図５では、横軸を入力電圧、縦軸を出力電圧としてある。携帯電話機などの移動無線通信では、帯域外輻射電力に対する制限が厳しく、ＲＦＰＧＡ２２８における入出力特性が高い線形性を有していることが求められている。
【００５８】
一般に、回路の線形性を示す指標としてＰ１ｄＢ（1dB Compression point：１ｄＢ利得圧縮点）がある。指標Ｐ１ｄＢは、理想的な直線状の利得特性に対して１ｄＢ利得が低下した入力電圧をＩＰ１ｄＢ（Input Ｐ１ｄＢ）、出力電圧をＯＰ１ｄＢ（Output Ｐ１ｄＢ）としている。
【００５９】
図５に示す波形ｄにおける入出力特性を、ＲＦＰＧＡ２２８が有している場合、ＲＦＰＧＡ２２８は、入力信号の入力電圧がＩＰ１ｄＢ以上の振幅になると、出力電圧として出力信号に出力されない入力電圧の部分を帯域外スペクトル放射として出力することになる。出力した帯域外スペクトル放射は、隣接するチャネルへ漏洩して隣接するチャネルの出力信号の干渉波となる。そのため、ＲＦＰＧＡ２２８は、入力信号の入力電圧がＩＰ１ｄＢ未満の振幅に制限して、出力信号が隣接するチャネルの出力信号の干渉波とならないように、入出力特性の線形性が高い範囲で信号を増幅する。
【００６０】
しかし、図４で示したように、ＲＦＰＧＡ２２８の出力信号に、差動増幅器の接地配線に流れる電流ｉGND が重畳すると、ＲＦＰＧＡ２２８の出力信号の振幅が増大する。そのため、ＲＦＰＧＡ２２８における入出力特性は、図５に示す波形ｄから波形ｅへと、非線形の歪みが大きくなる。つまり、ＲＦＰＧＡ２２８における入出力特性は、指標Ｐ１ｄＢが低下し、高い線形性を有している範囲が狭くなり、信号を増幅することができるＲＦＰＧＡ２２８の入力電圧および出力電圧の範囲は狭くなる。
【００６１】
また、ＲＦＰＧＡ２２８における入出力特性の線形性は、ＲＦＰＧＡ２２８に流れる電流にも依存する。そのため、ＲＦＰＧＡ２２８は、必要な線形性を確保するために、より多くの電流を流す必要があり、バッテリーで駆動する携帯電話機などの駆動時間を短くするという問題があった。
【００６２】
そこで、本発明の実施の形態１に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８では、ＲＦＰＧＡ２２８における入出力特性の線形性が劣化するのを抑えることができる構成を採用している。図６は、本発明の実施の形態１に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８の構成を示すブロック図である。ＲＦＰＧＡ２２８は、差動増幅器６１と、バラン６２とを含む。
【００６３】
差動増幅器６１は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられ（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）、使用するバンド（Ｈ，Ｍ，Ｌ）に応じて直交変調器（ＱＭＯＤ＿ＨＢ，ＱＭＯＤ＿ＭＢ，ＱＭＯＤ＿ＬＢ）２２７から受取った送信ＲＦ信号を増幅する。なお、差動増幅器６１は、複数設けている場合、それぞれ排他的に動作する。つまり、バンドＨの差動増幅器（ＤＡ＿ＨＢ）６１が動作している間、バンドＭ，Ｌの差動増幅器（ＤＡ＿ＭＢ，ＬＢ）６１は動作できない。
【００６４】
バラン６２は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられ（Ｂａ＿ＨＢ，Ｂａ＿ＭＢ，Ｂａ＿ＬＢ）、使用するバンド（Ｈ，Ｍ，Ｌ）に応じて差動増幅器６１で増幅した送信ＲＦ信号を差動信号から単相信号に変換する。バラン６２で変換した単相信号の送信ＲＦ信号は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられた出力端子ＴＸ１〜ＴＸ３から出力される。バラン６２は、平衡信号線路を差動増幅器６１と接続し、非平衡信号線路の一端を接地端子ＶＳＳ＿ＴＸ１に、非平衡信号線路の他端を出力端子ＴＸ１〜ＴＸ３にそれぞれ接続している。また、バラン６２の給電点に、電源端子ＶＤＤ＿ＴＸを接続してある。
【００６５】
ここで、ＲＦＰＧＡ２２８を含むＲＦＩＣ１０は、たとえばＢＧＡ（Ball Grid Array）構造である。図７は、ＢＧＡ構造であるＲＦＩＣ１０の構成を示す概略図である。ＲＦＩＣ１０は、差動増幅器６１、バラン６２などを形成してある半導体チップ７１と、半導体チップ７１を実装する基材である配線基板７２とを有している。
【００６６】
配線基板７２は、基板内部に形成してあるパターン配線７３と、出力端子ＴＸ１〜ＴＸ３などを構成するバンプ電極７４と、パッド電極７５とを有している。半導体チップ７１と、配線基板７２とを電気的に接続するため、配線基板７２に形成してあるパッド電極７５と、半導体チップ７１に形成してあるパッド電極７６とをボンディングワイヤ７７で接続してある。
【００６７】
なお、半導体チップ７１およびボンディングワイヤ７７などは、配線基板７２の主面に被覆されたエポキシ樹脂などの封止部材７８によって封止されている。
【００６８】
図６に戻って、半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７で接続してある。
【００６９】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＨ，Ｍ，Ｌのバラン（Ｂａ＿Ｈ，Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１に接続してある。接地端子ＶＳＳ＿ＴＸ１は、ＲＦＩＣ１０の外から接地電位を受け、ボンディングワイヤ７７を介してその接続する半導体チップ７１のバッド電極７６に供給する。パッド電極７６は接地電位を受け、接地配線を介してバラン６２に供給する。
【００７０】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。接地端子ＶＳＳ＿ＴＸ０は、ＲＦＩＣ１０の外から接地電位を受け、２本のボンディングワイヤ７７を介してその接続する半導体チップ７１のバッド電極７６に供給する。パッド電極７６は接地電位を受け接地配線を介して差動増幅器６１に供給する。
【００７１】
一つの配線にまとめられた差動増幅器６１の接地配線、および一つの配線にまとめられたバラン６２の接地配線は、半導体チップ７１上でさらに一つの配線にまとめられることなく、半導体チップ７１上で分離して形成され、それぞれ異なるボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０，ＶＳＳ＿ＴＸ１にそれぞれ接続してある。
【００７２】
そのため、半導体チップ７１上で、差動増幅器６１の接地配線に流れる電流と、バラン６２の接地配線に流れる電流とは互いに干渉することがないので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減することができ、ＲＦＰＧＡ２２８における入出力特性の線形性が劣化するのを抑えることができる。
【００７３】
また、差動増幅器６１は、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。つまり、差動増幅器６１の一つの接地配線と配線基板７２とを接続するボンディングワイヤ７７の数（２本）が、バラン６２の一つの接地配線と配線基板７２とを接続するボンディングワイヤ７７の数（１本）より多い。そのため、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少し、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【００７４】
なお、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスを減少させている。これは、差動増幅器６１は、能動素子であるトランジスタを含んでいるため、トランジスタ特性の歪みにより、差動増幅器６１の接地配線に流れる電流が歪みが、バラン６２の接地配線に流れる電流が歪みより大きくなるためである。
【００７５】
また、前述のようにＲＦＰＧＡ２２８における入出力特性の線形性は、ＲＦＰＧＡ２２８を流れる電流にも依存する。そのため、ＲＦＰＧＡ２２８は、入出力特性の線形性が劣化するのを抑えることで電流を減らして、バッテリーで駆動する携帯電話機などの駆動時間を長くすることができる。
【００７６】
以上のように、本発明の実施の形態１に係るＲＦＩＣ１０は、差動増幅器６１の接地配線（第１接地配線）と、バラン６２の接地配線（第２接地配線）とは、半導体チップ７１上に分離して形成してあるので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減して、ＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８における入出力特性の線形性が劣化するのを抑えることができる。
【００７７】
また、差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ（第１接続体）７７の数が、バラン６２の接地配線と配線基板７２とを接続するボンディングワイヤ（第２接続体）７７の数より多い。そのため、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少し、差動増幅器６１の接地配線に流れる電流の歪みが減るため、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ７７の数は２本に限定されるものでは、３本以上であってもよい。ボンディングワイヤ７７の数は、増えるほど、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少する。
【００７８】
なお、ＲＦＩＣ１０は、ＢＧＡ構造に限らず、リードフレームのダイパッドに搭載した半導体チップを、ボンディングワイヤを介してリードフレームのインナーリードに接続する、例えばＱＦＰ（Quad Flat Package）タイプのパッケージであってもよい。また、差動増幅器６１の接地配線と配線基板７２とを接続する接続体、およびバラン６２の接地配線と配線基板７２とを接続する接続体は、ボンディングワイヤ７７に限定されるものでもない。
【００７９】
たとえば、ＲＦＩＣ１０が、ＦＣＢＧＡ（Flip Chip Ball Grid Array）構造であれば、差動増幅器６１の接地配線と配線基板７２とを接続する接続体、およびバラン６２の接地配線と配線基板７２とを接続する接続体は、Ａｕバンプや半田バンプなどである。一般的に、Ａｕバンプや半田バンプなどに比べて、ボンディングワイヤのインピーダンスは高いので、接続体にＡｕバンプや半田バンプなどを用いる場合に比べて、ボンディングワイヤを用いる場合の方が、本発明の効果がより大きくなる。
【００８０】
また、図６に示すように、差動増幅器６１の接地配線と配線基板７２とを接続する２本のボンディングワイヤ７７同士の距離は、差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ７７と、バラン６２の接地配線と配線基板７２とを接続するボンディングワイヤ７７との距離に比べて近い。つまり、矩形状の半導体チップ７１の一辺に沿って配置されたパッド電極７６のうち、差動増幅器６１の接地配線と接続する２つのパッド電極７６間の距離が、差動増幅器６１の接地配線と接続するパッド電極７６とバラン６２の接地配線と接続するパッド電極７６との距離に比べて短い。
【００８１】
図８は、本発明の実施の形態１に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８のパッド電極間の距離を示す概略図である。図８に示すように、差動増幅器６１の接地配線と接続する２つのパッド電極（接地端子ＶＳＳ＿ＴＸ０１，ＶＳＳ＿ＴＸ０２）７６間の距離Ｌ１が、差動増幅器６１の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ０１）７６と、バラン６２の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ１１）７６との距離Ｌ２に比べて短い。距離Ｌ１は、一個分のパッド電極７６を挟む距離で、距離Ｌ２は、五個分のパッド電極７６を挟む距離である。なお、差動増幅器６１の接地配線と接続する２つのパッド電極（接地端子ＶＳＳ＿ＴＸ０１，ＶＳＳ＿ＴＸ０２）７６間にあるパッド電極７６や、差動増幅器６１の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ０１）７６と、バラン６２の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ１１）７６との間にあるパッド電極７６は、別の機能を有したパッド電極７６である。また、差動増幅器６１の接地配線と接続する２つのパッド電極（接地端子ＶＳＳ＿ＴＸ０１，ＶＳＳ＿ＴＸ０２）７６間に別の機能を有したパッド電極７６を挟まずに、隣接させてもよい。
【００８２】
上記のような構成にすることで、差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ７７と、バラン６２の接地配線と配線基板７２とを接続するボンディングワイヤ７７との電磁気的結合により、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２の接地配線に流れる電流への影響を緩和することができる。
【００８３】
さらに、図６に示すように、差動増幅器６１の接地配線が接続する接地端子ＶＳＳ＿ＴＸ０と、バラン６２の接地配線が接続する接地端子ＶＳＳ＿ＴＸ１とが異なる。そのため、接地端子ＶＳＳ＿ＴＸ０から流れ込む電流のバラン６２の接地配線に与える影響を抑えることができ、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのを抑えることができる。
【００８４】
（実施の形態２）
図９は、本発明の実施の形態２に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ａの構成を示すブロック図である。ＲＦＰＧＡ２２８ａは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ａは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図６に示すＲＦＰＧＡ２２８と同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。
【００８５】
半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７でそれぞれ接続してある。
【００８６】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ３に接続してある。
【００８７】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【００８８】
一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、および使用するバンドごとのバラン（Ｂａ＿Ｈ，Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上でさらに一つの配線にまとめられることなく、半導体チップ７１上で分離して形成され、それぞれ異なるボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０〜ＶＳＳ＿ＴＸ３にそれぞれ接続してある。
【００８９】
そのため、半導体チップ７１上で、差動増幅器６１の接地配線に流れる電流と、バラン６２の接地配線に流れる電流とは互いに干渉することがないので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減することができ、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのを抑えることができる。
【００９０】
さらに、バラン６２の接地配線は、使用するバンドごとに、半導体チップ７１上で分離して形成され、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１〜ＶＳＳ＿ＴＸ３にそれぞれ接続してあるので、使用するバンドごとのバラン６２の接地配線に流れる電流が互いに干渉することなく、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのをより抑えることができる。
【００９１】
また、差動増幅器６１は、実施の形態１と同様、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。そのため、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少し、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【００９２】
以上のように、本発明の実施の形態２に係るＲＦＰＧＡ２２８ａは、各々のバラン６２の接地配線が、半導体チップ７１上に分離して形成してあり、差動増幅器６１の接地配線およびバラン６２の接地配線が、それぞれ異なるボンディングワイヤ７７を介して、配線ごとに異なる接地端子ＶＳＳ＿ＴＸ１〜ＶＳＳ＿ＴＸ３に接続してある。そのため、各々のバラン６２の接地配線流れる電流は互いに干渉することなく、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのをより抑えることができる。
【００９３】
（実施の形態３）
図１０は、本発明の実施の形態３に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ｂの構成を示すブロック図である。ＲＦＰＧＡ２２８ｂは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ｂは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図６に示すＲＦＰＧＡ２２８と同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。
【００９４】
半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７でそれぞれ接続してある。
【００９５】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ２に接続してある。
【００９６】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【００９７】
一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線、およびバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上でさらに一つの配線にまとめられることなく、半導体チップ７１上で分離して形成され、それぞれ異なるボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０〜ＶＳＳ＿ＴＸ２にそれぞれ接続してある。
【００９８】
そのため、半導体チップ７１上で、差動増幅器６１の接地配線に流れる電流と、バラン６２の接地配線に流れる電流とは互いに干渉することがないので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減することができ、ＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのを抑えることができる。
【００９９】
さらに、ボンディングワイヤ７７のインピーダンス、およびボンディングワイヤ７７間の磁気的な結合によるＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのは、周波数に依存している。そのため、高周波の送信ＲＦ信号を取扱うバンドＨのバラン（Ｂａ＿Ｈ）６２の方が、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２に比べて、ボンディングワイヤ７７のインピーダンスが高くなり、線形性の劣化が大きくなる。
【０１００】
そこで、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線と、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線とは、半導体チップ７１上に分離して形成して、それぞれ異なるボンディングワイヤ７７に接続してある。そのため、バンドＨのバラン（Ｂａ＿Ｈ）６２におけるボンディングワイヤ７７のインピーダンスを、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２におけるボンディングワイヤ７７のインピーダンスに比べて、低くして、ＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのを抑える。なお、バンドＨの周波数帯を、たとえば２ＧＨｚ帯以上とし、バンドＭ，Ｌの周波数帯を、たとえば２ＧＨｚ帯未満とする。
【０１０１】
また、差動増幅器６１は、実施の形態１と同様、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。そのため、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【０１０２】
以上のように、本発明の実施の形態３に係るＲＦＩＣ１０は、高周波の信号を増幅する差動増幅器６１に接続してあるバンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線と、他の周波の信号を増幅する差動増幅器６１に接続してあるバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線とは、半導体チップ７１上に分離して形成してある。そのため、
バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線と、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線とは、それぞれ異なるボンディングワイヤ７７に接続することができるので、バンドＨのバラン（Ｂａ＿Ｈ）６２におけるボンディングワイヤ７７のインピーダンスを低くして、ＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのを抑えることができる。
【０１０３】
（実施の形態４）
図１１は、本発明の実施の形態４に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ｃの構成を示すブロック図である。ＲＦＰＧＡ２２８ｃは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ｃは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図６に示すＲＦＰＧＡ２２８と同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。
【０１０４】
半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７でそれぞれ接続してある。
【０１０５】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【０１０６】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【０１０７】
ＲＦＰＧＡ２２８ｃの半導体チップ７１上での配線は、図１０に示すＲＦＰＧＡ２２８ｂの半導体チップ７１上での配線と同じであるが、ＲＦＰＧＡ２２８ｃの配線基板７２上での配線は、図１０に示すＲＦＰＧＡ２２８ｂの配線基板７２上での配線と異なる。
【０１０８】
具体的に、一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線、およびバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、それぞれ異なるボンディングワイヤ７７を介して配線基板７２に接続され、配線基板７２上で一つの配線にまとめられ、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【０１０９】
そのため、ＲＦＰＧＡ２２８ｃは、差動増幅器６１の接地配線と接続する接地端子と、バラン６２の接地配線と接続する接地端子とを別々に設ける場合に比べて、端子の数を減らすことができる。
【０１１０】
また、差動増幅器６１は、実施の形態１と同様、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。そのため、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【０１１１】
以上のように、本発明の実施の形態４に係るＲＦＩＣ１０は、差動増幅器６１の接地配線およびバラン６２の接地配線は、それぞれ異なるボンディングワイヤ７７を介して一つの接地端子ＶＳＳ＿ＴＸ０に接続してあるので、差動増幅器６１の接地配線と接続する接地端子と、バラン６２の接地配線と接続する接地端子とを別々に設ける場合に比べて、端子の数を減らすことができる。この一つの接地端子ＶＳＳ＿ＴＸ０に複数の接地配線が接続される配線基板７２の構造は、図６又は図９に示す半導体チップ７１の実装基板としてにも適用されてもよい。
【０１１２】
なお、図１２は、本発明の実施の形態４の変形例に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ｄの構成を示すブロック図である。ＲＦＰＧＡ２２８ｄは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ｄは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図１１に示すＲＦＰＧＡ２２８ｃと同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。図１２に示す一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線、およびバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、配線基板７２上で一つの配線にまとめられ、複数の接地端子ＶＳＳ＿ＴＸに接続してある。この配線基板の構造は、図１２に示す半導体チップ７１に限られず、図６又は図９に示す半導体チップ７１の実装基板として適用してもよい。
【０１１３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１４】
１ 無線通信システム、５ ベースバンドＩＣ、１１ ＨＰＡモジュール、１２ フロントエンドモジュール、１３ アンテナ、１４ デュプレクサ、１５ アンテナスイッチ、２０ デジタルＲＦインターフェース、２１ 受信部、２２ 送信部、６１ 差動増幅器、６２ バラン、７１ 半導体チップ、７２ 配線基板、７３ パターン配線、７４ バンプ電極、７５，７６ パッド電極、７７ ボンディングワイヤ、７８ 封止部材、２２１ マルチプレクサ、２２４ ローパスフィルタ、２２５ 局部発振器、２２６ 分周器、２２７ 直交変調器、２２９ 制御ロジック。
【技術分野】
【０００１】
本発明は、複数の端子を有する配線基板に、半導体チップを実装してパッケージングしてある半導体装置であって、特に、半導体チップ上に増幅器と、平衡不平衡変換器とを形成してある半導体装置である。
【背景技術】
【０００２】
近年、携帯電話機は、従来の通信規格であるＧＳＭ（Global System for Mobile Communications）、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）およびＷＣＤＭＡ（Wideband Code Division Multiple Access）と、３．９世代高速データ通信の通信規格であるＬＴＥ（Long Term Evolution）とに対応する必要があるため、マルチモード用のトランシーバＩＣであるＲＦＩＣ（Radio Frequency Integrated Circuit）の開発が進められている。
【０００３】
マルチモード用のトランシーバＩＣであるＲＦＩＣは、複数の通信規格に対応するために、送受信することが可能な信号の周波数帯域を広くするとともに、携帯電話機の小型化、低価格化に対応するため、半導体チップのサイズを小さく、低コスト化する必要がある。
【０００４】
マルチモード用のトランシーバＩＣであるＲＦＩＣを低コスト化するため、たとえばＲＦＩＣの送信部は、送信する信号を単相にする。ただし、ＲＦＩＣの送信部は、雑音対策のために差動信号を用いているので、送信する信号を単相にするためには、差動信号を単相の信号に変換する平衡不平衡変換器（以下、バランとも称す）を備える必要がある。
【０００５】
具体的に、ＲＦＩＣは、送信部に、たとえば非特許文献１に開示してある送信増幅回路を用いる必要がある。非特許文献１に開示してある送信増幅回路は、入力バラン、第１差動増幅器、第２差動増幅器、および出力バランを備えている。そして、入力バラン、第１差動増幅器、第２差動増幅器、および出力バランの接地配線は、それぞれ独立したパッドからボンディングワイヤを介して、配線基板に備える共通の接地配線に接続してある。送信増幅回路は、単相の入力信号を入力バランで差動信号に変換し、変換した差動信号を第１差動増幅器、および第２差動増幅器で増幅し、増幅した差動信号を出力バランで変換して単相の出力信号として、出力端子から出力する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】キム ジファン（Jihwan Kim） 他７名、「離散的リサイジングならびにコンカレント電力結合構造」（"A Discrete Resizing and Concurrent Power Combining Structure for Linear CMOS Power Amplifier"）、ＩＥＥＥ高周波集積回路シンポジウム（Radio Frequency Integrated Circuit Symposium）、ＩＥＥＥ電気電子学会（The Institute of Electrical and Electronics Engineers,Inc.）（アメリカ）、２０１０年、RTU1C-1、p.387-390
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＲＦＩＣの送信部が、非特許文献１に開示してある送信増幅回路のような、能動素子であるトランジスタを含む差動増幅器を備えている場合、差動増幅器は、トランジスタ特性の歪みにより、増幅した信号が非線形に歪み、入力信号に対する出力信号（増幅した信号）の特性（以下、入出力特性と称す）の線形性が劣化するという問題があった。
【０００８】
また、トランジスタ特性の歪みにより、差動増幅器で増幅した信号が非線形に歪むとともに、差動増幅器の接地配線に流れる電流も非線形に歪む。この歪みを持つ電流は、配線基板に備える共通の接地配線を介して入力バラン、および出力バランにも流入する。歪みを持つ電流が、入力バラン、および出力バランの接地配線に流入すると、送信増幅回路の入出力特性の線形性が劣化するという問題があった。
【０００９】
それゆえに、本発明は、上記問題点を解決するためになされたものであり、半導体装置に含まれる増幅回路における入出力特性の線形性が劣化するのを抑えるとともに、増幅回路に含まれる増幅器自体における入出力特性の線形性が劣化するのを抑えることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の構成は、外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置である。上記課題を解決するために、本発明は、半導体チップ上に形成してある、少なくとも一つの増幅器と、平衡信号線路を増幅器と接続し、半導体チップ上に形成してある、少なくとも一つの平衡不平衡変換器とを備え、増幅器の第１接地配線と、平衡不平衡変換器の第２接地配線とは、半導体チップ上に分離して形成してあり、一つの第１接地配線と基材とを接続する第１接続体の数が、一つの第２接地配線と基材とを接続する第２接続体の数より多い。
【００１１】
本発明の別の構成は、外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置であって、半導体チップ上に形成してある複数の増幅器と、複数の平衡信号線路をそれぞれ複数の増幅器と接続し、半導体チップ上に形成してある複数の平衡不平衡変換器とを備え、複数の増幅器は、第１および第２の増幅器を有し、増幅器の第１接地配線と、第１の増幅器に接続してある平衡不平衡変換器の第２接地配線と、第２の増幅器に接続してある平衡不平衡変換器の第３接地配線とは、半導体チップ上に分離して形成してあり、第１接地配線、第２接地配線、および第３接地配線はそれぞれ第１接続体、第２接続体、および第３接続体により基材と接続する。
【発明の効果】
【００１２】
本発明に係る半導体装置によれば、増幅器の第１接地配線と、平衡不平衡変換器の第２接地配線とは、半導体チップ上に分離して形成してあるので、増幅器の接地配線に流れる電流の歪みによる、平衡不平衡変換器の入出力特性への影響を軽減して、半導体装置に含まれる増幅回路における入出力特性の線形性が劣化するのを抑えることができる。また、一つの第１接地配線と基材とを接続する第１接続体の数が、一つの第２接地配線と基材とを接続する第２接続体の数より多いので、第２接地配線と基材との接続に比べて、第１接地配線と基材との接続のインピーダンスが減少し、増幅器の接地配線に流れる電流の歪みが減り、増幅器自体における入出力特性の線形性が劣化するのを抑えることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る無線通信システムの構成を示すブロック図である。
【図２】本発明の実施の形態１に係る無線通信システムに含まれるフロントエンドモジュールの構成を示すブロック図である。
【図３】本発明の実施の形態１に係るＲＦＩＣに含まれる送信部の構成を示すブロック図である。
【図４】ＲＦＰＧＡの出力信号に、差動増幅器の接地配線に流れる電流ｉGND が重畳した場合の出力信号の変化を示すグラフである。
【図５】ＲＦＰＧＡにおける入出力特性を示すグラフである。
【図６】本発明の実施の形態１に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図７】ＢＧＡ構造であるＲＦＩＣの構成を示す概略図である。
【図８】本発明の実施の形態１に係るＲＦＩＣに含まれるＲＦＰＧＡのパッド電極間の距離を示す概略図である。
【図９】本発明の実施の形態２に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図１０】本発明の実施の形態３に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図１１】本発明の実施の形態４に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【図１２】本発明の実施の形態４の変形例に係るＲＦＩＣに含まれるＲＦＰＧＡの構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る実施の形態について図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る無線通信システムの構成を示すブロック図である。図１に示す無線通信システム１は、携帯電話機やデータ通信機に実装されるシステムである。無線通信システム１は、ＲＦＩＣ（Radio-Frequency Integrated Circuit）１０と、ベースバンドＩＣ（Integrated Circuit）５と、ＨＰＡ（High Power Amplifier：高出力増幅器）モジュール１１と、フロントエンドモジュール（ＦＥＭ：Front End Module）１２と、アンテナ１３とを含む。
【００１５】
ＲＦＩＣ１０は、大きく分けて“ＧＳＭ／ＥＤＧＥ”、“ＷＣＤＭＡ”、“ＨＳＰＡ”、“ＨＳＰＡ＋”、および“ＬＴＥ”の５つの送受信方式の通信規格に準拠して、アンテナ１３を介して基地局との間でＲＦ（Radio-Frequency）信号の送信および受信を可能とする１チップのマルチモード用のトランシーバＩＣ（通信用半導体集積回路）である。
【００１６】
ここで、ＧＳＭ（Global System for Mobile Communication）は、ＦＤＤ（周波数分割複信：Frequency Division Duplex）−ＴＤＭＡ（時分割多元接続：Time Division Multiple Access）方式で実現されている第２世代（２Ｇ）の通信規格であり、デジタル変調方式としてＧＭＳＫ方式を用いる。また、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）は、ＧＳＭ方式の中のパケット通信の拡張規格である。ＥＤＧＥでは、デジタル変調方式として８ＰＳＫ（８位相偏移変調方式：8 Phase Shift Keying）が使用されている。
【００１７】
ＷＣＤＭＡ（Wideband Code Divided Multiple Access）は、ＦＤＤ−ＣＤＭＡ（符号分割多元接続：Code Division Multiple Access）方式で実現されている第３世代（３Ｇ）の通信規格である。欧米ではＵＭＴＳ（Universal Mobile Telecommunications Systems）として知られている。
【００１８】
ＨＳＰＡ（High Speed Packet Access）およびＨＳＰＡ＋は、ＷＣＤＭＡにおける高速パケット通信の拡張規格であり、特に第３．５世代（３．５Ｇ）の通信規格と呼ばれている。
【００１９】
ＬＴＥ（Long Term Evolution）は、ＨＳＰＡよりさらに高速化・広帯域化を図った携帯電話機の通信規格で第３．９世代（３．９Ｇ）の通信規格と呼ばれている。ＬＴＥでは、下りはＯＦＤＭＡ（直交周波数分割多元接続：Orthogonal Frequency Division Multiple Access）が採用され、上りはＳＣ−ＦＤＭＡ（シングルキャリア周波数分割多元接続：Single Carrier Frequency Division Multiple Access）が採用される。
【００２０】
ＲＦＩＣ１０は、受信部（ＲＸ）２１、送信部（ＴＸ）２２、およびデジタルＲＦインターフェース（ＤｉｇＲＦ ＩＦ）を含む。
【００２１】
受信部２１は、アンテナ１３で受信した基地局からの受信ＲＦ信号を、ローカルキャリア信号（局部発振信号）を使ってアナログ受信ベースバンド信号にダウンコンバートする。さらに、受信部２１は、アナログ受信ベースバンド信号をＡＤ（Analog-to-Digital）変換してデジタル受信ベースバンド信号を生成する。
【００２２】
送信部２２は、逆に、デジタル送信ベースバンド信号をＤＡ（Digital-to-Analog）変換してアナログ送信ベースバンド信号を生成し、ローカルキャリア信号を使って生成したアナログ送信ベースバンド信号を送信ＲＦ信号にアップコンバートする。そして、送信部２２は、アンテナ１３を介して基地局に送信ＲＦ信号を無線で送信する。
【００２３】
デジタルＲＦインターフェース２０は、ＲＦＩＣ１０とベースバンドＩＣ５とをつなぐインターフェースであり、ＭＩＰＩ Ａｌｌｉａｎｃｅ（ＭＩＰＩ：Mobile Industry Processor Interface）により策定されたインターフェース規格に従っている。
【００２４】
ＲＦＩＣ１０は、さらに、送信ＲＦ信号を出力する複数の出力端子Ｔｘ１〜Ｔｘｎと、受信ＲＦ信号を入力する複数の入力端子Ｒｘ１〜Ｒｘｎとを含む。出力端子および入力端子は、（Ｔｘ１，Ｒｘ１），・・・，（Ｔｘｎ，Ｒｘｎ）のように出力端子と入力端子とがペアをなしており、ＲＦＩＣ１０が使用するバンド（周波数帯）に応じて、使用する出力端子と入力端子とのペアが決められている。
【００２５】
ベースバンドＩＣ５は、ＲＦＩＣ１０から受取ったデジタル受信ベースバンド信号に対して、前述の５つの送受信方式の通信規格に対応したデジタル復調とその他の信号処理を行い、デジタル受信ベースバンド信号から受信データ（音声、画像またはその他のデータ）を生成する。また、ベースバンドＩＣ５は、送信データ（音声、画像又はその他データ）に、前述の５つの送受信方式の通信規格に対応したデジタル変調その他の信号処理を行い、送信データからデジタル送信ベースバンド信号を生成し、ＲＦＩＣ１０に受渡す。なお、図１には図示しないが、無線通信システム１を搭載した携帯電話機は、アプリケーションプロセッサ、メモリ、スピーカ、マイクロホン、入力キー、液晶モニタを含み、それぞれとベースバンドＩＣ５との間で信号の受取りおよび受渡しを行なう。
【００２６】
ＨＰＡモジュール１１は、出力端子Ｔｘ１〜Ｔｘｎにそれぞれ対応して設けられた複数のＨＰＡ（高出力増幅器：High Power Amplifier）４０を含む。各ＨＰＡ４０は、対応する出力端子Ｔｘ１〜Ｔｘｎから受取った送信ＲＦ信号を増幅する。各ＨＰＡ４０は、対応する出力端子Ｔｘ１〜Ｔｘｎから受取った送信ＲＦ信号の周波数に応じて最適化されている半導体チップやＳＭＤ（表面実装素子：Surface Mount Device）デバイスなどで構成し、一つのパッケージとしてモジュール化されている。
【００２７】
フロントエンドモジュール１２は、出力端子と入力端子とのペア（Ｔｘ１，Ｒｘ１），・・・，（Ｔｘｎ，Ｒｘｎ）のうちの１組を選択し、選択した出力端子と入力端子とのペア（Ｔｘｉ，Ｒｘｉ）（ｉは、１〜ｎまでの自然数）と、アンテナ１３とを接続する。
【００２８】
図２は、本発明の実施の形態１に係る無線通信システム１に含まれるフロントエンドモジュール１２の構成を示すブロック図である。図２に示すフロントエンドモジュール１２は、アンテナスイッチ（ＡＮＴ−ＳＷ）１５と、出力端子と入力端子とのペア（Ｔｘ１，Ｒｘ１），・・・，（Ｔｘｎ，Ｒｘｎ）のそれぞれ対応する複数のデュプレクサ（ＤＰＸ）１４＿１〜１４＿ｎ（なお、特定のデュプレクサ１４＿１〜１４＿ｎを示す以外は、デュプレクサ１４と記載する）とを含む。
【００２９】
アンテナスイッチ１５は、使用するバンドに応じて１つのデュプレクサ１４を選択し、選択したデュプレクサ１４＿ｉ（ｉは、１〜ｎまでの自然数）とアンテナ１３とを接続する。選択したデュプレクサ１４＿ｉは、対応する出力端子Ｔｘｉ（ｉは、１〜ｎまでの自然数）から受取った送信ＲＦ信号をアンテナ１３に受渡すと同時に、アンテナ１３から受信ＲＦ信号を受取り、対応する入力端子Ｒｘｉに受渡す。このとき、デュプレクサ１４は、送信ＲＦ信号が入力端子Ｒｘｉに漏れることを抑制するとともに、受信ＲＦ信号が出力端子Ｔｘｉに漏れることを抑制する。フロントエンドモジュール１２は、前述の構成とすることでアンテナ１３と基地局との間で送受信方式をＦＤＤ方式にすることができる。フロントエンドモジュール１２は、アンテナスイッチ１５および複数のデュプレクサ１４を１つの半導体チップで構成し、一つのパッケージとしてモジュール化されている。
【００３０】
次に、ＲＦＩＣ１０に含まれる送信部２２について、さらに詳しく説明する。送信部２２は、図１には図示しないが、第２世代（２Ｇ）の通信規格であるＧＳＭおよびＥＤＧＥの送受信方式で送信ＲＦ信号を処理する回路と、第３世代（３Ｇ）以上の通信規格であるＷＣＤＭＡ、ＨＳＰＡ、ＨＳＰＡ＋およびＬＴＥの送受信方式で送信ＲＦ信号を処理する回路とを含む。なお、送信部２２で送信ＲＦ信号を変調する処理を行なう場合、送信部２２は、ポーラー変調方式やダイレクトアップ方式などの変調方式を用いる。
【００３１】
図３は、本発明の実施の形態１に係る半導体装置であるＲＦＩＣ１０に含まれる送信部２２の構成を示すブロック図である。図３に示す送信部２２は、図１に示すベースバンドＩＣ５で生成したデジタル送信ベースバンド信号を、デジタルＲＦインターフェース２０を介して受取る。送信部２２は、受取ったデジタル送信ベースバンド信号をダイレクトコンバージョン方式でアップコンバートして送信ＲＦ信号を生成する。
【００３２】
送信部２２は、７００ＭＨｚ〜２．６ＧＨｚ帯において複数のバンドの送信ＲＦ信号を生成することが可能である。たとえば、送信部２２は、２．５ＧＨｚ〜２．５７ＧＨｚ帯をバンドＨ、１．９２ＧＨｚ〜１．９８ＧＨｚ帯をバンドＭ、および８２４ＭＨｚ〜８４９ＭＨｚ帯をバンドＬとして、それぞれのバンドで送信ＲＦ信号を生成する。
【００３３】
送信部２２は、マルチプレクサ（ＭＰＸ）２２１、デジタルプログラマブルゲインアンプ（ＤＰＧＡ：Digital Programmable Gain Amplifier）２２２、デジタル−アナログ変換器（ＤＡＣ：Digital to Analog Converter）２２３と、ローパスフィルタ（ＬＰＦ：Low Pass Filter）２２４とを含む。
【００３４】
デジタルＲＦインターフェース２０を介してベースバンドＩＣ５から受取ったデジタル送信ベースバンド信号（送信データ）は、シリアル転送された１ビットのデータ信号で、同相成分信号（Ｉ信号）と直交成分信号（Ｑ信号）とを含む。１ビットのデータ信号に付随して、デジタル送信ベースバンド信号は、１ビットのデータ信号が同期する１ビットのクロック信号と、送信データの取込みを許可する１ビットのイネーブル信号とをさらに含む。
【００３５】
マルチプレクサ２２１は、シリアル転送されたＩ信号およびＱ信号を分離（マルチプレクス）するとともに、シリアル信号であるＩ信号およびＱ信号を、複数のビットからなるパラレル信号に変換する。
【００３６】
ＤＰＧＡ２２２は、デジタル信号に対してゲイン（利得）を可変することが可能な増幅器である。ＤＰＧＡ２２２は、パラレル信号に変換したデジタル信号のＩ信号を増幅し、同様に、パラレル信号に変換したデジタル信号のＱ信号も増幅する。つまり、ＤＰＧＡ２２２は、パラレル信号に変換したデジタル信号のＩ信号およびＱ信号の値にゲインを乗算した値に変換する。
【００３７】
ＤＡＣ２２３は、ＤＰＧＡ２２２で増幅したデジタル信号のＩ信号およびＱ信号を、差動信号であるアナログ信号のＩ信号およびＱ信号に変換する。ＤＡＣ２２３で変換したアナログ信号のＩ信号およびＱ信号は、ローパスフィルタ２２４を通過することにより遮断周波数より高い帯域の周波数が除去される。
【００３８】
送信部２２は、さらに、局部発振器２２５、分周器２２６、複数の直交変調器２２７、および複数のＲＦプログラマブルゲインアンプ（ＲＦＰＧＡ：Radio Frequency Programmable Gain Amplifier）２２８を含む。局部発振器２２５、分周器２２６、直交変調器２２７およびＲＦＰＧＡ２２８は、原則的に、使用するバンドに応じて設けられるが、近接したバンドであれば、異なるバンドに対して共通に利用してもよい。
【００３９】
局部発振器２２５は、分周器２２６で利用する差動信号の局部発振信号ＬＯを生成する。
【００４０】
分周器２２６は、局部発振器２２５で生成した局部発振信号ＬＯを分周比にしたがって周波数を分周し、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに周波数の異なる局部発振信号ＬＯＩ，ＬＯＱを生成する。バンドＨの局部発振信号は、ＬＯＩ＿Ｈ，ＬＯＱ＿Ｈと、バンドＭの局部発振信号は、ＬＯＩ＿Ｍ，ＬＯＱ＿Ｍと、バンドＬの局部発振信号は、ＬＯＩ＿Ｌ，ＬＯＱ＿Ｌとそれぞれ表す。ただし、特定のバンドの局部発振信号を示す以外は、局部発振信号ＬＯＩ，ＬＯＱと記載する。
【００４１】
分周器２２６の分周比は、使用するバンドに応じて制御ロジック２２９により制御されており、代表的な分周器２２６の分周比をバンド（Ｈ，Ｍ，Ｌ）ごとに２，４，８の値とする。なお、局部発振信号ＬＯＩは、元の局部発振信号ＬＯの立上がりエッジに同期し、局部発振信号ＬＯＱは元の局部発振信号ＬＯの立下がりエッジに同期する。これにより、局部発振信号ＬＯＱは、局部発振信号ＬＯＩの位相に対して９０度移相した信号となる。
【００４２】
直交変調器２２７は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられ（ＱＭＯＤ＿ＨＢ，ＱＭＯＤ＿ＭＢ，ＱＭＯＤ＿ＬＢ）、使用するバンド（Ｈ，Ｍ，Ｌ）に応じた局部発振信号ＬＯＩ，ＬＯＱと、ローパスフィルタ２２４を通過したアナログ信号のＩ信号およびＱ信号を受取る。直交変調器２２７は、局部発振信号ＬＯＩ，ＬＯＱと、アナログ信号のＩ信号およびＱ信号とを乗算して、アナログ信号のＩ信号およびＱ信号を局部発振信号ＬＯＩ，ＬＯＱの周波数にアップコンバートしたアナログ信号の送信ＲＦ信号を生成する。直交変調器２２７は、生成した送信ＲＦ信号をＲＦＰＧＡ２２８に受渡す。なお、直交変調器２２７は、複数設けている場合、それぞれ排他的に動作する。つまり、バンドＨの直交変調器２２７が動作している間、バンドＭ，Ｌの直交変調器２２７は動作できない。
【００４３】
ＲＦＰＧＡ２２８は、送信増幅回路であり、直交変調器２２７で生成した送信ＲＦ信号を増幅する。ＲＦＰＧＡ２２８送信増幅回路は、後述するように能動素子であるトランジスタを含む差動増幅器と、受動素子であるバランとを含んでいる。差動増幅器は、能動素子であるトランジスタを含むので、トランジスタ特性の歪みにより増幅した信号が非線形に歪み、入出力特性の線形性が劣化する。
【００４４】
具体的に、差動増幅器をＭＯＳトランジスタで構成した場合、出力電流ｉo （出力信号（増幅した信号））に生じる非線形の歪みは、動作点におけるテイラー展開の３次の項までを考慮に入れて、入力電圧ｖi （入力信号）の関数として（式１）と表すことができる。ここで、ａn （ｎ＝１０，１，２，３）は、３次の項までの各係数である。
【００４５】
【数１】
【００４６】
さらに、入力電圧ｖi を、ｖi+＝−ｖi-＝（１／２）Ｖm ｃｏｓωｔとして、（式１）に代入すると、出力電流ｉo+は（式２）と、出力電流ｉo-は（式３）とそれぞれ表すことができる。
【００４７】
【数２】
【００４８】
【数３】
【００４９】
よって、差動増幅器から出力される差動出力電流ｉo,diffは、（式４）と表すことができる。
【００５０】
【数４】
【００５１】
差動出力電流ｉo,diffは、（式４）から分かるように、（式１）の奇数次の項に起因する非線形の歪みが生じた出力信号である。
【００５２】
一方、差動増幅器の接地配線に流れる電流ｉGND は、出力電流ｉo+と、出力電流ｉo-との和となるので、（式５）と表すことができる。
【００５３】
【数５】
【００５４】
差動増幅器の接地配線に流れる電流ｉGND は、（式５）から分かるように、（式１）の偶数次の項に起因する非線形の歪みが生じた出力信号である。
【００５５】
ＲＦＰＧＡ２２８において、差動増幅器の接地配線と、バランの接地配線とがつながっている場合、差動増幅器の接地配線に電流ｉGND が流れると、バランの接地配線を介してバランの出力信号に電流ｉGND が影響を与え、バランの出力信号およびＲＦＰＧＡ２２８の出力信号の品質が低下する。つまり、差動増幅器の接地配線に流れる電流ｉGND の非線形の歪みにより、バランおよびＲＦＰＧＡ２２８における入出力特性の線形性が劣化する。
【００５６】
図４は、ＲＦＰＧＡ２２８の出力信号に、差動増幅器の接地配線に流れる電流ｉGND が重畳した場合の出力信号の変化を示すグラフである。図４に示すグラフでは、図中左側に、出力信号の波形ａと、出力信号の波形ａの約２倍の波長である差動増幅器の接地配線に流れる電流ｉGND の波形ｂとが図示してある。そして、出力信号の波形ａに、差動増幅器の接地配線に流れる電流ｉGND の波形ｂを重畳した波形ｃが、図中右側に図示してある。差動増幅器の接地配線に流れる電流ｉGND の波形ｂによって、出力信号の波形ａに歪みが生じ、振幅が大きくなっていることが、波形ｃから分かる。なお、図４では、簡略化のため、出力信号の直流成分を無視して図示してある。
【００５７】
図５は、ＲＦＰＧＡ２２８における入出力特性を示すグラフである。図５では、横軸を入力電圧、縦軸を出力電圧としてある。携帯電話機などの移動無線通信では、帯域外輻射電力に対する制限が厳しく、ＲＦＰＧＡ２２８における入出力特性が高い線形性を有していることが求められている。
【００５８】
一般に、回路の線形性を示す指標としてＰ１ｄＢ（1dB Compression point：１ｄＢ利得圧縮点）がある。指標Ｐ１ｄＢは、理想的な直線状の利得特性に対して１ｄＢ利得が低下した入力電圧をＩＰ１ｄＢ（Input Ｐ１ｄＢ）、出力電圧をＯＰ１ｄＢ（Output Ｐ１ｄＢ）としている。
【００５９】
図５に示す波形ｄにおける入出力特性を、ＲＦＰＧＡ２２８が有している場合、ＲＦＰＧＡ２２８は、入力信号の入力電圧がＩＰ１ｄＢ以上の振幅になると、出力電圧として出力信号に出力されない入力電圧の部分を帯域外スペクトル放射として出力することになる。出力した帯域外スペクトル放射は、隣接するチャネルへ漏洩して隣接するチャネルの出力信号の干渉波となる。そのため、ＲＦＰＧＡ２２８は、入力信号の入力電圧がＩＰ１ｄＢ未満の振幅に制限して、出力信号が隣接するチャネルの出力信号の干渉波とならないように、入出力特性の線形性が高い範囲で信号を増幅する。
【００６０】
しかし、図４で示したように、ＲＦＰＧＡ２２８の出力信号に、差動増幅器の接地配線に流れる電流ｉGND が重畳すると、ＲＦＰＧＡ２２８の出力信号の振幅が増大する。そのため、ＲＦＰＧＡ２２８における入出力特性は、図５に示す波形ｄから波形ｅへと、非線形の歪みが大きくなる。つまり、ＲＦＰＧＡ２２８における入出力特性は、指標Ｐ１ｄＢが低下し、高い線形性を有している範囲が狭くなり、信号を増幅することができるＲＦＰＧＡ２２８の入力電圧および出力電圧の範囲は狭くなる。
【００６１】
また、ＲＦＰＧＡ２２８における入出力特性の線形性は、ＲＦＰＧＡ２２８に流れる電流にも依存する。そのため、ＲＦＰＧＡ２２８は、必要な線形性を確保するために、より多くの電流を流す必要があり、バッテリーで駆動する携帯電話機などの駆動時間を短くするという問題があった。
【００６２】
そこで、本発明の実施の形態１に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８では、ＲＦＰＧＡ２２８における入出力特性の線形性が劣化するのを抑えることができる構成を採用している。図６は、本発明の実施の形態１に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８の構成を示すブロック図である。ＲＦＰＧＡ２２８は、差動増幅器６１と、バラン６２とを含む。
【００６３】
差動増幅器６１は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられ（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）、使用するバンド（Ｈ，Ｍ，Ｌ）に応じて直交変調器（ＱＭＯＤ＿ＨＢ，ＱＭＯＤ＿ＭＢ，ＱＭＯＤ＿ＬＢ）２２７から受取った送信ＲＦ信号を増幅する。なお、差動増幅器６１は、複数設けている場合、それぞれ排他的に動作する。つまり、バンドＨの差動増幅器（ＤＡ＿ＨＢ）６１が動作している間、バンドＭ，Ｌの差動増幅器（ＤＡ＿ＭＢ，ＬＢ）６１は動作できない。
【００６４】
バラン６２は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられ（Ｂａ＿ＨＢ，Ｂａ＿ＭＢ，Ｂａ＿ＬＢ）、使用するバンド（Ｈ，Ｍ，Ｌ）に応じて差動増幅器６１で増幅した送信ＲＦ信号を差動信号から単相信号に変換する。バラン６２で変換した単相信号の送信ＲＦ信号は、使用するバンド（Ｈ，Ｍ，Ｌ）ごとに設けられた出力端子ＴＸ１〜ＴＸ３から出力される。バラン６２は、平衡信号線路を差動増幅器６１と接続し、非平衡信号線路の一端を接地端子ＶＳＳ＿ＴＸ１に、非平衡信号線路の他端を出力端子ＴＸ１〜ＴＸ３にそれぞれ接続している。また、バラン６２の給電点に、電源端子ＶＤＤ＿ＴＸを接続してある。
【００６５】
ここで、ＲＦＰＧＡ２２８を含むＲＦＩＣ１０は、たとえばＢＧＡ（Ball Grid Array）構造である。図７は、ＢＧＡ構造であるＲＦＩＣ１０の構成を示す概略図である。ＲＦＩＣ１０は、差動増幅器６１、バラン６２などを形成してある半導体チップ７１と、半導体チップ７１を実装する基材である配線基板７２とを有している。
【００６６】
配線基板７２は、基板内部に形成してあるパターン配線７３と、出力端子ＴＸ１〜ＴＸ３などを構成するバンプ電極７４と、パッド電極７５とを有している。半導体チップ７１と、配線基板７２とを電気的に接続するため、配線基板７２に形成してあるパッド電極７５と、半導体チップ７１に形成してあるパッド電極７６とをボンディングワイヤ７７で接続してある。
【００６７】
なお、半導体チップ７１およびボンディングワイヤ７７などは、配線基板７２の主面に被覆されたエポキシ樹脂などの封止部材７８によって封止されている。
【００６８】
図６に戻って、半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７で接続してある。
【００６９】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＨ，Ｍ，Ｌのバラン（Ｂａ＿Ｈ，Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１に接続してある。接地端子ＶＳＳ＿ＴＸ１は、ＲＦＩＣ１０の外から接地電位を受け、ボンディングワイヤ７７を介してその接続する半導体チップ７１のバッド電極７６に供給する。パッド電極７６は接地電位を受け、接地配線を介してバラン６２に供給する。
【００７０】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。接地端子ＶＳＳ＿ＴＸ０は、ＲＦＩＣ１０の外から接地電位を受け、２本のボンディングワイヤ７７を介してその接続する半導体チップ７１のバッド電極７６に供給する。パッド電極７６は接地電位を受け接地配線を介して差動増幅器６１に供給する。
【００７１】
一つの配線にまとめられた差動増幅器６１の接地配線、および一つの配線にまとめられたバラン６２の接地配線は、半導体チップ７１上でさらに一つの配線にまとめられることなく、半導体チップ７１上で分離して形成され、それぞれ異なるボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０，ＶＳＳ＿ＴＸ１にそれぞれ接続してある。
【００７２】
そのため、半導体チップ７１上で、差動増幅器６１の接地配線に流れる電流と、バラン６２の接地配線に流れる電流とは互いに干渉することがないので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減することができ、ＲＦＰＧＡ２２８における入出力特性の線形性が劣化するのを抑えることができる。
【００７３】
また、差動増幅器６１は、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。つまり、差動増幅器６１の一つの接地配線と配線基板７２とを接続するボンディングワイヤ７７の数（２本）が、バラン６２の一つの接地配線と配線基板７２とを接続するボンディングワイヤ７７の数（１本）より多い。そのため、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少し、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【００７４】
なお、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスを減少させている。これは、差動増幅器６１は、能動素子であるトランジスタを含んでいるため、トランジスタ特性の歪みにより、差動増幅器６１の接地配線に流れる電流が歪みが、バラン６２の接地配線に流れる電流が歪みより大きくなるためである。
【００７５】
また、前述のようにＲＦＰＧＡ２２８における入出力特性の線形性は、ＲＦＰＧＡ２２８を流れる電流にも依存する。そのため、ＲＦＰＧＡ２２８は、入出力特性の線形性が劣化するのを抑えることで電流を減らして、バッテリーで駆動する携帯電話機などの駆動時間を長くすることができる。
【００７６】
以上のように、本発明の実施の形態１に係るＲＦＩＣ１０は、差動増幅器６１の接地配線（第１接地配線）と、バラン６２の接地配線（第２接地配線）とは、半導体チップ７１上に分離して形成してあるので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減して、ＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８における入出力特性の線形性が劣化するのを抑えることができる。
【００７７】
また、差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ（第１接続体）７７の数が、バラン６２の接地配線と配線基板７２とを接続するボンディングワイヤ（第２接続体）７７の数より多い。そのため、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少し、差動増幅器６１の接地配線に流れる電流の歪みが減るため、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ７７の数は２本に限定されるものでは、３本以上であってもよい。ボンディングワイヤ７７の数は、増えるほど、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少する。
【００７８】
なお、ＲＦＩＣ１０は、ＢＧＡ構造に限らず、リードフレームのダイパッドに搭載した半導体チップを、ボンディングワイヤを介してリードフレームのインナーリードに接続する、例えばＱＦＰ（Quad Flat Package）タイプのパッケージであってもよい。また、差動増幅器６１の接地配線と配線基板７２とを接続する接続体、およびバラン６２の接地配線と配線基板７２とを接続する接続体は、ボンディングワイヤ７７に限定されるものでもない。
【００７９】
たとえば、ＲＦＩＣ１０が、ＦＣＢＧＡ（Flip Chip Ball Grid Array）構造であれば、差動増幅器６１の接地配線と配線基板７２とを接続する接続体、およびバラン６２の接地配線と配線基板７２とを接続する接続体は、Ａｕバンプや半田バンプなどである。一般的に、Ａｕバンプや半田バンプなどに比べて、ボンディングワイヤのインピーダンスは高いので、接続体にＡｕバンプや半田バンプなどを用いる場合に比べて、ボンディングワイヤを用いる場合の方が、本発明の効果がより大きくなる。
【００８０】
また、図６に示すように、差動増幅器６１の接地配線と配線基板７２とを接続する２本のボンディングワイヤ７７同士の距離は、差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ７７と、バラン６２の接地配線と配線基板７２とを接続するボンディングワイヤ７７との距離に比べて近い。つまり、矩形状の半導体チップ７１の一辺に沿って配置されたパッド電極７６のうち、差動増幅器６１の接地配線と接続する２つのパッド電極７６間の距離が、差動増幅器６１の接地配線と接続するパッド電極７６とバラン６２の接地配線と接続するパッド電極７６との距離に比べて短い。
【００８１】
図８は、本発明の実施の形態１に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８のパッド電極間の距離を示す概略図である。図８に示すように、差動増幅器６１の接地配線と接続する２つのパッド電極（接地端子ＶＳＳ＿ＴＸ０１，ＶＳＳ＿ＴＸ０２）７６間の距離Ｌ１が、差動増幅器６１の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ０１）７６と、バラン６２の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ１１）７６との距離Ｌ２に比べて短い。距離Ｌ１は、一個分のパッド電極７６を挟む距離で、距離Ｌ２は、五個分のパッド電極７６を挟む距離である。なお、差動増幅器６１の接地配線と接続する２つのパッド電極（接地端子ＶＳＳ＿ＴＸ０１，ＶＳＳ＿ＴＸ０２）７６間にあるパッド電極７６や、差動増幅器６１の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ０１）７６と、バラン６２の接地配線と接続するパッド電極（接地端子ＶＳＳ＿ＴＸ１１）７６との間にあるパッド電極７６は、別の機能を有したパッド電極７６である。また、差動増幅器６１の接地配線と接続する２つのパッド電極（接地端子ＶＳＳ＿ＴＸ０１，ＶＳＳ＿ＴＸ０２）７６間に別の機能を有したパッド電極７６を挟まずに、隣接させてもよい。
【００８２】
上記のような構成にすることで、差動増幅器６１の接地配線と配線基板７２とを接続するボンディングワイヤ７７と、バラン６２の接地配線と配線基板７２とを接続するボンディングワイヤ７７との電磁気的結合により、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２の接地配線に流れる電流への影響を緩和することができる。
【００８３】
さらに、図６に示すように、差動増幅器６１の接地配線が接続する接地端子ＶＳＳ＿ＴＸ０と、バラン６２の接地配線が接続する接地端子ＶＳＳ＿ＴＸ１とが異なる。そのため、接地端子ＶＳＳ＿ＴＸ０から流れ込む電流のバラン６２の接地配線に与える影響を抑えることができ、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのを抑えることができる。
【００８４】
（実施の形態２）
図９は、本発明の実施の形態２に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ａの構成を示すブロック図である。ＲＦＰＧＡ２２８ａは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ａは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図６に示すＲＦＰＧＡ２２８と同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。
【００８５】
半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７でそれぞれ接続してある。
【００８６】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ３に接続してある。
【００８７】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【００８８】
一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、および使用するバンドごとのバラン（Ｂａ＿Ｈ，Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上でさらに一つの配線にまとめられることなく、半導体チップ７１上で分離して形成され、それぞれ異なるボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０〜ＶＳＳ＿ＴＸ３にそれぞれ接続してある。
【００８９】
そのため、半導体チップ７１上で、差動増幅器６１の接地配線に流れる電流と、バラン６２の接地配線に流れる電流とは互いに干渉することがないので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減することができ、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのを抑えることができる。
【００９０】
さらに、バラン６２の接地配線は、使用するバンドごとに、半導体チップ７１上で分離して形成され、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１〜ＶＳＳ＿ＴＸ３にそれぞれ接続してあるので、使用するバンドごとのバラン６２の接地配線に流れる電流が互いに干渉することなく、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのをより抑えることができる。
【００９１】
また、差動増幅器６１は、実施の形態１と同様、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。そのため、バラン６２の接地配線と配線基板７２との接続に比べて、差動増幅器６１の接地配線と配線基板７２との接続のインピーダンスが減少し、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【００９２】
以上のように、本発明の実施の形態２に係るＲＦＰＧＡ２２８ａは、各々のバラン６２の接地配線が、半導体チップ７１上に分離して形成してあり、差動増幅器６１の接地配線およびバラン６２の接地配線が、それぞれ異なるボンディングワイヤ７７を介して、配線ごとに異なる接地端子ＶＳＳ＿ＴＸ１〜ＶＳＳ＿ＴＸ３に接続してある。そのため、各々のバラン６２の接地配線流れる電流は互いに干渉することなく、ＲＦＰＧＡ２２８ａにおける入出力特性の線形性が劣化するのをより抑えることができる。
【００９３】
（実施の形態３）
図１０は、本発明の実施の形態３に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ｂの構成を示すブロック図である。ＲＦＰＧＡ２２８ｂは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ｂは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図６に示すＲＦＰＧＡ２２８と同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。
【００９４】
半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７でそれぞれ接続してある。
【００９５】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ１に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ２に接続してある。
【００９６】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【００９７】
一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線、およびバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上でさらに一つの配線にまとめられることなく、半導体チップ７１上で分離して形成され、それぞれ異なるボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０〜ＶＳＳ＿ＴＸ２にそれぞれ接続してある。
【００９８】
そのため、半導体チップ７１上で、差動増幅器６１の接地配線に流れる電流と、バラン６２の接地配線に流れる電流とは互いに干渉することがないので、差動増幅器６１の接地配線に流れる電流の歪みによる、バラン６２における入出力特性への影響を軽減することができ、ＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのを抑えることができる。
【００９９】
さらに、ボンディングワイヤ７７のインピーダンス、およびボンディングワイヤ７７間の磁気的な結合によるＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのは、周波数に依存している。そのため、高周波の送信ＲＦ信号を取扱うバンドＨのバラン（Ｂａ＿Ｈ）６２の方が、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２に比べて、ボンディングワイヤ７７のインピーダンスが高くなり、線形性の劣化が大きくなる。
【０１００】
そこで、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線と、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線とは、半導体チップ７１上に分離して形成して、それぞれ異なるボンディングワイヤ７７に接続してある。そのため、バンドＨのバラン（Ｂａ＿Ｈ）６２におけるボンディングワイヤ７７のインピーダンスを、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２におけるボンディングワイヤ７７のインピーダンスに比べて、低くして、ＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのを抑える。なお、バンドＨの周波数帯を、たとえば２ＧＨｚ帯以上とし、バンドＭ，Ｌの周波数帯を、たとえば２ＧＨｚ帯未満とする。
【０１０１】
また、差動増幅器６１は、実施の形態１と同様、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。そのため、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【０１０２】
以上のように、本発明の実施の形態３に係るＲＦＩＣ１０は、高周波の信号を増幅する差動増幅器６１に接続してあるバンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線と、他の周波の信号を増幅する差動増幅器６１に接続してあるバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線とは、半導体チップ７１上に分離して形成してある。そのため、
バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線と、バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線とは、それぞれ異なるボンディングワイヤ７７に接続することができるので、バンドＨのバラン（Ｂａ＿Ｈ）６２におけるボンディングワイヤ７７のインピーダンスを低くして、ＲＦＰＧＡ２２８ｂにおける入出力特性の線形性が劣化するのを抑えることができる。
【０１０３】
（実施の形態４）
図１１は、本発明の実施の形態４に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ｃの構成を示すブロック図である。ＲＦＰＧＡ２２８ｃは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ｃは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図６に示すＲＦＰＧＡ２２８と同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。
【０１０４】
半導体チップ７１に形成してあるバラン６２の出力配線と、配線基板７２に形成してある出力端子ＴＸ１〜ＴＸ３とをそれぞれ電気的に接続するために、半導体チップ７１に形成してあるパッド電極７６と、配線基板７２に形成してあるパッド電極７５とをボンディングワイヤ７７でそれぞれ接続してある。
【０１０５】
具体的に、バンドＨのバラン（Ｂａ＿Ｈ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ１に接続してある。バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線は、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。バンドＭのバラン（Ｂａ＿Ｍ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ２に接続してある。バンドＬのバラン（Ｂａ＿Ｌ）６２の出力配線は、ボンディングワイヤ７７を介して、出力端子ＴＸ３に接続してある。バンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【０１０６】
差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の電源配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、電源端子ＶＤＤ＿ＴＸに接続してある。差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線は、半導体チップ７１上で一つの配線にまとめられ、ボンディングワイヤ７７を介して、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【０１０７】
ＲＦＰＧＡ２２８ｃの半導体チップ７１上での配線は、図１０に示すＲＦＰＧＡ２２８ｂの半導体チップ７１上での配線と同じであるが、ＲＦＰＧＡ２２８ｃの配線基板７２上での配線は、図１０に示すＲＦＰＧＡ２２８ｂの配線基板７２上での配線と異なる。
【０１０８】
具体的に、一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線、およびバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、それぞれ異なるボンディングワイヤ７７を介して配線基板７２に接続され、配線基板７２上で一つの配線にまとめられ、接地端子ＶＳＳ＿ＴＸ０に接続してある。
【０１０９】
そのため、ＲＦＰＧＡ２２８ｃは、差動増幅器６１の接地配線と接続する接地端子と、バラン６２の接地配線と接続する接地端子とを別々に設ける場合に比べて、端子の数を減らすことができる。
【０１１０】
また、差動増幅器６１は、実施の形態１と同様、２本のボンディングワイヤ７７を介して、電源配線を電源端子ＶＤＤ＿ＴＸに、接地配線を接地端子ＶＳＳ＿ＴＸ０にそれぞれ接続してある。そのため、差動増幅器６１の接地配線に流れる電流の歪みが減り、差動増幅器６１自体における入出力特性の線形性が劣化するのを抑えることができる。
【０１１１】
以上のように、本発明の実施の形態４に係るＲＦＩＣ１０は、差動増幅器６１の接地配線およびバラン６２の接地配線は、それぞれ異なるボンディングワイヤ７７を介して一つの接地端子ＶＳＳ＿ＴＸ０に接続してあるので、差動増幅器６１の接地配線と接続する接地端子と、バラン６２の接地配線と接続する接地端子とを別々に設ける場合に比べて、端子の数を減らすことができる。この一つの接地端子ＶＳＳ＿ＴＸ０に複数の接地配線が接続される配線基板７２の構造は、図６又は図９に示す半導体チップ７１の実装基板としてにも適用されてもよい。
【０１１２】
なお、図１２は、本発明の実施の形態４の変形例に係るＲＦＩＣ１０に含まれるＲＦＰＧＡ２２８ｄの構成を示すブロック図である。ＲＦＰＧＡ２２８ｄは、差動増幅器６１と、バラン６２とを含む。なお、ＲＦＰＧＡ２２８ｄは、差動増幅器６１およびバラン６２と端子とをつなぐ配線の構成が異なる以外、図１１に示すＲＦＰＧＡ２２８ｃと同じ構成であるので、同じ構成要素については、同じ符号を付して詳細な説明は省略する。図１２に示す一つの配線にまとめられた差動増幅器（ＤＡ＿ＨＢ，ＤＡ＿ＭＢ，ＤＡ＿ＬＢ）６１の接地配線、バンドＨのバラン（Ｂａ＿Ｈ）６２の接地配線、およびバンドＭ，Ｌのバラン（Ｂａ＿Ｍ，Ｂａ＿Ｌ）６２の接地配線は、配線基板７２上で一つの配線にまとめられ、複数の接地端子ＶＳＳ＿ＴＸに接続してある。この配線基板の構造は、図１２に示す半導体チップ７１に限られず、図６又は図９に示す半導体チップ７１の実装基板として適用してもよい。
【０１１３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１４】
１ 無線通信システム、５ ベースバンドＩＣ、１１ ＨＰＡモジュール、１２ フロントエンドモジュール、１３ アンテナ、１４ デュプレクサ、１５ アンテナスイッチ、２０ デジタルＲＦインターフェース、２１ 受信部、２２ 送信部、６１ 差動増幅器、６２ バラン、７１ 半導体チップ、７２ 配線基板、７３ パターン配線、７４ バンプ電極、７５，７６ パッド電極、７７ ボンディングワイヤ、７８ 封止部材、２２１ マルチプレクサ、２２４ ローパスフィルタ、２２５ 局部発振器、２２６ 分周器、２２７ 直交変調器、２２９ 制御ロジック。
【特許請求の範囲】
【請求項１】
外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置であって、
前記半導体チップ上に形成してある、少なくとも一つの増幅器と、
平衡信号線路を前記増幅器と接続し、前記半導体チップ上に形成してある、少なくとも一つの平衡不平衡変換器と
を備え、
前記増幅器の第１接地配線と、前記平衡不平衡変換器の第２接地配線とは、前記半導体チップ上に分離して形成してあり、
一つの前記第１接地配線と前記基材とを接続する第１接続体の数が、一つの前記第２接地配線と前記基材とを接続する第２接続体の数より多い、半導体装置。
【請求項２】
前記第１接続体同士の距離は、前記第１接続体と前記第２接続体との距離に比べて近い、請求項１に記載の半導体装置。
【請求項３】
外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置であって、
前記半導体チップ上に形成してある複数の増幅器と、
複数の平衡信号線路をそれぞれ前記複数の増幅器と接続し、前記半導体チップ上に形成してある複数の平衡不平衡変換器と
を備え、
前記複数の増幅器は、第１および第２の増幅器を有し、
前記増幅器の第１接地配線と、前記第１の増幅器に接続してある前記平衡不平衡変換器の第２接地配線と、前記第２の増幅器に接続してある前記平衡不平衡変換器の第３接地配線とは、前記半導体チップ上に分離して形成してあり、前記第１接地配線、前記第２接地配線、および前記第３接地配線はそれぞれ第１接続体、第２接続体、および第３接続体により前記基材と接続する半導体装置。
【請求項４】
前記第１および前記第２の増幅器は、互いに異なる周波数の信号を増幅する請求項３記載の半導体装置。
【請求項５】
前記複数の増幅器は、さらに第３の増幅器を有し、
前記第１の増幅器の増幅する信号の周波数は、前記第２および前記第３の増幅器の増幅する信号のそれぞれ周波数よりも高く、
前記第３の増幅器に接続してある前記平衡不平衡変換器は、前記第３接地配線に接続してある、請求項４記載の半導体装置。
【請求項６】
前記複数の増幅器は、さらに第３の増幅器を有し、
前記第３の増幅器に接続してある前記平衡不平衡変換器の第４接地配線と、前記第１接地配線、前記第２接地配線、および前記第３接地配線とは、それぞれ前記半導体チップ上に分離して形成してある、請求項３に記載の半導体装置。
【請求項７】
前記第１接地配線および前記第２接地配線は、それぞれ異なる前記第１接続体および前記第２接続体を介して、配線ごとに異なる前記端子に接続してある、請求項１または２に記載の半導体装置。
【請求項８】
前記第１接地配線および前記第２接地配線は、それぞれ異なる前記第１接続体および前記第２接続体を介して少なくとも一つの前記端子に接続してある、請求項１または２に記載の半導体装置。
【請求項９】
前記第１接続体および前記第２接続体は、ボンディングワイヤである、請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記第１接地配線、前記第２接地配線、および前記第３接地配線は、それぞれ異なる前記第１接続体、前記第２接続体、および前記第３接続体を介して、配線ごとに異なる前記端子に接続してある、請求項３〜６のいずれか一項に記載の半導体装置。
【請求項１１】
前記第１接地配線、前記第２接地配線、および前記第３接地配線は、それぞれ異なる前記第１接続体、前記第２接続体、および前記第３接続体を介して少なくとも一つの前記端子に接続してある、請求項３〜６のいずれか一項に記載の半導体装置。
【請求項１２】
前記第１接続体、前記第２接続体、および前記第３接続体は、ボンディングワイヤである、請求項３〜６のいずれか一項に記載の半導体装置。
【請求項１】
外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置であって、
前記半導体チップ上に形成してある、少なくとも一つの増幅器と、
平衡信号線路を前記増幅器と接続し、前記半導体チップ上に形成してある、少なくとも一つの平衡不平衡変換器と
を備え、
前記増幅器の第１接地配線と、前記平衡不平衡変換器の第２接地配線とは、前記半導体チップ上に分離して形成してあり、
一つの前記第１接地配線と前記基材とを接続する第１接続体の数が、一つの前記第２接地配線と前記基材とを接続する第２接続体の数より多い、半導体装置。
【請求項２】
前記第１接続体同士の距離は、前記第１接続体と前記第２接続体との距離に比べて近い、請求項１に記載の半導体装置。
【請求項３】
外部と接続する複数の端子を有する基材に、半導体チップを実装してパッケージングしてある半導体装置であって、
前記半導体チップ上に形成してある複数の増幅器と、
複数の平衡信号線路をそれぞれ前記複数の増幅器と接続し、前記半導体チップ上に形成してある複数の平衡不平衡変換器と
を備え、
前記複数の増幅器は、第１および第２の増幅器を有し、
前記増幅器の第１接地配線と、前記第１の増幅器に接続してある前記平衡不平衡変換器の第２接地配線と、前記第２の増幅器に接続してある前記平衡不平衡変換器の第３接地配線とは、前記半導体チップ上に分離して形成してあり、前記第１接地配線、前記第２接地配線、および前記第３接地配線はそれぞれ第１接続体、第２接続体、および第３接続体により前記基材と接続する半導体装置。
【請求項４】
前記第１および前記第２の増幅器は、互いに異なる周波数の信号を増幅する請求項３記載の半導体装置。
【請求項５】
前記複数の増幅器は、さらに第３の増幅器を有し、
前記第１の増幅器の増幅する信号の周波数は、前記第２および前記第３の増幅器の増幅する信号のそれぞれ周波数よりも高く、
前記第３の増幅器に接続してある前記平衡不平衡変換器は、前記第３接地配線に接続してある、請求項４記載の半導体装置。
【請求項６】
前記複数の増幅器は、さらに第３の増幅器を有し、
前記第３の増幅器に接続してある前記平衡不平衡変換器の第４接地配線と、前記第１接地配線、前記第２接地配線、および前記第３接地配線とは、それぞれ前記半導体チップ上に分離して形成してある、請求項３に記載の半導体装置。
【請求項７】
前記第１接地配線および前記第２接地配線は、それぞれ異なる前記第１接続体および前記第２接続体を介して、配線ごとに異なる前記端子に接続してある、請求項１または２に記載の半導体装置。
【請求項８】
前記第１接地配線および前記第２接地配線は、それぞれ異なる前記第１接続体および前記第２接続体を介して少なくとも一つの前記端子に接続してある、請求項１または２に記載の半導体装置。
【請求項９】
前記第１接続体および前記第２接続体は、ボンディングワイヤである、請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記第１接地配線、前記第２接地配線、および前記第３接地配線は、それぞれ異なる前記第１接続体、前記第２接続体、および前記第３接続体を介して、配線ごとに異なる前記端子に接続してある、請求項３〜６のいずれか一項に記載の半導体装置。
【請求項１１】
前記第１接地配線、前記第２接地配線、および前記第３接地配線は、それぞれ異なる前記第１接続体、前記第２接続体、および前記第３接続体を介して少なくとも一つの前記端子に接続してある、請求項３〜６のいずれか一項に記載の半導体装置。
【請求項１２】
前記第１接続体、前記第２接続体、および前記第３接続体は、ボンディングワイヤである、請求項３〜６のいずれか一項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２１３０９０（Ｐ２０１２−２１３０９０Ａ）
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１１−７８３０８（Ｐ２０１１−７８３０８）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]