半導体装置
【課題】半導体チップが基板にフリップチップ実装されて構成された半導体装置において、搭載された素子の特性の変動量を均一にすることが可能な半導体装置を提供する。
【解決手段】上面３１と、底面の中央部である第１の底面３２と、底面の外周端部である第２の底面３３とを有する半導体チップ３と、第１の底面３２に形成された外部接続電極４とを備え、上面３１から第２の底面３３までの距離は、上面３１から第１の底面３２までの距離よりも短く、上面３１から半導体チップ３の外周の一辺の中央における第２の底面３３までの距離は、上面３１から半導体チップ３の外周の一辺の端における第２の底面３３までの距離よりも短い。
【解決手段】上面３１と、底面の中央部である第１の底面３２と、底面の外周端部である第２の底面３３とを有する半導体チップ３と、第１の底面３２に形成された外部接続電極４とを備え、上面３１から第２の底面３３までの距離は、上面３１から第１の底面３２までの距離よりも短く、上面３１から半導体チップ３の外周の一辺の中央における第２の底面３３までの距離は、上面３１から半導体チップ３の外周の一辺の端における第２の底面３３までの距離よりも短い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に半導体チップをフリップチップ接続して構成される半導体装置に関する。
【背景技術】
【０００２】
近年、基板の高密度化、及び半導体回路素子の高集積化による半導体チップの多ピン化、及び実装間隔の狭ピッチ化に伴い、半導体チップを直接フェイスダウンで接続するフリップチップ実装が注目されている。
【０００３】
フリップチップ実装により形成される従来の半導体装置（フリップチップ接続型の半導体装置）としては、例えば特許文献１に記載のものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１８２１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下、図１１によりフリップチップ接続型の半導体装置について説明する。図１１は、フリップチップ接続型の半導体装置の断面図である。
【０００６】
このフリップチップ接続型の半導体装置１０１では、基板１０２とフリップチップ接続用の半導体チップ１０３とが半田などの金属バンプ１０４を介して接続される。半導体チップ１０３は、特定の一つの平面上に配された複数の電極パッドと、該複数の電極パッドの夫々に設けられた接続用の金属バンプ１０４とを備えている。
【０００７】
この半導体装置の製造方法では、まず半導体チップ１０３の電極パッドに半田からなる接続用の金属バンプ１０４が接着され、少なくとも１つの半導体チップ１０３の電極パッド上に形成された接続用の金属バンプ１０４と基板１０２の特定の一つの平面上に形成されたランドとが電気的に接合される。さらに、基板１０２と半導体チップ１０３との間には、熱ストレス及び機械的ストレスなどを緩和するため、アンダーフィル１０５と呼ばれる樹脂が充填され、熱処理などで、樹脂の硬化処理がなされる。
【０００８】
特許文献１の半導体装置では、半導体チップが実装される基板に切り欠き部が設けられている。この半導体装置における切り欠き部は、アンダーフィルの充填が容易にできるよう、また、充填したアンダーフィルの半導体チップ上面へのせり上がりを防止するために設けられる。
【０００９】
ところで、従来のフリップチップ接続型の半導体装置においては、基板に半導体チップを実装する際、アンダーフィルを充填し、アンダーフィルの硬化処理を行うと、アンダーフィルが収縮し、基板と半導体チップとの間で引っ張り応力が発生する。この応力は一般に、半導体チップの外周端部（コーナー部）で最も大きく、半導体チップの中心部で小さくなる。図１２に半導体装置における応力の分布の模式図を示す。この応力により、半導体チップに形成（搭載）された素子の特性が変動する。このような特性の変動量は、半導体チップの場所によって異なる。その結果、半導体チップにおいて素子の特性の変動量が異なり、特性の変動量の分布が不均一になる。このような変動量の分布は、回路設計においては、必要以上に設計マージンを取る必要が発生するため、回路規模の増大及び設計期間の増大、さらには、半導体装置の品質の低下などを招くこととなる。
【００１０】
そこで、本発明は、かかる問題点に鑑み、半導体チップが基板にフリップチップ実装されて構成された半導体装置において搭載された素子の特性の変動量を均一にすることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一態様に係る半導体装置は、上面と、底面の中央部である第１の底面と、底面の外周端部である第２の底面とを有する半導体チップと、前記第１の底面に形成された外部接続電極とを備え、前記上面から前記第２の底面までの距離は、前記上面から前記第１の底面までの距離よりも短く、前記上面から前記半導体チップの外周の一辺の中央における前記第２の底面までの距離は、前記上面から前記半導体チップの外周の一辺の端における前記第２の底面までの距離よりも短いことを特徴とする。
【００１２】
このように半導体チップの外周端部に、高さの異なる段差部を設けることにより、実装基板と半導体チップとの間に充填するアンダーフィルの量を制御してアンダーフィルの硬化後の収縮応力を制御し、半導体チップにかかる応力を均一にすることができる。従って、半導体チップが実装基板にフリップチップ実装されて構成された半導体装置において、搭載された素子のアンダーフィル注入後の収縮応力による特性の変動量を均一にすることができる。その結果、低コストで信頼性の高い半導体装置を実現できる。
【００１３】
ここで、前記半導体チップは、前記第１の底面と前記第２の底面とをつなぐ第１の側面と、前記第２の底面と前記上面とをつなぐ第２の側面とを有してもよい。
【００１４】
また、前記第２の側面から前記半導体チップの外周の一辺の中央における前記第１の側面までの距離は、前記第２の側面から前記半導体チップの外周の一辺の端における前記第１の側面までの距離よりも長くてもよい。
【００１５】
このようにすると、半導体チップを基板に実装する際、半導体チップの外周の一辺の中央により多くのアンダーフィルが充填されることとなり、半導体チップの外周の一辺の端に発生する応力を緩和することができる。
【００１６】
また、前記第２の側面から前記第１の側面における前記上面に近い領域までの距離は、前記第２の側面から前記第１の側面における前記第１の底面に近い領域までの距離よりも長くもよい。
【００１７】
このようにすると、第１の底面と第２の底面との接続部に鋭角の切り欠け部を形成できるので、半導体チップを基板に実装する際、切り欠け部に、より多くのアンダーフィルが充填されることとなり、半導体チップの外周端部に発生する応力を緩和することができる。
【００１８】
また、前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう直線状の斜面を形成していてもよい。
【００１９】
また、前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう曲線状の斜面を形成していてもよい。
【００２０】
また、前記半導体チップは、底面の外周端部である第３の底面を有し、前記上面から前記第３の底面までの距離は、前記上面から前記第２の底面までの距離よりも短く、前記第３の底面は、前記半導体チップの外周の一辺の中央に形成されていてもよい。
【００２１】
また、前記半導体装置は、さらに、前記半導体チップと前記外部接続電極によって電気的に接続された実装基板を備えてもよい。
【００２２】
また、前記実装基板の前記半導体チップが形成された上面には、前記半導体チップを取り囲むように、枠状の溝部が形成されていてもよい。
【００２３】
このようにすると、アンダーフィルが実装基板外部に溢れることを防ぐことができる。また、溝部は半導体チップを取り囲むように形成されているので、半導体チップに発生する応力を緩和させることができる。
【００２４】
また、前記半導体チップの外周の一辺の中央の下方に位置する前記溝部の深さは、前記半導体チップの外周の一辺の端の下方に位置する前記溝部の深さより深くても良い。
【００２５】
また、前記溝部は、前記半導体チップの外周端部の下方に形成されていてもよい。
このようにすると、半導体チップの外周端部に発生する応力を緩和することができる。このように、半導体チップに設けた段差部と実装基板に設けた溝部との組み合わせにより、実装基板と半導体チップとの間に充填するアンダーフィルの量を制御し、結果としてアンダーフィルの硬化後の収縮応力を制御して半導体チップにかかる応力を均一にすることができる。これにより半導体チップに搭載されている素子（デバイス）の特性変動量の分布を均一にすることができる。
【発明の効果】
【００２６】
本発明の一態様により、簡単な構成で半導体チップの応力の分布を制御し半導体チップの素子の特性変動量の分布を均一にすることができるので、信頼性の高い半導体装置を得る事ができる。さらには、アンダーフィルの充填がしやすいという効果をもつ半導体装置を得る事ができる。その結果、フリップチップ実装により形成される半導体装置の高品質化及び高精度化を実現できる。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の第１の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図１Ｂ】本発明の第１の実施形態に係る半導体装置の構成の概略を示す断面図（図１ＡのＡ−Ａ'での断面図）である。
【図１Ｃ】本発明の第１の実施形態に係る半導体装置の構成の概略を示す側面図である。
【図２】半導体装置における応力の分布を示す図である。
【図３】本発明の第１の実施形態の変形例１に係る半導体装置の構成の概略を示す側面図である。
【図４】本発明の第１の実施形態の変形例２に係る半導体装置の構成の概略を示す側面図である。
【図５Ａ】本発明の第２の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図５Ｂ】本発明の第２の実施形態に係る半導体装置の構成の概略を示す断面図（図５ＡのＢ−Ｂ'での断面図）である。
【図５Ｃ】本発明の第２の実施形態に係る半導体装置の構成の概略を示す側面図である。
【図６Ａ】本発明の第３の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図６Ｂ】本発明の第３の実施形態に係る半導体装置の構成の概略を示す断面図（図６ＡのＣ−Ｃ'での断面図）である。
【図６Ｃ】本発明の第３の実施形態に係る半導体装置の構成の概略を示す側面図である。
【図７Ａ】本発明の第４の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図７Ｂ】本発明の第４の実施形態に係る半導体装置の構成の概略を示す断面図（図７ＡのＤ−Ｄ'での断面図）である。
【図７Ｃ】本発明の第４の実施形態に係る半導体装置の構成の概略を示す断面図（図７ＡのＥ−Ｅ'での断面図）である。
【図８】本発明の第４の実施形態の変形例３に係る半導体装置の構成の概略を示す上面図である。
【図９】本発明の第４の実施形態の変形例４に係る半導体装置の構成の概略を示す断面図（図７ＡのＥ−Ｅ'での断面図）である。
【図１０】本発明の第４の実施形態の変形例５に係る半導体装置の構成の概略を示す断面図（図７ＡのＥ−Ｅ'での断面図）である。
【図１１】フリップチップ接続型の半導体装置の構成の概略を示す断面図である。
【図１２】半導体装置における応力の分布を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の半導体装置を実施するための最良の形態について、図面を参照して説明する。
【００２９】
（第１の実施形態）
まず、図１Ａ〜図１Ｃ及び図２を用いて本発明の第１の実施形態に係る半導体装置について説明する。
【００３０】
図１Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図１Ｂは、同半導体装置１の構成の概略を示す断面図（図１ＡのＡ−Ａ’断面図）である。図１Ｃは、同半導体装置１の構成の概略を示す側面図である。
【００３１】
この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００３２】
半導体チップ３は、上面３１と、上面３１に対向する半導体チップ３の中央部の底面（底面の中央部）である第１の底面３２とを有し、第１の底面３２に外部接続電極４が形成されている。半導体チップ３の上面３１の形状は、矩形形状である。外部接続電極４は、第１の底面３２上に設けられた複数の電極パッド（図外）のそれぞれに対応して設けられ、対応する電極パッドの上に形成されている。外部接続電極４としては、例えば半田バンプなどの金属バンプが挙げられる。基板２とこれにフリップチップ接続される半導体チップ３とは、外部接続電極４を介して電気的に接続されている。
【００３３】
アンダーフィル５は、熱処理などで硬化処理された樹脂より構成され、基板２と半導体チップ３との間に設けられ、熱ストレス及び機械的ストレスなどを緩和する。
【００３４】
半導体チップ３は、外周端部において段差部６を有し、上面３１に対向する半導体チップ３の外周端部の底面（底面の外周端部）である第２の底面３３と、第１の底面３２と第２の底面３３とをつなぐ第１の側面３４と、第２の底面３３と上面３１とをつなぐ第２の側面３５とを有する。第２の側面３５は第１の側面３４よりも外側に形成され、第２の底面３３は第１の底面３２よりも外側に形成されている。第１の側面３４と第２の側面３５との距離は、半導体チップ３の外周の一辺で一定である。
【００３５】
ここで、図１Ｂに示すように、上面３１から第２の底面３３までの距離Ａは、上面３１から第１の底面３２までの距離Ｂよりも短くなっている。また、図１Ｃに示すように、半導体チップ３の外周の一辺を側方からみたとき、段差部６の第２の底面３３は半導体チップ３の外周の一辺の端から中央に向かう直線状の斜面を形成しており、上面３１から半導体チップ３の外周の一辺の中央における第２の底面３３までの距離Ｃは、上面３１から半導体チップ３の外周の一辺の端における第２の底面３３までの距離Ｄよりも短くなっている。言い換えれば、半導体チップ３において、上面は一様に平坦であるが、底面については外周端部に段差部（段差形状）６が形成されている。そして、この段差部６は半導体チップ３の対向する側面間の中間地点において、側面付近よりも、その厚み（上面３１と第２の底面３３との間の距離）が薄くなっている。つまり、段差部６の幅（第２の側面３５と第１の側面３４との間の距離）は一定であるものの、段差部６の段差（第１の底面３２と第２の底面３３との間の距離）は、半導体チップ３の外周の一辺の中心（中間）付近で高く、半導体チップ３の外周の一辺の端付近で低くなっている。言い換えると、段差部６の厚みは、半導体チップ３の外周の一辺の中心付近で薄く、半導体チップ３の外周の一辺の端付近で厚くなっている。
【００３６】
この段差部６は、例えば、チップ分離のためのレーザーグルービングにおいてレーザーのパワーを調節することにより形成することができる。具体的には、ウエハ状態から個々の半導体チップ３に切り出す際に、ウエハ状態で、半導体チップ３同士の間に存在するスクライブラインの両側にレーザーにより溝が形成される。このとき、半導体チップ３の外周の各辺の中心に対し、レーザーのフォーカス位置を深くすることにより、溝の深さが調節される。この溝を除くスクライブラインの中心部をブレードにより切断することで、段差部６のある半導体チップ３を得ることができる。
【００３７】
このように段差部６の形成された半導体チップ３は、外部接続電極４を介して、基板２にフリップチップ接続され、半導体チップ３と基板２との間にはアンダーフィル５が充填される。
【００３８】
本実施形態の半導体装置１では、アンダーフィル５の硬化処理において基板２と半導体チップ３との間で引っ張り応力が発生し、この応力は図２の曲線Ｅに示すように半導体チップ３の中央部付近で大きく外周端部付近で小さく、半導体チップ３で異なる分布特性を持つ。しかし、半導体チップ３の外周端部、すなわち第２の底面３３を有する領域においては、半導体チップ３の対向する側面同士の中間地点で、段差部６の厚みが薄いので、段差部６と基板２との間のアンダーフィル５の体積は大きくなる。これとは逆に、半導体チップ３の側面付近においては、段差部６の厚みが厚いので、段差部６と基板２との間のアンダーフィル５の体積は小さくなる。一般的に樹脂の体積が大きいほど収縮応力は大きくなる。従って、段差部６の厚さを実際に使用するアンダーフィル５の応力分布特性にあわせて調整することにより、図２の曲線Ｆに示すように応力分布特性を緩和し、さらには均一にすることが可能である。応力分布特性を均一に出来れば、応力を起因とする半導体チップ３の素子の特性変動量の分布も緩和することができる。
【００３９】
（変形例１）
次に、図３を用いて本実施形態の変形例１に係る半導体装置１について説明する。
【００４０】
図３は、本変形例に係る半導体装置１の構成の概略を示す側面図である。
この半導体装置１は、半導体チップ３の外周の一辺を側方からみたとき段差部６の第２の底面３３が半導体チップ３の外周の一辺の端から中央に向かう曲線状の斜面を形成しており、半導体チップ３の一辺で段差部６の段差（厚み）が段階的でなく連続的に変化している点で本実施形態に係る半導体装置１と異なる。
【００４１】
この段差部６の側面形状は、ブレードダイシングにおけるブレードの切り込み深さを変化させることにより形成される。
【００４２】
（変形例２）
次に、図４を用いて本実施形態の変形例２に係る半導体装置１について説明する。
【００４３】
図４は、本変形例に係る半導体装置１の構成の概略を示す側面図である。
この半導体装置１は、半導体チップ３を側方からみたとき段差部６の第２の底面３３の中央に上面３１と対向する第３の底面３６が形成されており、半導体チップ３の外周の一辺で段差部６の段差が段階的に変化している点で本実施形態に係る半導体装置１と異なる。
【００４４】
半導体チップ３は、上面３１と対向する半導体チップ３の外周端部の底面（底面の外周端部）である第３の底面３６を有する。上面３１から第３の底面３６までの距離は、上面３１から第２の底面３３までの距離よりも短く、第３の底面３６は、半導体チップ３の外周の一辺の中央に形成されている。
【００４５】
（第２の実施形態）
次に、図５Ａ〜図５Ｃを用いて本発明の第２の実施形態に係る半導体装置について説明する。
【００４６】
図５Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図５Ｂは、同半導体装置１の構成の概略を示す断面図（図５ＡのＢ−Ｂ’断面図）である。図５Ｃは、同半導体装置１の構成の概略を示す側面図である。
【００４７】
この半導体装置１は、段差部６の段差（厚み）だけでなく、段差部６の幅も半導体チップ３の側面間の中間地点と側面付近とで異なるという点で第１の実施形態の半導体装置１と異なる。この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００４８】
半導体チップ３は、上面３１と、第１の底面３２と、第２の底面３３と、第１の側面３４と、第２の側面３５とを有している。
【００４９】
ここで、第２の側面３５から半導体チップ３の外周の一辺の中央における第１の側面３４までの距離Ｇは、第２の側面３５から半導体チップ３の外周の一辺の端における第１の側面３４までの距離Ｊよりも長くなっている。言い換えれば、段差部６では、半導体チップ３の外周の一辺の中央付近で最も幅が広く、端で最も幅が薄くなっている。この段差部６の幅の変化は、例えば、上述の第１の実施形態で述べた段差部６の段差の形成方法と同様にレーザーグルービングにおいて半導体チップ３の外周の一辺の中心に対し、径が広いレーザービームを照射することにより形成される。
【００５０】
このように段差部６の形成された半導体チップ３は、外部接続電極４を介して、基板２にフリップチップ接続され、半導体チップ３と基板２との間にアンダーフィル５が充填される。
【００５１】
本実施形態の半導体装置１では、アンダーフィル５の硬化処理において応力分布特性が形成される。しかし、半導体チップ３の外周の一辺の中央付近では、段差部６の厚みが薄く幅が広いので、段差部６と基板２との間のアンダーフィル５の体積は大きい。これとは逆に、半導体チップ３の外周の一辺の端付近では、段差部６の厚みが厚く幅が狭いので、段差部６と基板２との間のアンダーフィル５の体積は小さい。一般的に樹脂の体積が大きいほど収縮応力は大きくなる。従って、段差部６の幅を実際に使用するアンダーフィル５の応力分布特性にあわせて調整することにより、応力分布特性を緩和し、さらには均一にすることが可能である。応力分布特性を均一に出来れば、応力を起因とする半導体チップ３の素子の特性変動量の分布も緩和することができる。
【００５２】
（第３の実施形態）
次に、図６Ａ〜図６Ｃを用いて本発明の第３の実施形態に係る半導体装置について説明する。
【００５３】
図６Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図６Ｂは、同半導体装置１の構成の概略を示す断面図（図６ＡのＣ−Ｃ’断面図）である。図６Ｃは、同半導体装置１の構成の概略を示す側面図である。
【００５４】
この半導体装置１は、半導体チップ３の第１の側面３４に切り欠き部が形成されているという点で第１の実施形態の半導体装置１と異なる。この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００５５】
半導体チップ３は、上面３１と、第１の底面３２と、第２の底面３３と、第１の側面３４と、第２の側面３５とを有している。
【００５６】
ここで、半導体チップ３の第２の側面３５から第１の側面３４における上面３１に近い領域までの距離Ｈは、半導体チップ３の第２の側面３５から第１の側面３４における第１の底面３２に近い領域までの距離Ｉよりも長くなっている。言い換えれば、半導体チップ３の第１の底面３２と第２の底面３３との接続部としての第１の側面３４に鋭角の切り欠け部が形成されている。
【００５７】
本実施形態の半導体装置１では、半導体チップ３の第１の側面３４に切り欠き部が形成されているので、基板２への半導体チップ３の実装の際、切り欠け部に、より多くのアンダーフィル５が充填されることとなり、半導体チップ３の外周端部に発生する応力を緩和することができる。
【００５８】
（第４の実施形態）
次に、図７Ａ〜図７Ｃを用いて本発明の第４の実施形態に係る半導体装置について説明する。
【００５９】
図７Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図７Ｂは、同半導体装置１の構成の概略を示す断面図（図７ＡのＤ−Ｄ’断面図）である。図７Ｃは、同半導体装置１の構成の概略を示す断面図（図７ＡのＥ−Ｅ’断面図）である。
【００６０】
この半導体装置１は、半導体チップ３に段差部６が設けられるとともに、基板２に溝部７が設けられている点で第１の実施形態の半導体装置１と異なる。この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００６１】
半導体チップ３は、上面３１と、第１の底面３２と、第２の底面３３と、第１の側面３４と、第２の側面３５とを有している。基板２の半導体チップ３が搭載（形成）された上面の外周部には、半導体チップ３を取り囲むように、矩形の枠状の溝部７が形成されている。溝部７の矩形の各辺は対応する半導体チップ３（基板２）の各辺に沿って形成され、溝部７の半導体チップ３を取り囲む一辺の中央における深さは、溝部７の半導体チップ３を取り囲む一辺の端における深さより深い。溝部７は、半導体チップ３の外周端部の下方に形成されている。従って、半導体チップ３の外周の一辺の中央の下方に位置する溝部７の深さは、半導体チップ３の外周の一辺の端の下方に位置する溝部７の深さより深い。
【００６２】
ここで、半導体装置１を上方からみたとき、溝部７は半導体チップ３の外側にも位置し、半導体チップ３の周囲を取り囲んでいる。これにより、半導体チップ３に発生する応力を緩和させることができる。
【００６３】
また、半導体装置１を上方からみたとき、溝部７は半導体チップ３の表面と一部重なるように形成されている。これにより、アンダーフィル５が基板２外部に溢れることを抑えることができる。
【００６４】
本実施形態の半導体装置１では、溝部７は半導体チップ３の外周の一辺の中央付近の下方で最も深く、半導体チップ３の外周の一辺の端付近の下方で最も浅い。これにより、第１の実施形態で説明したように、半導体チップ３の外周の一辺の中央付近で段差部６と基板２との間のアンダーフィル５の体積は大きく、半導体チップ３の外周の一辺の端付近で段差部６と基板２との間のアンダーフィル５の体積は小さくなる。結果として、応力分布特性を緩和し、さらには均一にすることが可能である。応力分布特性を均一に出来れば、応力を起因とする半導体チップ３の素子の特性変動量の分布も緩和することができる。
【００６５】
（変形例３）
次に、図８を用いて本実施形態の変形例３に係る半導体装置１について説明する。
【００６６】
図８は、本変形例に係る半導体装置１の構成の概略を示す上面図である。
この半導体装置１は、溝部７の深さだけでなく溝部７の幅も変化し、溝部７が基板２の一辺（半導体チップ３の一辺）の中央部分で幅が最も広くなっており、一辺の端部で最も幅が狭くなっている点で本実施形態に係る半導体装置１と異なる。
【００６７】
溝部７の半導体チップ３を取り囲む一辺の中央における開口の幅Ｋは、溝部７の半導体チップ３を取り囲む一辺の端における開口の幅Ｌより深い。つまり、半導体チップ３の外周の一辺の中央の下方に位置する溝部７の開口の幅Ｋは、半導体チップ３の外周の一辺の端の下方に位置する溝部７の開口の幅Ｌより深い。
【００６８】
（変形例４）
次に、図９を用いて本実施形態の変形例４に係る半導体装置１について説明する。
【００６９】
図９は、本変形例に係る半導体装置１の構成の概略を示す断面図（図７ＡのＥ−Ｅ'断面図）である。
【００７０】
この半導体装置１は、溝部７の深さが連続的に変化し、溝部７の底面が断面形状（基板２の上面に垂直な断面形状）において曲線状に変化している点で本実施形態に係る半導体装置１と異なる。なお、図８の半導体装置と同様に、溝部７の幅が変化していてもよい。
【００７１】
溝部７の深さは、半導体チップ３を取り囲む一辺の端から中央に向けて連続的に深くなっている。
【００７２】
（変形例５）
次に、図１０を用いて本実施形態の変形例５に係る半導体装置１について説明する。
【００７３】
図１０は、本変形例に係る半導体装置１の構成の概略を示す断面図（図７ＡのＥ−Ｅ'断面図）である。
【００７４】
この半導体装置１は、溝部７の深さが段階的に変化し、溝部７の底面が断面形状（基板２の上面に垂直な断面形状）において階段状に変化している点で本実施形態に係る半導体装置１と異なる。なお、図８の半導体装置と同様に、溝部７の幅が変化していてもよい。
【００７５】
溝部７の深さは、半導体チップ３を取り囲む一辺の端から中央に向けて段階的に深くなっている。
【００７６】
以上、本発明の半導体装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【００７７】
例えば、上記実施形態では、基板２に１個の半導体チップ３がフリップチップ実装されるとしたが、複数個の半導体チップ３がフリップチップ実装される場合でも同様の効果が期待できる。
【００７８】
また、上記実施形態に示した半導体チップ３の段差部６の形状、厚さ及び幅は自由に組み合わせ可能である。また、基板２の溝部７の形状、深さ及び幅も自由に組み合わせ可能である。組み合わせを変えることにより、容易に半導体チップ３の素子の特性変動量の分布を緩和することが可能である。
【産業上の利用可能性】
【００７９】
本発明は、半導体装置に有用であり、特にフリップチップ実装により形成される半導体装置等に有用である。
【符号の説明】
【００８０】
１、１０１ 半導体装置
２、１０２ 基板
３、１０３ 半導体チップ
４ 外部接続電極
５、１０５ アンダーフィル
６ 段差部
７ 溝部
３１ 上面
３２ 第１の底面
３３ 第２の底面
３４ 第１の側面
３５ 第２の側面
３６ 第３の底面
１０４ 金属バンプ
【技術分野】
【０００１】
本発明は、基板に半導体チップをフリップチップ接続して構成される半導体装置に関する。
【背景技術】
【０００２】
近年、基板の高密度化、及び半導体回路素子の高集積化による半導体チップの多ピン化、及び実装間隔の狭ピッチ化に伴い、半導体チップを直接フェイスダウンで接続するフリップチップ実装が注目されている。
【０００３】
フリップチップ実装により形成される従来の半導体装置（フリップチップ接続型の半導体装置）としては、例えば特許文献１に記載のものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１８２１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下、図１１によりフリップチップ接続型の半導体装置について説明する。図１１は、フリップチップ接続型の半導体装置の断面図である。
【０００６】
このフリップチップ接続型の半導体装置１０１では、基板１０２とフリップチップ接続用の半導体チップ１０３とが半田などの金属バンプ１０４を介して接続される。半導体チップ１０３は、特定の一つの平面上に配された複数の電極パッドと、該複数の電極パッドの夫々に設けられた接続用の金属バンプ１０４とを備えている。
【０００７】
この半導体装置の製造方法では、まず半導体チップ１０３の電極パッドに半田からなる接続用の金属バンプ１０４が接着され、少なくとも１つの半導体チップ１０３の電極パッド上に形成された接続用の金属バンプ１０４と基板１０２の特定の一つの平面上に形成されたランドとが電気的に接合される。さらに、基板１０２と半導体チップ１０３との間には、熱ストレス及び機械的ストレスなどを緩和するため、アンダーフィル１０５と呼ばれる樹脂が充填され、熱処理などで、樹脂の硬化処理がなされる。
【０００８】
特許文献１の半導体装置では、半導体チップが実装される基板に切り欠き部が設けられている。この半導体装置における切り欠き部は、アンダーフィルの充填が容易にできるよう、また、充填したアンダーフィルの半導体チップ上面へのせり上がりを防止するために設けられる。
【０００９】
ところで、従来のフリップチップ接続型の半導体装置においては、基板に半導体チップを実装する際、アンダーフィルを充填し、アンダーフィルの硬化処理を行うと、アンダーフィルが収縮し、基板と半導体チップとの間で引っ張り応力が発生する。この応力は一般に、半導体チップの外周端部（コーナー部）で最も大きく、半導体チップの中心部で小さくなる。図１２に半導体装置における応力の分布の模式図を示す。この応力により、半導体チップに形成（搭載）された素子の特性が変動する。このような特性の変動量は、半導体チップの場所によって異なる。その結果、半導体チップにおいて素子の特性の変動量が異なり、特性の変動量の分布が不均一になる。このような変動量の分布は、回路設計においては、必要以上に設計マージンを取る必要が発生するため、回路規模の増大及び設計期間の増大、さらには、半導体装置の品質の低下などを招くこととなる。
【００１０】
そこで、本発明は、かかる問題点に鑑み、半導体チップが基板にフリップチップ実装されて構成された半導体装置において搭載された素子の特性の変動量を均一にすることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一態様に係る半導体装置は、上面と、底面の中央部である第１の底面と、底面の外周端部である第２の底面とを有する半導体チップと、前記第１の底面に形成された外部接続電極とを備え、前記上面から前記第２の底面までの距離は、前記上面から前記第１の底面までの距離よりも短く、前記上面から前記半導体チップの外周の一辺の中央における前記第２の底面までの距離は、前記上面から前記半導体チップの外周の一辺の端における前記第２の底面までの距離よりも短いことを特徴とする。
【００１２】
このように半導体チップの外周端部に、高さの異なる段差部を設けることにより、実装基板と半導体チップとの間に充填するアンダーフィルの量を制御してアンダーフィルの硬化後の収縮応力を制御し、半導体チップにかかる応力を均一にすることができる。従って、半導体チップが実装基板にフリップチップ実装されて構成された半導体装置において、搭載された素子のアンダーフィル注入後の収縮応力による特性の変動量を均一にすることができる。その結果、低コストで信頼性の高い半導体装置を実現できる。
【００１３】
ここで、前記半導体チップは、前記第１の底面と前記第２の底面とをつなぐ第１の側面と、前記第２の底面と前記上面とをつなぐ第２の側面とを有してもよい。
【００１４】
また、前記第２の側面から前記半導体チップの外周の一辺の中央における前記第１の側面までの距離は、前記第２の側面から前記半導体チップの外周の一辺の端における前記第１の側面までの距離よりも長くてもよい。
【００１５】
このようにすると、半導体チップを基板に実装する際、半導体チップの外周の一辺の中央により多くのアンダーフィルが充填されることとなり、半導体チップの外周の一辺の端に発生する応力を緩和することができる。
【００１６】
また、前記第２の側面から前記第１の側面における前記上面に近い領域までの距離は、前記第２の側面から前記第１の側面における前記第１の底面に近い領域までの距離よりも長くもよい。
【００１７】
このようにすると、第１の底面と第２の底面との接続部に鋭角の切り欠け部を形成できるので、半導体チップを基板に実装する際、切り欠け部に、より多くのアンダーフィルが充填されることとなり、半導体チップの外周端部に発生する応力を緩和することができる。
【００１８】
また、前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう直線状の斜面を形成していてもよい。
【００１９】
また、前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう曲線状の斜面を形成していてもよい。
【００２０】
また、前記半導体チップは、底面の外周端部である第３の底面を有し、前記上面から前記第３の底面までの距離は、前記上面から前記第２の底面までの距離よりも短く、前記第３の底面は、前記半導体チップの外周の一辺の中央に形成されていてもよい。
【００２１】
また、前記半導体装置は、さらに、前記半導体チップと前記外部接続電極によって電気的に接続された実装基板を備えてもよい。
【００２２】
また、前記実装基板の前記半導体チップが形成された上面には、前記半導体チップを取り囲むように、枠状の溝部が形成されていてもよい。
【００２３】
このようにすると、アンダーフィルが実装基板外部に溢れることを防ぐことができる。また、溝部は半導体チップを取り囲むように形成されているので、半導体チップに発生する応力を緩和させることができる。
【００２４】
また、前記半導体チップの外周の一辺の中央の下方に位置する前記溝部の深さは、前記半導体チップの外周の一辺の端の下方に位置する前記溝部の深さより深くても良い。
【００２５】
また、前記溝部は、前記半導体チップの外周端部の下方に形成されていてもよい。
このようにすると、半導体チップの外周端部に発生する応力を緩和することができる。このように、半導体チップに設けた段差部と実装基板に設けた溝部との組み合わせにより、実装基板と半導体チップとの間に充填するアンダーフィルの量を制御し、結果としてアンダーフィルの硬化後の収縮応力を制御して半導体チップにかかる応力を均一にすることができる。これにより半導体チップに搭載されている素子（デバイス）の特性変動量の分布を均一にすることができる。
【発明の効果】
【００２６】
本発明の一態様により、簡単な構成で半導体チップの応力の分布を制御し半導体チップの素子の特性変動量の分布を均一にすることができるので、信頼性の高い半導体装置を得る事ができる。さらには、アンダーフィルの充填がしやすいという効果をもつ半導体装置を得る事ができる。その結果、フリップチップ実装により形成される半導体装置の高品質化及び高精度化を実現できる。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の第１の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図１Ｂ】本発明の第１の実施形態に係る半導体装置の構成の概略を示す断面図（図１ＡのＡ−Ａ'での断面図）である。
【図１Ｃ】本発明の第１の実施形態に係る半導体装置の構成の概略を示す側面図である。
【図２】半導体装置における応力の分布を示す図である。
【図３】本発明の第１の実施形態の変形例１に係る半導体装置の構成の概略を示す側面図である。
【図４】本発明の第１の実施形態の変形例２に係る半導体装置の構成の概略を示す側面図である。
【図５Ａ】本発明の第２の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図５Ｂ】本発明の第２の実施形態に係る半導体装置の構成の概略を示す断面図（図５ＡのＢ−Ｂ'での断面図）である。
【図５Ｃ】本発明の第２の実施形態に係る半導体装置の構成の概略を示す側面図である。
【図６Ａ】本発明の第３の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図６Ｂ】本発明の第３の実施形態に係る半導体装置の構成の概略を示す断面図（図６ＡのＣ−Ｃ'での断面図）である。
【図６Ｃ】本発明の第３の実施形態に係る半導体装置の構成の概略を示す側面図である。
【図７Ａ】本発明の第４の実施形態に係る半導体装置の構成の概略を示す上面図である。
【図７Ｂ】本発明の第４の実施形態に係る半導体装置の構成の概略を示す断面図（図７ＡのＤ−Ｄ'での断面図）である。
【図７Ｃ】本発明の第４の実施形態に係る半導体装置の構成の概略を示す断面図（図７ＡのＥ−Ｅ'での断面図）である。
【図８】本発明の第４の実施形態の変形例３に係る半導体装置の構成の概略を示す上面図である。
【図９】本発明の第４の実施形態の変形例４に係る半導体装置の構成の概略を示す断面図（図７ＡのＥ−Ｅ'での断面図）である。
【図１０】本発明の第４の実施形態の変形例５に係る半導体装置の構成の概略を示す断面図（図７ＡのＥ−Ｅ'での断面図）である。
【図１１】フリップチップ接続型の半導体装置の構成の概略を示す断面図である。
【図１２】半導体装置における応力の分布を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の半導体装置を実施するための最良の形態について、図面を参照して説明する。
【００２９】
（第１の実施形態）
まず、図１Ａ〜図１Ｃ及び図２を用いて本発明の第１の実施形態に係る半導体装置について説明する。
【００３０】
図１Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図１Ｂは、同半導体装置１の構成の概略を示す断面図（図１ＡのＡ−Ａ’断面図）である。図１Ｃは、同半導体装置１の構成の概略を示す側面図である。
【００３１】
この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００３２】
半導体チップ３は、上面３１と、上面３１に対向する半導体チップ３の中央部の底面（底面の中央部）である第１の底面３２とを有し、第１の底面３２に外部接続電極４が形成されている。半導体チップ３の上面３１の形状は、矩形形状である。外部接続電極４は、第１の底面３２上に設けられた複数の電極パッド（図外）のそれぞれに対応して設けられ、対応する電極パッドの上に形成されている。外部接続電極４としては、例えば半田バンプなどの金属バンプが挙げられる。基板２とこれにフリップチップ接続される半導体チップ３とは、外部接続電極４を介して電気的に接続されている。
【００３３】
アンダーフィル５は、熱処理などで硬化処理された樹脂より構成され、基板２と半導体チップ３との間に設けられ、熱ストレス及び機械的ストレスなどを緩和する。
【００３４】
半導体チップ３は、外周端部において段差部６を有し、上面３１に対向する半導体チップ３の外周端部の底面（底面の外周端部）である第２の底面３３と、第１の底面３２と第２の底面３３とをつなぐ第１の側面３４と、第２の底面３３と上面３１とをつなぐ第２の側面３５とを有する。第２の側面３５は第１の側面３４よりも外側に形成され、第２の底面３３は第１の底面３２よりも外側に形成されている。第１の側面３４と第２の側面３５との距離は、半導体チップ３の外周の一辺で一定である。
【００３５】
ここで、図１Ｂに示すように、上面３１から第２の底面３３までの距離Ａは、上面３１から第１の底面３２までの距離Ｂよりも短くなっている。また、図１Ｃに示すように、半導体チップ３の外周の一辺を側方からみたとき、段差部６の第２の底面３３は半導体チップ３の外周の一辺の端から中央に向かう直線状の斜面を形成しており、上面３１から半導体チップ３の外周の一辺の中央における第２の底面３３までの距離Ｃは、上面３１から半導体チップ３の外周の一辺の端における第２の底面３３までの距離Ｄよりも短くなっている。言い換えれば、半導体チップ３において、上面は一様に平坦であるが、底面については外周端部に段差部（段差形状）６が形成されている。そして、この段差部６は半導体チップ３の対向する側面間の中間地点において、側面付近よりも、その厚み（上面３１と第２の底面３３との間の距離）が薄くなっている。つまり、段差部６の幅（第２の側面３５と第１の側面３４との間の距離）は一定であるものの、段差部６の段差（第１の底面３２と第２の底面３３との間の距離）は、半導体チップ３の外周の一辺の中心（中間）付近で高く、半導体チップ３の外周の一辺の端付近で低くなっている。言い換えると、段差部６の厚みは、半導体チップ３の外周の一辺の中心付近で薄く、半導体チップ３の外周の一辺の端付近で厚くなっている。
【００３６】
この段差部６は、例えば、チップ分離のためのレーザーグルービングにおいてレーザーのパワーを調節することにより形成することができる。具体的には、ウエハ状態から個々の半導体チップ３に切り出す際に、ウエハ状態で、半導体チップ３同士の間に存在するスクライブラインの両側にレーザーにより溝が形成される。このとき、半導体チップ３の外周の各辺の中心に対し、レーザーのフォーカス位置を深くすることにより、溝の深さが調節される。この溝を除くスクライブラインの中心部をブレードにより切断することで、段差部６のある半導体チップ３を得ることができる。
【００３７】
このように段差部６の形成された半導体チップ３は、外部接続電極４を介して、基板２にフリップチップ接続され、半導体チップ３と基板２との間にはアンダーフィル５が充填される。
【００３８】
本実施形態の半導体装置１では、アンダーフィル５の硬化処理において基板２と半導体チップ３との間で引っ張り応力が発生し、この応力は図２の曲線Ｅに示すように半導体チップ３の中央部付近で大きく外周端部付近で小さく、半導体チップ３で異なる分布特性を持つ。しかし、半導体チップ３の外周端部、すなわち第２の底面３３を有する領域においては、半導体チップ３の対向する側面同士の中間地点で、段差部６の厚みが薄いので、段差部６と基板２との間のアンダーフィル５の体積は大きくなる。これとは逆に、半導体チップ３の側面付近においては、段差部６の厚みが厚いので、段差部６と基板２との間のアンダーフィル５の体積は小さくなる。一般的に樹脂の体積が大きいほど収縮応力は大きくなる。従って、段差部６の厚さを実際に使用するアンダーフィル５の応力分布特性にあわせて調整することにより、図２の曲線Ｆに示すように応力分布特性を緩和し、さらには均一にすることが可能である。応力分布特性を均一に出来れば、応力を起因とする半導体チップ３の素子の特性変動量の分布も緩和することができる。
【００３９】
（変形例１）
次に、図３を用いて本実施形態の変形例１に係る半導体装置１について説明する。
【００４０】
図３は、本変形例に係る半導体装置１の構成の概略を示す側面図である。
この半導体装置１は、半導体チップ３の外周の一辺を側方からみたとき段差部６の第２の底面３３が半導体チップ３の外周の一辺の端から中央に向かう曲線状の斜面を形成しており、半導体チップ３の一辺で段差部６の段差（厚み）が段階的でなく連続的に変化している点で本実施形態に係る半導体装置１と異なる。
【００４１】
この段差部６の側面形状は、ブレードダイシングにおけるブレードの切り込み深さを変化させることにより形成される。
【００４２】
（変形例２）
次に、図４を用いて本実施形態の変形例２に係る半導体装置１について説明する。
【００４３】
図４は、本変形例に係る半導体装置１の構成の概略を示す側面図である。
この半導体装置１は、半導体チップ３を側方からみたとき段差部６の第２の底面３３の中央に上面３１と対向する第３の底面３６が形成されており、半導体チップ３の外周の一辺で段差部６の段差が段階的に変化している点で本実施形態に係る半導体装置１と異なる。
【００４４】
半導体チップ３は、上面３１と対向する半導体チップ３の外周端部の底面（底面の外周端部）である第３の底面３６を有する。上面３１から第３の底面３６までの距離は、上面３１から第２の底面３３までの距離よりも短く、第３の底面３６は、半導体チップ３の外周の一辺の中央に形成されている。
【００４５】
（第２の実施形態）
次に、図５Ａ〜図５Ｃを用いて本発明の第２の実施形態に係る半導体装置について説明する。
【００４６】
図５Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図５Ｂは、同半導体装置１の構成の概略を示す断面図（図５ＡのＢ−Ｂ’断面図）である。図５Ｃは、同半導体装置１の構成の概略を示す側面図である。
【００４７】
この半導体装置１は、段差部６の段差（厚み）だけでなく、段差部６の幅も半導体チップ３の側面間の中間地点と側面付近とで異なるという点で第１の実施形態の半導体装置１と異なる。この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００４８】
半導体チップ３は、上面３１と、第１の底面３２と、第２の底面３３と、第１の側面３４と、第２の側面３５とを有している。
【００４９】
ここで、第２の側面３５から半導体チップ３の外周の一辺の中央における第１の側面３４までの距離Ｇは、第２の側面３５から半導体チップ３の外周の一辺の端における第１の側面３４までの距離Ｊよりも長くなっている。言い換えれば、段差部６では、半導体チップ３の外周の一辺の中央付近で最も幅が広く、端で最も幅が薄くなっている。この段差部６の幅の変化は、例えば、上述の第１の実施形態で述べた段差部６の段差の形成方法と同様にレーザーグルービングにおいて半導体チップ３の外周の一辺の中心に対し、径が広いレーザービームを照射することにより形成される。
【００５０】
このように段差部６の形成された半導体チップ３は、外部接続電極４を介して、基板２にフリップチップ接続され、半導体チップ３と基板２との間にアンダーフィル５が充填される。
【００５１】
本実施形態の半導体装置１では、アンダーフィル５の硬化処理において応力分布特性が形成される。しかし、半導体チップ３の外周の一辺の中央付近では、段差部６の厚みが薄く幅が広いので、段差部６と基板２との間のアンダーフィル５の体積は大きい。これとは逆に、半導体チップ３の外周の一辺の端付近では、段差部６の厚みが厚く幅が狭いので、段差部６と基板２との間のアンダーフィル５の体積は小さい。一般的に樹脂の体積が大きいほど収縮応力は大きくなる。従って、段差部６の幅を実際に使用するアンダーフィル５の応力分布特性にあわせて調整することにより、応力分布特性を緩和し、さらには均一にすることが可能である。応力分布特性を均一に出来れば、応力を起因とする半導体チップ３の素子の特性変動量の分布も緩和することができる。
【００５２】
（第３の実施形態）
次に、図６Ａ〜図６Ｃを用いて本発明の第３の実施形態に係る半導体装置について説明する。
【００５３】
図６Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図６Ｂは、同半導体装置１の構成の概略を示す断面図（図６ＡのＣ−Ｃ’断面図）である。図６Ｃは、同半導体装置１の構成の概略を示す側面図である。
【００５４】
この半導体装置１は、半導体チップ３の第１の側面３４に切り欠き部が形成されているという点で第１の実施形態の半導体装置１と異なる。この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００５５】
半導体チップ３は、上面３１と、第１の底面３２と、第２の底面３３と、第１の側面３４と、第２の側面３５とを有している。
【００５６】
ここで、半導体チップ３の第２の側面３５から第１の側面３４における上面３１に近い領域までの距離Ｈは、半導体チップ３の第２の側面３５から第１の側面３４における第１の底面３２に近い領域までの距離Ｉよりも長くなっている。言い換えれば、半導体チップ３の第１の底面３２と第２の底面３３との接続部としての第１の側面３４に鋭角の切り欠け部が形成されている。
【００５７】
本実施形態の半導体装置１では、半導体チップ３の第１の側面３４に切り欠き部が形成されているので、基板２への半導体チップ３の実装の際、切り欠け部に、より多くのアンダーフィル５が充填されることとなり、半導体チップ３の外周端部に発生する応力を緩和することができる。
【００５８】
（第４の実施形態）
次に、図７Ａ〜図７Ｃを用いて本発明の第４の実施形態に係る半導体装置について説明する。
【００５９】
図７Ａは、本実施形態に係る半導体装置１の構成の概略を示す上面図である。図７Ｂは、同半導体装置１の構成の概略を示す断面図（図７ＡのＤ−Ｄ’断面図）である。図７Ｃは、同半導体装置１の構成の概略を示す断面図（図７ＡのＥ−Ｅ’断面図）である。
【００６０】
この半導体装置１は、半導体チップ３に段差部６が設けられるとともに、基板２に溝部７が設けられている点で第１の実施形態の半導体装置１と異なる。この半導体装置１は、フリップチップ接続型の半導体装置であって、基板（実装基板）２、半導体チップ３、外部接続電極４及びアンダーフィル５を備える。
【００６１】
半導体チップ３は、上面３１と、第１の底面３２と、第２の底面３３と、第１の側面３４と、第２の側面３５とを有している。基板２の半導体チップ３が搭載（形成）された上面の外周部には、半導体チップ３を取り囲むように、矩形の枠状の溝部７が形成されている。溝部７の矩形の各辺は対応する半導体チップ３（基板２）の各辺に沿って形成され、溝部７の半導体チップ３を取り囲む一辺の中央における深さは、溝部７の半導体チップ３を取り囲む一辺の端における深さより深い。溝部７は、半導体チップ３の外周端部の下方に形成されている。従って、半導体チップ３の外周の一辺の中央の下方に位置する溝部７の深さは、半導体チップ３の外周の一辺の端の下方に位置する溝部７の深さより深い。
【００６２】
ここで、半導体装置１を上方からみたとき、溝部７は半導体チップ３の外側にも位置し、半導体チップ３の周囲を取り囲んでいる。これにより、半導体チップ３に発生する応力を緩和させることができる。
【００６３】
また、半導体装置１を上方からみたとき、溝部７は半導体チップ３の表面と一部重なるように形成されている。これにより、アンダーフィル５が基板２外部に溢れることを抑えることができる。
【００６４】
本実施形態の半導体装置１では、溝部７は半導体チップ３の外周の一辺の中央付近の下方で最も深く、半導体チップ３の外周の一辺の端付近の下方で最も浅い。これにより、第１の実施形態で説明したように、半導体チップ３の外周の一辺の中央付近で段差部６と基板２との間のアンダーフィル５の体積は大きく、半導体チップ３の外周の一辺の端付近で段差部６と基板２との間のアンダーフィル５の体積は小さくなる。結果として、応力分布特性を緩和し、さらには均一にすることが可能である。応力分布特性を均一に出来れば、応力を起因とする半導体チップ３の素子の特性変動量の分布も緩和することができる。
【００６５】
（変形例３）
次に、図８を用いて本実施形態の変形例３に係る半導体装置１について説明する。
【００６６】
図８は、本変形例に係る半導体装置１の構成の概略を示す上面図である。
この半導体装置１は、溝部７の深さだけでなく溝部７の幅も変化し、溝部７が基板２の一辺（半導体チップ３の一辺）の中央部分で幅が最も広くなっており、一辺の端部で最も幅が狭くなっている点で本実施形態に係る半導体装置１と異なる。
【００６７】
溝部７の半導体チップ３を取り囲む一辺の中央における開口の幅Ｋは、溝部７の半導体チップ３を取り囲む一辺の端における開口の幅Ｌより深い。つまり、半導体チップ３の外周の一辺の中央の下方に位置する溝部７の開口の幅Ｋは、半導体チップ３の外周の一辺の端の下方に位置する溝部７の開口の幅Ｌより深い。
【００６８】
（変形例４）
次に、図９を用いて本実施形態の変形例４に係る半導体装置１について説明する。
【００６９】
図９は、本変形例に係る半導体装置１の構成の概略を示す断面図（図７ＡのＥ−Ｅ'断面図）である。
【００７０】
この半導体装置１は、溝部７の深さが連続的に変化し、溝部７の底面が断面形状（基板２の上面に垂直な断面形状）において曲線状に変化している点で本実施形態に係る半導体装置１と異なる。なお、図８の半導体装置と同様に、溝部７の幅が変化していてもよい。
【００７１】
溝部７の深さは、半導体チップ３を取り囲む一辺の端から中央に向けて連続的に深くなっている。
【００７２】
（変形例５）
次に、図１０を用いて本実施形態の変形例５に係る半導体装置１について説明する。
【００７３】
図１０は、本変形例に係る半導体装置１の構成の概略を示す断面図（図７ＡのＥ−Ｅ'断面図）である。
【００７４】
この半導体装置１は、溝部７の深さが段階的に変化し、溝部７の底面が断面形状（基板２の上面に垂直な断面形状）において階段状に変化している点で本実施形態に係る半導体装置１と異なる。なお、図８の半導体装置と同様に、溝部７の幅が変化していてもよい。
【００７５】
溝部７の深さは、半導体チップ３を取り囲む一辺の端から中央に向けて段階的に深くなっている。
【００７６】
以上、本発明の半導体装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【００７７】
例えば、上記実施形態では、基板２に１個の半導体チップ３がフリップチップ実装されるとしたが、複数個の半導体チップ３がフリップチップ実装される場合でも同様の効果が期待できる。
【００７８】
また、上記実施形態に示した半導体チップ３の段差部６の形状、厚さ及び幅は自由に組み合わせ可能である。また、基板２の溝部７の形状、深さ及び幅も自由に組み合わせ可能である。組み合わせを変えることにより、容易に半導体チップ３の素子の特性変動量の分布を緩和することが可能である。
【産業上の利用可能性】
【００７９】
本発明は、半導体装置に有用であり、特にフリップチップ実装により形成される半導体装置等に有用である。
【符号の説明】
【００８０】
１、１０１ 半導体装置
２、１０２ 基板
３、１０３ 半導体チップ
４ 外部接続電極
５、１０５ アンダーフィル
６ 段差部
７ 溝部
３１ 上面
３２ 第１の底面
３３ 第２の底面
３４ 第１の側面
３５ 第２の側面
３６ 第３の底面
１０４ 金属バンプ
【特許請求の範囲】
【請求項１】
上面と、底面の中央部である第１の底面と、底面の外周端部である第２の底面とを有する半導体チップと、
前記第１の底面に形成された外部接続電極とを備え、
前記上面から前記第２の底面までの距離は、前記上面から前記第１の底面までの距離よりも短く、
前記上面から前記半導体チップの外周の一辺の中央における前記第２の底面までの距離は、前記上面から前記半導体チップの外周の一辺の端における前記第２の底面までの距離よりも短い
半導体装置。
【請求項２】
前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう直線状の斜面を形成している
請求項１記載の半導体装置。
【請求項３】
前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう曲線状の斜面を形成している
請求項１記載の半導体装置。
【請求項４】
前記半導体チップは、前記第１の底面と前記第２の底面とをつなぐ第１の側面と、前記第２の底面と前記上面とをつなぐ第２の側面とを有する
請求項１記載の半導体装置。
【請求項５】
前記第２の側面から前記半導体チップの外周の一辺の中央における前記第１の側面までの距離は、前記第２の側面から前記半導体チップの外周の一辺の端における前記第１の側面までの距離よりも長い
請求項４記載の半導体装置。
【請求項６】
前記第２の側面から前記第１の側面における前記上面に近い領域までの距離は、前記第２の側面から前記第１の側面における前記第１の底面に近い領域までの距離よりも長い
請求項４記載の半導体装置。
【請求項７】
前記半導体チップは、底面の外周端部である第３の底面を有し、
前記上面から前記第３の底面までの距離は、前記上面から前記第２の底面までの距離よりも短く、
前記第３の底面は、前記半導体チップの外周の一辺の中央に形成されている
請求項１記載の半導体装置。
【請求項８】
前記半導体装置は、さらに、
前記半導体チップと前記外部接続電極によって電気的に接続された実装基板を備える
請求項１記載の半導体装置。
【請求項９】
前記実装基板の前記半導体チップが形成された上面には、前記半導体チップを取り囲むように、枠状の溝部が形成されている
請求項８記載の半導体装置。
【請求項１０】
前記溝部は、前記半導体チップの外周端部の下方に形成されている
請求項９記載の半導体装置。
【請求項１１】
前記半導体チップの外周の一辺の中央の下方に位置する前記溝部の深さは、前記半導体チップの外周の一辺の端の下方に位置する前記溝部の深さより深い
請求項１０記載の半導体装置。
【請求項１】
上面と、底面の中央部である第１の底面と、底面の外周端部である第２の底面とを有する半導体チップと、
前記第１の底面に形成された外部接続電極とを備え、
前記上面から前記第２の底面までの距離は、前記上面から前記第１の底面までの距離よりも短く、
前記上面から前記半導体チップの外周の一辺の中央における前記第２の底面までの距離は、前記上面から前記半導体チップの外周の一辺の端における前記第２の底面までの距離よりも短い
半導体装置。
【請求項２】
前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう直線状の斜面を形成している
請求項１記載の半導体装置。
【請求項３】
前記半導体チップの外周の一辺を側方からみたとき、前記第２の底面は前記半導体チップの外周の一辺の端から中央に向かう曲線状の斜面を形成している
請求項１記載の半導体装置。
【請求項４】
前記半導体チップは、前記第１の底面と前記第２の底面とをつなぐ第１の側面と、前記第２の底面と前記上面とをつなぐ第２の側面とを有する
請求項１記載の半導体装置。
【請求項５】
前記第２の側面から前記半導体チップの外周の一辺の中央における前記第１の側面までの距離は、前記第２の側面から前記半導体チップの外周の一辺の端における前記第１の側面までの距離よりも長い
請求項４記載の半導体装置。
【請求項６】
前記第２の側面から前記第１の側面における前記上面に近い領域までの距離は、前記第２の側面から前記第１の側面における前記第１の底面に近い領域までの距離よりも長い
請求項４記載の半導体装置。
【請求項７】
前記半導体チップは、底面の外周端部である第３の底面を有し、
前記上面から前記第３の底面までの距離は、前記上面から前記第２の底面までの距離よりも短く、
前記第３の底面は、前記半導体チップの外周の一辺の中央に形成されている
請求項１記載の半導体装置。
【請求項８】
前記半導体装置は、さらに、
前記半導体チップと前記外部接続電極によって電気的に接続された実装基板を備える
請求項１記載の半導体装置。
【請求項９】
前記実装基板の前記半導体チップが形成された上面には、前記半導体チップを取り囲むように、枠状の溝部が形成されている
請求項８記載の半導体装置。
【請求項１０】
前記溝部は、前記半導体チップの外周端部の下方に形成されている
請求項９記載の半導体装置。
【請求項１１】
前記半導体チップの外周の一辺の中央の下方に位置する前記溝部の深さは、前記半導体チップの外周の一辺の端の下方に位置する前記溝部の深さより深い
請求項１０記載の半導体装置。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−２３１５８（Ｐ２０１２−２３１５８Ａ）
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願番号】特願２０１０−１５９１９９（Ｐ２０１０−１５９１９９）
【出願日】平成２２年７月１３日（２０１０．７．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年２月２日（２０１２．２．２）
【国際特許分類】
【出願日】平成２２年７月１３日（２０１０．７．１３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]