半導体装置
【課題】半導体基板の上方にコイルが設けられた半導体装置において、コイル直下の半導体基板に回路を形成することができる半導体装置を提供する。
【解決手段】半導体装置は、一面１１を有する半導体基板１０と、半導体基板１０の一面１１に形成された絶縁層２０と、絶縁層２０の上方に形成されたコイル３０と、を備えて構成されており、半導体基板１０はコイル３０の直下にスリット１２を備えている。このスリット１２は、コイル３０のうち、半導体基板１０の一面１１に平行な面方向のうちの一方向に沿って形成された部分の直下に位置している。これにより、スリット１２を境界として半導体基板１０の渦電流面積が小さくなるので、半導体基板１０に発生する渦電流による損失が低減し、コイル３０の下部に位置する半導体基板１０に回路を形成することが可能となる。
【解決手段】半導体装置は、一面１１を有する半導体基板１０と、半導体基板１０の一面１１に形成された絶縁層２０と、絶縁層２０の上方に形成されたコイル３０と、を備えて構成されており、半導体基板１０はコイル３０の直下にスリット１２を備えている。このスリット１２は、コイル３０のうち、半導体基板１０の一面１１に平行な面方向のうちの一方向に沿って形成された部分の直下に位置している。これにより、スリット１２を境界として半導体基板１０の渦電流面積が小さくなるので、半導体基板１０に発生する渦電流による損失が低減し、コイル３０の下部に位置する半導体基板１０に回路を形成することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の上方にコイルを備えた半導体装置に関する。
【背景技術】
【０００２】
従来、集積回路内にコイルを備えた構成とするために、シリコンなどの半導体基板上にコイルを形成する必要があった。しかし、半導体基板上にコイルを形成した構造では、コイルで生じた磁界によって半導体基板中に渦電流が発生し、コイルのインダクタンスやＱ値が低下するという問題が発生していた。したがって、渦電流の発生を抑えるために、磁界が半導体基板を透過しないようにする工夫が必要となる。
【０００３】
そこで、コイル直下のシリコン基板を全て除去することにより、磁界がシリコン基板を透過しなくなり、渦電流の発生を無くすことができる構造が特許文献１で提案されている。これにより、高いＱ値のインダクターを形成している。また、コイル直下の基板に溝を掘ることで渦電流発生を抑える構造が特許文献２で提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１６５７６２号公報
【特許文献２】特開平１０−３２１８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、コイル直下のシリコン基板が全て除去されているため、コイル下部に集積回路を形成することができず、回路−コイル間の配線長増大・デバイスの面積増加等の問題が生じてしまう。同様に、特許文献２でもコイル直下の基板全体に溝が掘られた構造であるため、コイル直下に回路を構成することができない。
【０００６】
本発明は上記点に鑑み、半導体基板の上方にコイルが設けられた半導体装置において、コイル直下の半導体基板に回路を形成することができる構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、一面（１１）を有する半導体基板（１０）と、半導体基板（１０）の一面（１１）に形成された絶縁層（２０）と、絶縁層（２０）の上方に渦状に形成されたコイル（３０）と、を備えた半導体装置であって、半導体基板（１０）は、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、一面（１１）に平行な面方向のうちの一方向に沿って形成されたスリット（１２）を備えていることを特徴とする。
【０００８】
これによると、スリット（１２）を境界として半導体基板（１０）の渦電流面積が制限されるので、半導体基板（１０）に発生する渦電流による損失を低減させることができる。したがって、コイル（３０）直下の半導体基板（１０）に回路を形成できるようにすることができる。
【０００９】
請求項２に記載の発明では、スリット（１２）における一方向に垂直な方向の幅は、コイル（３０）のうちの最外周に位置する部分における一方向に垂直な方向の幅よりも狭いことを特徴とする。
【００１０】
これによると、スリット（１２）によって占有される半導体基板（１０）の領域が小さくなるので、半導体基板（１０）に形成することができる回路の面積を広くすることができる。
【００１１】
請求項３に記載の発明では、スリット（１２）における一方向に垂直な方向の幅は、コイル（３０）のうちの最外周に位置する部分における一方向に垂直な方向の幅と同じであることを特徴とする。
【００１２】
これによると、半導体基板（１０）に設けられた絶縁領域が増えるので、半導体基板（１０）に流れる渦電流の面積を減らすことができる。したがって、渦電流低減効果をより高くすることができる。
【００１３】
請求項４に記載の発明では、半導体基板（１０）は、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、一方向に沿って形成されたスリット（１２）を少なくとも２本備えていることを特徴とする。
【００１４】
これによると、各スリット（１２）に充填されるものの体積が小さくなるので、半導体基板（１０）とスリット（１２）内の材料との熱膨張係数差により発生する熱応力を小さくすることができる。そのため、残留応力が減り、スリット（１２）の近傍のクラック・結晶欠陥の発生を防止でき、リーク等のデバイス特性の劣化を防ぐことができる。
【００１５】
請求項５に記載の発明では、請求項４に記載の発明において、コイル（３０）のうちの最外周に位置する部分の少なくとも一部は一方向に沿って形成されている。また、少なくとも２本のスリット（１２）は、コイル（３０）のうちの最外周に位置する部分において一方向に垂直な方向の幅の範囲内に位置している。さらに、一方向に垂直な方向において、コイル（３０）の一方の端と１本のスリット（１２）の端とが一致すると共に、コイル（３０）の他方の端と他の１本のスリット（１２）の端とが一致していることを特徴とする。
【００１６】
このようにスリット（１２）が一方向に垂直な方向におけるコイル（３０）の端に位置しているので、半導体基板（１０）に流れる渦電流の面積を減らすことができる。したがって、渦電流低減効果をより高くすることができる。
【００１７】
請求項６に記載の発明では、スリット（１２）は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされていることを特徴とする。これにより、スリット（１２）内に設けられたものにより電流が流れてしまうことを防止することができる。
【００１８】
請求項７に記載の発明では、スリット（１２）は、一方向と、この一方向に対して傾けられた他方向と、に沿って形成されていることを特徴とする。これによると、半導体基板（１０）が二方向のスリット（１２）によって区画されるので、半導体基板（１０）に流れる渦電流の面積を小さくすることができる。
【００１９】
請求項８に記載の発明では、コイル（３０）のうちの最外周に位置する部分の少なくとも一部は一方向に沿って形成されている。そして、スリット（１２）は、半導体基板（１０）の一面（１１）において、一方向に沿ったコイル（３０）の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さがコイル（３０）の一方の端から他方の端までの長さの半分以上になっていることを特徴とする。
【００２０】
これによると、一方向におけるコイル（３０）の長さよりもスリット（１２）が長いので、コイル（３０）の下部に最も大きく発生する渦電流の流れをスリット（１２）によって遮ることができ、ひいては渦電流の低減効果を向上させることができる。
【００２１】
請求項９に記載の発明では、スリット（１２）は、半導体基板（１０）の一面（１１）に垂直な方向において、半導体基板（１０）を貫通していることを特徴とする。これによると、貫通したスリット（１２）によって半導体基板（１０）が厚み方向に完全に区画されるので、渦電流の面積を確実に区画でき、ひいては渦電流低減の効果を向上させることができる。
【００２２】
請求項１０に記載の発明では、半導体基板（１０）は、半導体基板（１０）の一面（１１）において、コイル（３０）が形成された範囲のうちコイル（３０）の最外周に位置する部分の直下を除いた領域に別のスリット（１５）を備えている。そして、別のスリット（１５）は、半導体基板（１０）の一面（１１）を基準とした深さが、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）よりも浅いことを特徴とする。
【００２３】
これによると、半導体基板（１０）に設けられた別のスリット（１５）が渦電流の面積を制限する役割を果たすので、半導体基板（１０）に発生する渦電流を低減することができる。したがって、コイル直下の半導体基板（１０）に回路を形成することができる。
【００２４】
請求項１１に記載の発明では、半導体基板（１０）は、半導体基板（１０）の一面（１１）において、コイル（３０）が形成された範囲のうちコイル（３０）の最外周に位置する部分の直下を除いた領域に回路が形成された回路形成領域（５０）を備えていることを特徴とする。スリット（１２）によって渦電流の面積が低減されているので、コイル（３０）の下方に回路形成領域（５０）を設けることができる。
【００２５】
請求項１２に記載の発明では、請求項１１に記載の発明において、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）を、回路形成領域（５０）のトレンチ分離用として用いることもできる。
【００２６】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係る半導体装置の斜視図である。
【図２】（ａ）は図１に示された半導体装置の平面図であり、（ｂ）は図２（ａ）のＡ−Ａ断面図である。
【図３】（ａ）は半導体基板にスリットが設けられていない構造の断面と渦電流を示した図であり、（ｂ）は半導体基板にスリットが設けられた構造の断面と渦電流を示した図である。
【図４】第１実施形態に係る半導体装置の具体的な断面図である。
【図５】第１実施形態に係る半導体装置の製造工程を示した図である。
【図６】本発明の第２実施形態に係る半導体装置の断面図である。
【図７】第２実施形態に係る半導体装置の製造工程を示した図である。
【図８】本発明の第３実施形態に係る半導体装置の断面図である。
【図９】第３実施形態に係る半導体装置の製造工程を示した図である。
【図１０】本発明の第４実施形態に係る半導体装置の断面図である。
【図１１】第４実施形態に係る半導体装置の製造工程を示した図である。
【図１２】本発明の第５実施形態に係る半導体装置の断面図である。
【図１３】第５実施形態に係る半導体装置の製造工程を示した図である。
【図１４】本発明の第６実施形態に係る半導体装置の断面図である。
【図１５】本発明の第７実施形態に係る半導体装置の断面図である。
【図１６】本発明の第８実施形態に係る半導体装置の平面図である。
【図１７】本発明の第９実施形態に係る半導体装置の断面図である。
【図１８】本発明の第１０実施形態に係る半導体装置の平面図である。
【図１９】本発明の第１１実施形態に係る半導体装置の平面図である。
【図２０】本発明の第１２実施形態に係る半導体装置の平面図である。
【図２１】本発明の第１３実施形態に係る半導体装置の平面図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２９】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係る半導体装置は、無線通信を行うためのコイルを備えたものである。
【００３０】
図１は、本実施形態に係る半導体装置の斜視図である。この図に示されるように、半導体装置は、一面１１を有する半導体基板１０と、半導体基板１０の一面１１に形成された絶縁層２０と、絶縁層２０の上方に形成されたコイル３０と、を備えて構成されている。半導体基板１０はシリコン基板等であり、絶縁層２０はＳｉＯ２等の酸化膜である。
【００３１】
図２（ａ）は図１に示された半導体装置の平面図である。この図に示されるように、コイル３０は四角形状の渦状にレイアウトされている。コイル３０は例えばＣｕで形成されている。
【００３２】
図２（ｂ）は図２（ａ）のＡ−Ａ断面図である。この図に示されるように、半導体基板１０は、コイル３０の直下にスリット１２を備えている。具体的には、半導体基板１０は、コイル３０のうち、半導体基板１０の一面１１に平行な面方向のうちの一方向に沿って形成された部分の直下にスリット１２を備えている。図２（ａ）に示されるコイル３０の渦形状では一方向に沿った部分が三箇所あるので、スリット１２は半導体基板１０に３本設けられている。
【００３３】
このように、スリット１２が設けられている位置はコイル３０の直下であり、コイル３０の直下以外にはスリット１２が設けられていない。スリット１２は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされており、スリット１２中には電流は流れないようなっている。なお、「直下」とはコイル３０の下方という意味である。
【００３４】
このような構成によると、半導体基板１０に発生する渦電流の面積が低減する。これについて、図３を参照して説明する。
【００３５】
まず、図３（ａ）は半導体基板１０にスリット１２が設けられていない構造の断面図と渦電流を示している。この構造では、コイル３０に電流が流れると、半導体基板１０の一面１１に垂直な方向に発生した磁界を打ち消すように半導体基板１０に渦電流が流れる。半導体基板１０にはこの渦電流を遮る構造がないため、半導体基板１０の一面１１における渦電流の面積はコイル３０の範囲よりも大きくなる。
【００３６】
一方、図３（ｂ）は半導体基板１０にスリット１２が設けられた図２（ｂ）の断面と渦電流を示している。このように、半導体基板１０にスリット１２が設けられているので、スリット１２を境界として半導体基板１０の渦電流面積を制限することができる。これに伴って渦電流損失が低減し、インダクタンスの低下を抑えることができる。半導体基板１０のうちコイル３０の配線直下が最も渦電流密度が高くなるため、その位置にスリット１２を設けることで渦電流低減に効果がある。
【００３７】
続いて、具体的な半導体装置の構造について説明する。図４は半導体装置の具体的な断面図である。なお、図４は例えば図１のＡ−Ａ断面に相当する図である。図４に示されるように、半導体基板１０の一面１１には絶縁層２０が形成され、この絶縁層２０の上にコイルユニット３１が搭載されている。コイルユニット３１は、コイル３０をポリイミド等の絶縁膜３２で包み込んだものであり、絶縁層２０に接着固定されている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、絶縁膜３２は特許請求の範囲の「絶縁層」に対応する。
【００３８】
そして、スリット１２における一方向に垂直な方向の幅は、コイル３０における一方向に垂直な方向の幅よりも狭くなっている。これにより、スリット１２によって占有される半導体基板１０の領域が小さくなるので、半導体基板１０に形成できる回路の面積を広く確保することができる。スリット１２にはＳｉＯ２の酸化膜が埋め込まれている。この酸化膜は絶縁層２０の一部である。
【００３９】
次に、図４に示される半導体装置の製造方法について、図５を参照して説明する。なお、図５に示される各工程とは別のレイヤートランスファー工程等により作製したコイルユニット３１を用意しておく。
【００４０】
まず、図５（ａ）に示す工程では、シリコン基板等の半導体基板１０を用意し、コイル３０のうち一方向に沿った最外周に位置する部分の直下となる位置にスリット１２を形成する。スリット１２は、例えばトレンチエッチングにより形成する。
【００４１】
ここで、スリット１２の深さは、半導体基板１０の厚みの半分よりも深くなるように形成することが好ましい。スリット１２が深いほど、半導体基板１０の一面１１の面方向に流れる渦電流を制限することができるからである。
【００４２】
図５（ｂ）に示す工程では、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０として酸化膜を形成する。また、絶縁層２０の表面を研磨して平坦化する。
【００４３】
続いて、図５（ｃ）に示す工程では、予め用意しておいたコイルユニット３１を酸化膜表面に搭載し、接着する。このとき、スリット１２の位置とコイルユニット３１のコイル３０の位置とを合わせる。こうして、図４に示される半導体装置が完成する。
【００４４】
以上説明したように、本実施形態では、半導体基板１０のうちコイル３０の下方にスリット１２を設けたことが特徴となっている。これにより、半導体基板１０に発生する渦電流の面積が小さくなるので、渦電流損失が低減し、渦電流低減に効果がある。したがって、半導体基板１０の上方にコイル３０が設けられていても、コイル３０直下の半導体基板１０に回路を形成できるようにすることができる。
【００４５】
すなわち、コイル３０の直下の半導体基板１０に集積回路を形成することができる。また、実装面積を縮小することができ、回路−コイル３０間の配線長も短くすることができる。
【００４６】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図６は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。
【００４７】
この図に示されるように、本実施形態では、半導体基板１０の上方に形成されたコイルユニット３１において、少なくともコイル３０の最外周配線直下にコイル幅と同じ幅のスリット１２が形成されている。具体的には、スリット１２における一方向に垂直な方向の幅は、コイル３０のうちの最外周に位置する部分における一方向に垂直な方向の幅と同じである。
【００４８】
そして、スリット１２の壁面には絶縁層２０としてＳｉＯ２の酸化膜が形成されており、この酸化膜上にＰｏｌｙ−Ｓｉ等の埋込部材１３が埋め込まれている。このように、スリット幅とコイル幅とを同じとし、スリット１２の位置はコイル配線の真下とする。これにより、第１実施形態に対して半導体基板１０に設けられた絶縁領域が増えるので、渦電流低減効果が高くなる。
【００４９】
次に、図６に示される半導体装置の製造方法について、図７を参照して説明する。まず、図７（ａ）に示す工程では、図５（ａ）に示す工程と同様に、半導体基板１０を用意してコイル３０のうち一方向に沿った最外周に位置する部分の直下に位置するようにスリット１２をトレンチエッチングで形成する。ここで、スリット１２における一方向に垂直な方向の幅が同方向におけるコイル３０の幅と同じとなるようにスリット１２を形成する。
【００５０】
続いて、図７（ｂ）に示す工程では、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０としてＳｉＯ２の酸化膜を形成する。また、図７（ｃ）に示す工程では、プラズマＣＶＤ法等により、埋込部材１３としてＰｏｌｙ−Ｓｉをスリット１２に埋め込むと共に酸化膜表面にも埋込部材１３を積層する。
【００５１】
この後、図７（ｄ）に示す工程では、表面研磨によって埋込部材１３であるＰｏｌｙ−Ｓｉを削っていき、酸化膜表面が露出するところまで削る。そして、レイヤートランスファー工程などにより作製したコイルユニット３１をこの酸化膜表面に搭載する。こうして、図６に示す半導体装置が完成する。
【００５２】
以上説明したように、スリット幅とコイル幅とを同じにすることにより、半導体基板１０に設けた絶縁領域を増やして半導体基板１０に流れる渦電流の面積を低減することもできる。
【００５３】
（第３実施形態）
本実施形態では、第２実施形態と異なる部分について説明する。第２実施形態では、スリット１２に埋込部材１３としてＰｏｌｙ−Ｓｉを埋め込んでいたが、本実施形態ではスリット１２内を全て酸化膜で埋め込んだ構造となっている。
【００５４】
図８は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、スリット１２には絶縁層２０としてＳｉＯ２の酸化膜が埋め込まれている。
【００５５】
図９は図８に示された半導体装置の製造工程を示した図である。上述のように、まずは半導体基板１０を用意する。そして、図９（ａ）に示す工程では、半導体基板１０のうち一方向に沿ったコイル配線直下に当たる箇所にトレンチエッチングを施し、一方向に沿った複数のスリット１４を形成する。
【００５６】
複数のスリット１４は、コイル３０において一方向に垂直な方向の幅の範囲に形成する。すなわち、スリット１２の幅は、一方向に垂直な方向において一方の端に位置するスリット１４の壁面と他方の端に位置するスリット１４の壁面との間の幅となる。
【００５７】
図９（ｂ）に示す工程では、熱酸化の方法により複数のスリット１４の壁面と半導体基板１０の一面１１に絶縁層２０を形成する。これにより、各スリット１４間のＳｉはＳｉＯ２になり、複数のスリット１４は無くなり、１つのスリット１２に絶縁層２０が埋め込まれた構造となる。この後、コイルユニット３１を絶縁層２０の上に搭載することにより、図８に示される半導体装置が完成する。
【００５８】
以上説明したように、半導体基板１０のうちコイル配線直下となる位置に複数のスリット１４を形成して熱酸化することにより１つのスリット１２とこのスリット１２内に位置する絶縁層２０とを形成することもできる。
【００５９】
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。本実施形態では、コイル３０の直下に２本のスリット１２を設けたことが特徴となっている。
【００６０】
図１０は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、１つのコイル３０の直下に２本のスリット１２が形成されている。上述のように、コイル３０のうち一方向に沿って形成された部分の直下にスリット１２が位置しているので、２本のスリット１２も一方向に沿って半導体基板１０に形成されている。なお、スリット１２の数は２本でなくとも３本以上でも良い。
【００６１】
このように、コイル３０の直下に少なくとも２本のスリット１２を設けることで、各スリット１２に埋め込む埋込部材１３や絶縁層２０の体積が小さくなる。このため、半導体基板１０と埋込部材１３や絶縁層２０との熱膨張係数差により発生する熱応力が小さくなる。その結果、残留応力が減り、埋込部材１３や絶縁層２０の近傍のクラック・結晶欠陥の発生を防止でき、リーク等のデバイス特性の劣化を防ぐことができる。
【００６２】
また、２本のスリット１２は、コイル３０において一方向に垂直な方向の幅の範囲内に位置しており、当該垂直な方向において、コイル３０の一方の端と１本のスリット１２の端とが一致すると共に、コイル３０の他方の端と他の１本のスリット１２の端とが一致している。これにより、第２実施形態等と同様に、半導体基板１０において渦電流の面積を制限することができる。
【００６３】
図１１は図１０に示された半導体装置の製造工程を示した図である。まず、半導体基板１０を用意し、図１１（ａ）に示す工程では、半導体基板１０のうち一方向に沿ったコイル配線直下に当たる箇所にトレンチエッチングを施し、一方向に沿った２本のスリット１２をそれぞれ形成する。２本のスリット１２はコイル３０の幅の範囲内にそれぞれ位置すると共に、２本のスリット１２をコイル配線の端面の直下にそれぞれ形成する。
【００６４】
続いて、図１１（ｂ）に示す工程では、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０としてＳｉＯ２の酸化膜を形成する。また、表面研磨により、半導体基板１０の一面１１上の絶縁層２０の表面を平坦化する。この後、レイヤートランスファー工程等により作製したコイルユニット３１を絶縁層２０の上に搭載する。こうして、図１０に示される半導体装置が完成する。
【００６５】
以上説明したように、半導体基板１０上に形成されたコイルユニット３１において、少なくともコイル３０の最外周配線直下に、コイル配線１本に対し少なくとも２本のスリット１２を形成することもできる。この場合、２本のスリット１２は、コイル配線の端面の直下にそれぞれ形成することが好ましい。
【００６６】
（第５実施形態）
本実施形態では、第１〜第４実施形態と異なる部分について説明する。本実施形態では、半導体基板１０のうち一方向に沿ったコイル３０の部分の直下を除いた領域に別のスリットを設けている。
【００６７】
図１２は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、半導体基板１０は上述のスリット１２の他に、半導体基板１０の一面１１において、コイル３０が形成された範囲のうちコイル３０のうち一方向に沿った部分の直下を除いた領域に別のスリット１５を備えている。
【００６８】
別のスリット１５は、半導体基板１０の一面１１を基準とした深さが、コイル３０のうち一方向に沿った部分の直下に位置するスリット１２よりも浅い。具体的には、半導体基板１０の厚みが例えば４００μｍ〜６００μｍの厚みであり、コイル３０のうち一方向に沿った部分の直下に位置するスリット１２の深さが例えば１００μｍである。そして、別のスリット１５の深さが例えば１０μｍ程度である。この別のスリット１５は、例えば回路の絶縁分離用（トレンチ分離用）や素子分離用として利用される。
【００６９】
このように、半導体基板１０にスリット１２より浅い別のスリット１５を設けることで、この別のスリット１５が渦電流の面積を制限する役割を果たす。したがって、半導体基板１０に発生する渦電流が低減されるので、コイル３０の真下に回路形成領域を設けることが可能となる。これにより、半導体基板１０に広い面積を確保しなくとも、コイル３０と回路との積層構造が可能となり、半導体装置の小型化を実現できる。
【００７０】
図１３は図１２に示された半導体装置の製造工程を示した図である。まず、図１３（ａ）に示す工程では、半導体基板１０を用意し、半導体基板１０の一面１１にレジスト４０を形成する。ここで、半導体基板１０に深堀りする箇所にはレジスト４０の開口幅を広い範囲に、浅堀りする箇所にはレジスト４０の開口幅を狭い範囲に露光する。
【００７１】
次に、図１３（ｂ）に示す工程では、レジスト４０のパターンに従って半導体基板１０にトレンチエッチングを施し、スリット１２、１５を形成する。このとき、マイクロローディング効果により、レジスト４０の開口幅が広い箇所は深く、開口幅が狭い箇所は浅くエッチングされる。
【００７２】
この後、第４実施形態の図１１（ｂ）に示す工程と同様に、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０を形成する。また、絶縁層２０の上にコイルユニット３１を搭載する。こうして、図１２に示される半導体装置が完成する。
【００７３】
以上説明したように、コイル配線直下以外に別のスリット１５を設け、この別のスリット１５の深さをコイル配線直下のスリット１２の深さより浅くしても良い。コイル配線直下以外は渦電流密度が小さいため、浅いスリット１５でも効果がある。スリット１５を浅くすることで、スリット１５下に配線層等を形成できる。
【００７４】
（第６実施形態）
本実施形態では、第５実施形態と異なる部分について説明する。図１４は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、本実施形態では半導体基板１０のうち２つの別のスリット１５の間が回路形成領域５０とされ、この回路形成領域５０に所望の回路が形成されている。
【００７５】
例えば、半導体基板１０は例えばＮ型のＳｉ基板である。また、回路形成領域５０には、各別のスリット１５の間の半導体基板１０にＰ−型領域５１が形成され、このＰ−型領域５１の表層部にソース領域となるＮ＋型領域５２が形成されている。各Ｎ＋型領域５２の間の絶縁層２０の上にはゲート電極５３が形成されている。これにより、ＭＯＳＦＥＴが構成されている。また、Ｐ−型領域５１の表層部に形成されたＰ＋型領域５４は絶縁層２０のコンタクトホール２１を介して絶縁層２０上のアルミ配線５５に電気的に接続されている。なお、コイル３０は図示しない配線を介して回路形成領域５０に形成された回路に電気的に接続されている。
【００７６】
そして、絶縁層２０の上に、ゲート電極５３およびアルミ配線５５を被うようにコイルユニット３１が搭載されている。ここで、ゲート電極５３やアルミ配線５５は絶縁層２０の上に位置しているものであるが、絶縁層２０の表面のごく一部に位置しているものであるので、コイルユニット３１によって積層しても問題ない。すなわちコイルユニット３１を圧着させている。
【００７７】
以上のように、コイル３０の真下に回路形成領域５０を設け、この回路形成領域５０に所望の回路を設けることができる。
【００７８】
（第７実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図１５は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、本実施形態では、コイル３０の最外周に位置する部分の直下以外にはスリット１２が設けられておらず、コイル３０の最外周に位置する部分以外のコイル配線直下に回路形成領域５０が設けられている。
【００７９】
具体的には、半導体基板１０の一面１１において、コイル３０が形成された範囲のうちコイル３０の最外周に位置する部分の直下を除いた半導体基板１０の領域に所望の回路が形成された回路形成領域５０が設けられている。また、コイル３０のうちの最外周に位置する部分の直下に位置するスリット１２の１つは、回路形成領域５０のトレンチ分離用として利用されている。さらに、半導体基板１０のうちコイル３０の最外周に位置する部分以外の領域に回路形成領域５０を画定するためのトレンチ分離用のスリット１５が形成されている。
【００８０】
なお、図１５に示される構造では、コイル３０の直下のスリット１２とは別のスリット１５が設けられていることにより、２つの回路形成領域５０が設けられ、それぞれに回路が形成されている。
【００８１】
以上のように、半導体基板１０のうちコイル３０の最外周直下以外の領域にはスリット１２を形成しないことで、回路形成領域５０の面積を拡大することができる。また、渦電流が最も大きくなるコイル３０の最外周配線直下にスリット１２を設けるため、コイル３０の内周の配線直下には回路を形成することができる。
【００８２】
（第８実施形態）
本実施形態では、第１〜第７実施形態と異なる部分について説明する。図１６は本実施形態に係る半導体装置の平面図である。図１６（ａ）に示されるように上記各実施形態では一方向に沿ってスリット１２が形成されていたが、図１６（ｂ）に示されるように図１６（ａ）における一方向に垂直な方向を一方向としてこの方向に沿ってスリット１２を設けても良い。
【００８３】
（第９実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図１７は本実施形態に係る半導体装置の断面図である。この図に示されるように、コイル３０の直下に位置するスリット１２は、半導体基板１０の一面１１に垂直な方向において、半導体基板１０を貫通している。
【００８４】
これにより、貫通したスリット１２によって半導体基板１０が厚み方向に完全に区画されるので、スリット１２の下部に流れる渦電流が無くなる。したがって、渦電流低減の効果をさらに向上させることができる。
【００８５】
（第１０実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図１８は本実施形態に係る半導体装置の平面図である。この図に示されるように、スリット１２は、一方向だけでなく、この一方向に対して直角の方向に傾けられた他方向に沿っても形成されている。このように、スリット１２を二方向に設けても良い。これにより、半導体基板１０がスリット１２によって区画されるので、渦電流の面積を小さくすることができる。
【００８６】
なお、半導体基板１０の一面１１の面方向において、他方向に沿ったスリット１２は一方向に沿ったスリット１２に対して傾けられていれば良く、上記のように二方向のスリット１２が９０°に交わっていなくても良い。
【００８７】
（第１１実施形態）
本実施形態では、第１〜第１０実施形態と異なる部分について説明する。図１９は本実施形態に係る半導体装置の平面図である。この図に示されるように、本実施形態では、半導体基板１０の一面１１の面方向において一方向と直角の他方向のそれぞれに沿ってスリット１２がコイル３０の直下に形成されている。
【００８８】
そして、コイル３０の一方向に沿って形成された部分の直下に位置するスリット１２が、半導体基板１０の一面１１の面方向において、一方向に沿ったコイル３０の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さがコイルの一方の端から他方の端までの長さの半分以上になっている。
【００８９】
具体的には、図１９に示されるように、一方向に沿ったコイル３０の一方の端から他方の端までをコイル径とすると共に、コイル径をａとすると、スリット１２はコイル３０の一方の端からａ／２以上延設されていると共に、コイル３０の他方の端からａ／２以上延設されている。
【００９０】
このように、一方向におけるコイル３０の長さよりもスリット１２を長くすることにより、コイル３０の下部に最も大きく発生する渦電流の流れをスリット１２によって遮ることができる。したがって、渦電流を低減することができる。
【００９１】
なお、上記では一方向におけるスリット１２の長さについて述べたが、一方向に対して傾けられた他方向に沿って形成されたスリット１２についても同様のことが言えると共に同様の効果を得ることができる。
【００９２】
（第１２実施形態）
本実施形態では、第１〜第１１実施形態と異なる部分について説明する。上記各実施形態では、コイル３０が四角形状の渦状にレイアウトされていたが、図２０に示されるように円形の渦状にレイアウトされていても良い。
【００９３】
このようにコイル３０が円形の場合、コイル３０のうちの最外周に位置する部分の接線方向が上述の一方向に該当し、スリット１２はこの一方向に沿って形成されている。また、図２０に示されるように、一方向だけでなくこれに直角の他方向に沿ってもスリット１２が形成されていても良い。
【００９４】
（第１３実施形態）
本実施形態では、第１２実施形態と異なる部分について説明する。本実施形態では、図２１に示されるようにコイル３０は三角形の渦状にレイアウトされていても良い。この場合、上述の「他方向」は一方向に直角ではなく、一方向に対して例えば６０°と１２０°にそれぞれ傾けられている。もちろん、この角度も一例であり、他の角度でも良い。
【００９５】
（他の実施形態）
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、スリット１２は少なくとも１本設けられていれば渦電流の面積を低減できる効果がある。
【００９６】
また、半導体基板１０はＳｉ基板だけでなく、２枚のＳｉ層で絶縁層を挟み込んだＳＯＩ基板を採用しても良い。コイル３０については、上記各実施形態では一層のみであったが、コイル３０は多層構造になっていても良い。
【００９７】
そして、スリット１２に絶縁層２０を埋め込む方法としては、熱酸化の方法の他に、スピンコートによりＳｉＯ２溶剤等の絶縁材料を塗布し、ベークにより溶媒を蒸発させてＳｉＯ２を固める方法を採用しても良い。このように、絶縁層２０を形成する方法は上記の方法に限られず、他の方法でも良い。
【符号の説明】
【００９８】
１０ 半導体基板
１１ 一面
１２ スリット
１５ 別のスリット
２０ 絶縁層
３０ コイル
５０ 回路形成領域
【技術分野】
【０００１】
本発明は、半導体基板の上方にコイルを備えた半導体装置に関する。
【背景技術】
【０００２】
従来、集積回路内にコイルを備えた構成とするために、シリコンなどの半導体基板上にコイルを形成する必要があった。しかし、半導体基板上にコイルを形成した構造では、コイルで生じた磁界によって半導体基板中に渦電流が発生し、コイルのインダクタンスやＱ値が低下するという問題が発生していた。したがって、渦電流の発生を抑えるために、磁界が半導体基板を透過しないようにする工夫が必要となる。
【０００３】
そこで、コイル直下のシリコン基板を全て除去することにより、磁界がシリコン基板を透過しなくなり、渦電流の発生を無くすことができる構造が特許文献１で提案されている。これにより、高いＱ値のインダクターを形成している。また、コイル直下の基板に溝を掘ることで渦電流発生を抑える構造が特許文献２で提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１６５７６２号公報
【特許文献２】特開平１０−３２１８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、コイル直下のシリコン基板が全て除去されているため、コイル下部に集積回路を形成することができず、回路−コイル間の配線長増大・デバイスの面積増加等の問題が生じてしまう。同様に、特許文献２でもコイル直下の基板全体に溝が掘られた構造であるため、コイル直下に回路を構成することができない。
【０００６】
本発明は上記点に鑑み、半導体基板の上方にコイルが設けられた半導体装置において、コイル直下の半導体基板に回路を形成することができる構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、一面（１１）を有する半導体基板（１０）と、半導体基板（１０）の一面（１１）に形成された絶縁層（２０）と、絶縁層（２０）の上方に渦状に形成されたコイル（３０）と、を備えた半導体装置であって、半導体基板（１０）は、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、一面（１１）に平行な面方向のうちの一方向に沿って形成されたスリット（１２）を備えていることを特徴とする。
【０００８】
これによると、スリット（１２）を境界として半導体基板（１０）の渦電流面積が制限されるので、半導体基板（１０）に発生する渦電流による損失を低減させることができる。したがって、コイル（３０）直下の半導体基板（１０）に回路を形成できるようにすることができる。
【０００９】
請求項２に記載の発明では、スリット（１２）における一方向に垂直な方向の幅は、コイル（３０）のうちの最外周に位置する部分における一方向に垂直な方向の幅よりも狭いことを特徴とする。
【００１０】
これによると、スリット（１２）によって占有される半導体基板（１０）の領域が小さくなるので、半導体基板（１０）に形成することができる回路の面積を広くすることができる。
【００１１】
請求項３に記載の発明では、スリット（１２）における一方向に垂直な方向の幅は、コイル（３０）のうちの最外周に位置する部分における一方向に垂直な方向の幅と同じであることを特徴とする。
【００１２】
これによると、半導体基板（１０）に設けられた絶縁領域が増えるので、半導体基板（１０）に流れる渦電流の面積を減らすことができる。したがって、渦電流低減効果をより高くすることができる。
【００１３】
請求項４に記載の発明では、半導体基板（１０）は、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、一方向に沿って形成されたスリット（１２）を少なくとも２本備えていることを特徴とする。
【００１４】
これによると、各スリット（１２）に充填されるものの体積が小さくなるので、半導体基板（１０）とスリット（１２）内の材料との熱膨張係数差により発生する熱応力を小さくすることができる。そのため、残留応力が減り、スリット（１２）の近傍のクラック・結晶欠陥の発生を防止でき、リーク等のデバイス特性の劣化を防ぐことができる。
【００１５】
請求項５に記載の発明では、請求項４に記載の発明において、コイル（３０）のうちの最外周に位置する部分の少なくとも一部は一方向に沿って形成されている。また、少なくとも２本のスリット（１２）は、コイル（３０）のうちの最外周に位置する部分において一方向に垂直な方向の幅の範囲内に位置している。さらに、一方向に垂直な方向において、コイル（３０）の一方の端と１本のスリット（１２）の端とが一致すると共に、コイル（３０）の他方の端と他の１本のスリット（１２）の端とが一致していることを特徴とする。
【００１６】
このようにスリット（１２）が一方向に垂直な方向におけるコイル（３０）の端に位置しているので、半導体基板（１０）に流れる渦電流の面積を減らすことができる。したがって、渦電流低減効果をより高くすることができる。
【００１７】
請求項６に記載の発明では、スリット（１２）は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされていることを特徴とする。これにより、スリット（１２）内に設けられたものにより電流が流れてしまうことを防止することができる。
【００１８】
請求項７に記載の発明では、スリット（１２）は、一方向と、この一方向に対して傾けられた他方向と、に沿って形成されていることを特徴とする。これによると、半導体基板（１０）が二方向のスリット（１２）によって区画されるので、半導体基板（１０）に流れる渦電流の面積を小さくすることができる。
【００１９】
請求項８に記載の発明では、コイル（３０）のうちの最外周に位置する部分の少なくとも一部は一方向に沿って形成されている。そして、スリット（１２）は、半導体基板（１０）の一面（１１）において、一方向に沿ったコイル（３０）の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さがコイル（３０）の一方の端から他方の端までの長さの半分以上になっていることを特徴とする。
【００２０】
これによると、一方向におけるコイル（３０）の長さよりもスリット（１２）が長いので、コイル（３０）の下部に最も大きく発生する渦電流の流れをスリット（１２）によって遮ることができ、ひいては渦電流の低減効果を向上させることができる。
【００２１】
請求項９に記載の発明では、スリット（１２）は、半導体基板（１０）の一面（１１）に垂直な方向において、半導体基板（１０）を貫通していることを特徴とする。これによると、貫通したスリット（１２）によって半導体基板（１０）が厚み方向に完全に区画されるので、渦電流の面積を確実に区画でき、ひいては渦電流低減の効果を向上させることができる。
【００２２】
請求項１０に記載の発明では、半導体基板（１０）は、半導体基板（１０）の一面（１１）において、コイル（３０）が形成された範囲のうちコイル（３０）の最外周に位置する部分の直下を除いた領域に別のスリット（１５）を備えている。そして、別のスリット（１５）は、半導体基板（１０）の一面（１１）を基準とした深さが、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）よりも浅いことを特徴とする。
【００２３】
これによると、半導体基板（１０）に設けられた別のスリット（１５）が渦電流の面積を制限する役割を果たすので、半導体基板（１０）に発生する渦電流を低減することができる。したがって、コイル直下の半導体基板（１０）に回路を形成することができる。
【００２４】
請求項１１に記載の発明では、半導体基板（１０）は、半導体基板（１０）の一面（１１）において、コイル（３０）が形成された範囲のうちコイル（３０）の最外周に位置する部分の直下を除いた領域に回路が形成された回路形成領域（５０）を備えていることを特徴とする。スリット（１２）によって渦電流の面積が低減されているので、コイル（３０）の下方に回路形成領域（５０）を設けることができる。
【００２５】
請求項１２に記載の発明では、請求項１１に記載の発明において、コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）を、回路形成領域（５０）のトレンチ分離用として用いることもできる。
【００２６】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係る半導体装置の斜視図である。
【図２】（ａ）は図１に示された半導体装置の平面図であり、（ｂ）は図２（ａ）のＡ−Ａ断面図である。
【図３】（ａ）は半導体基板にスリットが設けられていない構造の断面と渦電流を示した図であり、（ｂ）は半導体基板にスリットが設けられた構造の断面と渦電流を示した図である。
【図４】第１実施形態に係る半導体装置の具体的な断面図である。
【図５】第１実施形態に係る半導体装置の製造工程を示した図である。
【図６】本発明の第２実施形態に係る半導体装置の断面図である。
【図７】第２実施形態に係る半導体装置の製造工程を示した図である。
【図８】本発明の第３実施形態に係る半導体装置の断面図である。
【図９】第３実施形態に係る半導体装置の製造工程を示した図である。
【図１０】本発明の第４実施形態に係る半導体装置の断面図である。
【図１１】第４実施形態に係る半導体装置の製造工程を示した図である。
【図１２】本発明の第５実施形態に係る半導体装置の断面図である。
【図１３】第５実施形態に係る半導体装置の製造工程を示した図である。
【図１４】本発明の第６実施形態に係る半導体装置の断面図である。
【図１５】本発明の第７実施形態に係る半導体装置の断面図である。
【図１６】本発明の第８実施形態に係る半導体装置の平面図である。
【図１７】本発明の第９実施形態に係る半導体装置の断面図である。
【図１８】本発明の第１０実施形態に係る半導体装置の平面図である。
【図１９】本発明の第１１実施形態に係る半導体装置の平面図である。
【図２０】本発明の第１２実施形態に係る半導体装置の平面図である。
【図２１】本発明の第１３実施形態に係る半導体装置の平面図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２９】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係る半導体装置は、無線通信を行うためのコイルを備えたものである。
【００３０】
図１は、本実施形態に係る半導体装置の斜視図である。この図に示されるように、半導体装置は、一面１１を有する半導体基板１０と、半導体基板１０の一面１１に形成された絶縁層２０と、絶縁層２０の上方に形成されたコイル３０と、を備えて構成されている。半導体基板１０はシリコン基板等であり、絶縁層２０はＳｉＯ２等の酸化膜である。
【００３１】
図２（ａ）は図１に示された半導体装置の平面図である。この図に示されるように、コイル３０は四角形状の渦状にレイアウトされている。コイル３０は例えばＣｕで形成されている。
【００３２】
図２（ｂ）は図２（ａ）のＡ−Ａ断面図である。この図に示されるように、半導体基板１０は、コイル３０の直下にスリット１２を備えている。具体的には、半導体基板１０は、コイル３０のうち、半導体基板１０の一面１１に平行な面方向のうちの一方向に沿って形成された部分の直下にスリット１２を備えている。図２（ａ）に示されるコイル３０の渦形状では一方向に沿った部分が三箇所あるので、スリット１２は半導体基板１０に３本設けられている。
【００３３】
このように、スリット１２が設けられている位置はコイル３０の直下であり、コイル３０の直下以外にはスリット１２が設けられていない。スリット１２は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされており、スリット１２中には電流は流れないようなっている。なお、「直下」とはコイル３０の下方という意味である。
【００３４】
このような構成によると、半導体基板１０に発生する渦電流の面積が低減する。これについて、図３を参照して説明する。
【００３５】
まず、図３（ａ）は半導体基板１０にスリット１２が設けられていない構造の断面図と渦電流を示している。この構造では、コイル３０に電流が流れると、半導体基板１０の一面１１に垂直な方向に発生した磁界を打ち消すように半導体基板１０に渦電流が流れる。半導体基板１０にはこの渦電流を遮る構造がないため、半導体基板１０の一面１１における渦電流の面積はコイル３０の範囲よりも大きくなる。
【００３６】
一方、図３（ｂ）は半導体基板１０にスリット１２が設けられた図２（ｂ）の断面と渦電流を示している。このように、半導体基板１０にスリット１２が設けられているので、スリット１２を境界として半導体基板１０の渦電流面積を制限することができる。これに伴って渦電流損失が低減し、インダクタンスの低下を抑えることができる。半導体基板１０のうちコイル３０の配線直下が最も渦電流密度が高くなるため、その位置にスリット１２を設けることで渦電流低減に効果がある。
【００３７】
続いて、具体的な半導体装置の構造について説明する。図４は半導体装置の具体的な断面図である。なお、図４は例えば図１のＡ−Ａ断面に相当する図である。図４に示されるように、半導体基板１０の一面１１には絶縁層２０が形成され、この絶縁層２０の上にコイルユニット３１が搭載されている。コイルユニット３１は、コイル３０をポリイミド等の絶縁膜３２で包み込んだものであり、絶縁層２０に接着固定されている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、絶縁膜３２は特許請求の範囲の「絶縁層」に対応する。
【００３８】
そして、スリット１２における一方向に垂直な方向の幅は、コイル３０における一方向に垂直な方向の幅よりも狭くなっている。これにより、スリット１２によって占有される半導体基板１０の領域が小さくなるので、半導体基板１０に形成できる回路の面積を広く確保することができる。スリット１２にはＳｉＯ２の酸化膜が埋め込まれている。この酸化膜は絶縁層２０の一部である。
【００３９】
次に、図４に示される半導体装置の製造方法について、図５を参照して説明する。なお、図５に示される各工程とは別のレイヤートランスファー工程等により作製したコイルユニット３１を用意しておく。
【００４０】
まず、図５（ａ）に示す工程では、シリコン基板等の半導体基板１０を用意し、コイル３０のうち一方向に沿った最外周に位置する部分の直下となる位置にスリット１２を形成する。スリット１２は、例えばトレンチエッチングにより形成する。
【００４１】
ここで、スリット１２の深さは、半導体基板１０の厚みの半分よりも深くなるように形成することが好ましい。スリット１２が深いほど、半導体基板１０の一面１１の面方向に流れる渦電流を制限することができるからである。
【００４２】
図５（ｂ）に示す工程では、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０として酸化膜を形成する。また、絶縁層２０の表面を研磨して平坦化する。
【００４３】
続いて、図５（ｃ）に示す工程では、予め用意しておいたコイルユニット３１を酸化膜表面に搭載し、接着する。このとき、スリット１２の位置とコイルユニット３１のコイル３０の位置とを合わせる。こうして、図４に示される半導体装置が完成する。
【００４４】
以上説明したように、本実施形態では、半導体基板１０のうちコイル３０の下方にスリット１２を設けたことが特徴となっている。これにより、半導体基板１０に発生する渦電流の面積が小さくなるので、渦電流損失が低減し、渦電流低減に効果がある。したがって、半導体基板１０の上方にコイル３０が設けられていても、コイル３０直下の半導体基板１０に回路を形成できるようにすることができる。
【００４５】
すなわち、コイル３０の直下の半導体基板１０に集積回路を形成することができる。また、実装面積を縮小することができ、回路−コイル３０間の配線長も短くすることができる。
【００４６】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図６は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。
【００４７】
この図に示されるように、本実施形態では、半導体基板１０の上方に形成されたコイルユニット３１において、少なくともコイル３０の最外周配線直下にコイル幅と同じ幅のスリット１２が形成されている。具体的には、スリット１２における一方向に垂直な方向の幅は、コイル３０のうちの最外周に位置する部分における一方向に垂直な方向の幅と同じである。
【００４８】
そして、スリット１２の壁面には絶縁層２０としてＳｉＯ２の酸化膜が形成されており、この酸化膜上にＰｏｌｙ−Ｓｉ等の埋込部材１３が埋め込まれている。このように、スリット幅とコイル幅とを同じとし、スリット１２の位置はコイル配線の真下とする。これにより、第１実施形態に対して半導体基板１０に設けられた絶縁領域が増えるので、渦電流低減効果が高くなる。
【００４９】
次に、図６に示される半導体装置の製造方法について、図７を参照して説明する。まず、図７（ａ）に示す工程では、図５（ａ）に示す工程と同様に、半導体基板１０を用意してコイル３０のうち一方向に沿った最外周に位置する部分の直下に位置するようにスリット１２をトレンチエッチングで形成する。ここで、スリット１２における一方向に垂直な方向の幅が同方向におけるコイル３０の幅と同じとなるようにスリット１２を形成する。
【００５０】
続いて、図７（ｂ）に示す工程では、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０としてＳｉＯ２の酸化膜を形成する。また、図７（ｃ）に示す工程では、プラズマＣＶＤ法等により、埋込部材１３としてＰｏｌｙ−Ｓｉをスリット１２に埋め込むと共に酸化膜表面にも埋込部材１３を積層する。
【００５１】
この後、図７（ｄ）に示す工程では、表面研磨によって埋込部材１３であるＰｏｌｙ−Ｓｉを削っていき、酸化膜表面が露出するところまで削る。そして、レイヤートランスファー工程などにより作製したコイルユニット３１をこの酸化膜表面に搭載する。こうして、図６に示す半導体装置が完成する。
【００５２】
以上説明したように、スリット幅とコイル幅とを同じにすることにより、半導体基板１０に設けた絶縁領域を増やして半導体基板１０に流れる渦電流の面積を低減することもできる。
【００５３】
（第３実施形態）
本実施形態では、第２実施形態と異なる部分について説明する。第２実施形態では、スリット１２に埋込部材１３としてＰｏｌｙ−Ｓｉを埋め込んでいたが、本実施形態ではスリット１２内を全て酸化膜で埋め込んだ構造となっている。
【００５４】
図８は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、スリット１２には絶縁層２０としてＳｉＯ２の酸化膜が埋め込まれている。
【００５５】
図９は図８に示された半導体装置の製造工程を示した図である。上述のように、まずは半導体基板１０を用意する。そして、図９（ａ）に示す工程では、半導体基板１０のうち一方向に沿ったコイル配線直下に当たる箇所にトレンチエッチングを施し、一方向に沿った複数のスリット１４を形成する。
【００５６】
複数のスリット１４は、コイル３０において一方向に垂直な方向の幅の範囲に形成する。すなわち、スリット１２の幅は、一方向に垂直な方向において一方の端に位置するスリット１４の壁面と他方の端に位置するスリット１４の壁面との間の幅となる。
【００５７】
図９（ｂ）に示す工程では、熱酸化の方法により複数のスリット１４の壁面と半導体基板１０の一面１１に絶縁層２０を形成する。これにより、各スリット１４間のＳｉはＳｉＯ２になり、複数のスリット１４は無くなり、１つのスリット１２に絶縁層２０が埋め込まれた構造となる。この後、コイルユニット３１を絶縁層２０の上に搭載することにより、図８に示される半導体装置が完成する。
【００５８】
以上説明したように、半導体基板１０のうちコイル配線直下となる位置に複数のスリット１４を形成して熱酸化することにより１つのスリット１２とこのスリット１２内に位置する絶縁層２０とを形成することもできる。
【００５９】
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。本実施形態では、コイル３０の直下に２本のスリット１２を設けたことが特徴となっている。
【００６０】
図１０は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、１つのコイル３０の直下に２本のスリット１２が形成されている。上述のように、コイル３０のうち一方向に沿って形成された部分の直下にスリット１２が位置しているので、２本のスリット１２も一方向に沿って半導体基板１０に形成されている。なお、スリット１２の数は２本でなくとも３本以上でも良い。
【００６１】
このように、コイル３０の直下に少なくとも２本のスリット１２を設けることで、各スリット１２に埋め込む埋込部材１３や絶縁層２０の体積が小さくなる。このため、半導体基板１０と埋込部材１３や絶縁層２０との熱膨張係数差により発生する熱応力が小さくなる。その結果、残留応力が減り、埋込部材１３や絶縁層２０の近傍のクラック・結晶欠陥の発生を防止でき、リーク等のデバイス特性の劣化を防ぐことができる。
【００６２】
また、２本のスリット１２は、コイル３０において一方向に垂直な方向の幅の範囲内に位置しており、当該垂直な方向において、コイル３０の一方の端と１本のスリット１２の端とが一致すると共に、コイル３０の他方の端と他の１本のスリット１２の端とが一致している。これにより、第２実施形態等と同様に、半導体基板１０において渦電流の面積を制限することができる。
【００６３】
図１１は図１０に示された半導体装置の製造工程を示した図である。まず、半導体基板１０を用意し、図１１（ａ）に示す工程では、半導体基板１０のうち一方向に沿ったコイル配線直下に当たる箇所にトレンチエッチングを施し、一方向に沿った２本のスリット１２をそれぞれ形成する。２本のスリット１２はコイル３０の幅の範囲内にそれぞれ位置すると共に、２本のスリット１２をコイル配線の端面の直下にそれぞれ形成する。
【００６４】
続いて、図１１（ｂ）に示す工程では、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０としてＳｉＯ２の酸化膜を形成する。また、表面研磨により、半導体基板１０の一面１１上の絶縁層２０の表面を平坦化する。この後、レイヤートランスファー工程等により作製したコイルユニット３１を絶縁層２０の上に搭載する。こうして、図１０に示される半導体装置が完成する。
【００６５】
以上説明したように、半導体基板１０上に形成されたコイルユニット３１において、少なくともコイル３０の最外周配線直下に、コイル配線１本に対し少なくとも２本のスリット１２を形成することもできる。この場合、２本のスリット１２は、コイル配線の端面の直下にそれぞれ形成することが好ましい。
【００６６】
（第５実施形態）
本実施形態では、第１〜第４実施形態と異なる部分について説明する。本実施形態では、半導体基板１０のうち一方向に沿ったコイル３０の部分の直下を除いた領域に別のスリットを設けている。
【００６７】
図１２は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、半導体基板１０は上述のスリット１２の他に、半導体基板１０の一面１１において、コイル３０が形成された範囲のうちコイル３０のうち一方向に沿った部分の直下を除いた領域に別のスリット１５を備えている。
【００６８】
別のスリット１５は、半導体基板１０の一面１１を基準とした深さが、コイル３０のうち一方向に沿った部分の直下に位置するスリット１２よりも浅い。具体的には、半導体基板１０の厚みが例えば４００μｍ〜６００μｍの厚みであり、コイル３０のうち一方向に沿った部分の直下に位置するスリット１２の深さが例えば１００μｍである。そして、別のスリット１５の深さが例えば１０μｍ程度である。この別のスリット１５は、例えば回路の絶縁分離用（トレンチ分離用）や素子分離用として利用される。
【００６９】
このように、半導体基板１０にスリット１２より浅い別のスリット１５を設けることで、この別のスリット１５が渦電流の面積を制限する役割を果たす。したがって、半導体基板１０に発生する渦電流が低減されるので、コイル３０の真下に回路形成領域を設けることが可能となる。これにより、半導体基板１０に広い面積を確保しなくとも、コイル３０と回路との積層構造が可能となり、半導体装置の小型化を実現できる。
【００７０】
図１３は図１２に示された半導体装置の製造工程を示した図である。まず、図１３（ａ）に示す工程では、半導体基板１０を用意し、半導体基板１０の一面１１にレジスト４０を形成する。ここで、半導体基板１０に深堀りする箇所にはレジスト４０の開口幅を広い範囲に、浅堀りする箇所にはレジスト４０の開口幅を狭い範囲に露光する。
【００７１】
次に、図１３（ｂ）に示す工程では、レジスト４０のパターンに従って半導体基板１０にトレンチエッチングを施し、スリット１２、１５を形成する。このとき、マイクロローディング効果により、レジスト４０の開口幅が広い箇所は深く、開口幅が狭い箇所は浅くエッチングされる。
【００７２】
この後、第４実施形態の図１１（ｂ）に示す工程と同様に、熱酸化の方法によりスリット１２の壁面と半導体基板１０の一面１１に絶縁層２０を形成する。また、絶縁層２０の上にコイルユニット３１を搭載する。こうして、図１２に示される半導体装置が完成する。
【００７３】
以上説明したように、コイル配線直下以外に別のスリット１５を設け、この別のスリット１５の深さをコイル配線直下のスリット１２の深さより浅くしても良い。コイル配線直下以外は渦電流密度が小さいため、浅いスリット１５でも効果がある。スリット１５を浅くすることで、スリット１５下に配線層等を形成できる。
【００７４】
（第６実施形態）
本実施形態では、第５実施形態と異なる部分について説明する。図１４は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、本実施形態では半導体基板１０のうち２つの別のスリット１５の間が回路形成領域５０とされ、この回路形成領域５０に所望の回路が形成されている。
【００７５】
例えば、半導体基板１０は例えばＮ型のＳｉ基板である。また、回路形成領域５０には、各別のスリット１５の間の半導体基板１０にＰ−型領域５１が形成され、このＰ−型領域５１の表層部にソース領域となるＮ＋型領域５２が形成されている。各Ｎ＋型領域５２の間の絶縁層２０の上にはゲート電極５３が形成されている。これにより、ＭＯＳＦＥＴが構成されている。また、Ｐ−型領域５１の表層部に形成されたＰ＋型領域５４は絶縁層２０のコンタクトホール２１を介して絶縁層２０上のアルミ配線５５に電気的に接続されている。なお、コイル３０は図示しない配線を介して回路形成領域５０に形成された回路に電気的に接続されている。
【００７６】
そして、絶縁層２０の上に、ゲート電極５３およびアルミ配線５５を被うようにコイルユニット３１が搭載されている。ここで、ゲート電極５３やアルミ配線５５は絶縁層２０の上に位置しているものであるが、絶縁層２０の表面のごく一部に位置しているものであるので、コイルユニット３１によって積層しても問題ない。すなわちコイルユニット３１を圧着させている。
【００７７】
以上のように、コイル３０の真下に回路形成領域５０を設け、この回路形成領域５０に所望の回路を設けることができる。
【００７８】
（第７実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図１５は本実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に相当する図である。この図に示されるように、本実施形態では、コイル３０の最外周に位置する部分の直下以外にはスリット１２が設けられておらず、コイル３０の最外周に位置する部分以外のコイル配線直下に回路形成領域５０が設けられている。
【００７９】
具体的には、半導体基板１０の一面１１において、コイル３０が形成された範囲のうちコイル３０の最外周に位置する部分の直下を除いた半導体基板１０の領域に所望の回路が形成された回路形成領域５０が設けられている。また、コイル３０のうちの最外周に位置する部分の直下に位置するスリット１２の１つは、回路形成領域５０のトレンチ分離用として利用されている。さらに、半導体基板１０のうちコイル３０の最外周に位置する部分以外の領域に回路形成領域５０を画定するためのトレンチ分離用のスリット１５が形成されている。
【００８０】
なお、図１５に示される構造では、コイル３０の直下のスリット１２とは別のスリット１５が設けられていることにより、２つの回路形成領域５０が設けられ、それぞれに回路が形成されている。
【００８１】
以上のように、半導体基板１０のうちコイル３０の最外周直下以外の領域にはスリット１２を形成しないことで、回路形成領域５０の面積を拡大することができる。また、渦電流が最も大きくなるコイル３０の最外周配線直下にスリット１２を設けるため、コイル３０の内周の配線直下には回路を形成することができる。
【００８２】
（第８実施形態）
本実施形態では、第１〜第７実施形態と異なる部分について説明する。図１６は本実施形態に係る半導体装置の平面図である。図１６（ａ）に示されるように上記各実施形態では一方向に沿ってスリット１２が形成されていたが、図１６（ｂ）に示されるように図１６（ａ）における一方向に垂直な方向を一方向としてこの方向に沿ってスリット１２を設けても良い。
【００８３】
（第９実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図１７は本実施形態に係る半導体装置の断面図である。この図に示されるように、コイル３０の直下に位置するスリット１２は、半導体基板１０の一面１１に垂直な方向において、半導体基板１０を貫通している。
【００８４】
これにより、貫通したスリット１２によって半導体基板１０が厚み方向に完全に区画されるので、スリット１２の下部に流れる渦電流が無くなる。したがって、渦電流低減の効果をさらに向上させることができる。
【００８５】
（第１０実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図１８は本実施形態に係る半導体装置の平面図である。この図に示されるように、スリット１２は、一方向だけでなく、この一方向に対して直角の方向に傾けられた他方向に沿っても形成されている。このように、スリット１２を二方向に設けても良い。これにより、半導体基板１０がスリット１２によって区画されるので、渦電流の面積を小さくすることができる。
【００８６】
なお、半導体基板１０の一面１１の面方向において、他方向に沿ったスリット１２は一方向に沿ったスリット１２に対して傾けられていれば良く、上記のように二方向のスリット１２が９０°に交わっていなくても良い。
【００８７】
（第１１実施形態）
本実施形態では、第１〜第１０実施形態と異なる部分について説明する。図１９は本実施形態に係る半導体装置の平面図である。この図に示されるように、本実施形態では、半導体基板１０の一面１１の面方向において一方向と直角の他方向のそれぞれに沿ってスリット１２がコイル３０の直下に形成されている。
【００８８】
そして、コイル３０の一方向に沿って形成された部分の直下に位置するスリット１２が、半導体基板１０の一面１１の面方向において、一方向に沿ったコイル３０の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さがコイルの一方の端から他方の端までの長さの半分以上になっている。
【００８９】
具体的には、図１９に示されるように、一方向に沿ったコイル３０の一方の端から他方の端までをコイル径とすると共に、コイル径をａとすると、スリット１２はコイル３０の一方の端からａ／２以上延設されていると共に、コイル３０の他方の端からａ／２以上延設されている。
【００９０】
このように、一方向におけるコイル３０の長さよりもスリット１２を長くすることにより、コイル３０の下部に最も大きく発生する渦電流の流れをスリット１２によって遮ることができる。したがって、渦電流を低減することができる。
【００９１】
なお、上記では一方向におけるスリット１２の長さについて述べたが、一方向に対して傾けられた他方向に沿って形成されたスリット１２についても同様のことが言えると共に同様の効果を得ることができる。
【００９２】
（第１２実施形態）
本実施形態では、第１〜第１１実施形態と異なる部分について説明する。上記各実施形態では、コイル３０が四角形状の渦状にレイアウトされていたが、図２０に示されるように円形の渦状にレイアウトされていても良い。
【００９３】
このようにコイル３０が円形の場合、コイル３０のうちの最外周に位置する部分の接線方向が上述の一方向に該当し、スリット１２はこの一方向に沿って形成されている。また、図２０に示されるように、一方向だけでなくこれに直角の他方向に沿ってもスリット１２が形成されていても良い。
【００９４】
（第１３実施形態）
本実施形態では、第１２実施形態と異なる部分について説明する。本実施形態では、図２１に示されるようにコイル３０は三角形の渦状にレイアウトされていても良い。この場合、上述の「他方向」は一方向に直角ではなく、一方向に対して例えば６０°と１２０°にそれぞれ傾けられている。もちろん、この角度も一例であり、他の角度でも良い。
【００９５】
（他の実施形態）
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、スリット１２は少なくとも１本設けられていれば渦電流の面積を低減できる効果がある。
【００９６】
また、半導体基板１０はＳｉ基板だけでなく、２枚のＳｉ層で絶縁層を挟み込んだＳＯＩ基板を採用しても良い。コイル３０については、上記各実施形態では一層のみであったが、コイル３０は多層構造になっていても良い。
【００９７】
そして、スリット１２に絶縁層２０を埋め込む方法としては、熱酸化の方法の他に、スピンコートによりＳｉＯ２溶剤等の絶縁材料を塗布し、ベークにより溶媒を蒸発させてＳｉＯ２を固める方法を採用しても良い。このように、絶縁層２０を形成する方法は上記の方法に限られず、他の方法でも良い。
【符号の説明】
【００９８】
１０ 半導体基板
１１ 一面
１２ スリット
１５ 別のスリット
２０ 絶縁層
３０ コイル
５０ 回路形成領域
【特許請求の範囲】
【請求項１】
一面（１１）を有する半導体基板（１０）と、前記半導体基板（１０）の一面（１１）に形成された絶縁層（２０）と、前記絶縁層（２０）の上方に渦状に形成されたコイル（３０）と、を備えた半導体装置であって、
前記半導体基板（１０）は、前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、前記一面（１１）に平行な面方向のうちの一方向に沿って形成されたスリット（１２）を備えていることを特徴とする半導体装置。
【請求項２】
前記スリット（１２）における前記一方向に垂直な方向の幅は、前記コイル（３０）のうちの最外周に位置する部分における前記一方向に垂直な方向の幅よりも狭いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スリット（１２）における前記一方向に垂直な方向の幅は、前記コイル（３０）のうちの最外周に位置する部分における前記一方向に垂直な方向の幅と同じであることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板（１０）は、前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、前記一方向に沿って形成されたスリット（１２）を少なくとも２本備えていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部は前記一方向に沿って形成されており、
前記少なくとも２本のスリット（１２）は、前記コイル（３０）のうちの最外周に位置する部分において前記一方向に垂直な方向の幅の範囲内に位置しており、
さらに、前記一方向に垂直な方向において、前記コイル（３０）の一方の端と１本のスリット（１２）の端とが一致すると共に、前記コイル（３０）の他方の端と他の１本のスリット（１２）の端とが一致していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記スリット（１２）は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記スリット（１２）は、前記一方向と、この一方向に対して傾けられた他方向と、に沿って形成されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
【請求項８】
前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部は前記一方向に沿って形成されており、
前記スリット（１２）は、前記半導体基板（１０）の一面（１１）において、前記一方向に沿った前記コイル（３０）の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さが前記コイルの一方の端から他方の端までの長さの半分以上になっていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記スリット（１２）は、前記半導体基板（１０）の一面（１１）に垂直な方向において、前記半導体基板（１０）を貫通していることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
【請求項１０】
前記半導体基板（１０）は、前記半導体基板（１０）の一面（１１）において、前記コイル（３０）が形成された範囲のうち前記コイル（３０）の最外周に位置する部分の直下を除いた領域に別のスリット（１５）を備えており、
前記別のスリット（１５）は、前記半導体基板（１０）の一面（１１）を基準とした深さが、前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）よりも浅いことを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
【請求項１１】
前記半導体基板（１０）は、前記半導体基板（１０）の一面（１１）において、前記コイル（３０）が形成された範囲のうち前記コイル（３０）の最外周に位置する部分の直下を除いた領域に回路が形成された回路形成領域（５０）を備えていることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置。
【請求項１２】
前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）は、前記回路形成領域（５０）のトレンチ分離用として用いられることを特徴とする請求項１１に記載の半導体装置。
【請求項１】
一面（１１）を有する半導体基板（１０）と、前記半導体基板（１０）の一面（１１）に形成された絶縁層（２０）と、前記絶縁層（２０）の上方に渦状に形成されたコイル（３０）と、を備えた半導体装置であって、
前記半導体基板（１０）は、前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、前記一面（１１）に平行な面方向のうちの一方向に沿って形成されたスリット（１２）を備えていることを特徴とする半導体装置。
【請求項２】
前記スリット（１２）における前記一方向に垂直な方向の幅は、前記コイル（３０）のうちの最外周に位置する部分における前記一方向に垂直な方向の幅よりも狭いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スリット（１２）における前記一方向に垂直な方向の幅は、前記コイル（３０）のうちの最外周に位置する部分における前記一方向に垂直な方向の幅と同じであることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板（１０）は、前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に、前記一方向に沿って形成されたスリット（１２）を少なくとも２本備えていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部は前記一方向に沿って形成されており、
前記少なくとも２本のスリット（１２）は、前記コイル（３０）のうちの最外周に位置する部分において前記一方向に垂直な方向の幅の範囲内に位置しており、
さらに、前記一方向に垂直な方向において、前記コイル（３０）の一方の端と１本のスリット（１２）の端とが一致すると共に、前記コイル（３０）の他方の端と他の１本のスリット（１２）の端とが一致していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記スリット（１２）は、絶縁膜の単膜、絶縁膜を含む複合膜、および空隙のいずれかによって満たされていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記スリット（１２）は、前記一方向と、この一方向に対して傾けられた他方向と、に沿って形成されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
【請求項８】
前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部は前記一方向に沿って形成されており、
前記スリット（１２）は、前記半導体基板（１０）の一面（１１）において、前記一方向に沿った前記コイル（３０）の一方の端および他方の端からそれぞれ突出していると共に、当該突出した長さが前記コイルの一方の端から他方の端までの長さの半分以上になっていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記スリット（１２）は、前記半導体基板（１０）の一面（１１）に垂直な方向において、前記半導体基板（１０）を貫通していることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
【請求項１０】
前記半導体基板（１０）は、前記半導体基板（１０）の一面（１１）において、前記コイル（３０）が形成された範囲のうち前記コイル（３０）の最外周に位置する部分の直下を除いた領域に別のスリット（１５）を備えており、
前記別のスリット（１５）は、前記半導体基板（１０）の一面（１１）を基準とした深さが、前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）よりも浅いことを特徴とする請求項１ないし９のいずれか１つに記載の半導体装置。
【請求項１１】
前記半導体基板（１０）は、前記半導体基板（１０）の一面（１１）において、前記コイル（３０）が形成された範囲のうち前記コイル（３０）の最外周に位置する部分の直下を除いた領域に回路が形成された回路形成領域（５０）を備えていることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置。
【請求項１２】
前記コイル（３０）のうちの最外周に位置する部分の少なくとも一部の直下に位置するスリット（１２）は、前記回路形成領域（５０）のトレンチ分離用として用いられることを特徴とする請求項１１に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１３−９８２３８（Ｐ２０１３−９８２３８Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２３７４６９（Ｐ２０１１−２３７４６９）
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]