印刷装置及び印刷システム
【課題】書き込み処理のスループットを改善することができる印刷装置及び印刷システム等を提供すること。
【解決手段】印刷装置は、メイン制御部２００と、ビジー端子ＢＴを有し、メイン制御部２００により制御され、各々がインク量情報を記憶する１又は複数の記憶装置３００に接続される第１〜第ｎ（ｎは２以上の整数）のサブ制御部１００と、メイン制御部２００と第１〜第ｎのサブ制御部１００の各々のビジー端子ＢＴとをバス接続するビジー信号線ＢＵＳＹと、第１〜第ｎのサブ制御部１００に接続される第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎとを含む。第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部１００−ｋが、メイン制御部２００により第１のモードに設定された場合には、第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間には、記憶装置３００のアクセス状態に応じてビジー信号を出力し、リセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定する。
【解決手段】印刷装置は、メイン制御部２００と、ビジー端子ＢＴを有し、メイン制御部２００により制御され、各々がインク量情報を記憶する１又は複数の記憶装置３００に接続される第１〜第ｎ（ｎは２以上の整数）のサブ制御部１００と、メイン制御部２００と第１〜第ｎのサブ制御部１００の各々のビジー端子ＢＴとをバス接続するビジー信号線ＢＵＳＹと、第１〜第ｎのサブ制御部１００に接続される第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎとを含む。第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部１００−ｋが、メイン制御部２００により第１のモードに設定された場合には、第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間には、記憶装置３００のアクセス状態に応じてビジー信号を出力し、リセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷装置及び印刷システム等に関する。
【背景技術】
【０００２】
メモリーシステムなどのように、複数の回路装置が１つのバスに接続されるシステムにおいては、データ通信時に送信データ等の衝突を防止する手段が必要である。この課題に対して例えば特許文献１には、複数のマイコン間で送信データの衝突を防止するために送信に先立ってマイコンが通信要求を出力する手法が開示されている。
【０００３】
しかしながらこの手法では、印刷装置（例えばインクジェットプリンター）とインクカートリッジの記憶装置からなるシステムには適用が難しいなどの問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２５０８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の幾つかの態様によれば、書き込み処理のスループットを改善することができる印刷装置及び印刷システム等を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、メイン制御部と、ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する１又は複数の記憶装置に接続される第１のサブ制御部〜第ｎ（ｎは２以上の整数）のサブ制御部と、前記メイン制御部と前記第１のサブ制御部〜前記第ｎのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、前記第１のサブ制御部〜前記第ｎのサブ制御部に接続される第１のリセット信号線〜第ｎのリセット信号線とを含み、前記第１のサブ制御部〜前記第ｎのサブ制御部のうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部が、前記メイン制御部により第１のモードに設定された場合には、前記第１のリセット信号線〜前記第ｎのリセット信号線のうちの第ｋのリセット線のリセット信号が非アクティブである期間には、前記第ｋのサブ制御部は、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、前記第ｋのリセット線のリセット信号がアクティブである期間には、前記第ｋのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定する印刷装置に関係する。
【０００７】
本発明の一態様によれば、第１のモードに設定されたサブ制御部は、リセット信号が非アクティブである期間にはビジー信号を出力し、リセット信号がアクティブである期間にはビジー端子を高インピーダンス状態に設定することができる。このようにすることで、ビジー信号の衝突を防止することができ、また記憶装置へのデータ書き込み処理の時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を低減することができるから、印刷処理の信頼性を高めることなどが可能になる。
【０００８】
また本発明の一態様では、前記第１のリセット信号線〜前記第ｎのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、前記メイン制御部が前記第１のサブ制御部〜前記第ｎのサブ制御部を前記第１のモードに設定した後に、前記リセット信号出力回路は、前記第１のリセット信号線〜前記第ｎのリセット信号線のリセット信号の１つを非アクティブに設定してもよい。
【０００９】
このようにすれば、メイン制御部は、第１のモードに設定された複数のサブ制御部のうちの１つのサブ制御部に対してリセット信号を非アクティブにし、他のサブ制御部に対してリセット信号をアクティブにすることができる。
【００１０】
また本発明の一態様では、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号が非アクティブである期間に、前記第ｋのサブ制御部に接続される前記１又は複数の記憶装置にアクセスしてもよい。
【００１１】
このようにすれば、メイン制御部は、第１のモードに設定された複数のサブ制御部のうちの１つのサブ制御部に対してリセット信号を非アクティブにし、そのサブ制御部に対して書き込み処理等を行うことができる。
【００１２】
また本発明の一態様では、前記第ｋのサブ制御部が、前記メイン制御部により第２のモードに設定された場合には、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定してもよい。
【００１３】
このようにすれば、メイン制御部が記憶装置にアクセスしないサブ制御部を第２のモードに設定することで、ビジー信号の衝突を防止することができる。
【００１４】
また本発明の一態様では、前記第ｋのサブ制御部が、前記メイン制御部により第３のモードに設定された場合には、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力してもよい。
【００１５】
このようにすれば、メイン制御部は、書き込み処理の対象とするサブ制御部を第３のモードに設定することで、アクセス状態に応じてビジー信号をそのサブ制御部から受け取ることができる。
【００１６】
また本発明の一態様では、前記第１のサブ制御部〜前記第ｎのサブ制御部は、前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、前記モード設定レジスターの前記レジスター値に基づいて、前記第１のモード、前記第２のモード、前記第３のモードのいずれか１つが設定されてもよい。
【００１７】
このようにすれば、メイン制御部は、モード設定レジスターのレジスター値を設定することで、サブ制御部を第１のモード、第２のモード、第３のモードのいずれか１つのモードに設定することができる。
【００１８】
本発明の他の態様は、上記いずれかに記載の印刷装置と、インク量情報を記憶する前記１又は複数の記憶装置とを含む印刷システムに関係する。
【図面の簡単な説明】
【００１９】
【図１】印刷装置及び印刷システムの基本的な構成例。
【図２】図２（Ａ）は、ビジー信号出力回路の構成例。図２（Ｂ）は、ビジー信号出力回路の動作を説明する図。
【図３】リセット信号出力回路の詳細な構成例。
【図４】書き込みデータを送信する場合の各信号のタイミングチャートの一例。
【図５】書き込みデータを順次送信する場合の各信号のタイミングチャートの一例。
【図６】第１のモードによる書き込みシーケンスを説明するフローチャート。
【図７】第２、第３のモードによる書き込みシーケンスを説明するフローチャート。
【図８】液体容器の詳細な構成例。
【図９】図９（Ａ）、図９（Ｂ）は、回路基板の詳細な構成例。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２１】
１．印刷装置及び印刷システム
図１に本実施形態の印刷装置及び印刷システムの基本的な構成例を示す。本実施形態の印刷装置は、メイン制御部２００、第１〜第ｎ（ｎは２以上の整数）のサブ制御部１００−１〜１００−ｎ、ビジー信号線ＢＵＳＹ、第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎ及びリセット信号出力回路２１０を含む。また、印刷システムは、上記の印刷装置及び複数の記憶装置３００を含む。なお、本実施形態の印刷装置及び印刷システムは図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００２２】
図１に示す構成例では、３個のサブ制御部１００−１〜１００−３が設けられているが、２個であってもよいし、４個以上であってもよい。
【００２３】
メイン制御部２００は、バスＨＢＳを介して第１〜第３のサブ制御部１００−１〜１００−３との通信処理の制御や、プリンターの印刷処理に必要な制御、インクカートリッジ（液体容器）のインク残量の算出、外部機器との通信処理の制御などを行う。
【００２４】
サブ制御部１００（１００−１〜１００−３）は、バスＨＢＳを介してメイン制御部２００と信号のやり取りを行う。具体的には、バスＨＢＳは、例えば図１に示すようにビジー信号ＢＵＳＹ、イネーブル信号ＥＮＡＢＬＥ、クロック信号ＳＣＫ、データ信号ＳＤＡのための信号線を含む。ビジー信号ＢＵＳＹはメイン制御部２００が発行したコマンドを処理中であることをメイン制御部２００に対して通知する信号である。またデータ信号ＳＤＡは、記憶装置３００（３００−１〜３００−４）に対する書き込み及び読み出しデータの信号である。
【００２５】
サブ制御部１００は、ビジー端子ＢＴを有し、メイン制御部２００により制御され、各々がインク量情報を記憶する１又は複数の記憶装置３００（３００−１〜３００−４）に接続される。１つのサブ制御部１００に接続される記憶装置３００の個数は４個に限定されるものではなく、３個以下であってもよいし、５個以上であってもよい。
【００２６】
サブ制御部１００は、ビジー信号出力回路１１０、モード設定レジスター１３０、制御回路１４０、データ転送回路１５０を含む。
【００２７】
モード設定レジスター１３０は、メイン制御部２００によりレジスター値が設定され、このレジスター値に基づいて第１のモード、第２のモード、第３のモードのいずれか１つが設定される。第１〜第３のモードは、ビジー信号出力回路１１０の出力を制御するモードであって、サブ制御部１００ごとに異なるモードに設定することができる。
【００２８】
制御回路１４０は、ビジー信号出力回路１１０に対して、設定されたモードに対応する出力制御を行う。具体的には、制御回路１４０は、モード設定レジスター１３０のレジスター値及びデータ転送回路１５０からの記憶装置３００−１〜３００−４のアクセス状態に関する情報に基づいて、ビジー信号を出力し、或いは、ビジー端子ＢＴを高インピーダンス状態に設定する。
【００２９】
データ転送回路１５０は、メモリー接続バスＭＢＳに接続される記憶装置３００−１〜３００−４とメイン制御部２００との間のデータ転送を行う。
【００３０】
ビジー信号線ＢＵＳＹは、メイン制御部２００と第１〜第３（広義には第ｎ）のサブ制御部１００−１〜１００−３の各々のビジー端子ＢＴとをバス接続する。
【００３１】
第１〜第３（広義には第ｎ）のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３は、リセット信号出力回路２１０とサブ制御部１００−１〜１００−３とを接続する。リセット信号線ＸＲＳＴ１〜ＸＲＳＴ３を介して、リセット信号出力回路２１０からのリセット信号がサブ制御部１００−１〜１００−３に個別に入力される。
【００３２】
リセット信号出力回路２１０は、メイン制御部２００からの４つの信号ＸＲＭ、ＸＲ１、ＸＲ２、ＸＲ３に基づいてリセット信号を生成し、リセット信号線ＸＲＳＴ１〜ＸＲＳＴｎを介して、サブ制御部１００−１〜１００−ｎに対してリセット信号を個別に出力する。具体的には、メイン制御部２００が第１〜第ｎのサブ制御部１００−１〜１００−ｎを第１のモードに設定した後に、リセット信号出力回路２１０は、第１〜第ｎのリセット信号線のリセット信号の１つを非アクティブに設定する。即ち、リセット信号出力回路２１０は、第１〜第ｎのリセット信号線のリセット信号を択一的に非アクティブに設定する。リセット信号出力回路２１０の詳細な構成例については、後述する。
【００３３】
各記憶装置３００は、図示していないが、対応する液体容器（インクカートリッジ）にそれぞれ設けられる。各記憶装置はメモリー（例えば不揮発性メモリー等）を含み、各メモリーには対応する液体容器（インクカートリッジ）を識別するためのＩＤ（Identification)情報、製造情報やメイン制御部２００から書き込まれる情報が記憶される。例えば、製造情報としては、製造日の情報、インク色の情報などがあり、メイン制御部２００から書き込まれる情報としては、インク残量の情報などがある。メモリーは、例えばＦＥＲＡＭ（強誘電体メモリー）や、フラッシュメモリー等の不揮発性メモリーにより構成することができる。
【００３４】
第１〜第ｎのサブ制御部１００−１〜１００−ｎのうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部１００−ｋが、メイン制御部２００により第１のモードに設定された場合には、第ｋのサブ制御部１００−ｋは次の動作を行う。第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎのうちの第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間には、自身に接続される１又は複数の記憶装置３００のアクセス状態に応じてビジー信号をビジー端子ＢＴに出力する。一方、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定する。
【００３５】
即ち、第１のモードでは、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間に、第ｋのサブ制御部１００−ｋに接続される１又は複数の記憶装置３００にアクセスする。そしてアクセス状態に応じてビジー信号を出力する。例えば、サブ制御部１００−ｋが記憶装置３００にアクセスしているときはビジー端子ＢＴをＨレベルに設定し、アクセスしていないときはビジー端子ＢＴをＬレベルに設定する。こうすることで、第ｋのサブ制御部１００−ｋは記憶装置３００にアクセス中であることをメイン制御部２００に対して通知することができる。一方、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定することで、他のいずれかのサブ制御部１００が記憶装置３００にアクセス中である場合に、ビジー信号が衝突することを防止できる。
【００３６】
ビジー信号の衝突が発生すると、例えば１つのサブ制御部１００がビジー信号としてＨレベルを出力している期間に、他のサブ制御部１００がビジー信号としてＬレベルを出力する場合がある。このような場合には、ビジー信号出力回路１１０に大きな電流が流れるために、トランジスターなどが破壊されるおそれがある。
【００３７】
第ｋのサブ制御部１００−ｋが、メイン制御部２００により第２のモードに設定された場合には、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブか非アクティブかに依らずに、ビジー端子ＢＴを高インピーダンス状態に設定する。この第２のモードでは、第ｋのサブ制御部１００−ｋはリセット信号に依らずにビジー端子ＢＴを高インピーダンス状態に設定するから、記憶装置３００にアクセスしない場合に第２のモードに設定されてもよい。
【００３８】
第ｋのサブ制御部１００−ｋが、メイン制御部２００により第３のモードに設定された場合には、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブか非アクティブかに依らずに、自身に接続される１又は複数の記憶装置３００のアクセス状態に応じてビジー信号をビジー端子ＢＴに出力する。この第３のモードでは、第ｋのサブ制御部１００−ｋはリセット信号に依らずに、アクセス状態に応じてビジー信号を出力することができるから、記憶装置３００にアクセスする場合に第３のモードに設定されてもよい。
【００３９】
このように、本実施形態の印刷装置によれば、メイン制御部２００は、第１〜第ｎのサブ制御部１００−１〜１００−ｎを第１のモードに設定し、ｎ個のうちの１個のサブ制御部１００に対してリセット信号を非アクティブにし、他のｎ−１個のサブ制御部１００に対してリセット信号をアクティブにすることができる。このようにすることで、ビジー信号の衝突を防止することができる。さらにモードを変更することなしに、リセット信号を非アクティブに設定することで記憶装置３００にアクセスするサブ制御部１００を指定することができるから、例えば複数のサブ制御部１００に対する書き込み処理の時間を短縮することができる。
【００４０】
図２（Ａ）に、ビジー信号出力回路１１０の構成例を示す。また、図２（Ｂ）は、第１〜第３のモードにおけるビジー信号出力回路１１０の動作を説明する図である。なお、本実施形態のビジー信号出力回路１１０は図２（Ａ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４１】
ビジー信号出力回路１１０は、出力ノードＮＱと高電位電源ノードＶＤＤとの間に設けられるＰ型トランジスターＴＰと、出力ノードＮＱと低電位電源ノードＶＳＳとの間に設けられるＮ型トランジスターＴＮと、制御回路１４０からの２つ出力信号が入力されるＡＮＤゲートＡＤとを含む。出力ノードＮＱはビジー端子ＢＴに接続され、ビジー端子ＢＴはバスＨＢＳのビジー信号線ＢＵＳＹにバス接続される。
【００４２】
制御回路１４０は、モード設定レジスター１３０のレジスター値及びデータ転送回路１５０からの記憶装置３００のアクセス状態に関する情報に基づいて、ビジー信号出力回路１１０の出力制御を行う。具体的には、例えば図２（Ｂ）に示すように、設定されたモード及びアクセス状態に応じて、２つのノードＮＡ、ＮＲの電圧レベルをＨレベル（高電位レベル、ＶＤＤレベル）又はＬレベル（低電位レベル、ＶＳＳレベル）に設定する。
【００４３】
モード設定レジスター１３０は、例えば２ビットのレジスターＡ０、Ａ１で構成される。このレジスターＡ０、Ａ１の値に基づいて第１のモード〜第３のモードのいずれか１つが設定される。具体的には、例えば図２（Ｂ）に示すように、Ａ０＝０、Ａ１＝１である場合には第１のモードに設定され、Ａ０＝０、Ａ１＝０である場合には、第２のモードに設定され、Ａ０＝１、Ａ１＝０である場合には、第３のモードに設定される。
【００４４】
メイン制御部２００は、ビジー信号入力回路ＩＢＦ、キャパシターＣＡ及び抵抗素子ＲＡを含む。ビジー信号入力回路ＩＢＦは、バスＨＢＳを介してサブ制御部１００−１〜１００−３からのビジー信号が入力される。ビジー信号入力回路ＩＢＦの入力ノードＮＨは、バスＨＢＳのビジー信号線ＢＵＳＹを介してサブ制御部１００−１〜１００−３のそれぞれのビジー端子ＢＴに電気的に接続される。抵抗素子ＲＡは、入力ノードＮＨの電圧レベルをプルダウン、すなわちＬレベルに降下させるために設けられる。キャパシターＣＡは、バスＨＢＳ上のノイズ等を除去するために設けられる。
【００４５】
図２（Ｂ）に示すように、第１のモードでは、リセット信号線（例えばＸＲＳＴｋ）のリセット信号が非アクティブであるか、アクティブであるかによって、ビジー信号出力回路１１０の動作が異なる。
【００４６】
リセット信号が非アクティブである場合には、記憶装置３００にアクセス中のときはノードＮＡはＬレベルに、ノードＮＲはＨレベルに設定される。こうすることで、Ｐ型トランジスターＴＰはオン状態になり、Ｎ型トランジスターＴＮはオフ状態になるから、ビジー端子ＢＴはＨレベルに設定される。一方、記憶装置３００にアクセスしていないときは、ノードＮＡはＨレベルに、ノードＮＲはＨレベルに設定されるから、ＴＰはオフ状態になり、ＴＮはオン状態になり、ビジー端子ＢＴはＬレベルに設定される。
【００４７】
リセット信号がアクティブである場合には、ノードＮＡはＨレベルに、ノードＮＲはＬレベルに設定されるから、ＴＰ、ＴＮは共にオフ状態になり、ビジー端子ＢＴは高インピーダンス状態ＨＺに設定される。
【００４８】
第２のモードでは、リセット信号に依らず、ノードＮＡはＨレベルに、ノードＮＲはＬレベルに設定されるから、ＴＰ、ＴＮは共にオフ状態になり、ビジー端子ＢＴは高インピーダンス状態ＨＺに設定される。
【００４９】
第３のモードでは、リセット信号に依らず、記憶装置３００にアクセス中のときはノードＮＡはＬレベルに、ノードＮＲはＨレベルに設定される。こうすることで、ＴＰはオン状態になり、ＴＮはオフ状態になるから、ビジー端子ＢＴはＨレベルに設定される。一方、記憶装置３００にアクセスしていないときは、ノードＮＡはＨレベルに、ノードＮＲはＨレベルに設定されるから、ＴＰはオフ状態になり、ＴＮはオン状態になり、ビジー端子ＢＴはＬレベルに設定される。
【００５０】
図３に、リセット信号出力回路２１０の詳細な構成例を示す。なお、本実施形態のリセット信号出力回路２１０は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５１】
図３に示すリセット信号出力回路２１０は、第１〜第３のサブ制御部１００−１〜１００−３に接続される第１〜第３のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３に対してリセット信号を出力する。リセット信号出力回路２１０は、３個のＮＯＲゲートＮＯＲ１〜ＮＯＲ３及び６個のＡＮＤゲートＡＮＤ１−１、ＡＮＤ１−２〜ＡＮＤ３−１、ＡＮＤ３−２を含む。
【００５２】
例えば第１のリセット信号線ＸＲＳＴ１のリセット信号は、次のようにして出力される。メイン制御部２００は、リセット信号線選択信号ＸＲ１、ＸＲ２、ＸＲ３のうちＸＲ１をＨレベルに設定し、ＸＲ２、ＸＲ３をＬレベルに設定する。こうすれば、ＮＯＲ１の出力はＨレベル、ＡＮＤ１−１の出力はＨレベルになる。そしてメインリセット信号ＸＲＭをＬレベルからＨレベルに変化させることで、この変化のタイミングで第１のリセット信号線ＸＲＳＴ１のリセット信号をＬレベル（広義にはアクティブを示すレベル）からＨレベル（広義には非アクティブを示すレベル）に変化させることができる。その後、メインリセット信号ＸＲＭをＨレベルからＬレベルに変化させることで、ＸＲＳＴ１のリセット信号をＬレベル（広義にはアクティブを示すレベル）に戻すことができる。
【００５３】
このように図３に示すリセット信号出力回路２１０によれば、第１〜第３のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３のいずれか１つを選択し、メインリセット信号ＸＲＭに同期させてリセット信号を非アクティブに設定することができる。
【００５４】
なお、図３のリセット信号出力回路２１０において、ＮＯＲゲート及びＡＮＤゲートをさらに付加することで４本以上のリセット信号線に対してリセット信号を出力することができる。
【００５５】
２．書き込み処理
図４は、本実施形態の印刷装置において、メイン制御部２００が第ｋのサブ制御部１００−ｋへ書き込みデータを送信する場合に、バスＨＢＳを介してやり取りされる各信号のタイミングチャートの一例である。図４には、第ｋのリセット信号ＸＲＳＴｋ、イネーブル信号ＥＮＡＢＬＥ、クロック信号ＳＣＫ、データ信号ＳＤＡ及びビジー信号ＢＵＳＹのタイミングを示す。
【００５６】
図４に示すタイミングチャートでは、第ｋのサブ制御部１００−ｋは第１のモード又は第３のモードに設定されている。即ち、図２（Ｂ）で説明したように、第１又は第３のモードでは、記憶装置３００へのアクセス状態に応じて、ビジー信号ＢＵＳＹはＨレベル又はＬレベルに設定される。例えば、オペレーションコード送信期間ではＢＵＳＹ信号はＬレベルに設定され、記憶装置３００へのアクセス期間ではＨレベルに設定される。
【００５７】
なお、図示していないが、図４に示す書き込みデータの送信に先立って、メイン制御部２００はサブ制御部１００−ｋのモードを第１又は第３のモードに設定する処理を行う。具体的には、例えば第１のモードに設定する場合には、メイン制御部２００は、サブ制御部１００−ｋに対して、モード設定レジスター１３０のレジスター値をＡ０＝０、Ａ１＝１にセットするコマンドを送信する。
【００５８】
第ｋのリセット信号ＸＲＳＴｋは、メイン制御部２００から出力され、信号レベルがＨレベル（広義には非アクティブを示すレベル）である期間では、第ｋのサブ制御部１００−ｋのリセットが解除される。イネーブル信号ＥＮＡＢＬＥは、メイン制御部２００から出力され、信号レベルがＨレベルである期間は、ＩＤ・ＣＳ認識期間である。すなわち、この期間にＩＤ情報及びチップセレクト（ＣＳ）情報がデータ信号ＳＤＡとしてメイン制御部２００からサブ制御部１００−ｋへ送信される。クロック信号ＳＣＫは、メイン制御部２００からサブ制御部１００−ｋへクロックを供給するための信号である。
【００５９】
データ信号ＳＤＡは、メイン制御部２００からサブ制御部１００−ｋへオペレーションコード及び書き込みデータを送信するための信号である。例えば図４では、オペレーションコードは、ＩＤ情報ＩＤ０〜ＩＤ３、ＣＳ情報ＣＳ１、ＣＳ２、コマンド情報ＣＭ０〜ＣＭ３、アドレス情報ＡＤ０〜ＡＤ７で構成される。また書き込みデータは、Ｄ０〜Ｄ７及びパリティＰＡで構成される。
【００６０】
ビジー信号ＢＵＳＹは、メイン制御部２００が発行したコマンドを、サブ制御部１００が処理中であることをメイン制御部２００に対して通知する信号である。例えば図４では、サブ制御部１００−ｋが、メイン制御部２００から送信されたデータＤ０〜Ｄ７及びパリティＰＡを記憶装置３００に書き込み中であることを通知する。即ち、記憶装置３００にデータを書き込む期間にビジー信号ＢＵＳＹがＨレベルに設定されることで、サブ制御部１００−ｋが記憶装置３００にアクセス中であることをメイン制御部２００に対して通知することができる。
【００６１】
次に、メイン制御部２００が複数のサブ制御部１００に対して書き込みデータを順次送信する場合について説明する。本実施形態の印刷装置によれば、最初に各サブ制御部１００を第１のモードに設定することで、各記憶装置３００への書き込みシーケンスを短縮することができる。
【００６２】
図５は、メイン制御部２００から第１〜第３のサブ制御部１００−１〜１００−３に対して書き込みデータを順次送信する場合（書き込みシーケンス）の各信号のタイミングチャートの一例である。図５には、第１〜第３のリセット信号ＸＲＳＴ１〜ＸＲＳＴ３、第１〜第３のサブ制御部１００−１〜１００−３のビジー端子ＢＴ１〜ＢＴ３の電圧レベル、ビジー信号ＢＵＳＹ、データ信号ＳＤＡを示す。
【００６３】
なお、図示していないが、図５に示す書き込みシーケンスに先立って、メイン制御部２００は第１〜第３のサブ制御部１００−１〜１００−３のモードを第１のモードに設定する処理を行う。具体的には、メイン制御部２００は、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値をＡ０＝０、Ａ１＝１にセットするコマンドをそれぞれ送信する。
【００６４】
メイン制御部２００は、最初に第１のリセット信号ＸＲＳＴ１をＨレベル（非アクティブ）に設定する。この第１の非アクティブ期間ＴＮＲ１において、第１のサブ制御部１００−１はメイン制御部２００からのオペレーションコードＯＰＣ１及び書き込みデータＤＡＴＡ１を受信し、自身に接続された記憶装置３００（例えば図１の３００−１〜３００−４）にアクセスしてデータを書き込む。
【００６５】
第１のサブ制御部１００−１は、第１のモードに設定されているから、非アクティブ期間ＴＮＲ１においてアクセス状態に応じてＨレベル又はＬレベルをビジー端子ＢＴ１に出力する。即ち、記憶装置３００にアクセスしていない期間ＴＬ１ではＬレベルを出力し、アクセスしている期間ＴＨ１ではＨレベルを出力する。期間ＴＬ１はオペレーションコードＯＰＣ１を受信する期間であり、期間ＴＨ１は書き込みデータＤＡＴＡ１を受信し、各記憶装置３００にデータを書き込む期間である。
【００６６】
第２、第３のサブ制御部１００−２、１００−３は、第１の非アクティブ期間ＴＮＲ１では、第２、第３のリセット信号ＸＲＳＴ２、ＸＲＳＴ３が共にＬレベル（アクティブ）であるから、ビジー端子ＢＴ２、ＢＴ３を高インピーダンス状態ＨＺに設定する。こうすれば、ビジー信号ＢＵＳＹが衝突することを防止できる。
【００６７】
第１のサブ制御部１００−１は、記憶装置３００へのアクセスの終了後に、ビジー端子ＢＴ１をＬレベルに戻す。メイン制御部２００は、ビジー信号ＢＵＳＹがＬレベルに戻ったことを検出することで、第１のサブ制御部１００−１の書き込み処理が完了したことを認識し、第１のリセット信号ＸＲＳＴ１をＬレベル（アクティブ）に戻す。
【００６８】
次にメイン制御部２００は、第２のリセット信号ＸＲＳＴ２をＨレベル（非アクティブ）に設定して、第２の非アクティブ期間ＴＮＲ２において上記と同様に第２のサブ制御部１００−２に対する書き込み処理を行う。そして第２のサブ制御部１００−２の書き込み処理の終了後に、第３のリセット信号ＸＲＳＴ３をＨレベル（非アクティブ）に設定して、第３の非アクティブ期間ＴＮＲ３において上記と同様に第３のサブ制御部１００−３に対する書き込み処理を行う。
【００６９】
このように本実施形態の印刷装置によれば、予め各サブ制御部１００を第１のモードに設定しておき、リセット信号を非アクティブに設定することで、書き込み処理を行うサブ制御部１００を指定することができる。さらにリセット信号が非アクティブに設定されたサブ制御部１００は、記憶装置３００へのアクセス状態に応じたビジー信号を出力することができ、リセット信号がアクティブであるサブ制御部１００は、ビジー端子ＢＴを高インピーダンス状態ＨＺに設定することができる。このようにすることで、各サブ制御部１００の書き込み処理ごとにモード設定を変更する必要がなくなるから、複数のサブ制御部１００への書き込み処理（書き込みシーケンス）の時間を短縮することができる。
【００７０】
図６は、第１のモードによる書き込みシーケンスを説明するフローチャートである。図６には、第１〜第３のサブ制御部１００−１〜１００−３に対する書き込みシーケンスを示す。
【００７１】
ステップＳ１、Ｓ２、Ｓ３では、第１〜第３のサブ制御部１００−１〜１００−３を第１のモードに設定する。具体的には、メイン制御部２００が、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値を例えばＡ０＝０、Ａ１＝１にセットするコマンドをそれぞれ送信する。
【００７２】
ステップＳ４では、メイン制御部２００が第１のサブ制御部１００−１に対して書き込みコマンド及び書き込みデータを送信し、第１のサブ制御部１００−１が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。このステップＳ４は、図５に示す第１の非アクティブ期間ＴＮＲ１における処理に対応する。
【００７３】
続くステップＳ５及びステップＳ６では、メイン制御部２００が第２、第３のサブ制御部１００−２、１００−３に対する書き込み処理を行う。このステップＳ５、Ｓ６は、図５に示す第２、第３の非アクティブ期間ＴＮＲ２、ＴＮＲ３における処理にそれぞれ対応する。
【００７４】
ステップＳ７、Ｓ８、Ｓ９では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。具体的には、メイン制御部２００が、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値を例えばＡ０＝０、Ａ１＝０にセットするコマンドをそれぞれ送信する。サブ制御部１００−１〜１００−３を第２のモードに設定することで、例えばリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３にノイズが生じた場合などにサブ制御部１００が誤動作することを防止できる。
【００７５】
図７は第２、第３のモードによる書き込みシーケンスを説明するフローチャートである。図７に示すシーケンスでは、書き込み処理の対象となるサブ制御部１００を第３のモードに設定し、それ以外のサブ制御部１００を第２のモードに設定する。
【００７６】
ステップＳ１１、Ｓ１２、Ｓ１３では、メイン制御部２００が、第１のサブ制御部１００−１を第３のモードに設定し、第２、第３のサブ制御部１００−２、１００−３を第２のモードに設定する。
【００７７】
ステップＳ１４では、メイン制御部２００が第１のサブ制御部１００−１に対して書き込みコマンド及び書き込みデータを送信し、第１のサブ制御部１００−１が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。
【００７８】
ステップＳ１５、Ｓ１６、Ｓ１７では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。第２のモードに設定することで、各サブ制御部１００のビジー端子ＢＴを高インピーダンス状態ＨＺに設定することができる。こうすることで、ビジー信号の衝突を防止することができる。
【００７９】
次にステップＳ１８、Ｓ１９、Ｓ２０では、第２のサブ制御部１００−２を第３のモードに設定し、第１、第３のサブ制御部１００−１、１００−３を第２のモードに設定する。そしてステップＳ２１では、メイン制御部２００が第２のサブ制御部１００−２に対して書き込みコマンド及び書き込みデータを送信し、第２のサブ制御部１００−２が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。書き込み終了後、ステップＳ２２、Ｓ２３、Ｓ２４では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。
【００８０】
同様にしてステップＳ２５〜Ｓ２８では、第３のサブ制御部１００−３を第３のモードに設定して、第３のサブ制御部１００−３に対する書き込み処理を行う。そして最後に、ステップＳ２９、Ｓ３０、Ｓ３１において第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。
【００８１】
このように第２、第３のモードを用いた場合では、複数のサブ制御部１００に対する書き込みシーケンスのステップ数（イベント数）が多くなり、処理時間が長くなる。特に印刷装置の高画質化に伴って使用するインクカートリッジ数が多くなると、書き込みシーケンスの時間がさらに長くなる。その結果、メイン制御部２００と各サブ制御部１００との通信中にノイズの影響を受けやすくなり、誤動作又は誤書き込みが生じるおそれが高くなる。
【００８２】
一方、本実施形態の印刷装置の特徴である第１のモードを用いた場合では、書き込みシーケンスのステップ数（イベント数）が少ないため、処理時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を抑制することができるから、印刷装置及び印刷システムの信頼性を高めることなどが可能になる。
【００８３】
３．液体容器
図８に、記憶装置３００が設けられた液体容器４００の詳細な構成例を示す。なお以下では、印刷装置がインクジェット方式のプリンターであり、液体容器４００がインクカートリッジであり、基板４２０が、インクカートリッジに設けられた回路基板である場合を例に説明する。
【００８４】
図８に示すインクカートリッジ４００（広義には液体容器）の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ４００には、インク室に連通するインク供給口４４０が設けられる。このインク供給口４４０は、インクカートリッジ４００がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。
【００８５】
インクカートリッジ４００は、回路基板４２０（広義には基板）を含む。回路基板４２０には、記憶装置３００が設けられ、データの記憶やサブ制御部１００を介してメイン制御部２００とのデータ送受信を行う。回路基板４２０は、例えばプリント基板により実現され、インクカートリッジ４００の表面に設けられる。回路基板４２０には、高電位電源ＶＤＤ等の端子が設けられる。そして、インクカートリッジ４００がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触（電気的に接続）することで、電源やデータのやり取りが行われる。
【００８６】
図９（Ａ）、図９（Ｂ）に、記憶装置３００が設けられた回路基板４２０の詳細な構成例を示す。図９（Ａ）に示すように、回路基板４２０の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、低電位電源端子ＴＶＳＳ、高電位電源端子ＴＶＤＤ、リセット端子ＴＲＳＴ、クロック端子ＴＣＫ、データ端子ＴＤＡを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板４２０に設けられた図示しない配線パターン層やスルーホールを介して、記憶装置３００に接続される。
【００８７】
図９（Ｂ）に示すように、回路基板４２０の裏面（プリンターと接続される面の裏側の面）には、記憶装置３００が設けられる。記憶装置３００は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置３００には、インク又はインクカートリッジ４００に関連する種々のデータが格納され、例えば、インクカートリッジ４００を識別するためのＩＤ情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ４００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ４００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。
【００８８】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置及び印刷システムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００８９】
１００ サブ制御部、１１０ ビジー信号出力回路、１３０ モード設定レジスター、
１４０ 制御回路、１５０ データ転送回路、２００ メイン制御部、
２１０ リセット信号出力回路、３００ 記憶装置、４００ 液体容器、
４２０ 基板（回路基板）、４４０ インク供給口、
ＢＴ ビジー端子、ＢＵＳＹ ビジー信号線、
ＸＲＳＴ１〜ＸＲＳＴ３ 第１〜第３のリセット信号線、ＨＢＳ バス、
ＥＮＡＢＬＥ イネーブル信号、ＳＣＫ クロック信号、ＳＤＡ データ信号
【技術分野】
【０００１】
本発明は、印刷装置及び印刷システム等に関する。
【背景技術】
【０００２】
メモリーシステムなどのように、複数の回路装置が１つのバスに接続されるシステムにおいては、データ通信時に送信データ等の衝突を防止する手段が必要である。この課題に対して例えば特許文献１には、複数のマイコン間で送信データの衝突を防止するために送信に先立ってマイコンが通信要求を出力する手法が開示されている。
【０００３】
しかしながらこの手法では、印刷装置（例えばインクジェットプリンター）とインクカートリッジの記憶装置からなるシステムには適用が難しいなどの問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２５０８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の幾つかの態様によれば、書き込み処理のスループットを改善することができる印刷装置及び印刷システム等を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、メイン制御部と、ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する１又は複数の記憶装置に接続される第１のサブ制御部〜第ｎ（ｎは２以上の整数）のサブ制御部と、前記メイン制御部と前記第１のサブ制御部〜前記第ｎのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、前記第１のサブ制御部〜前記第ｎのサブ制御部に接続される第１のリセット信号線〜第ｎのリセット信号線とを含み、前記第１のサブ制御部〜前記第ｎのサブ制御部のうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部が、前記メイン制御部により第１のモードに設定された場合には、前記第１のリセット信号線〜前記第ｎのリセット信号線のうちの第ｋのリセット線のリセット信号が非アクティブである期間には、前記第ｋのサブ制御部は、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、前記第ｋのリセット線のリセット信号がアクティブである期間には、前記第ｋのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定する印刷装置に関係する。
【０００７】
本発明の一態様によれば、第１のモードに設定されたサブ制御部は、リセット信号が非アクティブである期間にはビジー信号を出力し、リセット信号がアクティブである期間にはビジー端子を高インピーダンス状態に設定することができる。このようにすることで、ビジー信号の衝突を防止することができ、また記憶装置へのデータ書き込み処理の時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を低減することができるから、印刷処理の信頼性を高めることなどが可能になる。
【０００８】
また本発明の一態様では、前記第１のリセット信号線〜前記第ｎのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、前記メイン制御部が前記第１のサブ制御部〜前記第ｎのサブ制御部を前記第１のモードに設定した後に、前記リセット信号出力回路は、前記第１のリセット信号線〜前記第ｎのリセット信号線のリセット信号の１つを非アクティブに設定してもよい。
【０００９】
このようにすれば、メイン制御部は、第１のモードに設定された複数のサブ制御部のうちの１つのサブ制御部に対してリセット信号を非アクティブにし、他のサブ制御部に対してリセット信号をアクティブにすることができる。
【００１０】
また本発明の一態様では、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号が非アクティブである期間に、前記第ｋのサブ制御部に接続される前記１又は複数の記憶装置にアクセスしてもよい。
【００１１】
このようにすれば、メイン制御部は、第１のモードに設定された複数のサブ制御部のうちの１つのサブ制御部に対してリセット信号を非アクティブにし、そのサブ制御部に対して書き込み処理等を行うことができる。
【００１２】
また本発明の一態様では、前記第ｋのサブ制御部が、前記メイン制御部により第２のモードに設定された場合には、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定してもよい。
【００１３】
このようにすれば、メイン制御部が記憶装置にアクセスしないサブ制御部を第２のモードに設定することで、ビジー信号の衝突を防止することができる。
【００１４】
また本発明の一態様では、前記第ｋのサブ制御部が、前記メイン制御部により第３のモードに設定された場合には、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力してもよい。
【００１５】
このようにすれば、メイン制御部は、書き込み処理の対象とするサブ制御部を第３のモードに設定することで、アクセス状態に応じてビジー信号をそのサブ制御部から受け取ることができる。
【００１６】
また本発明の一態様では、前記第１のサブ制御部〜前記第ｎのサブ制御部は、前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、前記モード設定レジスターの前記レジスター値に基づいて、前記第１のモード、前記第２のモード、前記第３のモードのいずれか１つが設定されてもよい。
【００１７】
このようにすれば、メイン制御部は、モード設定レジスターのレジスター値を設定することで、サブ制御部を第１のモード、第２のモード、第３のモードのいずれか１つのモードに設定することができる。
【００１８】
本発明の他の態様は、上記いずれかに記載の印刷装置と、インク量情報を記憶する前記１又は複数の記憶装置とを含む印刷システムに関係する。
【図面の簡単な説明】
【００１９】
【図１】印刷装置及び印刷システムの基本的な構成例。
【図２】図２（Ａ）は、ビジー信号出力回路の構成例。図２（Ｂ）は、ビジー信号出力回路の動作を説明する図。
【図３】リセット信号出力回路の詳細な構成例。
【図４】書き込みデータを送信する場合の各信号のタイミングチャートの一例。
【図５】書き込みデータを順次送信する場合の各信号のタイミングチャートの一例。
【図６】第１のモードによる書き込みシーケンスを説明するフローチャート。
【図７】第２、第３のモードによる書き込みシーケンスを説明するフローチャート。
【図８】液体容器の詳細な構成例。
【図９】図９（Ａ）、図９（Ｂ）は、回路基板の詳細な構成例。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２１】
１．印刷装置及び印刷システム
図１に本実施形態の印刷装置及び印刷システムの基本的な構成例を示す。本実施形態の印刷装置は、メイン制御部２００、第１〜第ｎ（ｎは２以上の整数）のサブ制御部１００−１〜１００−ｎ、ビジー信号線ＢＵＳＹ、第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎ及びリセット信号出力回路２１０を含む。また、印刷システムは、上記の印刷装置及び複数の記憶装置３００を含む。なお、本実施形態の印刷装置及び印刷システムは図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００２２】
図１に示す構成例では、３個のサブ制御部１００−１〜１００−３が設けられているが、２個であってもよいし、４個以上であってもよい。
【００２３】
メイン制御部２００は、バスＨＢＳを介して第１〜第３のサブ制御部１００−１〜１００−３との通信処理の制御や、プリンターの印刷処理に必要な制御、インクカートリッジ（液体容器）のインク残量の算出、外部機器との通信処理の制御などを行う。
【００２４】
サブ制御部１００（１００−１〜１００−３）は、バスＨＢＳを介してメイン制御部２００と信号のやり取りを行う。具体的には、バスＨＢＳは、例えば図１に示すようにビジー信号ＢＵＳＹ、イネーブル信号ＥＮＡＢＬＥ、クロック信号ＳＣＫ、データ信号ＳＤＡのための信号線を含む。ビジー信号ＢＵＳＹはメイン制御部２００が発行したコマンドを処理中であることをメイン制御部２００に対して通知する信号である。またデータ信号ＳＤＡは、記憶装置３００（３００−１〜３００−４）に対する書き込み及び読み出しデータの信号である。
【００２５】
サブ制御部１００は、ビジー端子ＢＴを有し、メイン制御部２００により制御され、各々がインク量情報を記憶する１又は複数の記憶装置３００（３００−１〜３００−４）に接続される。１つのサブ制御部１００に接続される記憶装置３００の個数は４個に限定されるものではなく、３個以下であってもよいし、５個以上であってもよい。
【００２６】
サブ制御部１００は、ビジー信号出力回路１１０、モード設定レジスター１３０、制御回路１４０、データ転送回路１５０を含む。
【００２７】
モード設定レジスター１３０は、メイン制御部２００によりレジスター値が設定され、このレジスター値に基づいて第１のモード、第２のモード、第３のモードのいずれか１つが設定される。第１〜第３のモードは、ビジー信号出力回路１１０の出力を制御するモードであって、サブ制御部１００ごとに異なるモードに設定することができる。
【００２８】
制御回路１４０は、ビジー信号出力回路１１０に対して、設定されたモードに対応する出力制御を行う。具体的には、制御回路１４０は、モード設定レジスター１３０のレジスター値及びデータ転送回路１５０からの記憶装置３００−１〜３００−４のアクセス状態に関する情報に基づいて、ビジー信号を出力し、或いは、ビジー端子ＢＴを高インピーダンス状態に設定する。
【００２９】
データ転送回路１５０は、メモリー接続バスＭＢＳに接続される記憶装置３００−１〜３００−４とメイン制御部２００との間のデータ転送を行う。
【００３０】
ビジー信号線ＢＵＳＹは、メイン制御部２００と第１〜第３（広義には第ｎ）のサブ制御部１００−１〜１００−３の各々のビジー端子ＢＴとをバス接続する。
【００３１】
第１〜第３（広義には第ｎ）のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３は、リセット信号出力回路２１０とサブ制御部１００−１〜１００−３とを接続する。リセット信号線ＸＲＳＴ１〜ＸＲＳＴ３を介して、リセット信号出力回路２１０からのリセット信号がサブ制御部１００−１〜１００−３に個別に入力される。
【００３２】
リセット信号出力回路２１０は、メイン制御部２００からの４つの信号ＸＲＭ、ＸＲ１、ＸＲ２、ＸＲ３に基づいてリセット信号を生成し、リセット信号線ＸＲＳＴ１〜ＸＲＳＴｎを介して、サブ制御部１００−１〜１００−ｎに対してリセット信号を個別に出力する。具体的には、メイン制御部２００が第１〜第ｎのサブ制御部１００−１〜１００−ｎを第１のモードに設定した後に、リセット信号出力回路２１０は、第１〜第ｎのリセット信号線のリセット信号の１つを非アクティブに設定する。即ち、リセット信号出力回路２１０は、第１〜第ｎのリセット信号線のリセット信号を択一的に非アクティブに設定する。リセット信号出力回路２１０の詳細な構成例については、後述する。
【００３３】
各記憶装置３００は、図示していないが、対応する液体容器（インクカートリッジ）にそれぞれ設けられる。各記憶装置はメモリー（例えば不揮発性メモリー等）を含み、各メモリーには対応する液体容器（インクカートリッジ）を識別するためのＩＤ（Identification)情報、製造情報やメイン制御部２００から書き込まれる情報が記憶される。例えば、製造情報としては、製造日の情報、インク色の情報などがあり、メイン制御部２００から書き込まれる情報としては、インク残量の情報などがある。メモリーは、例えばＦＥＲＡＭ（強誘電体メモリー）や、フラッシュメモリー等の不揮発性メモリーにより構成することができる。
【００３４】
第１〜第ｎのサブ制御部１００−１〜１００−ｎのうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部１００−ｋが、メイン制御部２００により第１のモードに設定された場合には、第ｋのサブ制御部１００−ｋは次の動作を行う。第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎのうちの第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間には、自身に接続される１又は複数の記憶装置３００のアクセス状態に応じてビジー信号をビジー端子ＢＴに出力する。一方、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定する。
【００３５】
即ち、第１のモードでは、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間に、第ｋのサブ制御部１００−ｋに接続される１又は複数の記憶装置３００にアクセスする。そしてアクセス状態に応じてビジー信号を出力する。例えば、サブ制御部１００−ｋが記憶装置３００にアクセスしているときはビジー端子ＢＴをＨレベルに設定し、アクセスしていないときはビジー端子ＢＴをＬレベルに設定する。こうすることで、第ｋのサブ制御部１００−ｋは記憶装置３００にアクセス中であることをメイン制御部２００に対して通知することができる。一方、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定することで、他のいずれかのサブ制御部１００が記憶装置３００にアクセス中である場合に、ビジー信号が衝突することを防止できる。
【００３６】
ビジー信号の衝突が発生すると、例えば１つのサブ制御部１００がビジー信号としてＨレベルを出力している期間に、他のサブ制御部１００がビジー信号としてＬレベルを出力する場合がある。このような場合には、ビジー信号出力回路１１０に大きな電流が流れるために、トランジスターなどが破壊されるおそれがある。
【００３７】
第ｋのサブ制御部１００−ｋが、メイン制御部２００により第２のモードに設定された場合には、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブか非アクティブかに依らずに、ビジー端子ＢＴを高インピーダンス状態に設定する。この第２のモードでは、第ｋのサブ制御部１００−ｋはリセット信号に依らずにビジー端子ＢＴを高インピーダンス状態に設定するから、記憶装置３００にアクセスしない場合に第２のモードに設定されてもよい。
【００３８】
第ｋのサブ制御部１００−ｋが、メイン制御部２００により第３のモードに設定された場合には、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブか非アクティブかに依らずに、自身に接続される１又は複数の記憶装置３００のアクセス状態に応じてビジー信号をビジー端子ＢＴに出力する。この第３のモードでは、第ｋのサブ制御部１００−ｋはリセット信号に依らずに、アクセス状態に応じてビジー信号を出力することができるから、記憶装置３００にアクセスする場合に第３のモードに設定されてもよい。
【００３９】
このように、本実施形態の印刷装置によれば、メイン制御部２００は、第１〜第ｎのサブ制御部１００−１〜１００−ｎを第１のモードに設定し、ｎ個のうちの１個のサブ制御部１００に対してリセット信号を非アクティブにし、他のｎ−１個のサブ制御部１００に対してリセット信号をアクティブにすることができる。このようにすることで、ビジー信号の衝突を防止することができる。さらにモードを変更することなしに、リセット信号を非アクティブに設定することで記憶装置３００にアクセスするサブ制御部１００を指定することができるから、例えば複数のサブ制御部１００に対する書き込み処理の時間を短縮することができる。
【００４０】
図２（Ａ）に、ビジー信号出力回路１１０の構成例を示す。また、図２（Ｂ）は、第１〜第３のモードにおけるビジー信号出力回路１１０の動作を説明する図である。なお、本実施形態のビジー信号出力回路１１０は図２（Ａ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４１】
ビジー信号出力回路１１０は、出力ノードＮＱと高電位電源ノードＶＤＤとの間に設けられるＰ型トランジスターＴＰと、出力ノードＮＱと低電位電源ノードＶＳＳとの間に設けられるＮ型トランジスターＴＮと、制御回路１４０からの２つ出力信号が入力されるＡＮＤゲートＡＤとを含む。出力ノードＮＱはビジー端子ＢＴに接続され、ビジー端子ＢＴはバスＨＢＳのビジー信号線ＢＵＳＹにバス接続される。
【００４２】
制御回路１４０は、モード設定レジスター１３０のレジスター値及びデータ転送回路１５０からの記憶装置３００のアクセス状態に関する情報に基づいて、ビジー信号出力回路１１０の出力制御を行う。具体的には、例えば図２（Ｂ）に示すように、設定されたモード及びアクセス状態に応じて、２つのノードＮＡ、ＮＲの電圧レベルをＨレベル（高電位レベル、ＶＤＤレベル）又はＬレベル（低電位レベル、ＶＳＳレベル）に設定する。
【００４３】
モード設定レジスター１３０は、例えば２ビットのレジスターＡ０、Ａ１で構成される。このレジスターＡ０、Ａ１の値に基づいて第１のモード〜第３のモードのいずれか１つが設定される。具体的には、例えば図２（Ｂ）に示すように、Ａ０＝０、Ａ１＝１である場合には第１のモードに設定され、Ａ０＝０、Ａ１＝０である場合には、第２のモードに設定され、Ａ０＝１、Ａ１＝０である場合には、第３のモードに設定される。
【００４４】
メイン制御部２００は、ビジー信号入力回路ＩＢＦ、キャパシターＣＡ及び抵抗素子ＲＡを含む。ビジー信号入力回路ＩＢＦは、バスＨＢＳを介してサブ制御部１００−１〜１００−３からのビジー信号が入力される。ビジー信号入力回路ＩＢＦの入力ノードＮＨは、バスＨＢＳのビジー信号線ＢＵＳＹを介してサブ制御部１００−１〜１００−３のそれぞれのビジー端子ＢＴに電気的に接続される。抵抗素子ＲＡは、入力ノードＮＨの電圧レベルをプルダウン、すなわちＬレベルに降下させるために設けられる。キャパシターＣＡは、バスＨＢＳ上のノイズ等を除去するために設けられる。
【００４５】
図２（Ｂ）に示すように、第１のモードでは、リセット信号線（例えばＸＲＳＴｋ）のリセット信号が非アクティブであるか、アクティブであるかによって、ビジー信号出力回路１１０の動作が異なる。
【００４６】
リセット信号が非アクティブである場合には、記憶装置３００にアクセス中のときはノードＮＡはＬレベルに、ノードＮＲはＨレベルに設定される。こうすることで、Ｐ型トランジスターＴＰはオン状態になり、Ｎ型トランジスターＴＮはオフ状態になるから、ビジー端子ＢＴはＨレベルに設定される。一方、記憶装置３００にアクセスしていないときは、ノードＮＡはＨレベルに、ノードＮＲはＨレベルに設定されるから、ＴＰはオフ状態になり、ＴＮはオン状態になり、ビジー端子ＢＴはＬレベルに設定される。
【００４７】
リセット信号がアクティブである場合には、ノードＮＡはＨレベルに、ノードＮＲはＬレベルに設定されるから、ＴＰ、ＴＮは共にオフ状態になり、ビジー端子ＢＴは高インピーダンス状態ＨＺに設定される。
【００４８】
第２のモードでは、リセット信号に依らず、ノードＮＡはＨレベルに、ノードＮＲはＬレベルに設定されるから、ＴＰ、ＴＮは共にオフ状態になり、ビジー端子ＢＴは高インピーダンス状態ＨＺに設定される。
【００４９】
第３のモードでは、リセット信号に依らず、記憶装置３００にアクセス中のときはノードＮＡはＬレベルに、ノードＮＲはＨレベルに設定される。こうすることで、ＴＰはオン状態になり、ＴＮはオフ状態になるから、ビジー端子ＢＴはＨレベルに設定される。一方、記憶装置３００にアクセスしていないときは、ノードＮＡはＨレベルに、ノードＮＲはＨレベルに設定されるから、ＴＰはオフ状態になり、ＴＮはオン状態になり、ビジー端子ＢＴはＬレベルに設定される。
【００５０】
図３に、リセット信号出力回路２１０の詳細な構成例を示す。なお、本実施形態のリセット信号出力回路２１０は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５１】
図３に示すリセット信号出力回路２１０は、第１〜第３のサブ制御部１００−１〜１００−３に接続される第１〜第３のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３に対してリセット信号を出力する。リセット信号出力回路２１０は、３個のＮＯＲゲートＮＯＲ１〜ＮＯＲ３及び６個のＡＮＤゲートＡＮＤ１−１、ＡＮＤ１−２〜ＡＮＤ３−１、ＡＮＤ３−２を含む。
【００５２】
例えば第１のリセット信号線ＸＲＳＴ１のリセット信号は、次のようにして出力される。メイン制御部２００は、リセット信号線選択信号ＸＲ１、ＸＲ２、ＸＲ３のうちＸＲ１をＨレベルに設定し、ＸＲ２、ＸＲ３をＬレベルに設定する。こうすれば、ＮＯＲ１の出力はＨレベル、ＡＮＤ１−１の出力はＨレベルになる。そしてメインリセット信号ＸＲＭをＬレベルからＨレベルに変化させることで、この変化のタイミングで第１のリセット信号線ＸＲＳＴ１のリセット信号をＬレベル（広義にはアクティブを示すレベル）からＨレベル（広義には非アクティブを示すレベル）に変化させることができる。その後、メインリセット信号ＸＲＭをＨレベルからＬレベルに変化させることで、ＸＲＳＴ１のリセット信号をＬレベル（広義にはアクティブを示すレベル）に戻すことができる。
【００５３】
このように図３に示すリセット信号出力回路２１０によれば、第１〜第３のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３のいずれか１つを選択し、メインリセット信号ＸＲＭに同期させてリセット信号を非アクティブに設定することができる。
【００５４】
なお、図３のリセット信号出力回路２１０において、ＮＯＲゲート及びＡＮＤゲートをさらに付加することで４本以上のリセット信号線に対してリセット信号を出力することができる。
【００５５】
２．書き込み処理
図４は、本実施形態の印刷装置において、メイン制御部２００が第ｋのサブ制御部１００−ｋへ書き込みデータを送信する場合に、バスＨＢＳを介してやり取りされる各信号のタイミングチャートの一例である。図４には、第ｋのリセット信号ＸＲＳＴｋ、イネーブル信号ＥＮＡＢＬＥ、クロック信号ＳＣＫ、データ信号ＳＤＡ及びビジー信号ＢＵＳＹのタイミングを示す。
【００５６】
図４に示すタイミングチャートでは、第ｋのサブ制御部１００−ｋは第１のモード又は第３のモードに設定されている。即ち、図２（Ｂ）で説明したように、第１又は第３のモードでは、記憶装置３００へのアクセス状態に応じて、ビジー信号ＢＵＳＹはＨレベル又はＬレベルに設定される。例えば、オペレーションコード送信期間ではＢＵＳＹ信号はＬレベルに設定され、記憶装置３００へのアクセス期間ではＨレベルに設定される。
【００５７】
なお、図示していないが、図４に示す書き込みデータの送信に先立って、メイン制御部２００はサブ制御部１００−ｋのモードを第１又は第３のモードに設定する処理を行う。具体的には、例えば第１のモードに設定する場合には、メイン制御部２００は、サブ制御部１００−ｋに対して、モード設定レジスター１３０のレジスター値をＡ０＝０、Ａ１＝１にセットするコマンドを送信する。
【００５８】
第ｋのリセット信号ＸＲＳＴｋは、メイン制御部２００から出力され、信号レベルがＨレベル（広義には非アクティブを示すレベル）である期間では、第ｋのサブ制御部１００−ｋのリセットが解除される。イネーブル信号ＥＮＡＢＬＥは、メイン制御部２００から出力され、信号レベルがＨレベルである期間は、ＩＤ・ＣＳ認識期間である。すなわち、この期間にＩＤ情報及びチップセレクト（ＣＳ）情報がデータ信号ＳＤＡとしてメイン制御部２００からサブ制御部１００−ｋへ送信される。クロック信号ＳＣＫは、メイン制御部２００からサブ制御部１００−ｋへクロックを供給するための信号である。
【００５９】
データ信号ＳＤＡは、メイン制御部２００からサブ制御部１００−ｋへオペレーションコード及び書き込みデータを送信するための信号である。例えば図４では、オペレーションコードは、ＩＤ情報ＩＤ０〜ＩＤ３、ＣＳ情報ＣＳ１、ＣＳ２、コマンド情報ＣＭ０〜ＣＭ３、アドレス情報ＡＤ０〜ＡＤ７で構成される。また書き込みデータは、Ｄ０〜Ｄ７及びパリティＰＡで構成される。
【００６０】
ビジー信号ＢＵＳＹは、メイン制御部２００が発行したコマンドを、サブ制御部１００が処理中であることをメイン制御部２００に対して通知する信号である。例えば図４では、サブ制御部１００−ｋが、メイン制御部２００から送信されたデータＤ０〜Ｄ７及びパリティＰＡを記憶装置３００に書き込み中であることを通知する。即ち、記憶装置３００にデータを書き込む期間にビジー信号ＢＵＳＹがＨレベルに設定されることで、サブ制御部１００−ｋが記憶装置３００にアクセス中であることをメイン制御部２００に対して通知することができる。
【００６１】
次に、メイン制御部２００が複数のサブ制御部１００に対して書き込みデータを順次送信する場合について説明する。本実施形態の印刷装置によれば、最初に各サブ制御部１００を第１のモードに設定することで、各記憶装置３００への書き込みシーケンスを短縮することができる。
【００６２】
図５は、メイン制御部２００から第１〜第３のサブ制御部１００−１〜１００−３に対して書き込みデータを順次送信する場合（書き込みシーケンス）の各信号のタイミングチャートの一例である。図５には、第１〜第３のリセット信号ＸＲＳＴ１〜ＸＲＳＴ３、第１〜第３のサブ制御部１００−１〜１００−３のビジー端子ＢＴ１〜ＢＴ３の電圧レベル、ビジー信号ＢＵＳＹ、データ信号ＳＤＡを示す。
【００６３】
なお、図示していないが、図５に示す書き込みシーケンスに先立って、メイン制御部２００は第１〜第３のサブ制御部１００−１〜１００−３のモードを第１のモードに設定する処理を行う。具体的には、メイン制御部２００は、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値をＡ０＝０、Ａ１＝１にセットするコマンドをそれぞれ送信する。
【００６４】
メイン制御部２００は、最初に第１のリセット信号ＸＲＳＴ１をＨレベル（非アクティブ）に設定する。この第１の非アクティブ期間ＴＮＲ１において、第１のサブ制御部１００−１はメイン制御部２００からのオペレーションコードＯＰＣ１及び書き込みデータＤＡＴＡ１を受信し、自身に接続された記憶装置３００（例えば図１の３００−１〜３００−４）にアクセスしてデータを書き込む。
【００６５】
第１のサブ制御部１００−１は、第１のモードに設定されているから、非アクティブ期間ＴＮＲ１においてアクセス状態に応じてＨレベル又はＬレベルをビジー端子ＢＴ１に出力する。即ち、記憶装置３００にアクセスしていない期間ＴＬ１ではＬレベルを出力し、アクセスしている期間ＴＨ１ではＨレベルを出力する。期間ＴＬ１はオペレーションコードＯＰＣ１を受信する期間であり、期間ＴＨ１は書き込みデータＤＡＴＡ１を受信し、各記憶装置３００にデータを書き込む期間である。
【００６６】
第２、第３のサブ制御部１００−２、１００−３は、第１の非アクティブ期間ＴＮＲ１では、第２、第３のリセット信号ＸＲＳＴ２、ＸＲＳＴ３が共にＬレベル（アクティブ）であるから、ビジー端子ＢＴ２、ＢＴ３を高インピーダンス状態ＨＺに設定する。こうすれば、ビジー信号ＢＵＳＹが衝突することを防止できる。
【００６７】
第１のサブ制御部１００−１は、記憶装置３００へのアクセスの終了後に、ビジー端子ＢＴ１をＬレベルに戻す。メイン制御部２００は、ビジー信号ＢＵＳＹがＬレベルに戻ったことを検出することで、第１のサブ制御部１００−１の書き込み処理が完了したことを認識し、第１のリセット信号ＸＲＳＴ１をＬレベル（アクティブ）に戻す。
【００６８】
次にメイン制御部２００は、第２のリセット信号ＸＲＳＴ２をＨレベル（非アクティブ）に設定して、第２の非アクティブ期間ＴＮＲ２において上記と同様に第２のサブ制御部１００−２に対する書き込み処理を行う。そして第２のサブ制御部１００−２の書き込み処理の終了後に、第３のリセット信号ＸＲＳＴ３をＨレベル（非アクティブ）に設定して、第３の非アクティブ期間ＴＮＲ３において上記と同様に第３のサブ制御部１００−３に対する書き込み処理を行う。
【００６９】
このように本実施形態の印刷装置によれば、予め各サブ制御部１００を第１のモードに設定しておき、リセット信号を非アクティブに設定することで、書き込み処理を行うサブ制御部１００を指定することができる。さらにリセット信号が非アクティブに設定されたサブ制御部１００は、記憶装置３００へのアクセス状態に応じたビジー信号を出力することができ、リセット信号がアクティブであるサブ制御部１００は、ビジー端子ＢＴを高インピーダンス状態ＨＺに設定することができる。このようにすることで、各サブ制御部１００の書き込み処理ごとにモード設定を変更する必要がなくなるから、複数のサブ制御部１００への書き込み処理（書き込みシーケンス）の時間を短縮することができる。
【００７０】
図６は、第１のモードによる書き込みシーケンスを説明するフローチャートである。図６には、第１〜第３のサブ制御部１００−１〜１００−３に対する書き込みシーケンスを示す。
【００７１】
ステップＳ１、Ｓ２、Ｓ３では、第１〜第３のサブ制御部１００−１〜１００−３を第１のモードに設定する。具体的には、メイン制御部２００が、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値を例えばＡ０＝０、Ａ１＝１にセットするコマンドをそれぞれ送信する。
【００７２】
ステップＳ４では、メイン制御部２００が第１のサブ制御部１００−１に対して書き込みコマンド及び書き込みデータを送信し、第１のサブ制御部１００−１が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。このステップＳ４は、図５に示す第１の非アクティブ期間ＴＮＲ１における処理に対応する。
【００７３】
続くステップＳ５及びステップＳ６では、メイン制御部２００が第２、第３のサブ制御部１００−２、１００−３に対する書き込み処理を行う。このステップＳ５、Ｓ６は、図５に示す第２、第３の非アクティブ期間ＴＮＲ２、ＴＮＲ３における処理にそれぞれ対応する。
【００７４】
ステップＳ７、Ｓ８、Ｓ９では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。具体的には、メイン制御部２００が、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値を例えばＡ０＝０、Ａ１＝０にセットするコマンドをそれぞれ送信する。サブ制御部１００−１〜１００−３を第２のモードに設定することで、例えばリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３にノイズが生じた場合などにサブ制御部１００が誤動作することを防止できる。
【００７５】
図７は第２、第３のモードによる書き込みシーケンスを説明するフローチャートである。図７に示すシーケンスでは、書き込み処理の対象となるサブ制御部１００を第３のモードに設定し、それ以外のサブ制御部１００を第２のモードに設定する。
【００７６】
ステップＳ１１、Ｓ１２、Ｓ１３では、メイン制御部２００が、第１のサブ制御部１００−１を第３のモードに設定し、第２、第３のサブ制御部１００−２、１００−３を第２のモードに設定する。
【００７７】
ステップＳ１４では、メイン制御部２００が第１のサブ制御部１００−１に対して書き込みコマンド及び書き込みデータを送信し、第１のサブ制御部１００−１が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。
【００７８】
ステップＳ１５、Ｓ１６、Ｓ１７では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。第２のモードに設定することで、各サブ制御部１００のビジー端子ＢＴを高インピーダンス状態ＨＺに設定することができる。こうすることで、ビジー信号の衝突を防止することができる。
【００７９】
次にステップＳ１８、Ｓ１９、Ｓ２０では、第２のサブ制御部１００−２を第３のモードに設定し、第１、第３のサブ制御部１００−１、１００−３を第２のモードに設定する。そしてステップＳ２１では、メイン制御部２００が第２のサブ制御部１００−２に対して書き込みコマンド及び書き込みデータを送信し、第２のサブ制御部１００−２が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。書き込み終了後、ステップＳ２２、Ｓ２３、Ｓ２４では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。
【００８０】
同様にしてステップＳ２５〜Ｓ２８では、第３のサブ制御部１００−３を第３のモードに設定して、第３のサブ制御部１００−３に対する書き込み処理を行う。そして最後に、ステップＳ２９、Ｓ３０、Ｓ３１において第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。
【００８１】
このように第２、第３のモードを用いた場合では、複数のサブ制御部１００に対する書き込みシーケンスのステップ数（イベント数）が多くなり、処理時間が長くなる。特に印刷装置の高画質化に伴って使用するインクカートリッジ数が多くなると、書き込みシーケンスの時間がさらに長くなる。その結果、メイン制御部２００と各サブ制御部１００との通信中にノイズの影響を受けやすくなり、誤動作又は誤書き込みが生じるおそれが高くなる。
【００８２】
一方、本実施形態の印刷装置の特徴である第１のモードを用いた場合では、書き込みシーケンスのステップ数（イベント数）が少ないため、処理時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を抑制することができるから、印刷装置及び印刷システムの信頼性を高めることなどが可能になる。
【００８３】
３．液体容器
図８に、記憶装置３００が設けられた液体容器４００の詳細な構成例を示す。なお以下では、印刷装置がインクジェット方式のプリンターであり、液体容器４００がインクカートリッジであり、基板４２０が、インクカートリッジに設けられた回路基板である場合を例に説明する。
【００８４】
図８に示すインクカートリッジ４００（広義には液体容器）の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ４００には、インク室に連通するインク供給口４４０が設けられる。このインク供給口４４０は、インクカートリッジ４００がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。
【００８５】
インクカートリッジ４００は、回路基板４２０（広義には基板）を含む。回路基板４２０には、記憶装置３００が設けられ、データの記憶やサブ制御部１００を介してメイン制御部２００とのデータ送受信を行う。回路基板４２０は、例えばプリント基板により実現され、インクカートリッジ４００の表面に設けられる。回路基板４２０には、高電位電源ＶＤＤ等の端子が設けられる。そして、インクカートリッジ４００がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触（電気的に接続）することで、電源やデータのやり取りが行われる。
【００８６】
図９（Ａ）、図９（Ｂ）に、記憶装置３００が設けられた回路基板４２０の詳細な構成例を示す。図９（Ａ）に示すように、回路基板４２０の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、低電位電源端子ＴＶＳＳ、高電位電源端子ＴＶＤＤ、リセット端子ＴＲＳＴ、クロック端子ＴＣＫ、データ端子ＴＤＡを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板４２０に設けられた図示しない配線パターン層やスルーホールを介して、記憶装置３００に接続される。
【００８７】
図９（Ｂ）に示すように、回路基板４２０の裏面（プリンターと接続される面の裏側の面）には、記憶装置３００が設けられる。記憶装置３００は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置３００には、インク又はインクカートリッジ４００に関連する種々のデータが格納され、例えば、インクカートリッジ４００を識別するためのＩＤ情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ４００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ４００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。
【００８８】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置及び印刷システムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００８９】
１００ サブ制御部、１１０ ビジー信号出力回路、１３０ モード設定レジスター、
１４０ 制御回路、１５０ データ転送回路、２００ メイン制御部、
２１０ リセット信号出力回路、３００ 記憶装置、４００ 液体容器、
４２０ 基板（回路基板）、４４０ インク供給口、
ＢＴ ビジー端子、ＢＵＳＹ ビジー信号線、
ＸＲＳＴ１〜ＸＲＳＴ３ 第１〜第３のリセット信号線、ＨＢＳ バス、
ＥＮＡＢＬＥ イネーブル信号、ＳＣＫ クロック信号、ＳＤＡ データ信号
【特許請求の範囲】
【請求項１】
メイン制御部と、
ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する１又は複数の記憶装置に接続される第１のサブ制御部〜第ｎ（ｎは２以上の整数）のサブ制御部と、
前記メイン制御部と前記第１のサブ制御部〜前記第ｎのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、
前記第１のサブ制御部〜前記第ｎのサブ制御部に接続される第１のリセット信号線〜第ｎのリセット信号線とを含み、
前記第１のサブ制御部〜前記第ｎのサブ制御部のうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部が、前記メイン制御部により第１のモードに設定された場合には、
前記第１のリセット信号線〜前記第ｎのリセット信号線のうちの第ｋのリセット線のリセット信号が非アクティブである期間には、前記第ｋのサブ制御部は、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、
前記第ｋのリセット線のリセット信号がアクティブである期間には、前記第ｋのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。
【請求項２】
請求項１において、
前記第１のリセット信号線〜前記第ｎのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、
前記メイン制御部が前記第１のサブ制御部〜前記第ｎのサブ制御部を前記第１のモードに設定した後に、
前記リセット信号出力回路は、前記第１のリセット信号線〜前記第ｎのリセット信号線のリセット信号の１つを非アクティブに設定することを特徴とする印刷装置。
【請求項３】
請求項２において、
前記第ｋのサブ制御部は、
前記第ｋのリセット線のリセット信号が非アクティブである期間に、前記第ｋのサブ制御部に接続される前記１又は複数の記憶装置にアクセスすることを特徴とする印刷装置。
【請求項４】
請求項２又は３において、
前記第ｋのサブ制御部が、前記メイン制御部により第２のモードに設定された場合には、
前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。
【請求項５】
請求項４において、
前記第ｋのサブ制御部が、前記メイン制御部により第３のモードに設定された場合には、
前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力することを特徴とする印刷装置。
【請求項６】
請求項５において、
前記第１のサブ制御部〜前記第ｎのサブ制御部は、
前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、
前記モード設定レジスターの前記レジスター値に基づいて、前記第１のモード、前記第２のモード、前記第３のモードのいずれか１つが設定されることを特徴とする印刷装置。
【請求項７】
請求項１乃至６のいずれかに記載の印刷装置と、
インク量情報を記憶する前記１又は複数の記憶装置とを含むことを特徴とする印刷システム。
【請求項１】
メイン制御部と、
ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する１又は複数の記憶装置に接続される第１のサブ制御部〜第ｎ（ｎは２以上の整数）のサブ制御部と、
前記メイン制御部と前記第１のサブ制御部〜前記第ｎのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、
前記第１のサブ制御部〜前記第ｎのサブ制御部に接続される第１のリセット信号線〜第ｎのリセット信号線とを含み、
前記第１のサブ制御部〜前記第ｎのサブ制御部のうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部が、前記メイン制御部により第１のモードに設定された場合には、
前記第１のリセット信号線〜前記第ｎのリセット信号線のうちの第ｋのリセット線のリセット信号が非アクティブである期間には、前記第ｋのサブ制御部は、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、
前記第ｋのリセット線のリセット信号がアクティブである期間には、前記第ｋのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。
【請求項２】
請求項１において、
前記第１のリセット信号線〜前記第ｎのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、
前記メイン制御部が前記第１のサブ制御部〜前記第ｎのサブ制御部を前記第１のモードに設定した後に、
前記リセット信号出力回路は、前記第１のリセット信号線〜前記第ｎのリセット信号線のリセット信号の１つを非アクティブに設定することを特徴とする印刷装置。
【請求項３】
請求項２において、
前記第ｋのサブ制御部は、
前記第ｋのリセット線のリセット信号が非アクティブである期間に、前記第ｋのサブ制御部に接続される前記１又は複数の記憶装置にアクセスすることを特徴とする印刷装置。
【請求項４】
請求項２又は３において、
前記第ｋのサブ制御部が、前記メイン制御部により第２のモードに設定された場合には、
前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。
【請求項５】
請求項４において、
前記第ｋのサブ制御部が、前記メイン制御部により第３のモードに設定された場合には、
前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力することを特徴とする印刷装置。
【請求項６】
請求項５において、
前記第１のサブ制御部〜前記第ｎのサブ制御部は、
前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、
前記モード設定レジスターの前記レジスター値に基づいて、前記第１のモード、前記第２のモード、前記第３のモードのいずれか１つが設定されることを特徴とする印刷装置。
【請求項７】
請求項１乃至６のいずれかに記載の印刷装置と、
インク量情報を記憶する前記１又は複数の記憶装置とを含むことを特徴とする印刷システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−４５２０２（Ｐ２０１３−４５２０２Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８１２１１（Ｐ２０１１−１８１２１１）
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]