回路構造の製造方法

【課題】細線回路の製造に適した回路構造の製造方法を提供する。
【解決手段】回路構造の製造方法は、複合誘電層と、回路板１３０と、複合誘電層と回路板の間に位置する絶縁層１２０を含み、複合誘電層は、非めっき性誘電層１１２と非めっき性誘電層１１２と絶縁層１２０の間に位置するめっき性誘電層１１４とを含み、非めっき性誘電層１１２の材質は、非化学めっき性の材料を含み、めっき性誘電層１１４の材質は、化学めっき性材料を含む。続いて、複合誘電層と、絶縁層１２０と回路板１３０をプレスフィットする。その後、複合誘電層と絶縁層１２０を貫通する通孔を形成するとともに、通孔中に回路板１３０の回路層に連接する導電ビア１４０を形成する。続いて、複合誘電層上に非めっき性誘電層１１２を貫通する溝パターン１１６を形成する。その後、化学めっき工程を行い、溝パターン１１６内に導電パターン１５０を形成する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路構造の製造方法に関し、且つ特には細線回路が製造可能な回路構造の製造方法に関する。
【背景技術】
【０００２】
近年、電子工業の生産技術の猛進的な発展に伴い、回路基板は、各種電子部材が搭載できるようになり、各種異なる機能の電子製品中に広く応用されている。現在、電子製品は多機能化及び小型化に向けて発展している。この趨勢のもと、回路基板は、更に多くの且つ精密な電子部材を搭載するため、そのレイアウト密度を大幅に上昇させることが求められ、レイアウト密度の上昇は線幅及び線間隔の縮小を達成しなければならない。
公知技術において、回路層の形成方法は、先ず基板上の全面に金属層をメッキし、その後リソグラフィーエッチング方法により金属層をパターン化する。しかし、公知技術は、メッキ工程で形成される金属層の均一度及びリソグラフィーエッチング工程の精度等の製造過程能力の制限を受け、線幅が４０ミクロンより小さい回路の製造は容易ではなく、製品の生産率が低下し、かつ製造コストが高くなる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、細線回路の製造に適した回路構造の製造方法を提供する。
【課題を解決するための手段】
【０００４】
本発明が提示する回路構造の製造方法は、以下である。まず、複合誘電層、絶縁層と回路板を含み、そのうち絶縁層は複合誘電層と回路板の間に位置し、複合誘電層は、非めっき性誘電層とめっき性誘電層を含み、めっき性誘電層は非めっき性誘電層と絶縁層の間に位置し、非めっき性誘電層の材質は、非化学めっき性の材料を含み、めっき性誘電層の材質は、化学めっき性の材料を含む。続いて、複合誘電層、絶縁層と回路板をプレスフィットする。その後、複合誘電層と絶縁層を貫通する通孔を形成し、通孔により回路板の一部の回路層を露出させる。その後、通孔中に導電ビアを形成し、導電ビアは回路層に連接される。続いて、複合誘導層上に非めっき性誘電層を貫通する溝パターンを形成する。その後、第１の化学めっき工程を行い、溝パターン内に導電パターンを形成し、かつ導電パターンを導電ビアに連接させる。
【０００５】
本発明の一実施例では、複合誘電層のパターン化の方法が、複合誘電層のレーザアブレーティングを含む。
【０００６】
本発明の一実施例では、第１の化学めっき工程が、化学銅堆積工程を含む。
【０００７】
本発明の一実施例では、回路構造の製造方法が、更に、導電パターンを形成した後、非めっき性誘電層を除去することを含む。
【０００８】
本発明の一実施例では、通孔の形成方法が、複合誘電層と絶縁層をレーザアブレーティングすることを含む。
【０００９】
本発明の一実施例では、導電ビアの形成方法が、第２の化学めっき工程を行うことを含む。
【００１０】
本発明の一実施例では、溝パターンが底部を具え、かつ底部はめっき性誘電層の一部からなる。
【００１１】
本発明の一実施例では、第１の化学めっき工程中の触媒が非めっき性誘電層の表面上に吸着しない。
【００１２】
本発明の一実施例では、非めっき性誘電層の材質が、水酸基官能基又はカルボキシル基官能基を含まない高分子材料を含む。
【００１３】
本発明の一実施例では、高分子材料が、エポキシ樹脂、ポリイミド、液晶ポリマー、メタクリル酸エーテル系樹脂、ビニルベンゼン基系樹脂、アリル系樹脂、ポリアクリレート系樹脂、ポリエステル系樹脂、ポリオレフィン系樹脂、ポリアミン系樹脂、ポリシロキサン系樹脂又はそれらの組合せを含む。
【００１４】
本発明の一実施例では、導電パターンと導電ビアの間に境界面が存在し、かつ境界面は、絶縁層の回路板から遠く離れた表面で突出している。
【００１５】
本発明が提示する回路構造の製造方法は、以下である。まず、複合層、絶縁層と回路板を含み、そのうち絶縁層は複合層と回路板の間に位置し、複合層は、導電層とめっき性誘電層を含み、めっき性誘電層は導電層と絶縁層の間に位置する。続いて、複合層、絶縁層と回路板をプレスフィットする。その後、複合層と絶縁層を貫通する通孔を形成し、通孔により回路板の一部の回路層を露出させる。その後、通孔中に導電ビアを形成し、導電ビアは回路板の回路層に連接される。その後、導電層を除去する。そして、めっき性誘電層上に非めっき性誘電層を形成し、めっき性誘電層と非めっき性誘電層により複合誘電層を形成する。続いて、複合誘導層上に非めっき性誘電層を貫通する溝パターンを形成する。その後、第１の化学めっき工程を行い、溝パターン内に導電パターンを形成し、かつ導電パターンを導電ビアに連接させる。
【００１６】
本発明の一実施例では、導電ビアの形成及び導電層の除去方法が、通孔形成の後、複合層と絶縁層上の全面に導電材料を形成し、そのうち一部導電材料を通孔に詰め込み、通孔の外に位置する部分の導電材料及び導電層を除去することを含む。
【００１７】
本発明の一実施例では、導電ビアの形成及び導電層の除去方法が、通孔の形成前に、導電層を除去し、通孔の形成後、めっき性誘電層と絶縁層上の全面に導電材料を形成し、そのうち一部導電材料を通孔に詰め込み、通孔の外に位置する部分の導電材料を除去することを含む。
【００１８】
本発明の一実施例では、導電ビアの形成方法が、第２の化学めっき工程を行うことを含む。
【００１９】
本発明の一実施例では、複合誘電層のパターン化の方法が、複合誘電層をレーザアブレーティングすることを含む。
【００２０】
本発明の一実施例では、第１の化学めっき工程が、化学銅堆積工程を含む。
【００２１】
本発明の一実施例では、回路構造の製造方法が、更に、導電パターンを形成した後、非めっき性誘電層を除去することを含む。
【００２２】
本発明の一実施例では、通孔の形成方法が、複合層と絶縁層をレーザアブレーティングすることを含む。
【００２３】
本発明の一実施例では、溝パターンが底部を具え、かつ底部は、めっき性誘電層の一部からなる。
【００２４】
本発明の一実施例では、第１の化学めっき工程中の触媒が非めっき性誘電層の表面上に吸着しない。
【００２５】
本発明の一実施例では、非めっき性誘電層の材質が、水酸基官能基又はカルボキシル基官能基を含まない高分子材料を含む。
【００２６】
本発明の一実施例では、高分子材料が、エポキシ樹脂、ポリイミド、液晶ポリマー、メタクリル酸エーテル系樹脂、ビニルベンゼン基系樹脂、アリル系樹脂、ポリアクリレート系樹脂、ポリエステル系樹脂、ポリオレフィン系樹脂、ポリアミン系樹脂、ポリシロキサン系樹脂又はそれらの組合せを含む。
【００２７】
本発明の一実施例では、導電パターンと導電ビアの間に境界面が存在し、かつ境界面は、絶縁層の回路板から遠く離れた表面で突出している。
【発明の効果】
【００２８】
上記に基づくと、本発明は、非化学めっき特性を具えた非めっき性誘電層をめっき性誘電層上に配置するとともに、非めっき性誘電層とめっき性誘電層からなる複合誘電層上に溝パターンを形成し、溝パターンによりめっき性誘電層を露出させる。これにより、後に進める化学めっき工程において、溝パターンが露出するめっき性誘電層上に導電パターンを形成するだけでよく、故に導電パターンは、溝パターン中に詰め込まれればよい。従って、本発明は、溝パターンにより導電パターンを定義し、それにより溝パターンの最小溝幅をコントロールすることにより、溝パターン中に形成される導電パターンの最小線幅を調整することができる。また、本発明の溝パターンは、レーザアブレーティング方法により形成することができるので、本発明は、導電パターンの線幅を狭くすることができ（例えば、最小線幅を４０ミクロン以下まで縮小する）、かつリソグラフィーエッチング方法により導電層をパターン化する必要がないので、製造生産率を高めるとともに、製造コストを下げることができる。
【００２９】
本発明の上記特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００３０】
【図１Ａ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図１Ｂ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図１Ｃ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図１Ｄ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図１Ｅ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図１Ｆ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図１Ｇ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ａ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｂ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｃ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｄ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｅ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｆ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｇ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｈ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【図２Ｉ】本発明の一実施例の回路構造の製造工程を示す断面図である。
【発明を実施するための形態】
【００３１】
図１Ａ〜図１Ｇは、それぞれ本発明の一実施例の回路構造の製造工程を示す断面図である。
【００３２】
まず、図１Ａを参照すると、複合誘電層１１０、絶縁層１２０と回路板１３０を含み、そのうち絶縁層１２０は、複合誘電層１１０と回路板１３０の間に位置し、回路板１３０は、単層板又は多層板でもよく、絶縁層１２０は例えばプリプレグ（prepreg）であり、かつ絶縁層１２０はガラスファイバを具えていてもよい。絶縁層１２０の材質は、エポキシ樹脂とアラミド（Arａmid）特性の官能基を含む樹脂材料を含んでもよい。複合誘電層１１０は、非めっき性誘電層１１２とめっき性誘電層１１４を含み、めっき性誘電層１１４は、非めっき性誘電層１１２と絶縁層１２０の間に位置する。
【００３３】
非めっき性誘電層１１２の材質は、非化学めっき性の材料を含む。詳しくは、本実施例中、『非化学めっき性の材料』は、化学めっき工程中で触媒を吸着しない材料を代表する。非めっき性誘電層１１２の材質は、例えば高分子材料であり、そのうち高分子材料は、エポキシ樹脂、ポリイミド、液晶ポリマー又はその組合せを含む。本実施例において、非めっき性誘電層１１２の材質は、レーザ加工し易い材料でもよく、つまり、レーザアブレーティングの過程において、除去し易い材料である。本実施例では、非めっき性誘電層１１２の材質は、水酸基官能基又はカルボキシル基官能基を含まない高分子材料（つまり、疎水性高分子材料）を含み、そのうち高分子材料は、エポキシ樹脂、ポリイミド、液晶ポリマー、メタクリル酸エーテル系樹脂、ビニルベンゼン基系樹脂、アリル系樹脂、ポリアクリレート系樹脂、ポリエステル系樹脂、ポリオレフィン系樹脂、ポリアミン系樹脂、ポリシロキサン系樹脂又はそれらの組合せを含む。
【００３４】
めっき性誘電層１１４の材質は、化学めっき性の材料を含む。詳しくは、本実施例中、『化学めっき性の材料』は、化学めっき工程中で触媒を吸着する材料を代表する。めっき性誘電層１１４の材質は、例えば高分子材料であり、そのうち高分子材料は、エポキシ樹脂、ポリイミド、液晶ポリマー又はその組合せを含む。本実施例において、めっき性誘電層１１４の材質は、レーザ加工し易い材料でもよい。
【００３５】
続いて、図１Ｂを参照すると、複合誘電層１１０、絶縁層１２０と回路板１３０をプレスフィットする。その後、図１Ｃを参照すると、例えばレーザアブレーティング方法により一部の複合誘電層１１０及び一部の絶縁層１２０を除去し、複合誘電層１１０と絶縁層１２０を貫通する通孔Ｔを形成し、通孔Ｔは、回路板１３０の一部の回路層１３２（例えば回路層１３２のボンドパッド１３２ａ）を露出する。このとき、選択的にデスミア（desmeａr）工程を行い、ボンドパッド１３２ａ上の残渣（例えば、一部の複合誘電層１１０と一部の絶縁層１２０を除去したときに残留した屑）を取り除いてもよい。
【００３６】
その後、図１Ｄを参照すると、例えば化学めっき工程を行い、通孔Ｔ中に導電ビア１４０を形成して、導電ビア１４０を回路層１３２に連接させる。続いて、図１Ｅを参照すると、例えばレーザアブレーティング方法で、複合誘電層１１０をパターン化し、複合誘電層１１０上に非めっき性誘電層１１２を貫通する溝パターン１１６を形成し、溝パターン１１６によりめっき性誘電層１１４を露出させる。本実施例では、溝パターン１１６は、底部１１６ａを具え、かつ底部１１６ａは、めっき性誘電層１１４の一部からなり、つまり、溝パターン１１６は、複合誘電層１１０を貫通してはいない。
【００３７】
続いて、図１Ｆを参照すると、化学めっき工程において、溝パターン１１６内に導電パターン１５０を形成し、かつ導電パターン１５０を導電ビア１４０に連接し、そのうち化学めっき工程は、例えば化学銅堆積工程であり、導電ビア１４０の材質は銅又はその他の導電材料を含む。本実施例では、導電パターン１５０と導電ビア１４０の間に境界面Sが存在し、かつ境界面Sは、絶縁層１２０の回路板１３０から遠く離れた表面１２２で突出している。
【００３８】
注意すべきは、化学めっき工程において、本実施例の非めっき性誘電層１１２の表面１１２ａは、触媒を吸着しない。従って、化学めっき工程では、溝パターン１１６が露出するめっき性誘電層１１４上にのみ導電パターン１５０を形成する。本実施例では、溝パターン１１６は、レーザアブレーティング方法により形成することができるので、溝パターン１１６の溝最小幅Ｗ１（導電パターン１５０の最小線幅Ｗ２に等しい）は、４０ミクロン以下とすることができ、かつリソグラフィーエッチング方法により導電層をパターン化する必要がないので、製造生産率を高め、製造コストを下げることができる。
【００３９】
つまり、公知のサブトラクティブ法で回路を製造するとき、リソグラフィーエッチング工程の精確度等の製造能力の制限を受けて線幅が４０ミクロンより小さい回路を作製することは容易ではなく、それにより製品の生産率の低下を招き製造コストが高くなるのに比べ、本実施例では、溝パターン１１６を形成するとともに、溝パターン１１６中に回路（即ち導電パターン１５０）を形成するので、溝パターン１１６の溝最小幅Ｗ１は、導電パターン１５０の最小線幅Ｗ２と同等にすることができ、このとき、本実施例は、レーザアブレーティング方法を採用して溝パターン１１６を形成し、溝最小幅Ｗ１を４０ミクロンより小さくすることができ、それにより導電パターン１５０の最小線幅Ｗ２を４０ミクロンより小さくすることができる。従って、本実施例の製造方法により、（最小線幅が４０ミクロン以下の）回路構造を製造するとき、製品生産率を向上させ、コストを下げることができる。
【００４０】
続いて、図１Ｇを参照すると、本実施例では、選択的に非めっき性誘電層１１２を除去することができる。
【００４１】
図２Ａから図２Ｉは、本発明の一実施例の回路構造の製造工程を示す断面図である。
【００４２】
まず、図２Ａを参照すると、複合層２１０、絶縁層１２０と回路板１３０を含み、そのうち絶縁層１２０は複合層２１０と回路板１３０の間に位置する。複合層２１０は、導電層２１２とめっき性誘電層２１４を含み、めっき性誘電層２１４は、導電層２１２と絶縁層１２０の間に位置する。複合層２１０は例えば、樹脂付銅箔（resin coａted copper，RCC）である。
【００４３】
続いて、図２Ｂを参照すると、複合層２１０、絶縁層１２０と回路板１３０をプレスフィットする。その後、図２Ｃを参照すると、例えばレーザアブレーティング方法により一部の複合層２１０及び一部の絶縁層１２０を除去し、複合層２１０と絶縁層１２０を貫通する通孔Ｔを形成し、通孔Ｔは、回路板１３０の一部の回路層１３２（例えば回路層１３２のボンドパッド１３２ａ）を露出させる。このとき、選択的にデスミア工程を行い、ボンドパッド１３２ａ上の残渣（例えば、一部の複合層２１０と一部の絶縁層１２０を除去したときに残留した屑）を取り除いてもよい。
【００４４】
その後、図２Ｄを参照すると、本実施例では、化学めっき工程を行い、複合層２１０と絶縁層１２０上の全面において導電材料Ｃを形成し、かつ一部の導電材料Ｃを通孔Ｔに詰め込む。
【００４５】
続いて、図２Ｅを参照すると、導電材料Ｃの通孔Ｔの外に位置する部分及び導電層２１２を除去し、通孔Ｔ中に導電ビア１４０を形成し、導電ビア１４０を回路板１３０の回路層１３２に連接させる。その他の実施例においては、導電層２１２を除去する方法は、通孔Ｔを形成する前であってもよく、つまり先に導電層２１２を除去してもよい。言い換えると、通孔Ｔの形成前又はその後に選択的に導電層２１２を除去することができる。
【００４６】
その後、図２Ｆを参照すると、めっき性誘電層２１４上に非めっき性誘電層１１２を形成し、めっき性誘電層２１４と非めっき性誘電層１１２により複合誘電層Ｐを形成する。非めっき性誘電層１１２の形成方法は、プレスフィットを含み、かつ非めっき性誘電層１１２は、たとえばドライフィルムまたはウェットフィルムである。本実施例では、非めっき性誘電層１１２の材質は、水酸基官能基又はカルボキシル基官能基を含まない高分子材料（つまり、疎水性高分子材料）を含み、そのうち高分子材料は、エポキシ樹脂、ポリイミド、液晶ポリマー、メタクリル酸エーテル系樹脂、ビニルベンゼン基系樹脂、アリル系樹脂、ポリアクリレート系樹脂、ポリエステル系樹脂、ポリオレフィン系樹脂、ポリアミン系樹脂、ポリシロキサン系樹脂又はそれらの組合せを含む。
【００４７】
続いて、図２Ｇを参照すると、例えばレーザアブレーティング方法により複合誘電層Ｐをパターン化し、複合誘電層Ｐ上に非めっき性誘電層１１２を貫通する溝パターン１１６を形成し、溝パターン１１６は、めっき性誘電層２１４を露出する。注意すべきことは、本実施例では、溝パターン１１６は、底部１１６ａを具えており、かつ底部１１６ａはめっき性誘電層２１４の一部からなり、つまり、溝パターン１１６は、複合誘電層Ｐを貫通はしない。
【００４８】
続いて、図２Ｈを参照すると、化学めっき工程を行い、溝パターン１１６内に導電パターン１５０を形成し、かつ導電パターン１５０を導電ビア１４０に連接し、そのうち、化学めっき工程は例えば化学銅堆積工程であり、導電パターン１５０の材質は銅又はその他の導電材料を含む。本実施例では、導電パターン１５０と導電ビア１４０の間には境界面Ｓが存在し、かつ境界面Sは、絶縁層１２０の回路板１３０から遠く離れた表面１２２で突出している。
【００４９】
注意すべきは、化学めっき工程において、本実施例の非めっき性誘電層１１２の表面１１２ａは、触媒を吸着しない。従って、化学めっき工程では、溝パターン１１６が露出するめっき性誘電層２１４上にのみ導電パターン１５０を形成するので、導電パターン１５０は、溝パターン１１６中にのみ詰め込まれればよい。従って、本実施例では、溝パターン１１６により導電パターン１５０を定義し、それにより溝パターン１１６の最小溝幅をコントロールすることにより、溝パターン１１６中に形成される導電パターン１５０の最小線幅を調整することができる。また、本実施例では、溝パターン１１６は、レーザアブレーティング方法により形成することができるので、溝パターン１１６の溝最小幅Ｗ１（導電パターン１５０の最小線幅Ｗ２と同等）を４０ミクロン以下とすることができ、かつリソグラフィーエッチング方法により導電層をパターン化する必要がないので、製造生産率を高めるとともに、製造コストを下げることができる。
【００５０】
図２Ｉを参照すると、本実施例では、選択的に非めっき性誘電層１１２を除去することができる。
【００５１】
以上をまとめると、本発明は、非化学めっき特性を具えた非めっき性誘電層をめっき性誘電層上に配置するとともに、非めっき性誘電層とめっき性誘電層からなる複合誘電層上に溝パターンを形成して、溝パターンによりめっき性誘電層を露出させる。これにより、その後行われる化学めっき工程において、溝パターンにより露出しためっき性誘電層上にのみ導電パターンを形成すればよく、故に導電パターンは、溝パターン中に詰め込まれればよい。従って、本発明は、溝パターンにより導電パターンを定義し、それにより溝パターンの最小溝幅をコントロールして、溝パターン中に形成される導電パターンの最小線幅を調整することができる。また、本発明の溝パターンは、レーザアブレーティング方法により形成することができるので、本発明は、導電パターンの線幅を小さくすることができ、かつリソグラフィーエッチング方法により導電層をパターン化する必要がないので、製造生産率を高めるとともに、製造コストを下げることができる。
【００５２】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【符号の説明】
【００５３】
１１２非めっき性誘電層
１１２ａ表面
１１４めっき性誘電層
１１６溝パターン
１２０絶縁層
１４０導電ビア
１５０導電パターン
Ｗ１、Ｗ２幅

【特許請求の範囲】
【請求項１】
複合誘電層、絶縁層および回路板を含み、そのうち、前記絶縁層は前記複合誘電層と前記回路板の間に位置し、前記複合誘電層は、非めっき性誘電層とめっき性誘電層とを含み、前記めっき性誘電層は前記非めっき性誘電層と前記絶縁層の間に位置し、前記非めっき性誘電層の材質は、非化学めっき性材料を含み、前記めっき性誘電層の材質が化学めっき性材料を含む回路構造の製造方法であって、
前記複合誘電層、前記絶縁層および前記回路板をプレスフィットし、
前記複合誘電層と前記絶縁層を貫通する通孔を形成し、前記通孔が前記回路板の一部回路層を露出させ、
前記通孔中に導電ビアを形成し、前記導電ビアを前記回路層へ連接させ、
前記複合誘電層上に前記非めっき性誘電層を貫通する溝パターンを形成し、
第１の化学めっき工程を行い、前記溝パターン内に導電パターンを形成し、かつ前記導電パターンを前記導電ビアへ連接することを含む回路構造の製造方法。
【請求項２】
複合層、絶縁層および回路板を含み、そのうち、前記絶縁層は前記複合層と前記回路板の間に位置し、前記複合層は、導電層とめっき性誘電層とを含み、前記めっき性誘電層は前記導電層と前記絶縁層の間に位置する回路構造の製造方法であって、
前記複合層、前記絶縁層および前記回路板をプレスフィットし、
前記複合層と前記絶縁層を貫通する通孔を形成し、前記通孔が前記回路板の一部回路層を露出させ、
前記通孔中に導電ビアを形成し、前記導電ビアを前記回路板の前記回路層へ連接させ、
前記導電層を除去し、
前記めっき性誘電層上に非めっき性誘電層を形成し、前記めっき性誘電層と前記非めっき性誘電層により複合誘電層を形成し、
前記複合誘電層上に前記非めっき性誘電層を貫通する溝パターンを形成し、
第１の化学めっき工程を行い、前記溝パターン内に導電パターンを形成し、かつ前記導電パターンを前記導電ビアへ連接させることを含む回路構造の製造方法。
【請求項３】
前記導電ビアの形成及び前記導電層の除去の方法が、
前記通孔を形成した後、前記複合層と前記絶縁層上の全面において導電材料を形成し、そのうち前記導電材料の一部を前記通孔に詰め込み、
前記通孔の外に位置する部分の前記導電材料及び前記導電層を除去することを含む請求項２に記載の回路構造の製造方法。
【請求項４】
前記導電ビアの形成及び前記導電層の除去方法が、
前記通孔を形成する前に前記導電層を除去し、
前記通孔を形成した後、前記めっき性誘電層と前記絶縁層上の全面に導電材料を形成し、そのうち前記導電材料の一部を前記通孔に詰め込み、
前記通孔の外に位置する部分の前記導電材料を除去することを含む請求項２または３に記載の回路構造の製造方法。
【請求項５】
前記導電パターンを形成した後、前記非めっき性誘電層を除去することを更に含む請求項１から４の何れか１項に記載の回路構造の製造方法。
【請求項６】
前記導電ビアを形成する方法が、第２の化学めっき工程を行うことを含む請求項１から５の何れか１項に記載の回路構造の製造方法。
【請求項７】
前記溝パターンが底部を具え、かつ前記底部は前記めっき性誘電層の一部からなる請求項１から６の何れか１項に記載の回路構造の製造方法。
【請求項８】
前記第１の化学めっき工程における触媒が、前記非めっき性誘導層の表面上に吸着しない請求項１から７の何れか１項に記載の回路構造の製造方法。
【請求項９】
前記非めっき性誘電層の材質が水酸基官能基又はカルボキシル基官能基を含まない高分子材料を含む請求項１から８の何れか１項に記載の回路構造の製造方法。
【請求項１０】
前記導電パターンと前記導電ビアの間に境界面が存在し、かつ前記境界面は、前記絶縁層の前記回路板から遠く離れた表面で突出している請求項１から９の何れか１項に記載の回路構造の製造方法。

【図１Ａ】