固体撮像素子、固体撮像素子の制御方法及び撮像装置
【課題】残像を消去すること。
【解決手段】固体撮像素子10は、画素セルCaをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルCaに対して行方向及び列方向の少なくとも一方に沿って1つおきに供給できるXデコーダ12を備えている。そして、固体撮像素子10はリセット電圧が供給されない画素セルCa(C11〜C14,C31〜C34)から読み出された第1の画像信号と、リセット電圧が供給される画素セルCa(C21〜C24,C41〜C44)から読み出された第2の画像信号とを別々に出力するYデコーダ(A)13a,Yデコーダ(B)13bを備えた。
【解決手段】固体撮像素子10は、画素セルCaをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルCaに対して行方向及び列方向の少なくとも一方に沿って1つおきに供給できるXデコーダ12を備えている。そして、固体撮像素子10はリセット電圧が供給されない画素セルCa(C11〜C14,C31〜C34)から読み出された第1の画像信号と、リセット電圧が供給される画素セルCa(C21〜C24,C41〜C44)から読み出された第2の画像信号とを別々に出力するYデコーダ(A)13a,Yデコーダ(B)13bを備えた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像素子、固体撮像素子の制御方法及び撮像装置に関するものである。
【背景技術】
【0002】
従来、例えば直線変換型撮像素子の様に電荷を蓄積して撮像データを生成する固体撮像素子がある。この固体撮像素子は、その構成ゆえ、次の画面の撮像データを生成するためには蓄積された電荷を消去(リセット)する必要がある。従って、画面毎に全画素をリセットしなければならないため、撮像間隔を短くするには限度がある。
【0003】
一方、例えば対数変換型撮像素子のように、電荷を蓄積せず、常に電気的平衡状態で電圧検出できる構成を有した固体撮像素子がある(例えば、非特許文献1参照)。電荷蓄積型のようにインテグレーションタイム(電荷蓄積のための時間)を設ける必要は無く、同様にリセット動作も不要である。従って、撮像間隔を短くすることが可能となる。
【0004】
さらに、対数変換型撮像素子に加える電圧を変化させることで、蓄積された電荷を放電させ、残像の発生を防止する光センサ回路がある(特許文献1参照)。
【非特許文献1】米本和也著、「CCD/CMOSイメージセンサの基礎と応用」、CQ出版社、2003年、p.214―215
【特許文献1】特開平10―90058号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、非蓄積型の固体撮像素子では、被写体が移動した場合、その移動に応じフォトダイオードに入射する光量が変化するため、フォト電流が変化し一時的に電気的非平衡状態に陥る。この時、フォトダイオードが再び平衡状態に戻るまでに時間がかかるため、明るい被写体が尾を引いて移動しているような残像が生じる。
【0006】
この発明は、残像の消去を可能とすることを目的とする。
【課題を解決するための手段】
【0007】
この発明による撮像装置は、受光素子と、該受光素子に流れるフォト電流を電気的平衡状態下で電圧に変換する素子と、からなる画素セルが行列配列された撮像部と、前記画素セルをリセットするリセット電圧を生成する電圧生成手段と、リセット期間に前記リセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給手段と、を備えた固体撮像素子と、前記リセット電圧を供給しなかった画素セルから読み出された第1の画像信号と、前記リセット電圧を供給した画素セルから読み出された第2の画像信号とを別々に出力する出力手段と、を備えたものである。この構成により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。
【0008】
この発明の一態様においては、固体撮像素子と、前記出力手段から出力される前記第1の画像信号及び前記第2の画像信号に基づいて、撮像画像に残像が生じているか否かを判断する残像判断手段と、前記残像判断手段の判断結果、前記第1の画像信号及び前記第2の画像信号に基づいて該残像を消去する残像消去手段と、を備えた。このため、残像判断手段を用いて残像を判断し検出された残像を消去することができる。
【0009】
この発明の一態様においては、前記残像判断手段は、前記第1の画像信号による撮像画像の輪郭と前記第2の画像信号による撮像画像の輪郭とをそれぞれ抽出する輪郭抽出部と、該輪郭抽出部によりそれぞれ抽出された2つの輪郭を比較する輪郭比較部と、該比較結果より残像が生じているか否かを判断する。このため、輪郭抽出部においてエッジ強調処理などを施し輪郭画像を生成し、第1画像信号と第2画像信号との輪郭にずれが生じている場合に残像が生じていると判断することができる。
【0010】
この発明の一態様においては、前記残像消去手段は、前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段と、 前記第1の画像信号による撮像画像と前記第2の画像信号による撮像画像とを合成して合成画像を生成する画像合成手段と、を有し、前記残像判断手段において残像が発生していると判断された場合には前記補間手段より生成された補間画像を出力し、残像が発生していないと判断された場合には前記合成手段により生成された合成画像を出力する出力選択手段と、を備えた。このため、残像が生じていない場合は通常の合成手段を用いて撮像画像を、残像が生じた場合に補間手段を用いて残像を消去した補間画像を得ることができる。
【0011】
この発明の一態様においては、前記第1の画像信号及び前記第2の画像信号を合成して合成画像を生成する画像合成手段を備えた。
この発明の一態様においては、前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段を備えた。
【0012】
この発明による固体撮像素子の制御方法は、受光素子とMOS型トランジスタとを直列に接続し、該MOS型トランジスタを弱反転状態で動作させて入射光に応じて前記受光素子に流れるフォト電流を電圧に変換する複数の画素セルが行列配列された撮像部とを備えた固体撮像素子の制御方法であって、リセット期間には前記画素セルをリセットするリセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給工程と、前記リセット電圧を供給しない画素セルから読み出した第1の画像信号と、前記リセット電圧を供給した画素セルから読み出した第2の画像信号とを別々に出力する出力工程と、を備えた。この工程により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【発明の効果】
【0013】
残像の消去を可能とすることができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明を具体化した一実施形態を図1〜図3に従って説明する。
図1に示すように、撮像装置は、固体撮像素子10と、画像処理部20とから構成されている。固体撮像素子10は、点線で囲まれた撮像部11、アドレスデコーダとしてのXデコーダ12及びYデコーダ(A)13a,Yデコーダ(B)13b、制御回路14、出力回路15,16を含む。画像処理部20は、残像判断手段としての輪郭抽出部(A)21,輪郭抽出部(B)22及び輪郭比較部23、出力選択手段としての出力選択部24、画像合成手段としての合成部25、補間手段としての補間部26を含む。
【0015】
撮像部11は、行列配列された複数の画素セルCaを備えている。説明の簡略化のため、本実施形態では4行4列のマトリクス状に配列された画素セルCaを備えた撮像部11を用いて説明する。各画素セルCaを、それぞれ位置説明のために画素セルC11〜C14,C21〜C24,C31〜C34,C41〜C44とする。
【0016】
各画素セルCaは受光素子を備えている。各画素セルCaは、それぞれ受光素子に流れる電流を検出して電気信号に変換する。各行の画素セルCaはそれぞれ行信号線X1〜X4に接続されている。各列の画素セルCaはそれぞれ列データ線Y1〜Y4に接続されている。詳しくは、行信号線X1には、画素セルC11,C12,C13,C14が接続されている。同様に、各行信号線X2〜X4には、それぞれ画素セルC21〜C24,C31〜C34,C41〜C44が接続されている。また、列データ線Y1には、画素セルC11、C21,C31,C41が接続されている。同様に、各列データ線Y2〜Y4には、C12〜C42,C13〜C43,C14〜C44が接続されている。
【0017】
また、各行の画素セルCaはそれぞれリセット電圧線R1〜R4に接続されている。詳しくは、リセット電圧線R1には、画素セルC11,C12,C13,C14が接続されている。同様に、各リセット電圧線R2〜R4には、それぞれ画素セルC21〜C24,C31〜C34,C41〜C44が接続されている。リセット電圧線R1〜R4には、所定の露光電位が常時印可されている。
【0018】
行信号線X1〜X4及びリセット電圧線R1〜R4はXデコーダ12に接続されている。列データ線Y1〜Y4は出力手段としてのYデコーダ(A)13a,Yデコーダ(B)13bに接続されている。Xデコーダ12,Yデコーダ(A)13a及びYデコーダ(B)13bは制御回路14に接続されている。
【0019】
制御回路14は、入力されたアドレス信号Siに基づいて行アドレス信号及び列アドレス信号を生成する。そして、制御回路14は、行アドレス信号をXデコーダ12に供給する。さらに、制御回路14は、列アドレス信号をYデコーダ(A)13a,Yデコーダ(B)13bに供給する。本実施形態において、制御回路14は、撮像部11の行数に対応する2ビットの行アドレス信号Sx1,Sx2と、撮像部11の列数に対応する2ビットの列アドレス信号Sy1,Sy2を生成する。また、制御回路14は、各画素セルCa等を駆動するための制御信号を生成する。
【0020】
Xデコーダ12にはリセット電圧及び画像信号を読み出すための電圧を生成する電源としての電圧制御回路(電圧生成手段及び電圧供給手段)が含まれている。制御回路14より、撮像部11の行数に対応する2ビットの行アドレス信号Sx1,Sx2が、Xデコーダ12に入力されると、Xデコーダ12は、行アドレス信号Sx1,Sx2をデコードして行信号線X1〜X4のうちの1本を選択する。そして、Xデコーダ12は、選択した1本の行信号線の電位を画素セルCaから画像情報を読み出すための電圧レベルに制御する。従って、本実施形態では、選択された1本の行信号線を介して、同行信号線に接続された4個の画素セルCaに画像情報を読み出すための電圧が読み出し信号として供給される。各画素セルCaは、行信号線X1〜X4を介して供給される読み出し信号に応答して画像情報を列データ線Y1〜Y4に出力する。
【0021】
また、Xデコーダ12は、リセット電圧線に対して所定の露光電位を常時印可する。そしてXデコーダ12は、制御信号に応答して、1行おきのリセット電圧線(本実施形態では偶数行のリセット電圧線R2,R4)にリセット電圧を順次供給する(電圧供給工程)。リセット電圧が供給されたリセット電圧線R2,R4に接続された画素セルCa(C21〜C24,C41〜C44)は、供給されるリセット電圧によりセンスノードをリセットする。なお、センスノードについては後述する。
【0022】
Yデコーダ(A)13a、Yデコーダ(B)13bには、列アドレス信号Sy1,Sy2がそれぞれ入力される。Yデコーダ(A)13a,Yデコーダ(B)13bは、列アドレス信号Sy1,Sy2に基づいて列データ線Y1〜Y4を選択する。Yデコーダ(A)13a,Yデコーダ(B)13bは、それぞれ、各列データ線Y1〜Y4を介して入力される画像情報を増幅し、該増幅信号をデジタル信号に変換する機能を有している。
【0023】
また、Yデコーダ(A)13a,Yデコーダ(B)13bには、下位の行アドレス信号Sx2が入力される。Yデコーダ(A)13aは、行アドレス信号Sx2に基づいて、奇数行の画素セルCa(C11〜C14,C31〜C34)から読み出された画像情報を変換した第1の画像信号を出力回路(A)15に出力する(出力工程)。Yデコーダ(B)13bは、行アドレス信号Sx2に基づいて、偶数行の画素セルCa(C21〜24,C41〜C44)から読み出された画像情報を変換した第2の画像信号を出力回路(B)16に出力する(出力工程)。
【0024】
上記したように、Xデコーダ12は、撮像部11において、奇数行の画素セルCa(C11〜C14,C31〜C34)に対してリセット電圧を供給せず、偶数行の画素セルCa(C21〜C24,C41〜C44)に対してリセット電圧を供給する。従って、Yデコーダ(A)13aは、リセットされていない第1の画像信号を出力し、Yデコーダ(B)13bは、所定時間毎にリセットされた第2の画像信号を出力する。
【0025】
出力回路(A)15は、Yデコーダ(A)13aから出力される第1の画像信号SAを輪郭抽出部(A)21及び合成部25に出力する。出力回路(B)16は、Yデコーダ(B)13bから出力される第2の画像信号SBを輪郭抽出部(B)22、合成部25、及び補間部26に出力する。
【0026】
輪郭抽出部(A)21は、第1の画像信号SAにより構成される撮像画像(第1の撮像画像)に対して画像処理(例えばエッジ強調)を施して輪郭を抽出し、第1の輪郭データを輪郭比較部23に出力する。輪郭抽出部(B)22は、第2の画像信号SBにより構成される撮像画像(第2の撮像画像)に対して画像処理(例えばエッジ強調)を施して輪郭を抽出し、第2の輪郭データを輪郭比較部23に出力する。
【0027】
輪郭比較部23は、輪郭抽出部(A)21,輪郭抽出部(B)22より抽出された第1の輪郭データ及び第2の輪郭データに基づいて、両者の差分を算出する。算出した差分に基づいて、残像が生じたか否かを判定する。例えば、照度の高い円形の物体Wが、図1における上下方向と一致する方向に沿って、距離Mだけ移動した場合を考える。そのときの状況を図4(a)に示す。図4(a)において、移動前の物体W(t1)が破線で示されている。そして、移動後の物体W(t2)が実線で示されている。
【0028】
このように移動する物体Wを撮像素子で撮像する。すべての画素セルをリセットしない撮像装置では、移動する物体Wは、図4(b)に示すように、長円形の物体W0として撮影される。一方、すべての画素セルをリセットする撮像装置では、図4(c)に示すように、円形の物体W1として撮影される。従って、本実施形態では、リセット電圧が供給されない画素セルCaにて図4(b)に示す物体W0を撮影した第1の画像信号SAと、リセット電圧が供給される画素セルCaにて図4(c)に示す物体W1を撮影した第2の画像信号SBとが生成される。
【0029】
図4(d)は、第1の画像信号SAにおける画像と、第2の画像信号SBにおける画像とを、それぞれの画像を撮影した画素セルの位置に応じてずらして表示したものである。図4(d)に示されるように、破線で示した第1の画像信号SAにおける物体Wの輪郭Waと、実線で示した第2の画像信号SBにおける物体Wの輪郭Wbの間に差が生じている。従って、この輪郭Wa,Wbに差が生じることに基づいて、残像が生じたか否かを判断する。そして、輪郭比較部23は、この比較結果に応じて、例えば残像が生じている場合にはHレベルの比較結果信号DSを、残像が生じていない場合にはLレベルの比較結果信号DSを出力選択部24に出力する。
【0030】
出力選択部24は、比較結果信号DSに応じて、合成部25からの出力信号、又は補間部26の出力信号を選択する。そして、出力選択部24は、選択した信号を画像信号Outとして外部出力する。
【0031】
合成部25は、出力回路15から出力されたリセット無しの第1の画像信号SAと、出力回路16から出力されたリセット有りの第2の画像信号SBとを合成して、1画面分の合成画像CSを出力する。第1の画像信号SAは撮像部11の奇数行の画素セルCaから出力された画像情報であり、第2の画像信号SBは撮像部11の偶数行の画素セルCaから出力された画像情報である。従って、合成部25は、図3(a)に示すように、撮像部11のすべての画素セルCaから出力された画像情報からなる合成画像CSを生成する。
【0032】
補間部26は、Yデコーダ(B)13bより出力された第2の画像信号SBに基づき、第2の画像信号SBに含まれない位置の画像信号を補間により生成する。ここで第2の画像信号SBに含まれない位置の画像信号は、奇数行の画素セルCa(C11〜C14,C31〜C34)から出力される画像信号に相当する画像信号である。補間方法として、例えば直線補間が利用される。例えば、図3(b)に示すように、補間部26は、画素セルC21から読み出された画像情報と、画素セルC41から読み出された画像情報とに基づいて、両画素セルC21,C41間に内挿した補正画素H31の画像情報を生成する。例えば、H31=(C21+C41)/2に示されるような直線的に補間する式に基づいて算出される。同様に、補間部26は、補正画素H32〜H34の画像情報を生成する。また、補間部26は、画素セルC21,C41から外挿した補正画素H11の画像情報を生成する。同様に、補間部26は補正画素H12〜H14の画像情報を生成する。そして、補間部26は、画素セルC21〜C24,C41〜C44と補間画素H11〜H14,H31〜H34の画像情報からなる補間画像ISを生成する。
【0033】
図2は固体撮像素子10の画素セルCaを表す回路図である。なお、各画素セルCaの構成は固体撮像素子10において同じであるため、ここでは一つの画素セルCa(画素セルC11)について構成の説明を行う。
【0034】
画素セルCaは、受光素子としてのフォトダイオードPDと、3つのトランジスタT1〜T3から構成されている。第1〜第3トランジスタT1〜T3は、1導電チャンネル型のMOSトランジスタである。図示しないが各MOSトランジスタのバックゲートは全てグラウンドGNDに接続されている。本実施形態においては、第1〜第3トランジスタとして、Nチャネル型MOSトランジスタを用いて説明を行う。
【0035】
負荷トランジスタとしての第1トランジスタT1のドレイン(第1端子)は、高電位電源Vddが接続されている。第1トランジスタT1のゲート(制御端子)は、リセット電圧線R1に接続されている。第1トランジスタT1のソース(第2端子)は、フォトダイオードPDのカソードに接続されている。フォトダイオードPDのアノードは低電位電源(本実施形態ではグラウンドGND)に接続されている。フォトダイオードPDは入射光の光量に応じた電流Ipを流す。
【0036】
第1トランジスタT1とフォトダイオードPDとの間の接続点であるセンスノードN1は、増幅トランジスタとしての第2トランジスタT2のゲートに接続されている。第2トランジスタT2のドレインは、高電位電源Vddに接続されている。第2トランジスタT2のソースは、画素選択トランジスタとしての第3トランジスタT3の第1端子(例えばドレイン)に接続されている。
【0037】
第3トランジスタT3のゲートは、行信号線X1に接続され手入る。第3トランジスタ、T3の第2端子(ソース)は列データ線Y1に接続されている。第3トランジスタT3は行信号線X1を介して供給される読み出し信号に応じてオンオフ動作する。第3トランジスタT3のオンオフ動作により、第2トランジスタT2と列データ線Y1とを電気的に接続したり、電気的に分離したりする。従って、第3トランジスタT3がオンしたときに第2トランジスタT2と列データ線Y1とが接続される。列データ線Y1には図示しない定電流源が接続されており、この定電流源と第2トランジスタT2によりソースフォロア回路を構成し、センスノードN1の電位が第2トランジスタT2を介して光電変換信号として列データ線Y1に出力される。
【0038】
上記のように構成された画素セルCaに光が当たると、この光量に応じてフォトダイオードPDに流れる電流(フォト電流)と同量の電流が第1トランジスタT1に流れ、これに応じた電位にセンスノードN1は安定する(電気的平衡状態)。この時、第1トランジスタT1は弱反転領域にて動作するため、センスノードN1における電位はフォトダイオードPDに流れるフォト電流を対数変換した電位となる。そして行信号線X1に読み取り信号が加えられることで第3トランジスタT3がオンし、センスノードN1における入射光量に対応する電位の光電変換信号が列データ線Y1に出力される。
【0039】
照度の高い物体Wが移動した場合、その移動に応じフォトダイオードPDに入射する光量が変化する。この変化によりフォトダイオードPDに流れる電流が変化し一時的に電気的非平衡状態に陥る。このとき、フォトダイオードPDが、再び、電気的平衡状態に戻るまでに時間がかかる。
【0040】
固体撮像素子10には、フォトダイオードPDに入射する光量に比例して流れる電流を光電荷としてキャパシタに蓄える。キャパシタとして、フォトダイオードPD、第1トランジスタT1、第2トランジスタT2およびこれらの部品を相互に接続する配線などによって生じる浮遊容量の合成された等価コンデンサ、または半導体製造プロセスで形成されたコンデンサなどが接続される。
【0041】
キャパシタに蓄えられた電荷量を電気信号に変換して画像信号として読み出す。電気信号に変換してもキャパシタに蓄えられた電荷は消去されないで残っている。物体Wの照度が変わらない限り蓄えられた電荷はそのまま保持される。物体Wの照度が低下すると、それに応じてフォトダイオードに流れる電流が減少する。これにともない、キャパシタに蓄えられていた電荷もそれに応じて減少する。しかし、電荷の減少は、瞬時に行われるのではなく、徐々に減少する。徐々に減少することが、残像という減少となって撮像画像に現れる。徐々に減少することに要する時間は、フォトダイオードに流れる電流が少ないほど、すなわち、撮像画像が暗いほど、長くなる。
【0042】
このため、直前まで明るい光が入射しており、突然明るい光が入射しなかった場合、すなわち、突然暗くなった場合、リセットしない画素セルCaにおいて、キャパシタにおいて蓄えられた電荷が減少するのに長い時間がかかる。すなわち、残像が顕著に発生する。
【0043】
画素セルCaをリセットすることにより、画素セルCaのキャパシタに蓄えられていた電荷を電気的に消し去って初期化し、暗い状態にする。すなわち、前回の撮像フレームで蓄えた電荷を消し去る。これにより、前回の撮像フレームの影響を受けないため、残像が発生しない。
【0044】
画素セルCaをリセットすることにより、センスノードN1の電位が所定の電位になる。センスノードN1に所定の電位を与えることが画素セルCaをリセット状態にすることである。リセットを芝居婆歯、センスノードN1の電位はフォトダイオードPDに流れる電流に応じて蓄えられた電荷に基づいた電位に保たれる。
【0045】
画素セルCaのリセットを行う場合、弱反転領域から強反転領域に変わるほど高い電位がゲートを通じて第1トランジスタT1に加えられ、完全にオンする必要がある。そこで、第1トランジスタT1が弱反転領域になるための動作電圧(通常の露光電位)が予め加えられた状態で、その電位を上げるためのリセット電圧がリセット電圧線R1を介して加えられる。強反転状態となった第1トランジスタT1は、ドレインからソースへと流れるドレイン電流が飽和し、フォトダイオードPDの光量に応じた電流が流れた場合においてもセンスノードN1は電気的平衡状態を保てなくなり、結果的にリセット状態となる。
【0046】
次に、上記のように構成された撮像装置の動作を説明する。
先ず、図5に従って固体撮像素子10の動作を説明する。
時刻t1から時刻t2における行信号線X1の読み出し期間k1において、行信号線X1に加わる電位が、電位V1aから電位V1bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。同様に、時刻t2から時刻t4における行信号線X2の読み出し期間k2において、行信号線X2に加わる電位が、電位V2aから電位V2bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。時刻t4から時刻t5における行信号線X3の読み出し期間k3において、行信号線X3に加わる電位が、電位V3aから電位V3bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。時刻t5から次の周期の始まりとなるt1における行信号線X4の読み出し期間k4において、行信号線X4に加わる電位が、電位V4aから電位V4bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。これら列データ線に加えられる電位は、本実施形態において電位を加えない状態では0V、電位を加えた場合は3.3Vとなる。また、各行信号線X1〜X4に電位を加えるタイミングは、繰り返し周期的な順序で以って与えられる。
【0047】
また、同タイムチャートにおけるリセット電圧の加え方について説明する。時刻t3において、偶数画素セルを選択する行信号線X2に電圧が加わり、該当列の画素セルCa(例えば画素セル配置C21〜C24)の露光が開始される。画素セルCaの露光が時刻t4で終了した場合、その時刻後から次の露光が開始される前にリセット電圧線R2にリセット電圧を加える。時刻t4から時刻t5にかけての行信号線X2に接続された画素セルCaをリセット動作させるリセット期間k5において、リセット電圧線R2にリセット電圧が加えられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。この時加えられるリセット電圧は、通常の露光電位であるV6a(V2bと同電位)よりも高い電位V6b(図5においては3.5V以上)を加えている。同様に、時刻t1から時刻t2にける行信号線X4のリセット期間k6において、リセット電圧線R4に通常加えている電位V8aより高いも電位V8bがリセット電圧として加えられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。
【0048】
これらリセット電位が加えられるタイミングも、各行信号線X1〜X4に合わせた繰返し周期的なものである。なお、リセット動作を行わないリセット電圧線R1,R3はそれぞれV5,V7の通常露光電位が常時与えられている。
【0049】
次に、画像処理部20の動作を説明する。
画像処理部20には、上記のように撮像部11の画素セルCaから読み出された画像情報に基づく第1の画像信号SAと第2の画像信号SBとが入力される。画像処理部20の輪郭抽出部(A)21,輪郭抽出部(B)22は、第1の画像信号SAと第2の画像信号SBによる撮像画像のそれぞれにおける輪郭を抽出し、輪郭比較部23は、両画像信号による輪郭を比較し、その比較結果に応じた比較結果信号DSを出力する。
【0050】
合成部25は、第1の画像信号SAと第2の画像信号SBとに基づいて、1画面分の合成画像CSを生成する。補間部26は、第2の画像信号SBに基づいて補間画素の画像情報を生成し、第2の画像信号SBによる画素セルCaの画像情報と補間画素の画像情報とからなる補間画像ISを出力する。第2の画像信号SBは、リセット電圧が供給された画素セルCa(C21〜C24,C41〜C44)から出力された信号であるため、この補間部26から出力される第2の画像信号SBは残像を含まない。つまり、補間部26は、第2の画像信号SBに基づいて残像を消去する残像消去手段を構成する。
【0051】
出力選択部24は、比較結果信号DSに応答して、残像が発生していない場合には合成画像CSを選択して外部へ画像信号Outとして出力し、残像が発生している場合には補間画像ISを選択して外部へ画像信号Outとして出力する。
【0052】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)固体撮像素子10は、画素セルCaをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルCaに対して行方向及び列方向の少なくとも一方に沿って1つおきに供給できるXデコーダ12を備えている。そして、固体撮像素子10はリセット電圧が供給されない画素セルCa(C11〜C14,C31〜C34)から読み出された第1の画像信号SAと、リセット電圧が供給される画素セルCa(C21〜C24,C41〜C44)から読み出された第2の画像信号SBとを別々に出力するYデコーダ(A)13a,Yデコーダ(B)13bを備える。この構成により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【0053】
(2)固体撮像素子10から出力される第1の画像信号SA及び第2の画像信号SBに基づいて、それぞれの画像信号の輪郭を抽出する輪郭抽出部(A)21,輪郭抽出部(B)22からの結果を輪郭比較部23が受け、撮像画像に残像が生じているか否かを判断する。そして、輪郭比較部23の判断結果に基づき、第1の画像信号SA及び第2の画像信号SBに基づいて該残像を消去する合成部25は、第1の画像信号SAと第2の画像信号SBとを合成した合成画像CSを生成する。補間部26は、第2の画像信号SBと、生成されたその補間を用いて補間画像ISを生成するように構成され、残像を消去する。ことができる。
【0054】
(3)第1の画像信号SAによる撮像画像の輪郭Waと前記第2の画像信号SBによる撮像画像の輪郭Wbとをそれぞれ抽出する輪郭抽出部(A)21,輪郭抽出部(B)22と、輪郭抽出部(A)21,輪郭抽出部(B)22によりそれぞれ抽出された2つの輪郭Wa,Wbを比較する輪郭比較部23とで構成され、輪郭比較部23で得られた比較結果より残像を判断する。このため、輪郭抽出部21,22においてエッジ処理などを施し輪郭画像を生成し、第1の画像信号SAと第2の画像信号SBとの輪郭にずれが生じている場合に残像が生じていると判断することができる。
【0055】
(4)撮像装置は、第2の画像信号SBと、第2の画像信号を読み出す画素セルCa(C21〜C24、C41〜C44)の間を補間した補間データH11〜H14,H31〜H34とからなる補間画像ISを生成する補間部26を有している。さらに、第1の画像信号SAによる撮像画像と第2の画像信号SBによる撮像画像とを合成して合成画像CSを生成する合成部25を有している。そして、残像が発生していると判断された場合には補間部26より生成された補間画像ISを出力し、残像が発生していないと判断された場合には合成部25により生成された合成画像CSを出力する出力選択部24と、を備えた。このため、残像が生じていない場合は通常の合成部25を用いて撮像画像を、残像が生じた場合に補間部26を用いて残像を消去した補間画像を得ることができる。
【0056】
(5)固体撮像素子10は、画素セルCaをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルCaに対して行方向及び列方向の少なくとも一方に沿って1つおきに供給できるXデコーダ12を備えている。そして、固体撮像素子10は、リセット電圧が供給されない画素セルCa(C11〜C14,C31〜C34)から読み出された第1の画像信号と、リセット電圧が供給される画素セルCa(C21〜C24,C41〜C44)から読み出された第2の画像信号とを別々に出力するYデコーダ(A)13a,Yデコーダ(B)13bと、をそれぞれ制御する。この固体撮像素子10に対する制御により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【0057】
なお、上記一実施形態は、以下の態様で実施してもよい。
・上記実施形態では、行毎にリセット電圧を供給するようにしたが、列毎にリセット電圧を供給するようにしてもよい。例えば、図6に示すように、固体撮像素子を構成する。この固体撮像素子は、行信号線X1〜X4を選択して画素セルCbに読み出しのための電圧を供給するXデコーダ51と、画素セルCbに供給するリセット電圧を生成するリセット電圧を生成するリセット制御信号発生回路53とが別々に設けられている。リセット制御信号発生回路53は、1列おき(例えば偶数列)のリセット電圧線R2,R4を介して画素セルCbにリセット電圧を供給する。なお、上記実施形態において、Xデコーダ12を、図6に示すように、Xデコーダ51とリセット制御信号発生回路53とから構成してもうよい。
【0058】
図6に示す形態で撮像装置を構成する場合、その各画素セルCbは図7に示すような回路構成をとることが例として挙げられる。リセット電圧線R2が接続する先が、Xデコーダ51からリセット制御信号発生回路53に変更されている。このため、今度は行方向において画素セルCbにリセット電圧V6b、V8bを加えることができる。
【0059】
各列データ線Y1〜Y4は、1つのYデコーダ52に接続されている。Yデコーダ52は、各列データ線Y1〜Y4を介して入力される画像情報を変換した画像信号を選択回路55に出力する。選択回路55は、制御回路54から入力される制御信号に応答して、リセット電圧が供給されていない画素セル、即ち奇数列の画素セルCb(C11〜C41,C13〜C43)から読み出された画像情報に基づく画像信号を第1の画像信号として出力回路15に出力する。また、選択回路55は、制御信号に応答して、リセット電圧が供給された画素セル、すなわち偶数列の画素セルCb(C12〜C42,C14〜C44)から読み出された画像情報に基づく画像信号を第2の画像信号として出力回路16に出力する。
【0060】
また、列方向又は行方向にリセット電圧を加えることができるように構成してもよい。例えば、図8に示すように、固体撮像素子を構成する。なお、図8において、Xデコーダ71とYデコーダ72の動作は先の動作と変わらないため説明を省略する。リセット制御信号は列方向と行方向のどちらかを選択し、リセット電圧を加えることができる。そのため、選択した行データ線にかかる画素セルCc(例えば画素セル配置C11〜C41)、又は列データ線にかかる画素セルCc(例えば画素セル配置C11〜C14)にリセット電圧を加え、選択画素列又は画素行をリセットできる。
【0061】
この場合、図9に示すように各画素セルCcは、受光素子としてのフォトダイオードPDと、4つのトランジスタT1a,T1b,T2,T3から構成されている。トランジスタT1a,T1b,T2,T3は、1導電チャンネル型のトランジスタであり、図示しないが各MOSトランジスタのバックゲートは全てグラウンドGNDに接続されている。そして、本実施形態同様、Nチャネル型MOSトランジスタを用いて説明を行う。
【0062】
負荷トランジスタとしてのトランジスタT1aのドレイン(第1端子)は高電位電源Vddが供給され、ゲート(制御端子)には列方向のリセット電圧線Rx1に、ソース(第2端子)はトランジスタT1bのドレインに接続されている。トランジスタT1bのゲートには行方向のリセット電圧線Ry1に、ソースはフォトダイオードPDのカソードにそれぞれ接続されている。フォトダイオードPDのアノードは低電位電源(本実施形態ではグラウンドGND)に接続されている。フォトダイオードPDは入射光の光量に応じた電流Ipを流す。
【0063】
トランジスタT1bとフォトダイオードPDとの間の接続点であるセンスノードN1には、増幅トランジスタとしてのトランジスタT2のゲートが接続されている。トランジスタT2のドレインには高電位電源Vddが供給され、ソースは画素選択トランジスタとしてのトランジスタT3の第1端子(例えばドレイン)に接続されている。
【0064】
トランジスタT3のゲートは行信号線X1に接続され、第2端子(ソース)は列データ線Y1に接続されている。トランジスタT3は行信号線X1を介して供給される読み出し信号に応じてオンオフ動作し、トランジスタT2と列データ線Y1とを接離する。従って、トランジスタT3がオンしたときにトランジスタT2と列データ線Y1とが接続される。列データ線Y1には図示しない定電流源が接続されており、この定電流源とトランジスタT2によりソースフォロア回路を構成し、センスノードN1の電位がトランジスタT2を介して光電変換信号として列データ線Y1に出力される。この構成により特定列のみ、又は特定行のみのリセットを行うことが可能となる。
【0065】
・上記実施形態において、リセット電圧の電位は通常露光電位である3.3Vより高い電位を加え、リセット期間k5,k6におけるリセット動作の後は3.3Vに戻すと説明した。しかし、図10に示すように、電位V6b,V8b(ともに3.3Vより高い電位)を加えるリセット期間k5,k6においてリセット動作した後は、V6a,V8aのように通常露光電位よりも低い電位、例えば0Vを加えてもよい。
【0066】
0Vをリセット電圧に加えた場合、図2における第1トランジスタT1は完全にオフ状態となる。そのため、蓄積されていた電位は全て無くなり、該当する画素セルからは光信号を線形変換した出力信号が得られる。線形変換は対数変換する場合と比べ、ダイナミックレンジは狭まるが、対数圧縮しない分1ビット当たりの精度が高い信号を得ることができる。
【0067】
・上記実施形態におけるリセット期間を変更してもよい。例えば、図11に示すように、実施形態において採用した、リセット電圧を与えるリセット期間k5,k6の長さは、瞬時であっても、次の露光開始時刻t1に被らない程度の長い期間であってもよい。リセット期間を制御できるように回路構成を行うことで、インテグレーションタイムを必要に応じて変えることができる。従って、被写体の照度が高くても出力が飽和しないようにインテグレーションタイムを調整することができる。なお、この場合においても、リセット後の電位V6a,V8aは3.3Vよりも低い値であれば0Vであってもよい。
【0068】
・上記実施形態では、リセット方法として、リセットタイミングを行ごとに順次ずらしていくローリングシャッター方式を用いて説明したが、全ての行のリセットを同じタイミングで行うグローバルシャッター方式で行っても良い。また、行ごとだけではなく、列ごとでも、部分的な行列のいずれかでも、行列のいずれかを交互にリセットする場合においてもどちらのリセットタイミングを採用してもよい。
【0069】
・上記実施形態では、シリアル変換されたアドレス信号Siに基づいて各画素セルCaを選択するようにしたが、他の方法により各画素セルCaを選択するようにしてもよい。例えば、クロック信号を入力し、該クロック信号に基づいて各列及び各行の画素セルCaを順次選択するようにしてもよい。
【0070】
・上記各実施形態では、偶数行(偶数列)の画素セルCaにリセット電圧を供給するようにしたが、奇数行(奇数列)の画素セルCaにリセット電圧を供給するようにしてもよい。また、奇数行(奇数列)と偶数行(偶数列)とに対して交互にリセット電圧を供給するようにしてもよい。また、リセット電圧を供給する行(列)を選択可能としてもよい。
【0071】
・上記実施形態では、撮像部11の全ての画素セルにおいて照度の高い物体の移動による残像の有無を判断するようにしたが、一部において残像の有無を判断するようにしてもよい。例えば、図12に示すように、撮像部81を、リセット電圧を行毎又は列毎に設定した第1撮像部83と、全ての画素セルに対してリセット電圧を提供しない第2撮像部82とから構成する。この構成によれば、第1撮像部83により撮像される領域において撮像された物体による残像を消去することができ、その領域における物体を容易に判断することができるようになる。
【0072】
・撮像部は4行4列の画素を用いたが、5行5列、100行100列などであってもよい。又、行数と列数が異なっていてもよい。
・Xデコーダ、Yデコーダ並びに制御信号線、リセット電圧信号線などの配置は、接続を考慮したうえで相互に交換してもよい。
【図面の簡単な説明】
【0073】
【図1】一実施形態の撮像装置の電気的構成を示すブロック図。
【図2】画素セルの回路図。
【図3】(a)は合成後の画像データの説明図、(b)は補間後の画像データの説明図。
【図4】(a)〜(d)は残像発生判断方法の説明図。
【図5】固体撮像素子の制御タイミングを示すタイムチャート。
【図6】別の撮像装置の電気的構成を示すブロック図。
【図7】別の固体撮像素子の撮像部を示す回路図。
【図8】別の撮像装置の電気的構成を示すブロック図。
【図9】別の固体撮像素子の撮像部を示す回路図。
【図10】固体撮像素子の制御タイミングを示すタイムチャート。
【図11】固体撮像素子の制御タイミングを示すタイムチャート。
【図12】別の固体撮像素子の撮像部を示すブロック図。
【符号の説明】
【0074】
Ca,Cb,Cc…画素セル、CS…合成画像、IS…補間画像、k5,k6…リセット期間、PD…フォトダイオード、SA…第1の画像信号、SB…第2の画像信号、T1,T1a,T1b,T2,T3…MOSトランジスタ、10…固体撮像素子、12,51,71…Xデコーダ、13a,13b,52,72…Yデコーダ、14,54…制御回路、55…スイッチ回路、15,16…出力回路、21,22…輪郭抽出部、23…輪郭比較部、24…出力選択部、25…合成部、26…補間部。
【技術分野】
【0001】
本発明は、固体撮像素子、固体撮像素子の制御方法及び撮像装置に関するものである。
【背景技術】
【0002】
従来、例えば直線変換型撮像素子の様に電荷を蓄積して撮像データを生成する固体撮像素子がある。この固体撮像素子は、その構成ゆえ、次の画面の撮像データを生成するためには蓄積された電荷を消去(リセット)する必要がある。従って、画面毎に全画素をリセットしなければならないため、撮像間隔を短くするには限度がある。
【0003】
一方、例えば対数変換型撮像素子のように、電荷を蓄積せず、常に電気的平衡状態で電圧検出できる構成を有した固体撮像素子がある(例えば、非特許文献1参照)。電荷蓄積型のようにインテグレーションタイム(電荷蓄積のための時間)を設ける必要は無く、同様にリセット動作も不要である。従って、撮像間隔を短くすることが可能となる。
【0004】
さらに、対数変換型撮像素子に加える電圧を変化させることで、蓄積された電荷を放電させ、残像の発生を防止する光センサ回路がある(特許文献1参照)。
【非特許文献1】米本和也著、「CCD/CMOSイメージセンサの基礎と応用」、CQ出版社、2003年、p.214―215
【特許文献1】特開平10―90058号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、非蓄積型の固体撮像素子では、被写体が移動した場合、その移動に応じフォトダイオードに入射する光量が変化するため、フォト電流が変化し一時的に電気的非平衡状態に陥る。この時、フォトダイオードが再び平衡状態に戻るまでに時間がかかるため、明るい被写体が尾を引いて移動しているような残像が生じる。
【0006】
この発明は、残像の消去を可能とすることを目的とする。
【課題を解決するための手段】
【0007】
この発明による撮像装置は、受光素子と、該受光素子に流れるフォト電流を電気的平衡状態下で電圧に変換する素子と、からなる画素セルが行列配列された撮像部と、前記画素セルをリセットするリセット電圧を生成する電圧生成手段と、リセット期間に前記リセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給手段と、を備えた固体撮像素子と、前記リセット電圧を供給しなかった画素セルから読み出された第1の画像信号と、前記リセット電圧を供給した画素セルから読み出された第2の画像信号とを別々に出力する出力手段と、を備えたものである。この構成により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。
【0008】
この発明の一態様においては、固体撮像素子と、前記出力手段から出力される前記第1の画像信号及び前記第2の画像信号に基づいて、撮像画像に残像が生じているか否かを判断する残像判断手段と、前記残像判断手段の判断結果、前記第1の画像信号及び前記第2の画像信号に基づいて該残像を消去する残像消去手段と、を備えた。このため、残像判断手段を用いて残像を判断し検出された残像を消去することができる。
【0009】
この発明の一態様においては、前記残像判断手段は、前記第1の画像信号による撮像画像の輪郭と前記第2の画像信号による撮像画像の輪郭とをそれぞれ抽出する輪郭抽出部と、該輪郭抽出部によりそれぞれ抽出された2つの輪郭を比較する輪郭比較部と、該比較結果より残像が生じているか否かを判断する。このため、輪郭抽出部においてエッジ強調処理などを施し輪郭画像を生成し、第1画像信号と第2画像信号との輪郭にずれが生じている場合に残像が生じていると判断することができる。
【0010】
この発明の一態様においては、前記残像消去手段は、前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段と、 前記第1の画像信号による撮像画像と前記第2の画像信号による撮像画像とを合成して合成画像を生成する画像合成手段と、を有し、前記残像判断手段において残像が発生していると判断された場合には前記補間手段より生成された補間画像を出力し、残像が発生していないと判断された場合には前記合成手段により生成された合成画像を出力する出力選択手段と、を備えた。このため、残像が生じていない場合は通常の合成手段を用いて撮像画像を、残像が生じた場合に補間手段を用いて残像を消去した補間画像を得ることができる。
【0011】
この発明の一態様においては、前記第1の画像信号及び前記第2の画像信号を合成して合成画像を生成する画像合成手段を備えた。
この発明の一態様においては、前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段を備えた。
【0012】
この発明による固体撮像素子の制御方法は、受光素子とMOS型トランジスタとを直列に接続し、該MOS型トランジスタを弱反転状態で動作させて入射光に応じて前記受光素子に流れるフォト電流を電圧に変換する複数の画素セルが行列配列された撮像部とを備えた固体撮像素子の制御方法であって、リセット期間には前記画素セルをリセットするリセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給工程と、前記リセット電圧を供給しない画素セルから読み出した第1の画像信号と、前記リセット電圧を供給した画素セルから読み出した第2の画像信号とを別々に出力する出力工程と、を備えた。この工程により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【発明の効果】
【0013】
残像の消去を可能とすることができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明を具体化した一実施形態を図1〜図3に従って説明する。
図1に示すように、撮像装置は、固体撮像素子10と、画像処理部20とから構成されている。固体撮像素子10は、点線で囲まれた撮像部11、アドレスデコーダとしてのXデコーダ12及びYデコーダ(A)13a,Yデコーダ(B)13b、制御回路14、出力回路15,16を含む。画像処理部20は、残像判断手段としての輪郭抽出部(A)21,輪郭抽出部(B)22及び輪郭比較部23、出力選択手段としての出力選択部24、画像合成手段としての合成部25、補間手段としての補間部26を含む。
【0015】
撮像部11は、行列配列された複数の画素セルCaを備えている。説明の簡略化のため、本実施形態では4行4列のマトリクス状に配列された画素セルCaを備えた撮像部11を用いて説明する。各画素セルCaを、それぞれ位置説明のために画素セルC11〜C14,C21〜C24,C31〜C34,C41〜C44とする。
【0016】
各画素セルCaは受光素子を備えている。各画素セルCaは、それぞれ受光素子に流れる電流を検出して電気信号に変換する。各行の画素セルCaはそれぞれ行信号線X1〜X4に接続されている。各列の画素セルCaはそれぞれ列データ線Y1〜Y4に接続されている。詳しくは、行信号線X1には、画素セルC11,C12,C13,C14が接続されている。同様に、各行信号線X2〜X4には、それぞれ画素セルC21〜C24,C31〜C34,C41〜C44が接続されている。また、列データ線Y1には、画素セルC11、C21,C31,C41が接続されている。同様に、各列データ線Y2〜Y4には、C12〜C42,C13〜C43,C14〜C44が接続されている。
【0017】
また、各行の画素セルCaはそれぞれリセット電圧線R1〜R4に接続されている。詳しくは、リセット電圧線R1には、画素セルC11,C12,C13,C14が接続されている。同様に、各リセット電圧線R2〜R4には、それぞれ画素セルC21〜C24,C31〜C34,C41〜C44が接続されている。リセット電圧線R1〜R4には、所定の露光電位が常時印可されている。
【0018】
行信号線X1〜X4及びリセット電圧線R1〜R4はXデコーダ12に接続されている。列データ線Y1〜Y4は出力手段としてのYデコーダ(A)13a,Yデコーダ(B)13bに接続されている。Xデコーダ12,Yデコーダ(A)13a及びYデコーダ(B)13bは制御回路14に接続されている。
【0019】
制御回路14は、入力されたアドレス信号Siに基づいて行アドレス信号及び列アドレス信号を生成する。そして、制御回路14は、行アドレス信号をXデコーダ12に供給する。さらに、制御回路14は、列アドレス信号をYデコーダ(A)13a,Yデコーダ(B)13bに供給する。本実施形態において、制御回路14は、撮像部11の行数に対応する2ビットの行アドレス信号Sx1,Sx2と、撮像部11の列数に対応する2ビットの列アドレス信号Sy1,Sy2を生成する。また、制御回路14は、各画素セルCa等を駆動するための制御信号を生成する。
【0020】
Xデコーダ12にはリセット電圧及び画像信号を読み出すための電圧を生成する電源としての電圧制御回路(電圧生成手段及び電圧供給手段)が含まれている。制御回路14より、撮像部11の行数に対応する2ビットの行アドレス信号Sx1,Sx2が、Xデコーダ12に入力されると、Xデコーダ12は、行アドレス信号Sx1,Sx2をデコードして行信号線X1〜X4のうちの1本を選択する。そして、Xデコーダ12は、選択した1本の行信号線の電位を画素セルCaから画像情報を読み出すための電圧レベルに制御する。従って、本実施形態では、選択された1本の行信号線を介して、同行信号線に接続された4個の画素セルCaに画像情報を読み出すための電圧が読み出し信号として供給される。各画素セルCaは、行信号線X1〜X4を介して供給される読み出し信号に応答して画像情報を列データ線Y1〜Y4に出力する。
【0021】
また、Xデコーダ12は、リセット電圧線に対して所定の露光電位を常時印可する。そしてXデコーダ12は、制御信号に応答して、1行おきのリセット電圧線(本実施形態では偶数行のリセット電圧線R2,R4)にリセット電圧を順次供給する(電圧供給工程)。リセット電圧が供給されたリセット電圧線R2,R4に接続された画素セルCa(C21〜C24,C41〜C44)は、供給されるリセット電圧によりセンスノードをリセットする。なお、センスノードについては後述する。
【0022】
Yデコーダ(A)13a、Yデコーダ(B)13bには、列アドレス信号Sy1,Sy2がそれぞれ入力される。Yデコーダ(A)13a,Yデコーダ(B)13bは、列アドレス信号Sy1,Sy2に基づいて列データ線Y1〜Y4を選択する。Yデコーダ(A)13a,Yデコーダ(B)13bは、それぞれ、各列データ線Y1〜Y4を介して入力される画像情報を増幅し、該増幅信号をデジタル信号に変換する機能を有している。
【0023】
また、Yデコーダ(A)13a,Yデコーダ(B)13bには、下位の行アドレス信号Sx2が入力される。Yデコーダ(A)13aは、行アドレス信号Sx2に基づいて、奇数行の画素セルCa(C11〜C14,C31〜C34)から読み出された画像情報を変換した第1の画像信号を出力回路(A)15に出力する(出力工程)。Yデコーダ(B)13bは、行アドレス信号Sx2に基づいて、偶数行の画素セルCa(C21〜24,C41〜C44)から読み出された画像情報を変換した第2の画像信号を出力回路(B)16に出力する(出力工程)。
【0024】
上記したように、Xデコーダ12は、撮像部11において、奇数行の画素セルCa(C11〜C14,C31〜C34)に対してリセット電圧を供給せず、偶数行の画素セルCa(C21〜C24,C41〜C44)に対してリセット電圧を供給する。従って、Yデコーダ(A)13aは、リセットされていない第1の画像信号を出力し、Yデコーダ(B)13bは、所定時間毎にリセットされた第2の画像信号を出力する。
【0025】
出力回路(A)15は、Yデコーダ(A)13aから出力される第1の画像信号SAを輪郭抽出部(A)21及び合成部25に出力する。出力回路(B)16は、Yデコーダ(B)13bから出力される第2の画像信号SBを輪郭抽出部(B)22、合成部25、及び補間部26に出力する。
【0026】
輪郭抽出部(A)21は、第1の画像信号SAにより構成される撮像画像(第1の撮像画像)に対して画像処理(例えばエッジ強調)を施して輪郭を抽出し、第1の輪郭データを輪郭比較部23に出力する。輪郭抽出部(B)22は、第2の画像信号SBにより構成される撮像画像(第2の撮像画像)に対して画像処理(例えばエッジ強調)を施して輪郭を抽出し、第2の輪郭データを輪郭比較部23に出力する。
【0027】
輪郭比較部23は、輪郭抽出部(A)21,輪郭抽出部(B)22より抽出された第1の輪郭データ及び第2の輪郭データに基づいて、両者の差分を算出する。算出した差分に基づいて、残像が生じたか否かを判定する。例えば、照度の高い円形の物体Wが、図1における上下方向と一致する方向に沿って、距離Mだけ移動した場合を考える。そのときの状況を図4(a)に示す。図4(a)において、移動前の物体W(t1)が破線で示されている。そして、移動後の物体W(t2)が実線で示されている。
【0028】
このように移動する物体Wを撮像素子で撮像する。すべての画素セルをリセットしない撮像装置では、移動する物体Wは、図4(b)に示すように、長円形の物体W0として撮影される。一方、すべての画素セルをリセットする撮像装置では、図4(c)に示すように、円形の物体W1として撮影される。従って、本実施形態では、リセット電圧が供給されない画素セルCaにて図4(b)に示す物体W0を撮影した第1の画像信号SAと、リセット電圧が供給される画素セルCaにて図4(c)に示す物体W1を撮影した第2の画像信号SBとが生成される。
【0029】
図4(d)は、第1の画像信号SAにおける画像と、第2の画像信号SBにおける画像とを、それぞれの画像を撮影した画素セルの位置に応じてずらして表示したものである。図4(d)に示されるように、破線で示した第1の画像信号SAにおける物体Wの輪郭Waと、実線で示した第2の画像信号SBにおける物体Wの輪郭Wbの間に差が生じている。従って、この輪郭Wa,Wbに差が生じることに基づいて、残像が生じたか否かを判断する。そして、輪郭比較部23は、この比較結果に応じて、例えば残像が生じている場合にはHレベルの比較結果信号DSを、残像が生じていない場合にはLレベルの比較結果信号DSを出力選択部24に出力する。
【0030】
出力選択部24は、比較結果信号DSに応じて、合成部25からの出力信号、又は補間部26の出力信号を選択する。そして、出力選択部24は、選択した信号を画像信号Outとして外部出力する。
【0031】
合成部25は、出力回路15から出力されたリセット無しの第1の画像信号SAと、出力回路16から出力されたリセット有りの第2の画像信号SBとを合成して、1画面分の合成画像CSを出力する。第1の画像信号SAは撮像部11の奇数行の画素セルCaから出力された画像情報であり、第2の画像信号SBは撮像部11の偶数行の画素セルCaから出力された画像情報である。従って、合成部25は、図3(a)に示すように、撮像部11のすべての画素セルCaから出力された画像情報からなる合成画像CSを生成する。
【0032】
補間部26は、Yデコーダ(B)13bより出力された第2の画像信号SBに基づき、第2の画像信号SBに含まれない位置の画像信号を補間により生成する。ここで第2の画像信号SBに含まれない位置の画像信号は、奇数行の画素セルCa(C11〜C14,C31〜C34)から出力される画像信号に相当する画像信号である。補間方法として、例えば直線補間が利用される。例えば、図3(b)に示すように、補間部26は、画素セルC21から読み出された画像情報と、画素セルC41から読み出された画像情報とに基づいて、両画素セルC21,C41間に内挿した補正画素H31の画像情報を生成する。例えば、H31=(C21+C41)/2に示されるような直線的に補間する式に基づいて算出される。同様に、補間部26は、補正画素H32〜H34の画像情報を生成する。また、補間部26は、画素セルC21,C41から外挿した補正画素H11の画像情報を生成する。同様に、補間部26は補正画素H12〜H14の画像情報を生成する。そして、補間部26は、画素セルC21〜C24,C41〜C44と補間画素H11〜H14,H31〜H34の画像情報からなる補間画像ISを生成する。
【0033】
図2は固体撮像素子10の画素セルCaを表す回路図である。なお、各画素セルCaの構成は固体撮像素子10において同じであるため、ここでは一つの画素セルCa(画素セルC11)について構成の説明を行う。
【0034】
画素セルCaは、受光素子としてのフォトダイオードPDと、3つのトランジスタT1〜T3から構成されている。第1〜第3トランジスタT1〜T3は、1導電チャンネル型のMOSトランジスタである。図示しないが各MOSトランジスタのバックゲートは全てグラウンドGNDに接続されている。本実施形態においては、第1〜第3トランジスタとして、Nチャネル型MOSトランジスタを用いて説明を行う。
【0035】
負荷トランジスタとしての第1トランジスタT1のドレイン(第1端子)は、高電位電源Vddが接続されている。第1トランジスタT1のゲート(制御端子)は、リセット電圧線R1に接続されている。第1トランジスタT1のソース(第2端子)は、フォトダイオードPDのカソードに接続されている。フォトダイオードPDのアノードは低電位電源(本実施形態ではグラウンドGND)に接続されている。フォトダイオードPDは入射光の光量に応じた電流Ipを流す。
【0036】
第1トランジスタT1とフォトダイオードPDとの間の接続点であるセンスノードN1は、増幅トランジスタとしての第2トランジスタT2のゲートに接続されている。第2トランジスタT2のドレインは、高電位電源Vddに接続されている。第2トランジスタT2のソースは、画素選択トランジスタとしての第3トランジスタT3の第1端子(例えばドレイン)に接続されている。
【0037】
第3トランジスタT3のゲートは、行信号線X1に接続され手入る。第3トランジスタ、T3の第2端子(ソース)は列データ線Y1に接続されている。第3トランジスタT3は行信号線X1を介して供給される読み出し信号に応じてオンオフ動作する。第3トランジスタT3のオンオフ動作により、第2トランジスタT2と列データ線Y1とを電気的に接続したり、電気的に分離したりする。従って、第3トランジスタT3がオンしたときに第2トランジスタT2と列データ線Y1とが接続される。列データ線Y1には図示しない定電流源が接続されており、この定電流源と第2トランジスタT2によりソースフォロア回路を構成し、センスノードN1の電位が第2トランジスタT2を介して光電変換信号として列データ線Y1に出力される。
【0038】
上記のように構成された画素セルCaに光が当たると、この光量に応じてフォトダイオードPDに流れる電流(フォト電流)と同量の電流が第1トランジスタT1に流れ、これに応じた電位にセンスノードN1は安定する(電気的平衡状態)。この時、第1トランジスタT1は弱反転領域にて動作するため、センスノードN1における電位はフォトダイオードPDに流れるフォト電流を対数変換した電位となる。そして行信号線X1に読み取り信号が加えられることで第3トランジスタT3がオンし、センスノードN1における入射光量に対応する電位の光電変換信号が列データ線Y1に出力される。
【0039】
照度の高い物体Wが移動した場合、その移動に応じフォトダイオードPDに入射する光量が変化する。この変化によりフォトダイオードPDに流れる電流が変化し一時的に電気的非平衡状態に陥る。このとき、フォトダイオードPDが、再び、電気的平衡状態に戻るまでに時間がかかる。
【0040】
固体撮像素子10には、フォトダイオードPDに入射する光量に比例して流れる電流を光電荷としてキャパシタに蓄える。キャパシタとして、フォトダイオードPD、第1トランジスタT1、第2トランジスタT2およびこれらの部品を相互に接続する配線などによって生じる浮遊容量の合成された等価コンデンサ、または半導体製造プロセスで形成されたコンデンサなどが接続される。
【0041】
キャパシタに蓄えられた電荷量を電気信号に変換して画像信号として読み出す。電気信号に変換してもキャパシタに蓄えられた電荷は消去されないで残っている。物体Wの照度が変わらない限り蓄えられた電荷はそのまま保持される。物体Wの照度が低下すると、それに応じてフォトダイオードに流れる電流が減少する。これにともない、キャパシタに蓄えられていた電荷もそれに応じて減少する。しかし、電荷の減少は、瞬時に行われるのではなく、徐々に減少する。徐々に減少することが、残像という減少となって撮像画像に現れる。徐々に減少することに要する時間は、フォトダイオードに流れる電流が少ないほど、すなわち、撮像画像が暗いほど、長くなる。
【0042】
このため、直前まで明るい光が入射しており、突然明るい光が入射しなかった場合、すなわち、突然暗くなった場合、リセットしない画素セルCaにおいて、キャパシタにおいて蓄えられた電荷が減少するのに長い時間がかかる。すなわち、残像が顕著に発生する。
【0043】
画素セルCaをリセットすることにより、画素セルCaのキャパシタに蓄えられていた電荷を電気的に消し去って初期化し、暗い状態にする。すなわち、前回の撮像フレームで蓄えた電荷を消し去る。これにより、前回の撮像フレームの影響を受けないため、残像が発生しない。
【0044】
画素セルCaをリセットすることにより、センスノードN1の電位が所定の電位になる。センスノードN1に所定の電位を与えることが画素セルCaをリセット状態にすることである。リセットを芝居婆歯、センスノードN1の電位はフォトダイオードPDに流れる電流に応じて蓄えられた電荷に基づいた電位に保たれる。
【0045】
画素セルCaのリセットを行う場合、弱反転領域から強反転領域に変わるほど高い電位がゲートを通じて第1トランジスタT1に加えられ、完全にオンする必要がある。そこで、第1トランジスタT1が弱反転領域になるための動作電圧(通常の露光電位)が予め加えられた状態で、その電位を上げるためのリセット電圧がリセット電圧線R1を介して加えられる。強反転状態となった第1トランジスタT1は、ドレインからソースへと流れるドレイン電流が飽和し、フォトダイオードPDの光量に応じた電流が流れた場合においてもセンスノードN1は電気的平衡状態を保てなくなり、結果的にリセット状態となる。
【0046】
次に、上記のように構成された撮像装置の動作を説明する。
先ず、図5に従って固体撮像素子10の動作を説明する。
時刻t1から時刻t2における行信号線X1の読み出し期間k1において、行信号線X1に加わる電位が、電位V1aから電位V1bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。同様に、時刻t2から時刻t4における行信号線X2の読み出し期間k2において、行信号線X2に加わる電位が、電位V2aから電位V2bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。時刻t4から時刻t5における行信号線X3の読み出し期間k3において、行信号線X3に加わる電位が、電位V3aから電位V3bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。時刻t5から次の周期の始まりとなるt1における行信号線X4の読み出し期間k4において、行信号線X4に加わる電位が、電位V4aから電位V4bへと上げられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。これら列データ線に加えられる電位は、本実施形態において電位を加えない状態では0V、電位を加えた場合は3.3Vとなる。また、各行信号線X1〜X4に電位を加えるタイミングは、繰り返し周期的な順序で以って与えられる。
【0047】
また、同タイムチャートにおけるリセット電圧の加え方について説明する。時刻t3において、偶数画素セルを選択する行信号線X2に電圧が加わり、該当列の画素セルCa(例えば画素セル配置C21〜C24)の露光が開始される。画素セルCaの露光が時刻t4で終了した場合、その時刻後から次の露光が開始される前にリセット電圧線R2にリセット電圧を加える。時刻t4から時刻t5にかけての行信号線X2に接続された画素セルCaをリセット動作させるリセット期間k5において、リセット電圧線R2にリセット電圧が加えられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。この時加えられるリセット電圧は、通常の露光電位であるV6a(V2bと同電位)よりも高い電位V6b(図5においては3.5V以上)を加えている。同様に、時刻t1から時刻t2にける行信号線X4のリセット期間k6において、リセット電圧線R4に通常加えている電位V8aより高いも電位V8bがリセット電圧として加えられる。これに応じて、画像信号が列データ線Y1〜Y4に出力される。
【0048】
これらリセット電位が加えられるタイミングも、各行信号線X1〜X4に合わせた繰返し周期的なものである。なお、リセット動作を行わないリセット電圧線R1,R3はそれぞれV5,V7の通常露光電位が常時与えられている。
【0049】
次に、画像処理部20の動作を説明する。
画像処理部20には、上記のように撮像部11の画素セルCaから読み出された画像情報に基づく第1の画像信号SAと第2の画像信号SBとが入力される。画像処理部20の輪郭抽出部(A)21,輪郭抽出部(B)22は、第1の画像信号SAと第2の画像信号SBによる撮像画像のそれぞれにおける輪郭を抽出し、輪郭比較部23は、両画像信号による輪郭を比較し、その比較結果に応じた比較結果信号DSを出力する。
【0050】
合成部25は、第1の画像信号SAと第2の画像信号SBとに基づいて、1画面分の合成画像CSを生成する。補間部26は、第2の画像信号SBに基づいて補間画素の画像情報を生成し、第2の画像信号SBによる画素セルCaの画像情報と補間画素の画像情報とからなる補間画像ISを出力する。第2の画像信号SBは、リセット電圧が供給された画素セルCa(C21〜C24,C41〜C44)から出力された信号であるため、この補間部26から出力される第2の画像信号SBは残像を含まない。つまり、補間部26は、第2の画像信号SBに基づいて残像を消去する残像消去手段を構成する。
【0051】
出力選択部24は、比較結果信号DSに応答して、残像が発生していない場合には合成画像CSを選択して外部へ画像信号Outとして出力し、残像が発生している場合には補間画像ISを選択して外部へ画像信号Outとして出力する。
【0052】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)固体撮像素子10は、画素セルCaをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルCaに対して行方向及び列方向の少なくとも一方に沿って1つおきに供給できるXデコーダ12を備えている。そして、固体撮像素子10はリセット電圧が供給されない画素セルCa(C11〜C14,C31〜C34)から読み出された第1の画像信号SAと、リセット電圧が供給される画素セルCa(C21〜C24,C41〜C44)から読み出された第2の画像信号SBとを別々に出力するYデコーダ(A)13a,Yデコーダ(B)13bを備える。この構成により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【0053】
(2)固体撮像素子10から出力される第1の画像信号SA及び第2の画像信号SBに基づいて、それぞれの画像信号の輪郭を抽出する輪郭抽出部(A)21,輪郭抽出部(B)22からの結果を輪郭比較部23が受け、撮像画像に残像が生じているか否かを判断する。そして、輪郭比較部23の判断結果に基づき、第1の画像信号SA及び第2の画像信号SBに基づいて該残像を消去する合成部25は、第1の画像信号SAと第2の画像信号SBとを合成した合成画像CSを生成する。補間部26は、第2の画像信号SBと、生成されたその補間を用いて補間画像ISを生成するように構成され、残像を消去する。ことができる。
【0054】
(3)第1の画像信号SAによる撮像画像の輪郭Waと前記第2の画像信号SBによる撮像画像の輪郭Wbとをそれぞれ抽出する輪郭抽出部(A)21,輪郭抽出部(B)22と、輪郭抽出部(A)21,輪郭抽出部(B)22によりそれぞれ抽出された2つの輪郭Wa,Wbを比較する輪郭比較部23とで構成され、輪郭比較部23で得られた比較結果より残像を判断する。このため、輪郭抽出部21,22においてエッジ処理などを施し輪郭画像を生成し、第1の画像信号SAと第2の画像信号SBとの輪郭にずれが生じている場合に残像が生じていると判断することができる。
【0055】
(4)撮像装置は、第2の画像信号SBと、第2の画像信号を読み出す画素セルCa(C21〜C24、C41〜C44)の間を補間した補間データH11〜H14,H31〜H34とからなる補間画像ISを生成する補間部26を有している。さらに、第1の画像信号SAによる撮像画像と第2の画像信号SBによる撮像画像とを合成して合成画像CSを生成する合成部25を有している。そして、残像が発生していると判断された場合には補間部26より生成された補間画像ISを出力し、残像が発生していないと判断された場合には合成部25により生成された合成画像CSを出力する出力選択部24と、を備えた。このため、残像が生じていない場合は通常の合成部25を用いて撮像画像を、残像が生じた場合に補間部26を用いて残像を消去した補間画像を得ることができる。
【0056】
(5)固体撮像素子10は、画素セルCaをリセットするリセット電圧を生成し、リセット期間にリセット電圧を画素セルCaに対して行方向及び列方向の少なくとも一方に沿って1つおきに供給できるXデコーダ12を備えている。そして、固体撮像素子10は、リセット電圧が供給されない画素セルCa(C11〜C14,C31〜C34)から読み出された第1の画像信号と、リセット電圧が供給される画素セルCa(C21〜C24,C41〜C44)から読み出された第2の画像信号とを別々に出力するYデコーダ(A)13a,Yデコーダ(B)13bと、をそれぞれ制御する。この固体撮像素子10に対する制御により、リセット電圧を供給する画素セルと供給しない画素セルとを分けて出力することができる。これら異なる画像情報を比較し、残像が生じているか否かを確認することができる。また、残像が生じている場合においても、異なる条件で取得された画像情報を用いて補間画像を生成することにより、発生した残像を消去した画像を生成することができる。
【0057】
なお、上記一実施形態は、以下の態様で実施してもよい。
・上記実施形態では、行毎にリセット電圧を供給するようにしたが、列毎にリセット電圧を供給するようにしてもよい。例えば、図6に示すように、固体撮像素子を構成する。この固体撮像素子は、行信号線X1〜X4を選択して画素セルCbに読み出しのための電圧を供給するXデコーダ51と、画素セルCbに供給するリセット電圧を生成するリセット電圧を生成するリセット制御信号発生回路53とが別々に設けられている。リセット制御信号発生回路53は、1列おき(例えば偶数列)のリセット電圧線R2,R4を介して画素セルCbにリセット電圧を供給する。なお、上記実施形態において、Xデコーダ12を、図6に示すように、Xデコーダ51とリセット制御信号発生回路53とから構成してもうよい。
【0058】
図6に示す形態で撮像装置を構成する場合、その各画素セルCbは図7に示すような回路構成をとることが例として挙げられる。リセット電圧線R2が接続する先が、Xデコーダ51からリセット制御信号発生回路53に変更されている。このため、今度は行方向において画素セルCbにリセット電圧V6b、V8bを加えることができる。
【0059】
各列データ線Y1〜Y4は、1つのYデコーダ52に接続されている。Yデコーダ52は、各列データ線Y1〜Y4を介して入力される画像情報を変換した画像信号を選択回路55に出力する。選択回路55は、制御回路54から入力される制御信号に応答して、リセット電圧が供給されていない画素セル、即ち奇数列の画素セルCb(C11〜C41,C13〜C43)から読み出された画像情報に基づく画像信号を第1の画像信号として出力回路15に出力する。また、選択回路55は、制御信号に応答して、リセット電圧が供給された画素セル、すなわち偶数列の画素セルCb(C12〜C42,C14〜C44)から読み出された画像情報に基づく画像信号を第2の画像信号として出力回路16に出力する。
【0060】
また、列方向又は行方向にリセット電圧を加えることができるように構成してもよい。例えば、図8に示すように、固体撮像素子を構成する。なお、図8において、Xデコーダ71とYデコーダ72の動作は先の動作と変わらないため説明を省略する。リセット制御信号は列方向と行方向のどちらかを選択し、リセット電圧を加えることができる。そのため、選択した行データ線にかかる画素セルCc(例えば画素セル配置C11〜C41)、又は列データ線にかかる画素セルCc(例えば画素セル配置C11〜C14)にリセット電圧を加え、選択画素列又は画素行をリセットできる。
【0061】
この場合、図9に示すように各画素セルCcは、受光素子としてのフォトダイオードPDと、4つのトランジスタT1a,T1b,T2,T3から構成されている。トランジスタT1a,T1b,T2,T3は、1導電チャンネル型のトランジスタであり、図示しないが各MOSトランジスタのバックゲートは全てグラウンドGNDに接続されている。そして、本実施形態同様、Nチャネル型MOSトランジスタを用いて説明を行う。
【0062】
負荷トランジスタとしてのトランジスタT1aのドレイン(第1端子)は高電位電源Vddが供給され、ゲート(制御端子)には列方向のリセット電圧線Rx1に、ソース(第2端子)はトランジスタT1bのドレインに接続されている。トランジスタT1bのゲートには行方向のリセット電圧線Ry1に、ソースはフォトダイオードPDのカソードにそれぞれ接続されている。フォトダイオードPDのアノードは低電位電源(本実施形態ではグラウンドGND)に接続されている。フォトダイオードPDは入射光の光量に応じた電流Ipを流す。
【0063】
トランジスタT1bとフォトダイオードPDとの間の接続点であるセンスノードN1には、増幅トランジスタとしてのトランジスタT2のゲートが接続されている。トランジスタT2のドレインには高電位電源Vddが供給され、ソースは画素選択トランジスタとしてのトランジスタT3の第1端子(例えばドレイン)に接続されている。
【0064】
トランジスタT3のゲートは行信号線X1に接続され、第2端子(ソース)は列データ線Y1に接続されている。トランジスタT3は行信号線X1を介して供給される読み出し信号に応じてオンオフ動作し、トランジスタT2と列データ線Y1とを接離する。従って、トランジスタT3がオンしたときにトランジスタT2と列データ線Y1とが接続される。列データ線Y1には図示しない定電流源が接続されており、この定電流源とトランジスタT2によりソースフォロア回路を構成し、センスノードN1の電位がトランジスタT2を介して光電変換信号として列データ線Y1に出力される。この構成により特定列のみ、又は特定行のみのリセットを行うことが可能となる。
【0065】
・上記実施形態において、リセット電圧の電位は通常露光電位である3.3Vより高い電位を加え、リセット期間k5,k6におけるリセット動作の後は3.3Vに戻すと説明した。しかし、図10に示すように、電位V6b,V8b(ともに3.3Vより高い電位)を加えるリセット期間k5,k6においてリセット動作した後は、V6a,V8aのように通常露光電位よりも低い電位、例えば0Vを加えてもよい。
【0066】
0Vをリセット電圧に加えた場合、図2における第1トランジスタT1は完全にオフ状態となる。そのため、蓄積されていた電位は全て無くなり、該当する画素セルからは光信号を線形変換した出力信号が得られる。線形変換は対数変換する場合と比べ、ダイナミックレンジは狭まるが、対数圧縮しない分1ビット当たりの精度が高い信号を得ることができる。
【0067】
・上記実施形態におけるリセット期間を変更してもよい。例えば、図11に示すように、実施形態において採用した、リセット電圧を与えるリセット期間k5,k6の長さは、瞬時であっても、次の露光開始時刻t1に被らない程度の長い期間であってもよい。リセット期間を制御できるように回路構成を行うことで、インテグレーションタイムを必要に応じて変えることができる。従って、被写体の照度が高くても出力が飽和しないようにインテグレーションタイムを調整することができる。なお、この場合においても、リセット後の電位V6a,V8aは3.3Vよりも低い値であれば0Vであってもよい。
【0068】
・上記実施形態では、リセット方法として、リセットタイミングを行ごとに順次ずらしていくローリングシャッター方式を用いて説明したが、全ての行のリセットを同じタイミングで行うグローバルシャッター方式で行っても良い。また、行ごとだけではなく、列ごとでも、部分的な行列のいずれかでも、行列のいずれかを交互にリセットする場合においてもどちらのリセットタイミングを採用してもよい。
【0069】
・上記実施形態では、シリアル変換されたアドレス信号Siに基づいて各画素セルCaを選択するようにしたが、他の方法により各画素セルCaを選択するようにしてもよい。例えば、クロック信号を入力し、該クロック信号に基づいて各列及び各行の画素セルCaを順次選択するようにしてもよい。
【0070】
・上記各実施形態では、偶数行(偶数列)の画素セルCaにリセット電圧を供給するようにしたが、奇数行(奇数列)の画素セルCaにリセット電圧を供給するようにしてもよい。また、奇数行(奇数列)と偶数行(偶数列)とに対して交互にリセット電圧を供給するようにしてもよい。また、リセット電圧を供給する行(列)を選択可能としてもよい。
【0071】
・上記実施形態では、撮像部11の全ての画素セルにおいて照度の高い物体の移動による残像の有無を判断するようにしたが、一部において残像の有無を判断するようにしてもよい。例えば、図12に示すように、撮像部81を、リセット電圧を行毎又は列毎に設定した第1撮像部83と、全ての画素セルに対してリセット電圧を提供しない第2撮像部82とから構成する。この構成によれば、第1撮像部83により撮像される領域において撮像された物体による残像を消去することができ、その領域における物体を容易に判断することができるようになる。
【0072】
・撮像部は4行4列の画素を用いたが、5行5列、100行100列などであってもよい。又、行数と列数が異なっていてもよい。
・Xデコーダ、Yデコーダ並びに制御信号線、リセット電圧信号線などの配置は、接続を考慮したうえで相互に交換してもよい。
【図面の簡単な説明】
【0073】
【図1】一実施形態の撮像装置の電気的構成を示すブロック図。
【図2】画素セルの回路図。
【図3】(a)は合成後の画像データの説明図、(b)は補間後の画像データの説明図。
【図4】(a)〜(d)は残像発生判断方法の説明図。
【図5】固体撮像素子の制御タイミングを示すタイムチャート。
【図6】別の撮像装置の電気的構成を示すブロック図。
【図7】別の固体撮像素子の撮像部を示す回路図。
【図8】別の撮像装置の電気的構成を示すブロック図。
【図9】別の固体撮像素子の撮像部を示す回路図。
【図10】固体撮像素子の制御タイミングを示すタイムチャート。
【図11】固体撮像素子の制御タイミングを示すタイムチャート。
【図12】別の固体撮像素子の撮像部を示すブロック図。
【符号の説明】
【0074】
Ca,Cb,Cc…画素セル、CS…合成画像、IS…補間画像、k5,k6…リセット期間、PD…フォトダイオード、SA…第1の画像信号、SB…第2の画像信号、T1,T1a,T1b,T2,T3…MOSトランジスタ、10…固体撮像素子、12,51,71…Xデコーダ、13a,13b,52,72…Yデコーダ、14,54…制御回路、55…スイッチ回路、15,16…出力回路、21,22…輪郭抽出部、23…輪郭比較部、24…出力選択部、25…合成部、26…補間部。
【特許請求の範囲】
【請求項1】
受光素子と、該受光素子に流れるフォト電流を電気的平衡状態下で電圧に変換する素子と、からなる画素セルが行列配列された撮像部と、
前記画素セルをリセットするリセット電圧を生成する電圧生成手段と、
リセット期間に前記リセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給手段と、
を備えた固体撮像素子と、
前記リセット電圧を供給しなかった画素セルから読み出された第1の画像信号と、前記リセット電圧を供給した画素セルから読み出された第2の画像信号とを別々に出力する出力手段と、
を備えたことを特徴とする固体撮像素子。
【請求項2】
請求項1に記載の固体撮像素子と、
前記出力手段から出力される前記第1の画像信号及び前記第2の画像信号に基づいて、撮像画像に残像が生じているか否かを判断する残像判断手段と、
前記残像判断手段の判断結果、前記第1の画像信号及び前記第2の画像信号に基づいて該残像を消去する残像消去手段と、
を備えたことを特長とする撮像装置。
【請求項3】
前記残像判断手段は、前記第1の画像信号による撮像画像の輪郭と前記第2の画像信号による撮像画像の輪郭とをそれぞれ抽出する輪郭抽出部と、
該輪郭抽出部によりそれぞれ抽出された2つの輪郭を比較する輪郭比較部と、
該比較結果より残像が生じているか否かを判断すること
を特徴とする請求項2に記載の撮像装置。
【請求項4】
前記残像消去手段は、前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段と、
前記第1の画像信号による撮像画像と前記第2の画像信号による撮像画像とを合成して合成画像を生成する画像合成手段と、を有し、
前記残像判断手段において残像が発生していると判断した場合には前記補間手段より生成された補間画像を出力し、残像が発生していないと判断された場合には前記合成手段により生成された合成画像を出力する出力選択手段と、
を備えたことを特徴とする請求項2に記載の撮像装置。
【請求項5】
前記第1の画像信号及び前記第2の画像信号を合成して合成画像を生成する画像合成手段を備えたことを特徴とする請求項2に記載の撮像装置。
【請求項6】
前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段を備えたことを特徴とする請求項2に記載の撮像装置。
【請求項7】
受光素子とMOS型トランジスタとを直列に接続し、該MOS型トランジスタを弱反転状態で動作させて入射光に応じて前記受光素子に流れるフォト電流を電圧に変換する複数の画素セルが行列配列された撮像部とを備えた固体撮像素子の制御方法であって、
リセット期間には前記画素セルをリセットするリセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給工程と、
前記リセット電圧を供給しない画素セルから読み出した第1の画像信号と、前記リセット電圧を供給した画素セルから読み出した第2の画像信号とを別々に出力する出力工程と、
を備えたことを特徴とする固体撮像素子の制御方法。
【請求項1】
受光素子と、該受光素子に流れるフォト電流を電気的平衡状態下で電圧に変換する素子と、からなる画素セルが行列配列された撮像部と、
前記画素セルをリセットするリセット電圧を生成する電圧生成手段と、
リセット期間に前記リセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給手段と、
を備えた固体撮像素子と、
前記リセット電圧を供給しなかった画素セルから読み出された第1の画像信号と、前記リセット電圧を供給した画素セルから読み出された第2の画像信号とを別々に出力する出力手段と、
を備えたことを特徴とする固体撮像素子。
【請求項2】
請求項1に記載の固体撮像素子と、
前記出力手段から出力される前記第1の画像信号及び前記第2の画像信号に基づいて、撮像画像に残像が生じているか否かを判断する残像判断手段と、
前記残像判断手段の判断結果、前記第1の画像信号及び前記第2の画像信号に基づいて該残像を消去する残像消去手段と、
を備えたことを特長とする撮像装置。
【請求項3】
前記残像判断手段は、前記第1の画像信号による撮像画像の輪郭と前記第2の画像信号による撮像画像の輪郭とをそれぞれ抽出する輪郭抽出部と、
該輪郭抽出部によりそれぞれ抽出された2つの輪郭を比較する輪郭比較部と、
該比較結果より残像が生じているか否かを判断すること
を特徴とする請求項2に記載の撮像装置。
【請求項4】
前記残像消去手段は、前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段と、
前記第1の画像信号による撮像画像と前記第2の画像信号による撮像画像とを合成して合成画像を生成する画像合成手段と、を有し、
前記残像判断手段において残像が発生していると判断した場合には前記補間手段より生成された補間画像を出力し、残像が発生していないと判断された場合には前記合成手段により生成された合成画像を出力する出力選択手段と、
を備えたことを特徴とする請求項2に記載の撮像装置。
【請求項5】
前記第1の画像信号及び前記第2の画像信号を合成して合成画像を生成する画像合成手段を備えたことを特徴とする請求項2に記載の撮像装置。
【請求項6】
前記第2の画像信号に基づいて、リセット電圧を供給しなかった画素セルに相当する画像信号を補間した補間画像を生成する補間手段を備えたことを特徴とする請求項2に記載の撮像装置。
【請求項7】
受光素子とMOS型トランジスタとを直列に接続し、該MOS型トランジスタを弱反転状態で動作させて入射光に応じて前記受光素子に流れるフォト電流を電圧に変換する複数の画素セルが行列配列された撮像部とを備えた固体撮像素子の制御方法であって、
リセット期間には前記画素セルをリセットするリセット電圧を前記画素セルに対して行方向及び列方向の少なくとも一方に沿って所定数おきに供給する電圧供給工程と、
前記リセット電圧を供給しない画素セルから読み出した第1の画像信号と、前記リセット電圧を供給した画素セルから読み出した第2の画像信号とを別々に出力する出力工程と、
を備えたことを特徴とする固体撮像素子の制御方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2008−182675(P2008−182675A)
【公開日】平成20年8月7日(2008.8.7)
【国際特許分類】
【出願番号】特願2007−301972(P2007−301972)
【出願日】平成19年11月21日(2007.11.21)
【出願人】(000002945)オムロン株式会社 (3,542)
【Fターム(参考)】
【公開日】平成20年8月7日(2008.8.7)
【国際特許分類】
【出願日】平成19年11月21日(2007.11.21)
【出願人】(000002945)オムロン株式会社 (3,542)
【Fターム(参考)】
[ Back to top ]