圧電発振器

【課題】非動作状態から発振動作状態となるまでの起動時間を短縮。
【解決手段】圧電振動子を含む発振回路と、高速起動用回路を備えた圧電発振器において
、高速起動用回路は、図１のように接続された第１のＰＮＰ型トランジスタＱ１と、第１
の抵抗Ｒ１と、ＮＰＮ型トランジスタＱ２と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３と、第
２のＰＮＰ型トランジスタＱ３と、容量素子Ｃ４と、ダイオードＱ４と、からなり、電源
線に電源電圧を印加開始してから容量素子Ｃ４と第４の抵抗Ｒ４の時定数に基づき決まる
時間経過後、第１のＰＮＰ型トランジスタＱ１を介して電源線から圧電振動子ＸＴに電源
電圧の立ち上がり特性よりも急峻に立ち上がる起動促進用電圧を所定時間印加する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電発振器に関し、特に非動作状態から発振動作状態となるまでの起動時間
を短縮した圧電発振器に関する。
【背景技術】
【０００２】
携帯電話は、長時間の連続使用ができるように基準発信源として使用している水晶発振
器を間欠的に動作させて低消費電力化を図っている。このように間欠動作させる水晶発振
器にあっては、駆動開始から所望の出力信号を発振するまでに要する起動時間が短時間で
あることが望まれており、特許文献１に示すような構成のものが実用化されている。
【０００３】
しかしながら、特許文献１に示すような構成の水晶発振器では、電源電圧Ｖｃｃライン
が発振ループの一部として含まれる為、電源電圧に含まれるノイズや電源電圧Ｖｃｃライ
ンを介して混入するノイズが圧電振動子に直接印加されることになるので、その影響によ
り位相雑音特性が悪化する虞があった。
【０００４】
この問題を解決するために、例えば特許文献２には、電源電圧を印加してから所定の時
間だけ発振促進用の瞬時電圧を圧電振動子に印加することにより、圧電発振器が非動作状
態から発振動作状態に至るまでの時間を短縮させる方法が記載されている。
【０００５】
発振促進用の瞬時電圧を発生させるための従来技術としては、図１２（特許文献２の図
３）に示されるような回路がある。この回路構成によれば、電源電圧を印加した直後に容
量Ｃ２０へトランジスタＱ１９のベース電流が供給され、容量Ｃ２０に電荷をチャージす
る。このチャージ電流が発生した直後に、トランジスタＱ１９が瞬時に導通状態となりト
ランジスタＱ１９のコレクタにつながった圧電振動子ＸＴの端子Ｖｘ２を電源電位まで急
峻に立ち上げ、発振起動を促進する。容量Ｃ２０が完全にチャージされるとトランジスタ
Ｑ１９にはベース電流が流れなくなり、トランジスタＱ１９のコレクタ側につながった圧
電振動子ＸＴの端子Ｖｘ２と電源ラインとが切り離され、定常発振状態に安定する。
【０００６】
しかし、図１２の回路構成だと、電源ラインＶｃｃと圧電振動子ＸＴの端子Ｖｘ２との
間のスイッチの役割を果たすトランジスタＱ１９が、電源電圧が立ち上がる過程ですぐに
ＯＮしてしまい、電源電圧の立ち上がりが例えば１μｓｅｃと遅い場合には、圧電振動子
ＸＴの端子Ｖｘ２の電圧立ち上がりを急峻にするのが難しく、発振起動の促進効果がうす
れてしまうという問題がある。
【０００７】
このような問題点を改善する意味では、図１３（特許文献２の図１５）のような回路構
成がある。この図１３によれば、電源ラインＶｃｃと圧電振動子ＸＴの端子Ｖｘ２との間
のスイッチの役割を果たすトランジスタＱ３９をＮＰＮトランジスタとし、このトランジ
スタＱ３９が電源立ち上がり後にＯＮするまでの時間には、容量Ｃ３５、Ｃ３６の分圧比
に基づいてＯＮするトランジスタＱ３３の動作開始タイミングに依存した、ある程度の遅
延時間が設けられている。
【０００８】
この図１３のような回路構成だと、前述の図１２であがったような、電源が立ち上がる
過程で電源ラインＶｃｃと圧電振動子ＸＴの端子Ｖｘ２とが導通してしまって水晶端子Ｘ
Ｔの電圧立ち上がりの急峻性がうすれてしまうことによる発振起動促進効果の低減を防ぐ
ことが可能となる。
【０００９】
【特許文献１】特開平９−２２３９３０号公報
【特許文献２】ＷＯ０２／００７３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、この図１３の構成にも問題がある。電源が立ち上がる過程でトランジス
タＱ３９が導通するまでの遅延タイミングをたとえば１μｓｅｃ程度に設定するには、ト
ランジスタＱ３３のＯＮ開始時間をある程度かせぐ必要があり、そのためには容量Ｃ３５
、Ｃ３６の値を大きくして時定数を大きくする必要がある。また、トランジスタＱ５４が
ＯＮするまでトランジスタＱ５６をＯＮさせないための容量Ｃ５５も必要で、高速起動用
の回路の面積を小型化するには不利となる。この高速起動用回路を含め、発振回路や温度
補償回路、メモリ等をＩＣ内に集積化した際には面積が大幅に増加してしまい、ＴＣＸＯ
の小型化もまた難しくなる。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、電源を投入してから発振が開
始するまでの時間を短縮させた水晶発振器を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の圧電発振器では、圧電振動子を含む発振回路と、
前記発振回路の発振起動時間を短縮するための高速起動用回路を備えた圧電発振器におい
て、前記高速起動用回路は、電源線と前記圧電振動子の一端との間に順方向に接続された
第１のＰＮＰ型トランジスタと、前記電源線と前記第１のＰＮＰ型トランジスタのベース
端子の間に接続された第１の抵抗と、前記第１のＰＮＰ型トランジスタのベース端子と第
２の抵抗を介して接地電位との間に順方向に接続されたＮＰＮ型トランジスタと、前記Ｎ
ＰＮ型トランジスタのベース端子と接地電位の間に接続された第３の抵抗と、前記電源線
と前記ＮＰＮ型トランジスタのベース端子との間に順方向に接続された第２のＰＮＰ型ト
ランジスタと、前記第２のＰＮＰ型トランジスタのベース端子と第４の抵抗を介して接地
電位との間に接続された容量素子と、前記第２のＰＮＰ型トランジスタのベース端子と前
記第４の抵抗を介して前記電源線との間に接続されたダイオードと、からなり、前記電源
線に電源電圧を印加開始してから前記容量素子と前記第４の抵抗の時定数に基づき決まる
時間経過後、前記第１のＰＮＰ型トランジスタを介して前記電源線から前記圧電振動子に
電源電圧の立ち上がり特性よりも急峻に立ち上がる起動促進用電圧を所定時間印加するこ
とを要旨とする。
【００１３】
この構成によれば、電源電圧の立ち上がり時間が遅くなった場合においても、十分大き
な初期発振電流を得ることができ、発振起動時間を短縮させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１実施形態）
【００１５】
＜圧電発振器の構成＞
まず、第１実施形態に係る圧電発振器の構成について、図１を参照して説明する。図１
は、本発明の第１実施形態に係る圧電発振器の構成を示すブロック図である。図１に示す
ように、圧電発振器１は、発振回路２と、高速起動用回路３とから構成されている。
【００１６】
発振回路２は、ピアース型であり、圧電振動子ＸＴと、ＮＰＮ型トランジスタＱ５と、
コンデンサＣ１、Ｃ２、Ｃ３と、抵抗Ｒ５、Ｒ６、Ｒ７とから構成されている。
【００１７】
コンデンサＣ１は、圧電振動子ＸＴの一端Ｖｘ１と接地電位の間に接続され、コンデン
サＣ２は、圧電振動子ＸＴの他端Ｖｘ２と接地電位の間に接続されている。コンデンサＣ
３の一端は、圧電振動子ＸＴの一端Ｖｘ１に抵抗Ｒ６を介して接続され、コンデンサＣ３
の他端は、圧電振動子ＸＴの他端Ｖｘ２に接続されている。
【００１８】
ＮＰＮ型トランジスタＱ５は、エミッタ端子が接地電位に接続され、コレクタ端子が直
列に接続された抵抗Ｒ５、Ｒ７を介して電源線Ｖｃｃに接続され、ベース端子が圧電振動
子ＸＴの一端Ｖｘ１と接続されている。抵抗Ｒ５とＲ７の接続点は、コンデンサＣ３の一
端と接続されている。
【００１９】
高速起動用回路３は、第１のＰＮＰ型トランジスタであるＰＮＰ型トランジスタＱ１と
、ＮＰＮ型トランジスタＱ２と、第２のＰＮＰ型トランジスタであるＰＮＰ型トランジス
タＱ３と、ＮＰＮ型トランジスタＱ４と、第１の抵抗である抵抗Ｒ１と、第２の抵抗であ
る抵抗Ｒ２と、第３の抵抗である抵抗Ｒ３と、第４の抵抗である抵抗Ｒ４と、容量素子で
あるコンデンサＣ４と、から構成されている。
【００２０】
ＰＮＰ型トランジスタＱ１は、エミッタ端子が電源線Ｖｃｃに接続され、コレクタ端子
が圧電振動子ＸＴの他端Ｖｘ２に接続され、ベース端子が抵抗Ｒ１を介して電源線Ｖｃｃ
と接続されている。
【００２１】
ＮＰＮ型トランジスタＱ２は、エミッタ端子が接地電位に接続され、コレクタ端子が直
列に接続された抵抗Ｒ１、Ｒ２を介して電源線Ｖｃｃに接続され、ベース端子が抵抗Ｒ３
を介して接地電位に接続されている。
【００２２】
ＰＮＰ型トランジスタＱ３は、エミッタ端子が電源線Ｖｃｃに接続され、コレクタ端子
がＮＰＮ型トランジスタＱ２のベース端子と接続され、ベース端子が直列に接続された抵
抗Ｒ４とコンデンサＣ４を介して接地電位に接続されている。
【００２３】
ＮＰＮ型トランジスタＱ４は、コレクタ端子が電源線Ｖｃｃに接続され、エミッタ端子
がコンデンサＣ４を介して接地電位に接続され、ベース端子がエミッタ端子と相互に接続
されている。ＮＰＮ型トランジスタＱ４は、電源電圧がＯＦＦした際にコンデンサＣ４に
チャージした電荷を逃がすためのダイオードとして働く。
【００２４】
＜圧電発振器の動作＞
次に、圧電発振器の動作について図２〜図４を参照して説明する。図２は、電源電圧の
立ち上がり時間が１００ｎｓの場合の圧電発振器の動作を説明する電圧特性図である。図
３は、電源電圧の立ち上がり時間が５００ｎｓの場合の圧電発振器の動作を説明する電圧
特性図である。図４は、電源電圧の立ち上がり時間が１μｓの場合の圧電発振器の動作を
説明する電圧特性図である。
【００２５】
図２〜図４は、横軸が電源電圧を印加後の経過時間（μｓｅｃ）、縦軸が電圧（Ｖ）で
あり、図１における電源線Ｖｃｃと、抵抗Ｒ４を介したＰＮＰ型トランジスタＱ３のベー
ス端子の電位Ｖａと、ＮＰＮ型トランジスタＱ２のベース端子の電位Ｖｂ１と、ＰＮＰ型
トランジスタＱ１のベース端子の電位Ｖｂ２と、圧電振動子ＸＴの他端Ｖｘ２の電位、の
電源電圧印加後の推移を示す。
【００２６】
図２〜図４に示すように電源電圧が電源線Ｖｃｃに印加されると、まずＰＮＰ型トラン
ジスタＱ３が導通し、抵抗Ｒ４を介してコンデンサＣ４に電荷（Ｖａ）をチャージする。
電荷をチャージするまでの時間は、抵抗Ｒ４とコンデンサＣ４の時定数によって決まり、
Ｃ４＝４ｐＦ、Ｒ４＝４０ｋΩ程度とする。コンデンサＣ４が小さい容量で良いのは、数
十ｋΩの抵抗Ｒ４によってＰＮＰ型トランジスタＱ３のベース電流を抑えることで、ＰＮ
Ｐ型トランジスタＱ１、ＮＰＮ型トランジスタＱ２の導通タイミングを遅らせられるよう
な回路構成にしたためである。
【００２７】
ＰＮＰ型トランジスタＱ３に一定量のコレクタ電流が流れると、Ｖｂ１の電位が上昇し
、ＮＰＮ型トランジスタＱ２が次第にコレクタ電流を流し始めるが、Ｖｂ１の電位がＮＰ
Ｎ型トランジスタＱ２のベース−エミッタ間電圧ＶＢＥより大きくなった所でＮＰＮ型ト
ランジスタＱ２が完全にＯＮ状態となる。この時点から、ＮＰＮ型トランジスタＱ２が電
流を引き出すので、抵抗Ｒ１、Ｒ２によってＶｂ２の電位が急激に降下し、Ｖｂ２の電位
が電源電位（２．４Ｖ）に対して０．７Ｖ程度落ち込んだところでＰＮＰ型トランジスタ
Ｑ１がＯＮ状態になってベース電流を引き込む。これにより、圧電振動子ＸＴの他端Ｖｘ
２へ瞬時的にコレクタ電流が流れるので、圧電振動子ＸＴの他端Ｖｘ２の電位がほぼ電源
電位まで急峻に立ち上がる。
【００２８】
ただし、実際は圧電振動子ＸＴの他端Ｖｘ２の電位は電源電位からＰＮＰ型トランジス
タＱ１のコレクタ−エミッタ間電圧ＶＣＥを引いた電位となるが、ＰＮＰ型トランジスタ
Ｑ１はＯＮした後すぐに深い飽和領域へと入るため、圧電振動子ＸＴの他端Ｖｘ２への電
流供給はストップする。また、次第にコンデンサＣ４へのチャージ電流も飽和するので、
ＰＮＰ型トランジスタＱ３のベース電流が流れなくなり、ＰＮＰ型トランジスタＱ１とＮ
ＰＮ型トランジスタＱ２及びＰＮＰ型トランジスタＱ３が全て遮断される。
【００２９】
その後、圧電振動子ＸＴの他端Ｖｘ２の電位は定常状態の電位まで下がって落ち着く。
圧電振動子ＸＴの他端Ｖｘ２のこのような急峻な電圧変化は、大きな初期励振電流を生み
出し、結果として圧電発振器１の発振起動時間を早めることができる。
【００３０】
図２〜図４に示すように、電源電圧の立上り時間を１００ｎｓｅｃ、５００ｎｓｅｃ、
１ｕｓｅｃに変えても、圧電振動子ＸＴの他端Ｖｘ２の電位が急峻に立ち上がっている様
子が分かる。
【００３１】
また、図５は、高速起動用回路を使わなかった場合の圧電発振器の動作を説明する電圧
特性図であり、高速起動用回路３がない場合の圧電振動子ＸＴの他端Ｖｘ２の電位の立ち
上がりの様子を示す。図２〜４に比べて、高速起動用回路３がない場合には圧電振動子Ｘ
Ｔの他端Ｖｘ２の電位の立ち上がりが非常に緩やかになっているのが分かる。
【００３２】
さらに、図６は、高速起動用回路を使わなかった場合の圧電発振器の動作を説明する電
流特性図であり、高速起動用回路３がない場合の圧電発振器１の初期励振電流の様子を示
す。高速起動用回路３がない場合だと、このように電流も極めて微弱である。
【００３３】
一方、本発明による高速起動用回路３を使用した圧電発振器１においては、起動時の初
期励振電流は図７のようになり、電流レベルが非常に大きくなっているのが分かる。電源
電圧の立ち上がり時間が１００ｎｓｅｃ時は初期励振電流がおよそ６２０ｎＡ、５００ｎ
ｓｅｃ時で４８０ｎＡ、１ｕｓｅｃ時でも約４２０ｎＡ（電流値は全てＲＭＳ）を維持し
ている。
【００３４】
一般的に、圧電発振器１の励振起動時間はこの初期励振電流の大きさと小信号負性抵抗
で決まる。小信号負性抵抗は初期の励振を増幅させるためのエネルギーでもあり、発振回
路構成や回路素子の定数によってほぼ決まるので、同じ発振回路２により構成した場合で
も、本発明の実施形態における高速起動用回路３を付加することで、図８のように発振起
動時間をより早めることが可能となる。図８において、ＥＸ１は本発明の高速起動用回路
３を付加した圧電発振器１の励振起動時間であり、ＥＸ０は従来の圧電発振器１の励振起
動時間である。
【００３５】
以上に述べた前記実施形態によれば、以下の効果が得られる。
【００３６】
本実施形態では、高速起動用回路３を付加したことによって、電源電圧の立上り時間が
１ｕｓｅｃまで遅くなった場合においても、十分大きな初期励振電流を得ることができ、
励振起動時間を短縮させることができる。また、本発明の圧電発振器１は必要最低限の素
子で構成したので、圧電発振器１を半導体に集積化する場合でもチップ面積を小さくする
ことができる。半導体では、特にコンデンサは大きな面積を占めてしまうのだが、本発明
の圧電発振器１では、高速起動用回路３に使用するコンデンサＣ４の容量を４ｐＦ程度と
小さくしてある。したがって、本発明の圧電発振器１をＩＣ化して温度補償型圧電発振器
ＴＣＸＯ（Temperature Compensated Xtal Oscillator）を構成した場合などでも、ＩＣ
の占有面積を小さく抑えることができ、ＴＣＸＯの小型化を実現できる。
【００３７】
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定される
ものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることが
できる。以下、変形例を挙げて説明する。
【００３８】
（変形例１）本発明に係る圧電発振器の第１変形例について説明する。前記第１実施形
態では、発振回路２として図１に示すようなピアース型発振回路を使用する場合を説明し
たが、図９に示すように、発振回路としてコルピッツ型発振回路２１で構成してもよい。
【００３９】
（変形例２）本発明に係る圧電発振器の第２変形例について説明する。前記第１実施形
態では、発振回路２として図１に示すようなピアース型発振回路を使用する場合を説明し
たが、図１０に示すように、発振回路としてインバータ型発振回路２２で構成してもよい
。
【００４０】
（変形例３）本発明に係る圧電発振器の第３変形例について説明する。前記第１実施形
態では、発振回路２として図１に示すようなピアース型発振回路を使用する場合を説明し
たが、図１１に示すように、発振回路として定電流源ＣＣＳを使用した定電流バイアスタ
イプのピアース型発振回路２３で構成してもよい。
【図面の簡単な説明】
【００４１】
【図１】第１実施形態に係る圧電発振器のブロック図。
【図２】電源電圧の立ち上がり時間が１００ｎｓの場合の圧電発振器の動作を説明する電圧特性図。
【図３】電源電圧の立ち上がり時間が５００ｎｓの場合の圧電発振器の動作を説明する電圧特性図。
【図４】電源電圧の立ち上がり時間が１μｓの場合の圧電発振器の動作を説明する電圧特性図。
【図５】高速起動用回路を使わなかった場合の圧電発振器の動作を説明する電圧特性図。
【図６】高速起動用回路を使わなかった場合の圧電発振器の動作を説明する電流特性図。
【図７】高速起動用回路を付加した発振器の初期励振電流を説明する電流特性図。
【図８】発振起動時間を説明する電流特性図。
【図９】変形例１に係る圧電発振器の回路図。
【図１０】変形例２に係る圧電発振器の回路図。
【図１１】変形例３に係る圧電発振器の回路図。
【図１２】従来の圧電発振器の回路図。
【図１３】従来の圧電発振器の回路図。
【符号の説明】
【００４２】
１…圧電発振器、２…発振回路、３…高速起動用回路、Ｑ１、Ｑ３…ＰＮＰ型トランジ
スタ、Ｑ２、Ｑ４、Ｑ５…ＮＰＮ型トランジスタ、Ｒ１〜Ｒ７…抵抗、Ｃ１〜Ｃ４…コン
デンサ、ＸＴ…圧電振動子。

【特許請求の範囲】
【請求項１】
圧電振動子を含む発振回路と、前記発振回路の発振起動時間を短縮するための高速起動
用回路を備えた圧電発振器において、
前記高速起動用回路は、
電源線と前記圧電振動子の一端との間に順方向に接続された第１のＰＮＰ型トランジス
タと、
前記電源線と前記第１のＰＮＰ型トランジスタのベース端子の間に接続された第１の抵
抗と、
前記第１のＰＮＰ型トランジスタのベース端子と第２の抵抗を介して接地電位との間に
順方向に接続されたＮＰＮ型トランジスタと、
前記ＮＰＮ型トランジスタのベース端子と接地電位の間に接続された第３の抵抗と、
前記電源線と前記ＮＰＮ型トランジスタのベース端子との間に順方向に接続された第２
のＰＮＰ型トランジスタと、
前記第２のＰＮＰ型トランジスタのベース端子と第４の抵抗を介して接地電位との間に
接続された容量素子と、
前記第２のＰＮＰ型トランジスタのベース端子と前記第４の抵抗を介して前記電源線と
の間に接続されたダイオードと、からなり、
前記電源線に電源電圧を印加開始してから前記容量素子と前記第４の抵抗の時定数に基
づき決まる時間経過後、前記第１のＰＮＰ型トランジスタを介して前記電源線から前記圧
電振動子に電源電圧の立ち上がり特性よりも急峻に立ち上がる起動促進用電圧を所定時間
印加する、
ことを特徴とする圧電発振器。

【図１】