多入力電源回路
【課題】一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しない多入力電源回路の提供。
【解決手段】この発明は、入力端子１０１〜１０３と出力端子１０４との間に出力安定化部１１０、１２０、１３０を備えている。出力安定化部１１０は、ＭＯＳトランジスタＭＮＬ１と、基準電圧生成回路１１１と、演算増幅器１１２と、共通の分圧回路１４０とを備えている。出力安定化部１２０は、ＭＯＳトランジスタＭＮＬ２と、基準電圧生成回路１１２と、演算増幅器１２２と、共通の分圧回路１４０とを備えている。出力安定化部１３０は、バイポーラトランジスタＱ１と、基準電圧生成回路１３１と、演算増幅器１３２と、レベルシフト回路１３５と、共通の分圧回路１４０とを備えている。
【解決手段】この発明は、入力端子１０１〜１０３と出力端子１０４との間に出力安定化部１１０、１２０、１３０を備えている。出力安定化部１１０は、ＭＯＳトランジスタＭＮＬ１と、基準電圧生成回路１１１と、演算増幅器１１２と、共通の分圧回路１４０とを備えている。出力安定化部１２０は、ＭＯＳトランジスタＭＮＬ２と、基準電圧生成回路１１２と、演算増幅器１２２と、共通の分圧回路１４０とを備えている。出力安定化部１３０は、バイポーラトランジスタＱ１と、基準電圧生成回路１３１と、演算増幅器１３２と、レベルシフト回路１３５と、共通の分圧回路１４０とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源を入力し、それらのうちの一つの電源を選択して出力する多入力電源回路に関する。
【背景技術】
【０００２】
近年、電子機器の発達に伴い、電力使用効率を高くするために、電子機器への電力供給を複数の電源から行うようになってきている。例えば、ＡＣアダプタプラグ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｉｒｉａｌ Ｂｕｓ）端子、２次電池など複数の電源供給端子からいずれか一つを選択して電子機器へ電力供給を行うようになってきている。
例えば、携帯電話においては、持ち運びをしない充電時は、ＡＣアダプタプラグより電力を供給し、データをパソコンに転送するときは、ＵＳＢ端子より電力を供給し、携帯時は、内部の２次電池より電力を供給する。
【０００３】
このように、複数の電源から電力が供給される電子機器においては、複数の電源から一つの電源を選択して出力する多入力電源回路が必要となる。
従来の多入力電源回路として、例えば、図５に示すような多入力電源回路が知られている（特許文献１を参照）。
図５の多入力電源回路は、第１の入力端子５１、第２の入力端子５２、出力端子５３を備え、スイッチ４１、４２のオンオフにより、バッテリ４０の電圧が入力端子５１、５２に選択的に入力されて出力端子５３から出力される。
【０００４】
また、図５の多入力電源回路は、第１のブーストトランジスタＱ１、第２のブーストトランジスタＱ２、ダイオードＤ１を含む制御部１１と、出力電圧を抵抗Ｒ１、Ｒ２で分圧して分圧電圧を出力する分圧回路７４と、分圧電圧と基準電圧ＶＲＥＦが等しくなるようにフィードバック制御を行うオペアンプ６３と、オペアンプ６３の出力信号をベースで受けて、第１のブーストトランジスタＱ１、第２のブーストトランジスタＱ２を導通させるためのトランジスタＱ３とを備えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−４９２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の多入力電源回路は、２つの入力端子５１、５２に、それぞれ電源を与えた場合、２つの電源の電位差が大きい場合には、一方の入力端子から他方の入力端子へ電流が逆流してしまう。
本発明は、上記の点に鑑み、複数の電源を入力し、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しない多入力電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第１の発明は、第１乃至第Ｎ（Ｎは２以上の自然数）の入力端子の各々に、第１乃至第Ｎの電源の各々を入力し、前記第１乃至第Ｎの電源のうちいずれか１つの電源を選択して、当該電源を出力電源として出力端子から出力する多入力電源回路であって、第１乃至第Ｎの入力端子と前記出力端子との間にそれぞれ配置する第１乃至第Ｎの出力安定化部を備え、前記第１乃至第Ｎの出力安定化部のそれぞれは、自己の入力端子と前記出力端子との間に配置し、制御端子に入力される制御信号に応じて動作し、自己の入力端子の入力電圧を前記出力端子に出力する場合に当該出力を安定化するトランジスタと、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路の生成する基準電圧と前記出力端子の出力電圧との差分に応じた信号を生成し、当該信号を前記制御端子に出力する演算増幅器と、を備える。
第２の発明は、第１の発明において、前記第１乃至第Ｎの出力安定化部の基準電圧生成回路が生成する各基準電圧は、それぞれ異なる。
【０００８】
第３の発明は、第１または第２の発明において、前記基準電圧生成回路および前記演算増幅器のそれぞれの電源は、前記自己の入力端子に入力される電源から供給される。
第４の発明は、第１乃至第３のいずれか１つの発明において、前記出力電源の電圧と、前記トランジスタの閾値電圧よりも小さな電圧とを加えた信号を生成し、当該信号を前記トランジスタの制御端子に出力するクランプ回路を、さらに備えている。
【０００９】
第５の発明は、第４発明において、前記トランジスタの制御端子の電圧を入力し、前記自己の入力端子に電源が接続されているか否かを判定する判定回路を、さらに備えている。
【発明の効果】
【００１０】
本発明によれば、入力された複数の電源のうち、１つの入力端子から別の入力端子へ電流が逆流しないという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態の概略構成を示すブロック図である。
【図２】本発明の第１実施形態の具体的な構成を示す回路図である。
【図３】本発明の第２実施形態の具体的な構成を示す回路図である。
【図４】本発明の第３実施形態の具体的な構成を示す回路図である。
【図５】従来の多入力電源回路の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の多入力電源回路の実施形態について説明する。
（第１実施形態の概略構成）
図１は、本発明の第１実施形態に係る多入力電源回路の概略構成を示すブロック図である。
第１実施形態は、入力端子１０１〜１０３のそれぞれに入力される３つの電源のうちの１つを選択し、この選択した電源より生成される電圧を出力端子１０７から出力するものであり、入力端子１０１〜１０３と、過電圧保護回路１０４、１０５と、レギュレータ１０６と、出力端子１０７とを備えている。そして、この第１実施形態は、例えば携帯機器などの電子機器に搭載される場合には、出力端子１０７の出力電圧ＶＯＵＴがその電子機器の内部回路（負荷）１０８に供給される。
【００１３】
入力端子１０１〜１０３には、以下のような各種の電源が接続される。例えば、入力端子１０１にはＡＣアダプタプラグが接続され、入力端子１０２にはＵＳＢコネクタが接続され、入力端子１０３には２次電池が接続される。
過電圧保護回路１０４は、電源と入力端子１０１との接続と切断（以下、活線挿抜という）を行うときに、過電圧からレギュレータ１０６を保護するための回路である。過電圧保護回路１０５は、電源と入力端子１０２との接続と切断を行うときに、過電圧からレギュレータ１０６を保護するための回路である。ここで、レギュレータ１０６に十分な耐圧があるとき、過電圧保護回路１０４、１０５は必ずしも必要ではない。
【００１４】
また、入力端子１０３には、例えば電子機器の内部の２次電池が常時接続されており、活線挿抜が行われず、過電圧が入力端子１０３に印加されることがないので、過電圧保護回路を備えずに、入力端子１０３に入力される電源をレギュレータ１０６に直接入力している。
レギュレータ１０６は、入力端子１０１〜１０３に接続される電源のうちの１つの電源が選択され、この選択された電源の電圧を出力端子１０７に出力するとともに、その出力を安定化させる。また、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しないようにする。なお、これらの詳細については、後述する。
【００１５】
なお、第１実施形態は、３つの入力端子１０１〜１０３と共通の出力端子１０７とからなる３入力１出力の多入力電源回路であるが、３入力１出力に限るものではなく、Ｎ入力１出力（Ｎは２以上の自然数）の多入力電源回路とすることもできる。
【００１６】
（第１実施形態の具体的な構成）
図２は、第１実施形態の具体的な構成を示す回路図である。
過電圧保護回路１０４は、図２に示すように、ツェナーダイオードＤ１と、抵抗ＲＣ１と、高耐圧電圧のＮチャネルＭＯＳトランジスタＭＮＨ１とを含んでいる。
具体的には、抵抗ＲＣ１の一端とＭＯＳトランジスタＭＮＨ１のドレインが共通接続され、その共通接続部が入力端子１０１に接続されている。抵抗ＲＣ１の他端は、ＭＯＳトランジスタＭＮＨ１のゲートに接続されている。抵抗ＲＣ１の他端はツェナーダイオードＤ１のカソードに接続され、ツェナーダイオードＤ１のアノードは接地されている。ツェナーダイオードＤ１は、入力端子１０１に高いサージ電圧が入力された場合に内部回路を保護する。
【００１７】
過電圧保護回路１０５は、ツェナーダイオードＤ２と、抵抗Ｒｃ２と、高耐圧電圧のＮチャネルＭＯＳトランジスタＭＮＨ２とを含み、過電圧保護回路１０４と同様の構成となっている。
すなわち、抵抗ＲＣ２の一端とＭＯＳトランジスタＭＮＨ２のドレインが共通接続され、その共通接続部が入力端子１０２に接続されている。抵抗ＲＣ２の他端は、ＭＯＳトランジスタＭＮＨ２のゲートに接続されている。抵抗ＲＣ２の他端はツェナーダイオードＤ２のカソードに接続され、ツェナーダイオードＤ２のカソードは接地されている。ツェナーダイオードＤ２は、入力端子１０２に高いサージ電圧が入力された場合に内部回路を保護する。
【００１８】
レギュレータ１０６は、入力端子１０１〜１０３と出力端子１０７との間にそれぞれ配置される３つ出力安定化部１１０、１２０、１３０を備え、出力安定化部１１０、１２０、１３０は、共通の分圧回路１４０と、出力端子１０７とグラウンドとの間に接続された共通のバイパス容量Ｃｏｕｔとを含んでいる。
分圧回路１４０は、出力端子１０７の出力電圧ＶＯＵＴを抵抗ＲＦＢ１、ＲＦＢ２で分分圧し、この分圧電圧ＶＤを検出する回路である。
【００１９】
出力安定化部１１０は、入力端子１０１に電源が接続されて入力電圧ＶＩＮ１が入力される場合に、その入力電圧ＶＩＮ１より生成される電圧を出力端子１０７の出力電圧ＶＯＵＴとして出力し、かつ、その出力電圧ＶＯＵＴの安定化を図るようになっている。
このため、出力安定化部１１０は、図２に示すように、ＮチャネルのＭＯＳトランジスタＭＮＬ１と、基準電圧生成回路１１１と、演算増幅器（誤差増幅器）１１２と、共通の分圧回路１４０とを備えている。
【００２０】
ＭＯＳトランジスタＭＮＬ１は、閾値電圧が低いものであり、入力端子１０１と出力端子１０７との経路上に設けられている。具体的には、ＭＯＳトランジスタＭＮＬ１のドレインはＭＯＳトランジスタＭＮＨ１を介して入力端子１０１に接続され、ＭＯＳトランジスタＭＮＬ１のソースは出力端子１０７に接続されている。
ＭＯＳトランジスタＭＮＬ１のゲートには演算増幅器１１２の出力信号が入力され、入力端子１０１の入力電圧ＶＩＮ１を出力端子１０７に出力する場合には、その出力信号によりＭＯＳトランジスタＭＮＬ１が導通制御されて出力電圧ＶＯＵＴの安定化を図る。
【００２１】
ＭＯＳトランジスタＭＮＬ１とＭＯＳトランジスタＭＮＨ１は、図２に示すようにカスコード接続するので、入力端子１０１の入力インピーダンスを大きくし、入力端子１０１に入力される過電圧に対して耐圧を高くできる。
基準電圧生成回路１１１は、基準電圧ＶＲ１を生成し、これを演算増幅器１１２の非反転入力端子（＋）に供給する。基準電圧生成回路１１１は、生成される基準電圧ＶＲ１が電源電圧変動や温度変動の影響を受けにくいバンドギャップ回路などで構成することができる。
【００２２】
ここで、出力安定化部１１０は基準電圧生成回路１１１を備え、後述のように出力安定化部１２０、１３０も同様に基準電圧生成回路１２１、１３１を備えている（図２参照）。そして、基準電圧生成回路１１１、１２１、１３１が生成する基準電圧ＶＲ１、ＶＲ２、ＶＲ３の電圧値はいずれも異なるようになっている。図２の回路では、基準電圧生成回路１１１、１２１、１３１が生成する基準電圧ＶＲ１、ＶＲ２、ＶＲ３は、ＶＲ１＞ＶＲ２＞ＶＲ３の関係を満たすようになっている。
【００２３】
演算増幅器１１２は、分圧回路１４０の分圧電圧ＶＤと基準電圧ＶＲ１との差（差分）に応じた信号を生成し、その信号をＭＯＳトランジスタＭＮＬ１のゲートに供給する。このため、演算増幅器１１２は、非反転入力端子（＋）に基準電圧生成回路１１１から出力される基準電圧ＶＲ１が入力され、反転入力端子（−）に分圧回路１４０の分圧電圧ＶＤが入力される。
【００２４】
基準電圧生成回路１１１と演算増幅器１１２は、いずれも入力端子１０１に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路１１１と演算増幅器１１２の各電源端子は、図２に示すように、抵抗Ｒ１および抵抗ＲＣ１を介して入力端子１０１に接続されている。
出力安定化部１２０は、入力端子１０２に電源が接続されて入力電圧ＶＩＮ２が入力される場合に、その入力電圧ＶＩＮ２より生成される電圧を出力端子１０７の出力電圧ＶＯＵＴとして出力する場合と出力しない場合があり、出力する場合にはその出力電圧ＶＯＵＴの安定化を図るようになっている。
【００２５】
このため、出力安定化部１２０は、図２に示すように、ＮチャネルのＭＯＳトランジスタＭＮＬ２と、基準電圧生成回路１２１と、演算増幅器１２２と、共通の分圧回路１４０とを備えている。
ＭＯＳトランジスタＭＮＬ２は、閾値電圧が低いものであり、入力端子１０２と出力端子１０７との経路上に設けられている。具体的には、ＭＯＳトランジスタＭＮＬ２のドレインはＭＯＳトランジスタＭＮＨ２を介して入力端子１０２に接続され、ＭＯＳトランジスタＭＮＬ２のソースは出力端子１０７に接続されている。
【００２６】
ＭＯＳトランジスタＭＮＬ２は、ゲートには演算増幅器１２２の出力信号が入力され、これに応じて動作する。すなわち、入力端子１０２の入力電圧ＶＩＮ２を出力端子１０７に出力する場合には、ＭＯＳトランジスタＭＮＬ２は導通制御されて出力電圧ＶＯＵＴの安定化を図る。また、その入力電圧ＶＩＮ２を出力端子１０７に出力しない場合には、ＭＯＳトランジスタＭＮＬ２はオフとなる。
【００２７】
ＭＯＳトランジスタＭＮＬ２とＭＯＳトランジスタＭＮＨ２は、図２に示すようにカスコード接続するので、入力端子１０２の入力インピーダンスを大きくし、入力端子１０２に入力される過電圧に対して耐圧を高くできる。
基準電圧生成回路１２１は、基準電圧ＶＲ２を生成し、これを演算増幅器１２２の非反転入力端子（＋）に供給する。基準電圧生成回路１２１は、バンドギャップ回路などからなる。
【００２８】
演算増幅器１２２は、分圧回路１４０の分圧電圧ＶＤと基準電圧ＶＲ２との差（差分）に応じた信号を生成し、その信号をＭＯＳトランジスタＭＮＬ２のゲートに供給する。このため、演算増幅器１２２は、非反転入力端子（＋）に基準電圧生成回路１２１から出力される基準電圧ＶＲ２が入力され、反転入力端子（−）に分圧回路１４０の分圧電圧ＶＤが入力される。
【００２９】
基準電圧生成回路１２１と演算増幅器１２２は、いずれも入力端子１０２に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路１２１と演算増幅器１２２の各電源端子は、図２に示すように、抵抗Ｒ２および抵抗ＲＣ２を介して入力端子１０２に接続されている。
出力安定化部１３０は、入力端子１０３に電源が接続されて入力電圧ＶＩＮ３が入力される場合に、その入力電圧ＶＩＮ３より生成される電圧を出力端子１０７の出力電圧ＶＯＵＴとして出力する場合と出力しない場合があり、出力する場合にはその出力電圧ＶＯＵＴの安定化を図るようになっている。
【００３０】
このため、出力安定化部１３０は、図２に示すように、バイポーラトランジスタＱ１と、基準電圧生成回路１３１と、演算増幅器１３２と、レベルシフト回路１３５と、共通の分圧回路１４０とを備えている。
トランジスタＱ１は、入力端子１０３と出力端子１０７との経路上に設けられている。具体的には、トランジスタＱ１のコレクタは入力端子１０３に接続され、トランジスタＱ１のエミッタは出力端子１０７に接続されている。
【００３１】
トランジスタＱ１は、べースに演算増幅器１３２の出力信号をレベルシフト回路１３５でレベルシフトした信号が入力され、これに応じて動作する。すなわち、入力端子１０３の入力電圧ＶＩＮ３を出力端子１０７に出力する場合には、トランジスタＱ１は導通制御されて出力電圧ＶＯＵＴの安定化を図る。また、その入力電圧ＶＩＮ３を出力端子１０７に出力しない場合には、トランジスタＱ１はオフとなる。
【００３２】
基準電圧生成回路１３１は、基準電圧ＶＲ３を生成し、これを演算増幅器１３２の非反転入力端子（＋）に供給する。基準電圧生成回路１３１は、バンドギャップ回路などからなる。
演算増幅器１３２は、分圧回路１４０の分圧電圧ＶＤと基準電圧ＶＲ３との差（差分）に応じた信号を生成し、その信号をレベルシフト回路１３５を構成するＭＯＳトランジスタＭＰ３のゲートに供給する。このため、演算増幅器１３２は、非反転入力端子（＋）に基準電圧生成回路１３１から出力される基準電圧ＶＲ３が入力され、反転入力端子（−）に分圧回路１４０の分圧電圧が入力される。
【００３３】
基準電圧生成回路１３１と演算増幅器１３２は、いずれも入力端子１０３に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路１３１と演算増幅器１３２の各電源端子は、図２に示すように入力端子１０３に接続されている。
レベルシフト回路１３５は、電流源Ｉ４とＭＯＳトランジスタＭＰ３とで構成され、演算増幅器１３２の出力信号をＭＯＳトランジスタＭＰ３のソース電圧へレベルシフトさせる。レベルシフトされた信号はトランジスタＱ１のベースに入力されて、トランジスタＱ１のオンオフが制御される。ここで、ＭＯＳトランジスタＭＰ３のゲートからソースへレベルシフトする電圧は、バイポーラトランジスタＱ１のベースとエミッタ間がオンする電圧である。
【００３４】
（第１実施形態の動作）
次に、本発明の第１実施形態の動作例について図２を参照して説明する。
ここで、この第１実施形態では、基準電圧生成回路１１１、１２１、１３１が出力するＶＲ１〜ＶＲ３は、ＶＲ１＞ＶＲ２＞ＶＲ３であるとする。
＜入力端子１０１、１０２の両方接続時の動作＞
いま、例えば、入力端子１０１にはＡＣアダプタプラグが接続され、入力端子１０２にはＵＳＢコネクタが接続され、入力端子１０３には２次電池が接続され、これに応じて入力端子１０１〜１０３に入力電圧ＶＩＮ１〜ＶＩＮ３がそれぞれ入力される場合について説明する。
【００３５】
この場合には、入力端子１０１の入力電圧ＶＩＮ１は、過電圧保護回路１０４の抵抗ＲＣ１、レギュレータ１０６の抵抗Ｒ１を介して、基準電圧生成回路１１１と演算増幅器１１２の電源端子に入力され、基準電圧生成回路１１１、演算増幅器１１２が動作する。また、ＭＯＳトランジスタＭＮＨ１のゲートには抵抗ＲＣ１を介して入力電圧ＶＩＮ１が入力され、ＭＯＳトランジスタＭＮＨ１はオンするので、入力電圧ＶＩＮ１がＭＯＳトランジスタＭＮＬ１のドレインに伝達される。
【００３６】
入力端子１０２の入力電圧ＶＩＮ２は、過電圧保護回路１０５の抵抗ＲＣ２、レギュレータ１０６の抵抗Ｒ２を介して、基準電圧生成回路１２１と演算増幅器１２２の電源端子に入力され、基準電圧生成回路１２１と演算増幅器１２２が動作する。また、ＭＯＳトランジスタＭＮＨ２のゲートには抵抗ＲＣ２を介して入力電圧ＶＩＮ２が入力され、ＭＯＳトランジスタＭＮＨ２はオンするので、入力電圧ＶＩＮ２がＭＯＳトランジスタＭＮＬ２のドレインに伝達される。
【００３７】
入力端子１０３の入力電圧ＶＩＮ３は、基準電圧生成回路１３１と演算増幅器１３２の電源端子に入力され、基準電圧生成回路１３１、演算増幅器１３２が動作する。また、入力電圧ＶＩＮ３は、バイポーラトランジスタＱ１のコレクタに伝達される。
このように、演算増幅器１１２、１２２、１３２はいずれも動作状態になるが、基準電圧生成回路１１１、１２１、１３１が出力するＶＲ１〜ＶＲ３は、ＶＲ１＞ＶＲ２＞ＶＲ３という関係がある。
【００３８】
このため、演算増幅器１１２は、非反転入力端子の基準電圧ＶＲ１と反転入力端子の分圧電圧ＶＤとが一致するような出力信号を出力し、これがＭＯＳトランジスタＭＮＬ１のゲートに入力される。これにより、ＭＯＳトランジスタＭＮＬ１は導通制御され、出力端子１０７の出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ１×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。
【００３９】
一方、演算増幅器１２２、１３２は、反転入力端子にそれぞれ基準電圧ＶＲ１が入力されるので、ローレベルの信号をそれぞれ出力する。これにより、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１は、いずれもオフとなる。
以上のように、入力端子１０１、１０２の双方に電源が接続されて入力電圧ＶＩＮ１、ＶＩＮ２が同時に入力されるときには、入力電圧ＶＩＮ１が選択されて、基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から出力される。
また、上述した動作により、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１はいずれもオフするので、入力電圧ＶＩＮ１が入力端子１０２、１０３に伝達して、電流が逆流することを防ぐことができる。
【００４０】
＜入力端子１０１の活線挿抜時の動作＞
入力端子１０１からＡＣアダプタプラグが抜かれたとき、入力端子１０１には入力電圧ＶＩＮ１が供給されなくなる。このため、基準電圧生成回路１１１、演算増幅器１１２、およびＭＯＳトランジスタＭＮＬ１は動作ができなくなるので、出力電圧ＶＯＵＴが電圧降下する。
しかし、入力端子１０２には入力電圧ＶＩＮ２が供給されているので、基準電圧生成回路１２１、演算増幅器１２２、およびＭＯＳトランジスタＭＮＬ２は動作可能である。このため、出力電圧ＶＯＵＴが降下するが、分圧回路１４０の分圧電圧ＶＤが基準電圧ＶＲ２と等しくなるように、ＭＯＳトランジスタＭＮＬ２の導通制御が行われる。
そして、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ２×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。そして、演算増幅器１３２は、反転入力端子に基準電圧ＶＲ２が入力されるので、ローレベルの信号を出力する。これにより、トランジスタＱ１はオフとなる。
【００４１】
一方、入力端子１０１にＡＣアダプタプラグが挿されたとき、入力端子１０１には入力電圧ＶＩＮ１が供給され、この場合には上述の入力端子１０１、１０２の双方の接続時の場合と同じとなり、最も高い基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から出力される。
このように、入力端子１０１の活線挿抜時は、入力端子１０１よりＡＣアダプタプラグが抜かれたとき、入力電圧ＶＩＮ２が選択されて、基準電圧ＶＲ２に応じた出力電圧ＶＯＵＴが出力端子１０７より出力される。また、上述した動作により、トランジスタＱ１はオフするので、入力電圧ＶＩＮ２が入力端子１０３に伝達して、電流が逆流することを防ぐことができる。
【００４２】
＜入力端子１０２の活線挿抜時の動作＞
入力端子１０２からＵＳＢコネクタが抜かれたとき、入力端子１０２には入力電圧ＶＩＮ２が供給されなくなる。しかし、入力端子１０１には入力電圧ＶＩＮ１が供給されているので、基準電圧生成回路１１１、演算増幅器１１２、およびＭＯＳトランジスタＭＮＬ１は動作を継続する。
この動作の継続により、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ１×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。そして、演算増幅器１３２は、反転入力端子に基準電圧ＶＲ１が入力されるので、ローレベルの信号を出力する。これにより、トランジスタＱ１はオフとなる。
一方、入力端子１０２にＵＳＢコネクタが挿されたとき、入力端子１０２には入力電圧ＶＩＮ２が供給され、この場合には上述の入力端子１０１、１０２の双方の接続時の場合と同じとなり、最も高い基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から継続的に出力される。
【００４３】
このように、入力端子１０２の活線挿抜時は、入力端子１０２よりＵＳＢコネクタが抜かれたとき、入力電圧ＶＩＮ１が継続的に選択されて、基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から出力される。また、上述した動作により、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１はいずれもオフするので、入力電圧ＶＩＮ１が入力端子１０２、１０３に伝達して、電流が逆流することを防ぐことができる。
また、入力端子１０２の活線挿抜による入力電圧ＶＩＮ２の変動に対しても安定して、出力端子１０７より出力電圧ＶＯＵＴを出力することができる。
【００４４】
＜入力端子１０１、１０２の両方切断時の動作＞
入力端子１０１からＡＣアダプタが抜かれ、さらに入力端子１０２からＵＳＢコネクタが抜かれたとき、入力端子１０１、１０２には入力電圧ＶＩＮ１、ＶＩＮ２の双方が入力されなくなる。このため、出力電圧ＶＯＵＴが降下する。
しかし、入力端子１０３には入力電圧ＶＩＮ３が供給されているので、基準電圧生成回路１３１、演算増幅器１３２、およびトランジスタＱ２は動作可能である。このため、出力電圧ＶＯＵＴが降下するが、分圧回路１４０の分圧電圧ＶＤが基準電圧ＶＲ３と等しくなるように、トランジスタＱ１の導通制御が行われる。そして、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ３×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。
【００４５】
そして、基準電圧生成回路１１１、１１２と演算増幅器１１２、１２２は、入力電圧ＶＩＮ１、ＶＩＮ２が供給されないので、ＭＯＳトランジスタＭＮＬ１、ＭＮＬ２はいずれもオフする。このため、入力電圧ＶＩＮ３が入力端子１０１、１０２に伝達して、電流が逆流することを防ぐことができる。
以上のように、本発明の第１実施形態では、レギュレータ１０６は、上記の構成からなる３つ出力安定化部１１０、１２０、１３０を備え、基準電圧生成回路１１１、１２１、１３１が出力する基準電圧ＶＲ１〜ＶＲ３はいずれも異なり、例えばＶＲ１＞ＶＲ２＞ＶＲ３の関係を満たすようにした。特に、ＶＲ１＞ＶＲ２＞ＶＲ３の関係にすることにより、入力端子１０１〜１０３に入力される電源ＶＩＮ１〜ＶＩＮ３に優先順位を付けて、電源ＶＩＮ１〜ＶＩＮ３のいずれか一つを選択して、出力端子１０７より出力電圧ＶＯＵＴを出力することができる。優先順位を付ける必要がないときは、基準電圧生成回路１１１、１２１、１３１が出力する基準電圧ＶＲ１〜ＶＲ３は異なる電圧でなくてもよい。
【００４６】
このため、第１実施形態によれば、入力端子１０１〜１０３に接続される電源のうちの１つの電源が選択され、この選択された電源の電圧を出力端子１０７に出力するとともに、その出力を安定化できる。また、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しないという効果がある。
さらに、第１実施形態では、上述の構成及び動作により入力端子１０３に接続される２次電池の使用を極力控えることができ、全体として電力の使用効率を高くすることができる。
【００４７】
（第２実施形態）
図３は、本発明の第２実施形態の具体的な構成を示す回路図である。
本発明の第２実施形態は、図２に示す第１実施形態の多入力電源回路において、さらにクランプ回路を備え、入力端子１０１、１０２の活線挿抜時に出力電圧ＶＯＵＴでのオーバーシュート電圧やアンダーシュート電圧が発生しないようにしたものである。
すなわち、第２実施形態は、図２に示す第１実施形態の構成を基本とし、図２に示す出力安定化部１１０、１２０、１３０を、図３に示す出力安定化部１１０ａ、１２０ａ、１３０ａに置き換えたものである。出力安定化部１１０ａ、１２０ａ、１３０ａのそれぞれは、図２に示す出力安定化部１１０、１２０、１３０に比べてクランプ回路１１３、１２３、１３３が追加された点が異なる。
【００４８】
このように、第２実施形態は、クランプ回路１１３、１２３、１３３が追加された点が異なり、他の部分の構成は第１実施形態の構成と共通するので、同一の構成要素には同一の符号を付してその説明は省略する。
クランプ回路１１３は、ＭＯＳトランジスタＭＮＬ１がオフのときに、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ１の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧（クランプ電圧）を生成し、この生成電圧をＭＯＳトランジスタＭＮＬ１のゲートに印加しておく回路である。
【００４９】
このため、クランプ回路１１３は、図３に示すように、ＰチャネルのＭＯＳトランジスタＭＰ１、電流源Ｉ１、ＮチャネルのＭＯＳトランジスタＭＣ１、およびキャパシタＣ１を含んでいる。
具体的には、電流源Ｉ１とＭＯＳトランジスタＭＰ１とは直列接続され、電流源Ｉ１の一端側が抵抗Ｒ１の一端に接続され、ＭＯＳトランジスタＭＰ１のドレインが接地されている。ＭＯＳトランジスタＭＰ１のゲートには、分圧回路１４０の分圧電圧ＶＤが印加されるようになっている。
【００５０】
電流源Ｉ１の他端側とＭＯＳトランジスタＭＮＬ１のゲートとの間には、ＭＯＳトランジスタＭＣ１が接続されている。ＭＯＳトランジスタＭＣ１のゲートは、電流源Ｉ１とＭＯＳトランジスタＭＰ１の共通接続部に接続されている。キャパシタＣ１は、一端がＭＯＳトランジスタＭＮＬ１のゲートに接続され、他端が接地されている。
クランプ回路１２３は、ＭＯＳトランジスタＭＮＬ２がオフのときに、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ２の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧を生成し、この生成電圧をＭＯＳトランジスタＭＮＬ２のゲートに印加しておく回路である。
【００５１】
このため、クランプ回路１２３は、図３に示すように、ＰチャネルのＭＯＳトランジスタＭＰ２、電流源Ｉ２、ＮチャネルのＭＯＳトランジスタＭＣ２、およびキャパシタＣ２を含んでいる。
具体的には、電流源Ｉ２とＭＯＳトランジスタＭＰ２とは直列接続され、電流源Ｉ２の一端側が抵抗Ｒ２の一端に接続され、ＭＯＳトランジスタＭＰ２のドレインが接地されている。ＭＯＳトランジスタＭＰ２のゲートには、分圧回路１４０の分圧電圧ＶＤが印加されるようになっている。
【００５２】
電流源Ｉ２の他端側とＭＯＳトランジスタＭＮＬ２のゲートとの間には、ＭＯＳトランジスタＭＣ２が接続されている。ＭＯＳトランジスタＭＣ２のゲートは、電流源Ｉ２とＭＯＳトランジスタＭＰ２の共通接続部に接続されている。キャパシタＣ２は、一端がＭＯＳトランジスタＭＮＬ２のゲートに接続され、他端が接地されている。
クランプ回路１３３は、トランジスタＱ１がオフのときに、出力電圧ＶＯＵＴとトランジスタＱ１のベース・エミッタ間のオン電圧Ｖｏｎの和の電圧（ＶＯＵＴ＋Ｖｏｎ）よりも僅かに小さい電圧を生成し、この生成電圧をトランジスタＱ１のベースに印加しておく回路である。
【００５３】
このため、クランプ回路１３３は、図３に示すように、バイポーラトランジスタＱ２、電流源Ｉ２、ＮチャネルのＭＯＳトランジスタＭＣ３、およびキャパシタＣ３を含んでいる。
具体的には、電流源Ｉ３とトランジスタＱ２とは直列接続され、電流源Ｉ３の一端側が入力端子１０３に接続され、トランジスタＱ２のコレクタが接地されている。トランジスタＱ２のベースには、分圧回路１４０の分圧電圧ＶＤが印加されるようになっている。電流源Ｉ３の一端側とＭＯＳトランジスタＭＰ３のゲートとの間には、ＭＯＳトランジスタＭＣ３が接続されている。ＭＯＳトランジスタＭＣ３のゲートは、電流源Ｉ３とトランジスタＱ２の共通接続部に接続されている。キャパシタＣ２３、一端がＭＯＳトランジスタＭＰ３のゲートに接続され、他端が接地されている。
【００５４】
次に、本発明の第２実施形態の動作例について図３を参照して説明する。
第１実施形態の動作で説明したように、入力端子１０１〜１０３に入力電圧ＶＩＮ１〜ＶＩＮ３が供給されているときは、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１はいずれもオフしている。
このとき、ＭＯＳトランジスタＭＮＬ２のゲート電圧は、クランプ回路１２３により、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ２の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧に固定（クランプ）される。
【００５５】
すなわち、クランプ回路１２３では、電流源Ｉ２とＭＯＳトランジスタＭＰ２により分圧回路１４０の分圧電圧ＶＤがレベルシフトされ、このレベルシフトされた電圧はＭＯＳトランジスタＭＣ２でさらにレベルシフトされる。これにより、ＭＯＳトランジスタＭＮＬ２のゲート電圧は、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ２の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧となる。この電圧に応じた電荷がキャパシタＣ２に蓄積される。
【００５６】
同様に、トランジスタＱ１のベース電圧は、クランプ回路１３３により、出力電圧ＶＯＵＴとトランジスタＱ１のベース・エミッタ間のオン電圧Ｖｏｎの和の電圧（ＶＯＵＴ＋Ｖｏｎ）よりも僅かに小さい電圧に固定される。
すなわち、クランプ回路１３３では、電流源Ｉ３とトランジスタＱ２により分圧回路１４０の分圧電圧ＶＤがレベルシフトされ、このレベルシフトされた電圧はＭＯＳトランジスタＭＣ３でさらにレベルシフトされる。これにより、ＭＯＳトランジスタＭＰ３のゲート電圧は、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＰ３の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧となる。この電圧に応じた電荷がキャパシタＣ３に蓄積される。
【００５７】
上記の下で、入力端子１０１からＡＣアダプタプラグが抜かれた場合、ＭＯＳトランジスタＭＮＬ２のゲートには、（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さな電圧が与えられている。このため、ＭＯＳトランジスタＭＮＬ２は直ちにオンし、入力端子１０２の入力電圧ＶＩＮ２が有効になる。つまり、ＭＯＳトランジスタＭＮＬ２が直ちに動作するために、出力電圧ＶＯＵＴの安定化が図れ、出力電圧ＶＯＵＴにオーバーシュート電圧やアンダーシュート電圧が現れなくなる。
【００５８】
さらに、入力端子１０２からＵＳＢコネクタが抜かれたときも同様に、トランジスタＱ１が直ちにオンし、入力端子１０３の入力電圧ＶＩＮ３が有効になる。つまり、トランジスタＱ１が直ちに動作するために、出力電圧ＶＯＵＴの安定化が図れ、出力電圧ＶＯＵＴにオーバーシュート電圧やアンダーシュート電圧が現れなくなる。
以上のように、本発明の第２実施形態では、第１実施形態を基本にし、さらにクランプ回路１１３、１２３、１３３を追加するようにした。
【００５９】
このため、第２実施形態によれば、第１実施形態の効果に加えて、複数ある入力端子１０１〜１０３のうち一つが活線挿抜したとき、他の入力端子の出力安定化部が直ちに有効になり、出力電圧ＶＯＵＴにオーバーシュート電圧やアンダーシュート電圧が現れなくなるという効果がある。
【００６０】
（第３実施形態）
図４は、本発明の第３実施形態の具体的な構成を示す回路図である。
本発明の第３実施形態は、図３に示す第２実施形態の多入力電源回路において、さらに入力端子１０１〜１０３に電源が接続されているか否かを判定する判定回路１０９を備えたものである。
すなわち、第３実施形態は、図３に示す第２実施形態の構成を基本とし、図４に示すように、判定回路１０９を追加し、この追加に伴って出力安定化部１１０ａ、１２０ａ、１３０ａに入力端子１０１〜１０３に電源が接続されているか否かを判定するための信号を出力するためのインバータ１１４、１２４、１３４を追加したものである。
【００６１】
このように、第３実施形態は、判定回路１０９とインバータ１１４、１２４、１３４とが追加された点が異なり、他の部分の構成は第２実施形態の構成と共通するので、同一の構成要素には同一の符号を付してその説明は省略する。
判定回路１０９は、ＭＯＳトランジスタＭＮＬ１、ＭＮＬ２の各ゲートの電圧とトランジスタＱ１のベースの電圧とをそれぞれ検出し、これらの検出電圧に基づいて入力端子１０１〜１０３に電源が接続されているか否かを判定して出力する回路であり、例えば内部回路１０８に含まれている。
【００６２】
判定回路１０９は、図４に示すように、インバータ１１４、１２４、１３４の出力信号を入力する。インバータ１１４は、入力側がＭＯＳトランジスタＭＮＬ１のゲートに接続され、出力側が判定回路１０９に接続されている。インバータ１２４は、入力側がＭＯＳトランジスタＭＮＬ２のゲートに接続され、出力側が判定回路１０９に接続されている。インバータ１３４は、入力側がトランジスタＱ１のベースに接続され、出力側が判定回路１０９に接続されている。なお、インバータ１３４は、トランジスタＱ１のベースではなく、容量Ｃ３と演算増幅器１３２との共通接続部に接続してもよい。このとき、インバータ１１４、１２４、１３４の入力電圧を揃えることができる。
【００６３】
次に、本発明の第３実施形態の動作例について図４を参照して説明する。
いま、入力端子１０１に入力電圧ＶＩＮ１が印加されているとき、ＭＯＳトランジスタＭＮＬ１のゲートには演算増幅器１１２の出力電圧が供給されるので、インバータ１１４の入力はハイレベルであり、インバータ１１４の出力はローレベルとなる。
一方、入力端子１０１に入力電圧ＶＩＮ１が印加されていないとき、ＭＯＳトランジスタＭＮＬ１のゲートには演算増幅器１１２の出力電圧の供給がないので、インバータ１１４の入力はローレベルであり、インバータ１１４の出力はハイレベルとなる。
【００６４】
このように、入力端子１０１への入力電圧ＶＩＮ１の印加の有無に応じてＭＯＳトランジスタＭＮＬ１のゲート電圧が変化し、この変化によりインバータ１１４の出力信号の論理がローレベルとハイレベルになる。したがって、判定回路１０９は、インバータ１１４の出力信号がローレベルの場合に入力端子１０１に電源が接続されていると判定し、インバータ１１４の出力信号がハイレベルの場合に入力端子１０１に電源が接続されていないと判定する。
【００６５】
判定回路１０９は、他の入力端子１０２、１０３に対する電源の接続の有無についても、入力端子１０１の場合と同様に判定することができる。
以上のように、本発明の第３実施形態では、第２実施形態を基本にし、さらにインバータ１１４、１２４、１３４を含む判定回路１０９を追加するようにした。
このため、第３実施形態によれば、第２実施形態の効果に加えて、出力端子１０７に接続される内部回路１０８の消費電力を削減することができる。
【００６６】
例えば、内部回路１０８が電池残量監視回路のように、入力電圧ＶＩＮ１〜ＶＩＮ３を信号処理する回路であるとき、本発明の多入力電源回路に供給されている入力電圧のみを信号処理することができる。
つまり、入力電圧ＩＮＶ１〜ＩＮＶ３のうちハイレベルを出力しているインバータに対応する入力電圧について信号処理する必要がないので、内部回路１０８においてハイレベルを出力しているインバータに対応する入力電圧の信号処理部を待機状態（パワーダウン状態）にすることができる。この結果、内部回路１０８は、消費電力を削減することができる。
【００６７】
（その他）
上記の第１実施形態では、図２に示すように、基準電圧生成回路１１１と演算増幅器１１２は入力端子１０１に接続される電源の電源電圧で動作するようにした。同様に、基準電圧生成回路１２１と演算増幅器１２２は、入力端子１０２に接続される電源の電源電圧で動作し、基準電圧生成回路１３１と演算増幅器１３２は、入力端子１０３に接続される電源の電源電圧で動作しようにした。
しかし、これらの各部は各入力端子に接続される電源の電圧で動作する必要はなく、別個に用意した電源で動作するようにしても良い。
【産業上の利用可能性】
【００６８】
本発明の多入力電源回路は、電源供給デバイスの分野で好適に利用できる。
【符号の説明】
【００６９】
１０１〜１０３・・・入力端子
１０４、１０５・・・過電圧保護回路
１０６・・・レギュレータ
１０７・・・出力端子
１０８・・・内部回路
１０９・・・判定回路
１１０、１２０、１３０・・・出力安定部
１１０ａ、１２０ａ、１３０ａ・・・出力安定部
１１１、１２１、１３１・・・基準電圧生成回路
１１２、１２２、１３２・・・演算増幅器（誤差増幅器）
１１３、１２３、１３３・・・クランプ回路
１４０・・・分圧回路
【技術分野】
【０００１】
本発明は、複数の電源を入力し、それらのうちの一つの電源を選択して出力する多入力電源回路に関する。
【背景技術】
【０００２】
近年、電子機器の発達に伴い、電力使用効率を高くするために、電子機器への電力供給を複数の電源から行うようになってきている。例えば、ＡＣアダプタプラグ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｉｒｉａｌ Ｂｕｓ）端子、２次電池など複数の電源供給端子からいずれか一つを選択して電子機器へ電力供給を行うようになってきている。
例えば、携帯電話においては、持ち運びをしない充電時は、ＡＣアダプタプラグより電力を供給し、データをパソコンに転送するときは、ＵＳＢ端子より電力を供給し、携帯時は、内部の２次電池より電力を供給する。
【０００３】
このように、複数の電源から電力が供給される電子機器においては、複数の電源から一つの電源を選択して出力する多入力電源回路が必要となる。
従来の多入力電源回路として、例えば、図５に示すような多入力電源回路が知られている（特許文献１を参照）。
図５の多入力電源回路は、第１の入力端子５１、第２の入力端子５２、出力端子５３を備え、スイッチ４１、４２のオンオフにより、バッテリ４０の電圧が入力端子５１、５２に選択的に入力されて出力端子５３から出力される。
【０００４】
また、図５の多入力電源回路は、第１のブーストトランジスタＱ１、第２のブーストトランジスタＱ２、ダイオードＤ１を含む制御部１１と、出力電圧を抵抗Ｒ１、Ｒ２で分圧して分圧電圧を出力する分圧回路７４と、分圧電圧と基準電圧ＶＲＥＦが等しくなるようにフィードバック制御を行うオペアンプ６３と、オペアンプ６３の出力信号をベースで受けて、第１のブーストトランジスタＱ１、第２のブーストトランジスタＱ２を導通させるためのトランジスタＱ３とを備えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−４９２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の多入力電源回路は、２つの入力端子５１、５２に、それぞれ電源を与えた場合、２つの電源の電位差が大きい場合には、一方の入力端子から他方の入力端子へ電流が逆流してしまう。
本発明は、上記の点に鑑み、複数の電源を入力し、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しない多入力電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第１の発明は、第１乃至第Ｎ（Ｎは２以上の自然数）の入力端子の各々に、第１乃至第Ｎの電源の各々を入力し、前記第１乃至第Ｎの電源のうちいずれか１つの電源を選択して、当該電源を出力電源として出力端子から出力する多入力電源回路であって、第１乃至第Ｎの入力端子と前記出力端子との間にそれぞれ配置する第１乃至第Ｎの出力安定化部を備え、前記第１乃至第Ｎの出力安定化部のそれぞれは、自己の入力端子と前記出力端子との間に配置し、制御端子に入力される制御信号に応じて動作し、自己の入力端子の入力電圧を前記出力端子に出力する場合に当該出力を安定化するトランジスタと、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路の生成する基準電圧と前記出力端子の出力電圧との差分に応じた信号を生成し、当該信号を前記制御端子に出力する演算増幅器と、を備える。
第２の発明は、第１の発明において、前記第１乃至第Ｎの出力安定化部の基準電圧生成回路が生成する各基準電圧は、それぞれ異なる。
【０００８】
第３の発明は、第１または第２の発明において、前記基準電圧生成回路および前記演算増幅器のそれぞれの電源は、前記自己の入力端子に入力される電源から供給される。
第４の発明は、第１乃至第３のいずれか１つの発明において、前記出力電源の電圧と、前記トランジスタの閾値電圧よりも小さな電圧とを加えた信号を生成し、当該信号を前記トランジスタの制御端子に出力するクランプ回路を、さらに備えている。
【０００９】
第５の発明は、第４発明において、前記トランジスタの制御端子の電圧を入力し、前記自己の入力端子に電源が接続されているか否かを判定する判定回路を、さらに備えている。
【発明の効果】
【００１０】
本発明によれば、入力された複数の電源のうち、１つの入力端子から別の入力端子へ電流が逆流しないという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態の概略構成を示すブロック図である。
【図２】本発明の第１実施形態の具体的な構成を示す回路図である。
【図３】本発明の第２実施形態の具体的な構成を示す回路図である。
【図４】本発明の第３実施形態の具体的な構成を示す回路図である。
【図５】従来の多入力電源回路の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の多入力電源回路の実施形態について説明する。
（第１実施形態の概略構成）
図１は、本発明の第１実施形態に係る多入力電源回路の概略構成を示すブロック図である。
第１実施形態は、入力端子１０１〜１０３のそれぞれに入力される３つの電源のうちの１つを選択し、この選択した電源より生成される電圧を出力端子１０７から出力するものであり、入力端子１０１〜１０３と、過電圧保護回路１０４、１０５と、レギュレータ１０６と、出力端子１０７とを備えている。そして、この第１実施形態は、例えば携帯機器などの電子機器に搭載される場合には、出力端子１０７の出力電圧ＶＯＵＴがその電子機器の内部回路（負荷）１０８に供給される。
【００１３】
入力端子１０１〜１０３には、以下のような各種の電源が接続される。例えば、入力端子１０１にはＡＣアダプタプラグが接続され、入力端子１０２にはＵＳＢコネクタが接続され、入力端子１０３には２次電池が接続される。
過電圧保護回路１０４は、電源と入力端子１０１との接続と切断（以下、活線挿抜という）を行うときに、過電圧からレギュレータ１０６を保護するための回路である。過電圧保護回路１０５は、電源と入力端子１０２との接続と切断を行うときに、過電圧からレギュレータ１０６を保護するための回路である。ここで、レギュレータ１０６に十分な耐圧があるとき、過電圧保護回路１０４、１０５は必ずしも必要ではない。
【００１４】
また、入力端子１０３には、例えば電子機器の内部の２次電池が常時接続されており、活線挿抜が行われず、過電圧が入力端子１０３に印加されることがないので、過電圧保護回路を備えずに、入力端子１０３に入力される電源をレギュレータ１０６に直接入力している。
レギュレータ１０６は、入力端子１０１〜１０３に接続される電源のうちの１つの電源が選択され、この選択された電源の電圧を出力端子１０７に出力するとともに、その出力を安定化させる。また、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しないようにする。なお、これらの詳細については、後述する。
【００１５】
なお、第１実施形態は、３つの入力端子１０１〜１０３と共通の出力端子１０７とからなる３入力１出力の多入力電源回路であるが、３入力１出力に限るものではなく、Ｎ入力１出力（Ｎは２以上の自然数）の多入力電源回路とすることもできる。
【００１６】
（第１実施形態の具体的な構成）
図２は、第１実施形態の具体的な構成を示す回路図である。
過電圧保護回路１０４は、図２に示すように、ツェナーダイオードＤ１と、抵抗ＲＣ１と、高耐圧電圧のＮチャネルＭＯＳトランジスタＭＮＨ１とを含んでいる。
具体的には、抵抗ＲＣ１の一端とＭＯＳトランジスタＭＮＨ１のドレインが共通接続され、その共通接続部が入力端子１０１に接続されている。抵抗ＲＣ１の他端は、ＭＯＳトランジスタＭＮＨ１のゲートに接続されている。抵抗ＲＣ１の他端はツェナーダイオードＤ１のカソードに接続され、ツェナーダイオードＤ１のアノードは接地されている。ツェナーダイオードＤ１は、入力端子１０１に高いサージ電圧が入力された場合に内部回路を保護する。
【００１７】
過電圧保護回路１０５は、ツェナーダイオードＤ２と、抵抗Ｒｃ２と、高耐圧電圧のＮチャネルＭＯＳトランジスタＭＮＨ２とを含み、過電圧保護回路１０４と同様の構成となっている。
すなわち、抵抗ＲＣ２の一端とＭＯＳトランジスタＭＮＨ２のドレインが共通接続され、その共通接続部が入力端子１０２に接続されている。抵抗ＲＣ２の他端は、ＭＯＳトランジスタＭＮＨ２のゲートに接続されている。抵抗ＲＣ２の他端はツェナーダイオードＤ２のカソードに接続され、ツェナーダイオードＤ２のカソードは接地されている。ツェナーダイオードＤ２は、入力端子１０２に高いサージ電圧が入力された場合に内部回路を保護する。
【００１８】
レギュレータ１０６は、入力端子１０１〜１０３と出力端子１０７との間にそれぞれ配置される３つ出力安定化部１１０、１２０、１３０を備え、出力安定化部１１０、１２０、１３０は、共通の分圧回路１４０と、出力端子１０７とグラウンドとの間に接続された共通のバイパス容量Ｃｏｕｔとを含んでいる。
分圧回路１４０は、出力端子１０７の出力電圧ＶＯＵＴを抵抗ＲＦＢ１、ＲＦＢ２で分分圧し、この分圧電圧ＶＤを検出する回路である。
【００１９】
出力安定化部１１０は、入力端子１０１に電源が接続されて入力電圧ＶＩＮ１が入力される場合に、その入力電圧ＶＩＮ１より生成される電圧を出力端子１０７の出力電圧ＶＯＵＴとして出力し、かつ、その出力電圧ＶＯＵＴの安定化を図るようになっている。
このため、出力安定化部１１０は、図２に示すように、ＮチャネルのＭＯＳトランジスタＭＮＬ１と、基準電圧生成回路１１１と、演算増幅器（誤差増幅器）１１２と、共通の分圧回路１４０とを備えている。
【００２０】
ＭＯＳトランジスタＭＮＬ１は、閾値電圧が低いものであり、入力端子１０１と出力端子１０７との経路上に設けられている。具体的には、ＭＯＳトランジスタＭＮＬ１のドレインはＭＯＳトランジスタＭＮＨ１を介して入力端子１０１に接続され、ＭＯＳトランジスタＭＮＬ１のソースは出力端子１０７に接続されている。
ＭＯＳトランジスタＭＮＬ１のゲートには演算増幅器１１２の出力信号が入力され、入力端子１０１の入力電圧ＶＩＮ１を出力端子１０７に出力する場合には、その出力信号によりＭＯＳトランジスタＭＮＬ１が導通制御されて出力電圧ＶＯＵＴの安定化を図る。
【００２１】
ＭＯＳトランジスタＭＮＬ１とＭＯＳトランジスタＭＮＨ１は、図２に示すようにカスコード接続するので、入力端子１０１の入力インピーダンスを大きくし、入力端子１０１に入力される過電圧に対して耐圧を高くできる。
基準電圧生成回路１１１は、基準電圧ＶＲ１を生成し、これを演算増幅器１１２の非反転入力端子（＋）に供給する。基準電圧生成回路１１１は、生成される基準電圧ＶＲ１が電源電圧変動や温度変動の影響を受けにくいバンドギャップ回路などで構成することができる。
【００２２】
ここで、出力安定化部１１０は基準電圧生成回路１１１を備え、後述のように出力安定化部１２０、１３０も同様に基準電圧生成回路１２１、１３１を備えている（図２参照）。そして、基準電圧生成回路１１１、１２１、１３１が生成する基準電圧ＶＲ１、ＶＲ２、ＶＲ３の電圧値はいずれも異なるようになっている。図２の回路では、基準電圧生成回路１１１、１２１、１３１が生成する基準電圧ＶＲ１、ＶＲ２、ＶＲ３は、ＶＲ１＞ＶＲ２＞ＶＲ３の関係を満たすようになっている。
【００２３】
演算増幅器１１２は、分圧回路１４０の分圧電圧ＶＤと基準電圧ＶＲ１との差（差分）に応じた信号を生成し、その信号をＭＯＳトランジスタＭＮＬ１のゲートに供給する。このため、演算増幅器１１２は、非反転入力端子（＋）に基準電圧生成回路１１１から出力される基準電圧ＶＲ１が入力され、反転入力端子（−）に分圧回路１４０の分圧電圧ＶＤが入力される。
【００２４】
基準電圧生成回路１１１と演算増幅器１１２は、いずれも入力端子１０１に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路１１１と演算増幅器１１２の各電源端子は、図２に示すように、抵抗Ｒ１および抵抗ＲＣ１を介して入力端子１０１に接続されている。
出力安定化部１２０は、入力端子１０２に電源が接続されて入力電圧ＶＩＮ２が入力される場合に、その入力電圧ＶＩＮ２より生成される電圧を出力端子１０７の出力電圧ＶＯＵＴとして出力する場合と出力しない場合があり、出力する場合にはその出力電圧ＶＯＵＴの安定化を図るようになっている。
【００２５】
このため、出力安定化部１２０は、図２に示すように、ＮチャネルのＭＯＳトランジスタＭＮＬ２と、基準電圧生成回路１２１と、演算増幅器１２２と、共通の分圧回路１４０とを備えている。
ＭＯＳトランジスタＭＮＬ２は、閾値電圧が低いものであり、入力端子１０２と出力端子１０７との経路上に設けられている。具体的には、ＭＯＳトランジスタＭＮＬ２のドレインはＭＯＳトランジスタＭＮＨ２を介して入力端子１０２に接続され、ＭＯＳトランジスタＭＮＬ２のソースは出力端子１０７に接続されている。
【００２６】
ＭＯＳトランジスタＭＮＬ２は、ゲートには演算増幅器１２２の出力信号が入力され、これに応じて動作する。すなわち、入力端子１０２の入力電圧ＶＩＮ２を出力端子１０７に出力する場合には、ＭＯＳトランジスタＭＮＬ２は導通制御されて出力電圧ＶＯＵＴの安定化を図る。また、その入力電圧ＶＩＮ２を出力端子１０７に出力しない場合には、ＭＯＳトランジスタＭＮＬ２はオフとなる。
【００２７】
ＭＯＳトランジスタＭＮＬ２とＭＯＳトランジスタＭＮＨ２は、図２に示すようにカスコード接続するので、入力端子１０２の入力インピーダンスを大きくし、入力端子１０２に入力される過電圧に対して耐圧を高くできる。
基準電圧生成回路１２１は、基準電圧ＶＲ２を生成し、これを演算増幅器１２２の非反転入力端子（＋）に供給する。基準電圧生成回路１２１は、バンドギャップ回路などからなる。
【００２８】
演算増幅器１２２は、分圧回路１４０の分圧電圧ＶＤと基準電圧ＶＲ２との差（差分）に応じた信号を生成し、その信号をＭＯＳトランジスタＭＮＬ２のゲートに供給する。このため、演算増幅器１２２は、非反転入力端子（＋）に基準電圧生成回路１２１から出力される基準電圧ＶＲ２が入力され、反転入力端子（−）に分圧回路１４０の分圧電圧ＶＤが入力される。
【００２９】
基準電圧生成回路１２１と演算増幅器１２２は、いずれも入力端子１０２に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路１２１と演算増幅器１２２の各電源端子は、図２に示すように、抵抗Ｒ２および抵抗ＲＣ２を介して入力端子１０２に接続されている。
出力安定化部１３０は、入力端子１０３に電源が接続されて入力電圧ＶＩＮ３が入力される場合に、その入力電圧ＶＩＮ３より生成される電圧を出力端子１０７の出力電圧ＶＯＵＴとして出力する場合と出力しない場合があり、出力する場合にはその出力電圧ＶＯＵＴの安定化を図るようになっている。
【００３０】
このため、出力安定化部１３０は、図２に示すように、バイポーラトランジスタＱ１と、基準電圧生成回路１３１と、演算増幅器１３２と、レベルシフト回路１３５と、共通の分圧回路１４０とを備えている。
トランジスタＱ１は、入力端子１０３と出力端子１０７との経路上に設けられている。具体的には、トランジスタＱ１のコレクタは入力端子１０３に接続され、トランジスタＱ１のエミッタは出力端子１０７に接続されている。
【００３１】
トランジスタＱ１は、べースに演算増幅器１３２の出力信号をレベルシフト回路１３５でレベルシフトした信号が入力され、これに応じて動作する。すなわち、入力端子１０３の入力電圧ＶＩＮ３を出力端子１０７に出力する場合には、トランジスタＱ１は導通制御されて出力電圧ＶＯＵＴの安定化を図る。また、その入力電圧ＶＩＮ３を出力端子１０７に出力しない場合には、トランジスタＱ１はオフとなる。
【００３２】
基準電圧生成回路１３１は、基準電圧ＶＲ３を生成し、これを演算増幅器１３２の非反転入力端子（＋）に供給する。基準電圧生成回路１３１は、バンドギャップ回路などからなる。
演算増幅器１３２は、分圧回路１４０の分圧電圧ＶＤと基準電圧ＶＲ３との差（差分）に応じた信号を生成し、その信号をレベルシフト回路１３５を構成するＭＯＳトランジスタＭＰ３のゲートに供給する。このため、演算増幅器１３２は、非反転入力端子（＋）に基準電圧生成回路１３１から出力される基準電圧ＶＲ３が入力され、反転入力端子（−）に分圧回路１４０の分圧電圧が入力される。
【００３３】
基準電圧生成回路１３１と演算増幅器１３２は、いずれも入力端子１０３に接続される電源の電源電圧で動作するようになっている。このため、基準電圧生成回路１３１と演算増幅器１３２の各電源端子は、図２に示すように入力端子１０３に接続されている。
レベルシフト回路１３５は、電流源Ｉ４とＭＯＳトランジスタＭＰ３とで構成され、演算増幅器１３２の出力信号をＭＯＳトランジスタＭＰ３のソース電圧へレベルシフトさせる。レベルシフトされた信号はトランジスタＱ１のベースに入力されて、トランジスタＱ１のオンオフが制御される。ここで、ＭＯＳトランジスタＭＰ３のゲートからソースへレベルシフトする電圧は、バイポーラトランジスタＱ１のベースとエミッタ間がオンする電圧である。
【００３４】
（第１実施形態の動作）
次に、本発明の第１実施形態の動作例について図２を参照して説明する。
ここで、この第１実施形態では、基準電圧生成回路１１１、１２１、１３１が出力するＶＲ１〜ＶＲ３は、ＶＲ１＞ＶＲ２＞ＶＲ３であるとする。
＜入力端子１０１、１０２の両方接続時の動作＞
いま、例えば、入力端子１０１にはＡＣアダプタプラグが接続され、入力端子１０２にはＵＳＢコネクタが接続され、入力端子１０３には２次電池が接続され、これに応じて入力端子１０１〜１０３に入力電圧ＶＩＮ１〜ＶＩＮ３がそれぞれ入力される場合について説明する。
【００３５】
この場合には、入力端子１０１の入力電圧ＶＩＮ１は、過電圧保護回路１０４の抵抗ＲＣ１、レギュレータ１０６の抵抗Ｒ１を介して、基準電圧生成回路１１１と演算増幅器１１２の電源端子に入力され、基準電圧生成回路１１１、演算増幅器１１２が動作する。また、ＭＯＳトランジスタＭＮＨ１のゲートには抵抗ＲＣ１を介して入力電圧ＶＩＮ１が入力され、ＭＯＳトランジスタＭＮＨ１はオンするので、入力電圧ＶＩＮ１がＭＯＳトランジスタＭＮＬ１のドレインに伝達される。
【００３６】
入力端子１０２の入力電圧ＶＩＮ２は、過電圧保護回路１０５の抵抗ＲＣ２、レギュレータ１０６の抵抗Ｒ２を介して、基準電圧生成回路１２１と演算増幅器１２２の電源端子に入力され、基準電圧生成回路１２１と演算増幅器１２２が動作する。また、ＭＯＳトランジスタＭＮＨ２のゲートには抵抗ＲＣ２を介して入力電圧ＶＩＮ２が入力され、ＭＯＳトランジスタＭＮＨ２はオンするので、入力電圧ＶＩＮ２がＭＯＳトランジスタＭＮＬ２のドレインに伝達される。
【００３７】
入力端子１０３の入力電圧ＶＩＮ３は、基準電圧生成回路１３１と演算増幅器１３２の電源端子に入力され、基準電圧生成回路１３１、演算増幅器１３２が動作する。また、入力電圧ＶＩＮ３は、バイポーラトランジスタＱ１のコレクタに伝達される。
このように、演算増幅器１１２、１２２、１３２はいずれも動作状態になるが、基準電圧生成回路１１１、１２１、１３１が出力するＶＲ１〜ＶＲ３は、ＶＲ１＞ＶＲ２＞ＶＲ３という関係がある。
【００３８】
このため、演算増幅器１１２は、非反転入力端子の基準電圧ＶＲ１と反転入力端子の分圧電圧ＶＤとが一致するような出力信号を出力し、これがＭＯＳトランジスタＭＮＬ１のゲートに入力される。これにより、ＭＯＳトランジスタＭＮＬ１は導通制御され、出力端子１０７の出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ１×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。
【００３９】
一方、演算増幅器１２２、１３２は、反転入力端子にそれぞれ基準電圧ＶＲ１が入力されるので、ローレベルの信号をそれぞれ出力する。これにより、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１は、いずれもオフとなる。
以上のように、入力端子１０１、１０２の双方に電源が接続されて入力電圧ＶＩＮ１、ＶＩＮ２が同時に入力されるときには、入力電圧ＶＩＮ１が選択されて、基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から出力される。
また、上述した動作により、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１はいずれもオフするので、入力電圧ＶＩＮ１が入力端子１０２、１０３に伝達して、電流が逆流することを防ぐことができる。
【００４０】
＜入力端子１０１の活線挿抜時の動作＞
入力端子１０１からＡＣアダプタプラグが抜かれたとき、入力端子１０１には入力電圧ＶＩＮ１が供給されなくなる。このため、基準電圧生成回路１１１、演算増幅器１１２、およびＭＯＳトランジスタＭＮＬ１は動作ができなくなるので、出力電圧ＶＯＵＴが電圧降下する。
しかし、入力端子１０２には入力電圧ＶＩＮ２が供給されているので、基準電圧生成回路１２１、演算増幅器１２２、およびＭＯＳトランジスタＭＮＬ２は動作可能である。このため、出力電圧ＶＯＵＴが降下するが、分圧回路１４０の分圧電圧ＶＤが基準電圧ＶＲ２と等しくなるように、ＭＯＳトランジスタＭＮＬ２の導通制御が行われる。
そして、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ２×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。そして、演算増幅器１３２は、反転入力端子に基準電圧ＶＲ２が入力されるので、ローレベルの信号を出力する。これにより、トランジスタＱ１はオフとなる。
【００４１】
一方、入力端子１０１にＡＣアダプタプラグが挿されたとき、入力端子１０１には入力電圧ＶＩＮ１が供給され、この場合には上述の入力端子１０１、１０２の双方の接続時の場合と同じとなり、最も高い基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から出力される。
このように、入力端子１０１の活線挿抜時は、入力端子１０１よりＡＣアダプタプラグが抜かれたとき、入力電圧ＶＩＮ２が選択されて、基準電圧ＶＲ２に応じた出力電圧ＶＯＵＴが出力端子１０７より出力される。また、上述した動作により、トランジスタＱ１はオフするので、入力電圧ＶＩＮ２が入力端子１０３に伝達して、電流が逆流することを防ぐことができる。
【００４２】
＜入力端子１０２の活線挿抜時の動作＞
入力端子１０２からＵＳＢコネクタが抜かれたとき、入力端子１０２には入力電圧ＶＩＮ２が供給されなくなる。しかし、入力端子１０１には入力電圧ＶＩＮ１が供給されているので、基準電圧生成回路１１１、演算増幅器１１２、およびＭＯＳトランジスタＭＮＬ１は動作を継続する。
この動作の継続により、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ１×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。そして、演算増幅器１３２は、反転入力端子に基準電圧ＶＲ１が入力されるので、ローレベルの信号を出力する。これにより、トランジスタＱ１はオフとなる。
一方、入力端子１０２にＵＳＢコネクタが挿されたとき、入力端子１０２には入力電圧ＶＩＮ２が供給され、この場合には上述の入力端子１０１、１０２の双方の接続時の場合と同じとなり、最も高い基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から継続的に出力される。
【００４３】
このように、入力端子１０２の活線挿抜時は、入力端子１０２よりＵＳＢコネクタが抜かれたとき、入力電圧ＶＩＮ１が継続的に選択されて、基準電圧ＶＲ１に応じた出力電圧ＶＯＵＴが出力端子１０７から出力される。また、上述した動作により、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１はいずれもオフするので、入力電圧ＶＩＮ１が入力端子１０２、１０３に伝達して、電流が逆流することを防ぐことができる。
また、入力端子１０２の活線挿抜による入力電圧ＶＩＮ２の変動に対しても安定して、出力端子１０７より出力電圧ＶＯＵＴを出力することができる。
【００４４】
＜入力端子１０１、１０２の両方切断時の動作＞
入力端子１０１からＡＣアダプタが抜かれ、さらに入力端子１０２からＵＳＢコネクタが抜かれたとき、入力端子１０１、１０２には入力電圧ＶＩＮ１、ＶＩＮ２の双方が入力されなくなる。このため、出力電圧ＶＯＵＴが降下する。
しかし、入力端子１０３には入力電圧ＶＩＮ３が供給されているので、基準電圧生成回路１３１、演算増幅器１３２、およびトランジスタＱ２は動作可能である。このため、出力電圧ＶＯＵＴが降下するが、分圧回路１４０の分圧電圧ＶＤが基準電圧ＶＲ３と等しくなるように、トランジスタＱ１の導通制御が行われる。そして、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲ３×（ＲＦＢ１＋ＲＦＢ２）／ＲＦＢ２となる。
【００４５】
そして、基準電圧生成回路１１１、１１２と演算増幅器１１２、１２２は、入力電圧ＶＩＮ１、ＶＩＮ２が供給されないので、ＭＯＳトランジスタＭＮＬ１、ＭＮＬ２はいずれもオフする。このため、入力電圧ＶＩＮ３が入力端子１０１、１０２に伝達して、電流が逆流することを防ぐことができる。
以上のように、本発明の第１実施形態では、レギュレータ１０６は、上記の構成からなる３つ出力安定化部１１０、１２０、１３０を備え、基準電圧生成回路１１１、１２１、１３１が出力する基準電圧ＶＲ１〜ＶＲ３はいずれも異なり、例えばＶＲ１＞ＶＲ２＞ＶＲ３の関係を満たすようにした。特に、ＶＲ１＞ＶＲ２＞ＶＲ３の関係にすることにより、入力端子１０１〜１０３に入力される電源ＶＩＮ１〜ＶＩＮ３に優先順位を付けて、電源ＶＩＮ１〜ＶＩＮ３のいずれか一つを選択して、出力端子１０７より出力電圧ＶＯＵＴを出力することができる。優先順位を付ける必要がないときは、基準電圧生成回路１１１、１２１、１３１が出力する基準電圧ＶＲ１〜ＶＲ３は異なる電圧でなくてもよい。
【００４６】
このため、第１実施形態によれば、入力端子１０１〜１０３に接続される電源のうちの１つの電源が選択され、この選択された電源の電圧を出力端子１０７に出力するとともに、その出力を安定化できる。また、一の電源から他の電源に切り替えるとき、一の入力端子から他の入力端子へ電流が逆流しないという効果がある。
さらに、第１実施形態では、上述の構成及び動作により入力端子１０３に接続される２次電池の使用を極力控えることができ、全体として電力の使用効率を高くすることができる。
【００４７】
（第２実施形態）
図３は、本発明の第２実施形態の具体的な構成を示す回路図である。
本発明の第２実施形態は、図２に示す第１実施形態の多入力電源回路において、さらにクランプ回路を備え、入力端子１０１、１０２の活線挿抜時に出力電圧ＶＯＵＴでのオーバーシュート電圧やアンダーシュート電圧が発生しないようにしたものである。
すなわち、第２実施形態は、図２に示す第１実施形態の構成を基本とし、図２に示す出力安定化部１１０、１２０、１３０を、図３に示す出力安定化部１１０ａ、１２０ａ、１３０ａに置き換えたものである。出力安定化部１１０ａ、１２０ａ、１３０ａのそれぞれは、図２に示す出力安定化部１１０、１２０、１３０に比べてクランプ回路１１３、１２３、１３３が追加された点が異なる。
【００４８】
このように、第２実施形態は、クランプ回路１１３、１２３、１３３が追加された点が異なり、他の部分の構成は第１実施形態の構成と共通するので、同一の構成要素には同一の符号を付してその説明は省略する。
クランプ回路１１３は、ＭＯＳトランジスタＭＮＬ１がオフのときに、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ１の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧（クランプ電圧）を生成し、この生成電圧をＭＯＳトランジスタＭＮＬ１のゲートに印加しておく回路である。
【００４９】
このため、クランプ回路１１３は、図３に示すように、ＰチャネルのＭＯＳトランジスタＭＰ１、電流源Ｉ１、ＮチャネルのＭＯＳトランジスタＭＣ１、およびキャパシタＣ１を含んでいる。
具体的には、電流源Ｉ１とＭＯＳトランジスタＭＰ１とは直列接続され、電流源Ｉ１の一端側が抵抗Ｒ１の一端に接続され、ＭＯＳトランジスタＭＰ１のドレインが接地されている。ＭＯＳトランジスタＭＰ１のゲートには、分圧回路１４０の分圧電圧ＶＤが印加されるようになっている。
【００５０】
電流源Ｉ１の他端側とＭＯＳトランジスタＭＮＬ１のゲートとの間には、ＭＯＳトランジスタＭＣ１が接続されている。ＭＯＳトランジスタＭＣ１のゲートは、電流源Ｉ１とＭＯＳトランジスタＭＰ１の共通接続部に接続されている。キャパシタＣ１は、一端がＭＯＳトランジスタＭＮＬ１のゲートに接続され、他端が接地されている。
クランプ回路１２３は、ＭＯＳトランジスタＭＮＬ２がオフのときに、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ２の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧を生成し、この生成電圧をＭＯＳトランジスタＭＮＬ２のゲートに印加しておく回路である。
【００５１】
このため、クランプ回路１２３は、図３に示すように、ＰチャネルのＭＯＳトランジスタＭＰ２、電流源Ｉ２、ＮチャネルのＭＯＳトランジスタＭＣ２、およびキャパシタＣ２を含んでいる。
具体的には、電流源Ｉ２とＭＯＳトランジスタＭＰ２とは直列接続され、電流源Ｉ２の一端側が抵抗Ｒ２の一端に接続され、ＭＯＳトランジスタＭＰ２のドレインが接地されている。ＭＯＳトランジスタＭＰ２のゲートには、分圧回路１４０の分圧電圧ＶＤが印加されるようになっている。
【００５２】
電流源Ｉ２の他端側とＭＯＳトランジスタＭＮＬ２のゲートとの間には、ＭＯＳトランジスタＭＣ２が接続されている。ＭＯＳトランジスタＭＣ２のゲートは、電流源Ｉ２とＭＯＳトランジスタＭＰ２の共通接続部に接続されている。キャパシタＣ２は、一端がＭＯＳトランジスタＭＮＬ２のゲートに接続され、他端が接地されている。
クランプ回路１３３は、トランジスタＱ１がオフのときに、出力電圧ＶＯＵＴとトランジスタＱ１のベース・エミッタ間のオン電圧Ｖｏｎの和の電圧（ＶＯＵＴ＋Ｖｏｎ）よりも僅かに小さい電圧を生成し、この生成電圧をトランジスタＱ１のベースに印加しておく回路である。
【００５３】
このため、クランプ回路１３３は、図３に示すように、バイポーラトランジスタＱ２、電流源Ｉ２、ＮチャネルのＭＯＳトランジスタＭＣ３、およびキャパシタＣ３を含んでいる。
具体的には、電流源Ｉ３とトランジスタＱ２とは直列接続され、電流源Ｉ３の一端側が入力端子１０３に接続され、トランジスタＱ２のコレクタが接地されている。トランジスタＱ２のベースには、分圧回路１４０の分圧電圧ＶＤが印加されるようになっている。電流源Ｉ３の一端側とＭＯＳトランジスタＭＰ３のゲートとの間には、ＭＯＳトランジスタＭＣ３が接続されている。ＭＯＳトランジスタＭＣ３のゲートは、電流源Ｉ３とトランジスタＱ２の共通接続部に接続されている。キャパシタＣ２３、一端がＭＯＳトランジスタＭＰ３のゲートに接続され、他端が接地されている。
【００５４】
次に、本発明の第２実施形態の動作例について図３を参照して説明する。
第１実施形態の動作で説明したように、入力端子１０１〜１０３に入力電圧ＶＩＮ１〜ＶＩＮ３が供給されているときは、ＭＯＳトランジスタＭＮＬ２とトランジスタＱ１はいずれもオフしている。
このとき、ＭＯＳトランジスタＭＮＬ２のゲート電圧は、クランプ回路１２３により、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ２の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧に固定（クランプ）される。
【００５５】
すなわち、クランプ回路１２３では、電流源Ｉ２とＭＯＳトランジスタＭＰ２により分圧回路１４０の分圧電圧ＶＤがレベルシフトされ、このレベルシフトされた電圧はＭＯＳトランジスタＭＣ２でさらにレベルシフトされる。これにより、ＭＯＳトランジスタＭＮＬ２のゲート電圧は、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＮＬ２の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧となる。この電圧に応じた電荷がキャパシタＣ２に蓄積される。
【００５６】
同様に、トランジスタＱ１のベース電圧は、クランプ回路１３３により、出力電圧ＶＯＵＴとトランジスタＱ１のベース・エミッタ間のオン電圧Ｖｏｎの和の電圧（ＶＯＵＴ＋Ｖｏｎ）よりも僅かに小さい電圧に固定される。
すなわち、クランプ回路１３３では、電流源Ｉ３とトランジスタＱ２により分圧回路１４０の分圧電圧ＶＤがレベルシフトされ、このレベルシフトされた電圧はＭＯＳトランジスタＭＣ３でさらにレベルシフトされる。これにより、ＭＯＳトランジスタＭＰ３のゲート電圧は、出力電圧ＶＯＵＴとＭＯＳトランジスタＭＰ３の閾値電圧Ｖｔｈの和の電圧（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さい電圧となる。この電圧に応じた電荷がキャパシタＣ３に蓄積される。
【００５７】
上記の下で、入力端子１０１からＡＣアダプタプラグが抜かれた場合、ＭＯＳトランジスタＭＮＬ２のゲートには、（ＶＯＵＴ＋Ｖｔｈ）よりも僅かに小さな電圧が与えられている。このため、ＭＯＳトランジスタＭＮＬ２は直ちにオンし、入力端子１０２の入力電圧ＶＩＮ２が有効になる。つまり、ＭＯＳトランジスタＭＮＬ２が直ちに動作するために、出力電圧ＶＯＵＴの安定化が図れ、出力電圧ＶＯＵＴにオーバーシュート電圧やアンダーシュート電圧が現れなくなる。
【００５８】
さらに、入力端子１０２からＵＳＢコネクタが抜かれたときも同様に、トランジスタＱ１が直ちにオンし、入力端子１０３の入力電圧ＶＩＮ３が有効になる。つまり、トランジスタＱ１が直ちに動作するために、出力電圧ＶＯＵＴの安定化が図れ、出力電圧ＶＯＵＴにオーバーシュート電圧やアンダーシュート電圧が現れなくなる。
以上のように、本発明の第２実施形態では、第１実施形態を基本にし、さらにクランプ回路１１３、１２３、１３３を追加するようにした。
【００５９】
このため、第２実施形態によれば、第１実施形態の効果に加えて、複数ある入力端子１０１〜１０３のうち一つが活線挿抜したとき、他の入力端子の出力安定化部が直ちに有効になり、出力電圧ＶＯＵＴにオーバーシュート電圧やアンダーシュート電圧が現れなくなるという効果がある。
【００６０】
（第３実施形態）
図４は、本発明の第３実施形態の具体的な構成を示す回路図である。
本発明の第３実施形態は、図３に示す第２実施形態の多入力電源回路において、さらに入力端子１０１〜１０３に電源が接続されているか否かを判定する判定回路１０９を備えたものである。
すなわち、第３実施形態は、図３に示す第２実施形態の構成を基本とし、図４に示すように、判定回路１０９を追加し、この追加に伴って出力安定化部１１０ａ、１２０ａ、１３０ａに入力端子１０１〜１０３に電源が接続されているか否かを判定するための信号を出力するためのインバータ１１４、１２４、１３４を追加したものである。
【００６１】
このように、第３実施形態は、判定回路１０９とインバータ１１４、１２４、１３４とが追加された点が異なり、他の部分の構成は第２実施形態の構成と共通するので、同一の構成要素には同一の符号を付してその説明は省略する。
判定回路１０９は、ＭＯＳトランジスタＭＮＬ１、ＭＮＬ２の各ゲートの電圧とトランジスタＱ１のベースの電圧とをそれぞれ検出し、これらの検出電圧に基づいて入力端子１０１〜１０３に電源が接続されているか否かを判定して出力する回路であり、例えば内部回路１０８に含まれている。
【００６２】
判定回路１０９は、図４に示すように、インバータ１１４、１２４、１３４の出力信号を入力する。インバータ１１４は、入力側がＭＯＳトランジスタＭＮＬ１のゲートに接続され、出力側が判定回路１０９に接続されている。インバータ１２４は、入力側がＭＯＳトランジスタＭＮＬ２のゲートに接続され、出力側が判定回路１０９に接続されている。インバータ１３４は、入力側がトランジスタＱ１のベースに接続され、出力側が判定回路１０９に接続されている。なお、インバータ１３４は、トランジスタＱ１のベースではなく、容量Ｃ３と演算増幅器１３２との共通接続部に接続してもよい。このとき、インバータ１１４、１２４、１３４の入力電圧を揃えることができる。
【００６３】
次に、本発明の第３実施形態の動作例について図４を参照して説明する。
いま、入力端子１０１に入力電圧ＶＩＮ１が印加されているとき、ＭＯＳトランジスタＭＮＬ１のゲートには演算増幅器１１２の出力電圧が供給されるので、インバータ１１４の入力はハイレベルであり、インバータ１１４の出力はローレベルとなる。
一方、入力端子１０１に入力電圧ＶＩＮ１が印加されていないとき、ＭＯＳトランジスタＭＮＬ１のゲートには演算増幅器１１２の出力電圧の供給がないので、インバータ１１４の入力はローレベルであり、インバータ１１４の出力はハイレベルとなる。
【００６４】
このように、入力端子１０１への入力電圧ＶＩＮ１の印加の有無に応じてＭＯＳトランジスタＭＮＬ１のゲート電圧が変化し、この変化によりインバータ１１４の出力信号の論理がローレベルとハイレベルになる。したがって、判定回路１０９は、インバータ１１４の出力信号がローレベルの場合に入力端子１０１に電源が接続されていると判定し、インバータ１１４の出力信号がハイレベルの場合に入力端子１０１に電源が接続されていないと判定する。
【００６５】
判定回路１０９は、他の入力端子１０２、１０３に対する電源の接続の有無についても、入力端子１０１の場合と同様に判定することができる。
以上のように、本発明の第３実施形態では、第２実施形態を基本にし、さらにインバータ１１４、１２４、１３４を含む判定回路１０９を追加するようにした。
このため、第３実施形態によれば、第２実施形態の効果に加えて、出力端子１０７に接続される内部回路１０８の消費電力を削減することができる。
【００６６】
例えば、内部回路１０８が電池残量監視回路のように、入力電圧ＶＩＮ１〜ＶＩＮ３を信号処理する回路であるとき、本発明の多入力電源回路に供給されている入力電圧のみを信号処理することができる。
つまり、入力電圧ＩＮＶ１〜ＩＮＶ３のうちハイレベルを出力しているインバータに対応する入力電圧について信号処理する必要がないので、内部回路１０８においてハイレベルを出力しているインバータに対応する入力電圧の信号処理部を待機状態（パワーダウン状態）にすることができる。この結果、内部回路１０８は、消費電力を削減することができる。
【００６７】
（その他）
上記の第１実施形態では、図２に示すように、基準電圧生成回路１１１と演算増幅器１１２は入力端子１０１に接続される電源の電源電圧で動作するようにした。同様に、基準電圧生成回路１２１と演算増幅器１２２は、入力端子１０２に接続される電源の電源電圧で動作し、基準電圧生成回路１３１と演算増幅器１３２は、入力端子１０３に接続される電源の電源電圧で動作しようにした。
しかし、これらの各部は各入力端子に接続される電源の電圧で動作する必要はなく、別個に用意した電源で動作するようにしても良い。
【産業上の利用可能性】
【００６８】
本発明の多入力電源回路は、電源供給デバイスの分野で好適に利用できる。
【符号の説明】
【００６９】
１０１〜１０３・・・入力端子
１０４、１０５・・・過電圧保護回路
１０６・・・レギュレータ
１０７・・・出力端子
１０８・・・内部回路
１０９・・・判定回路
１１０、１２０、１３０・・・出力安定部
１１０ａ、１２０ａ、１３０ａ・・・出力安定部
１１１、１２１、１３１・・・基準電圧生成回路
１１２、１２２、１３２・・・演算増幅器（誤差増幅器）
１１３、１２３、１３３・・・クランプ回路
１４０・・・分圧回路
【特許請求の範囲】
【請求項１】
第１乃至第Ｎ（Ｎは２以上の自然数）の入力端子の各々に、第１乃至第Ｎの電源の各々を入力し、前記第１乃至第Ｎの電源のうちいずれか１つの電源を選択して、当該電源を出力電源として出力端子から出力する多入力電源回路であって、
第１乃至第Ｎの入力端子と前記出力端子との間にそれぞれ配置する第１乃至第Ｎの出力安定化部を備え、
前記第１乃至第Ｎの出力安定化部のそれぞれは、
自己の入力端子と前記出力端子との間に配置し、制御端子に入力される制御信号に応じて動作し、自己の入力端子の入力電圧を前記出力端子に出力する場合に当該出力を安定化するトランジスタと、
基準電圧を生成する基準電圧生成回路と、
前記基準電圧生成回路の生成する基準電圧と前記出力端子の出力電圧との差分に応じた信号を生成し、当該信号を前記制御端子に出力する演算増幅器と、
を備えたことを特徴とする多入力電源回路。
【請求項２】
前記第１乃至第Ｎの出力安定化部の基準電圧生成回路が生成する各基準電圧は、それぞれ異なることを特徴とする請求項１に記載の多入力電源回路。
【請求項３】
前記基準電圧生成回路および前記演算増幅器のそれぞれの電源は、前記自己の入力端子に入力される電源から供給されることを特徴とする請求項１または請求項２に記載の多入力電源回路。
【請求項４】
前記出力電源の電圧と、前記トランジスタの閾値電圧よりも小さな電圧とを加えた信号を生成し、当該信号を前記トランジスタの制御端子に出力するクランプ回路を、
さらに備えたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の多入力電源回路。
【請求項５】
前記トランジスタの制御端子の電圧を入力し、前記自己の入力端子に電源が接続されているか否かを判定する判定回路を、
さらに備えたことを特徴とする請求項４に記載の多入力電源回路。
【請求項１】
第１乃至第Ｎ（Ｎは２以上の自然数）の入力端子の各々に、第１乃至第Ｎの電源の各々を入力し、前記第１乃至第Ｎの電源のうちいずれか１つの電源を選択して、当該電源を出力電源として出力端子から出力する多入力電源回路であって、
第１乃至第Ｎの入力端子と前記出力端子との間にそれぞれ配置する第１乃至第Ｎの出力安定化部を備え、
前記第１乃至第Ｎの出力安定化部のそれぞれは、
自己の入力端子と前記出力端子との間に配置し、制御端子に入力される制御信号に応じて動作し、自己の入力端子の入力電圧を前記出力端子に出力する場合に当該出力を安定化するトランジスタと、
基準電圧を生成する基準電圧生成回路と、
前記基準電圧生成回路の生成する基準電圧と前記出力端子の出力電圧との差分に応じた信号を生成し、当該信号を前記制御端子に出力する演算増幅器と、
を備えたことを特徴とする多入力電源回路。
【請求項２】
前記第１乃至第Ｎの出力安定化部の基準電圧生成回路が生成する各基準電圧は、それぞれ異なることを特徴とする請求項１に記載の多入力電源回路。
【請求項３】
前記基準電圧生成回路および前記演算増幅器のそれぞれの電源は、前記自己の入力端子に入力される電源から供給されることを特徴とする請求項１または請求項２に記載の多入力電源回路。
【請求項４】
前記出力電源の電圧と、前記トランジスタの閾値電圧よりも小さな電圧とを加えた信号を生成し、当該信号を前記トランジスタの制御端子に出力するクランプ回路を、
さらに備えたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の多入力電源回路。
【請求項５】
前記トランジスタの制御端子の電圧を入力し、前記自己の入力端子に電源が接続されているか否かを判定する判定回路を、
さらに備えたことを特徴とする請求項４に記載の多入力電源回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−２５６９６（Ｐ２０１３−２５６９６Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１６２２６４（Ｐ２０１１−１６２２６４）
【出願日】平成２３年７月２５日（２０１１．７．２５）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２５日（２０１１．７．２５）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]