多相交流電源
【課題】放電時に発生する残留電圧とスイッチング電流の重なりによるスイッチング素子の破壊を防止する。
【解決手段】n相多相交流の各相成分に対応するn/2個のプッシュプル回路で構成された正・逆2相分の正弦波インバータ1を並列接続し、変成器Tで絶縁された2次巻線N2の中性点bと両端(1、…n/2、n/2+1、…n)の間の負荷へ互いに位相が2π/nずれたn相多相交流電力を供給する。また、変成器Tの1次巻線N1の中点タップaに電圧検出回路2を接続して中点電圧を検出し、中点電圧を制御回路3に入力してクロックオシレータ4の発振パルスを分周して得られたインバータ1の駆動信号の周期をフィードバック制御する。また、整流器5を介して交流電力を整流し、n/2個のインバータ1に直流電力を供給する。
【解決手段】n相多相交流の各相成分に対応するn/2個のプッシュプル回路で構成された正・逆2相分の正弦波インバータ1を並列接続し、変成器Tで絶縁された2次巻線N2の中性点bと両端(1、…n/2、n/2+1、…n)の間の負荷へ互いに位相が2π/nずれたn相多相交流電力を供給する。また、変成器Tの1次巻線N1の中点タップaに電圧検出回路2を接続して中点電圧を検出し、中点電圧を制御回路3に入力してクロックオシレータ4の発振パルスを分周して得られたインバータ1の駆動信号の周期をフィードバック制御する。また、整流器5を介して交流電力を整流し、n/2個のインバータ1に直流電力を供給する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多相交流プラズマ発生装置に用いる多相交流電源に関する。
多相交流プラズマ発生装置はシリコン基板、ポリイミド基板などの表面のぬれ性改善、液晶パネルなどの洗浄分野、殺虫殺菌分野等へ適用できる。
【背景技術】
【0002】
従来技術は、50Hzまたは60Hzの3相商用電源から変成器を工夫する事により位相をずらした多相の交流電力を発生させるものがある。また、特許文献(特開平8−330079多電極型放電用電源装置)に提案されている、パーソナルコンピュータとD/A変換器を用いた低周波の放電電源装置、複数のスイッチング回路による位相制御されたパルス電圧出力からなる放電電源装置、商用交流電源を複数のインバータ回路および発振位相制御回路と低周波変成器により周波数変換・位相制御を行なう放電電源装置などがある。
【0003】
商用電源から変成器のみにより多相交流の電力を得る方式は、周波数が低いために大きな出力を得ようとすると変成器が大きくなり、電源装置自体の体積が大きくなってしまう。またプラズマの発生に使用する際、放電開始直後に大電流が流れる“暴走“現象が発生する。その他、電流が集中しやすくスポットが発生しやすいという問題がある。
【0004】
一方、直流を交流に変換するインバータを複数用いて多相交流電源を構成すると変成器を小さくでき、大電流やスポットの発生を防ぎ、結果としてコンパクトで効率のよい電源装置ができあがる。
ところが、インバータを用いた多相交流電源では、プラズマを発生した時に出力インピーダンスが変化し、出力変成器の一次側の電圧波形が変化し、適正な制御を行なわないとスイッチング素子が破壊される。
また、従来のインバータは出力にコンデンサを配置し直列インピーダンスとしているが、プラズマ放電時の定電圧特性について考慮された物ではない。
【0005】
インバータ部は共振回路を利用しており、スイッチング素子がオフの間、それらの両端には図12(a)の下側に示す正弦波を半分にしたような電圧波形が現れる。プラズマが放電していない場合、またはプラズマインピーダンスが高い場合、図12(a)のスイッチング素子の電圧(A)が高くなる。放電が始まり、プラズマのインピーダンスが低い場合、インバータのスイッチング素子の両端電圧は図12(b)に示すように共振電圧波形の後半が余弦波状に低下して尾を引く。
同図の(B)部の期間はプラズマのインピーダンス、回路の共振周波数に依存しているが、(B)部の周期と、制御回路が発生する駆動信号の周期が適正に制御されないと、図12(c)に示すような電圧波形になり、(c)部でスイッチング素子に損失やサージが発生する。これは(c)部で残留電圧とスイッチング電流が共に変化する期間が重なってハードスイッチングとなるためである。そのため、長時間この状態を維持するとスイッチング素子が破壊されてしまう。
【特許文献1】特開平特開平8−330079号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
解決しようとする問題点は以上のような点であり、本発明は、放電時に発生する残留電圧とスイッチング電流の重なりによるスイッチング素子の破壊を防止することを目的になされたものである。
【課題を解決するための手段】
【0007】
そのため本発明は、2つのスイッチング素子に位相が180°ずれた駆動信号を入力して変成器の2次巻線の負荷へ正・逆2相分の交流電圧を印加するプッシュプル共振インバータをn相多相交流の各相成分に対応させてn/2個並列に接続し、前記変成器の1次巻線の中点に発生する電圧が一定の閾値を下回った時点から次に前記駆動信号がオン・オフいずれかに変化するまでのTa期間を測定する測定手段と、前記n/2個の変成器の中からTa期間が最も短いものを選出する選出手段と、選出したTa期間があらかじめ設定した規定範囲に収まるように前記駆動信号の周期を調整する調整手段と、調整した駆動信号の位相を2π/nずつ遅らせてn相分の位相がシフトされた駆動信号を前記n/2個のインバータに対して出力する出力手段とを備えてなることを最も主要な特徴とする。
【発明の効果】
【0008】
インバータの出力に接続される負荷のインピーダンス変化によって、変成器の1次側の共振電圧波形が変化し、図12(b)に示すように電圧波形の後半が尾を引いてしまう。この電圧が0Vになる前に駆動信号が変化しスイッチング素子がオンになると、尾の末端が切れてしまうようになりその時点での残留電圧とスイッチング電流との積がスイッチング素子の損失となり、長時間継続されるとスイッチング素子が破壊してしまう。
本発明は、スイッチング素子の電圧波形を検出し、電圧波形の後半が尾を引いてスイッチング電流と重なる前に駆動信号の周期を制御し、最適なタイミングに調整することにより、尾の末端が切れる現象を防止し、スイッチング素子の破壊を防ぐ。
この対策により、多相交流プラズマだけでなくインピーダンスが変化するような負荷にも適用できる。
また、インバータ部に流れる電流を検出し、過電流である時に駆動信号を停止することで、スイッチング素子の破壊を防止できる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施の形態について説明する。
【0010】
図1に、本発明を実施した多相交流電源の構成図を示す。
多相交流電源は、n相多相交流の各相成分に対応するn/2個のプッシュプル回路で構成された正・逆2相分の正弦波インバータ1を並列接続し、変成器Tで絶縁された2次巻線N2の中性点bと両端(1、…n/2、n/2+1、…n)の間の負荷へ互いに位相が2π/nずれたn相多相交流電力を供給する。
また、変成器Tの1次巻線N1の中点タップaに電圧検出回路2を接続して中点電圧を検出し、中点電圧を制御回路3に入力してクロックオシレータ4の発振パルスを分周して得られたインバータ1の駆動信号の周期をフィードバック制御する。
また、整流器5を介して交流電力を整流し、n/2個のインバータ1に直流電力を供給する。
12相多相交流電源では、第1相と第7相、第2相と第8相、・・・第6相と第12相の6個のインバータ1の組み合わせとなり、n相多相交流電源では、第1相と第n/2+1相、第2相と第n/2+2相、・・・第n/2相と第n相のn/2個のインバータ1の組み合わせとなる。
【0011】
図2に、インバータの基本回路図を示す。
インバータ1は、直流電源Eの一端を共振用のリアクトルL1を介して変成器Tの1次巻線N1の中点タップaに接続し、他端を左右一対のスイッチS1、S2を介して変成器Tの1次巻線N1の両端に接続する構成で、変成器Tの1次巻線N1の両端には共振用のコンデンサC1を接続する。変成器Tの2次巻線N2の両端にはインピーダンス整合用のコンデンサC2、C3を接続する。
低電圧・大電流出力用途向けインバータの場合は、図3に示すように、コンデンサC2、C3の代わりにリアクトルL2、L3を接続する。
以上のような回路構成で2つのスイッチS1、S2を180°の位相差で交互にオン・オフすることにより変成器Tの2次巻線N2の両端T1、T2と中性点bの間の負荷へ正・逆2相分の交流電圧を印加する。
【0012】
クロックオシレータ4は、例えばC−MOSゲートによる水晶発振回路で構成する基準周波数発振器と制御用の電圧で発振周波数が変わる電圧制御発振器(VCO)を備え、安定度の高いパルス波を作りだす。
パルス波のデューティサイクル(t/T)は、1/2以上に設定してインバータ1の駆動信号のオン時間をオフ時間より少し長くする。プッシュプル共振インバータの場合、正相/逆相をオン/オフする2つのスイッチS1、S2が同時にオフになると、2つのうちのいずれか、または両方に過電圧が印加され破壊を引き起こす恐れがある。
そのため駆動信号のオン時間をオフ時間より少し長くし、2つのスイッチS1、S2が適度な期間だけ同時にオンするように制御してスイッチS1、S2の破壊を防止する。
【0013】
インバータ1の基本回路で、無負荷での共振周波数が一番高くなるので、この周波数をf0、駆動信号の周波数をf1とすると、f1<f0の関係が必要である。
図4において、τ0は無負荷共振周波数半波の周期、Δτは電圧0V期間、Tdは駆動信号の周期である。
Δτ>0となるためには、Δτ=Td/2−τ0=1/2(Td−2τ0)=1/2(1/f1−1/f0)>0となり、これよりf1<f0となる。
Δτ<0ならば、図12(c)に示すような電圧波形になり、共振周波数半波の後半と駆動信号のアップエッジが重なってしまう。
【0014】
図5に、電圧検出回路の回路図を示す。
また、図6に、電圧検出回路の電圧波形を示す。
電圧検出回路2は、インバータ1の駆動信号(図6a)のオン/オフにより変成器Tの中点に発生した電圧(図6b)を抵抗R1、R2で分圧し、この分圧電圧(図6c)をツェナーダイオードD1、D2でツェナー電圧E1、E2の範囲内に振幅制限し、それをインバータU1に入力してパルス波形の検出信号(図6d)に整形し、バッファU2で増幅して抵抗R3を介して出力する。
【0015】
図7に、制御回路のブロック図を示す。
制御回路3は、Ta検出回路31、1/n分周回路32、周期増減回路33、および位相シフト回路34で構成し、変成器の中点に発生する電圧から、ある閾値を超え、または下回った時を検出し、駆動信号の周期を微調整する回路であり、プログラム可能な複合論理デバイス(CPLD)を用いたディスクリート部品で構成される。この検出信号がLになった瞬間から次に起こる駆動信号の変化までの時間をCPLDの内部回路で測定し、駆動信号の周期と比較する。検出信号のL期間が規定範囲に収まるように駆動信号の周期を調整する。
【0016】
Ta検出回路31は、図8に示すように、検出信号がHからLに変化(立下り)してから、駆動信号がオン/オフいずれかに変化するまでの期間を測定し、n/2個の検出信号の中から最も短い期間Taを選出する。
【0017】
1/n分周回路32は、周波数がf〔Hz〕×nのクロックオシレータ4の出力信号を1/nに分周して周波数がf〔Hz〕のインバータ1の駆動信号を出力する。12相多相交流においては、例えば24MHzの入力周波数を1/12の2MHzにする。
【0018】
周期増減回路33は、Taとあらかじめ設定したTaの上限値(T1)と下限値(Ts)を比較し、TaがTs以下の場合(Ta≦Ts)は、残留電圧とスイッチング電流が共に変化する期間が重なる恐れがあるので、1/n分周回路32が出力した駆動信号の周期を長くするように制御する。TaがTsを超えている場合(Ta>Ts)は、TaとT1を比較し、T1≧Taの場合は現状の周期を維持し、T1<Taになった場合はTaが長すぎると損失が増大するので、周期を短くするように動作する。
【0019】
位相シフト回路34は、図9に示すように、n相多相交流においてはn個のD−FFをカスケード接続したシフトレジスタで構成し、データ入力に周期増減回路33の出力信号を入力し、クロック入力にクロックオシレータ4の出力信号を入力して各段の出力Q1〜Qnから2π/nずつ位相のずれたインバータ1の駆動信号を出力する。
この回路はリングカウンタでも同様の効果が得られる。ジョンソンカウンタを使用した場合は段数を半分にできる。また、n相多相交流においては、それぞれn段、n/2段の段数となる。
【0020】
以上の回路はディスクリート部品が使用され、純粋なハードウェアとして構成された例を示した。
次に、マイコンを用いたソフトウェアによる制御回路3を図10に示す。
動作原理は、ディスクリート部品で構成されたハードウェア回路と同様であり、変成器中点電圧をバッファ回路6の抵抗により分圧し、マイコンに内蔵された、あるいは単独のA/D変換器7を用いて基準値比較回路35で分圧電圧のデジタル値と基準設定値とを比較する。
分圧電圧のデジタル値≧基準設定値の時は図6(d)で示される検出信号の‘H’に相当し、逆の不等号の場合は同図の検出信号の‘L’に相当する。
n相多相交流においてはn/2個のA/D変換器7を用意し、順次基準設定値と比較・カウントすることにより、n/2個の‘L’期間カウント値が得られるので、この中で一番小さいカウント値Taを選出し、Taとあらかじめ設定したTaの上限値(T1)と下限値(Ts)を比較する。Ta≦Tsであれば、1/n分周回路32が出力した駆動信号の周期を長くするよう制御する。Ta>Tsであれば、TaとTlを比較し、Tl≧Taの場合は現状の周期を維持し、Tl<Taになった場合は周期を短くするように動作する。
【0021】
図11に、バッファ回路の回路図を示す。
バッファ回路5は、インバータ1の駆動信号(図6a)のオン/オフにより変成器Tの中点に発生した電圧(図6b)を抵抗R1、R2で分圧し、この分圧電圧(図6c)をツェナーダイオードD1、D2でツェナー電圧E1、E2の範囲内に振幅制限し、それをオペアンプU3、抵抗R3〜R6、コンデンサC0から成る回路で反転増幅して抵抗R3を介して出力する。
【図面の簡単な説明】
【0022】
【図1】本発明を実施した多相交流電源の構成図である。
【図2】インバータの基本回路図である。
【図3】インバータの基本回路の変形例である。
【図4】駆動信号と共振周波数の関係を示す図である。
【図5】電圧検出回路の回路図である。
【図6】電圧検出回路の電圧波形である。
【図7】ハードウエアによる制御回路のブロック図である。
【図8】Ta、Ts、T1の関係を示す図である。
【図9】位相シフト回路のブロック図である。
【図10】ソフトウェアによる制御回路のブロック図である。
【図11】バッファ回路の回路図である。
【図12】駆動信号とスイッチング素子の電圧波形の関係を示す図である。
【符号の説明】
【0023】
1 インバータ
2 電圧検出回路
3 制御回路
31 Ta検出回路
32 1/n分周回路
33 周期増減回路
34 位相シフト回路
35 基準値比較回路
4 クロックオシレータ
5 整流器
6 バッファ回路
7 A/D変換器
C コンデンサ
D ツェナーダイオード
E 直流電源
L リアクトル
N1 1次巻線
N2 2次巻線
R 抵抗
S スイッチ
T 変成器
U1 インバータ
U2 バッファ
U3 オペアンプ
a 中点タップ
b 中性点
【技術分野】
【0001】
本発明は、多相交流プラズマ発生装置に用いる多相交流電源に関する。
多相交流プラズマ発生装置はシリコン基板、ポリイミド基板などの表面のぬれ性改善、液晶パネルなどの洗浄分野、殺虫殺菌分野等へ適用できる。
【背景技術】
【0002】
従来技術は、50Hzまたは60Hzの3相商用電源から変成器を工夫する事により位相をずらした多相の交流電力を発生させるものがある。また、特許文献(特開平8−330079多電極型放電用電源装置)に提案されている、パーソナルコンピュータとD/A変換器を用いた低周波の放電電源装置、複数のスイッチング回路による位相制御されたパルス電圧出力からなる放電電源装置、商用交流電源を複数のインバータ回路および発振位相制御回路と低周波変成器により周波数変換・位相制御を行なう放電電源装置などがある。
【0003】
商用電源から変成器のみにより多相交流の電力を得る方式は、周波数が低いために大きな出力を得ようとすると変成器が大きくなり、電源装置自体の体積が大きくなってしまう。またプラズマの発生に使用する際、放電開始直後に大電流が流れる“暴走“現象が発生する。その他、電流が集中しやすくスポットが発生しやすいという問題がある。
【0004】
一方、直流を交流に変換するインバータを複数用いて多相交流電源を構成すると変成器を小さくでき、大電流やスポットの発生を防ぎ、結果としてコンパクトで効率のよい電源装置ができあがる。
ところが、インバータを用いた多相交流電源では、プラズマを発生した時に出力インピーダンスが変化し、出力変成器の一次側の電圧波形が変化し、適正な制御を行なわないとスイッチング素子が破壊される。
また、従来のインバータは出力にコンデンサを配置し直列インピーダンスとしているが、プラズマ放電時の定電圧特性について考慮された物ではない。
【0005】
インバータ部は共振回路を利用しており、スイッチング素子がオフの間、それらの両端には図12(a)の下側に示す正弦波を半分にしたような電圧波形が現れる。プラズマが放電していない場合、またはプラズマインピーダンスが高い場合、図12(a)のスイッチング素子の電圧(A)が高くなる。放電が始まり、プラズマのインピーダンスが低い場合、インバータのスイッチング素子の両端電圧は図12(b)に示すように共振電圧波形の後半が余弦波状に低下して尾を引く。
同図の(B)部の期間はプラズマのインピーダンス、回路の共振周波数に依存しているが、(B)部の周期と、制御回路が発生する駆動信号の周期が適正に制御されないと、図12(c)に示すような電圧波形になり、(c)部でスイッチング素子に損失やサージが発生する。これは(c)部で残留電圧とスイッチング電流が共に変化する期間が重なってハードスイッチングとなるためである。そのため、長時間この状態を維持するとスイッチング素子が破壊されてしまう。
【特許文献1】特開平特開平8−330079号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
解決しようとする問題点は以上のような点であり、本発明は、放電時に発生する残留電圧とスイッチング電流の重なりによるスイッチング素子の破壊を防止することを目的になされたものである。
【課題を解決するための手段】
【0007】
そのため本発明は、2つのスイッチング素子に位相が180°ずれた駆動信号を入力して変成器の2次巻線の負荷へ正・逆2相分の交流電圧を印加するプッシュプル共振インバータをn相多相交流の各相成分に対応させてn/2個並列に接続し、前記変成器の1次巻線の中点に発生する電圧が一定の閾値を下回った時点から次に前記駆動信号がオン・オフいずれかに変化するまでのTa期間を測定する測定手段と、前記n/2個の変成器の中からTa期間が最も短いものを選出する選出手段と、選出したTa期間があらかじめ設定した規定範囲に収まるように前記駆動信号の周期を調整する調整手段と、調整した駆動信号の位相を2π/nずつ遅らせてn相分の位相がシフトされた駆動信号を前記n/2個のインバータに対して出力する出力手段とを備えてなることを最も主要な特徴とする。
【発明の効果】
【0008】
インバータの出力に接続される負荷のインピーダンス変化によって、変成器の1次側の共振電圧波形が変化し、図12(b)に示すように電圧波形の後半が尾を引いてしまう。この電圧が0Vになる前に駆動信号が変化しスイッチング素子がオンになると、尾の末端が切れてしまうようになりその時点での残留電圧とスイッチング電流との積がスイッチング素子の損失となり、長時間継続されるとスイッチング素子が破壊してしまう。
本発明は、スイッチング素子の電圧波形を検出し、電圧波形の後半が尾を引いてスイッチング電流と重なる前に駆動信号の周期を制御し、最適なタイミングに調整することにより、尾の末端が切れる現象を防止し、スイッチング素子の破壊を防ぐ。
この対策により、多相交流プラズマだけでなくインピーダンスが変化するような負荷にも適用できる。
また、インバータ部に流れる電流を検出し、過電流である時に駆動信号を停止することで、スイッチング素子の破壊を防止できる。
【発明を実施するための最良の形態】
【0009】
以下、本発明の実施の形態について説明する。
【0010】
図1に、本発明を実施した多相交流電源の構成図を示す。
多相交流電源は、n相多相交流の各相成分に対応するn/2個のプッシュプル回路で構成された正・逆2相分の正弦波インバータ1を並列接続し、変成器Tで絶縁された2次巻線N2の中性点bと両端(1、…n/2、n/2+1、…n)の間の負荷へ互いに位相が2π/nずれたn相多相交流電力を供給する。
また、変成器Tの1次巻線N1の中点タップaに電圧検出回路2を接続して中点電圧を検出し、中点電圧を制御回路3に入力してクロックオシレータ4の発振パルスを分周して得られたインバータ1の駆動信号の周期をフィードバック制御する。
また、整流器5を介して交流電力を整流し、n/2個のインバータ1に直流電力を供給する。
12相多相交流電源では、第1相と第7相、第2相と第8相、・・・第6相と第12相の6個のインバータ1の組み合わせとなり、n相多相交流電源では、第1相と第n/2+1相、第2相と第n/2+2相、・・・第n/2相と第n相のn/2個のインバータ1の組み合わせとなる。
【0011】
図2に、インバータの基本回路図を示す。
インバータ1は、直流電源Eの一端を共振用のリアクトルL1を介して変成器Tの1次巻線N1の中点タップaに接続し、他端を左右一対のスイッチS1、S2を介して変成器Tの1次巻線N1の両端に接続する構成で、変成器Tの1次巻線N1の両端には共振用のコンデンサC1を接続する。変成器Tの2次巻線N2の両端にはインピーダンス整合用のコンデンサC2、C3を接続する。
低電圧・大電流出力用途向けインバータの場合は、図3に示すように、コンデンサC2、C3の代わりにリアクトルL2、L3を接続する。
以上のような回路構成で2つのスイッチS1、S2を180°の位相差で交互にオン・オフすることにより変成器Tの2次巻線N2の両端T1、T2と中性点bの間の負荷へ正・逆2相分の交流電圧を印加する。
【0012】
クロックオシレータ4は、例えばC−MOSゲートによる水晶発振回路で構成する基準周波数発振器と制御用の電圧で発振周波数が変わる電圧制御発振器(VCO)を備え、安定度の高いパルス波を作りだす。
パルス波のデューティサイクル(t/T)は、1/2以上に設定してインバータ1の駆動信号のオン時間をオフ時間より少し長くする。プッシュプル共振インバータの場合、正相/逆相をオン/オフする2つのスイッチS1、S2が同時にオフになると、2つのうちのいずれか、または両方に過電圧が印加され破壊を引き起こす恐れがある。
そのため駆動信号のオン時間をオフ時間より少し長くし、2つのスイッチS1、S2が適度な期間だけ同時にオンするように制御してスイッチS1、S2の破壊を防止する。
【0013】
インバータ1の基本回路で、無負荷での共振周波数が一番高くなるので、この周波数をf0、駆動信号の周波数をf1とすると、f1<f0の関係が必要である。
図4において、τ0は無負荷共振周波数半波の周期、Δτは電圧0V期間、Tdは駆動信号の周期である。
Δτ>0となるためには、Δτ=Td/2−τ0=1/2(Td−2τ0)=1/2(1/f1−1/f0)>0となり、これよりf1<f0となる。
Δτ<0ならば、図12(c)に示すような電圧波形になり、共振周波数半波の後半と駆動信号のアップエッジが重なってしまう。
【0014】
図5に、電圧検出回路の回路図を示す。
また、図6に、電圧検出回路の電圧波形を示す。
電圧検出回路2は、インバータ1の駆動信号(図6a)のオン/オフにより変成器Tの中点に発生した電圧(図6b)を抵抗R1、R2で分圧し、この分圧電圧(図6c)をツェナーダイオードD1、D2でツェナー電圧E1、E2の範囲内に振幅制限し、それをインバータU1に入力してパルス波形の検出信号(図6d)に整形し、バッファU2で増幅して抵抗R3を介して出力する。
【0015】
図7に、制御回路のブロック図を示す。
制御回路3は、Ta検出回路31、1/n分周回路32、周期増減回路33、および位相シフト回路34で構成し、変成器の中点に発生する電圧から、ある閾値を超え、または下回った時を検出し、駆動信号の周期を微調整する回路であり、プログラム可能な複合論理デバイス(CPLD)を用いたディスクリート部品で構成される。この検出信号がLになった瞬間から次に起こる駆動信号の変化までの時間をCPLDの内部回路で測定し、駆動信号の周期と比較する。検出信号のL期間が規定範囲に収まるように駆動信号の周期を調整する。
【0016】
Ta検出回路31は、図8に示すように、検出信号がHからLに変化(立下り)してから、駆動信号がオン/オフいずれかに変化するまでの期間を測定し、n/2個の検出信号の中から最も短い期間Taを選出する。
【0017】
1/n分周回路32は、周波数がf〔Hz〕×nのクロックオシレータ4の出力信号を1/nに分周して周波数がf〔Hz〕のインバータ1の駆動信号を出力する。12相多相交流においては、例えば24MHzの入力周波数を1/12の2MHzにする。
【0018】
周期増減回路33は、Taとあらかじめ設定したTaの上限値(T1)と下限値(Ts)を比較し、TaがTs以下の場合(Ta≦Ts)は、残留電圧とスイッチング電流が共に変化する期間が重なる恐れがあるので、1/n分周回路32が出力した駆動信号の周期を長くするように制御する。TaがTsを超えている場合(Ta>Ts)は、TaとT1を比較し、T1≧Taの場合は現状の周期を維持し、T1<Taになった場合はTaが長すぎると損失が増大するので、周期を短くするように動作する。
【0019】
位相シフト回路34は、図9に示すように、n相多相交流においてはn個のD−FFをカスケード接続したシフトレジスタで構成し、データ入力に周期増減回路33の出力信号を入力し、クロック入力にクロックオシレータ4の出力信号を入力して各段の出力Q1〜Qnから2π/nずつ位相のずれたインバータ1の駆動信号を出力する。
この回路はリングカウンタでも同様の効果が得られる。ジョンソンカウンタを使用した場合は段数を半分にできる。また、n相多相交流においては、それぞれn段、n/2段の段数となる。
【0020】
以上の回路はディスクリート部品が使用され、純粋なハードウェアとして構成された例を示した。
次に、マイコンを用いたソフトウェアによる制御回路3を図10に示す。
動作原理は、ディスクリート部品で構成されたハードウェア回路と同様であり、変成器中点電圧をバッファ回路6の抵抗により分圧し、マイコンに内蔵された、あるいは単独のA/D変換器7を用いて基準値比較回路35で分圧電圧のデジタル値と基準設定値とを比較する。
分圧電圧のデジタル値≧基準設定値の時は図6(d)で示される検出信号の‘H’に相当し、逆の不等号の場合は同図の検出信号の‘L’に相当する。
n相多相交流においてはn/2個のA/D変換器7を用意し、順次基準設定値と比較・カウントすることにより、n/2個の‘L’期間カウント値が得られるので、この中で一番小さいカウント値Taを選出し、Taとあらかじめ設定したTaの上限値(T1)と下限値(Ts)を比較する。Ta≦Tsであれば、1/n分周回路32が出力した駆動信号の周期を長くするよう制御する。Ta>Tsであれば、TaとTlを比較し、Tl≧Taの場合は現状の周期を維持し、Tl<Taになった場合は周期を短くするように動作する。
【0021】
図11に、バッファ回路の回路図を示す。
バッファ回路5は、インバータ1の駆動信号(図6a)のオン/オフにより変成器Tの中点に発生した電圧(図6b)を抵抗R1、R2で分圧し、この分圧電圧(図6c)をツェナーダイオードD1、D2でツェナー電圧E1、E2の範囲内に振幅制限し、それをオペアンプU3、抵抗R3〜R6、コンデンサC0から成る回路で反転増幅して抵抗R3を介して出力する。
【図面の簡単な説明】
【0022】
【図1】本発明を実施した多相交流電源の構成図である。
【図2】インバータの基本回路図である。
【図3】インバータの基本回路の変形例である。
【図4】駆動信号と共振周波数の関係を示す図である。
【図5】電圧検出回路の回路図である。
【図6】電圧検出回路の電圧波形である。
【図7】ハードウエアによる制御回路のブロック図である。
【図8】Ta、Ts、T1の関係を示す図である。
【図9】位相シフト回路のブロック図である。
【図10】ソフトウェアによる制御回路のブロック図である。
【図11】バッファ回路の回路図である。
【図12】駆動信号とスイッチング素子の電圧波形の関係を示す図である。
【符号の説明】
【0023】
1 インバータ
2 電圧検出回路
3 制御回路
31 Ta検出回路
32 1/n分周回路
33 周期増減回路
34 位相シフト回路
35 基準値比較回路
4 クロックオシレータ
5 整流器
6 バッファ回路
7 A/D変換器
C コンデンサ
D ツェナーダイオード
E 直流電源
L リアクトル
N1 1次巻線
N2 2次巻線
R 抵抗
S スイッチ
T 変成器
U1 インバータ
U2 バッファ
U3 オペアンプ
a 中点タップ
b 中性点
【特許請求の範囲】
【請求項1】
2つのスイッチング素子に位相が180°ずれた駆動信号を入力して変成器の2次巻線の負荷へ正・逆2相分の交流電圧を印加するプッシュプル共振インバータをn相多相交流の各相成分に対応させてn/2個並列に接続し、
前記変成器の1次巻線の中点に発生する電圧が一定の閾値を下回った時点から次に前記駆動信号がオン・オフいずれかに変化するまでのTa期間を測定する測定手段と、
前記n/2個の変成器の中からTa期間が最も短いものを選出する選出手段と、
選出したTa期間があらかじめ設定した規定範囲に収まるように前記駆動信号の周期を調整する調整手段と、
調整した駆動信号の位相を2π/nずつ遅らせてn相分の位相がシフトされた駆動信号を前記n/2個のインバータに対して出力する出力手段と、
を備えてなることを特徴とする多相交流電源。
【請求項2】
前記Ta期間があらかじめ設定した規定範囲の下限値より短い場合は駆動信号の周期を長くして周波数を低くし、上限値より長い場合は駆動信号の周期を短くして周波数を高くすることを特徴とする請求項1記載の多相交流電源。
【請求項3】
前記駆動信号は水晶発振器を含む発振器の発振パルスを1/nに分周して得られたものであることを特徴とする請求項1記載の多相交流電源。
【請求項4】
前記n相分の位相がシフトされた駆動信号はシフトレジスタを含むn段ゲート回路のデータ入力に駆動信号を入力し、クロック入力にn倍の周波数の発振パルスを入力して得られたものであることを特徴とする請求項1記載の多相交流電源。
【請求項5】
前記駆動信号はオン時間がオフ時間より少し長い設定であることを特徴とする請求項1記載の多相交流電源。
【請求項1】
2つのスイッチング素子に位相が180°ずれた駆動信号を入力して変成器の2次巻線の負荷へ正・逆2相分の交流電圧を印加するプッシュプル共振インバータをn相多相交流の各相成分に対応させてn/2個並列に接続し、
前記変成器の1次巻線の中点に発生する電圧が一定の閾値を下回った時点から次に前記駆動信号がオン・オフいずれかに変化するまでのTa期間を測定する測定手段と、
前記n/2個の変成器の中からTa期間が最も短いものを選出する選出手段と、
選出したTa期間があらかじめ設定した規定範囲に収まるように前記駆動信号の周期を調整する調整手段と、
調整した駆動信号の位相を2π/nずつ遅らせてn相分の位相がシフトされた駆動信号を前記n/2個のインバータに対して出力する出力手段と、
を備えてなることを特徴とする多相交流電源。
【請求項2】
前記Ta期間があらかじめ設定した規定範囲の下限値より短い場合は駆動信号の周期を長くして周波数を低くし、上限値より長い場合は駆動信号の周期を短くして周波数を高くすることを特徴とする請求項1記載の多相交流電源。
【請求項3】
前記駆動信号は水晶発振器を含む発振器の発振パルスを1/nに分周して得られたものであることを特徴とする請求項1記載の多相交流電源。
【請求項4】
前記n相分の位相がシフトされた駆動信号はシフトレジスタを含むn段ゲート回路のデータ入力に駆動信号を入力し、クロック入力にn倍の周波数の発振パルスを入力して得られたものであることを特徴とする請求項1記載の多相交流電源。
【請求項5】
前記駆動信号はオン時間がオフ時間より少し長い設定であることを特徴とする請求項1記載の多相交流電源。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2006−304560(P2006−304560A)
【公開日】平成18年11月2日(2006.11.2)
【国際特許分類】
【出願番号】特願2005−125747(P2005−125747)
【出願日】平成17年4月22日(2005.4.22)
【出願人】(591124721)立山マシン株式会社 (36)
【出願人】(000103208)コーセル株式会社 (80)
【Fターム(参考)】
【公開日】平成18年11月2日(2006.11.2)
【国際特許分類】
【出願日】平成17年4月22日(2005.4.22)
【出願人】(591124721)立山マシン株式会社 (36)
【出願人】(000103208)コーセル株式会社 (80)
【Fターム(参考)】
[ Back to top ]