撮像装置、その制御方法及びプログラム
【課題】簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送が可能とする。
【解決手段】フラットパネルセンサ制御部203は、フラットパネル107を分割した各領域から夫々画像データを読み出す。書き込みアクセス制御部205は、フラットパネルセンサ制御部203により読み出された画像データをフレームメモリ208に書き込む。読み出しアクセス制御部206は、フレームメモリ208に対する画像データの書き込みが所定の状態となることに応じて、フレームメモリ208からの画像データの読み出しを開始する。
【解決手段】フラットパネルセンサ制御部203は、フラットパネル107を分割した各領域から夫々画像データを読み出す。書き込みアクセス制御部205は、フラットパネルセンサ制御部203により読み出された画像データをフレームメモリ208に書き込む。読み出しアクセス制御部206は、フレームメモリ208に対する画像データの書き込みが所定の状態となることに応じて、フレームメモリ208からの画像データの読み出しを開始する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像手段により撮像された画像データの出力遅延時間を短縮するための技術に関するものである。
【背景技術】
【0002】
放射線撮像装置はリアルタイム観察装置である。例えば、カテーテルを使用した手術において、器官を傷つけることなく自分の手先をどの方向に動かせばよいかを判断するために、カテーテルが動く様子をリアルタイムで表示する、というような状況で放射線撮像装置は使用される。
【0003】
近年、放射線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的に光電変換素子を用いた等倍光学系の大面積フラットパネル式の放射線撮像装置が普及している。
【0004】
放射線撮像装置に用いられる等倍光学系のフラットパネルの一つとして、シリコン半導体ウエハ上にCMOS半導体製造プロセスにより生成された撮像素子を二次元につなぎ合わせて構成した大面積フラットパネルがある。特許文献1には、シリコン半導体ウエハサイズ以上の大面積フラットパネルの撮像領域を実現するために、シリコン半導体ウエハから撮像素子を短冊状に切り出した矩形の撮像素子をタイリングして大面積フラットパネルとする製造方法が開示されている。
【0005】
タイリングされた複数の撮像素子から画素データを同時に読み出すことにより、1画像分の画素データの読み出しを高速化することが可能となり、撮影周期が短縮され、リアルタイム性能も向上していた。しかし、タイリングされた複数の撮像素子から同時に読み出された画素データは、そのままでは表示することはできず、画像処理を行うにも適さないため、ラスタイメージに変換する必要がある。ラスタイメージとは、画像を点の羅列として表現したデータであり、複雑な図形や写真等のデータを扱うのに適している。
【0006】
図11は、二次元タイリングされた複数の撮像素子の一例を示す図である。図11の例では、大面積フラットパネルは、横方向に4枚、縦方向に2枚の計8枚の同一性能の撮像素子121〜128が二次元にタイリングされている。撮像素子121〜128の駆動制御・データ出力用外部端子は、撮像素子の一方の短辺側に配置されており、上段フレームと下段フレームは、外部端子の反対側の短辺が向かい合うようにタイリングされる。従って、大面積フラットパネルを構成する撮像素子121〜128の画像データの読み出し順序は、上段フレームの撮像素子121〜124は、左上を原点とし、横方向を主走査、縦方向を副走査とし、下段フレームの撮像素子125〜128は、右下を原点とし、横方向を主走査、縦方向を副走査として、1画素ずつ順番に読み出される。8枚の撮像素子121〜128の読み出しクロックが等しければ、画像データは撮像素子121〜128から同時に読み出される。そのため、1撮像素子ずつ順に読み出した場合に比べ8倍の速度で1フレーム分の画像データを取得することができるが、そのままではモニタへ表示することはできない。従って、撮像素子121〜128から読み出された画素データは、書き込みアドレスを適宜更新しつつフレームメモリに書き込まれる。
【0007】
図12は、フレームメモリからの画像データの読み出し順序を示す図である。図12に示すように、左上を原点とし、横方向を主走査方向、縦方向を副走査方向として画素データはフレームメモリに格納される。その後、フレームメモリから1画素ずつ順に画素データが読み出されることにより、モニタに表示可能なラスタイメージに変換されて出力される。
【0008】
図13は、大面積フラットパネルからの画素データの読み出しタイミングとラスタイメージの出力タイミングとを示すタイミングチャートである。図13において、1301及び1311は撮影トリガを示している。1302及び1312は大面積フラットパネルからの画素データの読み出し開始のタイミングを示している。1303及び1313は大面積フラットパネルからの画素データの読み出し終了のタイミングを示している。1304及び1314はフレームメモリからの画素データの読み出し開始のタイミングを示している。1305及び1315はフレームメモリからの画素データの読み出し終了のタイミングを示している。1306及び1316は画像データ出力開始のタイミングを示している。1307及び1317は画像データ出力終了のタイミングを示している。
【0009】
先ず、図13(a)を用いて出力遅延について説明する。図13(a)に示すように、大面積フラットパネル107からの1フレーム分の画像データの読み出しが終了した時点1303で、フレームメモリからの画像データの読み出しを開始1304すると、撮影トリガによる撮影開始1301から画像データ出力終了1307まで、2フレーム弱の出力遅延時間が発生していた。
【0010】
次に、図13(b)を用いて追越し現象について説明する。図13(b)に示すように、フレームメモリからの画像データの読み出し開始1314を早くしすぎると、未だフレームメモリに書き込みが済んでいない画素データを読み出そうとする追越し現象が発生する。
【0011】
これに対し、特許文献2には、DRAMに画像データを書き込みながら、DRAMから画像データを分割して読み出す際、画像データの読み出し処理が書き込み処理を追越さないように制御し、画像データの適正な読み出し制御を行う技術が開示されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2002−026302号公報
【特許文献2】特開2008−117135号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
しかしながら、追越しが発生しないように、フレームメモリに対する画素データの書き込み又は読み出しを停止させる場合、一定周期でフレームメモリからの画素データの読み出しが阻害されることとなり、リアルタイム性能が低下する。
【0014】
また、1フレーム分の画像データ出力終了に合わせて画像処理等を行うシステムの場合、上記のようなアクセスの停止があると、画像データ出力が阻害され、フレーム毎の画像データ出力終了は一定周期とはならない。そのため、画像処理後の画像データにはフレームのジッタによるちらつき等が発生する。さらに、フレームメモリへの画素データの書き込みアドレスは、撮像素子から読み出された画素データ毎に異なるため、アドレス監視を行うためのメモリ制御手段が複雑化することになる。
【0015】
そこで、本発明の目的は、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送が可能とすることにある。
【課題を解決するための手段】
【0016】
本発明の撮像装置は、複数の撮像素子が配置された撮像手段と、前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御手段と、前記撮像制御手段により読み出された画像データを記録手段に書き込む書き込み制御手段と、前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御手段とを有することを特徴とする。
【発明の効果】
【0017】
本発明によれば、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送を可能となる。
【図面の簡単な説明】
【0018】
【図1】本発明の実施形態に係る大面積フラットパネル式の放射線撮像装置のシステム構成を模式的に示す図である。
【図2】撮像部制御装置の構成を示す図である。
【図3】本発明の実施形態における出力遅延時間の短縮方法を説明するためのタイムチャートである。
【図4】ビニングなし設定時における、フラットパネルからの画像データ読み出し開始時の動作例を示すタイムチャートである。
【図5】ビニングなし設定時における、フレームメモリから読み出された画像データが画像出力部から出力される動作例を示すタイムチャートである。
【図6】ビニング処理機能を有する撮像素子で構成されるフラットパネルからの画像データの読み出し開始時の動作例を示すタイムチャートである。
【図7】2×2ビニング設定時における、フレームメモリから読み出された画像データが画像出力部から出力される動作例を示すタイムチャートである。
【図8】本発明の実施形態に係る大面積フラットパネル式の放射線動画撮像装置のシステム構成を模式的に示す図である。
【図9】撮像素子の内部構造を示す図である。
【図10】撮像素子がタイリングされたフラットパネルからの画像データ読み出し動作例を示すタイムチャートである。
【図11】二次元タイリングされた複数の撮像素子の一例を示す図である。
【図12】フレームメモリにおける画像データの読み出し順序を示す図である。
【図13】フラットパネルからの画素データの読み出しタイミングとラスタイメージの出力タイミングとを示すタイミングチャートである。
【発明を実施するための形態】
【0019】
以下、本発明を適用した好適な実施形態を、添付図面を参照しながら詳細に説明する。
【0020】
先ず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係る大面積フラットパネル式の放射線撮像装置のシステム構成を模式的に示す図である。図1において、100は放射線撮像装置である。101はシステム制御・画像処理装置である。102は画像表示装置である。103は放射線発生装置である。104はX線管である。
【0021】
放射線撮像装置100は、撮像部制御装置106と、二次元に配置された8枚の撮像素子21〜28からなる大面積フラットパネル(以下、単にフラットパネルと称す)107と、8枚の撮像素子21〜28それぞれに接続された8個の増幅器31〜38と、増幅器31〜38それぞれに接続された8個のA/D変換器11〜18とから成り、PC等のシステム制御・画像処理装置101に接続される。システム制御・画像処理装置101は、モニタ等の表示装置102や放射線発生装置103に接続され、放射線発生装置103を制御することでX線管104により放射線を発生する。被写体105を通過した放射線は不図示のシンチレータにより可視光に変換され、光電変換後にA/D変換器11〜18によりA/D変換が行われ、X線照射に対応した画像データが放射線撮像装置100からシステム制御・画像処理装置101に転送される。転送された画像データは、システム制御・画像処理装置101において画像処理が行われた後、画像表示装置102においてリアルタイムに表示される。
【0022】
図2は、撮像部制御装置106の構成を示す図である。図2において、201はCPUである。203はフラットパネル制御部である。204はA/D変換部である。205は書き込みアクセス制御部である。206は読み出しアクセス制御部である。207は画像出力部である。208はフレームメモリである。
【0023】
CPU201は、システム制御・画像処理装置101とコマンド送受信を行うとともに、放射線撮像装置100全体を制御する。フラットパネルセンサ制御部203は、フラットパネル107の各撮像素子の駆動制御を行い、光電変換された画素データを撮像素子からアナログ画像データとして出力させる。それとともに、フラットパネルセンサ制御部203は、撮像素子から読み出したアナログ画像データをデジタル画像データへ変化させるためのADクロックを制御してA/D変換部B204に対して出力する。
【0024】
書き込みアクセス制御部205は、A/D変換部204より出力されるデジタル画像データを入力し、フレームメモリ208内でラスタイメージの配列となるように書き込みアドレスを制御して、デジタル画像データをフレームメモリ208に書き込む。また、書き込みアクセス制御部205は、フレームメモリ208においてデジタル画像データの書き込みを終了した上段フレームのライン数を計測し、読み出しアクセス制御部206へ通知する。読み出しアクセス制御部206は、CPU201により設定された最適な読み出し開始ライン数と書き込みアクセス制御部205から通知された書き込み済みライン数とを比較する。比較の結果、書き込み済みライン数が最適な読み出し開始ライン数と等しくなった時点で、読み出しアクセス制御部206は、フレームメモリ208から順次画像データ(ラスタイメージ)を読み出し、画像出力部207に転送する。画像出力部207はシステム制御・画像処理装置101に対してラスタイメージを出力する。なお、フラットパネルセンサ制御部203は、撮像制御手段の適用例となる構成である。書き込みアクセス制御部205は、書き込み制御手段の適用例となる構成である。読み出しアクセス制御部206は、読み出し制御手段の適用例となる構成である。フレームメモリ208は、記録手段の適用例となる構成である。
【0025】
図3は、本実施形態における出力遅延時間の短縮方法を説明するためのタイムチャートである。図3において、301は撮影トリガを示している。302はフラットパネル107からの画素データの読み出し開始のタイミングを示している。303はフラットパネル107からの画素データの読み出し終了のタイミングを示している。304はフレームメモリ208からの画素データの読み出し開始のタイミングを示している。305はフレームメモリ208からの画素データの読み出し終了のタイミングを示している。306は画像データの出力開始のタイミングを示している。307は画像データの出力終了のタイミングを示している。
【0026】
本実施形態では、図3に示すように、フラットパネル107からの画像データの読み出し終了の時点(303)で、フレームメモリ208から読み出された画像データが1/2フレームとなるように、フレームメモリ208からの画像データの読み出しを開始(304)する。これにより、本実施形態においては、画像データの出力遅延時間を最短とすることができる。
【0027】
図4は、ビニングなし設定時における、フラットパネル107からの画像データ読み出し開始時の動作例を示すタイムチャートである。図4において、CLKVは、不図示の撮像素子内の半導体基板に内蔵される垂直シフトレジスタのシフトクロックである。VST信号は垂直シフトレジスタのスタート信号であり、CLKVとの組み合わせで垂直シフトレジスタの最初の垂直方向の画素が有効となる。CLKVに同期して垂直方向に順次画素の有効/無効が切り替わり、読み出すラインが切り替わる。
【0028】
CLKHは、不図示の撮像素子内の半導体基板に内蔵される水平シフトレジスタのシフトクロックである。HST信号は水平シフトレジスタのスタート信号であり、CLKHとの組み合わせで水平シフトレジスタの最初の水平方向の画素が有効となる。CLKHに同期して水平方向に順次画素の有効/無効が切り替わり、撮像素子の1ラインの画像データが順次アナログ出力端子に出力される。
【0029】
CLKHに同期して、撮像素子21〜28からアナログ画像データが順次アナログ出力端子に出力されるので、A/D変換器11〜18は、CLKHに同期するA/D変換クロックCLKADによってアナログ画像データをデジタル画像データに変換する。
【0030】
ここで、撮像素子21〜28からの画像データの読み出し速度に対して、フレームメモリ208への画像データの書き込み速度は高速である。そのため、フラットパネル107から1フレーム分の画像データの読み出すのに必要な時間T1は、撮像素子21〜28からの画像データの読み出し速度に律速する。即ち、時間T1は、撮像素子の垂直同期所要時間Vt、撮像素子の水平画素数P1、撮像素子の垂直ライン数L1、読み出しラインインターバルI1、CLKHの周期t1から、式1によって求められる。
【0031】
【数1】
【0032】
図5は、ビニングなし設定時における、フレームメモリ208から読み出された画像データが画像出力部207から出力される動作例を示すタイムチャートである。
【0033】
FVALはフレーム単位の有効データを示し、LVALはライン単位での出力データの有効/無効を示し、CLKPは出力データの同期信号である。画像データはCLKPに同期して画像出力部207から出力される。LVALの有効期間P2は一定であり、FVALの有効期間におけるLVALの無効期間(以下、出力ラインインターバルと称す)I2も一定である。画像出力部207からの画像データの出力が開始されると、1フレーム分の画像データの出力が完了するまで、同一周期でデータ出力が行われる。
【0034】
ここで、画像出力部207からの画像データの出力速度に対し、フレームメモリ208からの画像データの読み出し速度は高速である。そのため、1フレーム分の画像データ出力時間T2は、フレームメモリ208からの画像データの読み出し時間に依存せず、1フレームの水平方向画素数P2、1フレームの垂直方向ライン数L2、出力ラインインターバルI2、CLKPの周期t2から、式2により求められる。
【0035】
【数2】
【0036】
なお、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、フレームメモリ208から1/2フレーム分の画像データを読み出すのに必要な時間T2/2とフラットパネル107から1フレーム分の画素データを読み出すのに必要な時間T1とから、式3により求められる。
【0037】
【数3】
【0038】
次に、本発明の第2の実施形態について説明する。本実施形態に係る大面積フラットパネル式の放射線撮像装置の構成は図1に示した構成と同様であるため、以下の説明では、本実施形態に係る大面積フラットパネル式の放射線撮像装置の構成については、図1の符号を用いて示すものとする。
【0039】
図6は、2×2画素や4×4画素を加算平均して出力する所謂ビニング処理機能を有する撮像素子で構成されるフラットパネル107からの画像データの読み出し開始時の動作例を示すタイムチャートである。
【0040】
図6において、ADD0、ADD1は撮影モードを指定するための信号である。即ち、(ADD0,ADD1)=(1,0)が2×2ビニング、(ADD0,ADD1)=(0,1)が4×4ビニング、(ADD0,ADD1)=(0,0)でビニングなしを指定することができる。また、ADD0、ADD1以外の信号は第1の実施形態で説明した信号と同様であり、(ADD0,ADD1)=(0,0)のとき、第1の実施形態と同様の動作を行う。ここで、2×2ビニングとは、2×2画素を加算平均して出力するビニングモードを意味し、4×4ビニングとは、4×4画素を加算平均して出力するビニングモードを意味する。以下では、2×2ビニングを例に挙げて第2の実施形態について説明する。
【0041】
2×2ビニングにおいて、水平方向のシフトは、2×2画素の加算平均となるため、ビニングなしの画素の出力に対して1/2のサイズとなる。垂直方向は、2ライン分ずつシフトすることとなり、ビニングなしに比べて、各ラインの出力に対して、1ライン分シフトするためのラインシフト時間Tbが必要となる。従って、フラットパネル107の2×2ビニングでの1フレーム分の画素データの読み出し時間T1’は、式4により求められる。
【0042】
【数4】
【0043】
図7は、2×2ビニング設定時における、フレームメモリ208から読み出された画像データが画像出力部207から出力される動作例を示すタイムチャートである。
【0044】
図5のビニングなし設定時におけるタイムチャートに対して、水平方向の画素数、垂直方向のライン数がともに1/2となるため、LVALの間隔が1/2となり、LVALの数も1/2となる。従って、2×2ビニングでの1フレーム分の画像データ出力時間T2’は、式5により求められる。
【0045】
【数5】
【0046】
また、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、式6により求められる。
【0047】
【数6】
【0048】
さらに、ビニングモード係数Mとすると、最適な読み出し開始ライン数Nは、式7で与えられる。
【0049】
【数7】
【0050】
次に、本発明の第3の実施形態について説明する。図8は、本発明の第3の実施形態に係る大面積フラットパネル式の放射線動画撮像装置のシステム構成を模式的に示す図である。図8において、図1に示す構成と同一のものについては同じ符号を付している。
【0051】
本実施形態においては、フラットパネル1107は、シリコン半導体ウエハから短冊状に切り出された撮像素子109が、不図示の平面基台上に14列×2行のマトリクス状にタイリングされている。撮像素子109は、つなぎ用エリアセンサとして開発されており、撮像素子109において光電変換画素は等ピッチで二次元に並んでいる。平面基台で隣接する撮像素子は、撮像素子と撮像素子とを挟んで光電変換画素が撮像素子上と同ピッチになるようにタイリングされている。フラットパネル107の上辺部と下辺部とには、マトリックス状に並んだ撮像素子109の不図示の外部端子(電極パット)が一列に並んでいる。撮像素子109の電極パットは不図示のフライングリード式プリント配線板で外部の回路と接続される。41〜48はアナログマルチプレクサであり、撮像部制御装置106からの制御信号により撮像素子109の出力を選択し、それぞれ接続される増幅器31〜38に画像データを出力する。A/D変換器11〜18は、撮像部制御装置106から出力される同期クロックに従って、それぞれに接続される増幅器31〜38から出力されるアナログ画像データをデジタル画像データに変換し、撮像部制御装置106に出力する。撮像部制御装置106は、A/D変換器11〜18から出力されたブロック毎のデジタル画像データをラスタイメージに変換し、システム制御・画像処理装置101に転送する。
【0052】
第3の実施形態では、短冊状に切り出された撮像素子109は、横約20mm、縦約140mmであり、撮像素子109が14列×2行のマトリックス上にタイリングされてフラットパネル1107が構成されている。従って、フラットパネル1107は、縦約280mm、横約280mmの約11インチ角の正方形をなしている。本実施形態においては、約11インチ角の撮像領域全体に放射線が照射される11インチモードの撮影と、破線108の領域で示すように、放射線の照射角を約6.3インチ角に絞った6インチモードの撮影が可能となっている。
【0053】
図9は、撮像素子109の内部構造を示す図である。図10は、撮像素子109がタイリングされたフラットパネル107からの画像データ読み出し動作例を示すタイムチャートである。
【0054】
図9に示すように、撮像素子109には、二次元に整列した光電変換素子を含む画素回路301と、読み出し制御回路として垂直シフトレジスタ302及び水平シフトレジスタ303とが構成されている。また、撮像素子109には、外部端子から水平シフトレジスタスタート信号HST、垂直シフトレジスタスタート信号VST、水平シフトクロック信号CLKH、 垂直シフトクロック信号CLKVが入力される。
【0055】
図10において、VSTの“H”の状態でCLKVが立ち上がると、垂直シフトレジスタ302は内部の回路がリセットされ、垂直シフトレジスタ302の出力V0に“H”が出力され、行制御信号304で制御される1ラインの画素出力が有効となる。HSTの“H”状態でCLKHが立ち上がると、水平シフトレジスタ303は内部の回路がリセットされ、水平シフトレジスタ303の出力H0に“H”が出力され、列出力線305に出力される。有効になっている1ラインの画素のうち、H0で選択される画素回路301の出力がアナログ出力端子に出力される。順次CLKHパルスが入力され、水平シフトレジスタ303の“H”出力は、順次H0,H1,・・・、H126、H127へシフトして1ラインの読み出しを終了する。次に、垂直シフトクロック信号CLKVが入力され、垂直シフトレジスタ302の“H”出力はV1に切り替わる。その後、前記の1ラインの読み出しを行う。これらの動きを順次繰り返し、撮像素子109からの各画素の画像データの読み出しが行われる。
【0056】
CLKHのクロックに同期して撮像素子109の各画素の画像データが順次外部アナログ出力端子に出力されるので、A/D変換器31〜38はCLKHに同期するCLKADによりA/D変換を行う。
【0057】
A/D変換器11〜18とタイリングされた撮像素子109との組合せは、A/D変換器11、14、15、18が撮像素子4枚、A/D変換器12、13、16、17が撮像素子3枚である。この構成において、11インチモードの照射野では、全てのA/D変換器11〜18が作動し、照射領域の読み出しを行う。6インチモードの照射野108でも、11インチモードと同様に全てのA/D変換器11〜18が作動し、照射領域の読み出しを行う。
【0058】
6インチモードの照射野108の駆動では、外側の領域をA/D変換するA/D変換器11、14、15、18に接続される撮像素子4枚のうち、有効なのは中心部に近い1枚であるため、全ての画像領域を読み込む必要はない。A/D変換器11〜18の読み出し条件が同じであれば、A/D変換器11〜18の読み出し速度は最も広いA/D変換領域のA/D変換時間に律速する。このため、6インチモードの照射野108の駆動では、中心から遠い周辺部の撮像素子51〜54の読み込みを行わず、全てのA/D変換器11〜18が撮像素子3枚をA/D変換するようにすると、A/D変換領域の差による律速要因はなくなる。
【0059】
次に、11インチモードと6インチモードとの読み出し方法を、タイムチャートを用いて説明する。図10(a)は、図8に示すフラットパネル107の全画像領域を読み出す11インチモードの読み出し制御を示すタイムチャートである。
【0060】
図10(a)の信号SEL1、SEL2は2ビットの信号であり、タイムチャートに記載した0〜3の数字は、2ビットの信号の状態を示す。図8のアナログマルチプレクサ41〜48の入力端子に記載されている番号は、タイムチャートのSEL1、SEL2の数字と1対1で対応している。例えばSEL1、SEL2の出力が“0”のときはアナログマルチプレクサの“0”の入力が選択され、次段の増幅器に出力される。
【0061】
撮像素子4枚からのアナログ画像データを切り替えるアナログマルチプレクサ41、44、45、48は、SEL1により制御される。撮像素子3枚のアナログ信号を切り替えるアナログマルチプレクサ42、43、46、47は、SEL2により制御される。アナログマルチプレクサ41、44、45、48の入力は、SEL1が“3”のときに一番外側の撮像素子51〜54の出力が選択されるように構成されている。図10(a)に示すように、11インチモードの読み出し時には、8個のA/D変換領域の1ライン上の画素が“0”、“1”、“2”と順番に読み出され、SEL1が“3”のときに両端部の撮像素子51〜54が読み出される。読み出された画像データは、撮像部制御装置106内でラスタイメージに変換され、システム制御・画像処理装置101に転送される。SEL1が“3”のときに一番外側の撮像素子51〜54の出力が選択されるように構成されているので、6インチモードの読み出し時は一番外側の撮像素子51〜54の出力は不要となる。このため、図10(b)に示すように、SEL1、SEL2の出力パターンは同じになり、読み出し駆動が簡略化されるとともに、1ラインの画像データの読み出しも3/4の時間で完了する。
【0062】
本実施形態のように、複数の撮像素子の出力を1個のA/D変換器によってA/D変換して画像データを出力する場合、フラットパネル1107から1フレーム分の画素データを読み出すのに必要な時間T1”は、1つのA/D変換器に接続される最大撮像素子数S、撮像素子の垂直同期所要時間Vt、撮像素子の水平画素数P1、撮像素子の垂直ライン数L1、読み出しラインインターバルI1、CLKHの周期t1から、式8により求められる。
【0063】
【数8】
【0064】
また、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、式9によって求められる。
【0065】
【数9】
【0066】
次に、本発明の第4の実施形態について説明する。本実施形態は、第3の実施形態におけるフラットパネル1107を、ビニング処理機能を有する撮像素子で構成したものである。この場合、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、ビニングモードによる係数Mと、ビニング処理における垂直シフトレジスタの空送り時間Tbとを考慮に入れ、式10により求められる。
【0067】
【数10】
【0068】
上述した実施形態においては、フラットパネルからの画像データの読み出し終了の時点で、フレームメモリから読み出された画像データが1/2フレームとなるように、フレームメモリ208からの画像データの読み出しを開始する。これにより、画像データの出力遅延時間を最短とすることができる。従って、本発明によれば、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送が可能となる。
【0069】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
【符号の説明】
【0070】
11〜18:A/D変換器、21〜28:撮像素子、31〜38:増幅器、100:放射線撮像装置、101:システム制御・画像処理装置、102:画像表示装置、103:放射線発生装置、104:X線管、105:被写体
【技術分野】
【0001】
本発明は、撮像手段により撮像された画像データの出力遅延時間を短縮するための技術に関するものである。
【背景技術】
【0002】
放射線撮像装置はリアルタイム観察装置である。例えば、カテーテルを使用した手術において、器官を傷つけることなく自分の手先をどの方向に動かせばよいかを判断するために、カテーテルが動く様子をリアルタイムで表示する、というような状況で放射線撮像装置は使用される。
【0003】
近年、放射線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的に光電変換素子を用いた等倍光学系の大面積フラットパネル式の放射線撮像装置が普及している。
【0004】
放射線撮像装置に用いられる等倍光学系のフラットパネルの一つとして、シリコン半導体ウエハ上にCMOS半導体製造プロセスにより生成された撮像素子を二次元につなぎ合わせて構成した大面積フラットパネルがある。特許文献1には、シリコン半導体ウエハサイズ以上の大面積フラットパネルの撮像領域を実現するために、シリコン半導体ウエハから撮像素子を短冊状に切り出した矩形の撮像素子をタイリングして大面積フラットパネルとする製造方法が開示されている。
【0005】
タイリングされた複数の撮像素子から画素データを同時に読み出すことにより、1画像分の画素データの読み出しを高速化することが可能となり、撮影周期が短縮され、リアルタイム性能も向上していた。しかし、タイリングされた複数の撮像素子から同時に読み出された画素データは、そのままでは表示することはできず、画像処理を行うにも適さないため、ラスタイメージに変換する必要がある。ラスタイメージとは、画像を点の羅列として表現したデータであり、複雑な図形や写真等のデータを扱うのに適している。
【0006】
図11は、二次元タイリングされた複数の撮像素子の一例を示す図である。図11の例では、大面積フラットパネルは、横方向に4枚、縦方向に2枚の計8枚の同一性能の撮像素子121〜128が二次元にタイリングされている。撮像素子121〜128の駆動制御・データ出力用外部端子は、撮像素子の一方の短辺側に配置されており、上段フレームと下段フレームは、外部端子の反対側の短辺が向かい合うようにタイリングされる。従って、大面積フラットパネルを構成する撮像素子121〜128の画像データの読み出し順序は、上段フレームの撮像素子121〜124は、左上を原点とし、横方向を主走査、縦方向を副走査とし、下段フレームの撮像素子125〜128は、右下を原点とし、横方向を主走査、縦方向を副走査として、1画素ずつ順番に読み出される。8枚の撮像素子121〜128の読み出しクロックが等しければ、画像データは撮像素子121〜128から同時に読み出される。そのため、1撮像素子ずつ順に読み出した場合に比べ8倍の速度で1フレーム分の画像データを取得することができるが、そのままではモニタへ表示することはできない。従って、撮像素子121〜128から読み出された画素データは、書き込みアドレスを適宜更新しつつフレームメモリに書き込まれる。
【0007】
図12は、フレームメモリからの画像データの読み出し順序を示す図である。図12に示すように、左上を原点とし、横方向を主走査方向、縦方向を副走査方向として画素データはフレームメモリに格納される。その後、フレームメモリから1画素ずつ順に画素データが読み出されることにより、モニタに表示可能なラスタイメージに変換されて出力される。
【0008】
図13は、大面積フラットパネルからの画素データの読み出しタイミングとラスタイメージの出力タイミングとを示すタイミングチャートである。図13において、1301及び1311は撮影トリガを示している。1302及び1312は大面積フラットパネルからの画素データの読み出し開始のタイミングを示している。1303及び1313は大面積フラットパネルからの画素データの読み出し終了のタイミングを示している。1304及び1314はフレームメモリからの画素データの読み出し開始のタイミングを示している。1305及び1315はフレームメモリからの画素データの読み出し終了のタイミングを示している。1306及び1316は画像データ出力開始のタイミングを示している。1307及び1317は画像データ出力終了のタイミングを示している。
【0009】
先ず、図13(a)を用いて出力遅延について説明する。図13(a)に示すように、大面積フラットパネル107からの1フレーム分の画像データの読み出しが終了した時点1303で、フレームメモリからの画像データの読み出しを開始1304すると、撮影トリガによる撮影開始1301から画像データ出力終了1307まで、2フレーム弱の出力遅延時間が発生していた。
【0010】
次に、図13(b)を用いて追越し現象について説明する。図13(b)に示すように、フレームメモリからの画像データの読み出し開始1314を早くしすぎると、未だフレームメモリに書き込みが済んでいない画素データを読み出そうとする追越し現象が発生する。
【0011】
これに対し、特許文献2には、DRAMに画像データを書き込みながら、DRAMから画像データを分割して読み出す際、画像データの読み出し処理が書き込み処理を追越さないように制御し、画像データの適正な読み出し制御を行う技術が開示されている。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2002−026302号公報
【特許文献2】特開2008−117135号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
しかしながら、追越しが発生しないように、フレームメモリに対する画素データの書き込み又は読み出しを停止させる場合、一定周期でフレームメモリからの画素データの読み出しが阻害されることとなり、リアルタイム性能が低下する。
【0014】
また、1フレーム分の画像データ出力終了に合わせて画像処理等を行うシステムの場合、上記のようなアクセスの停止があると、画像データ出力が阻害され、フレーム毎の画像データ出力終了は一定周期とはならない。そのため、画像処理後の画像データにはフレームのジッタによるちらつき等が発生する。さらに、フレームメモリへの画素データの書き込みアドレスは、撮像素子から読み出された画素データ毎に異なるため、アドレス監視を行うためのメモリ制御手段が複雑化することになる。
【0015】
そこで、本発明の目的は、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送が可能とすることにある。
【課題を解決するための手段】
【0016】
本発明の撮像装置は、複数の撮像素子が配置された撮像手段と、前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御手段と、前記撮像制御手段により読み出された画像データを記録手段に書き込む書き込み制御手段と、前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御手段とを有することを特徴とする。
【発明の効果】
【0017】
本発明によれば、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送を可能となる。
【図面の簡単な説明】
【0018】
【図1】本発明の実施形態に係る大面積フラットパネル式の放射線撮像装置のシステム構成を模式的に示す図である。
【図2】撮像部制御装置の構成を示す図である。
【図3】本発明の実施形態における出力遅延時間の短縮方法を説明するためのタイムチャートである。
【図4】ビニングなし設定時における、フラットパネルからの画像データ読み出し開始時の動作例を示すタイムチャートである。
【図5】ビニングなし設定時における、フレームメモリから読み出された画像データが画像出力部から出力される動作例を示すタイムチャートである。
【図6】ビニング処理機能を有する撮像素子で構成されるフラットパネルからの画像データの読み出し開始時の動作例を示すタイムチャートである。
【図7】2×2ビニング設定時における、フレームメモリから読み出された画像データが画像出力部から出力される動作例を示すタイムチャートである。
【図8】本発明の実施形態に係る大面積フラットパネル式の放射線動画撮像装置のシステム構成を模式的に示す図である。
【図9】撮像素子の内部構造を示す図である。
【図10】撮像素子がタイリングされたフラットパネルからの画像データ読み出し動作例を示すタイムチャートである。
【図11】二次元タイリングされた複数の撮像素子の一例を示す図である。
【図12】フレームメモリにおける画像データの読み出し順序を示す図である。
【図13】フラットパネルからの画素データの読み出しタイミングとラスタイメージの出力タイミングとを示すタイミングチャートである。
【発明を実施するための形態】
【0019】
以下、本発明を適用した好適な実施形態を、添付図面を参照しながら詳細に説明する。
【0020】
先ず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係る大面積フラットパネル式の放射線撮像装置のシステム構成を模式的に示す図である。図1において、100は放射線撮像装置である。101はシステム制御・画像処理装置である。102は画像表示装置である。103は放射線発生装置である。104はX線管である。
【0021】
放射線撮像装置100は、撮像部制御装置106と、二次元に配置された8枚の撮像素子21〜28からなる大面積フラットパネル(以下、単にフラットパネルと称す)107と、8枚の撮像素子21〜28それぞれに接続された8個の増幅器31〜38と、増幅器31〜38それぞれに接続された8個のA/D変換器11〜18とから成り、PC等のシステム制御・画像処理装置101に接続される。システム制御・画像処理装置101は、モニタ等の表示装置102や放射線発生装置103に接続され、放射線発生装置103を制御することでX線管104により放射線を発生する。被写体105を通過した放射線は不図示のシンチレータにより可視光に変換され、光電変換後にA/D変換器11〜18によりA/D変換が行われ、X線照射に対応した画像データが放射線撮像装置100からシステム制御・画像処理装置101に転送される。転送された画像データは、システム制御・画像処理装置101において画像処理が行われた後、画像表示装置102においてリアルタイムに表示される。
【0022】
図2は、撮像部制御装置106の構成を示す図である。図2において、201はCPUである。203はフラットパネル制御部である。204はA/D変換部である。205は書き込みアクセス制御部である。206は読み出しアクセス制御部である。207は画像出力部である。208はフレームメモリである。
【0023】
CPU201は、システム制御・画像処理装置101とコマンド送受信を行うとともに、放射線撮像装置100全体を制御する。フラットパネルセンサ制御部203は、フラットパネル107の各撮像素子の駆動制御を行い、光電変換された画素データを撮像素子からアナログ画像データとして出力させる。それとともに、フラットパネルセンサ制御部203は、撮像素子から読み出したアナログ画像データをデジタル画像データへ変化させるためのADクロックを制御してA/D変換部B204に対して出力する。
【0024】
書き込みアクセス制御部205は、A/D変換部204より出力されるデジタル画像データを入力し、フレームメモリ208内でラスタイメージの配列となるように書き込みアドレスを制御して、デジタル画像データをフレームメモリ208に書き込む。また、書き込みアクセス制御部205は、フレームメモリ208においてデジタル画像データの書き込みを終了した上段フレームのライン数を計測し、読み出しアクセス制御部206へ通知する。読み出しアクセス制御部206は、CPU201により設定された最適な読み出し開始ライン数と書き込みアクセス制御部205から通知された書き込み済みライン数とを比較する。比較の結果、書き込み済みライン数が最適な読み出し開始ライン数と等しくなった時点で、読み出しアクセス制御部206は、フレームメモリ208から順次画像データ(ラスタイメージ)を読み出し、画像出力部207に転送する。画像出力部207はシステム制御・画像処理装置101に対してラスタイメージを出力する。なお、フラットパネルセンサ制御部203は、撮像制御手段の適用例となる構成である。書き込みアクセス制御部205は、書き込み制御手段の適用例となる構成である。読み出しアクセス制御部206は、読み出し制御手段の適用例となる構成である。フレームメモリ208は、記録手段の適用例となる構成である。
【0025】
図3は、本実施形態における出力遅延時間の短縮方法を説明するためのタイムチャートである。図3において、301は撮影トリガを示している。302はフラットパネル107からの画素データの読み出し開始のタイミングを示している。303はフラットパネル107からの画素データの読み出し終了のタイミングを示している。304はフレームメモリ208からの画素データの読み出し開始のタイミングを示している。305はフレームメモリ208からの画素データの読み出し終了のタイミングを示している。306は画像データの出力開始のタイミングを示している。307は画像データの出力終了のタイミングを示している。
【0026】
本実施形態では、図3に示すように、フラットパネル107からの画像データの読み出し終了の時点(303)で、フレームメモリ208から読み出された画像データが1/2フレームとなるように、フレームメモリ208からの画像データの読み出しを開始(304)する。これにより、本実施形態においては、画像データの出力遅延時間を最短とすることができる。
【0027】
図4は、ビニングなし設定時における、フラットパネル107からの画像データ読み出し開始時の動作例を示すタイムチャートである。図4において、CLKVは、不図示の撮像素子内の半導体基板に内蔵される垂直シフトレジスタのシフトクロックである。VST信号は垂直シフトレジスタのスタート信号であり、CLKVとの組み合わせで垂直シフトレジスタの最初の垂直方向の画素が有効となる。CLKVに同期して垂直方向に順次画素の有効/無効が切り替わり、読み出すラインが切り替わる。
【0028】
CLKHは、不図示の撮像素子内の半導体基板に内蔵される水平シフトレジスタのシフトクロックである。HST信号は水平シフトレジスタのスタート信号であり、CLKHとの組み合わせで水平シフトレジスタの最初の水平方向の画素が有効となる。CLKHに同期して水平方向に順次画素の有効/無効が切り替わり、撮像素子の1ラインの画像データが順次アナログ出力端子に出力される。
【0029】
CLKHに同期して、撮像素子21〜28からアナログ画像データが順次アナログ出力端子に出力されるので、A/D変換器11〜18は、CLKHに同期するA/D変換クロックCLKADによってアナログ画像データをデジタル画像データに変換する。
【0030】
ここで、撮像素子21〜28からの画像データの読み出し速度に対して、フレームメモリ208への画像データの書き込み速度は高速である。そのため、フラットパネル107から1フレーム分の画像データの読み出すのに必要な時間T1は、撮像素子21〜28からの画像データの読み出し速度に律速する。即ち、時間T1は、撮像素子の垂直同期所要時間Vt、撮像素子の水平画素数P1、撮像素子の垂直ライン数L1、読み出しラインインターバルI1、CLKHの周期t1から、式1によって求められる。
【0031】
【数1】
【0032】
図5は、ビニングなし設定時における、フレームメモリ208から読み出された画像データが画像出力部207から出力される動作例を示すタイムチャートである。
【0033】
FVALはフレーム単位の有効データを示し、LVALはライン単位での出力データの有効/無効を示し、CLKPは出力データの同期信号である。画像データはCLKPに同期して画像出力部207から出力される。LVALの有効期間P2は一定であり、FVALの有効期間におけるLVALの無効期間(以下、出力ラインインターバルと称す)I2も一定である。画像出力部207からの画像データの出力が開始されると、1フレーム分の画像データの出力が完了するまで、同一周期でデータ出力が行われる。
【0034】
ここで、画像出力部207からの画像データの出力速度に対し、フレームメモリ208からの画像データの読み出し速度は高速である。そのため、1フレーム分の画像データ出力時間T2は、フレームメモリ208からの画像データの読み出し時間に依存せず、1フレームの水平方向画素数P2、1フレームの垂直方向ライン数L2、出力ラインインターバルI2、CLKPの周期t2から、式2により求められる。
【0035】
【数2】
【0036】
なお、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、フレームメモリ208から1/2フレーム分の画像データを読み出すのに必要な時間T2/2とフラットパネル107から1フレーム分の画素データを読み出すのに必要な時間T1とから、式3により求められる。
【0037】
【数3】
【0038】
次に、本発明の第2の実施形態について説明する。本実施形態に係る大面積フラットパネル式の放射線撮像装置の構成は図1に示した構成と同様であるため、以下の説明では、本実施形態に係る大面積フラットパネル式の放射線撮像装置の構成については、図1の符号を用いて示すものとする。
【0039】
図6は、2×2画素や4×4画素を加算平均して出力する所謂ビニング処理機能を有する撮像素子で構成されるフラットパネル107からの画像データの読み出し開始時の動作例を示すタイムチャートである。
【0040】
図6において、ADD0、ADD1は撮影モードを指定するための信号である。即ち、(ADD0,ADD1)=(1,0)が2×2ビニング、(ADD0,ADD1)=(0,1)が4×4ビニング、(ADD0,ADD1)=(0,0)でビニングなしを指定することができる。また、ADD0、ADD1以外の信号は第1の実施形態で説明した信号と同様であり、(ADD0,ADD1)=(0,0)のとき、第1の実施形態と同様の動作を行う。ここで、2×2ビニングとは、2×2画素を加算平均して出力するビニングモードを意味し、4×4ビニングとは、4×4画素を加算平均して出力するビニングモードを意味する。以下では、2×2ビニングを例に挙げて第2の実施形態について説明する。
【0041】
2×2ビニングにおいて、水平方向のシフトは、2×2画素の加算平均となるため、ビニングなしの画素の出力に対して1/2のサイズとなる。垂直方向は、2ライン分ずつシフトすることとなり、ビニングなしに比べて、各ラインの出力に対して、1ライン分シフトするためのラインシフト時間Tbが必要となる。従って、フラットパネル107の2×2ビニングでの1フレーム分の画素データの読み出し時間T1’は、式4により求められる。
【0042】
【数4】
【0043】
図7は、2×2ビニング設定時における、フレームメモリ208から読み出された画像データが画像出力部207から出力される動作例を示すタイムチャートである。
【0044】
図5のビニングなし設定時におけるタイムチャートに対して、水平方向の画素数、垂直方向のライン数がともに1/2となるため、LVALの間隔が1/2となり、LVALの数も1/2となる。従って、2×2ビニングでの1フレーム分の画像データ出力時間T2’は、式5により求められる。
【0045】
【数5】
【0046】
また、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、式6により求められる。
【0047】
【数6】
【0048】
さらに、ビニングモード係数Mとすると、最適な読み出し開始ライン数Nは、式7で与えられる。
【0049】
【数7】
【0050】
次に、本発明の第3の実施形態について説明する。図8は、本発明の第3の実施形態に係る大面積フラットパネル式の放射線動画撮像装置のシステム構成を模式的に示す図である。図8において、図1に示す構成と同一のものについては同じ符号を付している。
【0051】
本実施形態においては、フラットパネル1107は、シリコン半導体ウエハから短冊状に切り出された撮像素子109が、不図示の平面基台上に14列×2行のマトリクス状にタイリングされている。撮像素子109は、つなぎ用エリアセンサとして開発されており、撮像素子109において光電変換画素は等ピッチで二次元に並んでいる。平面基台で隣接する撮像素子は、撮像素子と撮像素子とを挟んで光電変換画素が撮像素子上と同ピッチになるようにタイリングされている。フラットパネル107の上辺部と下辺部とには、マトリックス状に並んだ撮像素子109の不図示の外部端子(電極パット)が一列に並んでいる。撮像素子109の電極パットは不図示のフライングリード式プリント配線板で外部の回路と接続される。41〜48はアナログマルチプレクサであり、撮像部制御装置106からの制御信号により撮像素子109の出力を選択し、それぞれ接続される増幅器31〜38に画像データを出力する。A/D変換器11〜18は、撮像部制御装置106から出力される同期クロックに従って、それぞれに接続される増幅器31〜38から出力されるアナログ画像データをデジタル画像データに変換し、撮像部制御装置106に出力する。撮像部制御装置106は、A/D変換器11〜18から出力されたブロック毎のデジタル画像データをラスタイメージに変換し、システム制御・画像処理装置101に転送する。
【0052】
第3の実施形態では、短冊状に切り出された撮像素子109は、横約20mm、縦約140mmであり、撮像素子109が14列×2行のマトリックス上にタイリングされてフラットパネル1107が構成されている。従って、フラットパネル1107は、縦約280mm、横約280mmの約11インチ角の正方形をなしている。本実施形態においては、約11インチ角の撮像領域全体に放射線が照射される11インチモードの撮影と、破線108の領域で示すように、放射線の照射角を約6.3インチ角に絞った6インチモードの撮影が可能となっている。
【0053】
図9は、撮像素子109の内部構造を示す図である。図10は、撮像素子109がタイリングされたフラットパネル107からの画像データ読み出し動作例を示すタイムチャートである。
【0054】
図9に示すように、撮像素子109には、二次元に整列した光電変換素子を含む画素回路301と、読み出し制御回路として垂直シフトレジスタ302及び水平シフトレジスタ303とが構成されている。また、撮像素子109には、外部端子から水平シフトレジスタスタート信号HST、垂直シフトレジスタスタート信号VST、水平シフトクロック信号CLKH、 垂直シフトクロック信号CLKVが入力される。
【0055】
図10において、VSTの“H”の状態でCLKVが立ち上がると、垂直シフトレジスタ302は内部の回路がリセットされ、垂直シフトレジスタ302の出力V0に“H”が出力され、行制御信号304で制御される1ラインの画素出力が有効となる。HSTの“H”状態でCLKHが立ち上がると、水平シフトレジスタ303は内部の回路がリセットされ、水平シフトレジスタ303の出力H0に“H”が出力され、列出力線305に出力される。有効になっている1ラインの画素のうち、H0で選択される画素回路301の出力がアナログ出力端子に出力される。順次CLKHパルスが入力され、水平シフトレジスタ303の“H”出力は、順次H0,H1,・・・、H126、H127へシフトして1ラインの読み出しを終了する。次に、垂直シフトクロック信号CLKVが入力され、垂直シフトレジスタ302の“H”出力はV1に切り替わる。その後、前記の1ラインの読み出しを行う。これらの動きを順次繰り返し、撮像素子109からの各画素の画像データの読み出しが行われる。
【0056】
CLKHのクロックに同期して撮像素子109の各画素の画像データが順次外部アナログ出力端子に出力されるので、A/D変換器31〜38はCLKHに同期するCLKADによりA/D変換を行う。
【0057】
A/D変換器11〜18とタイリングされた撮像素子109との組合せは、A/D変換器11、14、15、18が撮像素子4枚、A/D変換器12、13、16、17が撮像素子3枚である。この構成において、11インチモードの照射野では、全てのA/D変換器11〜18が作動し、照射領域の読み出しを行う。6インチモードの照射野108でも、11インチモードと同様に全てのA/D変換器11〜18が作動し、照射領域の読み出しを行う。
【0058】
6インチモードの照射野108の駆動では、外側の領域をA/D変換するA/D変換器11、14、15、18に接続される撮像素子4枚のうち、有効なのは中心部に近い1枚であるため、全ての画像領域を読み込む必要はない。A/D変換器11〜18の読み出し条件が同じであれば、A/D変換器11〜18の読み出し速度は最も広いA/D変換領域のA/D変換時間に律速する。このため、6インチモードの照射野108の駆動では、中心から遠い周辺部の撮像素子51〜54の読み込みを行わず、全てのA/D変換器11〜18が撮像素子3枚をA/D変換するようにすると、A/D変換領域の差による律速要因はなくなる。
【0059】
次に、11インチモードと6インチモードとの読み出し方法を、タイムチャートを用いて説明する。図10(a)は、図8に示すフラットパネル107の全画像領域を読み出す11インチモードの読み出し制御を示すタイムチャートである。
【0060】
図10(a)の信号SEL1、SEL2は2ビットの信号であり、タイムチャートに記載した0〜3の数字は、2ビットの信号の状態を示す。図8のアナログマルチプレクサ41〜48の入力端子に記載されている番号は、タイムチャートのSEL1、SEL2の数字と1対1で対応している。例えばSEL1、SEL2の出力が“0”のときはアナログマルチプレクサの“0”の入力が選択され、次段の増幅器に出力される。
【0061】
撮像素子4枚からのアナログ画像データを切り替えるアナログマルチプレクサ41、44、45、48は、SEL1により制御される。撮像素子3枚のアナログ信号を切り替えるアナログマルチプレクサ42、43、46、47は、SEL2により制御される。アナログマルチプレクサ41、44、45、48の入力は、SEL1が“3”のときに一番外側の撮像素子51〜54の出力が選択されるように構成されている。図10(a)に示すように、11インチモードの読み出し時には、8個のA/D変換領域の1ライン上の画素が“0”、“1”、“2”と順番に読み出され、SEL1が“3”のときに両端部の撮像素子51〜54が読み出される。読み出された画像データは、撮像部制御装置106内でラスタイメージに変換され、システム制御・画像処理装置101に転送される。SEL1が“3”のときに一番外側の撮像素子51〜54の出力が選択されるように構成されているので、6インチモードの読み出し時は一番外側の撮像素子51〜54の出力は不要となる。このため、図10(b)に示すように、SEL1、SEL2の出力パターンは同じになり、読み出し駆動が簡略化されるとともに、1ラインの画像データの読み出しも3/4の時間で完了する。
【0062】
本実施形態のように、複数の撮像素子の出力を1個のA/D変換器によってA/D変換して画像データを出力する場合、フラットパネル1107から1フレーム分の画素データを読み出すのに必要な時間T1”は、1つのA/D変換器に接続される最大撮像素子数S、撮像素子の垂直同期所要時間Vt、撮像素子の水平画素数P1、撮像素子の垂直ライン数L1、読み出しラインインターバルI1、CLKHの周期t1から、式8により求められる。
【0063】
【数8】
【0064】
また、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、式9によって求められる。
【0065】
【数9】
【0066】
次に、本発明の第4の実施形態について説明する。本実施形態は、第3の実施形態におけるフラットパネル1107を、ビニング処理機能を有する撮像素子で構成したものである。この場合、出力遅延時間を最短とする最適な読み出し開始ライン数Nは、ビニングモードによる係数Mと、ビニング処理における垂直シフトレジスタの空送り時間Tbとを考慮に入れ、式10により求められる。
【0067】
【数10】
【0068】
上述した実施形態においては、フラットパネルからの画像データの読み出し終了の時点で、フレームメモリから読み出された画像データが1/2フレームとなるように、フレームメモリ208からの画像データの読み出しを開始する。これにより、画像データの出力遅延時間を最短とすることができる。従って、本発明によれば、簡易な構成で、高速且つ欠落のない一定周期での動画撮影及びデータ転送が可能となる。
【0069】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
【符号の説明】
【0070】
11〜18:A/D変換器、21〜28:撮像素子、31〜38:増幅器、100:放射線撮像装置、101:システム制御・画像処理装置、102:画像表示装置、103:放射線発生装置、104:X線管、105:被写体
【特許請求の範囲】
【請求項1】
複数の撮像素子が配置された撮像手段と、
前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御手段と、
前記撮像制御手段により読み出された画像データを記録手段に書き込む書き込み制御手段と、
前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御手段とを有することを特徴とする撮像装置。
【請求項2】
前記読み出し制御手段は、前記記録手段において画像データが書き込まれたライン数が所定のライン数となったことに応じて、前記記録手段からの画像データの読み出しを開始することを特徴とする請求項1に記載の撮像装置。
【請求項3】
前記所定のライン数は、当該撮像装置の撮影モードに応じたライン数であることを特徴とする請求項2に記載の撮像装置。
【請求項4】
前記所定のライン数は、前記撮像素子の垂直同期所要時間Vt、前記撮像素子の水平画素数P1、前記撮像素子の垂直ライン数L1、前記撮像素子から画像データが読み出される際のラインインターバルI1、前記撮像素子から画像データが読み出される際のクロックの周期t1、ビニングモードにおける前記撮像素子のラインシフト時間Tb、前記記録手段から読み出される1フレームの画像データの水平方向画素数P2、前記記録手段から読み出される1フレームの画像データの垂直方向ライン数L2、前記記録手段から画像データが読み出される際のラインインターバルI2、前記記録手段から画像データが読み出される際のクロックの周期t2、ビニングモード係数Mから、
【数11】
により算出されることを特徴とする請求項3に記載の撮像装置。
【請求項5】
前記撮像手段を分割した前記各領域のうちの所定の領域において、当該撮像装置の撮影モードに応じて画像データを出力させる撮像素子を選択する選択手段を更に有することを特徴とする請求項1乃至3の何れか1項に記載の撮像装置。
【請求項6】
前記所定のライン数は、前記撮像素子の垂直同期所要時間Vt、前記撮像素子の水平画素数P1、前記撮像素子の垂直ライン数L1、前記撮像素子から画像データが読み出される際のラインインターバルI1、前記撮像素子から画像データが読み出される際のクロックの周期t1、ビニングモードにおける前記撮像素子のラインシフト時間Tb、前記記録手段から読み出される1フレームの画像データの水平方向画素数P2、前記記録手段から読み出される1フレームの画像データの垂直方向ライン数L2、前記記録手段から画像データが読み出される際のラインインターバルI2、前記記録手段から画像データが読み出される際のクロックの周期t2、ビニングモード係数M、前記各領域に配置される一つのA/D変換手段に接続される最大の撮像素子数Sから、
【数12】
により算出されることを特徴とする請求項5に記載の撮像装置。
【請求項7】
複数の撮像素子が配置された撮像手段を有する撮像装置の制御方法であって、
前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御ステップと、
前記撮像制御ステップにより読み出された画像データを記録手段に書き込む書き込み制御ステップと、
前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御ステップとを含むことを特徴とする撮像装置の制御方法。
【請求項8】
複数の撮像素子が配置された撮像手段を有する撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御ステップと、
前記撮像制御ステップにより読み出された画像データを記録手段に書き込む書き込み制御ステップと、
前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御ステップとをコンピュータに実行させるためのプログラム。
【請求項1】
複数の撮像素子が配置された撮像手段と、
前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御手段と、
前記撮像制御手段により読み出された画像データを記録手段に書き込む書き込み制御手段と、
前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御手段とを有することを特徴とする撮像装置。
【請求項2】
前記読み出し制御手段は、前記記録手段において画像データが書き込まれたライン数が所定のライン数となったことに応じて、前記記録手段からの画像データの読み出しを開始することを特徴とする請求項1に記載の撮像装置。
【請求項3】
前記所定のライン数は、当該撮像装置の撮影モードに応じたライン数であることを特徴とする請求項2に記載の撮像装置。
【請求項4】
前記所定のライン数は、前記撮像素子の垂直同期所要時間Vt、前記撮像素子の水平画素数P1、前記撮像素子の垂直ライン数L1、前記撮像素子から画像データが読み出される際のラインインターバルI1、前記撮像素子から画像データが読み出される際のクロックの周期t1、ビニングモードにおける前記撮像素子のラインシフト時間Tb、前記記録手段から読み出される1フレームの画像データの水平方向画素数P2、前記記録手段から読み出される1フレームの画像データの垂直方向ライン数L2、前記記録手段から画像データが読み出される際のラインインターバルI2、前記記録手段から画像データが読み出される際のクロックの周期t2、ビニングモード係数Mから、
【数11】
により算出されることを特徴とする請求項3に記載の撮像装置。
【請求項5】
前記撮像手段を分割した前記各領域のうちの所定の領域において、当該撮像装置の撮影モードに応じて画像データを出力させる撮像素子を選択する選択手段を更に有することを特徴とする請求項1乃至3の何れか1項に記載の撮像装置。
【請求項6】
前記所定のライン数は、前記撮像素子の垂直同期所要時間Vt、前記撮像素子の水平画素数P1、前記撮像素子の垂直ライン数L1、前記撮像素子から画像データが読み出される際のラインインターバルI1、前記撮像素子から画像データが読み出される際のクロックの周期t1、ビニングモードにおける前記撮像素子のラインシフト時間Tb、前記記録手段から読み出される1フレームの画像データの水平方向画素数P2、前記記録手段から読み出される1フレームの画像データの垂直方向ライン数L2、前記記録手段から画像データが読み出される際のラインインターバルI2、前記記録手段から画像データが読み出される際のクロックの周期t2、ビニングモード係数M、前記各領域に配置される一つのA/D変換手段に接続される最大の撮像素子数Sから、
【数12】
により算出されることを特徴とする請求項5に記載の撮像装置。
【請求項7】
複数の撮像素子が配置された撮像手段を有する撮像装置の制御方法であって、
前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御ステップと、
前記撮像制御ステップにより読み出された画像データを記録手段に書き込む書き込み制御ステップと、
前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御ステップとを含むことを特徴とする撮像装置の制御方法。
【請求項8】
複数の撮像素子が配置された撮像手段を有する撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
前記撮像手段を分割した各領域から夫々画像データを読み出す撮像制御ステップと、
前記撮像制御ステップにより読み出された画像データを記録手段に書き込む書き込み制御ステップと、
前記記録手段に対する画像データの書き込みが所定の状態となることに応じて、前記記録手段からの画像データの読み出しを開始する読み出し制御ステップとをコンピュータに実行させるためのプログラム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2012−70881(P2012−70881A)
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願番号】特願2010−217376(P2010−217376)
【出願日】平成22年9月28日(2010.9.28)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願日】平成22年9月28日(2010.9.28)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]