撮像装置
【課題】 安定した露出制御が行なわれる、違和感のない自動露出制御回路を備えた撮像装置の提供。
【解決手段】 撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、被写体の明るさの変化に伴い適正露光レベルを保つために制御されるアイリス制御において、アイリスの開度を検出する検出手段とその検出手段から得られるアイリスの開度位置情報に応じて、アイリス制動回路のゲインを制御するための制御信号を演算する演算回路とその演算回路の演算結果に基づきアイリス制動回路のゲインを可変する手段により構成された撮像装置。
【解決手段】 撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、被写体の明るさの変化に伴い適正露光レベルを保つために制御されるアイリス制御において、アイリスの開度を検出する検出手段とその検出手段から得られるアイリスの開度位置情報に応じて、アイリス制動回路のゲインを制御するための制御信号を演算する演算回路とその演算回路の演算結果に基づきアイリス制動回路のゲインを可変する手段により構成された撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオカメラ等の撮像装置、特に撮像素子で得られた映像信号をデジタル化して信号処理する撮像装置に関するものである。
【背景技術】
【０００２】
図５は一般的な光電変換素子を使用した撮像装置の構成を示すブロック図である。
【０００３】
同図において、１は撮像レンズ、２はこの撮像レンズ１を通った被写体からの撮像光の入射光量を制御するアイリス、３はアイリス２を駆動するためのアイリスモータ、４はアイリス２の開度の変化を電圧に変換して出力するホール素子出力回路で、１３は前記ホール素子出力回路４から出力される出力信号から前記アイリス２に制動を掛けるための制動信号を発生させるアイリス制動回路で、１４は前記ホール素子出力回路４からの出力と後述するシステムコントロール回路１５から出力されるアイリス制御信号から前記アイリス２を駆動するためのアイリスモータ３の駆動制御信号を生成するアイリス駆動回路である。
【０００４】
５は画像光を光電変換して電気的な映像信号に変換するＣＣＤ等の撮像素子、６はこの撮像素子５から出力された映像信号に含まれている蓄積電荷ノイズを低減するためのＳ／Ｈ回路で７は映像信号のレベルを一定レベルに保つためのオ−トゲインコントロ−ル回路（以下ＡＧＣ回路という）で、８は映像信号をデジタル信号に変換するＡ／Ｄ変換器、９はこのＡ／Ｄ変換器８からの出力されたデジタル信号をビデオ信号に変換するために必要なさまざまな信号処理を施す、デジタル信号処理（ＤＳＰ）回路である。
【０００５】
１２は前記撮像素子５を駆動するための駆動パルス等を発生するタイミングジェネレータ回路（以下ＴＧ回路という）で、１５は前記デジタル信号処理回路９を含むシステム全体を制御するマイクロコンピュータで構成されたシステムコントロール回路、１０は前記デジタル信号処理回路９から出力されたデジタル映像信号を前記システムコントロール回路１５からの制御信号により、記憶・出力するための画像メモリ、１１は前記デジタル信号処理回路９から出力されたデジタル映像信号をアナログ信号に変換するためのＤ／Ａ変換器である。１６は前記システムコントロール回路１５からシリアルデータで出力される撮像装置各部の制御を行うためのデジタルデータから任意のＤＣ電圧に変換するためのＤ／Ａ変換器である。
【０００６】
ここで自動露出制御回路全体の詳細な動作について説明する。
【０００７】
撮像レンズ１を通過した光は撮像素子５で光電変換されＳ／Ｈ回路６及びＡＧＣ回路７で信号レベルを適正に合わせてＡ／Ｄ変換器８でデジタル信号に変換されデジタル信号処理回路９に入力される。
【０００８】
ＤＳＰ回路９では入力されたデジタル映像信号を予め設定された一定時間積分してその積分値を前記システムコントロール回路１５にシリアルデータに変換して出力する。
【０００９】
システムコントロール回路１５では前記ＤＳＰ回路９から出力された積分値と適正露出が得られるように予め設定されたレベルとを比較し、その比較した差分値（ずれ量）から、アイリス２を制御するためのアイリス制御信号を演算して前記Ｄ／Ａ変換機１６にシリアルデータとしてデータを出力する。
【００１０】
Ｄ／Ａ変換機１６はこのデジタルデータから任意のアナログ電圧に変換して、前記アイリス駆動回路１４に出力する。
【００１１】
ここで図６は、前記アイリス制動回路１３の回路構成図である。
【００１２】
前記ホール素子回路４によりアイリス２の開度位置を電圧値に変換された出力が前記アイリス制動回路１３に入力される。その電圧の変化値をＲ１とＣ１の時定数により微分し増幅器１及び増幅器２でアイリス２を制動するために必要な信号レベルに増幅してアイリス駆動回路に出力する。
【００１３】
アイリス駆動回路１４ではＤ／Ａ変換機１６からの出力電圧とアイリス制動回路１３の出力信号に基づきアイリスモータ３を駆動するための制御信号を生成すと共にそのアイリスモータ３を駆動することによってアイリス２を制御して適正露光レベルを保つ回路構成となっている。
【特許文献１】特開平１０−１５５１００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記のような従来の撮像装置にあっては、ホール素子回路４の出力はアイリス２の開度に応じて電圧値を変化させるものであるが、図３に示すように前記撮像素子５の入射光量の変化はアイリス２の開放側では小さく、開口面積が小さくなるとその入射光量の変化は大きくなる。前記のようにアイリス２の制動はホール素子回路４の出力電圧の変化値であり開放側では充分な制動を得ることができるが、アイリス２の開口面積が小さくなる（絞る）と駆動と制動のバランスが崩れてくるために安定した露出制御が行なわれなくなるという問題があった。
【００１５】
本発明は、上記のような問題点に着目してなされたもので、違和感のない自動露出制御回路を備えた事を特徴とする撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明に係る撮像装置は、次のように構成したものである。
【００１７】
撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、被写体の明るさの変化に伴い適正露光レベルを保つために制御されるアイリス制御において、アイリスの開度を検出する検出手段とその検出手段から得られるアイリスの開度位置情報に応じて、アイリス制動回路のゲインを制御するための制御信号を演算する演算回路とその演算回路の演算結果に基づきアイリス制動回路のゲインを可変する手段により構成された撮像装置。
【発明の効果】
【００１８】
本発明によれば従来に比べてアイリスの開口面積が小さい場合でもアイリス制御時の制動を充分に掛ける事が可能となり、アイリスのオーバーシュート等の不自然なアイリスの挙動を最小限に押さえることができ、良好な映像信号を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例】
【００２０】
以下、本発明の詳細を図面に示す実施例に従って説明する。図１は本発明に係る撮像装置の全体のシステム構成を示すブロック図であり、図５と同一符号は同一構成要素を示している。
【００２１】
図１において、１は撮像レンズ、２はこの撮像レンズ１を通った被写体からの撮像光の入射光量を制御するアイリス、３はそのアイリス２を駆動するためのアイリスモータ、４はアイリス２の開度を検出し電圧に変換するホール素子回路、５は画像光を光電変換して電気的な映像信号に変換するＣＣＤ等の撮像素子、６はこの撮像素子５から出力された映像信号に含まれている蓄積電荷ノイズを低減するためのＳ／Ｈ回路である。
【００２２】
７は映像信号のレベルを一定レベルに保つためのオ−トゲインコントロ−ル回路（以下ＡＧＣ回路という）、８はこのＡＧＣ回路５から出力された映像信号をデジタル信号に変換するＡ／Ｄ変換器、９はこのＡ／Ｄ変換器７からの出力されたデジタル信号をビデオ信号に変換するために必要なさまざまな信号処理を施す、デジタル信号処理（ＤＳＰ）回路である。
【００２３】
１５は前記デジタル信号処理回路９を含むシステム全体を制御するマイクロコンピュータで構成されたシステムコントロール回路、１０は前記デジタル信号処理回路９から出力されたデジタル映像信号を、前記システムコントロール回路１５からの制御信号により、記憶・出力するための画像メモリ装置、１１はこの画像メモリ装置１０から出力されたデジタル映像信号をアナログ信号に変換するためのＤ／Ａ変換器である。
【００２４】
１６は前記システムコントロール回路１５から出力されるシリアルデータに基づいて任意の電圧を出力するＤ／Ａ変換器である。
【００２５】
１７はホール素子回路４の出力電圧値によりアイリス制動回路１３のゲインを可変するホール素子回路出力電圧検出回路である。
【００２６】
次に具体的な動作について説明する。尚、ここでは前述の従来例と本実施例の相異点に重点をおいて回路動作説明を行う。まず撮像レンズ１から入射された光は、従来と同様アイリス２で光量調整され撮像素子５に入り、ここで光電変換されて電気的な信号となる。この映像信号は、Ｓ／Ｈ回路６で蓄積電荷ノイズ成分を除去され、ＡＧＣ回路７で適正な映像信号レベルに増幅され、Ａ／Ｄ変換器８でデジタル信号に変換されてＤＳＰ回路９に入力される。
【００２７】
ＤＳＰ回路９では様々な信号処理を行いデジタルビデオ信号を生成する。
【００２８】
本実施の場合でのアイリス制動ゲイン切り替え回路１７の回路構成を図２に示す。
【００２９】
基準電圧２（３Ｖ）基準電圧３（ＧＮＤ）間に接続されたＲ１０・Ｒ１１・Ｒ１２・Ｒ１３によって３つの閾値を設定し、この３つの閾値とホール素子回路４から出力された電圧値をコンパレータＣＯＭＰ１・ＣＯＭＰ２・ＣＯＭＰ３で夫々比較する。
【００３０】
ＣＯＭＰ１・ＣＯＭＰ２・ＣＯＭＰ３の出力はそれぞれＳＷ１・ＳＷ２・ＳＷ３に接続されており、ＣＯＭＰ１・ＣＯＭＰ２・ＣＯＭＰ３の出力電圧によりＳＷ１・ＳＷ２・ＳＷ３の切り替えが夫々行なわれる。
【００３１】
例えば、ＣＯＭＰ１の閾値を２．５Ｖに設定し、ＣＯＭＰ２の閾値を２．０Ｖに設定し、ＣＯＭＰ３の閾値を１．８Ｖに設定した場合、仮にホール素子回路４の出力電圧値が２．３Ｖの時、ＣＯＭＰ１の出力はＬ、ＣＯＭＰ２の出力はＨ、ＣＯＭＰ３の出力はＨとなる。
【００３２】
ＣＯＭＰ１の出力がＬレベルであるためＣＯＭＰ１に続されるＳＷ１はＯＦＦとなり、ＣＯＭＰ２の出力はＨレベルであるためＣＯＭＰ２に続されるＳＷ２はＯＮとなり、ＣＯＭＰ３の出力がＨレベルであるためＣＯＭＰ３に続されるＳＷ３はＯＮとなる。
【００３３】
ＳＷ１はＯＦＦするためＲ９は増幅器２のゲイン設定には無関係となるが、ＳＷ２及びＳＷ３はＯＮであるためＲ８及びＲ７は増幅器２に接続されることになる。
【００３４】
この場合Ｒ６とＲ７とＲ８が並列に接続される回路構成になるためＲ６のみの場合に比べ増幅器２のゲインが小さくなる。
【００３５】
更にホール素子回路４の出力電圧値が高くなるとＣＯＭＰ１の出力もＨレベルになりＳＷ１がＯＮ状態に変わり、Ｒ９も増幅器２に接続されるため更に増幅器２のゲインが小さくなる。
【００３６】
上記のようにホール素子回路４の出力電圧値により増幅器２のゲインを切り替えることにより前記アイリス制動回路１３の制動ゲイン（増幅度）を切り替えることが可能となっている。
【００３７】
本実施例ではホール素子回路の出力電圧の検出に際して３つの閾値を設定しているが、図２からも判るように更に微細な制御を行う必要がある場合には、閾値を更に増やすことによってゲインのより細かな切り替えも可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る撮像装置の全体構成を示すブロック図
【図２】本実施例に係るホール素子回路出力の電圧検出回路とアイリス制動回路のブロック図
【図３】アイリスの開度におけるホール素子回路の出力電圧と光量変化を示す図
【図４】アイリス制動回路ゲイン切り替えのフローチャート
【図５】従来の全体構成を示す図
【図６】従来のアイリス制動回路のブロック図
【符号の説明】
【００３９】
１ 撮像レンズ
２ アイリス
３ アイリスモータ
４ ホール素子回路
５ 撮像素子
６ Ｓ／Ｈ回路
７ ＡＧＣ回路
８ Ａ／Ｄ変換器
９ デジタル信号処理回路
１０ 画像メモリ
１１ Ｄ／Ａ変換器
１２ ＴＧ回路
１３ アイリス制御回路
１４ アイリス駆動回路
１５ システムコントロール回路
１６ Ｄ／Ａ変換器
１７ ホール素子回路出力の電圧検出回路
１８ Ｄ／Ａ変換器
１９ 画像メモリ
【技術分野】
【０００１】
本発明は、ビデオカメラ等の撮像装置、特に撮像素子で得られた映像信号をデジタル化して信号処理する撮像装置に関するものである。
【背景技術】
【０００２】
図５は一般的な光電変換素子を使用した撮像装置の構成を示すブロック図である。
【０００３】
同図において、１は撮像レンズ、２はこの撮像レンズ１を通った被写体からの撮像光の入射光量を制御するアイリス、３はアイリス２を駆動するためのアイリスモータ、４はアイリス２の開度の変化を電圧に変換して出力するホール素子出力回路で、１３は前記ホール素子出力回路４から出力される出力信号から前記アイリス２に制動を掛けるための制動信号を発生させるアイリス制動回路で、１４は前記ホール素子出力回路４からの出力と後述するシステムコントロール回路１５から出力されるアイリス制御信号から前記アイリス２を駆動するためのアイリスモータ３の駆動制御信号を生成するアイリス駆動回路である。
【０００４】
５は画像光を光電変換して電気的な映像信号に変換するＣＣＤ等の撮像素子、６はこの撮像素子５から出力された映像信号に含まれている蓄積電荷ノイズを低減するためのＳ／Ｈ回路で７は映像信号のレベルを一定レベルに保つためのオ−トゲインコントロ−ル回路（以下ＡＧＣ回路という）で、８は映像信号をデジタル信号に変換するＡ／Ｄ変換器、９はこのＡ／Ｄ変換器８からの出力されたデジタル信号をビデオ信号に変換するために必要なさまざまな信号処理を施す、デジタル信号処理（ＤＳＰ）回路である。
【０００５】
１２は前記撮像素子５を駆動するための駆動パルス等を発生するタイミングジェネレータ回路（以下ＴＧ回路という）で、１５は前記デジタル信号処理回路９を含むシステム全体を制御するマイクロコンピュータで構成されたシステムコントロール回路、１０は前記デジタル信号処理回路９から出力されたデジタル映像信号を前記システムコントロール回路１５からの制御信号により、記憶・出力するための画像メモリ、１１は前記デジタル信号処理回路９から出力されたデジタル映像信号をアナログ信号に変換するためのＤ／Ａ変換器である。１６は前記システムコントロール回路１５からシリアルデータで出力される撮像装置各部の制御を行うためのデジタルデータから任意のＤＣ電圧に変換するためのＤ／Ａ変換器である。
【０００６】
ここで自動露出制御回路全体の詳細な動作について説明する。
【０００７】
撮像レンズ１を通過した光は撮像素子５で光電変換されＳ／Ｈ回路６及びＡＧＣ回路７で信号レベルを適正に合わせてＡ／Ｄ変換器８でデジタル信号に変換されデジタル信号処理回路９に入力される。
【０００８】
ＤＳＰ回路９では入力されたデジタル映像信号を予め設定された一定時間積分してその積分値を前記システムコントロール回路１５にシリアルデータに変換して出力する。
【０００９】
システムコントロール回路１５では前記ＤＳＰ回路９から出力された積分値と適正露出が得られるように予め設定されたレベルとを比較し、その比較した差分値（ずれ量）から、アイリス２を制御するためのアイリス制御信号を演算して前記Ｄ／Ａ変換機１６にシリアルデータとしてデータを出力する。
【００１０】
Ｄ／Ａ変換機１６はこのデジタルデータから任意のアナログ電圧に変換して、前記アイリス駆動回路１４に出力する。
【００１１】
ここで図６は、前記アイリス制動回路１３の回路構成図である。
【００１２】
前記ホール素子回路４によりアイリス２の開度位置を電圧値に変換された出力が前記アイリス制動回路１３に入力される。その電圧の変化値をＲ１とＣ１の時定数により微分し増幅器１及び増幅器２でアイリス２を制動するために必要な信号レベルに増幅してアイリス駆動回路に出力する。
【００１３】
アイリス駆動回路１４ではＤ／Ａ変換機１６からの出力電圧とアイリス制動回路１３の出力信号に基づきアイリスモータ３を駆動するための制御信号を生成すと共にそのアイリスモータ３を駆動することによってアイリス２を制御して適正露光レベルを保つ回路構成となっている。
【特許文献１】特開平１０−１５５１００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記のような従来の撮像装置にあっては、ホール素子回路４の出力はアイリス２の開度に応じて電圧値を変化させるものであるが、図３に示すように前記撮像素子５の入射光量の変化はアイリス２の開放側では小さく、開口面積が小さくなるとその入射光量の変化は大きくなる。前記のようにアイリス２の制動はホール素子回路４の出力電圧の変化値であり開放側では充分な制動を得ることができるが、アイリス２の開口面積が小さくなる（絞る）と駆動と制動のバランスが崩れてくるために安定した露出制御が行なわれなくなるという問題があった。
【００１５】
本発明は、上記のような問題点に着目してなされたもので、違和感のない自動露出制御回路を備えた事を特徴とする撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明に係る撮像装置は、次のように構成したものである。
【００１７】
撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、被写体の明るさの変化に伴い適正露光レベルを保つために制御されるアイリス制御において、アイリスの開度を検出する検出手段とその検出手段から得られるアイリスの開度位置情報に応じて、アイリス制動回路のゲインを制御するための制御信号を演算する演算回路とその演算回路の演算結果に基づきアイリス制動回路のゲインを可変する手段により構成された撮像装置。
【発明の効果】
【００１８】
本発明によれば従来に比べてアイリスの開口面積が小さい場合でもアイリス制御時の制動を充分に掛ける事が可能となり、アイリスのオーバーシュート等の不自然なアイリスの挙動を最小限に押さえることができ、良好な映像信号を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例】
【００２０】
以下、本発明の詳細を図面に示す実施例に従って説明する。図１は本発明に係る撮像装置の全体のシステム構成を示すブロック図であり、図５と同一符号は同一構成要素を示している。
【００２１】
図１において、１は撮像レンズ、２はこの撮像レンズ１を通った被写体からの撮像光の入射光量を制御するアイリス、３はそのアイリス２を駆動するためのアイリスモータ、４はアイリス２の開度を検出し電圧に変換するホール素子回路、５は画像光を光電変換して電気的な映像信号に変換するＣＣＤ等の撮像素子、６はこの撮像素子５から出力された映像信号に含まれている蓄積電荷ノイズを低減するためのＳ／Ｈ回路である。
【００２２】
７は映像信号のレベルを一定レベルに保つためのオ−トゲインコントロ−ル回路（以下ＡＧＣ回路という）、８はこのＡＧＣ回路５から出力された映像信号をデジタル信号に変換するＡ／Ｄ変換器、９はこのＡ／Ｄ変換器７からの出力されたデジタル信号をビデオ信号に変換するために必要なさまざまな信号処理を施す、デジタル信号処理（ＤＳＰ）回路である。
【００２３】
１５は前記デジタル信号処理回路９を含むシステム全体を制御するマイクロコンピュータで構成されたシステムコントロール回路、１０は前記デジタル信号処理回路９から出力されたデジタル映像信号を、前記システムコントロール回路１５からの制御信号により、記憶・出力するための画像メモリ装置、１１はこの画像メモリ装置１０から出力されたデジタル映像信号をアナログ信号に変換するためのＤ／Ａ変換器である。
【００２４】
１６は前記システムコントロール回路１５から出力されるシリアルデータに基づいて任意の電圧を出力するＤ／Ａ変換器である。
【００２５】
１７はホール素子回路４の出力電圧値によりアイリス制動回路１３のゲインを可変するホール素子回路出力電圧検出回路である。
【００２６】
次に具体的な動作について説明する。尚、ここでは前述の従来例と本実施例の相異点に重点をおいて回路動作説明を行う。まず撮像レンズ１から入射された光は、従来と同様アイリス２で光量調整され撮像素子５に入り、ここで光電変換されて電気的な信号となる。この映像信号は、Ｓ／Ｈ回路６で蓄積電荷ノイズ成分を除去され、ＡＧＣ回路７で適正な映像信号レベルに増幅され、Ａ／Ｄ変換器８でデジタル信号に変換されてＤＳＰ回路９に入力される。
【００２７】
ＤＳＰ回路９では様々な信号処理を行いデジタルビデオ信号を生成する。
【００２８】
本実施の場合でのアイリス制動ゲイン切り替え回路１７の回路構成を図２に示す。
【００２９】
基準電圧２（３Ｖ）基準電圧３（ＧＮＤ）間に接続されたＲ１０・Ｒ１１・Ｒ１２・Ｒ１３によって３つの閾値を設定し、この３つの閾値とホール素子回路４から出力された電圧値をコンパレータＣＯＭＰ１・ＣＯＭＰ２・ＣＯＭＰ３で夫々比較する。
【００３０】
ＣＯＭＰ１・ＣＯＭＰ２・ＣＯＭＰ３の出力はそれぞれＳＷ１・ＳＷ２・ＳＷ３に接続されており、ＣＯＭＰ１・ＣＯＭＰ２・ＣＯＭＰ３の出力電圧によりＳＷ１・ＳＷ２・ＳＷ３の切り替えが夫々行なわれる。
【００３１】
例えば、ＣＯＭＰ１の閾値を２．５Ｖに設定し、ＣＯＭＰ２の閾値を２．０Ｖに設定し、ＣＯＭＰ３の閾値を１．８Ｖに設定した場合、仮にホール素子回路４の出力電圧値が２．３Ｖの時、ＣＯＭＰ１の出力はＬ、ＣＯＭＰ２の出力はＨ、ＣＯＭＰ３の出力はＨとなる。
【００３２】
ＣＯＭＰ１の出力がＬレベルであるためＣＯＭＰ１に続されるＳＷ１はＯＦＦとなり、ＣＯＭＰ２の出力はＨレベルであるためＣＯＭＰ２に続されるＳＷ２はＯＮとなり、ＣＯＭＰ３の出力がＨレベルであるためＣＯＭＰ３に続されるＳＷ３はＯＮとなる。
【００３３】
ＳＷ１はＯＦＦするためＲ９は増幅器２のゲイン設定には無関係となるが、ＳＷ２及びＳＷ３はＯＮであるためＲ８及びＲ７は増幅器２に接続されることになる。
【００３４】
この場合Ｒ６とＲ７とＲ８が並列に接続される回路構成になるためＲ６のみの場合に比べ増幅器２のゲインが小さくなる。
【００３５】
更にホール素子回路４の出力電圧値が高くなるとＣＯＭＰ１の出力もＨレベルになりＳＷ１がＯＮ状態に変わり、Ｒ９も増幅器２に接続されるため更に増幅器２のゲインが小さくなる。
【００３６】
上記のようにホール素子回路４の出力電圧値により増幅器２のゲインを切り替えることにより前記アイリス制動回路１３の制動ゲイン（増幅度）を切り替えることが可能となっている。
【００３７】
本実施例ではホール素子回路の出力電圧の検出に際して３つの閾値を設定しているが、図２からも判るように更に微細な制御を行う必要がある場合には、閾値を更に増やすことによってゲインのより細かな切り替えも可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る撮像装置の全体構成を示すブロック図
【図２】本実施例に係るホール素子回路出力の電圧検出回路とアイリス制動回路のブロック図
【図３】アイリスの開度におけるホール素子回路の出力電圧と光量変化を示す図
【図４】アイリス制動回路ゲイン切り替えのフローチャート
【図５】従来の全体構成を示す図
【図６】従来のアイリス制動回路のブロック図
【符号の説明】
【００３９】
１ 撮像レンズ
２ アイリス
３ アイリスモータ
４ ホール素子回路
５ 撮像素子
６ Ｓ／Ｈ回路
７ ＡＧＣ回路
８ Ａ／Ｄ変換器
９ デジタル信号処理回路
１０ 画像メモリ
１１ Ｄ／Ａ変換器
１２ ＴＧ回路
１３ アイリス制御回路
１４ アイリス駆動回路
１５ システムコントロール回路
１６ Ｄ／Ａ変換器
１７ ホール素子回路出力の電圧検出回路
１８ Ｄ／Ａ変換器
１９ 画像メモリ
【特許請求の範囲】
【請求項１】
撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、前記撮像素子から出力された映像信号を予め設定された適正露光レベルに保つため、前記撮像素子への入射光量を制限するアイリスの開度を制御する自動露光制御回路において、アイリスの開度（絞り位置）を検出する検出手段とその検出値に応じてアイリス制動回路のゲインを可変する手段を備えたことを特徴とする撮像装置。
【請求項２】
アイリス制動回路のゲインを複数段可変可能なゲイン切り替え回路を備えたことを特徴とする請求項１記載の撮像装置。
【請求項１】
撮像光を映像信号に光電変換する撮像素子を有し、その撮像素子からのアナログ映像信号をデジタル信号に変換してデジタル信号処理を行う撮像装置において、前記撮像素子から出力された映像信号を予め設定された適正露光レベルに保つため、前記撮像素子への入射光量を制限するアイリスの開度を制御する自動露光制御回路において、アイリスの開度（絞り位置）を検出する検出手段とその検出値に応じてアイリス制動回路のゲインを可変する手段を備えたことを特徴とする撮像装置。
【請求項２】
アイリス制動回路のゲインを複数段可変可能なゲイン切り替え回路を備えたことを特徴とする請求項１記載の撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−１３３３８８（Ｐ２００６−１３３３８８Ａ）
【公開日】平成１８年５月２５日（２００６．５．２５）
【国際特許分類】
【出願番号】特願２００４−３２０７７６（Ｐ２００４−３２０７７６）
【出願日】平成１６年１１月４日（２００４．１１．４）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１８年５月２５日（２００６．５．２５）
【国際特許分類】
【出願日】平成１６年１１月４日（２００４．１１．４）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]