支えられたアンダーフィルを有する回路板
【解決手段】
種々の回路板及びそれを用いる製造の方法が開示される。1つの態様においては、回路板(20)の面(17)に半田マスク(90)を適用することと、半田マスク(90)内に面(17)まで通じる少なくとも1つの開口(105)を形成することと、を含む製造の方法が提供される。半田マスク(90)上にアンダーフィル(25)がその一部(100)が少なくとも1つの開口(105)内へと突出するように配置される。
種々の回路板及びそれを用いる製造の方法が開示される。1つの態様においては、回路板(20)の面(17)に半田マスク(90)を適用することと、半田マスク(90)内に面(17)まで通じる少なくとも1つの開口(105)を形成することと、を含む製造の方法が提供される。半田マスク(90)上にアンダーフィル(25)がその一部(100)が少なくとも1つの開口(105)内へと突出するように配置される。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は概して半導体処理に関し、より特定的には半導体チップ半田バンプパッド及びそれを作製する方法に関する。
【背景技術】
【0002】
半導体チップを半導体チップパッケージ基板等の回路板に実装するために、フリップチップ実装スキームが何十年にわたり用いられてきた。多種多様な従来のフリップチップにおいて、半導体チップの入力/出力(I/O)サイトと回路板の対応するI/Oサイトとの間で多数の半田接合が確立される。1つの従来のプロセスにおいては、半導体チップの所与のI/Oサイト又はパッドには半田バンプが金属学的に接合され、また回路板の対応するI/Oサイトには所謂プリ半田(pre-solder)が金属学的に接合される。その後に、半田バンプとプリ半田は接近させられ、そして半田バンプ及びプリ半田の一方又は両方をリフローする加熱プロセスにさらされて、必要な半田接合を確立する。
【0003】
フリップチップ半田接合は、熱膨張係数(CTE)の不整合、延性差及び回路板の反り等の種々の原因からの機械的な応力にさらされることがある。そのような応力は、上述した従来の半田接合を曲げモーメントの影響下に置き得る。応力はダイのエッジ及び角で最大になりまたダイ中央に近づくに従って低下する傾向があるという点において、影響はやや方向性のものである。
【発明の概要】
【発明が解決しようとする課題】
【0004】
CTE不整合の影響を軽減するために、通常は、アンダーフィル材料がチップと下層のパッケージ基板の間に配置され、より特定的にはチップとパッケージ基板上の半田レジスト層との間に配置される。半田接合と同様に、アンダーフィルも曲げモーメントの影響下に置かれ得る。状況が十分に深刻であり又はアンダーフィルの半田レジストへの接合が局所的に弱っていると、剥離が生じ得る。アンダーフィル剥離は半田接合内に亀裂を生じさせることがあり、最終的にはデバイス故障に繋がり得る。
【0005】
1つの従来の設計は、半田マスクの比較的に滑らかな表面とアンダーフィルの間での接着接合の強度に頼っている。応力はこの接合を圧倒してしまう。別の従来の設計は、接着接合を強化するために、プラズマエッチングプロセスを利用して半田マスクの上面を粗くする。この粗面化は、典型的には1ミクロン未満の深さ迄である。更に別の技術は、アンダーフィル堆積に先立つ半田マスクの追加的な洗浄に頼る。この技術においても、滑らかな表面への接着接合が到達点であるにすぎない。
【0006】
本発明は、上述した1つ以上の不都合の影響を克服し又は低減することに向けられている。
【課題を解決するための手段】
【0007】
本発明の実施形態の1つの態様によると、回路板の面に半田マスクを適用することと、半田マスク内に前記面まで通じる少なくとも1つの開口を形成することと、を含む製造の方法が提供される。半田マスク上にはアンダーフィルがその一部が少なくとも1つの開口内へと突出するように配置される。
【0008】
本発明の実施形態の別の態様によると、半導体チップを回路板に結合する方法であって、回路板の面に半田マスクを適用することと、半田マスク内に前記面まで通じる複数の開口を形成することと、を含む方法が提供される。半導体チップは、間隙を残すように回路板の前記面に結合される。アンダーフィルは、その一部が開口の各々内へと突出するように間隙内に配置される。
【0009】
本発明の実施形態の別の態様によると、面を有する回路板を含む装置が提供される。半田マスクは、前記面上にあり、且つ前記面まで通じる少なくとも1つの開口を含む。アンダーフィルは、半田マスク上にあり、且つ少なくとも1つの開口内へと突出する部分を含む。
【図面の簡単な説明】
【0010】
本発明の前述の及び他の利益は、以下の詳細な説明を読む場合及び図面を参照する場合に明らかになるはずである。
【0011】
【図1】図1は回路板上に実装される半導体チップを含む半導体チップデバイスの例示的な実施形態の斜視図である。
【0012】
【図2】図2は断面2−2でとられた図1の断面図である。
【0013】
【図3】図3は図2の一部分を拡大して示す図である。
【0014】
【図4】図4は断面4−4でとられた図3に示される部分の断面図である。
【0015】
【図5】図5は図4と同様の断面図であるが、代替的で例示的な半導体マスク及びアンダーフィルの配置の断面図である。
【0016】
【図6】図6は例示的な半田マスク上の例示的な非接触マスクの位置決めを示す断面図である。
【0017】
【図7】図7は図6と同様の断面図であるが、半田マスクのリソグラフィ露光を示す断面図である。
【0018】
【図8】図8は図7と同様の断面図であるが、選択開口を生じさせる半田マスク現像を示す断面図である。
【0019】
【図9】図9は図8と同様の断面図であるが、半田マスク上の半田構造配置を示す断面図である。
【0020】
【図10】図10は図9と同様の断面図であるが、アンダーフィル配置を示す断面図である。
【0021】
【図11】図11は図4と同様の断面図であるが、より小さい倍率で示される断面図である。
【発明を実施するための形態】
【0022】
半導体チップパッケージ基板等の回路板の種々の実施形態がここに説明される。1つの例は、回路板の面まで通じる1つ以上の開口を伴ってパターニングされる半田マスクを含む。半田マスク上に配置されるアンダーフィルは、開口内へと突出すると共に強度の向上及びアンダーフィル剥離に対する抵抗のための機械的な接合を形成する部分を含む。付加的な詳細が以下に説明される。
【0023】
以下に説明される図面において、同一の要素が2つ以上の図に現れる場合には、参照番号は概して繰り返される。図面の特に図1を参照すると、回路板20の面17上に実装される半導体チップ15を含む半導体チップデバイス10の例示的な実施形態の斜視図が示されている。アンダーフィル材料層25は、半導体チップ15と回路板20の間に配置される。半導体チップ15は、電子機器に用いられる無数にある様々な種類の回路デバイス、例えばマイクロプロセッサ、グラフィクスプロセッサ、組み合わせに係るマイクロプロセッサ/グラフィクスプロセッサ、特定用途向け集積回路、メモリデバイス等の任意のものであってよく、そして単一若しくは多重コアであってよく又は追加的なダイと共に積層されていてもよい。半導体チップ15は、シリコン又はゲルマニウム等のバルク半導体、あるいは絶縁体上シリコン(silicon-on-insulator)材料等の絶縁体材料上の半導体から構成されていてよい。半導体チップ15は、回路板20にフリップチップ実装され、そして半田接合又は他の構造(図1には見えないが図2以降に示される)によって回路板20と電気的に接続される。
【0024】
回路板20は、半導体チップパッケージ基板、回路カード、又は実際上は任意の他の種類のプリント回路板であってよい。モノリシック構造が回路板20のために用いられ得るが、より典型的な構造はビルドアップ設計を利用するであろう。この点において、回路板20は、その上に1つ以上のビルドアップ層が形成され且つその下方に追加的な1つ以上のビルドアップ層が形成される中央コアから構成され得る。コアそれ自体は、1つ以上の層の積層物から構成され得る。そのような配置の1つの例は所謂「2−2−2」配置と称されることがあり、この場合、2層のビルドアップ層の2セットの間に単一層コアが積層される。半導体チップパッケージ基板として実装される場合、回路板20内の層の数は4乃至16以上に変わり得るが、4層未満が用いられることもある。所謂「コアレス」設計もまた用いられ得る。回路基板20の層は、金属相互接続が組み込まれる種々の周知のエポキシ類等の絶縁性材料から構成され得る。ビルドアップ以外の多重層構成が用いられることもある。随意的に、回路板20は、周知のセラミックス又はパッケージ基板若しくは他のプリント回路板に適する他の材料から構成され得る。
【0025】
半導体チップデバイス10の追加的な詳細は図2と併せて説明されることになり、図2は断面2−2でとられた図1の断面図である。図2に移る前に、断面において示されることになるパッケージ10の部分の正確な位置を示すことが有用であろう。断面2−2はエッジ30を含む半導体チップ15の小部分を通っていることに留意されたい。この背景で改めて図2に注目する。半導体チップ15と図示しない別の回路デバイスの間での電力、接地及び信号の伝達をもたらすために、回路板20には多数の導体トレース及びビア並びに他の構造が設けられている。これらの伝達を容易にするために、回路板20には、図示されるボールグリッドアレイ33又はピングリッドアレイ、ランドグリッドアレイ若しくは他の種類の相互接続スキームの形態にある入力/出力が設けられていてよい。上述したように、半導体チップ15は、バルク半導体又は絶縁体上半導体構造として構成され得る。この例示的な実施形態においては、半導体チップ15は、バルク半導体層35及び半導体デバイス層40を含むバルク半導体として実装される。半導体デバイス層40は、半導体チップ15のための機能を提供する種々の回路を含み、そして典型的には、半導体チップ15への及び半導体チップ15からの電力、接地及び信号の伝達を容易にする多数のメタライゼーション層及び/又は他の種類の導体層を含むであろう。半導体デバイス層40上には誘電体積層層45が形成されており、誘電体積層層45は絶縁材料の多重層から構成され得る。例示的な実施形態においては、誘電体積層物は、例えば二酸化シリコン及び窒化シリコンの交互の層からなる。しかし、積層物の代わりに、これらの絶縁材料又は他の絶縁材料の1つからなるモノリシック構造も用いられ得る。
【0026】
半導体チップ15は、間隙47を残すように回路板20の面17にフリップチップ実装されてよく、そして多数の半田構造又は接合によって回路板20と電気的に接続されてよく、それらのうちの2つが見えておりそれぞれ符合50及び55で表されている。断面2−2の位置に起因して半田接合55はその一部分のみが見えている。半田接合50の以下の説明は他の半田接合の例示でもある。半田接合50は半田構造又はバンプ60を含み、半田構造又はバンプ60は、プリ半田(pre-solder)と称されることもある別の半田構造65に金属学的に接合される。半田バンプ60及びプリ半田65は、半田リフロー処理によって金属学的に接合される。不規則線70は、リフローの後の半田バンプ60及びプリ半田65の間の仮想境界を示す。しかし、当業者であれば、そのような境界70は顕微鏡検査によっても容易には殆ど見えないことを理解するはずである。半田バンプ60は、種々の鉛ベースの又は無鉛の半田から構成されてよい。例示的な鉛ベースの半田は、約63%Sn及び37%Pbのような共晶比率での又はその近くでの組成を有していてよい。無鉛の例は、錫・銀(約97.3%Sn、2.7%Ag)、錫・銅(約99%Sn、1%Cu)、錫・銀・銅(約96.5%Sn、3%Ag、0.5%Cu)等を含む。プリ半田65は同じ種類の材料から構成されてよい。随意的に、単一半田構造又は半田プラス伝導性ポスト配置が好ましい場合には、プリ半田65はなくてよい。半田バンプ60は、アンダーバンプメタライゼーション又はUBM構造とも称される導体構造75に金属学的に接続される。他の箇所で更に詳細に説明されるように、UBM構造75には、種々の応力及び曲げモーメントに対する改善された耐性をもたらす階段配置(stair arrangement)が設けられていてよい。UBM構造75は、次いで、半導体チップ15内の符号80で示される別の導体構造又はパッドに電気的に接続されており、別の導体構造又はパッド80は、半導体チップ15内の複数のメタライゼーション層の一部であってよい。導体構造80は再分配(redistribution)層又はRDL構造と称されることがある。導体構造80は、電力、接地若しくは信号のための入力/出力サイトとして用いられてよく、又は他の構造に電気的に結ばれていないダミーパッドとして用いられてよい。プリ半田65は同様に、半田マスク90によって横方向に境界される導体85に金属学的に接合されている。導体構造85は、導体構造の多重層であってビアによって相互接続されると共に誘電体材料層によって囲まれているであろうものの一部を形成してよい。
【0027】
アンダーフィル材料層25が半導体チップ15と基板20の間、特に半導体チップ15と半田マスク90の間で分散させられており、半導体チップ15、半田接合50,55等及び回路板20の熱膨張係数(CTE)の差の影響を低減している。アンダーフィル25は、必要に応じて半田マスクのエッジ97まで延びていてよく、あるいはそれを通過してよい。アンダーフィル材料層25は、例えば、シリカフィラー及びフェノール樹脂と混合されたエポキシ樹脂であってよく、半田接合50及び55を確立するためのリフロー処理の前又は後に堆積させられてよい。種々の物理的プロセスが、アンダーフィル25と半田マスク90の間の接合に対する顕著な応力の原因になり得る。これらの応力の幾つかは、熱サイクルに際しての半導体チップ15、回路板20及びアンダーフィル材料層25の間での歪率(strain rate)の差に起因している。差応力に対する別の寄与因子は、半田バンプ60とプリ半田65の間の延性差であろう。エッジ効果として知られる現象に起因して、これらの差応力及び結果としての歪は、半導体チップ15のエッジ30の近傍で最大になるであろうし、そしてエッジ30から半導体チップ15の中心に向かって矢印92で示されるような方向において次第に減少するであろう。
【0028】
アンダーフィル材料層25は、接着力によって半田マスク90の上面95に接着している。しかし、半田マスク95からのアンダーフィル25の剥離は、半田接合50にまたがる複数のアンダーフィル突起によって更に抑制される。アンダーフィル突起の1つには符号100が付されている。アンダーフィル突起100及び符号が付されていない他のアンダーフィル突起は、半田マスク90内に開口105等の開口を形成することによって確立される。アンダーフィル25、突起100及び開口105の追加的な詳細は、次いで図3を参照することによって理解されるはずであり、図3は破線の楕円110で囲まれる図2の一部を拡大したものである。図3においては、回路板20の一部、導体パッド85、半田接合50のプリ半田65の一部の他、半田マスク90及びアンダーフィル25のそれぞれの一部が見えている。この断面図においては、アンダーフィル25の突起100だけでなく、半田マスク90の対応する開口130、135及び140内に配置される突起115、120及び125も見えている。上述したように、突起100は半田マスク内の開口105内に配置される。突起100、115、120及び125は、半田マスク90との化学的な結合、及び半田マスク90に対するアンダーフィル25の回転運動に耐える機械的な連結により、半田マスク90からのアンダーフィル25の剥離に対する追加的な抵抗力を与える。本質的には、所与の突起、例えば突起100の横方向のエッジ又は境界が、半田マスク90の開口105の対向する横方向のエッジ又は境界にもたれかかっている。効果は、協働部材の間での締まりばめ(interference fit)と同様である。
【0029】
突起100、115、120及び125の数及び形状は大きく変わり得ることが理解されるべきである。この点に関して次に図4を参照すると、断面4−4でとられた図3の断面図が示されている。この断面図においては、突起100、115、120及び125の他に、プリ半田65の周囲に配列されてこれを包囲する4つの追加的な突起145、150、155及び160が見えている。この例示的な実施形態においては、突起105、110、120及び125は概して円形断面を有している。しかし、実際上は、長方形、正方形又は他の形状等の任意の形状が用いられ得る。また、突起100、115、120及び125の空間的な配列は、設計の裁量に応じて大きく変わり得る。実際には、アンダーフィル突起の数、空間的配列及びフットプリント(footprint)は半田接合毎に変わるであろうし、また、ある種の半田接合は、設計的な考慮によってはその近傍にアンダーフィルの突起を全く有していないこともある。
【0030】
1つの可能な代替的な配列が図5に示されており、図5は図4と同様の断面図である。ここで、半田マスク90’には、プリ半田65’の周りにアンダーフィルの突起165、170、175及び180が配列される開口が設けられている。突起165、170、175及び180の数は4であり、これらは概して正方形のフットプリントを有している。
【0031】
半田マスク90及びアンダーフィル突起100、115、120及び125を作製するための例示的な方法は、次に図6、7、8、9及び10を参照することによって、先ずは図6を参照することによって理解されるであろう。この例示的な作製プロセスは、図3に示されるアンダーフィル25、回路板20及び半田マスク90の一部と併せて説明されることになるが、これらの構造の他の部分の例示でもあることが理解されるべきである。また、回路板20に対して行われるここで説明されるプロセスは、1つのディスクリート回路板に対して行われ得るし、あるいはストリップ又は他の形態にある幾つかの回路板に対して一斉に行われ得ることが理解されるべきである。先ず図6を参照する。この段階では、導体構造85及びおそらく他のメタライゼーションが回路板20内に既に形成されている。導体構造85は、アルミニウム、銅、銀、金、チタン、高融点金属、高融点金属化合物、これらの合金、等の種々の導体材料から構成され得る。単一の構造である代わりに、導体構造85は、複数の金属層の積層物、例えばチタン層、ニッケル・バナジウム層及び銅層の順の積層物から構成されてもよい。別の実施形態においては、チタン層が銅層に覆われその上にニッケルの上部被覆が続いてよい。しかし、当業者であれば、多種多様な導電性材料が導体構造85のために用いられ得ることを理解するはずである。金属材料を適用するために物理的気相堆積、化学的気相堆積、メッキ等の種々の周知技術が用いられ得る。尚、付加的な導体構造が用いられてもよい。
【0032】
最初に半田マスク90が導体パッド85を覆うように回路板20に塗布されてよい。半田マスク90は、スピンコーティング又は他の技術によって塗布されてよく、また半田マスク作製に適する種々の材料、例えば、太陽インキ製造株式会社(Taiyo Ink Mfg. Co., Ltd.)製のPSR−4000_AUS703又は日立化成工業株式会社(Hitachi Chemical Co., Ltd.)製のSR7000から作製され得る。この段階で非接触フォトマスク190が半田マスク90上に配置されてよい。非接触マスク190は、透明基板192と、半田マスク90内に形成されることになる開口の所望の形状及びサイズに従う形状及びサイズの不透明部分195、200、205、210及び215と、を含む。不透明部分195、200、205、210及び215のためにはクロム等が用いられてよく、またある種のガラスが基板192のために用いられてよい。随意的には、フォトリソグラフィマスクが半田マスク90上に形成されてよく、そして周知の技術によってフィソグラフィ的にパターニングされてよい。
【0033】
次に図7を参照すると、半田マスク90のマスキングされなかった部分を露光してそれらの部分を後続の現像液に不溶にするために、露光プロセスが行われる。露光に次いでマスク190は除去されてよく、あるいはレジストから形成されている場合には灰化、溶剤剥離、等によって剥離されてよい。露光光220の適切な波長及び強度並びに時間は、半田マスク90の特性に依存するであろう。
【0034】
次に図8を参照すると、図7に示される非接触マスク190が露光に次いで除去され、そして周知の現像液を用いて半田マスク90が現像されて、半田マスク90内に開口105、130、135及び140が確立されると共に、続いて形成されることになるプリ半田(図3における65)を収容するように設計されるもっと大きな開口225が確立される。形成された開口225により、導体パッド85が露出させられて半田構造を受け入れる準備が整う。
【0035】
次に図9を参照する。ここで、プリ半田65が導体パッド85に適用されてよい。プリ半田65は、印刷、メッキ、ピック・アンド・プレース(pick and place)又は半田構造を適用するための他の技術によって適用されてよい。言うまでもなく、半田マスク90の開口105、130、135及び140のいずれにもプリ半田65が堆積しないように注意を払うべきである。
【0036】
図10に示されるように、半田マスク90上にアンダーフィル材料の小滴又はビーズ(droplets or beads)230を分注することによって、アンダーフィル25が堆積させられてよい。アンダーフィル25のこの堆積は、半導体チップ15(図2参照)が回路板20に実装された後又は実装される前に行われてよい。アンダーフィル25が半田マスク90全面に拡がるにつれて、開口105、130、135及び140が充填されて前述の突起が確立される。尚、図10においては、2つの突起120及び125が既に確立されている。堆積の後、アンダーフィル25は熱硬化に供される。樹脂に用いられるエポキシに応じて種々のパラメータが硬化のために用いられ得る。例示的な実施形態においては、硬化は約140〜160℃で約60〜120分間行われてよい。
【0037】
光活性化合物以外が用いられている場合には、半田マスク90内に開口105、130、135及び140を確立するために他の技術が用いられてよいことが理解されるべきである。この点に関して、必要に応じて化学的エッチング、レーザ切削又は他の材料除去技術によって開口105、130、135及び140を切ることが可能であろう。
【0038】
当業者であれば、補強アンダーフィル突起の配置は、半田接合又は他の相互接続構造の位置に拘束される必要がないことを理解するはずである。この点に関して次いで図11を参照すると、図4と同様であるが、より低い倍率での平面図が示されている。より低い倍率に起因して、半田マスク90のエッジ97及び回路板20(図2にも示されている)の表面17の一部が見えている。図示の簡略化のために、図4にも示されるプリ半田65並びにアンダーフィル突起100、115、120及び125のみが符号を付されている。集合的に符号235を付されている追加的なアンダーフィル突起は、他の箇所で説明されたように半田マスク90内に形成されてよい。アンダーフィル突起235は、回路板20とのアンダーフィル材料界面のどこにでも配置させられ得る。この例示においては、アンダーフィル突起235は、半田マスク90の周囲240に沿っている。
【0039】
ここに開示される例示的な実施形態のいずれもが、例えば半導体、磁気ディスク、光ディスク若しくは他の記憶媒体等のコンピュータ可読媒体内に置かれる命令又はコンピュータデータ信号としての命令において具現化されてよい。命令又はソフトウエアは、ここに開示される回路構成を合成し且つ/又はシミュレートすることが可能であってよい。例示的な実施形態においては、開示されている回路構成を合成するために、ケイデンス(Cadence)APD、アンコール(Encore)等の電子設計オートメーションプログラムが用いられてよい。結果として得られるコードは、開示されている回路構成を製造するために用いられてよい。
【0040】
本発明は種々の修正及び代替的な形態を許容し得る一方で、特定の実施形態が例示の目的で図示され且つここに詳細に説明されてきた。しかし、本発明は開示される特定の形態に限定されることを意図されていないことが理解されるべきである。むしろ、本発明は、以下の添付の特許請求の範囲によって画定される本発明の精神及び範囲内にある全ての修正、均等なもの及び代替案を網羅するものである。
【技術分野】
【0001】
この発明は概して半導体処理に関し、より特定的には半導体チップ半田バンプパッド及びそれを作製する方法に関する。
【背景技術】
【0002】
半導体チップを半導体チップパッケージ基板等の回路板に実装するために、フリップチップ実装スキームが何十年にわたり用いられてきた。多種多様な従来のフリップチップにおいて、半導体チップの入力/出力(I/O)サイトと回路板の対応するI/Oサイトとの間で多数の半田接合が確立される。1つの従来のプロセスにおいては、半導体チップの所与のI/Oサイト又はパッドには半田バンプが金属学的に接合され、また回路板の対応するI/Oサイトには所謂プリ半田(pre-solder)が金属学的に接合される。その後に、半田バンプとプリ半田は接近させられ、そして半田バンプ及びプリ半田の一方又は両方をリフローする加熱プロセスにさらされて、必要な半田接合を確立する。
【0003】
フリップチップ半田接合は、熱膨張係数(CTE)の不整合、延性差及び回路板の反り等の種々の原因からの機械的な応力にさらされることがある。そのような応力は、上述した従来の半田接合を曲げモーメントの影響下に置き得る。応力はダイのエッジ及び角で最大になりまたダイ中央に近づくに従って低下する傾向があるという点において、影響はやや方向性のものである。
【発明の概要】
【発明が解決しようとする課題】
【0004】
CTE不整合の影響を軽減するために、通常は、アンダーフィル材料がチップと下層のパッケージ基板の間に配置され、より特定的にはチップとパッケージ基板上の半田レジスト層との間に配置される。半田接合と同様に、アンダーフィルも曲げモーメントの影響下に置かれ得る。状況が十分に深刻であり又はアンダーフィルの半田レジストへの接合が局所的に弱っていると、剥離が生じ得る。アンダーフィル剥離は半田接合内に亀裂を生じさせることがあり、最終的にはデバイス故障に繋がり得る。
【0005】
1つの従来の設計は、半田マスクの比較的に滑らかな表面とアンダーフィルの間での接着接合の強度に頼っている。応力はこの接合を圧倒してしまう。別の従来の設計は、接着接合を強化するために、プラズマエッチングプロセスを利用して半田マスクの上面を粗くする。この粗面化は、典型的には1ミクロン未満の深さ迄である。更に別の技術は、アンダーフィル堆積に先立つ半田マスクの追加的な洗浄に頼る。この技術においても、滑らかな表面への接着接合が到達点であるにすぎない。
【0006】
本発明は、上述した1つ以上の不都合の影響を克服し又は低減することに向けられている。
【課題を解決するための手段】
【0007】
本発明の実施形態の1つの態様によると、回路板の面に半田マスクを適用することと、半田マスク内に前記面まで通じる少なくとも1つの開口を形成することと、を含む製造の方法が提供される。半田マスク上にはアンダーフィルがその一部が少なくとも1つの開口内へと突出するように配置される。
【0008】
本発明の実施形態の別の態様によると、半導体チップを回路板に結合する方法であって、回路板の面に半田マスクを適用することと、半田マスク内に前記面まで通じる複数の開口を形成することと、を含む方法が提供される。半導体チップは、間隙を残すように回路板の前記面に結合される。アンダーフィルは、その一部が開口の各々内へと突出するように間隙内に配置される。
【0009】
本発明の実施形態の別の態様によると、面を有する回路板を含む装置が提供される。半田マスクは、前記面上にあり、且つ前記面まで通じる少なくとも1つの開口を含む。アンダーフィルは、半田マスク上にあり、且つ少なくとも1つの開口内へと突出する部分を含む。
【図面の簡単な説明】
【0010】
本発明の前述の及び他の利益は、以下の詳細な説明を読む場合及び図面を参照する場合に明らかになるはずである。
【0011】
【図1】図1は回路板上に実装される半導体チップを含む半導体チップデバイスの例示的な実施形態の斜視図である。
【0012】
【図2】図2は断面2−2でとられた図1の断面図である。
【0013】
【図3】図3は図2の一部分を拡大して示す図である。
【0014】
【図4】図4は断面4−4でとられた図3に示される部分の断面図である。
【0015】
【図5】図5は図4と同様の断面図であるが、代替的で例示的な半導体マスク及びアンダーフィルの配置の断面図である。
【0016】
【図6】図6は例示的な半田マスク上の例示的な非接触マスクの位置決めを示す断面図である。
【0017】
【図7】図7は図6と同様の断面図であるが、半田マスクのリソグラフィ露光を示す断面図である。
【0018】
【図8】図8は図7と同様の断面図であるが、選択開口を生じさせる半田マスク現像を示す断面図である。
【0019】
【図9】図9は図8と同様の断面図であるが、半田マスク上の半田構造配置を示す断面図である。
【0020】
【図10】図10は図9と同様の断面図であるが、アンダーフィル配置を示す断面図である。
【0021】
【図11】図11は図4と同様の断面図であるが、より小さい倍率で示される断面図である。
【発明を実施するための形態】
【0022】
半導体チップパッケージ基板等の回路板の種々の実施形態がここに説明される。1つの例は、回路板の面まで通じる1つ以上の開口を伴ってパターニングされる半田マスクを含む。半田マスク上に配置されるアンダーフィルは、開口内へと突出すると共に強度の向上及びアンダーフィル剥離に対する抵抗のための機械的な接合を形成する部分を含む。付加的な詳細が以下に説明される。
【0023】
以下に説明される図面において、同一の要素が2つ以上の図に現れる場合には、参照番号は概して繰り返される。図面の特に図1を参照すると、回路板20の面17上に実装される半導体チップ15を含む半導体チップデバイス10の例示的な実施形態の斜視図が示されている。アンダーフィル材料層25は、半導体チップ15と回路板20の間に配置される。半導体チップ15は、電子機器に用いられる無数にある様々な種類の回路デバイス、例えばマイクロプロセッサ、グラフィクスプロセッサ、組み合わせに係るマイクロプロセッサ/グラフィクスプロセッサ、特定用途向け集積回路、メモリデバイス等の任意のものであってよく、そして単一若しくは多重コアであってよく又は追加的なダイと共に積層されていてもよい。半導体チップ15は、シリコン又はゲルマニウム等のバルク半導体、あるいは絶縁体上シリコン(silicon-on-insulator)材料等の絶縁体材料上の半導体から構成されていてよい。半導体チップ15は、回路板20にフリップチップ実装され、そして半田接合又は他の構造(図1には見えないが図2以降に示される)によって回路板20と電気的に接続される。
【0024】
回路板20は、半導体チップパッケージ基板、回路カード、又は実際上は任意の他の種類のプリント回路板であってよい。モノリシック構造が回路板20のために用いられ得るが、より典型的な構造はビルドアップ設計を利用するであろう。この点において、回路板20は、その上に1つ以上のビルドアップ層が形成され且つその下方に追加的な1つ以上のビルドアップ層が形成される中央コアから構成され得る。コアそれ自体は、1つ以上の層の積層物から構成され得る。そのような配置の1つの例は所謂「2−2−2」配置と称されることがあり、この場合、2層のビルドアップ層の2セットの間に単一層コアが積層される。半導体チップパッケージ基板として実装される場合、回路板20内の層の数は4乃至16以上に変わり得るが、4層未満が用いられることもある。所謂「コアレス」設計もまた用いられ得る。回路基板20の層は、金属相互接続が組み込まれる種々の周知のエポキシ類等の絶縁性材料から構成され得る。ビルドアップ以外の多重層構成が用いられることもある。随意的に、回路板20は、周知のセラミックス又はパッケージ基板若しくは他のプリント回路板に適する他の材料から構成され得る。
【0025】
半導体チップデバイス10の追加的な詳細は図2と併せて説明されることになり、図2は断面2−2でとられた図1の断面図である。図2に移る前に、断面において示されることになるパッケージ10の部分の正確な位置を示すことが有用であろう。断面2−2はエッジ30を含む半導体チップ15の小部分を通っていることに留意されたい。この背景で改めて図2に注目する。半導体チップ15と図示しない別の回路デバイスの間での電力、接地及び信号の伝達をもたらすために、回路板20には多数の導体トレース及びビア並びに他の構造が設けられている。これらの伝達を容易にするために、回路板20には、図示されるボールグリッドアレイ33又はピングリッドアレイ、ランドグリッドアレイ若しくは他の種類の相互接続スキームの形態にある入力/出力が設けられていてよい。上述したように、半導体チップ15は、バルク半導体又は絶縁体上半導体構造として構成され得る。この例示的な実施形態においては、半導体チップ15は、バルク半導体層35及び半導体デバイス層40を含むバルク半導体として実装される。半導体デバイス層40は、半導体チップ15のための機能を提供する種々の回路を含み、そして典型的には、半導体チップ15への及び半導体チップ15からの電力、接地及び信号の伝達を容易にする多数のメタライゼーション層及び/又は他の種類の導体層を含むであろう。半導体デバイス層40上には誘電体積層層45が形成されており、誘電体積層層45は絶縁材料の多重層から構成され得る。例示的な実施形態においては、誘電体積層物は、例えば二酸化シリコン及び窒化シリコンの交互の層からなる。しかし、積層物の代わりに、これらの絶縁材料又は他の絶縁材料の1つからなるモノリシック構造も用いられ得る。
【0026】
半導体チップ15は、間隙47を残すように回路板20の面17にフリップチップ実装されてよく、そして多数の半田構造又は接合によって回路板20と電気的に接続されてよく、それらのうちの2つが見えておりそれぞれ符合50及び55で表されている。断面2−2の位置に起因して半田接合55はその一部分のみが見えている。半田接合50の以下の説明は他の半田接合の例示でもある。半田接合50は半田構造又はバンプ60を含み、半田構造又はバンプ60は、プリ半田(pre-solder)と称されることもある別の半田構造65に金属学的に接合される。半田バンプ60及びプリ半田65は、半田リフロー処理によって金属学的に接合される。不規則線70は、リフローの後の半田バンプ60及びプリ半田65の間の仮想境界を示す。しかし、当業者であれば、そのような境界70は顕微鏡検査によっても容易には殆ど見えないことを理解するはずである。半田バンプ60は、種々の鉛ベースの又は無鉛の半田から構成されてよい。例示的な鉛ベースの半田は、約63%Sn及び37%Pbのような共晶比率での又はその近くでの組成を有していてよい。無鉛の例は、錫・銀(約97.3%Sn、2.7%Ag)、錫・銅(約99%Sn、1%Cu)、錫・銀・銅(約96.5%Sn、3%Ag、0.5%Cu)等を含む。プリ半田65は同じ種類の材料から構成されてよい。随意的に、単一半田構造又は半田プラス伝導性ポスト配置が好ましい場合には、プリ半田65はなくてよい。半田バンプ60は、アンダーバンプメタライゼーション又はUBM構造とも称される導体構造75に金属学的に接続される。他の箇所で更に詳細に説明されるように、UBM構造75には、種々の応力及び曲げモーメントに対する改善された耐性をもたらす階段配置(stair arrangement)が設けられていてよい。UBM構造75は、次いで、半導体チップ15内の符号80で示される別の導体構造又はパッドに電気的に接続されており、別の導体構造又はパッド80は、半導体チップ15内の複数のメタライゼーション層の一部であってよい。導体構造80は再分配(redistribution)層又はRDL構造と称されることがある。導体構造80は、電力、接地若しくは信号のための入力/出力サイトとして用いられてよく、又は他の構造に電気的に結ばれていないダミーパッドとして用いられてよい。プリ半田65は同様に、半田マスク90によって横方向に境界される導体85に金属学的に接合されている。導体構造85は、導体構造の多重層であってビアによって相互接続されると共に誘電体材料層によって囲まれているであろうものの一部を形成してよい。
【0027】
アンダーフィル材料層25が半導体チップ15と基板20の間、特に半導体チップ15と半田マスク90の間で分散させられており、半導体チップ15、半田接合50,55等及び回路板20の熱膨張係数(CTE)の差の影響を低減している。アンダーフィル25は、必要に応じて半田マスクのエッジ97まで延びていてよく、あるいはそれを通過してよい。アンダーフィル材料層25は、例えば、シリカフィラー及びフェノール樹脂と混合されたエポキシ樹脂であってよく、半田接合50及び55を確立するためのリフロー処理の前又は後に堆積させられてよい。種々の物理的プロセスが、アンダーフィル25と半田マスク90の間の接合に対する顕著な応力の原因になり得る。これらの応力の幾つかは、熱サイクルに際しての半導体チップ15、回路板20及びアンダーフィル材料層25の間での歪率(strain rate)の差に起因している。差応力に対する別の寄与因子は、半田バンプ60とプリ半田65の間の延性差であろう。エッジ効果として知られる現象に起因して、これらの差応力及び結果としての歪は、半導体チップ15のエッジ30の近傍で最大になるであろうし、そしてエッジ30から半導体チップ15の中心に向かって矢印92で示されるような方向において次第に減少するであろう。
【0028】
アンダーフィル材料層25は、接着力によって半田マスク90の上面95に接着している。しかし、半田マスク95からのアンダーフィル25の剥離は、半田接合50にまたがる複数のアンダーフィル突起によって更に抑制される。アンダーフィル突起の1つには符号100が付されている。アンダーフィル突起100及び符号が付されていない他のアンダーフィル突起は、半田マスク90内に開口105等の開口を形成することによって確立される。アンダーフィル25、突起100及び開口105の追加的な詳細は、次いで図3を参照することによって理解されるはずであり、図3は破線の楕円110で囲まれる図2の一部を拡大したものである。図3においては、回路板20の一部、導体パッド85、半田接合50のプリ半田65の一部の他、半田マスク90及びアンダーフィル25のそれぞれの一部が見えている。この断面図においては、アンダーフィル25の突起100だけでなく、半田マスク90の対応する開口130、135及び140内に配置される突起115、120及び125も見えている。上述したように、突起100は半田マスク内の開口105内に配置される。突起100、115、120及び125は、半田マスク90との化学的な結合、及び半田マスク90に対するアンダーフィル25の回転運動に耐える機械的な連結により、半田マスク90からのアンダーフィル25の剥離に対する追加的な抵抗力を与える。本質的には、所与の突起、例えば突起100の横方向のエッジ又は境界が、半田マスク90の開口105の対向する横方向のエッジ又は境界にもたれかかっている。効果は、協働部材の間での締まりばめ(interference fit)と同様である。
【0029】
突起100、115、120及び125の数及び形状は大きく変わり得ることが理解されるべきである。この点に関して次に図4を参照すると、断面4−4でとられた図3の断面図が示されている。この断面図においては、突起100、115、120及び125の他に、プリ半田65の周囲に配列されてこれを包囲する4つの追加的な突起145、150、155及び160が見えている。この例示的な実施形態においては、突起105、110、120及び125は概して円形断面を有している。しかし、実際上は、長方形、正方形又は他の形状等の任意の形状が用いられ得る。また、突起100、115、120及び125の空間的な配列は、設計の裁量に応じて大きく変わり得る。実際には、アンダーフィル突起の数、空間的配列及びフットプリント(footprint)は半田接合毎に変わるであろうし、また、ある種の半田接合は、設計的な考慮によってはその近傍にアンダーフィルの突起を全く有していないこともある。
【0030】
1つの可能な代替的な配列が図5に示されており、図5は図4と同様の断面図である。ここで、半田マスク90’には、プリ半田65’の周りにアンダーフィルの突起165、170、175及び180が配列される開口が設けられている。突起165、170、175及び180の数は4であり、これらは概して正方形のフットプリントを有している。
【0031】
半田マスク90及びアンダーフィル突起100、115、120及び125を作製するための例示的な方法は、次に図6、7、8、9及び10を参照することによって、先ずは図6を参照することによって理解されるであろう。この例示的な作製プロセスは、図3に示されるアンダーフィル25、回路板20及び半田マスク90の一部と併せて説明されることになるが、これらの構造の他の部分の例示でもあることが理解されるべきである。また、回路板20に対して行われるここで説明されるプロセスは、1つのディスクリート回路板に対して行われ得るし、あるいはストリップ又は他の形態にある幾つかの回路板に対して一斉に行われ得ることが理解されるべきである。先ず図6を参照する。この段階では、導体構造85及びおそらく他のメタライゼーションが回路板20内に既に形成されている。導体構造85は、アルミニウム、銅、銀、金、チタン、高融点金属、高融点金属化合物、これらの合金、等の種々の導体材料から構成され得る。単一の構造である代わりに、導体構造85は、複数の金属層の積層物、例えばチタン層、ニッケル・バナジウム層及び銅層の順の積層物から構成されてもよい。別の実施形態においては、チタン層が銅層に覆われその上にニッケルの上部被覆が続いてよい。しかし、当業者であれば、多種多様な導電性材料が導体構造85のために用いられ得ることを理解するはずである。金属材料を適用するために物理的気相堆積、化学的気相堆積、メッキ等の種々の周知技術が用いられ得る。尚、付加的な導体構造が用いられてもよい。
【0032】
最初に半田マスク90が導体パッド85を覆うように回路板20に塗布されてよい。半田マスク90は、スピンコーティング又は他の技術によって塗布されてよく、また半田マスク作製に適する種々の材料、例えば、太陽インキ製造株式会社(Taiyo Ink Mfg. Co., Ltd.)製のPSR−4000_AUS703又は日立化成工業株式会社(Hitachi Chemical Co., Ltd.)製のSR7000から作製され得る。この段階で非接触フォトマスク190が半田マスク90上に配置されてよい。非接触マスク190は、透明基板192と、半田マスク90内に形成されることになる開口の所望の形状及びサイズに従う形状及びサイズの不透明部分195、200、205、210及び215と、を含む。不透明部分195、200、205、210及び215のためにはクロム等が用いられてよく、またある種のガラスが基板192のために用いられてよい。随意的には、フォトリソグラフィマスクが半田マスク90上に形成されてよく、そして周知の技術によってフィソグラフィ的にパターニングされてよい。
【0033】
次に図7を参照すると、半田マスク90のマスキングされなかった部分を露光してそれらの部分を後続の現像液に不溶にするために、露光プロセスが行われる。露光に次いでマスク190は除去されてよく、あるいはレジストから形成されている場合には灰化、溶剤剥離、等によって剥離されてよい。露光光220の適切な波長及び強度並びに時間は、半田マスク90の特性に依存するであろう。
【0034】
次に図8を参照すると、図7に示される非接触マスク190が露光に次いで除去され、そして周知の現像液を用いて半田マスク90が現像されて、半田マスク90内に開口105、130、135及び140が確立されると共に、続いて形成されることになるプリ半田(図3における65)を収容するように設計されるもっと大きな開口225が確立される。形成された開口225により、導体パッド85が露出させられて半田構造を受け入れる準備が整う。
【0035】
次に図9を参照する。ここで、プリ半田65が導体パッド85に適用されてよい。プリ半田65は、印刷、メッキ、ピック・アンド・プレース(pick and place)又は半田構造を適用するための他の技術によって適用されてよい。言うまでもなく、半田マスク90の開口105、130、135及び140のいずれにもプリ半田65が堆積しないように注意を払うべきである。
【0036】
図10に示されるように、半田マスク90上にアンダーフィル材料の小滴又はビーズ(droplets or beads)230を分注することによって、アンダーフィル25が堆積させられてよい。アンダーフィル25のこの堆積は、半導体チップ15(図2参照)が回路板20に実装された後又は実装される前に行われてよい。アンダーフィル25が半田マスク90全面に拡がるにつれて、開口105、130、135及び140が充填されて前述の突起が確立される。尚、図10においては、2つの突起120及び125が既に確立されている。堆積の後、アンダーフィル25は熱硬化に供される。樹脂に用いられるエポキシに応じて種々のパラメータが硬化のために用いられ得る。例示的な実施形態においては、硬化は約140〜160℃で約60〜120分間行われてよい。
【0037】
光活性化合物以外が用いられている場合には、半田マスク90内に開口105、130、135及び140を確立するために他の技術が用いられてよいことが理解されるべきである。この点に関して、必要に応じて化学的エッチング、レーザ切削又は他の材料除去技術によって開口105、130、135及び140を切ることが可能であろう。
【0038】
当業者であれば、補強アンダーフィル突起の配置は、半田接合又は他の相互接続構造の位置に拘束される必要がないことを理解するはずである。この点に関して次いで図11を参照すると、図4と同様であるが、より低い倍率での平面図が示されている。より低い倍率に起因して、半田マスク90のエッジ97及び回路板20(図2にも示されている)の表面17の一部が見えている。図示の簡略化のために、図4にも示されるプリ半田65並びにアンダーフィル突起100、115、120及び125のみが符号を付されている。集合的に符号235を付されている追加的なアンダーフィル突起は、他の箇所で説明されたように半田マスク90内に形成されてよい。アンダーフィル突起235は、回路板20とのアンダーフィル材料界面のどこにでも配置させられ得る。この例示においては、アンダーフィル突起235は、半田マスク90の周囲240に沿っている。
【0039】
ここに開示される例示的な実施形態のいずれもが、例えば半導体、磁気ディスク、光ディスク若しくは他の記憶媒体等のコンピュータ可読媒体内に置かれる命令又はコンピュータデータ信号としての命令において具現化されてよい。命令又はソフトウエアは、ここに開示される回路構成を合成し且つ/又はシミュレートすることが可能であってよい。例示的な実施形態においては、開示されている回路構成を合成するために、ケイデンス(Cadence)APD、アンコール(Encore)等の電子設計オートメーションプログラムが用いられてよい。結果として得られるコードは、開示されている回路構成を製造するために用いられてよい。
【0040】
本発明は種々の修正及び代替的な形態を許容し得る一方で、特定の実施形態が例示の目的で図示され且つここに詳細に説明されてきた。しかし、本発明は開示される特定の形態に限定されることを意図されていないことが理解されるべきである。むしろ、本発明は、以下の添付の特許請求の範囲によって画定される本発明の精神及び範囲内にある全ての修正、均等なもの及び代替案を網羅するものである。
【特許請求の範囲】
【請求項1】
回路板(20)の面(17)に半田マスク(90)を適用することと、
前記半田マスク(90)内に前記面(17)まで通じる少なくとも1つの開口(105)を形成することと、
前記半田マスク(90)上にアンダーフィル(25)をその一部(100)が前記少なくとも1つの開口(105)内へと突出するように配置することと、を備える製造の方法。
【請求項2】
前記アンダーフィルを硬化させて前記一部を硬化させる請求項1の方法。
【請求項3】
前記半田マスク内に前記面まで通じる複数の開口を形成することと、前記アンダーフィルをその一部が前記複数の開口の各々内へと突出するように配置することと、を備える請求項1の方法。
【請求項4】
前記半田マスクに半田(50)構造を結合することを備える請求項3の方法。
【請求項5】
前記半田構造は前記複数の開口によって横方向に包囲される請求項4の方法。
【請求項6】
前記回路板の前記面に半導体チップ(15)を結合することを備える請求項1の方法。
【請求項7】
前記半田マスクをリソグラフィ的にパターニングすることによって前記少なくとも1つの開口を形成することを備える請求項1の方法。
【請求項8】
前記少なくとも1つの開口はコンピュータ可読媒体に記憶される命令を用いて形成される請求項1の方法。
【請求項9】
半導体チップ(15)を回路板(20)に結合する方法であって、
前記回路板(20)の面(17)に半田マスク(90)を適用することと、
前記半田マスク(90)内に前記面(17)まで通じる複数の開口(105,135)を形成することと、
間隙(47)を残すように前記回路板(20)の前記面(17)に前記半導体チップ(15)を結合することと、
前記間隙(47)内にアンダーフィル(25)をその一部(100,120)が前記開口(105,135)の各々内へと突出するように配置することと、を備える方法。
【請求項10】
前記アンダーフィルを硬化させて前記一部を硬化させる請求項9の方法。
【請求項11】
前記半導体チップと前記回路板の間に複数の半田接合(50,55)を結合することを備える請求項9の方法。
【請求項12】
前記半田接合の少なくとも1つは前記複数の開口の少なくとも幾つかによって横方向に包囲される請求項11の方法。
【請求項13】
前記半田マスクをリソグラフィ的にパターニングすることによって前記複数の開口を形成することを備える請求項9の方法。
【請求項14】
前記複数の開口はコンピュータ可読媒体に記憶される命令を用いて形成される請求項9の方法。
【請求項15】
面(17)を含む回路板(20)と、
前記面(17)まで通じる少なくとも1つの開口(105)を含む前記面(17)上の半田マスク(90)と、
前記少なくとも1つの開口(105)内へと突出する部分(100)を含む前記半田マスク(90)上のアンダーフィル(25)と、を備える装置。
【請求項16】
前記半田マスクは前記面まで通じる複数の開口を備え、前記アンダーフィルは前記複数の開口の各々内へと突出する部分を備える請求項15の装置。
【請求項17】
前記回路板の前記面に結合される半田構造(50)を備える請求項16の装置。
【請求項18】
前記半田構造は前記複数の開口の少なくとも幾つかによって横方向に包囲される請求項17の装置。
【請求項19】
前記回路板は半導体チップパッケージ基板を備える請求項16の装置。
【請求項20】
前記回路板の前記面に結合される半導体チップ(15)を備える請求項15の装置。
【請求項1】
回路板(20)の面(17)に半田マスク(90)を適用することと、
前記半田マスク(90)内に前記面(17)まで通じる少なくとも1つの開口(105)を形成することと、
前記半田マスク(90)上にアンダーフィル(25)をその一部(100)が前記少なくとも1つの開口(105)内へと突出するように配置することと、を備える製造の方法。
【請求項2】
前記アンダーフィルを硬化させて前記一部を硬化させる請求項1の方法。
【請求項3】
前記半田マスク内に前記面まで通じる複数の開口を形成することと、前記アンダーフィルをその一部が前記複数の開口の各々内へと突出するように配置することと、を備える請求項1の方法。
【請求項4】
前記半田マスクに半田(50)構造を結合することを備える請求項3の方法。
【請求項5】
前記半田構造は前記複数の開口によって横方向に包囲される請求項4の方法。
【請求項6】
前記回路板の前記面に半導体チップ(15)を結合することを備える請求項1の方法。
【請求項7】
前記半田マスクをリソグラフィ的にパターニングすることによって前記少なくとも1つの開口を形成することを備える請求項1の方法。
【請求項8】
前記少なくとも1つの開口はコンピュータ可読媒体に記憶される命令を用いて形成される請求項1の方法。
【請求項9】
半導体チップ(15)を回路板(20)に結合する方法であって、
前記回路板(20)の面(17)に半田マスク(90)を適用することと、
前記半田マスク(90)内に前記面(17)まで通じる複数の開口(105,135)を形成することと、
間隙(47)を残すように前記回路板(20)の前記面(17)に前記半導体チップ(15)を結合することと、
前記間隙(47)内にアンダーフィル(25)をその一部(100,120)が前記開口(105,135)の各々内へと突出するように配置することと、を備える方法。
【請求項10】
前記アンダーフィルを硬化させて前記一部を硬化させる請求項9の方法。
【請求項11】
前記半導体チップと前記回路板の間に複数の半田接合(50,55)を結合することを備える請求項9の方法。
【請求項12】
前記半田接合の少なくとも1つは前記複数の開口の少なくとも幾つかによって横方向に包囲される請求項11の方法。
【請求項13】
前記半田マスクをリソグラフィ的にパターニングすることによって前記複数の開口を形成することを備える請求項9の方法。
【請求項14】
前記複数の開口はコンピュータ可読媒体に記憶される命令を用いて形成される請求項9の方法。
【請求項15】
面(17)を含む回路板(20)と、
前記面(17)まで通じる少なくとも1つの開口(105)を含む前記面(17)上の半田マスク(90)と、
前記少なくとも1つの開口(105)内へと突出する部分(100)を含む前記半田マスク(90)上のアンダーフィル(25)と、を備える装置。
【請求項16】
前記半田マスクは前記面まで通じる複数の開口を備え、前記アンダーフィルは前記複数の開口の各々内へと突出する部分を備える請求項15の装置。
【請求項17】
前記回路板の前記面に結合される半田構造(50)を備える請求項16の装置。
【請求項18】
前記半田構造は前記複数の開口の少なくとも幾つかによって横方向に包囲される請求項17の装置。
【請求項19】
前記回路板は半導体チップパッケージ基板を備える請求項16の装置。
【請求項20】
前記回路板の前記面に結合される半導体チップ(15)を備える請求項15の装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2013−521669(P2013−521669A)
【公表日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願番号】特願2012−556353(P2012−556353)
【出願日】平成23年3月9日(2011.3.9)
【国際出願番号】PCT/CA2011/000252
【国際公開番号】WO2011/109896
【国際公開日】平成23年9月15日(2011.9.15)
【出願人】(508301087)エーティーアイ・テクノロジーズ・ユーエルシー (68)
【氏名又は名称原語表記】ATI TECHNOLOGIES ULC
【住所又は居所原語表記】One Commerce Valley Drive East, Markham, Ontario, L3T 7X6 Canada
【Fターム(参考)】
【公表日】平成25年6月10日(2013.6.10)
【国際特許分類】
【出願日】平成23年3月9日(2011.3.9)
【国際出願番号】PCT/CA2011/000252
【国際公開番号】WO2011/109896
【国際公開日】平成23年9月15日(2011.9.15)
【出願人】(508301087)エーティーアイ・テクノロジーズ・ユーエルシー (68)
【氏名又は名称原語表記】ATI TECHNOLOGIES ULC
【住所又は居所原語表記】One Commerce Valley Drive East, Markham, Ontario, L3T 7X6 Canada
【Fターム(参考)】
[ Back to top ]