整流器のスナバ回路
【課題】スナバの付加による直流部の電位変動を防止しつつ、半導体スイッチング素子の過電圧保護を図る。
【解決手段】ダイオード５，６，７，８で構成される整流器の交流入力端子間に双方向スイッチを構成するＭＯＳＦＥＴ３，４を備え、交流電源１の電圧と同期してスイッチングを行うことで端子Ｐと端子Ｎ間の直流電圧を調整している。ＭＯＳＦＥＴ３，４にはスナバ回路２０１〜２０５を付とともに、ダイオード２０６を付加することで、コンデンサ２０４両端間の電位が変動しないようにしつつ、スナバ回路２０１〜２０５のスイッチング素子の過電圧保護が図る。
【解決手段】ダイオード５，６，７，８で構成される整流器の交流入力端子間に双方向スイッチを構成するＭＯＳＦＥＴ３，４を備え、交流電源１の電圧と同期してスイッチングを行うことで端子Ｐと端子Ｎ間の直流電圧を調整している。ＭＯＳＦＥＴ３，４にはスナバ回路２０１〜２０５を付とともに、ダイオード２０６を付加することで、コンデンサ２０４両端間の電位が変動しないようにしつつ、スナバ回路２０１〜２０５のスイッチング素子の過電圧保護が図る。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体スイッチング素子を用いた整流器の、スイッチング素子を保護するためのスナバ回路に関する。
【背景技術】
【０００２】
図３に、例えば特許文献１に開示の例を示す。
【０００３】
同図において、１は交流電源、２はリアクトル、３，４は半導体スイッチング素子（単に素子とも言う）、５〜８はダイオード、９はコンデンサ、１０は負荷で、１１は回路の配線インダクタンスを示す。なお、素子３，４をここではMOSFET（金属酸化膜型電界効果トランジスタ）とする。このMOSFETは内部に寄生ダイオード（図に点線で示す）を持つため、逆方向電流に対してはゲート電圧に関わらず常に導通状態となる。
【０００４】
この図３の回路は、交流を直流に変換するいわゆる整流器であり、入力電流Iinを交流入力電圧Vinと位相の等しい正弦波形としつつ、直流出力電圧VoutをVinのピーク値よりも高い所望の値に保つ機能を有している。
【０００５】
図３において、例えば交流入力電圧Vinが正極性の場合に素子３をオンすると、１→２→３→４→１の経路で電流が流れ、交流電源１の電圧がリアクトル２の両端に掛かり、Iinは増加する。素子３をオフすると、１→２→５→１１→９→８→１の経路で電流が流れる。このとき、リアクトル２にはVoutとVinとの差電圧が印加されるが、回路の動作によりVoutはVinのピーク値よりも高く保たれているので、Iinは減少する。
【０００６】
素子３のオンとオフの時比率を制御することにより、Iinの波形と大きさを任意に制御できる。これにより、Iinの波形を正弦波（リプル分は無視）にするとともに、負荷電力に応じてIinの振幅を制御することで、Voutを所望の値に保つことができる。
【０００７】
一方、Vinが負極性の場合は、素子４のオン，オフにより上記と同様の動作が行なわれる。ここで、Vinが正（素子３がオン，オフ）のときは素子４が、またVinが負（素子４がオン，オフ）のときは素子３が、ゲート信号に関わらず逆方向導通状態となるため、素子３，４に全く同じゲート信号を与えても動作は変わらない。このため、素子３，４のゲート駆動回路を共通化して、構成の簡略化を図ることができる。
【０００８】
ところで、素子３または４がオフすると、配線インダクタンス１１の電流が急増するため、その変化率に比例した電圧、いわゆるサージ電圧が１１の両端に発生し、これにVoutを加算した電圧が、素子３または４に印加される。この電圧が過大な場合には素子３，４の耐圧を超え、これらが破損するおそれがある。これを防止するために、201〜205からなるスナバ回路を設ける。ここに、201〜203はダイオード、204はスナバコンデンサ、205は抵抗である。
【０００９】
ここで、素子３がオフした直後は、３→４の経路で流れていた電流は、201→204→４の経路で流れ、コンデンサ204が充電されて電圧が上昇するまで流れ続けるため、電流の変化率が抑制される。これに伴い、204が充電される。そして、204の電圧がVoutを超えると204→205→１１→９→203→204の経路で放電が行なわれ、204の電圧はVoutにほぼ等しい電圧まで低下する。このように、素子３および４の電圧が204の電圧を超えると201または202が導通し、204により電圧がクランプされるため、素子電圧が204の電圧を超えて上昇する現象は回避される。
【００１０】
ところで、一般にスイッチング素子を用いた回路では、大地やフレーム等の基準電位に対し、回路のある部分がスイッチングにより電位変動を起し、その部分と大地またはフレーム間に存在する寄生キャパシタンスを介して漏洩電流が流れることにより、ノイズが外部に流出するという問題がある。そこで、図３のリアクトル２を、図４のように大きさの等しい２つのリアクトル2a，2bに分割し、交流の各線に配置することにより、漏洩電流を小さくすることができる。以下、その原理について説明する。なお、図４ではスナバを省略するが、その理由は後述する。
【００１１】
図４において、101と102のキャパシタンスが等しく、また2a，2bのインダクタンスが等しいとする。図４のＵ，Ｖ点の接地電位Ｅに対する電位は、Vinを101と102で分圧した中点がＥ電位となっていることから、それぞれ＋Vin/2，−Vin/2となる。これらVin，Ｕ電位，Ｖ電位の各波形例を図５（イ）に示す。一方、素子３または４がオンしているときはU1点，V1点は短絡され、2aと2bとでVinを分圧した中点電位となる。2aの両端電圧をVLa、2bの両端電圧をVLbとすれば、VLa+VLb= Vin、VLa=VLb= Vin/2である。このため、U1電位はＵ電位- VLa= Vin/2- Vin/2=０、Ｖ1電位はＶ電位＋Vin=- Vin＋Vin=０となり、ともにE電位に等しい。
【００１２】
例えば、素子３がオフしてダイオード５，６がオンした場合を考えると、U1点はP電位、V1点はN電位と等しくなる。このとき、2a，2bにはVout とVinの差電圧が1/2ずつかかるので、VLa=VLb=（Vin- Vout）/2となる。また、U1電位すなわちP電位は、Vin/2-（Vin- Vout）/2= Vout/2であり、V1すなわちN電位は-Vin/2+（Vin- Vout）/2= -Vout/2である。このように、図３の回路においては、U1点，V1点の電位変動幅はVinによらず、Voutのみによって決まることが分かる。
【００１３】
再度素子３または４がオンすると、ダイオード５〜８はすべてオフ状態となり、直流回路は交流回路から切り離される。このため、コンデンサ105を充放電する電流が流れないので、105の両端電圧は変化しない。以上により、P点，N点の電位は図５（ニ）のように、Vin瞬時値およびスイッチング動作にかかわらず一定の直流値+Vout/2，-Vout/2となる。したがって、105を介して流れる漏洩電流はほぼ０であるので、これによるノイズの発生は防止される。また、コンデンサ103,104を介して流れる漏洩電流はU1点，V1点の電位変動が大きさ同じで逆極性であるため、103と104のキャパシタンスが等しければ、大きさが同じで逆極性となり、回路内を循環するのみで外部に流出することは無い。なお、上記の原理を、直流−交流変換回路について説明したものが、例えば特開2009−089541号公報に開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開2010−088283号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
ところで、ノイズを低減するために図４の回路を採用する場合に、さらに半導体スイッチング素子の保護のために図３のような回路を用いようとすると、低ノイズ化の機能が失われることが知られている。その理由は、以下の通りである。
【００１６】
図６に、図４の回路に図３のスナバを用いた回路を示す。上述の説明のように、コンデンサ204はおおむねVoutに等しい電位に保たれている。素子３または４がオンしてU1，V1電位がE点に対し０Vとなると、素子３および４のソース電位も０Vとなる。このとき、204の正側（201,202に接続されている側）電位は０＋Voutで、E点に対しおおむねVoutとなる。この点は抵抗205を介してP点に接続されているため、P点の電位も+Vout/2からVoutに変化し、N点電位はP点電位−Vout、すなわち-Vout/2から０Vに変化する。このように、スナバが接続されることで直流部に電位変動が生じるようになり、コンデンサ105を介して漏洩電流が発生する。
【００１７】
この発明は、上記に鑑みなされたもので、スナバの付加による直流部の電位変動を防止しつつ、半導体スイッチング素子の過電圧保護を図ることにある。
【課題を解決するための手段】
【００１８】
このような課題を解決するため、請求項１の発明では、交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのカソードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのアノードとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間をダイオードでそれぞれ接続したことを特徴とする。
【００１９】
また、請求項２の発明では、交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのアノードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのカソードとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間をダイオードでそれぞれ接続したことを特徴とする。
【発明の効果】
【００２０】
この発明によれば、整流器直流部の電位変動を防止しつつ、スナバ回路本来の過電圧保護機能を発揮できる利点が得られる。
【図面の簡単な説明】
【００２１】
【図１】この発明の実施の形態を示す回路図
【図２】この発明の別の実施の形態を示す回路図
【図３】従来例を示す回路図
【図４】図３からスナバ回路を省略して示す回路図
【図５】図４の各部電位を示す波形図
【図６】図４において図３のスナバ回路を用いた例を示す回路図
【発明を実施するための形態】
【００２２】
図１はこの発明の実施の形態を示す構成図である。これは、図６に示すものに対し、ダイオード206を付加し、ダイオード203のカソードの接続点を、コンデンサ204とダイオード206との接続点に移した点が特徴である。
【００２３】
サージ電圧抑制の原理は図３の場合と同様で、例えば素子３がオフした場合、素子３に流れていた電流は201→204→206→４の経路で流れ続け、３の両端の電圧は204の電圧にクランプされる。充電により204の電圧がVoutを上回ると204→203→９→205の経路で放電が行なわれ、204の電圧はVoutにほぼ等しい値まで低下する。このとき、204の正側電位はおおむねP点電位すなわち+Vout/2、負側電位はおおむねN点電位すなわち-Vout/2である。
【００２４】
その後、再度素子３がオンした場合、素子３のソース電位は０Vに上昇するが、ダイオード206により回路が遮断されるため、204の負側電位がこれにつられて０Vまで上昇することはなく、したがって204の正側電位がVoutまで上昇することもない。このため、図３の回路のように、スナバを設けたことによる直流部の電位変動発生が防止されることになる。
【００２５】
図２にこの発明の別の実施の形態を示す。
【００２６】
これは、U1，V1間に素子３と４の直列回路を接続するに当り、図１のように素子３，４のソース同士ではなく、ドレイン同士を接続する場合の例である。その動作は図１と同様なので、説明は省略する。
【００２７】
なお、図１，図２における素子３および４はスナバ回路203〜206を共用しているが、これらは個別に設けるようにしても良いのは勿論である。
【符号の説明】
【００２８】
１…交流電源、２，2a，2b…リアクトル、３，４…半導体スイッチング素子（MOSFET）、５〜８，201~203，206…ダイオード、９，101~105，204…コンデンサ、１０…負荷、１１…配線インダクタンス、205…抵抗。
【技術分野】
【０００１】
この発明は、半導体スイッチング素子を用いた整流器の、スイッチング素子を保護するためのスナバ回路に関する。
【背景技術】
【０００２】
図３に、例えば特許文献１に開示の例を示す。
【０００３】
同図において、１は交流電源、２はリアクトル、３，４は半導体スイッチング素子（単に素子とも言う）、５〜８はダイオード、９はコンデンサ、１０は負荷で、１１は回路の配線インダクタンスを示す。なお、素子３，４をここではMOSFET（金属酸化膜型電界効果トランジスタ）とする。このMOSFETは内部に寄生ダイオード（図に点線で示す）を持つため、逆方向電流に対してはゲート電圧に関わらず常に導通状態となる。
【０００４】
この図３の回路は、交流を直流に変換するいわゆる整流器であり、入力電流Iinを交流入力電圧Vinと位相の等しい正弦波形としつつ、直流出力電圧VoutをVinのピーク値よりも高い所望の値に保つ機能を有している。
【０００５】
図３において、例えば交流入力電圧Vinが正極性の場合に素子３をオンすると、１→２→３→４→１の経路で電流が流れ、交流電源１の電圧がリアクトル２の両端に掛かり、Iinは増加する。素子３をオフすると、１→２→５→１１→９→８→１の経路で電流が流れる。このとき、リアクトル２にはVoutとVinとの差電圧が印加されるが、回路の動作によりVoutはVinのピーク値よりも高く保たれているので、Iinは減少する。
【０００６】
素子３のオンとオフの時比率を制御することにより、Iinの波形と大きさを任意に制御できる。これにより、Iinの波形を正弦波（リプル分は無視）にするとともに、負荷電力に応じてIinの振幅を制御することで、Voutを所望の値に保つことができる。
【０００７】
一方、Vinが負極性の場合は、素子４のオン，オフにより上記と同様の動作が行なわれる。ここで、Vinが正（素子３がオン，オフ）のときは素子４が、またVinが負（素子４がオン，オフ）のときは素子３が、ゲート信号に関わらず逆方向導通状態となるため、素子３，４に全く同じゲート信号を与えても動作は変わらない。このため、素子３，４のゲート駆動回路を共通化して、構成の簡略化を図ることができる。
【０００８】
ところで、素子３または４がオフすると、配線インダクタンス１１の電流が急増するため、その変化率に比例した電圧、いわゆるサージ電圧が１１の両端に発生し、これにVoutを加算した電圧が、素子３または４に印加される。この電圧が過大な場合には素子３，４の耐圧を超え、これらが破損するおそれがある。これを防止するために、201〜205からなるスナバ回路を設ける。ここに、201〜203はダイオード、204はスナバコンデンサ、205は抵抗である。
【０００９】
ここで、素子３がオフした直後は、３→４の経路で流れていた電流は、201→204→４の経路で流れ、コンデンサ204が充電されて電圧が上昇するまで流れ続けるため、電流の変化率が抑制される。これに伴い、204が充電される。そして、204の電圧がVoutを超えると204→205→１１→９→203→204の経路で放電が行なわれ、204の電圧はVoutにほぼ等しい電圧まで低下する。このように、素子３および４の電圧が204の電圧を超えると201または202が導通し、204により電圧がクランプされるため、素子電圧が204の電圧を超えて上昇する現象は回避される。
【００１０】
ところで、一般にスイッチング素子を用いた回路では、大地やフレーム等の基準電位に対し、回路のある部分がスイッチングにより電位変動を起し、その部分と大地またはフレーム間に存在する寄生キャパシタンスを介して漏洩電流が流れることにより、ノイズが外部に流出するという問題がある。そこで、図３のリアクトル２を、図４のように大きさの等しい２つのリアクトル2a，2bに分割し、交流の各線に配置することにより、漏洩電流を小さくすることができる。以下、その原理について説明する。なお、図４ではスナバを省略するが、その理由は後述する。
【００１１】
図４において、101と102のキャパシタンスが等しく、また2a，2bのインダクタンスが等しいとする。図４のＵ，Ｖ点の接地電位Ｅに対する電位は、Vinを101と102で分圧した中点がＥ電位となっていることから、それぞれ＋Vin/2，−Vin/2となる。これらVin，Ｕ電位，Ｖ電位の各波形例を図５（イ）に示す。一方、素子３または４がオンしているときはU1点，V1点は短絡され、2aと2bとでVinを分圧した中点電位となる。2aの両端電圧をVLa、2bの両端電圧をVLbとすれば、VLa+VLb= Vin、VLa=VLb= Vin/2である。このため、U1電位はＵ電位- VLa= Vin/2- Vin/2=０、Ｖ1電位はＶ電位＋Vin=- Vin＋Vin=０となり、ともにE電位に等しい。
【００１２】
例えば、素子３がオフしてダイオード５，６がオンした場合を考えると、U1点はP電位、V1点はN電位と等しくなる。このとき、2a，2bにはVout とVinの差電圧が1/2ずつかかるので、VLa=VLb=（Vin- Vout）/2となる。また、U1電位すなわちP電位は、Vin/2-（Vin- Vout）/2= Vout/2であり、V1すなわちN電位は-Vin/2+（Vin- Vout）/2= -Vout/2である。このように、図３の回路においては、U1点，V1点の電位変動幅はVinによらず、Voutのみによって決まることが分かる。
【００１３】
再度素子３または４がオンすると、ダイオード５〜８はすべてオフ状態となり、直流回路は交流回路から切り離される。このため、コンデンサ105を充放電する電流が流れないので、105の両端電圧は変化しない。以上により、P点，N点の電位は図５（ニ）のように、Vin瞬時値およびスイッチング動作にかかわらず一定の直流値+Vout/2，-Vout/2となる。したがって、105を介して流れる漏洩電流はほぼ０であるので、これによるノイズの発生は防止される。また、コンデンサ103,104を介して流れる漏洩電流はU1点，V1点の電位変動が大きさ同じで逆極性であるため、103と104のキャパシタンスが等しければ、大きさが同じで逆極性となり、回路内を循環するのみで外部に流出することは無い。なお、上記の原理を、直流−交流変換回路について説明したものが、例えば特開2009−089541号公報に開示されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開2010−088283号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
ところで、ノイズを低減するために図４の回路を採用する場合に、さらに半導体スイッチング素子の保護のために図３のような回路を用いようとすると、低ノイズ化の機能が失われることが知られている。その理由は、以下の通りである。
【００１６】
図６に、図４の回路に図３のスナバを用いた回路を示す。上述の説明のように、コンデンサ204はおおむねVoutに等しい電位に保たれている。素子３または４がオンしてU1，V1電位がE点に対し０Vとなると、素子３および４のソース電位も０Vとなる。このとき、204の正側（201,202に接続されている側）電位は０＋Voutで、E点に対しおおむねVoutとなる。この点は抵抗205を介してP点に接続されているため、P点の電位も+Vout/2からVoutに変化し、N点電位はP点電位−Vout、すなわち-Vout/2から０Vに変化する。このように、スナバが接続されることで直流部に電位変動が生じるようになり、コンデンサ105を介して漏洩電流が発生する。
【００１７】
この発明は、上記に鑑みなされたもので、スナバの付加による直流部の電位変動を防止しつつ、半導体スイッチング素子の過電圧保護を図ることにある。
【課題を解決するための手段】
【００１８】
このような課題を解決するため、請求項１の発明では、交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのカソードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのアノードとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間をダイオードでそれぞれ接続したことを特徴とする。
【００１９】
また、請求項２の発明では、交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのアノードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのカソードとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間をダイオードでそれぞれ接続したことを特徴とする。
【発明の効果】
【００２０】
この発明によれば、整流器直流部の電位変動を防止しつつ、スナバ回路本来の過電圧保護機能を発揮できる利点が得られる。
【図面の簡単な説明】
【００２１】
【図１】この発明の実施の形態を示す回路図
【図２】この発明の別の実施の形態を示す回路図
【図３】従来例を示す回路図
【図４】図３からスナバ回路を省略して示す回路図
【図５】図４の各部電位を示す波形図
【図６】図４において図３のスナバ回路を用いた例を示す回路図
【発明を実施するための形態】
【００２２】
図１はこの発明の実施の形態を示す構成図である。これは、図６に示すものに対し、ダイオード206を付加し、ダイオード203のカソードの接続点を、コンデンサ204とダイオード206との接続点に移した点が特徴である。
【００２３】
サージ電圧抑制の原理は図３の場合と同様で、例えば素子３がオフした場合、素子３に流れていた電流は201→204→206→４の経路で流れ続け、３の両端の電圧は204の電圧にクランプされる。充電により204の電圧がVoutを上回ると204→203→９→205の経路で放電が行なわれ、204の電圧はVoutにほぼ等しい値まで低下する。このとき、204の正側電位はおおむねP点電位すなわち+Vout/2、負側電位はおおむねN点電位すなわち-Vout/2である。
【００２４】
その後、再度素子３がオンした場合、素子３のソース電位は０Vに上昇するが、ダイオード206により回路が遮断されるため、204の負側電位がこれにつられて０Vまで上昇することはなく、したがって204の正側電位がVoutまで上昇することもない。このため、図３の回路のように、スナバを設けたことによる直流部の電位変動発生が防止されることになる。
【００２５】
図２にこの発明の別の実施の形態を示す。
【００２６】
これは、U1，V1間に素子３と４の直列回路を接続するに当り、図１のように素子３，４のソース同士ではなく、ドレイン同士を接続する場合の例である。その動作は図１と同様なので、説明は省略する。
【００２７】
なお、図１，図２における素子３および４はスナバ回路203〜206を共用しているが、これらは個別に設けるようにしても良いのは勿論である。
【符号の説明】
【００２８】
１…交流電源、２，2a，2b…リアクトル、３，４…半導体スイッチング素子（MOSFET）、５〜８，201~203，206…ダイオード、９，101~105，204…コンデンサ、１０…負荷、１１…配線インダクタンス、205…抵抗。
【特許請求の範囲】
【請求項１】
交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのカソードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのアノードとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間をダイオードでそれぞれ接続したことを特徴とする整流器のスナバ回路。
【請求項２】
交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのアノードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのカソードとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間をダイオードでそれぞれ接続したことを特徴とする整流器のスナバ回路。
【請求項１】
交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのカソードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのアノードとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間をダイオードでそれぞれ接続したことを特徴とする整流器のスナバ回路。
【請求項２】
交流電源の一端には第１リアクトルの一端を接続し、第１リアクトルの他端にはダイオードブリッジの交流入力の一端を接続し、交流電源の他端には第２リアクトルの一端を接続し、第２リアクトルの他端にはダイオードブリッジの交流入力の他端を接続し、前記ダイオードブリッジの交流入力の一端と他端との間には順方向電流の導通，遮断を制御可能で、かつ逆方向の電流に対しては常に導通状態となる半導体スイッチング素子を複数個、相互に逆方向に直列に接続した整流器において、
前記半導体スイッチング素子の両端には第１スナバダイオードとコンデンサと第２スナバダイオードの直列回路を接続し、前記第１スナバダイオードのアノードとコンデンサとの接続点と、前記ダイオードブリッジの直流出力の負側端子との間を抵抗で接続し、前記コンデンサと第２スナバダイオードのカソードとの接続点と、前記ダイオードブリッジの直流出力の正側端子との間をダイオードでそれぞれ接続したことを特徴とする整流器のスナバ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２３９２９２（Ｐ２０１２−２３９２９２Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０６３２３（Ｐ２０１１−１０６３２３）
【出願日】平成２３年５月１１日（２０１１．５．１１）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１１日（２０１１．５．１１）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]