有機電界発光表示装置及びその製造方法
【課題】本発明は、画素領域及び非画素領域を含む基板の内周の少なくとも一辺に保護回路形成して有機電界発光表示装置に含まれる画素及び駆動部が静電気放電によって破壊されることを防止するための有機電界発光表示装置及びその製造方法を提供する。
【解決手段】本発明の有機電界発光表示装置は、画素領域及び非画素領域を含む基板と、前記基板の前記非画素領域に形成される静電気放電回路と、を含むことを特徴とする。前記静電気放電回路は、前記基板に形成される半導体層と、前記半導体層に形成されるゲート絶縁膜と、前記ゲート絶縁膜に形成されるゲート電極と、前記ゲート電極を覆うように形成される層間絶縁膜と、前記層間絶縁膜に形成されるソース/ドレイン電極と、を含んで形成されることを特徴とする請求項1に記載の有機電界発光表示装置。
【解決手段】本発明の有機電界発光表示装置は、画素領域及び非画素領域を含む基板と、前記基板の前記非画素領域に形成される静電気放電回路と、を含むことを特徴とする。前記静電気放電回路は、前記基板に形成される半導体層と、前記半導体層に形成されるゲート絶縁膜と、前記ゲート絶縁膜に形成されるゲート電極と、前記ゲート電極を覆うように形成される層間絶縁膜と、前記層間絶縁膜に形成されるソース/ドレイン電極と、を含んで形成されることを特徴とする請求項1に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機電界発光表示装置及びその製造方法に関し、より詳しくは、有機電界発光表示装置に含まれる画素及び駆動部が静電気放電によって破壊されることを防止するための保護回路を含む有機電界発光表示装置及びその製造方法に関する。
【背景技術】
【0002】
有機電界発光表示装置(Organic Light Emitting Display)は、カソードから供給される電子と、アノードから供給される正孔との再結合によって光を発生する有機電界発光素子(Organic Light Emitting Device:OLED)を利用したものであり、平板表示装置の一種である。このような有機電界発光表示装置は、厚さが薄くて、視野角が広く、応答速度が早いという長所を有する。
【0003】
上記有機電界発光表示装置は、駆動方法によって受動駆動(パッシブマトリクス)方式と能動駆動(アクティブマトリクス)方式に分けられる。受動駆動方式は、基板上に正極と負極を直交するように形成した後、ラインを選択して駆動する方式である。一方、能動駆動方式は、各画素に形成される薄膜トランジスタ(Thin Film Transistor:TFT)を利用してデータ信号に対応する駆動電流を有機電界発光素子に供給して有機電界発光素子から光が発光されて画像を具現する方式として、受動駆動方式に比べて、安定した輝度を示すことができ、且つ電力消耗が少なくて、高解像度及び大型ディスプレイの適用に有利であるという長所を有する。
【0004】
従来、有機電界発光表示装置は、マトリックス形態に配列される画素を含む画素領域と画素とを駆動するための電源及び駆動部を備える非画素領域を含む。画素領域の画素は、駆動またはスイッチング動作に必要な薄膜トランジスタと有機電界発光素子を含む。画素領域と非画素領域は、複数のラインを介して電気的に接続される。
【0005】
上述した従来の有機電界発光表示装置は、大きく、薄膜トランジスタ形成段階、有機電界発光素子形成段階、封止段階、モジューリング段階を介して製造される。有機電界発光表示装置は、このような製造段階で内部環境要因またはその他の外部環境要因によって静電気が発生されることができる。静電気は、有機電界発光表示装置を製造するための蒸着、蝕刻などを含むほぼ全製造工程で発生されることができる。また、有機電界発光表示装置に画像が表示される途中に外部環境によっても発生されることができる。
【0006】
従来の有機電界発光表示装置は、上述した製造段階及び外部環境要因によって発生される静電気放電(ElectroStatic Discharge:ESD)によって内部回路が損傷される問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、従来の有機電界発光表示装置の問題点を解決するためになされたものであって、その目的は、静電気放電から有機電界発光表示装置に含まれる画素及び駆動部が破壊されることを防止するための静電気放電回路を含む有機電界発光表示装置を提供することである。
【課題を解決するための手段】
【0008】
上述の目的を達成するための本発明に係る有機電界発光表示装置は、画素領域及び非画素領域を含む基板と、前記基板の前記非画素領域に形成される静電気放電回路を含むことを特徴とする。
【0009】
また、本発明によれば、前記静電気放電回路は、前記基板に形成される半導体層と、前記半導体層に形成されるゲート絶縁膜と、前記ゲート絶縁膜に形成されるゲート電極と、前記ゲート電極を覆うように形成される層間絶縁膜と、前記層間絶縁膜に形成されるソース/ドレイン電極とを備えて形成されることを特徴とする。
【0010】
また、本発明によれば、前記ソース/ドレイン電極は、前記ゲート電極と水平方向に1μmないし10μmの距離だけ離隔して形成されることを特徴とする。
【0011】
また、本発明によれば、前記非画素領域は、前記画素領域の画素を駆動するため少なくとも一つの駆動部と、前記画素及び前記駆動部を外部モジュールと電気的に連結するためのパッド部とをさらに含むことができる。この時、前記パッド部は、前記基板の内周の少なくとも一辺に形成されることができる。この時、前記静電気放電回路は、前記基板の内周に前記パッド部が形成された領域を除いた残りの中から選択される少なくとも一辺に形成されることができる。
【0012】
また、本発明によれば、前記静電気放電回路は、前記基板の内周の各辺に独立的に形成されることを特徴とする。
【0013】
また、本発明によれば、前記静電気放電回路は、前記基板の内周を取り囲むように一体型に形成されることができる。この時、前記ゲート電極は、前記パッド部に形成されるグラウンドパッドと電気的に接続されることができる。
【0014】
また、本発明によれば、前記静電気放電回路は、前記基板と前記半導体層との間に形成されるバッファ層をさらに含むことを特徴とする。
【0015】
また、本発明によれば、前記静電気放電回路は、前記ソース/ドレイン電極の上面に形成される保護層をさらに含むことを特徴とする。
【0016】
また、本発明によれば、前記静電気放電回路は、前記ソース/ドレイン電極と前記半導体層とを電気的に連結するための導電性コンタクトを含むことを特徴とする。
【0017】
また、本発明によれば、前記静電気放電回路は、前記保護層の上面に形成される電極層をさらに含むことができる。この時、前記電極層は前記ソース/ドレイン電極と導電性ビアホールを介して電気的に接続されることができる。
【0018】
また、本発明に係る有機電界発光表示装置の製造方法は、画素領域及び非画素領域を有する基板を準備する段階と、前記画素領域及び非画素領域に半導体層を形成する段階と、前記画素領域及び非画素領域の半導体層にゲート絶縁膜を形成する段階と、前記画素領域及び非画素領域のゲート絶縁膜にゲート電極を形成する段階と、前記画素領域及び非画素領域のゲート電極を覆う層間絶縁膜を形成する段階と、前記画素領域及び非画素領域の層間絶縁膜にソース/ドレイン電極を形成する段階とを含み、前記画素領域には、少なくとも一つの薄膜トランジスタが形成され、前記非画素領域には、静電気放電回路が形成されることを特徴とする。この時、前記静電気放電回路は、前記薄膜トランジスタと同一な層上に形成されることができる。
【発明の効果】
【0019】
本発明に係る有機電界発光表示装置及びその製造方法によれば、基板の内周の少なくとも一辺に静電気放電回路を形成して、静電気放電から画素及び駆動部が損傷されることを防止する効果がある。
【0020】
また、本発明によれば、静電気放電回路のソース/ドレイン電極とゲート電極との間の水平距離を制御して比較的に高電圧レベルを有する静電気を制御することができる効果がある。
【0021】
また、本発明によれば、静電気放電回路に含まれるゲート絶縁膜と層間絶縁膜がソース/ドレイン電極と半導体層、またはゲート電極と半導体層との間に垂直方向に発生される静電気放電から絶縁破壊を誘導して有機電界発光表示装置の静電気放電を保護する効果がある。
【0022】
また、本発明によれば、非画素領域の静電気放電回路は画素領域の薄膜トランジスタとほぼ同様な方法によって製造されて有機電界発光表示装置の製造費用減少及び時間短縮の効果がある。
【発明を実施するための最良の形態】
【0023】
以下、添付された図面と実施形態を参照して本発明に係る有機電界発光表示装置に対して詳しく説明する。図面において本発明を明確に説明するために説明と関係ない部分は省略して、明細書の全体を介して類似な部分に対しては、類似な図面符号を使用して説明する。
【0024】
図1は、本発明の一実施形態に係る有機電界発光表示装置を概略的に示した図面である。
【0025】
本発明の一実施形態に係る有機電界発光表示装置100は、図1を参照すれば、マトリックス形態に配列される画素(P、Pixel)を含む画素領域110a及び画素領域110a外周縁に形成される非画素領域110bを含む基板110と、非画素領域110b上に形成される静電気放電回路120とを含む。
【0026】
上記基板110は、ほぼ四角形状の画素領域110a及び画素領域110aの外周縁に形成される非画素領域110bを含む。この時、基板110にはデータ駆動部130、スキャン駆動部140及び発光制御駆動部150が電気的にさらに接続されることができる。
【0027】
上記画素領域110aは、マトリックス形態に配列された複数の画素が駆動されて画像が具現される領域である。それぞれの画素は、データライン(図示せず)、スキャンライン(図示せず)及び発光制御ライン(図示せず)が交差する領域に形成される。画素Pは、図面に示されてないが、薄膜トランジスタに形成される駆動素子及び少なくとも一つのスイッチング素子、容量性素子及び有機電界発光素子を含むことができる。
【0028】
上記非画素領域110bは、基板110上に画素領域110aを取り囲む領域に形成される。非画素領域110bには、静電気放電回路120、画素Pを定義する各々のデータライン、スキャンライン及び発光制御ラインに駆動信号を供給するためのデータ駆動部120、スキャン駆動部130及び発光制御駆動部140が形成されることができる。また、非画素領域110bには、画素P、データ駆動部130、スキャン駆動部140及び発光制御駆動部150と外部モジュールとを電気的に連結するためのパッド部160を含むことができる。
【0029】
上記静電気放電回路120は、基板110のうちに非画素領域110bに形成される。静電気放電回路120は、基板110の端の少なくとも一辺に形成されることができる。静電気放電回路120は、基板110のうち、以下に説明されるパッド部160が形成される部分を除いた残りの各辺に形成される。この時、静電気放電回路120は、基板110の各辺を取り囲むように一体型に形成されることができる。このような、静電気放電回路120は、有機電界発光表示装置100の製造工程または以後の取り扱い時に発生されることができる静電気放電(ESD:ElectroStatic Discharge)から内部回路、例えば、画素Pに含まれる駆動素子、スイッチング素子または有機電界発光素子が損傷されることを防止する役割をする。静電気放電回路120は、以下に説明するデータ駆動部130、スキャン駆動部140、発光制御駆動部150及びパッド部160などの非画素領域110bに形成される回路を保護することもできる。本発明に係る静電気放電回路120は、基板の端に形成されることとして説明されているが、これに限定されず、基板110のうち静電気放電に脆弱な他の部分に形成されることもできることは勿論である。静電気放電回路120に対するより詳細な構造はまた詳細に説明する。
【0030】
上記データ駆動部130、スキャン駆動部140及び発光制御駆動部150は、集積回路(IC:Integrated Circuit)の形態で基板110のうち非画素領域110bに形成されることができる。データ駆動部130、スキャン駆動部140及び発光制御駆動部150は、画素領域110aのうち画素Pに含まれる薄膜トランジスタ(図示せず)を形成する層と同様な層に形成されることができる。一方、データ駆動部130、スキャン駆動部140及び発光制御駆動部150は、基板110に形成されず、別途の他の基板に形成されることもできる。別途の他の基板(図示せず)に形成された各駆動部130、140、150は、TCP(Tape Carrier Package)、FPC(Flexible Printed Circuit)、TAB(Tape Carrier Package)、COG(Chip On Glass)及びその等価物の中から選択されるいずれか一つの形態で基板110と電気的に接続されることができるが、本発明が駆動部130、140、150の形態及び形成位置などに限定されるものではない。
【0031】
上記パッド部160は、基板110のうち非画素領域110bに形成される。パッド部160は、基板110の一辺に形成されて外部回路モジュール(図示せず)と駆動部130、140、150または外部回路モジュールと画素Pを電気的に連結するために形成される。静電気放電回路120は、パッド部160の少なくとも一側に形成されるグラウンドパッド160aと電気的に接続されることができる。
【0032】
次に、本発明の一実施形態に係る有機電界発光表示装置100に用いられる静電気放電回路120に対してより詳細に説明する。
【0033】
図2は、本発明の一実施形態に係る有機電界発光表示装置100の静電気放電回路120の一部分(図1のA)に該当するレイアウトを示した図面であり、図3は、図2をI−I線に沿って切断した静電気放電回路120の断面図であり、図4は、図2をII−II線に沿って切断した静電気放電回路120の断面図である。以下に説明する静電気放電回路120は、基板110の一部分(図1のA)だけに該当するものではなく、他のすべての部分に形成される静電気放電回路120に適用されることができることは勿論である。
【0034】
本発明の一実施形態に係る有機電界発光表示装置100の静電気放電回路120は、図2ないし図4を参照すれば、基板110上部に形成されるバッファ層120aと、バッファ層120a上部に形成される半導体層120bと、半導体層120b上部に形成されるゲート絶縁膜120cと、ゲート絶縁膜120c上部に形成されるゲート電極120dと、ゲート電極120dを覆うように形成される層間絶縁膜120e及び層間絶縁膜120e上部に形成されるソース/ドレイン電極120fとを含む。
【0035】
上記基板110は、上面と下面を有する板状に形成され、上面と下面との間の厚さは0.05ないし1mm程度の厚さに形成される。基板110の厚さが0.05mmより薄い場合には、工程のうち洗浄、蝕刻及び熱処理工程などによって損傷されやすく、また外力に対して弱いという短所がある。反対に、基板110の厚さが1mmより厚い場合には、最近のスリム化である各種の表示装置に適用し難しいという短所がある。基板110は、通常、ガラス、プラスチック、ステンレススチール、ナノ複合材料及びその等価物の中から選択されるいずれか一つであることができるが、このような材質に本発明が限定されるものではない。このような基板110は、薄膜トランジスタ(図示せず)及び有機電界発光素子(図示せず)を含む画素領域110aと各種の駆動部が形成される非画素領域110bに区分されることができる。
【0036】
上記バッファ層120aは、以下に説明する半導体層120bを含む静電気放電回路120に湿気(H2O)、水素(H2)または酸素(O2)などが基板110を貫通して浸透しないようにする役割を有する。このために、バッファ層120aは、半導体工程中に形成し易いシリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、無機膜及びその等価物の中から選択された少なくともいずれか1つに形成することができるが、この材質に本発明が限定されるものではない。また、本発明でバッファ層120aは、必要によって省略されることもできる。
【0037】
上記半導体層120bは、バッファ層120aまたは基板110の上部に形成される。半導体層120bは、以下に説明するゲート電極120d及びソース/ドレイン電極120fと共に静電気放電を誘導する役割をする。半導体層120bは、非晶質シリコン、マイクロシリコン(非晶質シリコンと多結晶シリコンとの間の粒径(グレインサイズを有するシリコン)、有機物及びその等価物の中から選択されるいずれか一つであることができるが、ここで、半導体層120bの材質が限定されるわけではない。
【0038】
上記ゲート絶縁膜120cは、半導体層120bの上面に形成される。ゲート絶縁膜120cは、以下に説明するゲート電極120dと半導体層120bとの間に電気的絶縁性を得るために形成される。このようなゲート絶縁膜120cは、半導体工程中に容易に得られるシリコン酸化膜、シリコン窒化膜、無機膜またはその等価物の中から選択される少なくともいずれか一つに形成されることができるが、ここで、ゲート絶縁膜120cの材質が限定されるわけではない。勿論、このようなゲート絶縁膜120cは、半導体層120bの内周縁であるバッファ層120a上にも形成されることができる。ゲート絶縁膜120cは、ゲート電極120dまたはソース/ドレイン電極120fを介して流入された静電気の絶縁破壊を誘導して静電気を放電させることで、画素領域110aの画素P及び非画素領域110bの駆動部130、140、150が静電気放電によって損傷されることを防止する。この時、半導体層120bとゲート電極120dとの間のゲート絶縁膜120cの厚さ(図4のT1)は、ほぼ1μm以下の厚さを有するように形成され、ほぼ数百ボルトに当たる多少低い静電気の発生時、絶縁破壊されて静電気放電から有機電界発光表示装置100を保護する。
【0039】
上記ゲート電極120dは、ゲート絶縁膜120cの上部に形成される。より詳細に説明すれば、ゲート電極120dは、ゲート絶縁膜120cの上部の中から半導体層120bと対応する領域に形成される。ゲート電極120dは、パッド部(図1の160)に含まれるグラウンドパッド(図1の160a)と電気的に接続されることができる。ゲート電極120dは、通常、金属(Mo、MoW、Ti、Cu、Al、AlNd、Cr、Mo合金、Cu合金、Al合金など)、ドーピングされた多結晶シリコン及びその等価物の中から選択された少なくともいずれか1つに形成されることができるが、ここで、本発明がゲート電極120dの材質に限定されるわけではない。
【0040】
上記層間絶縁膜120eは、ゲート電極120dの上部に形成される。勿論、層間絶縁膜120eは、ゲート電極120dの内周縁に形成されるゲート絶縁膜120c上にも形成されることができる。この時、層間絶縁膜120eは、ポリマー系列、プラスチック系列、ガラス系列またはここに等価する系列の中から選択されるいずれか一つに形成されることができるが、本発明が層間絶縁膜120eの材質に限定されるわけではない。層間絶縁膜120eは、またゲート絶縁膜120cと同様な材質に形成されることもできる。層間絶縁膜120eは、ゲート絶縁膜120cのようにソース/ドレイン電極120fまたはゲート電極120dを介して流入される静電気による絶縁破壊を誘導する役割を有する。
【0041】
上記ソース/ドレイン電極120fは、層間絶縁膜120eの上部に形成されることができる。この時、ソース/ドレイン電極120fと半導体層120bとの間には、層間絶縁膜120eを貫通する導電性コンタクトc1が形成されることができる。ソース/ドレイン電極120fは、導電性コンタクトc1によって半導体層120bと電気的に連結可能である。この時、ソース/ドレイン電極120fとゲート電極120dの水平距離(図4のl1)が1μmないし10μmの距離だけ離隔されて形成することができる。もし、水平距離(図4のl1)が1μmより短く形成される場合、ソース/ドレイン電極120fとゲート電極120dとの間の抵抗が低くなって静電気放電回路120によって保護される電圧レベルが小さくなる。すなわち、数千ボルト以上である高い静電気を制御することが難しくなる。反対に、水平距離(図4のl1)が10μmより長い場合、抵抗が高くなって保護される電圧レベルは高くなるが、非画素領域110bに形成されることができる静電気放電回路120の領域には制限があるので、水平距離(図4のl1)は10μm以内に制御されることが好ましい。一方、ソース/ドレイン電極120fと半導体層120bとの間の厚さT2は、ほぼ1μm以下の厚さを有するように形成されることができる。ソース/ドレイン電極120fは、ソース領域とドレイン領域が電気的に接続されるように一体型に形成されて有機電界発光表示装置100の正常な駆動時には動作しないようになっている。このようなソース/ドレイン電極120fは、上述したゲート電極120dのような金属材質に形成されることができるが、本発明がソース/ドレイン電極120fの材質に限定されるわけではない。
【0042】
上記ソース/ドレイン電極120fの上部には、保護膜120gと平坦化膜120hとがさらに形成されることもできる。保護膜120gは、ソース/ドレイン電極120f及び層間絶縁膜120eを覆うように形成され、ソース/ドレイン電極120f及びゲート電極120dを保護する役割を有する。保護膜120gは、通常の無機膜及びその等価物の中から選択されるいずれか一つに形成されることができるが、本発明が保護膜120gの材質に限定されるわけではない。また、平坦化膜120hは、保護膜120gを覆うように形成されて静電気放電回路120の表面が全体的に平坦に形成されることを助ける。このような平坦化膜120hは、ベンゾシクロブテン(BCB:Benzo Cyclo Butene)、アクリル及びその等価物の中から選択される少なくともいずれか一つに形成されることができるが、これに限定されるものではない。
【0043】
上記平坦化膜120hの上部には、電極層120iがさらに形成されることができる。電極層120iは、導電性ビアホールv1を介してソース/ドレイン電極120fと電気的に接続される。電極層120iは、静電気発生の時、導電性ビアホールv1とソース/ドレイン電極120fとを介して静電気が放電するようにする。このような電極層120iは、上述したゲート電極120dのような金属材質に形成されることができるが、本発明が電極層120iの材質に限定されるものではない。
【0044】
次に、本発明の一実施形態により形成された静電気放電回路120の作用に対して、より詳細に説明する。
【0045】
図5は、本発明の一実施形態に係る有機電界発光表示装置100で静電気が放電する経路を示した図面である。本発明によれば、静電気は大きくソース/ドレイン電極120fとゲート電極120dとの間の第1経路(丸1)、ソース/ドレイン電極120fと半導体層120bとの間の第2経路(丸2)及び、ゲート電極120dと半導体層120bとの間の第3経路(丸3)を介して放電することができる。
【0046】
上記第1経路(丸1)は、ソース/ドレイン電極120fとゲート電極120dとの間の層間絶縁膜120eを介して放電する経路である。ソース/ドレイン電極120fから発生されて比較的高い電圧レベルを有する静電気は、ゲート電極120d方向に強く放電することができる。ソース/ドレイン電極120fとゲート電極120dとの間に形成された層間絶縁膜120eは、絶縁破壊されて静電気放電を保護する。ソース/ドレイン電極120fに発生された静電気は、ゲート電極120dに接続されるグラウンドパッド160aに排出できることは勿論である。ソース/ドレイン電極120fとゲート電極120dは、層間絶縁膜120eを間に置いて水平方向に1μmないし10μmほど離隔して形成される。もし、ソース/ドレイン電極120fとゲート電極120dとの間の水平距離(l1)が1μmより短く形成される場合、ソース/ドレイン電極120fとゲート電極120dとの間の抵抗が低減して静電気放電回路120によって保護される電圧レベルが低減する。すなわち、数千ボルト以上の高い静電気を制御することが難しくなる。反対に、水平距離(l1)が10μmより長い場合、抵抗が高くなることで、保護される電圧レベルは高くなるが、非画素領域110bに形成されることができる静電気放電回路120の領域には制限があるので、水平距離(l1)は10μm以内に制御されることが好ましい。
【0047】
上記第2経路(丸2)は、ソース/ドレイン電極120fと半導体層120bとの間の層間絶縁膜120eとゲート絶縁膜120cとを介して放電する経路である。ソース/ドレイン電極120fから発生されて比較的低い電圧レベルを有する静電気は、半導体層120bが形成された方向に放電することができる。この場合、層間絶縁膜120eとゲート絶縁膜120cが絶縁破壊されながら、静電気放電を保護する役割を有するようになる。ソース/ドレイン電極120fと半導体層120bとの間の厚さT2は、ほぼ1μm以下に形成されて比較的低い電圧レベルを有する静電気から有機電界発光表示装置100を保護することができるようになる。
【0048】
上記第3経路(丸3)は、ゲート電極120dと半導体層120bとの間のゲート絶縁膜120cを介して放電する経路である。ゲート電極120dから発生された静電気は、半導体層120bが形成された方向に放電することができる。この場合、ゲート絶縁膜120cが絶縁破壊されながら、静電気放電から有機電界発光表示装置100を保護することができるようになる。ゲート電極120dと半導体層120bとの間の厚さT1は、ほぼ1μm以下に形成されて比較的低い電圧レベルを有する静電気から有機電界発光表示装置100を保護することができるようになる。一方、ゲート電極120dから発生された静電気は、ゲート絶縁膜120cの絶縁破壊を起こさなく、グラウンドパッド160aに排出されることもできる。
【0049】
上述した本発明の有機電界発光表示装置によれば、静電気放電回路120が比較的低いレベルの静電気から高いレベルの静電気まで多様に保護することができるという長所がある。
【0050】
次に、本発明の一実施形態に係る有機電界発光表示装置100の製造方法に対して説明する。
【0051】
図6は、本発明の一実施形態に係る有機電界発光表示装置の製造方法を順に示したフローチャートであり、図7aないし図7fは、図6の製造段階に沿って順次に製造される有機電界発光表示装置100を示した図面であり、図8は、本発明の一実施形態によって完成された有機電界発光表示装置100の画素領域110aと非画素領域110bとを示したものである。
【0052】
本発明の一実施形態に係る有機電界発光表示装置の製造方法は、図6ないし図 8を参照すれば、画素領域110a及び非画素領域110bを有する基板を準備する基板準備段階S1と、半導体層形成段階S2と、ゲート絶縁膜形成段階S3と、ゲート電極形成段階S4と、層間絶縁膜形成段階S5及びソース/ドレイン電極形成段階S6とを介して画素領域110aには少なくとも一つの薄膜トランジスタ170が形成され、非画素領域110bには静電気放電回路120が形成されることを含む。
【0053】
上記基板準備段階S1は、図7aを参照すれば、画素領域110a及び非画素領域110bに基板110を準備する段階である。基板準備段階S1は、上面と下面が板状からなる基板110に異物が含まれないように洗浄される段階及び以下の製造段階で熱または圧力によって基板110が容易に変形されないように圧密(プリコンパクション)される段階をさらに含むことができる。このような基板110は、0.05mmないし1mmの厚さを有するように準備された方が良い。もし、基板110の厚さが0.05mmより薄い場合には、製造工程中に洗浄、蝕刻及び熱処理工程などによって損傷されやすく、取り扱いが難しく、また外力に破損されやすいという短所がある。基板110の厚さが1mmより厚い場合には、最近のスリム化である各種の表示装置に適用し難しいという短所がある。基板110は、薄膜トランジスタ170及び有機電界発光素子180が形成されている画素領域110aと静電気放電回路120と各種の駆動部が形成される非画素領域110bに区分される。
【0054】
上記基板110が用意されば、基板110の上面のうち画素領域110aと非画素領域110bに各々一定な厚さを有するバッファ層170a、120aが形成される。バッファ層170a、120aは、画素領域110aと非画素領域110bにそれぞれまたは同時に形成されることができる。バッファ層170a、120aは、不純物が基板110を介して薄膜トランジスタ170、有機電界発光素子180及び静電気放電回路120などの内部回路に流入されないようにする役割を有する。また、バッファ層170a、120aは、表面に半導体層170b、120bが形成されるように助ける。このような、バッファ層170a、120aは、半導体工程中に容易に形成できるシリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、無機膜及びその等価物の中から選択される少なくともいずれか一つからなることができるが、ここで、バッファ層170a、120aの材質に限定されるわけではない。この時、バッファ層170a、120aは、必要に応じて多層の構造に形成されることもできる。また、バッファ層170a、120aは、必要によって省略されることもできる。
【0055】
上記半導体層形成段階S2は、図7bを参照すれば、基板110の画素領域110a及び非画素領域110bに半導体層170b、120bが形成される。半導体層170b、120bは、画素領域110aと非画素領域110bにそれぞれまたは同時に形成されることができる。この時、基板110と半導体層170b、120bとの間にバッファ層170a、120aがさらに形成されることができる。
【0056】
上記バッファ層170a、120aは、上記基板110が用意されば、基板110の上面のうち画素領域110aと非画素領域110bに各々一定な厚さを有するように形成される。バッファ層170a、120aは、画素領域110aと非画素領域110bにそれぞれまたは同時に形成されることができる。バッファ層170a、120aは、不純物が基板110を介して薄膜トランジスタ170、有機電界発光素子180及び静電気放電回路120などの内部回路に流入されないようにする役割を有する。また、バッファ層170a、120aは、表面に半導体層170b、120bが形成されるように助ける。このような、バッファ層170a、120aは、半導体工程中に容易に形成できるシリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、無機膜及びその等価物の中から選択される少なくともいずれか一つからなることができるが、本発明がバッファ層170a、120aの材質に限定されるわけではない。この時、バッファ層170a、120aは、必要に応じて多層の構造に形成されることもできる。また、バッファ層170a、120aは、必要によって省略されることもできる。
【0057】
上記半導体層170b、120bは、相互対向される両側に形成されたソース及びドレイン領域(図示せず)と、ソース及びドレイン領域の間に形成されるチャンネル領域(図示せず)を含む。このような半導体層170b、120bは、非晶質シリコン、マイクロシリコン、有機物及びその等価物の中から選択されるいずれか一つであることができるが、本発明が半導体層170b、120bの材質に限定されるわけではない。例えば、半導体層170b、120bは、シリコン結晶化段階と、多結晶シリコンパターニング段階とを介して所望の位置と模様に形成されることができる。
【0058】
上記シリコン結晶化段階では、バッファ層170a、120a上面に非晶質シリコンを蒸着した後、非晶質シリコンが結晶化されてポリシリコンが形成されることを含む。ポリシリコンは、マイクロシリコンが結晶化されて形成されることもできる。非晶質シリコンは、プラズマ化学気相蒸着法(PECVD:PlasmaEnhanced Chemical Vapor Deposition)、低圧化学気相蒸着法(LPCVD:Low Pressure Chemical Vapor Deposition)、スパッタリング法及びそれに等価する方式の中から選択されるいずれか一つの方法によってバッファ層170a、120a上面に蒸着されることができるが、本発明が非晶質シリコンの形成方法に限定されるわけではない。バッファ層120に非晶質シリコンが蒸着された後、以下に説明する方法を介して非晶質シリコンが結晶化されてポリシリコンが形成される。
【0059】
上記非晶質シリコンは、エキシマレーザーを使用するレーザー結晶化方法(ELA)、金属触媒(促進材料)を使用する金属触媒結晶化方法(MIC:Metal Induced Crystallization)及び、固相結晶化(SPC:Solid Phase Crystallization)方法などを介して結晶化されることができる。その外にも既存レーザー結晶化方法にマスクを追加で使う順次側面結晶化(SLS:Sequential Lateral Solidification)方法がある。
【0060】
上記レーザー結晶化方法は、一番多く使用される方法として、既存の多結晶液晶表示装置の結晶化方法をそのまま利用可能だけではなく、工程方法が簡単で工程方法に対する技術開発が完了した状態である。
【0061】
上記金属触媒結晶化方法は、レーザー結晶化方法を使用せずに、低温で結晶化できる方法のうち一つである。初期には、非晶質シリコン表面に金属触媒金属であるNi、Co、Pd、Tiなどを蒸着或いはスピンコーティングして金属触媒金属が非晶質シリコン表面に直接浸透して非晶質シリコンの状を変化させながら、結晶化する方法として、低温で結晶化することができるという長所がある。
【0062】
上記金属触媒結晶化方法のその他は、非晶質シリコン表面に金属層を介在させる時、マスクを利用して薄膜トランジスタの特定領域にニッケルシリサイドのような汚染物が介在されることを最大限抑制することができるという長所がある。このような結晶化方法を金属誘起固相成長方法(MILC:Metal Induced Lateral Crystallization)という。金属触媒誘導側面結晶化方法に使用されるマスクとしては、シャドウマスクが用いられることができ、シャドウマスクは、扇形マスク或いは点形マスクであることができる。
【0063】
上記金属触媒結晶化方法のまたその他は、非晶質シリコン表面に金属触媒層を蒸着或いはスピンコーティングする時、キャッピング層を先に介在させて非晶質シリコンに流入される金属触媒量をコントロールする金属触媒誘導キャッピング層結晶化方法(MICC:Metal Induced Lateral Crystallization with Capping Layer)がある。キャッピング層としては、シルリコン窒化膜を使用することができる。シリコン窒化膜の厚さによって金属触媒層から非晶質シリコンに流入される金属触媒量が変わる。この時、シリコン窒化膜に流入される金属触媒は、シリコン窒化膜の全体に形成されることもでき、シャドウマスクなどを使用して選択的に形成されることができる。金属触媒層が非晶質シリコンを多結晶シリコンに結晶化された後、選択的にキャッピング層を除去することができる。キャッピング層除去方法には、湿式蝕刻方法(ウエットエッチング)或いは乾式蝕刻方法(ドライエッチング)を使用することができる。多結晶シリコンが形成された後、以下に説明する層間絶縁膜170e、120e上にビアホール(図示せず)を形成した後に不純物をビアホールを介して結晶化された多結晶シリコン上に投入して、内部に形成された金属触媒不純物を追加的に除去することができる。この時、金属触媒不純物を追加的に除去する方法をゲッタリング工程という。ゲッタリング工程には、上記不純物を注入する工程の以外に低温で薄膜トランジスタを加熱する加熱工程がある。ゲッタリング工程を介して良質の薄膜トランジスタを具現することができるようになる。
【0064】
上記マイクロシリコンは、非晶質シリコンと多結晶シリコンとの間の結晶粒の大きさを有することとして、通常、その大きさが1nmから100nmまでであることをいう。上記マイクロシリコンの電子移動図は、1から50以下であり、正孔移動図は、0.01から0.2以下であることを特徴とする。マイクロシリコンは、多結晶シリコンに比べて結晶粒の大きさが小さなことが特徴であり、結晶粒間の突出部領域が小さく形成されて結晶粒間に電子が移動する場合に支障を与えず、均一な特性を示すことができる。
【0065】
上記マイクロシリコンの結晶粒方法には、大きく熱結晶化方法及びレーザー結晶化方法がある。熱結晶化方法は、非晶質シリコンを蒸着することと同時に結晶画構造を得る方法と再加熱方法がある。上記レーザー結晶化方法は、非晶質シリコンを化学真空蒸着と、非晶質シリコンを化学真空蒸着方法に蒸着した後、レーザーを利用して結晶化する方法であり、この時、使用されるレーザーの種類として、主にダイオードレーザーがある。上記ダイオードレーザーは、主に800nm程度の赤色波長を利用する。また、上記赤色波長は、マイクロシリコン結晶質が均一に結晶化されることに寄与する役割を有する。
【0066】
上述した方法により形成された多結晶シリコンは、多結晶シリコンパターニング段階を介して所望の位置に所望の個数の半導体層170b、120bを形成する。多結晶シリコンパターニング段階は、フォトレジスト塗布、露光、現象、蝕刻及びフォトレジスト薄利などの工程を含む。
【0067】
上記ゲート絶縁膜形成段階S3は、図7cを参照すれば、半導体層170b、120b上面に一定な厚さに形成されるゲート絶縁膜170c、120cが形成される。ゲート絶縁膜170c、120cは、画素領域110a及び非画素領域110bにそれぞれまたは同時に形成されることができる。この時、ゲート絶縁膜170c、120cは、半導体層170b、120bの内周縁であるバッファ層170a、120a上面にも形成されることができる。ゲート絶縁膜170c、120cは、PECVD、LPCVD、スパッタリング法及びその等価方式の中から選択される少なくともいずれか一つの方法を介して形成されることができる。この時、ゲート絶縁膜170c、120cは、シリコン酸化膜、シリコン窒化膜、無機膜またはその等価物の中から選択される少なくともいずれか一つに形成されることができるが、本発明がゲート絶縁膜170c、120cの材質に限定されるわけではない。
【0068】
上記ゲート電極形成段階S4では、図7dを参照すれば、画素領域110a及び非画素領域110bそれぞれのゲート絶縁膜170c、120c上面で半導体層170b、120bに対応する位置にゲート電極170d、120dが形成される。ゲート電極170d、120dは、PECVD、LPCVD、スパッタリング法及びその等価方式の中から選択される少なくともいずれか一つの方法によりゲート絶縁膜170c、120c上面に蒸着されることができる。ゲート電極170d、120dは、ゲート絶縁膜170c、120cに蒸着された後、フォトレジスト塗布、露光、現象、蝕刻及びフォトレジスト薄利などの工程を介して所望の位置に所望の個数に形成されることができる。このようなゲート電極170d、120dは、通常、金属(Mo、MoW、Ti、Cu、Al、AlNd、Cr、Mo合金、Cu合金、Al合金など)、ドーピングされた多結晶シリコン及びその等価物の中から選択される少なくともいずれか一つに形成されることができるが、本発明がゲート電極170d、120dの材質に限定されるものではない。
【0069】
上記層間絶縁膜形成段階S5は、図7eを参照すれば、画素領域110a及び非画素領域110bそれぞれのゲート電極170d、120dの上面に層間絶縁膜170e、120eが形成される。勿論、層間絶縁膜170e、120eは、ゲート電極170d、120dの内周縁であるゲート絶縁膜170c、120c上にも形成されることができる。この時、層間絶縁膜170e、120eには、半導体層170b、120bと、以下に説明するソース/ドレイン電極170f、120fを連結するためのコンタクトホールが蝕刻工程を介して形成されることができる。層間絶縁膜170e、120eは、ポリマー系列、プラスチック系列、ガラス系列またはその等価系列の中から選択されるいずれか一つに形成されることができるが、本発明がこれに限定されるのではない。
【0070】
上記ソース/ドレイン電極形成段階S6では、図7fを参照すれば、画素領域110a及び非画素領域110bそれぞれの層間絶縁膜170e、120e上面にソース/ドレイン電極170f、120f及び導電性コンタクトc2、c1が形成される。ソース/ドレイン電極170f、120fは、PECVD、LPCVD、スパッタリング法及びその等価方式の中から選択される少なくともいずれか一つの方法によって蒸着された後、フォトレジスト塗布、露光、現象、蝕刻及びフォトレジスト薄利などの工程を介して所望の位置に所望の個数にパターニングされる。この時、層間絶縁膜形成段階S5に形成されたコンタクトホールに導電性物質を充填して導電性コンタクトc2、c1が形成される。導電性コンタクトc2、c1は、ゲート電極170d、120d及びソース/ドレイン電極170f、120fと同様な金属材質に形成されることができるが、本発明が導電性コンタクトc2、c1の材質に限定されるものではない。画素領域110aのソース/ドレイン電極170fは、半導体層170bのソース領域(図示せず)とドレイン領域(図示せず)の各電極が独立的に形成されることができるが、非画素領域110bのソース/ドレイン電極120fは、ソース領域とドレイン領域に接触される電極が一体型に形成される。したがって、静電気放電回路120は、一般的な駆動電圧が印加される時には動作しなくなる。
【0071】
上述した本発明の一実施形態によって、図8を参照すれば、基板110の画素領域110aには、有機電界発光素子180に駆動電流を供給するための薄膜トランジスタ170が形成され、非画素領域110bには、薄膜トランジスタ170及び有機電界発光素子180が静電気放電から破壊されることを保護するための静電気放電回路120が形成される。
【0072】
一方、画素領域110a及び非画素領域110bそれぞれに形成されるソース/ドレイン電極170f、120fの上面には、それぞれ保護膜170g、120gと平坦化膜170h、120hがさらに形成されることもできる。画素領域110a及び非画素領域110bは、それぞれ導電性ビアホールv2、v1を介して有機電界発光素子180及び電極層120iと電気的に接続されるように形成されることができる。
【0073】
上記画素領域110aは、基板110のほぼ中央に形成され、画素領域110aに含まれる画素は少なくとも一つの薄膜トランジスタ170を含む構造をなす。この時、非画素領域110bに形成される静電気放電回路120は、画素領域110aを取り囲む基板110内周の少なくとも一辺に形成される。
【0074】
上述した有機電界発光表示装置100の製造方法は、基板110の上部方向に発光する全面発光方式を中心に説明したが、本発明はこれに限定されず、基板110の下部方向に発光する背面発光方式または基板110の上部と下部方向に同時に発光する両面発光にも全部適用されることができる。
【0075】
上述した製造方法によれば、静電気放電回路120は、薄膜トランジスタ170とほぼ同様な方法によって製造されることができることで、有機電界発光表示装置100の製造費用減少及び時間短縮に効率的である。
【0076】
上記静電気放電回路120が形成されることで、画素領域110aの薄膜トランジスタ170と有機電界発光素子180を電気的に連結するための導電性ビアホールv2を形成する製造工程中に発生することができる静電気から薄膜トランジスタ170と有機電界発光素子180とを保護することができる。静電気放電回路120は、非画素領域110bに形成される少なくとも一つの駆動部(図1の130、140、150参照)が静電気放電により損傷されることを防止することができる。
【0077】
図9は、本発明の他の実施形態に係る有機電界発光表示装置を概略的に示した図面である。
【0078】
本発明の他の実施形態に係る有機電界発光表示装置200は、図9を参照すれば、画素領域210a及び非画素領域210bを含む基板210の各辺に独立的に形成された静電気放電回路220を含む。これによって、静電気放電回路220は静電気放電が頻繁な領域、またはその他の必要な領域のみに選択的に形成されることができるという長所がある。静電気放電回路220は、それぞれが基板210に形成されたパッド部260のグラウンドパッド(図示せず)と電気的に接続されることは勿論である。本発明の他の実施形態に係る静電気放電回路220の詳細な構造は、本発明の一実施形態と同様に形成されるので、詳細な説明は省略する。
【0079】
上述した本発明の一実施形態及び他の実施形態によれば、有機電界発光表示装置は、基板の少なくとも一辺に静電気放電回路が形成されることで、製造工程中の内部要因或いは他の外部環境により発生される静電気放電によって画素または駆動部が損傷されることを防止することができるようになる。
【0080】
一方、本発明において、有機電界発光素子は正極(ITO)、有機層及び負極(金属)からなる。上記有機層は、電子と正孔が結合して励起子を形成して発光する発光層(EMitting Layer、EML)、電子を輸送する電子輸送層(Electron Transport Layer、ETL)正孔を輸送する正孔輸送層(Hole Transport Layer、HTL)からなることができる。また、上記電子輸送層の一側面には、電子を注入する電子注入層(Electron Injecting Layer、EIL)が形成され、上記正孔輸送層の一側面には、正孔を注入する正孔注入層(Hole Injecting Layer、HIL)がさらに形成されることができる。尚、燐光型有機電界発光素子の場合には、正孔抑制層(Hole Blocking Layer、HBL)が発光層(EML)と電子輸送層(ETL)との間に選択的に形成されることができ、電子抑制層(Electron Blocking Layer、EBL)が発光層(EML)と正孔輸送層(HTL)との間に選択的に形成されることができる。
【0081】
また、上記有機層は、2種類の層を混合してその厚さを減少させるスリム型有機電界発光素子(Slim OLED)構造で形成することもできる。例えば、正孔注入層と正孔輸送層とを同時に形成する正孔注入輸送層(Hole Injection Transport Layer、HITL)構造及び電子注入層と電子輸送層とを同時に形成する電子注入輸送層(Electron Injection Transport Layer、EITL)構造を選択的に形成することができる。上記のようなスリム型有機電界発光素子は、発光效率を増加させることにその使用目的がある。また、正極(ITO)と発光層との間には、選択層としてバッファ層を形成することができる。上記バッファ層は、電子をバッファリングする電子バッファ層と正孔をバッファリングする正孔バッファ層に区分することができる。
【0082】
上記電子バッファ層は、負極(金属)と電子注入層(EIL)との間に選択的に形成することができ、上記電子注入層(EIL)機能の代わりに形成することができる。この時、上記有機層の積層構造は、発光層(EML)/電子輸送層(ETL)/電子バッファ層/負極(金属)になることができる。また、上記正孔バッファ層は、正極(ITO)と正孔注入層(HIL)との間に選択的に形成することができ、正孔注入層(HIL)機能の代わりに形成することができる。この時、上記有機層の積層構造は、正極(ITO)/正孔バッファ層/正孔輸送層(HTL)/発光層(EML)になることができる。
【0083】
上記構造に対して可能な積層構造を記載すれば、次のようになる。
【0084】
(a)正積層構造(Normal Stack Structure)
(1)正極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/負極、
(2)正極/正孔バッファ層/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/負極、
(3)正極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/電子バッファ層/負極、
(4)正極/正孔バッファ層/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/電子バッファ層/負極、
(5)正極/正孔注入層/正孔バッファ層/正孔輸送層/発光層/電子輸送層/電子注入層/負極、
(6)正極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子バッファ層/電子注入層/負極。
【0085】
(b)正スリム構造(Normal Slim Structure)
(1)正極/正孔注入輸送層/発光層/電子輸送層/電子注入層/負極、
(2)正極/正孔バッファ層/正孔注入輸送層/発光層/電子輸送層/電子注入層/負極、
(3)正極/正孔注入層/正孔輸送層/発光層/電子注入輸送層/電子バッファ層/負極、
(4)正極/正孔バッファ層/正孔輸送層/発光層/電子注入輸送層/電子バッファ層/負極、
(5)正極/正孔注入輸送層/正孔バッファ層/発光層/電子輸送層/電子注入層/負極、
(6)正極/正孔注入層/正孔輸送層/発光層/電子バッファ層/電子注入輸送層/負極。
【0086】
(c)逆積層構造(Inverted Stack Structure)
(1)負極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/正極、
(2)負極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/正孔バッファ層/正極、
(3)負極/電子バッファ層/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/正極、
(4)負極/電子バッファ層/電子注入層/電子輸送層/発光層/正孔輸送層/正孔バッファ層/正極、
(5)負極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔バッファ層/正孔注入層/正極、
(6)負極/電子注入層/電子バッファ層/電子輸送層/発光層/正孔輸送層/正孔注入層/正極。
【0087】
(d)逆スリム構造(Inverted Slim Structure)
(1)負極/電子注入層/電子輸送層/発光層/正孔注入輸送層/正極、
(2)負極/電子注入層/電子輸送層/発光層/正孔注入輸送層/正孔バッファ層/正極、
(3)負極/電子バッファ層/電子注入輸送層/発光層/正孔輸送層/正孔注入層/正極、
(4)負極/電子バッファ層/電子注入輸送層/発光層/正孔輸送層/正孔バッファ層/正極、
(5)負極/電子注入層/電子輸送層/発光層/正孔バッファ層/正孔注入輸送層/正極、
(6)負極/電子注入輸送層/電子バッファ層/発光層/正孔輸送層/正孔注入層/正極。
【0088】
このような、有機電界発光素子を駆動する方式としては、受動マトリックス(パッシブマトリクス)方式と能動マトリックス(アクティブマトリクス)方式が知られている。上記受動マトリックス方式は、正極と負極を直交するように形成し、ラインを選択して駆動することで、製作工程が単純であり、低投資費用であるが、大画面の具現時に電流消耗量が多いという短所がある。上記能動マトリックス方式は、薄膜トランジスタのような能動素子及び用量性素子を各画素に形成することで、電流消耗量が低く、画質及び寿命が優秀であり、中大型に至るまで拡大可能であるという長所がある。
【0089】
以上、本発明は、上述した特定の好適な実施例に限定されるものではなく、特許請求範囲から請求する本発明の基本概念に基づき、当該技術分野における通常の知識を有する者であれば、様々な実施変形が可能であり、そのような変形は本発明の特許請求範囲に属するものである。
【図面の簡単な説明】
【0090】
【図1】本発明の一実施形態に係る有機電界発光表示装置の概路図である。
【図2】図1のA部分を示したレイアウトである。
【図3】図2をI−I線に沿って切断した断面図である。
【図4】図2をII−II線に沿って切断した断面図である。
【図5】本発明の一実施形態に係る有機電界発光表示装置から静電気が放電される経路を示した図面である。
【図6】本発明の一実施形態に係る有機電界発光表示装置の製造方法を順に示したフローチャートである。
【図7a】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7b】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7c】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7d】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7e】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7f】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図8】本発明の一実施形態によって製造された有機電界発光表示装置の画素領域と非画素領域を示した図面である。
【図9】本発明の他の実施形態に係る有機電界発光表示装置の概路図である。
【符号の説明】
【0091】
100、200 有機電界発光表示装置
110、210 基板
110a、210a 画素領域
110b、210b 非画素領域
120、220 静電気放電回路
120a バッファ層
120b 半導体層
120c ゲート絶縁膜
120d ゲート電極
120e 層間絶縁膜
120f ソース/ドレイン電極
130 データ駆動部
140 スキャン駆動部
150 発光制御駆動部
160、260 パッド部
160a グラウンドパッド
【技術分野】
【0001】
本発明は、有機電界発光表示装置及びその製造方法に関し、より詳しくは、有機電界発光表示装置に含まれる画素及び駆動部が静電気放電によって破壊されることを防止するための保護回路を含む有機電界発光表示装置及びその製造方法に関する。
【背景技術】
【0002】
有機電界発光表示装置(Organic Light Emitting Display)は、カソードから供給される電子と、アノードから供給される正孔との再結合によって光を発生する有機電界発光素子(Organic Light Emitting Device:OLED)を利用したものであり、平板表示装置の一種である。このような有機電界発光表示装置は、厚さが薄くて、視野角が広く、応答速度が早いという長所を有する。
【0003】
上記有機電界発光表示装置は、駆動方法によって受動駆動(パッシブマトリクス)方式と能動駆動(アクティブマトリクス)方式に分けられる。受動駆動方式は、基板上に正極と負極を直交するように形成した後、ラインを選択して駆動する方式である。一方、能動駆動方式は、各画素に形成される薄膜トランジスタ(Thin Film Transistor:TFT)を利用してデータ信号に対応する駆動電流を有機電界発光素子に供給して有機電界発光素子から光が発光されて画像を具現する方式として、受動駆動方式に比べて、安定した輝度を示すことができ、且つ電力消耗が少なくて、高解像度及び大型ディスプレイの適用に有利であるという長所を有する。
【0004】
従来、有機電界発光表示装置は、マトリックス形態に配列される画素を含む画素領域と画素とを駆動するための電源及び駆動部を備える非画素領域を含む。画素領域の画素は、駆動またはスイッチング動作に必要な薄膜トランジスタと有機電界発光素子を含む。画素領域と非画素領域は、複数のラインを介して電気的に接続される。
【0005】
上述した従来の有機電界発光表示装置は、大きく、薄膜トランジスタ形成段階、有機電界発光素子形成段階、封止段階、モジューリング段階を介して製造される。有機電界発光表示装置は、このような製造段階で内部環境要因またはその他の外部環境要因によって静電気が発生されることができる。静電気は、有機電界発光表示装置を製造するための蒸着、蝕刻などを含むほぼ全製造工程で発生されることができる。また、有機電界発光表示装置に画像が表示される途中に外部環境によっても発生されることができる。
【0006】
従来の有機電界発光表示装置は、上述した製造段階及び外部環境要因によって発生される静電気放電(ElectroStatic Discharge:ESD)によって内部回路が損傷される問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明は、従来の有機電界発光表示装置の問題点を解決するためになされたものであって、その目的は、静電気放電から有機電界発光表示装置に含まれる画素及び駆動部が破壊されることを防止するための静電気放電回路を含む有機電界発光表示装置を提供することである。
【課題を解決するための手段】
【0008】
上述の目的を達成するための本発明に係る有機電界発光表示装置は、画素領域及び非画素領域を含む基板と、前記基板の前記非画素領域に形成される静電気放電回路を含むことを特徴とする。
【0009】
また、本発明によれば、前記静電気放電回路は、前記基板に形成される半導体層と、前記半導体層に形成されるゲート絶縁膜と、前記ゲート絶縁膜に形成されるゲート電極と、前記ゲート電極を覆うように形成される層間絶縁膜と、前記層間絶縁膜に形成されるソース/ドレイン電極とを備えて形成されることを特徴とする。
【0010】
また、本発明によれば、前記ソース/ドレイン電極は、前記ゲート電極と水平方向に1μmないし10μmの距離だけ離隔して形成されることを特徴とする。
【0011】
また、本発明によれば、前記非画素領域は、前記画素領域の画素を駆動するため少なくとも一つの駆動部と、前記画素及び前記駆動部を外部モジュールと電気的に連結するためのパッド部とをさらに含むことができる。この時、前記パッド部は、前記基板の内周の少なくとも一辺に形成されることができる。この時、前記静電気放電回路は、前記基板の内周に前記パッド部が形成された領域を除いた残りの中から選択される少なくとも一辺に形成されることができる。
【0012】
また、本発明によれば、前記静電気放電回路は、前記基板の内周の各辺に独立的に形成されることを特徴とする。
【0013】
また、本発明によれば、前記静電気放電回路は、前記基板の内周を取り囲むように一体型に形成されることができる。この時、前記ゲート電極は、前記パッド部に形成されるグラウンドパッドと電気的に接続されることができる。
【0014】
また、本発明によれば、前記静電気放電回路は、前記基板と前記半導体層との間に形成されるバッファ層をさらに含むことを特徴とする。
【0015】
また、本発明によれば、前記静電気放電回路は、前記ソース/ドレイン電極の上面に形成される保護層をさらに含むことを特徴とする。
【0016】
また、本発明によれば、前記静電気放電回路は、前記ソース/ドレイン電極と前記半導体層とを電気的に連結するための導電性コンタクトを含むことを特徴とする。
【0017】
また、本発明によれば、前記静電気放電回路は、前記保護層の上面に形成される電極層をさらに含むことができる。この時、前記電極層は前記ソース/ドレイン電極と導電性ビアホールを介して電気的に接続されることができる。
【0018】
また、本発明に係る有機電界発光表示装置の製造方法は、画素領域及び非画素領域を有する基板を準備する段階と、前記画素領域及び非画素領域に半導体層を形成する段階と、前記画素領域及び非画素領域の半導体層にゲート絶縁膜を形成する段階と、前記画素領域及び非画素領域のゲート絶縁膜にゲート電極を形成する段階と、前記画素領域及び非画素領域のゲート電極を覆う層間絶縁膜を形成する段階と、前記画素領域及び非画素領域の層間絶縁膜にソース/ドレイン電極を形成する段階とを含み、前記画素領域には、少なくとも一つの薄膜トランジスタが形成され、前記非画素領域には、静電気放電回路が形成されることを特徴とする。この時、前記静電気放電回路は、前記薄膜トランジスタと同一な層上に形成されることができる。
【発明の効果】
【0019】
本発明に係る有機電界発光表示装置及びその製造方法によれば、基板の内周の少なくとも一辺に静電気放電回路を形成して、静電気放電から画素及び駆動部が損傷されることを防止する効果がある。
【0020】
また、本発明によれば、静電気放電回路のソース/ドレイン電極とゲート電極との間の水平距離を制御して比較的に高電圧レベルを有する静電気を制御することができる効果がある。
【0021】
また、本発明によれば、静電気放電回路に含まれるゲート絶縁膜と層間絶縁膜がソース/ドレイン電極と半導体層、またはゲート電極と半導体層との間に垂直方向に発生される静電気放電から絶縁破壊を誘導して有機電界発光表示装置の静電気放電を保護する効果がある。
【0022】
また、本発明によれば、非画素領域の静電気放電回路は画素領域の薄膜トランジスタとほぼ同様な方法によって製造されて有機電界発光表示装置の製造費用減少及び時間短縮の効果がある。
【発明を実施するための最良の形態】
【0023】
以下、添付された図面と実施形態を参照して本発明に係る有機電界発光表示装置に対して詳しく説明する。図面において本発明を明確に説明するために説明と関係ない部分は省略して、明細書の全体を介して類似な部分に対しては、類似な図面符号を使用して説明する。
【0024】
図1は、本発明の一実施形態に係る有機電界発光表示装置を概略的に示した図面である。
【0025】
本発明の一実施形態に係る有機電界発光表示装置100は、図1を参照すれば、マトリックス形態に配列される画素(P、Pixel)を含む画素領域110a及び画素領域110a外周縁に形成される非画素領域110bを含む基板110と、非画素領域110b上に形成される静電気放電回路120とを含む。
【0026】
上記基板110は、ほぼ四角形状の画素領域110a及び画素領域110aの外周縁に形成される非画素領域110bを含む。この時、基板110にはデータ駆動部130、スキャン駆動部140及び発光制御駆動部150が電気的にさらに接続されることができる。
【0027】
上記画素領域110aは、マトリックス形態に配列された複数の画素が駆動されて画像が具現される領域である。それぞれの画素は、データライン(図示せず)、スキャンライン(図示せず)及び発光制御ライン(図示せず)が交差する領域に形成される。画素Pは、図面に示されてないが、薄膜トランジスタに形成される駆動素子及び少なくとも一つのスイッチング素子、容量性素子及び有機電界発光素子を含むことができる。
【0028】
上記非画素領域110bは、基板110上に画素領域110aを取り囲む領域に形成される。非画素領域110bには、静電気放電回路120、画素Pを定義する各々のデータライン、スキャンライン及び発光制御ラインに駆動信号を供給するためのデータ駆動部120、スキャン駆動部130及び発光制御駆動部140が形成されることができる。また、非画素領域110bには、画素P、データ駆動部130、スキャン駆動部140及び発光制御駆動部150と外部モジュールとを電気的に連結するためのパッド部160を含むことができる。
【0029】
上記静電気放電回路120は、基板110のうちに非画素領域110bに形成される。静電気放電回路120は、基板110の端の少なくとも一辺に形成されることができる。静電気放電回路120は、基板110のうち、以下に説明されるパッド部160が形成される部分を除いた残りの各辺に形成される。この時、静電気放電回路120は、基板110の各辺を取り囲むように一体型に形成されることができる。このような、静電気放電回路120は、有機電界発光表示装置100の製造工程または以後の取り扱い時に発生されることができる静電気放電(ESD:ElectroStatic Discharge)から内部回路、例えば、画素Pに含まれる駆動素子、スイッチング素子または有機電界発光素子が損傷されることを防止する役割をする。静電気放電回路120は、以下に説明するデータ駆動部130、スキャン駆動部140、発光制御駆動部150及びパッド部160などの非画素領域110bに形成される回路を保護することもできる。本発明に係る静電気放電回路120は、基板の端に形成されることとして説明されているが、これに限定されず、基板110のうち静電気放電に脆弱な他の部分に形成されることもできることは勿論である。静電気放電回路120に対するより詳細な構造はまた詳細に説明する。
【0030】
上記データ駆動部130、スキャン駆動部140及び発光制御駆動部150は、集積回路(IC:Integrated Circuit)の形態で基板110のうち非画素領域110bに形成されることができる。データ駆動部130、スキャン駆動部140及び発光制御駆動部150は、画素領域110aのうち画素Pに含まれる薄膜トランジスタ(図示せず)を形成する層と同様な層に形成されることができる。一方、データ駆動部130、スキャン駆動部140及び発光制御駆動部150は、基板110に形成されず、別途の他の基板に形成されることもできる。別途の他の基板(図示せず)に形成された各駆動部130、140、150は、TCP(Tape Carrier Package)、FPC(Flexible Printed Circuit)、TAB(Tape Carrier Package)、COG(Chip On Glass)及びその等価物の中から選択されるいずれか一つの形態で基板110と電気的に接続されることができるが、本発明が駆動部130、140、150の形態及び形成位置などに限定されるものではない。
【0031】
上記パッド部160は、基板110のうち非画素領域110bに形成される。パッド部160は、基板110の一辺に形成されて外部回路モジュール(図示せず)と駆動部130、140、150または外部回路モジュールと画素Pを電気的に連結するために形成される。静電気放電回路120は、パッド部160の少なくとも一側に形成されるグラウンドパッド160aと電気的に接続されることができる。
【0032】
次に、本発明の一実施形態に係る有機電界発光表示装置100に用いられる静電気放電回路120に対してより詳細に説明する。
【0033】
図2は、本発明の一実施形態に係る有機電界発光表示装置100の静電気放電回路120の一部分(図1のA)に該当するレイアウトを示した図面であり、図3は、図2をI−I線に沿って切断した静電気放電回路120の断面図であり、図4は、図2をII−II線に沿って切断した静電気放電回路120の断面図である。以下に説明する静電気放電回路120は、基板110の一部分(図1のA)だけに該当するものではなく、他のすべての部分に形成される静電気放電回路120に適用されることができることは勿論である。
【0034】
本発明の一実施形態に係る有機電界発光表示装置100の静電気放電回路120は、図2ないし図4を参照すれば、基板110上部に形成されるバッファ層120aと、バッファ層120a上部に形成される半導体層120bと、半導体層120b上部に形成されるゲート絶縁膜120cと、ゲート絶縁膜120c上部に形成されるゲート電極120dと、ゲート電極120dを覆うように形成される層間絶縁膜120e及び層間絶縁膜120e上部に形成されるソース/ドレイン電極120fとを含む。
【0035】
上記基板110は、上面と下面を有する板状に形成され、上面と下面との間の厚さは0.05ないし1mm程度の厚さに形成される。基板110の厚さが0.05mmより薄い場合には、工程のうち洗浄、蝕刻及び熱処理工程などによって損傷されやすく、また外力に対して弱いという短所がある。反対に、基板110の厚さが1mmより厚い場合には、最近のスリム化である各種の表示装置に適用し難しいという短所がある。基板110は、通常、ガラス、プラスチック、ステンレススチール、ナノ複合材料及びその等価物の中から選択されるいずれか一つであることができるが、このような材質に本発明が限定されるものではない。このような基板110は、薄膜トランジスタ(図示せず)及び有機電界発光素子(図示せず)を含む画素領域110aと各種の駆動部が形成される非画素領域110bに区分されることができる。
【0036】
上記バッファ層120aは、以下に説明する半導体層120bを含む静電気放電回路120に湿気(H2O)、水素(H2)または酸素(O2)などが基板110を貫通して浸透しないようにする役割を有する。このために、バッファ層120aは、半導体工程中に形成し易いシリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、無機膜及びその等価物の中から選択された少なくともいずれか1つに形成することができるが、この材質に本発明が限定されるものではない。また、本発明でバッファ層120aは、必要によって省略されることもできる。
【0037】
上記半導体層120bは、バッファ層120aまたは基板110の上部に形成される。半導体層120bは、以下に説明するゲート電極120d及びソース/ドレイン電極120fと共に静電気放電を誘導する役割をする。半導体層120bは、非晶質シリコン、マイクロシリコン(非晶質シリコンと多結晶シリコンとの間の粒径(グレインサイズを有するシリコン)、有機物及びその等価物の中から選択されるいずれか一つであることができるが、ここで、半導体層120bの材質が限定されるわけではない。
【0038】
上記ゲート絶縁膜120cは、半導体層120bの上面に形成される。ゲート絶縁膜120cは、以下に説明するゲート電極120dと半導体層120bとの間に電気的絶縁性を得るために形成される。このようなゲート絶縁膜120cは、半導体工程中に容易に得られるシリコン酸化膜、シリコン窒化膜、無機膜またはその等価物の中から選択される少なくともいずれか一つに形成されることができるが、ここで、ゲート絶縁膜120cの材質が限定されるわけではない。勿論、このようなゲート絶縁膜120cは、半導体層120bの内周縁であるバッファ層120a上にも形成されることができる。ゲート絶縁膜120cは、ゲート電極120dまたはソース/ドレイン電極120fを介して流入された静電気の絶縁破壊を誘導して静電気を放電させることで、画素領域110aの画素P及び非画素領域110bの駆動部130、140、150が静電気放電によって損傷されることを防止する。この時、半導体層120bとゲート電極120dとの間のゲート絶縁膜120cの厚さ(図4のT1)は、ほぼ1μm以下の厚さを有するように形成され、ほぼ数百ボルトに当たる多少低い静電気の発生時、絶縁破壊されて静電気放電から有機電界発光表示装置100を保護する。
【0039】
上記ゲート電極120dは、ゲート絶縁膜120cの上部に形成される。より詳細に説明すれば、ゲート電極120dは、ゲート絶縁膜120cの上部の中から半導体層120bと対応する領域に形成される。ゲート電極120dは、パッド部(図1の160)に含まれるグラウンドパッド(図1の160a)と電気的に接続されることができる。ゲート電極120dは、通常、金属(Mo、MoW、Ti、Cu、Al、AlNd、Cr、Mo合金、Cu合金、Al合金など)、ドーピングされた多結晶シリコン及びその等価物の中から選択された少なくともいずれか1つに形成されることができるが、ここで、本発明がゲート電極120dの材質に限定されるわけではない。
【0040】
上記層間絶縁膜120eは、ゲート電極120dの上部に形成される。勿論、層間絶縁膜120eは、ゲート電極120dの内周縁に形成されるゲート絶縁膜120c上にも形成されることができる。この時、層間絶縁膜120eは、ポリマー系列、プラスチック系列、ガラス系列またはここに等価する系列の中から選択されるいずれか一つに形成されることができるが、本発明が層間絶縁膜120eの材質に限定されるわけではない。層間絶縁膜120eは、またゲート絶縁膜120cと同様な材質に形成されることもできる。層間絶縁膜120eは、ゲート絶縁膜120cのようにソース/ドレイン電極120fまたはゲート電極120dを介して流入される静電気による絶縁破壊を誘導する役割を有する。
【0041】
上記ソース/ドレイン電極120fは、層間絶縁膜120eの上部に形成されることができる。この時、ソース/ドレイン電極120fと半導体層120bとの間には、層間絶縁膜120eを貫通する導電性コンタクトc1が形成されることができる。ソース/ドレイン電極120fは、導電性コンタクトc1によって半導体層120bと電気的に連結可能である。この時、ソース/ドレイン電極120fとゲート電極120dの水平距離(図4のl1)が1μmないし10μmの距離だけ離隔されて形成することができる。もし、水平距離(図4のl1)が1μmより短く形成される場合、ソース/ドレイン電極120fとゲート電極120dとの間の抵抗が低くなって静電気放電回路120によって保護される電圧レベルが小さくなる。すなわち、数千ボルト以上である高い静電気を制御することが難しくなる。反対に、水平距離(図4のl1)が10μmより長い場合、抵抗が高くなって保護される電圧レベルは高くなるが、非画素領域110bに形成されることができる静電気放電回路120の領域には制限があるので、水平距離(図4のl1)は10μm以内に制御されることが好ましい。一方、ソース/ドレイン電極120fと半導体層120bとの間の厚さT2は、ほぼ1μm以下の厚さを有するように形成されることができる。ソース/ドレイン電極120fは、ソース領域とドレイン領域が電気的に接続されるように一体型に形成されて有機電界発光表示装置100の正常な駆動時には動作しないようになっている。このようなソース/ドレイン電極120fは、上述したゲート電極120dのような金属材質に形成されることができるが、本発明がソース/ドレイン電極120fの材質に限定されるわけではない。
【0042】
上記ソース/ドレイン電極120fの上部には、保護膜120gと平坦化膜120hとがさらに形成されることもできる。保護膜120gは、ソース/ドレイン電極120f及び層間絶縁膜120eを覆うように形成され、ソース/ドレイン電極120f及びゲート電極120dを保護する役割を有する。保護膜120gは、通常の無機膜及びその等価物の中から選択されるいずれか一つに形成されることができるが、本発明が保護膜120gの材質に限定されるわけではない。また、平坦化膜120hは、保護膜120gを覆うように形成されて静電気放電回路120の表面が全体的に平坦に形成されることを助ける。このような平坦化膜120hは、ベンゾシクロブテン(BCB:Benzo Cyclo Butene)、アクリル及びその等価物の中から選択される少なくともいずれか一つに形成されることができるが、これに限定されるものではない。
【0043】
上記平坦化膜120hの上部には、電極層120iがさらに形成されることができる。電極層120iは、導電性ビアホールv1を介してソース/ドレイン電極120fと電気的に接続される。電極層120iは、静電気発生の時、導電性ビアホールv1とソース/ドレイン電極120fとを介して静電気が放電するようにする。このような電極層120iは、上述したゲート電極120dのような金属材質に形成されることができるが、本発明が電極層120iの材質に限定されるものではない。
【0044】
次に、本発明の一実施形態により形成された静電気放電回路120の作用に対して、より詳細に説明する。
【0045】
図5は、本発明の一実施形態に係る有機電界発光表示装置100で静電気が放電する経路を示した図面である。本発明によれば、静電気は大きくソース/ドレイン電極120fとゲート電極120dとの間の第1経路(丸1)、ソース/ドレイン電極120fと半導体層120bとの間の第2経路(丸2)及び、ゲート電極120dと半導体層120bとの間の第3経路(丸3)を介して放電することができる。
【0046】
上記第1経路(丸1)は、ソース/ドレイン電極120fとゲート電極120dとの間の層間絶縁膜120eを介して放電する経路である。ソース/ドレイン電極120fから発生されて比較的高い電圧レベルを有する静電気は、ゲート電極120d方向に強く放電することができる。ソース/ドレイン電極120fとゲート電極120dとの間に形成された層間絶縁膜120eは、絶縁破壊されて静電気放電を保護する。ソース/ドレイン電極120fに発生された静電気は、ゲート電極120dに接続されるグラウンドパッド160aに排出できることは勿論である。ソース/ドレイン電極120fとゲート電極120dは、層間絶縁膜120eを間に置いて水平方向に1μmないし10μmほど離隔して形成される。もし、ソース/ドレイン電極120fとゲート電極120dとの間の水平距離(l1)が1μmより短く形成される場合、ソース/ドレイン電極120fとゲート電極120dとの間の抵抗が低減して静電気放電回路120によって保護される電圧レベルが低減する。すなわち、数千ボルト以上の高い静電気を制御することが難しくなる。反対に、水平距離(l1)が10μmより長い場合、抵抗が高くなることで、保護される電圧レベルは高くなるが、非画素領域110bに形成されることができる静電気放電回路120の領域には制限があるので、水平距離(l1)は10μm以内に制御されることが好ましい。
【0047】
上記第2経路(丸2)は、ソース/ドレイン電極120fと半導体層120bとの間の層間絶縁膜120eとゲート絶縁膜120cとを介して放電する経路である。ソース/ドレイン電極120fから発生されて比較的低い電圧レベルを有する静電気は、半導体層120bが形成された方向に放電することができる。この場合、層間絶縁膜120eとゲート絶縁膜120cが絶縁破壊されながら、静電気放電を保護する役割を有するようになる。ソース/ドレイン電極120fと半導体層120bとの間の厚さT2は、ほぼ1μm以下に形成されて比較的低い電圧レベルを有する静電気から有機電界発光表示装置100を保護することができるようになる。
【0048】
上記第3経路(丸3)は、ゲート電極120dと半導体層120bとの間のゲート絶縁膜120cを介して放電する経路である。ゲート電極120dから発生された静電気は、半導体層120bが形成された方向に放電することができる。この場合、ゲート絶縁膜120cが絶縁破壊されながら、静電気放電から有機電界発光表示装置100を保護することができるようになる。ゲート電極120dと半導体層120bとの間の厚さT1は、ほぼ1μm以下に形成されて比較的低い電圧レベルを有する静電気から有機電界発光表示装置100を保護することができるようになる。一方、ゲート電極120dから発生された静電気は、ゲート絶縁膜120cの絶縁破壊を起こさなく、グラウンドパッド160aに排出されることもできる。
【0049】
上述した本発明の有機電界発光表示装置によれば、静電気放電回路120が比較的低いレベルの静電気から高いレベルの静電気まで多様に保護することができるという長所がある。
【0050】
次に、本発明の一実施形態に係る有機電界発光表示装置100の製造方法に対して説明する。
【0051】
図6は、本発明の一実施形態に係る有機電界発光表示装置の製造方法を順に示したフローチャートであり、図7aないし図7fは、図6の製造段階に沿って順次に製造される有機電界発光表示装置100を示した図面であり、図8は、本発明の一実施形態によって完成された有機電界発光表示装置100の画素領域110aと非画素領域110bとを示したものである。
【0052】
本発明の一実施形態に係る有機電界発光表示装置の製造方法は、図6ないし図 8を参照すれば、画素領域110a及び非画素領域110bを有する基板を準備する基板準備段階S1と、半導体層形成段階S2と、ゲート絶縁膜形成段階S3と、ゲート電極形成段階S4と、層間絶縁膜形成段階S5及びソース/ドレイン電極形成段階S6とを介して画素領域110aには少なくとも一つの薄膜トランジスタ170が形成され、非画素領域110bには静電気放電回路120が形成されることを含む。
【0053】
上記基板準備段階S1は、図7aを参照すれば、画素領域110a及び非画素領域110bに基板110を準備する段階である。基板準備段階S1は、上面と下面が板状からなる基板110に異物が含まれないように洗浄される段階及び以下の製造段階で熱または圧力によって基板110が容易に変形されないように圧密(プリコンパクション)される段階をさらに含むことができる。このような基板110は、0.05mmないし1mmの厚さを有するように準備された方が良い。もし、基板110の厚さが0.05mmより薄い場合には、製造工程中に洗浄、蝕刻及び熱処理工程などによって損傷されやすく、取り扱いが難しく、また外力に破損されやすいという短所がある。基板110の厚さが1mmより厚い場合には、最近のスリム化である各種の表示装置に適用し難しいという短所がある。基板110は、薄膜トランジスタ170及び有機電界発光素子180が形成されている画素領域110aと静電気放電回路120と各種の駆動部が形成される非画素領域110bに区分される。
【0054】
上記基板110が用意されば、基板110の上面のうち画素領域110aと非画素領域110bに各々一定な厚さを有するバッファ層170a、120aが形成される。バッファ層170a、120aは、画素領域110aと非画素領域110bにそれぞれまたは同時に形成されることができる。バッファ層170a、120aは、不純物が基板110を介して薄膜トランジスタ170、有機電界発光素子180及び静電気放電回路120などの内部回路に流入されないようにする役割を有する。また、バッファ層170a、120aは、表面に半導体層170b、120bが形成されるように助ける。このような、バッファ層170a、120aは、半導体工程中に容易に形成できるシリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、無機膜及びその等価物の中から選択される少なくともいずれか一つからなることができるが、ここで、バッファ層170a、120aの材質に限定されるわけではない。この時、バッファ層170a、120aは、必要に応じて多層の構造に形成されることもできる。また、バッファ層170a、120aは、必要によって省略されることもできる。
【0055】
上記半導体層形成段階S2は、図7bを参照すれば、基板110の画素領域110a及び非画素領域110bに半導体層170b、120bが形成される。半導体層170b、120bは、画素領域110aと非画素領域110bにそれぞれまたは同時に形成されることができる。この時、基板110と半導体層170b、120bとの間にバッファ層170a、120aがさらに形成されることができる。
【0056】
上記バッファ層170a、120aは、上記基板110が用意されば、基板110の上面のうち画素領域110aと非画素領域110bに各々一定な厚さを有するように形成される。バッファ層170a、120aは、画素領域110aと非画素領域110bにそれぞれまたは同時に形成されることができる。バッファ層170a、120aは、不純物が基板110を介して薄膜トランジスタ170、有機電界発光素子180及び静電気放電回路120などの内部回路に流入されないようにする役割を有する。また、バッファ層170a、120aは、表面に半導体層170b、120bが形成されるように助ける。このような、バッファ層170a、120aは、半導体工程中に容易に形成できるシリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、無機膜及びその等価物の中から選択される少なくともいずれか一つからなることができるが、本発明がバッファ層170a、120aの材質に限定されるわけではない。この時、バッファ層170a、120aは、必要に応じて多層の構造に形成されることもできる。また、バッファ層170a、120aは、必要によって省略されることもできる。
【0057】
上記半導体層170b、120bは、相互対向される両側に形成されたソース及びドレイン領域(図示せず)と、ソース及びドレイン領域の間に形成されるチャンネル領域(図示せず)を含む。このような半導体層170b、120bは、非晶質シリコン、マイクロシリコン、有機物及びその等価物の中から選択されるいずれか一つであることができるが、本発明が半導体層170b、120bの材質に限定されるわけではない。例えば、半導体層170b、120bは、シリコン結晶化段階と、多結晶シリコンパターニング段階とを介して所望の位置と模様に形成されることができる。
【0058】
上記シリコン結晶化段階では、バッファ層170a、120a上面に非晶質シリコンを蒸着した後、非晶質シリコンが結晶化されてポリシリコンが形成されることを含む。ポリシリコンは、マイクロシリコンが結晶化されて形成されることもできる。非晶質シリコンは、プラズマ化学気相蒸着法(PECVD:PlasmaEnhanced Chemical Vapor Deposition)、低圧化学気相蒸着法(LPCVD:Low Pressure Chemical Vapor Deposition)、スパッタリング法及びそれに等価する方式の中から選択されるいずれか一つの方法によってバッファ層170a、120a上面に蒸着されることができるが、本発明が非晶質シリコンの形成方法に限定されるわけではない。バッファ層120に非晶質シリコンが蒸着された後、以下に説明する方法を介して非晶質シリコンが結晶化されてポリシリコンが形成される。
【0059】
上記非晶質シリコンは、エキシマレーザーを使用するレーザー結晶化方法(ELA)、金属触媒(促進材料)を使用する金属触媒結晶化方法(MIC:Metal Induced Crystallization)及び、固相結晶化(SPC:Solid Phase Crystallization)方法などを介して結晶化されることができる。その外にも既存レーザー結晶化方法にマスクを追加で使う順次側面結晶化(SLS:Sequential Lateral Solidification)方法がある。
【0060】
上記レーザー結晶化方法は、一番多く使用される方法として、既存の多結晶液晶表示装置の結晶化方法をそのまま利用可能だけではなく、工程方法が簡単で工程方法に対する技術開発が完了した状態である。
【0061】
上記金属触媒結晶化方法は、レーザー結晶化方法を使用せずに、低温で結晶化できる方法のうち一つである。初期には、非晶質シリコン表面に金属触媒金属であるNi、Co、Pd、Tiなどを蒸着或いはスピンコーティングして金属触媒金属が非晶質シリコン表面に直接浸透して非晶質シリコンの状を変化させながら、結晶化する方法として、低温で結晶化することができるという長所がある。
【0062】
上記金属触媒結晶化方法のその他は、非晶質シリコン表面に金属層を介在させる時、マスクを利用して薄膜トランジスタの特定領域にニッケルシリサイドのような汚染物が介在されることを最大限抑制することができるという長所がある。このような結晶化方法を金属誘起固相成長方法(MILC:Metal Induced Lateral Crystallization)という。金属触媒誘導側面結晶化方法に使用されるマスクとしては、シャドウマスクが用いられることができ、シャドウマスクは、扇形マスク或いは点形マスクであることができる。
【0063】
上記金属触媒結晶化方法のまたその他は、非晶質シリコン表面に金属触媒層を蒸着或いはスピンコーティングする時、キャッピング層を先に介在させて非晶質シリコンに流入される金属触媒量をコントロールする金属触媒誘導キャッピング層結晶化方法(MICC:Metal Induced Lateral Crystallization with Capping Layer)がある。キャッピング層としては、シルリコン窒化膜を使用することができる。シリコン窒化膜の厚さによって金属触媒層から非晶質シリコンに流入される金属触媒量が変わる。この時、シリコン窒化膜に流入される金属触媒は、シリコン窒化膜の全体に形成されることもでき、シャドウマスクなどを使用して選択的に形成されることができる。金属触媒層が非晶質シリコンを多結晶シリコンに結晶化された後、選択的にキャッピング層を除去することができる。キャッピング層除去方法には、湿式蝕刻方法(ウエットエッチング)或いは乾式蝕刻方法(ドライエッチング)を使用することができる。多結晶シリコンが形成された後、以下に説明する層間絶縁膜170e、120e上にビアホール(図示せず)を形成した後に不純物をビアホールを介して結晶化された多結晶シリコン上に投入して、内部に形成された金属触媒不純物を追加的に除去することができる。この時、金属触媒不純物を追加的に除去する方法をゲッタリング工程という。ゲッタリング工程には、上記不純物を注入する工程の以外に低温で薄膜トランジスタを加熱する加熱工程がある。ゲッタリング工程を介して良質の薄膜トランジスタを具現することができるようになる。
【0064】
上記マイクロシリコンは、非晶質シリコンと多結晶シリコンとの間の結晶粒の大きさを有することとして、通常、その大きさが1nmから100nmまでであることをいう。上記マイクロシリコンの電子移動図は、1から50以下であり、正孔移動図は、0.01から0.2以下であることを特徴とする。マイクロシリコンは、多結晶シリコンに比べて結晶粒の大きさが小さなことが特徴であり、結晶粒間の突出部領域が小さく形成されて結晶粒間に電子が移動する場合に支障を与えず、均一な特性を示すことができる。
【0065】
上記マイクロシリコンの結晶粒方法には、大きく熱結晶化方法及びレーザー結晶化方法がある。熱結晶化方法は、非晶質シリコンを蒸着することと同時に結晶画構造を得る方法と再加熱方法がある。上記レーザー結晶化方法は、非晶質シリコンを化学真空蒸着と、非晶質シリコンを化学真空蒸着方法に蒸着した後、レーザーを利用して結晶化する方法であり、この時、使用されるレーザーの種類として、主にダイオードレーザーがある。上記ダイオードレーザーは、主に800nm程度の赤色波長を利用する。また、上記赤色波長は、マイクロシリコン結晶質が均一に結晶化されることに寄与する役割を有する。
【0066】
上述した方法により形成された多結晶シリコンは、多結晶シリコンパターニング段階を介して所望の位置に所望の個数の半導体層170b、120bを形成する。多結晶シリコンパターニング段階は、フォトレジスト塗布、露光、現象、蝕刻及びフォトレジスト薄利などの工程を含む。
【0067】
上記ゲート絶縁膜形成段階S3は、図7cを参照すれば、半導体層170b、120b上面に一定な厚さに形成されるゲート絶縁膜170c、120cが形成される。ゲート絶縁膜170c、120cは、画素領域110a及び非画素領域110bにそれぞれまたは同時に形成されることができる。この時、ゲート絶縁膜170c、120cは、半導体層170b、120bの内周縁であるバッファ層170a、120a上面にも形成されることができる。ゲート絶縁膜170c、120cは、PECVD、LPCVD、スパッタリング法及びその等価方式の中から選択される少なくともいずれか一つの方法を介して形成されることができる。この時、ゲート絶縁膜170c、120cは、シリコン酸化膜、シリコン窒化膜、無機膜またはその等価物の中から選択される少なくともいずれか一つに形成されることができるが、本発明がゲート絶縁膜170c、120cの材質に限定されるわけではない。
【0068】
上記ゲート電極形成段階S4では、図7dを参照すれば、画素領域110a及び非画素領域110bそれぞれのゲート絶縁膜170c、120c上面で半導体層170b、120bに対応する位置にゲート電極170d、120dが形成される。ゲート電極170d、120dは、PECVD、LPCVD、スパッタリング法及びその等価方式の中から選択される少なくともいずれか一つの方法によりゲート絶縁膜170c、120c上面に蒸着されることができる。ゲート電極170d、120dは、ゲート絶縁膜170c、120cに蒸着された後、フォトレジスト塗布、露光、現象、蝕刻及びフォトレジスト薄利などの工程を介して所望の位置に所望の個数に形成されることができる。このようなゲート電極170d、120dは、通常、金属(Mo、MoW、Ti、Cu、Al、AlNd、Cr、Mo合金、Cu合金、Al合金など)、ドーピングされた多結晶シリコン及びその等価物の中から選択される少なくともいずれか一つに形成されることができるが、本発明がゲート電極170d、120dの材質に限定されるものではない。
【0069】
上記層間絶縁膜形成段階S5は、図7eを参照すれば、画素領域110a及び非画素領域110bそれぞれのゲート電極170d、120dの上面に層間絶縁膜170e、120eが形成される。勿論、層間絶縁膜170e、120eは、ゲート電極170d、120dの内周縁であるゲート絶縁膜170c、120c上にも形成されることができる。この時、層間絶縁膜170e、120eには、半導体層170b、120bと、以下に説明するソース/ドレイン電極170f、120fを連結するためのコンタクトホールが蝕刻工程を介して形成されることができる。層間絶縁膜170e、120eは、ポリマー系列、プラスチック系列、ガラス系列またはその等価系列の中から選択されるいずれか一つに形成されることができるが、本発明がこれに限定されるのではない。
【0070】
上記ソース/ドレイン電極形成段階S6では、図7fを参照すれば、画素領域110a及び非画素領域110bそれぞれの層間絶縁膜170e、120e上面にソース/ドレイン電極170f、120f及び導電性コンタクトc2、c1が形成される。ソース/ドレイン電極170f、120fは、PECVD、LPCVD、スパッタリング法及びその等価方式の中から選択される少なくともいずれか一つの方法によって蒸着された後、フォトレジスト塗布、露光、現象、蝕刻及びフォトレジスト薄利などの工程を介して所望の位置に所望の個数にパターニングされる。この時、層間絶縁膜形成段階S5に形成されたコンタクトホールに導電性物質を充填して導電性コンタクトc2、c1が形成される。導電性コンタクトc2、c1は、ゲート電極170d、120d及びソース/ドレイン電極170f、120fと同様な金属材質に形成されることができるが、本発明が導電性コンタクトc2、c1の材質に限定されるものではない。画素領域110aのソース/ドレイン電極170fは、半導体層170bのソース領域(図示せず)とドレイン領域(図示せず)の各電極が独立的に形成されることができるが、非画素領域110bのソース/ドレイン電極120fは、ソース領域とドレイン領域に接触される電極が一体型に形成される。したがって、静電気放電回路120は、一般的な駆動電圧が印加される時には動作しなくなる。
【0071】
上述した本発明の一実施形態によって、図8を参照すれば、基板110の画素領域110aには、有機電界発光素子180に駆動電流を供給するための薄膜トランジスタ170が形成され、非画素領域110bには、薄膜トランジスタ170及び有機電界発光素子180が静電気放電から破壊されることを保護するための静電気放電回路120が形成される。
【0072】
一方、画素領域110a及び非画素領域110bそれぞれに形成されるソース/ドレイン電極170f、120fの上面には、それぞれ保護膜170g、120gと平坦化膜170h、120hがさらに形成されることもできる。画素領域110a及び非画素領域110bは、それぞれ導電性ビアホールv2、v1を介して有機電界発光素子180及び電極層120iと電気的に接続されるように形成されることができる。
【0073】
上記画素領域110aは、基板110のほぼ中央に形成され、画素領域110aに含まれる画素は少なくとも一つの薄膜トランジスタ170を含む構造をなす。この時、非画素領域110bに形成される静電気放電回路120は、画素領域110aを取り囲む基板110内周の少なくとも一辺に形成される。
【0074】
上述した有機電界発光表示装置100の製造方法は、基板110の上部方向に発光する全面発光方式を中心に説明したが、本発明はこれに限定されず、基板110の下部方向に発光する背面発光方式または基板110の上部と下部方向に同時に発光する両面発光にも全部適用されることができる。
【0075】
上述した製造方法によれば、静電気放電回路120は、薄膜トランジスタ170とほぼ同様な方法によって製造されることができることで、有機電界発光表示装置100の製造費用減少及び時間短縮に効率的である。
【0076】
上記静電気放電回路120が形成されることで、画素領域110aの薄膜トランジスタ170と有機電界発光素子180を電気的に連結するための導電性ビアホールv2を形成する製造工程中に発生することができる静電気から薄膜トランジスタ170と有機電界発光素子180とを保護することができる。静電気放電回路120は、非画素領域110bに形成される少なくとも一つの駆動部(図1の130、140、150参照)が静電気放電により損傷されることを防止することができる。
【0077】
図9は、本発明の他の実施形態に係る有機電界発光表示装置を概略的に示した図面である。
【0078】
本発明の他の実施形態に係る有機電界発光表示装置200は、図9を参照すれば、画素領域210a及び非画素領域210bを含む基板210の各辺に独立的に形成された静電気放電回路220を含む。これによって、静電気放電回路220は静電気放電が頻繁な領域、またはその他の必要な領域のみに選択的に形成されることができるという長所がある。静電気放電回路220は、それぞれが基板210に形成されたパッド部260のグラウンドパッド(図示せず)と電気的に接続されることは勿論である。本発明の他の実施形態に係る静電気放電回路220の詳細な構造は、本発明の一実施形態と同様に形成されるので、詳細な説明は省略する。
【0079】
上述した本発明の一実施形態及び他の実施形態によれば、有機電界発光表示装置は、基板の少なくとも一辺に静電気放電回路が形成されることで、製造工程中の内部要因或いは他の外部環境により発生される静電気放電によって画素または駆動部が損傷されることを防止することができるようになる。
【0080】
一方、本発明において、有機電界発光素子は正極(ITO)、有機層及び負極(金属)からなる。上記有機層は、電子と正孔が結合して励起子を形成して発光する発光層(EMitting Layer、EML)、電子を輸送する電子輸送層(Electron Transport Layer、ETL)正孔を輸送する正孔輸送層(Hole Transport Layer、HTL)からなることができる。また、上記電子輸送層の一側面には、電子を注入する電子注入層(Electron Injecting Layer、EIL)が形成され、上記正孔輸送層の一側面には、正孔を注入する正孔注入層(Hole Injecting Layer、HIL)がさらに形成されることができる。尚、燐光型有機電界発光素子の場合には、正孔抑制層(Hole Blocking Layer、HBL)が発光層(EML)と電子輸送層(ETL)との間に選択的に形成されることができ、電子抑制層(Electron Blocking Layer、EBL)が発光層(EML)と正孔輸送層(HTL)との間に選択的に形成されることができる。
【0081】
また、上記有機層は、2種類の層を混合してその厚さを減少させるスリム型有機電界発光素子(Slim OLED)構造で形成することもできる。例えば、正孔注入層と正孔輸送層とを同時に形成する正孔注入輸送層(Hole Injection Transport Layer、HITL)構造及び電子注入層と電子輸送層とを同時に形成する電子注入輸送層(Electron Injection Transport Layer、EITL)構造を選択的に形成することができる。上記のようなスリム型有機電界発光素子は、発光效率を増加させることにその使用目的がある。また、正極(ITO)と発光層との間には、選択層としてバッファ層を形成することができる。上記バッファ層は、電子をバッファリングする電子バッファ層と正孔をバッファリングする正孔バッファ層に区分することができる。
【0082】
上記電子バッファ層は、負極(金属)と電子注入層(EIL)との間に選択的に形成することができ、上記電子注入層(EIL)機能の代わりに形成することができる。この時、上記有機層の積層構造は、発光層(EML)/電子輸送層(ETL)/電子バッファ層/負極(金属)になることができる。また、上記正孔バッファ層は、正極(ITO)と正孔注入層(HIL)との間に選択的に形成することができ、正孔注入層(HIL)機能の代わりに形成することができる。この時、上記有機層の積層構造は、正極(ITO)/正孔バッファ層/正孔輸送層(HTL)/発光層(EML)になることができる。
【0083】
上記構造に対して可能な積層構造を記載すれば、次のようになる。
【0084】
(a)正積層構造(Normal Stack Structure)
(1)正極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/負極、
(2)正極/正孔バッファ層/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/負極、
(3)正極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/電子バッファ層/負極、
(4)正極/正孔バッファ層/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/電子バッファ層/負極、
(5)正極/正孔注入層/正孔バッファ層/正孔輸送層/発光層/電子輸送層/電子注入層/負極、
(6)正極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子バッファ層/電子注入層/負極。
【0085】
(b)正スリム構造(Normal Slim Structure)
(1)正極/正孔注入輸送層/発光層/電子輸送層/電子注入層/負極、
(2)正極/正孔バッファ層/正孔注入輸送層/発光層/電子輸送層/電子注入層/負極、
(3)正極/正孔注入層/正孔輸送層/発光層/電子注入輸送層/電子バッファ層/負極、
(4)正極/正孔バッファ層/正孔輸送層/発光層/電子注入輸送層/電子バッファ層/負極、
(5)正極/正孔注入輸送層/正孔バッファ層/発光層/電子輸送層/電子注入層/負極、
(6)正極/正孔注入層/正孔輸送層/発光層/電子バッファ層/電子注入輸送層/負極。
【0086】
(c)逆積層構造(Inverted Stack Structure)
(1)負極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/正極、
(2)負極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/正孔バッファ層/正極、
(3)負極/電子バッファ層/電子注入層/電子輸送層/発光層/正孔輸送層/正孔注入層/正極、
(4)負極/電子バッファ層/電子注入層/電子輸送層/発光層/正孔輸送層/正孔バッファ層/正極、
(5)負極/電子注入層/電子輸送層/発光層/正孔輸送層/正孔バッファ層/正孔注入層/正極、
(6)負極/電子注入層/電子バッファ層/電子輸送層/発光層/正孔輸送層/正孔注入層/正極。
【0087】
(d)逆スリム構造(Inverted Slim Structure)
(1)負極/電子注入層/電子輸送層/発光層/正孔注入輸送層/正極、
(2)負極/電子注入層/電子輸送層/発光層/正孔注入輸送層/正孔バッファ層/正極、
(3)負極/電子バッファ層/電子注入輸送層/発光層/正孔輸送層/正孔注入層/正極、
(4)負極/電子バッファ層/電子注入輸送層/発光層/正孔輸送層/正孔バッファ層/正極、
(5)負極/電子注入層/電子輸送層/発光層/正孔バッファ層/正孔注入輸送層/正極、
(6)負極/電子注入輸送層/電子バッファ層/発光層/正孔輸送層/正孔注入層/正極。
【0088】
このような、有機電界発光素子を駆動する方式としては、受動マトリックス(パッシブマトリクス)方式と能動マトリックス(アクティブマトリクス)方式が知られている。上記受動マトリックス方式は、正極と負極を直交するように形成し、ラインを選択して駆動することで、製作工程が単純であり、低投資費用であるが、大画面の具現時に電流消耗量が多いという短所がある。上記能動マトリックス方式は、薄膜トランジスタのような能動素子及び用量性素子を各画素に形成することで、電流消耗量が低く、画質及び寿命が優秀であり、中大型に至るまで拡大可能であるという長所がある。
【0089】
以上、本発明は、上述した特定の好適な実施例に限定されるものではなく、特許請求範囲から請求する本発明の基本概念に基づき、当該技術分野における通常の知識を有する者であれば、様々な実施変形が可能であり、そのような変形は本発明の特許請求範囲に属するものである。
【図面の簡単な説明】
【0090】
【図1】本発明の一実施形態に係る有機電界発光表示装置の概路図である。
【図2】図1のA部分を示したレイアウトである。
【図3】図2をI−I線に沿って切断した断面図である。
【図4】図2をII−II線に沿って切断した断面図である。
【図5】本発明の一実施形態に係る有機電界発光表示装置から静電気が放電される経路を示した図面である。
【図6】本発明の一実施形態に係る有機電界発光表示装置の製造方法を順に示したフローチャートである。
【図7a】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7b】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7c】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7d】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7e】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図7f】図6の段階別に形成される有機電界発光表示装置を示した図面である。
【図8】本発明の一実施形態によって製造された有機電界発光表示装置の画素領域と非画素領域を示した図面である。
【図9】本発明の他の実施形態に係る有機電界発光表示装置の概路図である。
【符号の説明】
【0091】
100、200 有機電界発光表示装置
110、210 基板
110a、210a 画素領域
110b、210b 非画素領域
120、220 静電気放電回路
120a バッファ層
120b 半導体層
120c ゲート絶縁膜
120d ゲート電極
120e 層間絶縁膜
120f ソース/ドレイン電極
130 データ駆動部
140 スキャン駆動部
150 発光制御駆動部
160、260 パッド部
160a グラウンドパッド
【特許請求の範囲】
【請求項1】
画素領域及び非画素領域を含む基板と、
前記基板の前記非画素領域に形成される静電気放電回路と、を含むことを特徴とする有機電界発光表示装置。
【請求項2】
前記静電気放電回路は、
前記基板に形成される半導体層と、
前記半導体層に形成されるゲート絶縁膜と、
前記ゲート絶縁膜に形成されるゲート電極と、
前記ゲート電極を覆うように形成される層間絶縁膜と、
前記層間絶縁膜に形成されるソース/ドレイン電極と、を含んで形成されることを特徴とする請求項1に記載の有機電界発光表示装置。
【請求項3】
前記ソース/ドレイン電極は、前記ゲート電極と水平方向に1μmないし10μmの距離だけ離隔されるように形成されることを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項4】
前記非画素領域は、
前記画素領域の画素を駆動するための少なくとも一つの駆動部と、
前記画素及び前記駆動部を外部モジュールと電気的に接続するためのパッド部と、をさらに含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項5】
前記パッド部は、前記基板の内周の少なくとも一辺に形成されることを特徴とする請求項4に記載の有機電界発光表示装置。
【請求項6】
前記静電気放電回路は、前記基板の内周に前記パッド部が形成された領域を除いた残りの中から選択される少なくとも一辺に形成されることを特徴とする請求項5に記載の有機電界発光表示装置。
【請求項7】
前記静電気放電回路は、前記基板の内周の各辺に独立的に形成されることを特徴とする請求項6に記載の有機電界発光表示装置。
【請求項8】
前記静電気放電回路は、前記基板の内周を囲むように一体型に形成されることを特徴とする請求項6に記載の有機電界発光表示装置。
【請求項9】
前記ゲート電極は、前記パッド部に形成されるグラウンドパッドと電気的に繋がれることを特徴とする請求項4に記載の有機電界発光表示装置。
【請求項10】
前記静電気放電回路は、前記基板と前記半導体層との間に形成されるバッファ層をさらに含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項11】
前記静電気放電回路は、前記ソース/ドレイン電極の上面に形成される保護層をさらに含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項12】
前記静電気放電回路は、前記ソース/ドレイン電極と前記半導体層とを電気的に接続するための導電性コンタクトを含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項13】
前記静電気放電回路は、前記保護層の上面に形成される電極層をさらに含むことを特徴とする請求項11に記載の有機電界発光表示装置。
【請求項14】
前記電極層は、前記ソース/ドレイン電極と導電性ビアホールを介して電気的に接続されることを特徴とする請求項13に記載の有機電界発光表示装置。
【請求項15】
画素領域及び非画素領域を有する基板を準備する段階と、
前記画素領域及び非画素領域に半導体層を形成する段階と、
前記画素領域及び非画素領域の半導体層にゲート絶縁膜を形成する段階と、
前記画素領域及び非画素領域のゲート絶縁膜にゲート電極を形成する段階と、
前記画素領域及び非画素領域のゲート電極を覆う層間絶縁膜を形成する段階と、
前記画素領域及び非画素領域の層間絶縁膜にソース/ドレイン電極を形成する段階と、を含み、
前記画素領域には、少なくとも一つの薄膜トランジスタが形成され、
前記非画素領域には、静電気放電回路が形成されることを特徴とする有機電界発光表示装置の製造方法。
【請求項16】
前記静電気放電回路は、前記薄膜トランジスタと同一な層上に形成されることを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項17】
前記非画素領域の前記ソース/ドレイン電極は、
前記非画素領域の前記ゲート電極と水平方向に1μmないし10μmの距離だけ離隔して形成されることを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項18】
前記非画素領域は、
前記画素領域の画素を駆動するための少なくとも一つの駆動部と、
前記画素及び前記駆動部を外部モジュールと電気的に接続するためのパッド部と、をさらに含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項19】
前記パッド部は、前記基板の内周の少なくとも一辺に形成されることを特徴とする請求項18に記載の有機電界発光表示装置の製造方法。
【請求項20】
前記静電気放電回路は、前記基板の内周に前記パッド部が形成された領域を除いた残りの中から選択される少なくとも一辺に形成されることを特徴とする請求項19に記載の有機電界発光表示装置の製造方法。
【請求項21】
前記静電気放電回路は、前記基板の内周の各辺に独立的に形成されることを特徴とする請求項20に記載の有機電界発光表示装置の製造方法。
【請求項22】
前記静電気放電回路は、前記基板の内周を囲むように一体型に形成されることを特徴とする請求項20に記載の有機電界発光表示装置の製造方法。
【請求項23】
前記ゲート電極は、前記パッド部に形成されるグラウンドパッドと電気的に接続されることを特徴とする請求項18に記載の有機電界発光表示装置の製造方法。
【請求項24】
前記静電気放電回路は、前記基板と前記半導体層との間にバッファ層を形成する段階をさらに含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項25】
前記静電気放電回路は、前記ソース/ドレイン電極の上面に保護層が形成される段階をさらに含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項26】
前記静電気放電回路は、前記ソース/ドレイン電極と前記半導体層とを電気的に接続するための導電性コンタクトを含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項27】
前記静電気放電回路は、前記保護層の上面に電極層が形成される段階をさらに含むことを特徴とする請求項25に記載の有機電界発光表示装置の製造方法。
【請求項28】
前記電極層は、前記ソース/ドレイン電極と導電性ビアホールを介して電気的に接続されることを特徴とする請求項27に記載の有機電界発光表示装置の製造方法。
【請求項1】
画素領域及び非画素領域を含む基板と、
前記基板の前記非画素領域に形成される静電気放電回路と、を含むことを特徴とする有機電界発光表示装置。
【請求項2】
前記静電気放電回路は、
前記基板に形成される半導体層と、
前記半導体層に形成されるゲート絶縁膜と、
前記ゲート絶縁膜に形成されるゲート電極と、
前記ゲート電極を覆うように形成される層間絶縁膜と、
前記層間絶縁膜に形成されるソース/ドレイン電極と、を含んで形成されることを特徴とする請求項1に記載の有機電界発光表示装置。
【請求項3】
前記ソース/ドレイン電極は、前記ゲート電極と水平方向に1μmないし10μmの距離だけ離隔されるように形成されることを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項4】
前記非画素領域は、
前記画素領域の画素を駆動するための少なくとも一つの駆動部と、
前記画素及び前記駆動部を外部モジュールと電気的に接続するためのパッド部と、をさらに含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項5】
前記パッド部は、前記基板の内周の少なくとも一辺に形成されることを特徴とする請求項4に記載の有機電界発光表示装置。
【請求項6】
前記静電気放電回路は、前記基板の内周に前記パッド部が形成された領域を除いた残りの中から選択される少なくとも一辺に形成されることを特徴とする請求項5に記載の有機電界発光表示装置。
【請求項7】
前記静電気放電回路は、前記基板の内周の各辺に独立的に形成されることを特徴とする請求項6に記載の有機電界発光表示装置。
【請求項8】
前記静電気放電回路は、前記基板の内周を囲むように一体型に形成されることを特徴とする請求項6に記載の有機電界発光表示装置。
【請求項9】
前記ゲート電極は、前記パッド部に形成されるグラウンドパッドと電気的に繋がれることを特徴とする請求項4に記載の有機電界発光表示装置。
【請求項10】
前記静電気放電回路は、前記基板と前記半導体層との間に形成されるバッファ層をさらに含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項11】
前記静電気放電回路は、前記ソース/ドレイン電極の上面に形成される保護層をさらに含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項12】
前記静電気放電回路は、前記ソース/ドレイン電極と前記半導体層とを電気的に接続するための導電性コンタクトを含むことを特徴とする請求項2に記載の有機電界発光表示装置。
【請求項13】
前記静電気放電回路は、前記保護層の上面に形成される電極層をさらに含むことを特徴とする請求項11に記載の有機電界発光表示装置。
【請求項14】
前記電極層は、前記ソース/ドレイン電極と導電性ビアホールを介して電気的に接続されることを特徴とする請求項13に記載の有機電界発光表示装置。
【請求項15】
画素領域及び非画素領域を有する基板を準備する段階と、
前記画素領域及び非画素領域に半導体層を形成する段階と、
前記画素領域及び非画素領域の半導体層にゲート絶縁膜を形成する段階と、
前記画素領域及び非画素領域のゲート絶縁膜にゲート電極を形成する段階と、
前記画素領域及び非画素領域のゲート電極を覆う層間絶縁膜を形成する段階と、
前記画素領域及び非画素領域の層間絶縁膜にソース/ドレイン電極を形成する段階と、を含み、
前記画素領域には、少なくとも一つの薄膜トランジスタが形成され、
前記非画素領域には、静電気放電回路が形成されることを特徴とする有機電界発光表示装置の製造方法。
【請求項16】
前記静電気放電回路は、前記薄膜トランジスタと同一な層上に形成されることを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項17】
前記非画素領域の前記ソース/ドレイン電極は、
前記非画素領域の前記ゲート電極と水平方向に1μmないし10μmの距離だけ離隔して形成されることを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項18】
前記非画素領域は、
前記画素領域の画素を駆動するための少なくとも一つの駆動部と、
前記画素及び前記駆動部を外部モジュールと電気的に接続するためのパッド部と、をさらに含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項19】
前記パッド部は、前記基板の内周の少なくとも一辺に形成されることを特徴とする請求項18に記載の有機電界発光表示装置の製造方法。
【請求項20】
前記静電気放電回路は、前記基板の内周に前記パッド部が形成された領域を除いた残りの中から選択される少なくとも一辺に形成されることを特徴とする請求項19に記載の有機電界発光表示装置の製造方法。
【請求項21】
前記静電気放電回路は、前記基板の内周の各辺に独立的に形成されることを特徴とする請求項20に記載の有機電界発光表示装置の製造方法。
【請求項22】
前記静電気放電回路は、前記基板の内周を囲むように一体型に形成されることを特徴とする請求項20に記載の有機電界発光表示装置の製造方法。
【請求項23】
前記ゲート電極は、前記パッド部に形成されるグラウンドパッドと電気的に接続されることを特徴とする請求項18に記載の有機電界発光表示装置の製造方法。
【請求項24】
前記静電気放電回路は、前記基板と前記半導体層との間にバッファ層を形成する段階をさらに含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項25】
前記静電気放電回路は、前記ソース/ドレイン電極の上面に保護層が形成される段階をさらに含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項26】
前記静電気放電回路は、前記ソース/ドレイン電極と前記半導体層とを電気的に接続するための導電性コンタクトを含むことを特徴とする請求項15に記載の有機電界発光表示装置の製造方法。
【請求項27】
前記静電気放電回路は、前記保護層の上面に電極層が形成される段階をさらに含むことを特徴とする請求項25に記載の有機電界発光表示装置の製造方法。
【請求項28】
前記電極層は、前記ソース/ドレイン電極と導電性ビアホールを介して電気的に接続されることを特徴とする請求項27に記載の有機電界発光表示装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7a】
【図7b】
【図7c】
【図7d】
【図7e】
【図7f】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7a】
【図7b】
【図7c】
【図7d】
【図7e】
【図7f】
【図8】
【図9】
【公開番号】特開2008−170920(P2008−170920A)
【公開日】平成20年7月24日(2008.7.24)
【国際特許分類】
【出願番号】特願2007−35446(P2007−35446)
【出願日】平成19年2月15日(2007.2.15)
【出願人】(590002817)三星エスディアイ株式会社 (2,784)
【Fターム(参考)】
【公開日】平成20年7月24日(2008.7.24)
【国際特許分類】
【出願日】平成19年2月15日(2007.2.15)
【出願人】(590002817)三星エスディアイ株式会社 (2,784)
【Fターム(参考)】
[ Back to top ]