波形等化器、及び、波形等化器の制御方法
【課題】従来に比べて回路規模の削減を実現する波形等化器を提供する。
【解決手段】フィルタ部11は、直列接続された(k−1)個の遅延器1111〜111k−1からなる遅延器群111を用いて入力信号を1サンプル毎に順次遅延させ、遅延器群111によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器1120〜112kからなる乗算器群112により、それぞれタップ係数を乗じ、乗算器群112の各乗算器1120〜112kでタップ係数が乗算された各入力信号を加算器113により加算し、係数制御部14は、遅延器群111によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、等化誤差推定部13からNサンプル分遅延して出力された誤差信号と、遅延部12から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出する。
【解決手段】フィルタ部11は、直列接続された(k−1)個の遅延器1111〜111k−1からなる遅延器群111を用いて入力信号を1サンプル毎に順次遅延させ、遅延器群111によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器1120〜112kからなる乗算器群112により、それぞれタップ係数を乗じ、乗算器群112の各乗算器1120〜112kでタップ係数が乗算された各入力信号を加算器113により加算し、係数制御部14は、遅延器群111によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、等化誤差推定部13からNサンプル分遅延して出力された誤差信号と、遅延部12から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、入力信号の波形等化を行う波形等化器、及び、波形等化器の制御方法に関するものである。
【背景技術】
【0002】
信号伝送システムにおいては、伝送路中に発生した反射波により、受信信号が歪んでしまうことがある。例えば地上波テレビ放送においては、図9に示すように、電波塔301から送信された電波(以下、主波S1という。)が、山302などで反射することで迂回した反射波S2が受信側303に届くことにより、主波S1と反射波S2との干渉が発生する。このような主波と反射波との干渉は、アナログ放送の時代から、いわゆるゴーストとして知られていたものであるが、デジタル放送においても、受信特性に大きな影響を及ぼすため、大きな問題となっている。
【0003】
例えば、図10(A)に示すような反射波のないときの受信信号の電力密度の周波数スペクトルと、図10(B)に示すような反射波のあるときの受信信号の電力密度の周波数スペクトルとを比べると次のようになる。すなわち、反射波のないときに周波数に応じて一定であった受信信号の電力密度は、反射波のある場合にはその反射波により信号が歪むことで、所定の周波数帯において低下してしまう。
【0004】
そこで、放送信号の受信機403では、図11に示すように、波形等化器404を用いることにより、伝送路402を介して送信局401から受信した放送信号に含まれる歪みを除去して波形等化することで、後段の復調復号部405で反射波の影響を受けることなく正確に放送信号を復号することができる。
【0005】
波形等化器404は、図12(A)に示すように時刻T1に到達する主波と、この時刻T1の後の時刻T2に到達する反射波とからなる受信信号に対して、図12(B)に示すようなインパルス応答を畳み込み演算をすることによって、反射波の信号成分を除去して波形等化を行う。特に、波形等化器において、様々な伝送路に対応するためには時刻T1に対してより遅い時刻T2に到達する反射波の信号成分を除去する必要があるため、フィルタのインパルス応答を長くする必要があり、これに伴ってインパルス応答を生成するためのタップ数が増大する。
【0006】
このような波形等化器には、タップ係数が予め固定できないような伝送路に対して用いられる適用波形等化器として、例えば、図13に示すように、フィルタ部510で入力信号の波形等化を行い、等化誤差推定部520でフィルタ部510から出力される信号の等化誤差を推定して、この等化誤差に基づいて係数制御部530がフィルタ部510のタップ係数を制御するものがある。
【0007】
このような適応型の波形等化器は、例えば、本件出願人が先に出願した特許文献1に記載された波形等化器の回路構成、具体的には図14及び図15に示すような回路構成によって実現される。
【0008】
すなわち、フィルタ部510は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をするため、入力信号を1サンプル毎遅延させる(k−1)個の遅延器5111〜511k−1が直列接続された遅延器群511と、遅延器群511から出力されるm(mは0≦m≦k−1を満たす自然数。)サンプル分遅延された入力信号に対してそれぞれタップ係数Cmを乗算するk個の乗算器5120〜512k−1からなる乗算器群512と、乗算器群512の各乗算器5120〜512k−1の乗算結果を加算する加算器513とから構成される。
【0009】
フィルタ部510では、各遅延器5111〜511k−1によって入力信号d(n)を1サンプル毎遅延させ、各乗算器5120〜512k−1によって、時刻Tnに対してmサンプル前の入力信号d(n−m)に各タップ係数Cmをそれぞれ乗算して、加算器513によって、各乗算器5120〜512k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。
【0010】
等化誤差推定部520は、フィルタ部510から出力されるz(n)に対して、等化誤差を推定して該等化誤差を示す誤差信号e(n)を出力する。
【0011】
係数制御部530は、等化誤差推定部520から出力された誤差信号e(n)に基づき、各制御器5300〜530k−1によってそれぞれタップ係数Cmを更新する。ここで、タップ係数を更新する係数更新式の一例を下記式(1)に示す。なお、式(1)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。
【0012】
Cm(n+1)=Cm(n)−μ×d(n−m)×e(n) ・・・式(1)
式(1)では、Cm(n)を時刻Tnでのm番目のタップの係数、Cm(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tnでの誤差信号、d(n−m)を時刻Tnにおいてmサンプル前の入力信号、μを係数の値を表している。
【0013】
上述した式(1)では、入力信号d(n−m)に対して、等化誤差推定部520から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。
【0014】
しかしながら、適応型等化器を回路に実装する場合には、式(1)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部520において誤差信号の計算に時間がかかるためである。
【0015】
そこで、波形等化器では、式(1)を変形した下記式(2)で示される係数更新式を用いてタップ係数の更新を行う。
【0016】
Cm(n+1)=Cm(n)−μ×d(n−m−N)×e(n−N) ・・・式(2)
なお、式(2)において、Nは、等化誤差推定部520による回路遅延によるサンプル数を表している。
【0017】
したがって、式(2)を回路で実装するために、例えば係数制御部530の制御器530mでは、図15に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器531と、現在のタップ係数Cm(n)から乗算器531の乗算結果を減じてタップ係数Cm(n+1)を算出する減算器532と、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器533とからなる。なお、遅延器533から出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器532にフィードバックされる。
【0018】
さらに、制御器530mでは、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を乗算器531に入力するため、入力信号d(n−m)を1サンプル遅延させる遅延器を合計N個直列接続した遅延器群534が必要となる。
【0019】
このような構成からなる制御器530mが合計k個からなる係数制御部530では、入力信号を1サンプル分遅延させる遅延器を実装する場合、等化誤差推定部による回路遅延量を考慮しない場合に比べて、合計k×N個の遅延器が必要となる。
【0020】
したがって、適応等化器では、等化対象の入力信号のビット幅やフィルタのタップ数が増大すると、これに応じて係数制御部に設けられる遅延器の数がより多く必要になり、結果として回路規模の増大を招いてしまうことになる。
【0021】
【特許文献1】特願2007―203852
【発明の開示】
【発明が解決しようとする課題】
【0022】
本発明は、このような実情に鑑みて提案されたものであり、入力信号を遅延させる遅延器の数を低減することによって、適応的にタップ係数を制御する波形等化器全体の回路規模の削減を実現する波形等化器、及び、波形等化器の制御方法を提供することを目的とする。
【課題を解決するための手段】
【0023】
上述した課題を解決するための手段として、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備え、フィルタは、直列接続された(k−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じる合計k個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【0024】
また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれタップ係数を乗じ、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【0025】
また、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、フィルタは、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じて出力するk個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【0026】
また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれタップ係数を乗じて出力し、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【発明の効果】
【0027】
本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【0028】
また、本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段により出力される誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【発明を実施するための最良の形態】
【0029】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。
【0030】
本発明が適用された波形等化器は、入力信号に対して波形等化を行うものであり、例えば、図1に示すようなシングルキャリアのBS(Broadcasting Satellite)デジタル放送波のRF(Radio Frequency)信号を受信する受信装置1に組み込まれる。
【0031】
すなわち、受信装置1は、伝送路からRF信号を受信するアンテナ2と、RF信号をベースバンド信号に変換するRF変換部3と、ベースバンド信号に復調処理を施してトランスポートストリーム信号TSを出力する復調処理部4と、トランスポートストリーム信号TSに対して復号処理を施す復号処理部5とを備える。
【0032】
アンテナ2は、伝送路からBSデジタル放送波のRF信号を受信して、受信したRF信号をRF変換部3に供給する。
【0033】
RF変換部3は、アンテナ2から供給されるRF信号に対して、所望とするチャンネルの中心周波数の搬送波をかけてベースバンド信号に周波数変換して、復調処理部4に供給する。
【0034】
復調処理部4は、RF変換部3から供給されるベースバンド信号に対して復調処理を施し、復調されたトランスポートストリーム信号TSを復号処理部5に供給する。
【0035】
具体的に、復調処理部4は、A/D変換部41、周波数補正部42、サンプリング同期部43、ロールオフフィルタ44、周波数同期部45、波形等化器46、位相同期部47、位相補正部48、及び、誤り訂正部49を備える。
【0036】
A/D変換部41は、RF変換部3から供給されるアナログ信号であるベースバンド信号を、デジタル信号のベースバンド信号に変換して、周波数補正部42に供給する。
【0037】
周波数補正部42は、後述する周波数同期部45から供給される周波数誤差信号に応じて、A/D変換部41から供給されるベースバンド信号の中心周波数を補正して、補正したベースバンド信号をサンプリング同期部43に供給する。このような補正処理を行うのは、RF変換部3で変換されたベースバンド信号の中心周波数が、チャンネルの中心周波数に対して誤差を含んだものとなっているからである。
【0038】
サンプリング同期部43は、周波数補正部42から供給されるベースバンド信号に対してシンボル点の同期を確立するための処理を行う。具体的に、サンプリング同期部43は、例えばシンボル点間の周期に対して整数倍のサンプリング間隔でベースバンド信号をサンプリングして各シンボル点との同期を図り、シンボル点で同期が図られたベースバンド信号をロールオフフィルタ44に供給する。
【0039】
ロールオフフィルタ44は、サンプリング同期部43から供給されるベースバンド信号に対して、符号間干渉を抑える帯域制限を行うため、例えばナイキスト平方根のロールオフ特性のフィルタ処理を施す。そして、ロールオフフィルタ44は、帯域制限を行ったベースバンド信号を、周波数同期部45及び波形等化器46にそれぞれ供給する。ここで、このような帯域制限にかかる処理を行うのは、BSデジタル放送などの規格において、送信側でナイキストの平方根の特性となるように波形整形が施された放送信号を送信し、受信側でナイキスト平方根の特性フィルタを通過させることで、送受信系全体で符号間干渉を抑えるようにしているからである。
【0040】
周波数同期部45は、ロールオフフィルタ44から供給されるベースバンド信号に基づいて、このベースバンド信号の中心周波数が、所望とするチャンネルの中心周波数と同期しているかを判断する。例えば、周波数同期部45は、ベースバンド信号の電力密度と所定の基準値との差分を算出して、算出結果を周波数同期信号として周波数補正部42に供給する。このような処理を行うのは、ロールオフフィルタ44から供給されるベースバンド信号が上述したように帯域制限されるため、所望とするチャンネルの中心周波数に対して中心周波数がずれていると信号の電力密度が大きく低下してしまうからである。
【0041】
なお、周波数補正部42では、周波数同期信号を指標として周波数変換を行ってベースバンド信号の中心周波数を補正する。
【0042】
波形等化器46は、ロールオフフィルタ44から供給されるベースバンド信号を入力して、後述するように、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして波形等化を行い、波形等化されたベースバンド信号を位相同期部47及び位相補正部48にそれぞれ供給する。
【0043】
位相同期部47は、波形等化器46から供給されるベースバンド信号が、位相について同期が図られているか否かを判断して、その判断結果を位相同期信号として位相補正部48に供給する。具体的に、位相同期部47は、例えば送信側で伝送フレーム単位で送信される固定の振幅及び位相情報を示すパイロット信号を用いて、ベースバンド信号の位相誤差を算出して、位相同期信号として位相補正部48に供給する。
【0044】
位相補正部48は、位相同期部47から供給される位相同期信号に基づいて、波形等化器46から供給されるベースバンド信号の位相を補正して誤り訂正部49に供給する。また、位相補正部48は、補正した位相差に関する情報を波形等化器46に供給する。
【0045】
誤り訂正部49は、位相補正部48から供給されるベースバンド信号に対して、送信側でベースバンド信号に付加されている誤り訂正符号を用いて誤り訂正を行ってトランスポートストリーム信号TSを生成し復号処理部5に供給する。
【0046】
復号処理部5は、復調処理部4から供給されるトランスポートストリーム信号TSに復号処理を施して、映像データ、音声データ、及び、制御データなどを出力する。
【0047】
以上のような構成からなる受信装置1において、以下では、ベースバンド信号を入力して波形等化を行う波形等化器46の構成とその動作に注目して説明する。
【0048】
まず、波形等化器46の第1の実施例について、図2及び図3に示すような波形等化器46を用いて説明する。
【0049】
すなわち、波形等化器46は、図2に示すように、ロールオフフィルタ44から時刻Tnに供給されるベースバンド信号(以下、入力信号d(n)という。)の波形等化を行うフィルタ部11と、入力信号を1サンプル毎に順次遅延させて、順次遅延させた各入力信号を出力する遅延部12と、フィルタ部11から出力される信号z(n)に対して等化誤差を推定する等化誤差推定部13と、フィルタ部11のタップ係数を制御する係数制御部14とを備える。
【0050】
フィルタ部11は、サンプリング間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するため、図3に示すように、時刻Tnに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群111と、遅延器群111から出力されるm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C0〜Ck−1を乗じる乗算器群112と、乗算器群112の各乗算結果を加算する加算器113とを備える。
【0051】
遅延器群111は、直列接続された合計(k−1)個の遅延器1111〜111k−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群112に出力する。
【0052】
乗算器群112は、遅延器群111から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C0〜Ck−1を乗じる合計k個の乗算器1120〜112k−1とからなる。
【0053】
加算器113は、乗算器群112の各乗算器1120〜112k−1の乗算結果を加算して波形等化された信号z(n)として出力する。
【0054】
遅延部12は、直列接続された(k+N−1)個の遅延器121〜12k+N−1を用いて、入力信号d(n)を1サンプル毎に順次遅延させ、各入力信号d(n)〜d(n−k+1−N)を出力する。ここで、Nは、後述する等化誤差推定部13による回路遅延のサンプル数を表している。
【0055】
等化誤差推定部13は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部11から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。
【0056】
具体的に等化誤差推定部13では、フィルタの出力信号z(n)と、その信号の元となった送信点s(n)との差を誤差信号e(n)として、下記式(3)より算出する。
【0057】
e(n)=z(n)×Δφ(n)−s(n) ・・・式(3)
但し、式(3)において、z(n)は波形等化器46の出力信号を表わし、s(n)は送信シンボルの推定値を表わす。Δμ(n)は、位相補正部48から供給される位相誤差情報であって、z(n)に対して位相補正部48が位相補正を行う補正量を表している。
【0058】
ここで、波形等化器46の出力信号z(n)の元となった送信点s(n)を推定する手法は、いくつか知られているが、その手法を例示すると、例えば、次の2つの手法が挙げられる。
【0059】
1つ目の手法としては、等化用に固定の系列を送信する手法がある。この手法では、送信側は、例えば伝送フレーム毎に、固定の系列を送信する。そして、受信側において、伝送フレームおよび固定系列の位置が特定されると、その固定系列区間に限り、元となった送信信号を特定できる。
【0060】
2つ目の手法としては、等化後の信号点に最も近い信号点を送信点と仮定する手法がある。この手法では、例えば、QPSK(Quadrature Phase Shift Keying)変調の場合、図4に示すように、A、B、C、Dの4点のうちのいずれかの点が送信点となる。ここで、図4に示すように、仮に、IQ平面上の点Xを受信したとすると、その点Xに最も近い、A点が送信され、X点を受信したものと仮定できる。
【0061】
これらの手法を用いて、送信シンボルの推定値が求められる。
【0062】
係数制御部14は、等化誤差推定部13から出力された誤差信号e(n)に基づき、合計k個のタップ係数C0〜Ck−1をそれぞれ更新する合計k個の制御器140〜14k−1からなる。
【0063】
ここで、タップ係数Cmを更新する係数更新式の一例を下記式(4)に示す。なお、式(4)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。
【0064】
Cm(n+1)=Cm(n)−μ×d(n−m)×e(n) ・・・式(4)
式(4)では、Cm(n)を時刻Tnでのm番目のタップの係数、Cm(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tnでの誤差信号、d(n−m)を時刻Tn−mでの入力信号、μを係数の値を表している。
【0065】
上述した式(4)では、入力信号d(n−m)に対して、等化誤差推定部13から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。
【0066】
しかしながら、適応型等化器を回路に実装する場合には、式(4)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部において誤差信号の計算に時間がかかるためである。
【0067】
そこで、m番目のタップ係数Cmの更新を行う制御器14mでは、式(4)を変形した下記式(5)で示される係数更新式を用いてタップ係数の更新を行う。
【0068】
Cm(n+1)=Cm(n)−μ×d(n−m−N)×e(n−N) ・・・式(5)
なお、式(5)において、Nは、等化誤差推定部による回路遅延量のサンプル数を表している。
【0069】
すなわち、制御器14mでは、式(5)を回路で実装するため、図5に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器141mと、現在のタップ係数Cm(n)から乗算器141mの乗算結果を減じて次の時刻Tn+1でのタップ係数Cm(n+1)を算出する減算器142mと、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器143mとからなる。なお、遅延器143mから出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器142mにフィードバックされる。
【0070】
ここで、制御器14mでは、乗算器141mに、遅延部12から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。
【0071】
このようにして、係数制御部14では、各制御器14mが、遅延器群111により時刻Tnでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cmを、時刻Tnで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延部12から出力される時刻Tnで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。
【0072】
これに対して、従来の適応型の波形等化器では、各制御器内において、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力するため、入力信号を1サンプル分遅延させる遅延器を合計N個直列接続した遅延器群を設けている。
【0073】
すなわち、従来の適応型の波形等化器では、係数制御部に設けられる遅延器群を回路で実装するのに、N×k×B個のシフトレジスタが必要となる。ここで、Bは入力信号のビット幅を示している。すなわち、1つの遅延器は、B個のシフトレジスタから構成される。
【0074】
これに対して、波形等化器46では、(N+k−1)×B個のシフトレジスタで遅延部12を回路に実装し、各制御器14mでは入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器46は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(6)で示される数だけ削減することができる。
N×k×B−(N+k−1)×B ・・・式(6)
波形等化器46は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。
【0075】
ここで、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。
【0076】
また、波形等化器46では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。
【0077】
以上のように、第1の実施例に係る波形等化器46は、係数制御部14が、遅延器群111により出力されるmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、等化誤差推定部13からNサンプル分遅延して出力された誤差信号と、遅延部12から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【0078】
次に、波形等化器46の第2の実施例について、図6及び図7に示すような波形等化器20を用いて説明する。
【0079】
すなわち、波形等化器20は、図6に示すように、入力信号の波形等化を行うフィルタ部21と、フィルタ部21から出力される信号に対して等化誤差を推定する等化誤差推定部22と、フィルタ部21のタップ係数を制御する係数制御部23とを備える。
【0080】
フィルタ部21は、所定の時間間隔で連続して並んだk個の入力信号に対して畳み込み演算をして波形等化された信号を出力するため、図5に示すように、ある時刻Tnに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群211と、時刻Tnにおいて遅延器群211から出力されるmサンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C0〜Ck−1を乗じる乗算器群212と、乗算器群212の各乗算結果を加算する加算器213とを備える。
【0081】
遅延器群211は、直列接続された(k+N−1)個の遅延器2111〜211k+N−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群212に出力する。
【0082】
乗算器群212は、遅延器群211から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C0〜Ck−1を乗じる合計k個の乗算器2120〜212k−1とからなる。
【0083】
加算器213は、乗算器群212の各乗算器2120〜212k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。
【0084】
等化誤差推定部22は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部21から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。具体的な誤差信号の算出方法は、第1の実施例に係る等化誤差推定部13で行う算出法等と同様なので、その説明を省略する。
【0085】
係数制御部23は、等化誤差推定部22から出力された誤差信号e(n)に基づき、合計k個のタップ係数C0〜Ck−1をそれぞれ更新する合計k個の制御器230〜23k−1からなる。
【0086】
第1の実施例と同様に、m番目のタップ係数Cmの更新を行う制御器23mでは、上述した式(5)で示される係数更新式を用いてタップ係数の更新を行う。
【0087】
すなわち、制御器23mでは、式(5)を回路で実装するため、図8に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器231mと、現在のタップ係数Cm(n)から乗算器231mの乗算結果を減じて次の時刻Tn+1でのタップ係数Cm(n+1)を算出する減算器232mと、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器233mとからなる。なお、遅延器233mから出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器232mにフィードバックされる。
【0088】
ここで、制御器23mでは、乗算器231mに、遅延器群211から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。
【0089】
このようにして、係数制御部23では、各制御器23mが、遅延器群111により時刻Tnでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cmを、時刻Tnで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延器群211から出力される時刻Tnで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。
【0090】
波形等化器20では、各制御器23mに信号d(n−m−N)を供給するために、遅延器群211の遅延器の数を従来のフィルタ部の遅延器群に比べてN個多いものとなっているが、各制御器23mにおいて入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器20は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(7)で示される数だけ削減することができる。
N×k×B−N×B ・・・式(7)
【0091】
このようにして、波形等化器20は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。
【0092】
特に、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合に、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。
【0093】
また、波形等化器20では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。
【0094】
以上のように、第2の実施例に係る波形等化器20は、係数制御部23が、フィルタ部21の遅延器群211により出力されるmサンプル分遅延された信号に対して乗算するタップ係数を、等化誤差推定部22により出力される誤差信号と、遅延器群211により出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を上述したように従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【0095】
なお、本発明は、以上の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【0096】
【図1】受信装置の全体構成を示す図である。
【図2】第1の実施例に係る波形等化器の全体構成を示す図である。
【図3】第1の実施例に係る波形等化器の回路構成を示す図である。
【図4】波形等化器の出力信号の元となった送信点を推定する方法を説明する図である。
【図5】第1の実施例に係る係数制御部の構成を示す図である。
【図6】第2の実施例に係る波形等化器の全体構成を示す図である。
【図7】第2の実施例に係る波形等化器の回路構成を示す図である。
【図8】第2の実施例に係る係数制御部の構成を示す図である。
【図9】電波の干渉について説明する図である。
【図10】反射波の有無による周波数スペクトルの変化について説明する図である。
【図11】波形等化器について説明する図である。
【図12】インパルス応答とタップ係数との関係について説明する図である。
【図13】従来の波形等化器の全体構成について説明する図である。
【図14】従来の波形等化器の回路構成について説明する図である。
【図15】従来の波形等化器の係数制御部の構成について説明する図である。
【符号の説明】
【0097】
1 受信装置、2 アンテナ、3 RF変換部、4 復調処理部、41 A/D変換部、42 周波数補正部、43 サンプリング同期部、44 ロールオフフィルタ、45 周波数同期部、46、20 波形等化器、47 位相同期部、48 位相補正部、49 誤り訂正部、5 復号処理部、11、21 フィルタ部、111、211 遅延器群、1111〜111k−1、121〜12k+N−1、143m、2111〜211k−1、233m 遅延器、112、212 乗算器群、1120〜112k、141m、2120〜212k、231m 乗算器、113、213 加算器、12 遅延部、13、22 等化誤差推定部、14、23 係数制御部、140〜14k、230〜23k 制御器、142m、232m 減算器
【技術分野】
【0001】
本発明は、入力信号の波形等化を行う波形等化器、及び、波形等化器の制御方法に関するものである。
【背景技術】
【0002】
信号伝送システムにおいては、伝送路中に発生した反射波により、受信信号が歪んでしまうことがある。例えば地上波テレビ放送においては、図9に示すように、電波塔301から送信された電波(以下、主波S1という。)が、山302などで反射することで迂回した反射波S2が受信側303に届くことにより、主波S1と反射波S2との干渉が発生する。このような主波と反射波との干渉は、アナログ放送の時代から、いわゆるゴーストとして知られていたものであるが、デジタル放送においても、受信特性に大きな影響を及ぼすため、大きな問題となっている。
【0003】
例えば、図10(A)に示すような反射波のないときの受信信号の電力密度の周波数スペクトルと、図10(B)に示すような反射波のあるときの受信信号の電力密度の周波数スペクトルとを比べると次のようになる。すなわち、反射波のないときに周波数に応じて一定であった受信信号の電力密度は、反射波のある場合にはその反射波により信号が歪むことで、所定の周波数帯において低下してしまう。
【0004】
そこで、放送信号の受信機403では、図11に示すように、波形等化器404を用いることにより、伝送路402を介して送信局401から受信した放送信号に含まれる歪みを除去して波形等化することで、後段の復調復号部405で反射波の影響を受けることなく正確に放送信号を復号することができる。
【0005】
波形等化器404は、図12(A)に示すように時刻T1に到達する主波と、この時刻T1の後の時刻T2に到達する反射波とからなる受信信号に対して、図12(B)に示すようなインパルス応答を畳み込み演算をすることによって、反射波の信号成分を除去して波形等化を行う。特に、波形等化器において、様々な伝送路に対応するためには時刻T1に対してより遅い時刻T2に到達する反射波の信号成分を除去する必要があるため、フィルタのインパルス応答を長くする必要があり、これに伴ってインパルス応答を生成するためのタップ数が増大する。
【0006】
このような波形等化器には、タップ係数が予め固定できないような伝送路に対して用いられる適用波形等化器として、例えば、図13に示すように、フィルタ部510で入力信号の波形等化を行い、等化誤差推定部520でフィルタ部510から出力される信号の等化誤差を推定して、この等化誤差に基づいて係数制御部530がフィルタ部510のタップ係数を制御するものがある。
【0007】
このような適応型の波形等化器は、例えば、本件出願人が先に出願した特許文献1に記載された波形等化器の回路構成、具体的には図14及び図15に示すような回路構成によって実現される。
【0008】
すなわち、フィルタ部510は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をするため、入力信号を1サンプル毎遅延させる(k−1)個の遅延器5111〜511k−1が直列接続された遅延器群511と、遅延器群511から出力されるm(mは0≦m≦k−1を満たす自然数。)サンプル分遅延された入力信号に対してそれぞれタップ係数Cmを乗算するk個の乗算器5120〜512k−1からなる乗算器群512と、乗算器群512の各乗算器5120〜512k−1の乗算結果を加算する加算器513とから構成される。
【0009】
フィルタ部510では、各遅延器5111〜511k−1によって入力信号d(n)を1サンプル毎遅延させ、各乗算器5120〜512k−1によって、時刻Tnに対してmサンプル前の入力信号d(n−m)に各タップ係数Cmをそれぞれ乗算して、加算器513によって、各乗算器5120〜512k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。
【0010】
等化誤差推定部520は、フィルタ部510から出力されるz(n)に対して、等化誤差を推定して該等化誤差を示す誤差信号e(n)を出力する。
【0011】
係数制御部530は、等化誤差推定部520から出力された誤差信号e(n)に基づき、各制御器5300〜530k−1によってそれぞれタップ係数Cmを更新する。ここで、タップ係数を更新する係数更新式の一例を下記式(1)に示す。なお、式(1)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。
【0012】
Cm(n+1)=Cm(n)−μ×d(n−m)×e(n) ・・・式(1)
式(1)では、Cm(n)を時刻Tnでのm番目のタップの係数、Cm(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tnでの誤差信号、d(n−m)を時刻Tnにおいてmサンプル前の入力信号、μを係数の値を表している。
【0013】
上述した式(1)では、入力信号d(n−m)に対して、等化誤差推定部520から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。
【0014】
しかしながら、適応型等化器を回路に実装する場合には、式(1)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部520において誤差信号の計算に時間がかかるためである。
【0015】
そこで、波形等化器では、式(1)を変形した下記式(2)で示される係数更新式を用いてタップ係数の更新を行う。
【0016】
Cm(n+1)=Cm(n)−μ×d(n−m−N)×e(n−N) ・・・式(2)
なお、式(2)において、Nは、等化誤差推定部520による回路遅延によるサンプル数を表している。
【0017】
したがって、式(2)を回路で実装するために、例えば係数制御部530の制御器530mでは、図15に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器531と、現在のタップ係数Cm(n)から乗算器531の乗算結果を減じてタップ係数Cm(n+1)を算出する減算器532と、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器533とからなる。なお、遅延器533から出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器532にフィードバックされる。
【0018】
さらに、制御器530mでは、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を乗算器531に入力するため、入力信号d(n−m)を1サンプル遅延させる遅延器を合計N個直列接続した遅延器群534が必要となる。
【0019】
このような構成からなる制御器530mが合計k個からなる係数制御部530では、入力信号を1サンプル分遅延させる遅延器を実装する場合、等化誤差推定部による回路遅延量を考慮しない場合に比べて、合計k×N個の遅延器が必要となる。
【0020】
したがって、適応等化器では、等化対象の入力信号のビット幅やフィルタのタップ数が増大すると、これに応じて係数制御部に設けられる遅延器の数がより多く必要になり、結果として回路規模の増大を招いてしまうことになる。
【0021】
【特許文献1】特願2007―203852
【発明の開示】
【発明が解決しようとする課題】
【0022】
本発明は、このような実情に鑑みて提案されたものであり、入力信号を遅延させる遅延器の数を低減することによって、適応的にタップ係数を制御する波形等化器全体の回路規模の削減を実現する波形等化器、及び、波形等化器の制御方法を提供することを目的とする。
【課題を解決するための手段】
【0023】
上述した課題を解決するための手段として、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備え、フィルタは、直列接続された(k−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じる合計k個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【0024】
また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれタップ係数を乗じ、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【0025】
また、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、フィルタは、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じて出力するk個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【0026】
また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれタップ係数を乗じて出力し、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。
【発明の効果】
【0027】
本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【0028】
また、本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段により出力される誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【発明を実施するための最良の形態】
【0029】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。
【0030】
本発明が適用された波形等化器は、入力信号に対して波形等化を行うものであり、例えば、図1に示すようなシングルキャリアのBS(Broadcasting Satellite)デジタル放送波のRF(Radio Frequency)信号を受信する受信装置1に組み込まれる。
【0031】
すなわち、受信装置1は、伝送路からRF信号を受信するアンテナ2と、RF信号をベースバンド信号に変換するRF変換部3と、ベースバンド信号に復調処理を施してトランスポートストリーム信号TSを出力する復調処理部4と、トランスポートストリーム信号TSに対して復号処理を施す復号処理部5とを備える。
【0032】
アンテナ2は、伝送路からBSデジタル放送波のRF信号を受信して、受信したRF信号をRF変換部3に供給する。
【0033】
RF変換部3は、アンテナ2から供給されるRF信号に対して、所望とするチャンネルの中心周波数の搬送波をかけてベースバンド信号に周波数変換して、復調処理部4に供給する。
【0034】
復調処理部4は、RF変換部3から供給されるベースバンド信号に対して復調処理を施し、復調されたトランスポートストリーム信号TSを復号処理部5に供給する。
【0035】
具体的に、復調処理部4は、A/D変換部41、周波数補正部42、サンプリング同期部43、ロールオフフィルタ44、周波数同期部45、波形等化器46、位相同期部47、位相補正部48、及び、誤り訂正部49を備える。
【0036】
A/D変換部41は、RF変換部3から供給されるアナログ信号であるベースバンド信号を、デジタル信号のベースバンド信号に変換して、周波数補正部42に供給する。
【0037】
周波数補正部42は、後述する周波数同期部45から供給される周波数誤差信号に応じて、A/D変換部41から供給されるベースバンド信号の中心周波数を補正して、補正したベースバンド信号をサンプリング同期部43に供給する。このような補正処理を行うのは、RF変換部3で変換されたベースバンド信号の中心周波数が、チャンネルの中心周波数に対して誤差を含んだものとなっているからである。
【0038】
サンプリング同期部43は、周波数補正部42から供給されるベースバンド信号に対してシンボル点の同期を確立するための処理を行う。具体的に、サンプリング同期部43は、例えばシンボル点間の周期に対して整数倍のサンプリング間隔でベースバンド信号をサンプリングして各シンボル点との同期を図り、シンボル点で同期が図られたベースバンド信号をロールオフフィルタ44に供給する。
【0039】
ロールオフフィルタ44は、サンプリング同期部43から供給されるベースバンド信号に対して、符号間干渉を抑える帯域制限を行うため、例えばナイキスト平方根のロールオフ特性のフィルタ処理を施す。そして、ロールオフフィルタ44は、帯域制限を行ったベースバンド信号を、周波数同期部45及び波形等化器46にそれぞれ供給する。ここで、このような帯域制限にかかる処理を行うのは、BSデジタル放送などの規格において、送信側でナイキストの平方根の特性となるように波形整形が施された放送信号を送信し、受信側でナイキスト平方根の特性フィルタを通過させることで、送受信系全体で符号間干渉を抑えるようにしているからである。
【0040】
周波数同期部45は、ロールオフフィルタ44から供給されるベースバンド信号に基づいて、このベースバンド信号の中心周波数が、所望とするチャンネルの中心周波数と同期しているかを判断する。例えば、周波数同期部45は、ベースバンド信号の電力密度と所定の基準値との差分を算出して、算出結果を周波数同期信号として周波数補正部42に供給する。このような処理を行うのは、ロールオフフィルタ44から供給されるベースバンド信号が上述したように帯域制限されるため、所望とするチャンネルの中心周波数に対して中心周波数がずれていると信号の電力密度が大きく低下してしまうからである。
【0041】
なお、周波数補正部42では、周波数同期信号を指標として周波数変換を行ってベースバンド信号の中心周波数を補正する。
【0042】
波形等化器46は、ロールオフフィルタ44から供給されるベースバンド信号を入力して、後述するように、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして波形等化を行い、波形等化されたベースバンド信号を位相同期部47及び位相補正部48にそれぞれ供給する。
【0043】
位相同期部47は、波形等化器46から供給されるベースバンド信号が、位相について同期が図られているか否かを判断して、その判断結果を位相同期信号として位相補正部48に供給する。具体的に、位相同期部47は、例えば送信側で伝送フレーム単位で送信される固定の振幅及び位相情報を示すパイロット信号を用いて、ベースバンド信号の位相誤差を算出して、位相同期信号として位相補正部48に供給する。
【0044】
位相補正部48は、位相同期部47から供給される位相同期信号に基づいて、波形等化器46から供給されるベースバンド信号の位相を補正して誤り訂正部49に供給する。また、位相補正部48は、補正した位相差に関する情報を波形等化器46に供給する。
【0045】
誤り訂正部49は、位相補正部48から供給されるベースバンド信号に対して、送信側でベースバンド信号に付加されている誤り訂正符号を用いて誤り訂正を行ってトランスポートストリーム信号TSを生成し復号処理部5に供給する。
【0046】
復号処理部5は、復調処理部4から供給されるトランスポートストリーム信号TSに復号処理を施して、映像データ、音声データ、及び、制御データなどを出力する。
【0047】
以上のような構成からなる受信装置1において、以下では、ベースバンド信号を入力して波形等化を行う波形等化器46の構成とその動作に注目して説明する。
【0048】
まず、波形等化器46の第1の実施例について、図2及び図3に示すような波形等化器46を用いて説明する。
【0049】
すなわち、波形等化器46は、図2に示すように、ロールオフフィルタ44から時刻Tnに供給されるベースバンド信号(以下、入力信号d(n)という。)の波形等化を行うフィルタ部11と、入力信号を1サンプル毎に順次遅延させて、順次遅延させた各入力信号を出力する遅延部12と、フィルタ部11から出力される信号z(n)に対して等化誤差を推定する等化誤差推定部13と、フィルタ部11のタップ係数を制御する係数制御部14とを備える。
【0050】
フィルタ部11は、サンプリング間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するため、図3に示すように、時刻Tnに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群111と、遅延器群111から出力されるm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C0〜Ck−1を乗じる乗算器群112と、乗算器群112の各乗算結果を加算する加算器113とを備える。
【0051】
遅延器群111は、直列接続された合計(k−1)個の遅延器1111〜111k−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群112に出力する。
【0052】
乗算器群112は、遅延器群111から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C0〜Ck−1を乗じる合計k個の乗算器1120〜112k−1とからなる。
【0053】
加算器113は、乗算器群112の各乗算器1120〜112k−1の乗算結果を加算して波形等化された信号z(n)として出力する。
【0054】
遅延部12は、直列接続された(k+N−1)個の遅延器121〜12k+N−1を用いて、入力信号d(n)を1サンプル毎に順次遅延させ、各入力信号d(n)〜d(n−k+1−N)を出力する。ここで、Nは、後述する等化誤差推定部13による回路遅延のサンプル数を表している。
【0055】
等化誤差推定部13は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部11から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。
【0056】
具体的に等化誤差推定部13では、フィルタの出力信号z(n)と、その信号の元となった送信点s(n)との差を誤差信号e(n)として、下記式(3)より算出する。
【0057】
e(n)=z(n)×Δφ(n)−s(n) ・・・式(3)
但し、式(3)において、z(n)は波形等化器46の出力信号を表わし、s(n)は送信シンボルの推定値を表わす。Δμ(n)は、位相補正部48から供給される位相誤差情報であって、z(n)に対して位相補正部48が位相補正を行う補正量を表している。
【0058】
ここで、波形等化器46の出力信号z(n)の元となった送信点s(n)を推定する手法は、いくつか知られているが、その手法を例示すると、例えば、次の2つの手法が挙げられる。
【0059】
1つ目の手法としては、等化用に固定の系列を送信する手法がある。この手法では、送信側は、例えば伝送フレーム毎に、固定の系列を送信する。そして、受信側において、伝送フレームおよび固定系列の位置が特定されると、その固定系列区間に限り、元となった送信信号を特定できる。
【0060】
2つ目の手法としては、等化後の信号点に最も近い信号点を送信点と仮定する手法がある。この手法では、例えば、QPSK(Quadrature Phase Shift Keying)変調の場合、図4に示すように、A、B、C、Dの4点のうちのいずれかの点が送信点となる。ここで、図4に示すように、仮に、IQ平面上の点Xを受信したとすると、その点Xに最も近い、A点が送信され、X点を受信したものと仮定できる。
【0061】
これらの手法を用いて、送信シンボルの推定値が求められる。
【0062】
係数制御部14は、等化誤差推定部13から出力された誤差信号e(n)に基づき、合計k個のタップ係数C0〜Ck−1をそれぞれ更新する合計k個の制御器140〜14k−1からなる。
【0063】
ここで、タップ係数Cmを更新する係数更新式の一例を下記式(4)に示す。なお、式(4)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。
【0064】
Cm(n+1)=Cm(n)−μ×d(n−m)×e(n) ・・・式(4)
式(4)では、Cm(n)を時刻Tnでのm番目のタップの係数、Cm(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tnでの誤差信号、d(n−m)を時刻Tn−mでの入力信号、μを係数の値を表している。
【0065】
上述した式(4)では、入力信号d(n−m)に対して、等化誤差推定部13から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。
【0066】
しかしながら、適応型等化器を回路に実装する場合には、式(4)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部において誤差信号の計算に時間がかかるためである。
【0067】
そこで、m番目のタップ係数Cmの更新を行う制御器14mでは、式(4)を変形した下記式(5)で示される係数更新式を用いてタップ係数の更新を行う。
【0068】
Cm(n+1)=Cm(n)−μ×d(n−m−N)×e(n−N) ・・・式(5)
なお、式(5)において、Nは、等化誤差推定部による回路遅延量のサンプル数を表している。
【0069】
すなわち、制御器14mでは、式(5)を回路で実装するため、図5に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器141mと、現在のタップ係数Cm(n)から乗算器141mの乗算結果を減じて次の時刻Tn+1でのタップ係数Cm(n+1)を算出する減算器142mと、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器143mとからなる。なお、遅延器143mから出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器142mにフィードバックされる。
【0070】
ここで、制御器14mでは、乗算器141mに、遅延部12から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。
【0071】
このようにして、係数制御部14では、各制御器14mが、遅延器群111により時刻Tnでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cmを、時刻Tnで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延部12から出力される時刻Tnで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。
【0072】
これに対して、従来の適応型の波形等化器では、各制御器内において、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力するため、入力信号を1サンプル分遅延させる遅延器を合計N個直列接続した遅延器群を設けている。
【0073】
すなわち、従来の適応型の波形等化器では、係数制御部に設けられる遅延器群を回路で実装するのに、N×k×B個のシフトレジスタが必要となる。ここで、Bは入力信号のビット幅を示している。すなわち、1つの遅延器は、B個のシフトレジスタから構成される。
【0074】
これに対して、波形等化器46では、(N+k−1)×B個のシフトレジスタで遅延部12を回路に実装し、各制御器14mでは入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器46は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(6)で示される数だけ削減することができる。
N×k×B−(N+k−1)×B ・・・式(6)
波形等化器46は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。
【0075】
ここで、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。
【0076】
また、波形等化器46では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。
【0077】
以上のように、第1の実施例に係る波形等化器46は、係数制御部14が、遅延器群111により出力されるmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、等化誤差推定部13からNサンプル分遅延して出力された誤差信号と、遅延部12から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【0078】
次に、波形等化器46の第2の実施例について、図6及び図7に示すような波形等化器20を用いて説明する。
【0079】
すなわち、波形等化器20は、図6に示すように、入力信号の波形等化を行うフィルタ部21と、フィルタ部21から出力される信号に対して等化誤差を推定する等化誤差推定部22と、フィルタ部21のタップ係数を制御する係数制御部23とを備える。
【0080】
フィルタ部21は、所定の時間間隔で連続して並んだk個の入力信号に対して畳み込み演算をして波形等化された信号を出力するため、図5に示すように、ある時刻Tnに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群211と、時刻Tnにおいて遅延器群211から出力されるmサンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C0〜Ck−1を乗じる乗算器群212と、乗算器群212の各乗算結果を加算する加算器213とを備える。
【0081】
遅延器群211は、直列接続された(k+N−1)個の遅延器2111〜211k+N−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群212に出力する。
【0082】
乗算器群212は、遅延器群211から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C0〜Ck−1を乗じる合計k個の乗算器2120〜212k−1とからなる。
【0083】
加算器213は、乗算器群212の各乗算器2120〜212k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。
【0084】
等化誤差推定部22は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部21から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。具体的な誤差信号の算出方法は、第1の実施例に係る等化誤差推定部13で行う算出法等と同様なので、その説明を省略する。
【0085】
係数制御部23は、等化誤差推定部22から出力された誤差信号e(n)に基づき、合計k個のタップ係数C0〜Ck−1をそれぞれ更新する合計k個の制御器230〜23k−1からなる。
【0086】
第1の実施例と同様に、m番目のタップ係数Cmの更新を行う制御器23mでは、上述した式(5)で示される係数更新式を用いてタップ係数の更新を行う。
【0087】
すなわち、制御器23mでは、式(5)を回路で実装するため、図8に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器231mと、現在のタップ係数Cm(n)から乗算器231mの乗算結果を減じて次の時刻Tn+1でのタップ係数Cm(n+1)を算出する減算器232mと、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器233mとからなる。なお、遅延器233mから出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器232mにフィードバックされる。
【0088】
ここで、制御器23mでは、乗算器231mに、遅延器群211から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。
【0089】
このようにして、係数制御部23では、各制御器23mが、遅延器群111により時刻Tnでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cmを、時刻Tnで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延器群211から出力される時刻Tnで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。
【0090】
波形等化器20では、各制御器23mに信号d(n−m−N)を供給するために、遅延器群211の遅延器の数を従来のフィルタ部の遅延器群に比べてN個多いものとなっているが、各制御器23mにおいて入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器20は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(7)で示される数だけ削減することができる。
N×k×B−N×B ・・・式(7)
【0091】
このようにして、波形等化器20は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。
【0092】
特に、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合に、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。
【0093】
また、波形等化器20では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。
【0094】
以上のように、第2の実施例に係る波形等化器20は、係数制御部23が、フィルタ部21の遅延器群211により出力されるmサンプル分遅延された信号に対して乗算するタップ係数を、等化誤差推定部22により出力される誤差信号と、遅延器群211により出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を上述したように従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
【0095】
なお、本発明は、以上の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【0096】
【図1】受信装置の全体構成を示す図である。
【図2】第1の実施例に係る波形等化器の全体構成を示す図である。
【図3】第1の実施例に係る波形等化器の回路構成を示す図である。
【図4】波形等化器の出力信号の元となった送信点を推定する方法を説明する図である。
【図5】第1の実施例に係る係数制御部の構成を示す図である。
【図6】第2の実施例に係る波形等化器の全体構成を示す図である。
【図7】第2の実施例に係る波形等化器の回路構成を示す図である。
【図8】第2の実施例に係る係数制御部の構成を示す図である。
【図9】電波の干渉について説明する図である。
【図10】反射波の有無による周波数スペクトルの変化について説明する図である。
【図11】波形等化器について説明する図である。
【図12】インパルス応答とタップ係数との関係について説明する図である。
【図13】従来の波形等化器の全体構成について説明する図である。
【図14】従来の波形等化器の回路構成について説明する図である。
【図15】従来の波形等化器の係数制御部の構成について説明する図である。
【符号の説明】
【0097】
1 受信装置、2 アンテナ、3 RF変換部、4 復調処理部、41 A/D変換部、42 周波数補正部、43 サンプリング同期部、44 ロールオフフィルタ、45 周波数同期部、46、20 波形等化器、47 位相同期部、48 位相補正部、49 誤り訂正部、5 復号処理部、11、21 フィルタ部、111、211 遅延器群、1111〜111k−1、121〜12k+N−1、143m、2111〜211k−1、233m 遅延器、112、212 乗算器群、1120〜112k、141m、2120〜212k、231m 乗算器、113、213 加算器、12 遅延部、13、22 等化誤差推定部、14、23 係数制御部、140〜14k、230〜23k 制御器、142m、232m 減算器
【特許請求の範囲】
【請求項1】
入力信号の波形等化を行う波形等化器において、
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備え、
上記フィルタは、
直列接続された(k−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じる合計k個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。
【請求項2】
所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれ上記タップ係数を乗じ、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。
【請求項3】
入力信号の波形等化を行う波形等化器において、
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、
上記フィルタは、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じて出力するk個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。
【請求項4】
所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれ上記タップ係数を乗じて出力し、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。
【請求項1】
入力信号の波形等化を行う波形等化器において、
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備え、
上記フィルタは、
直列接続された(k−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じる合計k個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。
【請求項2】
所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれ上記タップ係数を乗じ、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。
【請求項3】
入力信号の波形等化を行う波形等化器において、
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、
上記フィルタは、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じて出力するk個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。
【請求項4】
所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれ上記タップ係数を乗じて出力し、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2009−100357(P2009−100357A)
【公開日】平成21年5月7日(2009.5.7)
【国際特許分類】
【出願番号】特願2007−271465(P2007−271465)
【出願日】平成19年10月18日(2007.10.18)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成21年5月7日(2009.5.7)
【国際特許分類】
【出願日】平成19年10月18日(2007.10.18)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]