液晶駆動回路
【課題】実装面積の増加を伴うことなく、液晶パネルのパルスノイズを抑制した液晶駆動回路を提供する。
【解決手段】コモン信号COMiが最大振幅で変化する時、つまり、高電位VLCDから低電位VSSに変化する時に、コモン信号COMiを、高電位VLCD→第1の中間電位VLCD1→第2の中間電位VLCD2→低電位VSSというように、1/3VLCDのステップで階段状に変化させる。セグメント信号SEGjについても、同様であり、セグメント信号SEGjが低電位VSSから高電位VLCDに変化する時、セグメント信号SEGjを、低電位VSS→第2の中間電位VLCD2→第1の中間電位VLCD1→高電位VLCD、というように階段状に変化させる。これにより、容量結合によるパルスノイズのピークを1/3に抑制することができる。
【解決手段】コモン信号COMiが最大振幅で変化する時、つまり、高電位VLCDから低電位VSSに変化する時に、コモン信号COMiを、高電位VLCD→第1の中間電位VLCD1→第2の中間電位VLCD2→低電位VSSというように、1/3VLCDのステップで階段状に変化させる。セグメント信号SEGjについても、同様であり、セグメント信号SEGjが低電位VSSから高電位VLCDに変化する時、セグメント信号SEGjを、低電位VSS→第2の中間電位VLCD2→第1の中間電位VLCD1→高電位VLCD、というように階段状に変化させる。これにより、容量結合によるパルスノイズのピークを1/3に抑制することができる。
【発明の詳細な説明】
【技術分野】
【0001】
液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号(共通信号)を出力する液晶駆動回路に関する。
【背景技術】
【0002】
一般にセグメントタイプの液晶表示パネルは、コモン電極とセグメント電極にそれぞれコモン信号及びセグメント信号を印加して表示を行う。コモン信号は一定の波形パターンが繰り返し現れる信号である。一方、セグメント信号は表示データに対応した任意の波形パターンである。そして、コモン電極とセグメント電極の間に、コモン信号とセグメント信号に応じた電界を発生させ、それらの電極間に配置された液晶をオン・オフさせることにより液晶の点灯又は消灯を制御する。
【0003】
図10は、4つのコモン信号COM1〜COM4を有する液晶パネル12の構成を示す図である。この液晶パネル12においては、4つのコモン電極が設けられ、各コモン電極に対向したn個(例えば、50個)のセグメント電極が設けられている。各コモン電極とn個のセグメント電極の間には液晶LCが配置されている。そして、4つのコモン電極にはそれぞれコモン信号COM1〜COM4が印加され、n個のセグメント電極には、それぞれセグメント信号SEG1〜SEGnが印加される。
【0004】
図11は、1/4デューティ・1/3バイアス駆動方式におけるコモン信号COM1〜COM4と1つのセグメント信号SEGjの例を示す信号波形図である。(jは1〜nの任意の値)コモン信号COM1〜COM4は、高電位VLCD(電源電位)、低電位VSS(接地電位=0V)、第1の中間電位(=2/3・VLCD)と第2の中間電位(=1/3・VLCD)、という4つの電位から構成される一定の波形パターンであり、各コモン信号COM1〜COM4は、前記波形パターンの周期の1/4の期間ずつシフトされている。セグメント信号SEGjも前記4つの電位から構成されるが、その波形パターンは表示データによって任意に決定される。
【0005】
図11のセグメント信号SEGjの例では、コモン信号COM3に対応するセグメントjが図示の期間だけが点灯する。これはコモン信号COM3とセグメント信号SEGjの電位差がVLCDという高い値になり、液晶LCがオンするからである。それ以外の期間では、コモン信号COM1〜COM4とセグメント信号SEGjの電位差はVLCDに達しないため、いずれのセグメントも消灯する。液晶LCがオフするからである。
【0006】
ここで、コモン信号COM1〜COM4とセグメント信号SEGjが交流信号になっている。つまり、点灯期間はVLCDとVSSが交互に出力され、消灯期間は2つの中間電位が交互に出力される。これは、長期間にわたって液晶LCに直流バイアスを印加し続けると、液晶LCの焼き付きが生じるからである。
【0007】
図12は、1/3バイアス駆動方式におけるコモン信号COMi、セグメント信号SEGjを発生する液晶駆動回路の構成を示す図である。コモン信号COMiは、1/4デューティ駆動方式であれば4つのコモン信号COM1〜COM4の中の任意の1つの信号、セグメント信号SEGjは、n個のセグメント信号SEG1〜SEGnの中の任意の1つの信号である。
【0008】
先ず、第1の中間電位VLCD1(=2/3・VLCD)と第2の中間電位VLCD2(=1/3・VLCD)を発生させるために、高電位VLCDと低電位VSSの間に第1、第2、3のバイアス抵抗VR1、VR2、VR3が直列に接続されている。高電位VLCD、低電位VSS、第1の中間電位VLCD1、第2の中間電位VLCD2は、コモン信号出力回路10及びセグメント信号出力回路11に入力される。そして、コモン信号出力回路10はコモン信号COMiを出力し、セグメント信号出力回路11はセグメント信号SEGjを出力する。コモン信号COMiとセグメント信号SEGjは、図10のように液晶パネル12に印加される。この種の液晶駆動回路は特許文献1に記載されている。
【特許文献1】特開平9−197366号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、コモン信号COMiが印加されるコモン電極とセグメント信号SEGjが印加されるセグメント電極は、液晶LCを介して容量結合しているため、コモン信号COMi又はセグメント信号SEGjの切り換え時に、液晶パネル12にヒゲ状のパルスノイズが現れ、表示不良が発生することがあった。
【0010】
そこで、図12の回路のように、第1、第2、3のバイアス抵抗VR1、VR2、VR3の2つの接続点に外付けコンデンサC1,C2を設けて、パルスノイズを吸収することが考えられる。しかし、外付けコンデンサC1,C2は、液晶駆動回路を内蔵したICと共に、プリント基板上に取り付けられるものであり、実装面積が増大するという問題があった。
【課題を解決するための手段】
【0011】
本発明の液晶駆動回路の主な特徴は以下の通りである。
【0012】
本発明の液晶駆動回路は、 液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させることを特徴とするものである。
【0013】
また、本発明の液晶駆動回路は、液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のブースト抵抗群と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、前記コモン信号又は前記セグメント信号が変化する時に、前記n段のブースト抵抗群から発生される前記(n―1)個の中間電位の内、少なくとも1つの中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とするものである。
【発明の効果】
【0014】
本発明の液晶駆動回路によれば、実装面積の増加を伴うことなく、液晶パネルのパルスノイズを抑制して表示不良を防止することができる。
【発明を実施するための最良の形態】
【0015】
先ず、本発明の実施形態を説明する前に、液晶パネル12のパルスノイズが発生しやすいケースを1/3バイアス駆動方式を例にして検討する。例えば、図13に示すようなコモン信号COM1、COM2、セグメント信号SEG1が液晶パネル12に出力される場合を考える。この場合、期間TAにおいて、コモン信号COM1は高電位VLCDから低電位VSS(=接地電位0V)に変化し、セグメント信号SEG1は逆に低電位VSSから高電位VLCDに変化する。このため、対応する電極間の電位差はVLCDとなり、コモンCOM1に対応したセグメントSEG1が点灯する。
【0016】
この期間TAにおいて、コモン信号COM2は、第2の中間電位VLCD2から第1の中間電位VLCD1に変化するが、この時、セグメント信号SEG1が低電位VSSから高電位VLCDに立ち上がるため、コモン信号COM2にパルスノイズが発生する。これは、コモン信号COM2が印加されるコモン電極とセグメント信号SEG1が印加されるセグメント電極が前述のように容量結合しているからである。同様にして、コモン信号COM2が高電位VLCDから低電位VSSに立ち下がる時には、セグメント信号SEG1にパルスノイズが発生する。
【0017】
図14は、パルスノイズが発生する他の波形例を示した図である。この場合、セグメント信号SEG1が低電位VSSから高電位VLCDに変化し、コモン信号COM1が第2の中間電位VLCD2から第1の中間電位VLCD1に変化する時に、コモン信号COM1にパルスノイズが発生する。
【0018】
以上のケースをまとめると、表示不良につながるパルスノイズが出やすいのは、コモン信号COMiとセグメント信号SEGjの一方が、第1の中間電位VLCD1又は第2の中間電位VLCD2であり、もう一方が高電位VLCDと低電位VSSの間で、最大振幅で変化する場合である。これは、第1及び第2の中間電位VLCD1、VLCD2が第1、第2、第3のバイアス抵抗VR1、VR2、VR3による抵抗分圧により生成されていることから、その電位が高電位VLCDや低電位VSSに比べて不安定であるからである。
【0019】
以上の検討に基づき、本発明の実施形態について説明する。図1は、1/3バイアス駆動方式におけるコモン信号COMi、セグメント信号SEGjを発生する液晶駆動回路のブロック構成を示す図である。図12と同じ構成部分には同じ符号を付与してある。図示のように、第1の中間電位VLCD1(=2/3・VLCD)と第2の中間電位VLCD2(=1/3・VLCD)を生成するために、高電位VLCD(例えば、5V)を供給する配線と低電位VSS(例えば、0V)を供給する配線の間に第1、第2、第3のバイアス抵抗VR1、VR2、VR3が直列に接続されている。第1、第2、第3のバイアス抵抗VR1、VR2、VR3の抵抗値は互いに等しいとする。
【0020】
すると、第1のバイアス抵抗VR1と第2のバイアス抵抗VR2の接続点から、第1の中間電位VLCD1が発生され、第2のバイアス抵抗VR2と第3のバイアス抵抗VR3の接続点から第2の中間電位VLCD2が発生される。
【0021】
また、高電位VLCDを供給する配線と低電位VSSを供給する配線の間に第1、第2、第3のブースト抵抗BR1、BR2、BR3が直列に接続されている。第1、第2、第3のブースト抵抗BR1、BR2、BR3の抵抗値は互いに等しいとする。そして、第1のバイアス抵抗VR1と第2のバイアス抵抗VR2の接続点と、第1のブースト抵抗BR1と第2のブースト抵抗BR2の接続点の間に第1のスイッチSW1が接続されている。
【0022】
また、第2のバイアス抵抗VR2と第3のバイアス抵抗VR3の接続点と、第2のブースト抵抗BR2と第3のブースト抵抗BR3の接続点の間に第2のスイッチSW2が接続されている。第1のスイッチSW1がオンすると対応する2つの接続点が短絡され、第2のスイッチSW2がオンすると対応する2つの接続点が短絡される。これにより、第1の中間電位VLCD1と第2の中間電位VLCD2が低インピーダンスで生成される。
【0023】
上述のように、第1、第2、第3のブースト抵抗BR1、BR2、BR3は、第1及び第2の中間電位VLCD1,VLCD2を低インピーダンスで出力するために設けられているので、第1、第2、第3のバイアス抵抗VR1、VR2、VR3より低い抵抗値を有していることが好ましい。例えば、第1、第2、第3のバイアス抵抗VR1、VR2、VR3の抵抗値は30KΩ、第1、第2、第3のブースト抵抗BR1、BR2、BR3の抵抗値は3KΩである。
【0024】
そして、高電位VLCD、低電位VSS、第1の中間電位VLCD1、第2の中間電位VLCD2は、コモン信号出力回路30及びセグメント信号出力回路40に入力される。そして、コモン信号出力回路30はこれらの4電位から構成されたコモン信号COMiを出力し、セグメント信号出力回路40はこれらの4電位から構成されたセグメント信号SEGjを出力する。コモン信号COMiとセグメント信号SEGjは、図1、図10のように液晶パネル12に印加される。
【0025】
前記液晶表示回路は図3、図4に示すように、2つの主な特徴を持っている。1/3バイアス駆動方式を例に図3を参照して説明すると第1の特徴は、コモン信号COMiが最大振幅で変化する時、つまり、高電位VLCDから低電位VSSに変化する時に、コモン信号COMiを、高電位VLCD→第1の中間電位VLCD1→第2の中間電位VLCD2→低電位VSS、というように、1/3VLCDのステップで階段状に変化させることである。
【0026】
一般に、コモン信号COMiは、高電位VLCDから低電位VSSへ変化する期間(VLCD→VSSの期間)と、その後第1の中間電位VLCD1と第2の中間電位VLCD2が交互に現れる期間(VLCD2→VLCD1→VLCD2→・・・)という2つの期間を持っている。前者の期間は、セグメント信号SEGjが低電位VSSから高電位VLCDへ変化することにより、液晶LCがオンする期間である。後者の期間は、液晶LCがオフしている期間である。そして、第1の特徴は、前者の期間において、コモン信号COMiを1/3VLCDのステップで階段状に変化させることである。
【0027】
セグメント信号SEGjについても同様である。すなわち、セグメント信号SEGjが最大振幅で変化する時、つまり、高電位VLCDから低電位VSSに変化する時に、セグメント信号SEGjを、高電位VLCD→第1の中間電位VLCD1→第2の中間電位VLCD2→低電位VSS、というように、1/3VLCDのステップで階段状に変化させることである。セグメント信号SEGjは、逆に、低電位VSSから高電位VLCDに変化する時があり、この時は、セグメント信号SEGjを、低電位VSS→第2の中間電位VLCD2→第1の中間電位VLCD1→高電位VLCD、というように変化させる。
【0028】
このように、コモン信号COMi及びセグメント信号SEGjを最大振幅の1/3の振幅で変化させることにより、上述の容量結合によるパルスノイズのピークを1/3に抑制することができる。
【0029】
1/4バイアス駆動方式の回路は、図2のように構成される。図1の回路と異なる点は、バイアス抵抗VR21〜VR24の数が4個であり、ブースト抵抗BR21〜BR24の数が4個である点である。また、スイッチSWA〜SWCの数が3個である点である。これにより、中間電位は3個生成される。(VLCD1=3/4・VLCD、VLCD2=2/4・VLCD、VLCD3=1/4・VLCD)
そして、この回路においても、、図4に示すようなコモン信COMiとセグメント信号SEGjを変化させることにより、図1の回路と同様の効果が期待できる。
【0030】
すなわち、コモン信号COMiがVSSからVLCDに変化する時に、コモン信号COMiをVSS→VLCD3→VLCD1→VLCDというように階段状に変化させる。また、この時セグメント信号SEGiは、VLCDからVSSに変化するが、VLCD→VLCD2→VSSというように、VLCD2の中間電位を経由して変化させる。その後、液晶LCがオフの期間が来るが、この期間では、コモン信号COMiは、VLCD1とVLCD3を交互に繰り返し、セグメント信号SEGjはVLCD2に固定される。つまり、COMiはSEGjの電位を中心として反転を繰り返すことになる。
【0031】
尚、図4においては、コモン信号COMiおよびセグメント信号SEGjが1/4VLCDステップで変化する場合と2/4VLCDステップで変化する場合が混在しているが、電圧変化が起こる全てのタイミングにおいて電圧変化のステップを1/4VLCDに統一しても良い。その場合は、回路規模が若干増大する。
【0032】
本発明者の実験によると、図3に示すように、コモン信号COMiとセグメント信号SEGjの一方が高電位VLCD、他方が低電位VSSとなる信号期間(液晶LCがONする表示期間)をT1とし、コモン信号COMi及びセグメント信号SEGjが階段状に変化する際の第1の中間電位VLCD1、第2の中間電位VLCD2の信号期間をT2とすると、T2=T1/(20〜200)であること、つまり、T2はT1の20分の1〜200分の1(20分の1以上であって、200分の1以下)であることが好ましい。
【0033】
T2は、一例として約30μ秒である。これは、T2があまり短いとパルスノイズのピークの抑制効果が小さくなり、T2があまり長いと消費電流が増加し、さらに、液晶の点灯期間が短くなって表示不良を招くおそれがあるからである。T1とT2の関係は、図4についても同様である。ただし、T2は、コモン信号COMiのVLCD1、VLCD3の信号期間としている。
【0034】
第2の特徴は、コモン信号COMi、セグメント信号SEGjの電位が変化する時に、これらの信号を一時的に低インピーダンスで出力させることである。すなわち、図3、図4において、低インピーダンス期間が設定される。そのためには、図1の1/3バイアス駆動方式液晶駆動回路において、スイッチSW1及びスイッチSW2をオンさせればよい。
【0035】
また、図2の1/4バイアス駆動方式液晶駆動回路においては、スイッチSWA、SWBおよびSWCをオンさせればよい。
【0036】
これにより、コモン信号COMi、セグメント信号SEGjを発生源の抵抗回路から低インピーダンスで発生させることができ、これらの信号を実際に出力する、コモン信号出力回路30、セグメント信号出力回路40の出力インピーダンスも低くなる。
【0037】
上記第1、第2の特徴のパルスノイズ抑制効果について、1/3バイアス駆動方式を例に図5を参照して説明する。先ず、第1の特徴:コモン信号COMi、セグメント信号SEGjを階段状に変化させる場合は、図5(b)に示すように、パルスノイズのピークは図5(a)の元のパルスノイズのピークの1/3になる。
【0038】
また、第2の特徴:コモン信号COMi、セグメント信号SEGjを低インピーダンスで出力する場合は、図5(c)に示すように、パルスノイズのピークは変わらないが、パルス幅が小さくなる。そして、第1及び第2の特徴を両方持たせた場合、図5(d)のように、パルスノイズのピークとパルス幅の両方が抑制される。
【0039】
したがって、本発明の液晶駆動回路は、第1、第2の特徴のいずれか一方を持っていれば、それに対応したパルスノイズの抑制効果が得られる。また、第1、第2の特徴の両方を持っていれば、パルスノイズのピークの抑制とパルス幅の抑制という2つの抑制効果が得られる。
【0040】
[液晶駆動回路の具体的な回路構成]
次に、液晶駆動回路の具体的な回路構成と動作について説明する。図6は、1/3バイアス駆動方式の回路構成であり、図7は1/3バイアス駆動方式における駆動信号である。
また、図8は1/4バイアス駆動方式の回路構成であり、図9は1/4バイアス駆動方式における駆動信号である。ここでは、1/3バイアス駆動方式を例に挙げて説明する。
【0041】
図6に示すように、第1の中間電位VLCD1と第2の中間電位VLCD2を発生させるための抵抗回路において、第1のスイッチSW1、第2のスイッチSW2はCMOSのアナログスイッチで形成されている。第1のスイッチSW1、第2のスイッチSW2は、クロックCK13がHレベル(高電位VLCD)の時、オンするように構成されている。
【0042】
また、第1乃至第3のブースト抵抗BR1〜BR3と直列にNMOSトランジスタ(Nチャネル型MOSトランジスタ)MN3が接続されている。NMOSトランジスタMN3はそのゲートにクロックCK12が印加され、クロックCK12がHレベルの時、オンする。これは、第1乃至第3のブースト抵抗BR1〜BR3を用いない時に、無駄な電流が流れることを防止し、低消費電力化を図るためである。
【0043】
次に、コモン信号出力回路30の構成について説明する。この回路は3つのブロックから構成されている。第1のブロックは、高電位VLCD、第1の中間電位VLCD1、第2の中間電位VLCD2、低電位VSSという4つの電位のいずれかを選択的に出力する。特に、このブロックは、コモン信号COMiがVLCDという最大振幅で変化する際に、コモン信号COMiを階段状に変化させるために用いられる。
【0044】
第1のブロックは、PMOSトランジスタ(Pチャネル型MOSトランジスタ)MP1と、これと直列に接続されたNMOSトランジスタMN1を持っている。PMOSトランジスタMP1は、ソースに高電位VLCDが印加され、ゲートにクロックCK4が印加されている。NMOSトランジスタMN1は、ソースに低電位VSSが印加され、ゲートにクロックCK7が印加されている。
【0045】
そして、クロックCK4がLレベル(低電位VSS)の時、PMOSトランジスタMP1がオンして、高電位VLCDが出力される。また、クロックCK7がHレベル(高電位VLCD)の時、NMOSトランジスタMN1がオンして、低電位VSSが出力される。
【0046】
PMOSトランジスタMP1とNMOSトランジスタMN1との接続点には、2つのアナログスイッチAS1、AS2が接続されている。アナログスイッチAS1は、クロックCK5でオン・オフが制御され、クロックCK5がHレベルの時、前記接続点に第1の中間電位VLCD1を出力する。アナログスイッチAS2は、クロックCK6でオン・オフが制御され、クロックCK6がHレベルの時、前記接続点に第2の中間電位VLCD2を出力する。
【0047】
第2のブロックは、クロックCK1に応じて相補的にオンするように制御された、2つのアナログスイッチAS3、AS4から構成されている。このブロックは、第1の中間電位VLCD1、VLCD2が交互に繰り返して出力される非表示期間に動作する。アナログスイッチAS3は、第1の中間電位VLCD1の出力を制御し、アナログスイッチAS4は、第2の中間電位VLCD2の出力を制御している。
【0048】
第3のブロックは、クロックCK2に応じて相補的にオンするように制御された、2つのアナログスイッチAS5、AS6から構成されている。第1のブロックの出力信号VLCD03CMは、アナログスイッチAS5に入力され、第2のブロックの出力信号VLCD12CMは、アナログスイッチAS6に入力される。
【0049】
つまり、クロックCK2がHレベル(高電位VLCD)の時は、アナログスイッチAS5がオンして、第1のブロックの出力信号VLCD03CMがコモン信号COMiとして出力され、クロックCK2がLレベル(低電位VSS)の時は、アナログスイッチAS6がオンして、第2のブロックの出力信号VLCD12CMがコモン信号COMiとして出力されるようになっている。
【0050】
また、セグメント信号出力回路40も同様の回路構成を持っている。すなわち、この回路は3つのブロックから構成されている。第1のブロックは、高電位VLCD、第1の中間電位VLCD1、第2の中間電位VLCD2、低電位VSSという4つの電位のいずれかを選択的に出力する。特に、このブロックは、セグメント信号SEGjがVLCDという最大振幅で変化する際に、セグメント信号SEGjを階段状に変化させるために用いられる。
【0051】
第1のブロックは、PMOSトランジスタMP2と、これと直列に接続されたNMOSトランジスタMN2を持っている。PMOSトランジスタMP2は、ソースに高電位VLCDが印加され、ゲートにクロックCK8が印加されている。NMOSトランジスタMN2は、ソースに低電位VSSが印加され、ゲートにクロックCK11が印加されている。
そして、クロックCK8がLレベル(低電位VSS)の時、PMOSトランジスタMP2がオンして、高電位VLCDが出力される。また、クロックCK11がHレベル(高電位VLCD)の時、NMOSトランジスタMN2がオンして、低電位VSSが出力される。
【0052】
PMOSトランジスタMP2とNMOSトランジスタMN2との接続点には、2つのアナログスイッチAS7、AS8が接続されている。アナログスイッチAS7は、クロックCK9でオン・オフが制御され、クロックCK9がHレベルの時、前記接続点に第1の中間電位VLCD1を出力する。アナログスイッチAS8は、クロックCK10でオン・オフが制御され、クロックCK10がHレベルの時、前記接続点に第2の中間電位VLCD2を出力する。
【0053】
第2のブロックは、クロックCK1に応じて相補的にオンするように制御された、2つのアナログスイッチAS9、AS10から構成されている。アナログスイッチAS9は、第1の中間電位VLCD1の出力を制御し、アナログスイッチAS10は、第2の中間電位VLCD2の出力を制御している。
【0054】
第3のブロックは、クロックCK3に応じて相補的にオンするように制御された、2つのアナログスイッチAS11、AS12から構成されている。第1のブロックの出力信号VLCD03SGは、アナログスイッチAS11に入力され、第2のブロックの出力信号VLCD12SGは、アナログスイッチAS12に入力される。
【0055】
つまり、クロックCK3がHレベルの時は、アナログスイッチAS11がオンして、第1のブロックの出力信号VLCD03SGがセグメント信号SEGjとして出力され、クロックCK3がLレベルの時は、アナログスイッチAS12がオンして、第2のブロックの出力信号VLCD12SGがセグメント信号SEGjとして出力されるようになっている。
【0056】
図7は、1/3バイアス駆動方式液晶駆動回路の動作例を示した信号波形図である。同図において、クロックCK1〜CK13の波形、コモン信号COMi及びセグメント信号SEGjの波形が示してある。
【0057】
図示のように、コモン信号COMiが高電位VLCDの時、セグメント信号SEGjが低電位VSSの期間は、液晶LCがオンする期間(つまり、表示が行われる期間)であり、その後、コモン信号COMiは高電位VLCDから低電位VSSに変化し、セグメント信号SEGjは高電位VLCDに変化する。この変化後も液晶がオンする期間である。そして、このようにコモン信号COMi及びセグメント信号SEGjが液晶LCを点灯させるために最大振幅で変化する時に、コモン信号COMi及びセグメント信号SEGjが階段状に変化する。また、コモン信号COMi及びセグメント信号SEGjが変化する時に、低インピーダンス期間を設けている。
【0058】
尚、図7において、クロックCK13をHレベルに立ち上げて、スイッチSW1、SW2をオンさせる前に、クロックCK12をHレベルに立ち上げている理由は、NMOSトランジスタMN3を事前にオンさせることで、第1乃至第3のブースト抵抗BR1〜BR3に起動電流を流し、第1及び第2の中間電位VLCD1、VLCD2を安定化させるためである。
【0059】
図8の1/4バイアス駆動方式の回路においても基本的には同様の考え方で回路を構成している。つまり、この回路においては、アナログスイッチASA〜ASI、クロックCKA〜CKL、PMOSトランジスタMPA、MPB、NMOSトランジスタMNA、MNBが用いられている。図9においては、クロックCKA〜CKLの波形、コモン信号COMi及びセグメント信号SEGjの波形が示してある。
【0060】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、第1の中間電位VLCD1は2/3・VLCDに設定され、第2に中間電位VLCD2は1/3・VLCDに設定されているが、液晶LCをオフ状態にするものであれば、これ以外の比率に設定されてもよい。
この場合、第1乃至第3のバイアス抵抗VR1〜VR3、第1乃至第3のブースト抵抗BR1〜BR3の各抵抗比もそれに応じて設定される。
【図面の簡単な説明】
【0061】
【図1】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図2】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図3】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路出力電圧波形を示す図である。
【図4】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の出力電圧波形を示す図である。
【図5】本発明の実施形態による液晶駆動回路のノイズパルス抑制効果を説明する図である。
【図6】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路の具体的な回路構成を示す図である。
【図7】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路の動作例を示す信号波形図である。
【図8】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の具体的な回路構成を示す図である。
【図9】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の動作例を示す信号波形図である。
【図10】液晶パネルの構成を示す図である。
【図11】1/3バイアス駆動方式におけるコモン信号とセグメント信号の例を示す信号波形図である。
【図12】従来例の1/3バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図13】1/3バイアス駆動方式における液晶パネルのパルスノイズを説明する図である。
【図14】1/3バイアス駆動方式における液晶パネルのパルスノイズを説明する図である。
【符号の説明】
【0062】
12・・・液晶パネル 30・・・コモン信号出力回路
40・・・セグメント信号出力回路
VR1,VR2,VR3・・・第1、第2、第3のバイアス抵抗
BR1,BR2,BR3・・・第1、第2、第3のブースト抵抗
VR21,VR22,VR23,VR24・・・第1、第2、第3、第4のバイアス抵抗
BR21,BR22,BR23,BR24・・・第1、第2、第3、第4のブースト抵抗
SW1・・・第1のスイッチ SW2・・・第2のスイッチ
SWA・・・第1のスイッチ SWB・・・第2のスイッチ
SWC・・・第3のスイッチ
AS1〜AS12・・・アナログスイッチ ASA〜ASI・・・アナログスイッチ
CK1〜CK12・・・クロック CKA〜CKL・・・クロック
【技術分野】
【0001】
液晶表示セグメントを点灯又は消灯させるためのセグメント信号及びコモン信号(共通信号)を出力する液晶駆動回路に関する。
【背景技術】
【0002】
一般にセグメントタイプの液晶表示パネルは、コモン電極とセグメント電極にそれぞれコモン信号及びセグメント信号を印加して表示を行う。コモン信号は一定の波形パターンが繰り返し現れる信号である。一方、セグメント信号は表示データに対応した任意の波形パターンである。そして、コモン電極とセグメント電極の間に、コモン信号とセグメント信号に応じた電界を発生させ、それらの電極間に配置された液晶をオン・オフさせることにより液晶の点灯又は消灯を制御する。
【0003】
図10は、4つのコモン信号COM1〜COM4を有する液晶パネル12の構成を示す図である。この液晶パネル12においては、4つのコモン電極が設けられ、各コモン電極に対向したn個(例えば、50個)のセグメント電極が設けられている。各コモン電極とn個のセグメント電極の間には液晶LCが配置されている。そして、4つのコモン電極にはそれぞれコモン信号COM1〜COM4が印加され、n個のセグメント電極には、それぞれセグメント信号SEG1〜SEGnが印加される。
【0004】
図11は、1/4デューティ・1/3バイアス駆動方式におけるコモン信号COM1〜COM4と1つのセグメント信号SEGjの例を示す信号波形図である。(jは1〜nの任意の値)コモン信号COM1〜COM4は、高電位VLCD(電源電位)、低電位VSS(接地電位=0V)、第1の中間電位(=2/3・VLCD)と第2の中間電位(=1/3・VLCD)、という4つの電位から構成される一定の波形パターンであり、各コモン信号COM1〜COM4は、前記波形パターンの周期の1/4の期間ずつシフトされている。セグメント信号SEGjも前記4つの電位から構成されるが、その波形パターンは表示データによって任意に決定される。
【0005】
図11のセグメント信号SEGjの例では、コモン信号COM3に対応するセグメントjが図示の期間だけが点灯する。これはコモン信号COM3とセグメント信号SEGjの電位差がVLCDという高い値になり、液晶LCがオンするからである。それ以外の期間では、コモン信号COM1〜COM4とセグメント信号SEGjの電位差はVLCDに達しないため、いずれのセグメントも消灯する。液晶LCがオフするからである。
【0006】
ここで、コモン信号COM1〜COM4とセグメント信号SEGjが交流信号になっている。つまり、点灯期間はVLCDとVSSが交互に出力され、消灯期間は2つの中間電位が交互に出力される。これは、長期間にわたって液晶LCに直流バイアスを印加し続けると、液晶LCの焼き付きが生じるからである。
【0007】
図12は、1/3バイアス駆動方式におけるコモン信号COMi、セグメント信号SEGjを発生する液晶駆動回路の構成を示す図である。コモン信号COMiは、1/4デューティ駆動方式であれば4つのコモン信号COM1〜COM4の中の任意の1つの信号、セグメント信号SEGjは、n個のセグメント信号SEG1〜SEGnの中の任意の1つの信号である。
【0008】
先ず、第1の中間電位VLCD1(=2/3・VLCD)と第2の中間電位VLCD2(=1/3・VLCD)を発生させるために、高電位VLCDと低電位VSSの間に第1、第2、3のバイアス抵抗VR1、VR2、VR3が直列に接続されている。高電位VLCD、低電位VSS、第1の中間電位VLCD1、第2の中間電位VLCD2は、コモン信号出力回路10及びセグメント信号出力回路11に入力される。そして、コモン信号出力回路10はコモン信号COMiを出力し、セグメント信号出力回路11はセグメント信号SEGjを出力する。コモン信号COMiとセグメント信号SEGjは、図10のように液晶パネル12に印加される。この種の液晶駆動回路は特許文献1に記載されている。
【特許文献1】特開平9−197366号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、コモン信号COMiが印加されるコモン電極とセグメント信号SEGjが印加されるセグメント電極は、液晶LCを介して容量結合しているため、コモン信号COMi又はセグメント信号SEGjの切り換え時に、液晶パネル12にヒゲ状のパルスノイズが現れ、表示不良が発生することがあった。
【0010】
そこで、図12の回路のように、第1、第2、3のバイアス抵抗VR1、VR2、VR3の2つの接続点に外付けコンデンサC1,C2を設けて、パルスノイズを吸収することが考えられる。しかし、外付けコンデンサC1,C2は、液晶駆動回路を内蔵したICと共に、プリント基板上に取り付けられるものであり、実装面積が増大するという問題があった。
【課題を解決するための手段】
【0011】
本発明の液晶駆動回路の主な特徴は以下の通りである。
【0012】
本発明の液晶駆動回路は、 液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させることを特徴とするものである。
【0013】
また、本発明の液晶駆動回路は、液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のブースト抵抗群と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、前記コモン信号又は前記セグメント信号が変化する時に、前記n段のブースト抵抗群から発生される前記(n―1)個の中間電位の内、少なくとも1つの中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とするものである。
【発明の効果】
【0014】
本発明の液晶駆動回路によれば、実装面積の増加を伴うことなく、液晶パネルのパルスノイズを抑制して表示不良を防止することができる。
【発明を実施するための最良の形態】
【0015】
先ず、本発明の実施形態を説明する前に、液晶パネル12のパルスノイズが発生しやすいケースを1/3バイアス駆動方式を例にして検討する。例えば、図13に示すようなコモン信号COM1、COM2、セグメント信号SEG1が液晶パネル12に出力される場合を考える。この場合、期間TAにおいて、コモン信号COM1は高電位VLCDから低電位VSS(=接地電位0V)に変化し、セグメント信号SEG1は逆に低電位VSSから高電位VLCDに変化する。このため、対応する電極間の電位差はVLCDとなり、コモンCOM1に対応したセグメントSEG1が点灯する。
【0016】
この期間TAにおいて、コモン信号COM2は、第2の中間電位VLCD2から第1の中間電位VLCD1に変化するが、この時、セグメント信号SEG1が低電位VSSから高電位VLCDに立ち上がるため、コモン信号COM2にパルスノイズが発生する。これは、コモン信号COM2が印加されるコモン電極とセグメント信号SEG1が印加されるセグメント電極が前述のように容量結合しているからである。同様にして、コモン信号COM2が高電位VLCDから低電位VSSに立ち下がる時には、セグメント信号SEG1にパルスノイズが発生する。
【0017】
図14は、パルスノイズが発生する他の波形例を示した図である。この場合、セグメント信号SEG1が低電位VSSから高電位VLCDに変化し、コモン信号COM1が第2の中間電位VLCD2から第1の中間電位VLCD1に変化する時に、コモン信号COM1にパルスノイズが発生する。
【0018】
以上のケースをまとめると、表示不良につながるパルスノイズが出やすいのは、コモン信号COMiとセグメント信号SEGjの一方が、第1の中間電位VLCD1又は第2の中間電位VLCD2であり、もう一方が高電位VLCDと低電位VSSの間で、最大振幅で変化する場合である。これは、第1及び第2の中間電位VLCD1、VLCD2が第1、第2、第3のバイアス抵抗VR1、VR2、VR3による抵抗分圧により生成されていることから、その電位が高電位VLCDや低電位VSSに比べて不安定であるからである。
【0019】
以上の検討に基づき、本発明の実施形態について説明する。図1は、1/3バイアス駆動方式におけるコモン信号COMi、セグメント信号SEGjを発生する液晶駆動回路のブロック構成を示す図である。図12と同じ構成部分には同じ符号を付与してある。図示のように、第1の中間電位VLCD1(=2/3・VLCD)と第2の中間電位VLCD2(=1/3・VLCD)を生成するために、高電位VLCD(例えば、5V)を供給する配線と低電位VSS(例えば、0V)を供給する配線の間に第1、第2、第3のバイアス抵抗VR1、VR2、VR3が直列に接続されている。第1、第2、第3のバイアス抵抗VR1、VR2、VR3の抵抗値は互いに等しいとする。
【0020】
すると、第1のバイアス抵抗VR1と第2のバイアス抵抗VR2の接続点から、第1の中間電位VLCD1が発生され、第2のバイアス抵抗VR2と第3のバイアス抵抗VR3の接続点から第2の中間電位VLCD2が発生される。
【0021】
また、高電位VLCDを供給する配線と低電位VSSを供給する配線の間に第1、第2、第3のブースト抵抗BR1、BR2、BR3が直列に接続されている。第1、第2、第3のブースト抵抗BR1、BR2、BR3の抵抗値は互いに等しいとする。そして、第1のバイアス抵抗VR1と第2のバイアス抵抗VR2の接続点と、第1のブースト抵抗BR1と第2のブースト抵抗BR2の接続点の間に第1のスイッチSW1が接続されている。
【0022】
また、第2のバイアス抵抗VR2と第3のバイアス抵抗VR3の接続点と、第2のブースト抵抗BR2と第3のブースト抵抗BR3の接続点の間に第2のスイッチSW2が接続されている。第1のスイッチSW1がオンすると対応する2つの接続点が短絡され、第2のスイッチSW2がオンすると対応する2つの接続点が短絡される。これにより、第1の中間電位VLCD1と第2の中間電位VLCD2が低インピーダンスで生成される。
【0023】
上述のように、第1、第2、第3のブースト抵抗BR1、BR2、BR3は、第1及び第2の中間電位VLCD1,VLCD2を低インピーダンスで出力するために設けられているので、第1、第2、第3のバイアス抵抗VR1、VR2、VR3より低い抵抗値を有していることが好ましい。例えば、第1、第2、第3のバイアス抵抗VR1、VR2、VR3の抵抗値は30KΩ、第1、第2、第3のブースト抵抗BR1、BR2、BR3の抵抗値は3KΩである。
【0024】
そして、高電位VLCD、低電位VSS、第1の中間電位VLCD1、第2の中間電位VLCD2は、コモン信号出力回路30及びセグメント信号出力回路40に入力される。そして、コモン信号出力回路30はこれらの4電位から構成されたコモン信号COMiを出力し、セグメント信号出力回路40はこれらの4電位から構成されたセグメント信号SEGjを出力する。コモン信号COMiとセグメント信号SEGjは、図1、図10のように液晶パネル12に印加される。
【0025】
前記液晶表示回路は図3、図4に示すように、2つの主な特徴を持っている。1/3バイアス駆動方式を例に図3を参照して説明すると第1の特徴は、コモン信号COMiが最大振幅で変化する時、つまり、高電位VLCDから低電位VSSに変化する時に、コモン信号COMiを、高電位VLCD→第1の中間電位VLCD1→第2の中間電位VLCD2→低電位VSS、というように、1/3VLCDのステップで階段状に変化させることである。
【0026】
一般に、コモン信号COMiは、高電位VLCDから低電位VSSへ変化する期間(VLCD→VSSの期間)と、その後第1の中間電位VLCD1と第2の中間電位VLCD2が交互に現れる期間(VLCD2→VLCD1→VLCD2→・・・)という2つの期間を持っている。前者の期間は、セグメント信号SEGjが低電位VSSから高電位VLCDへ変化することにより、液晶LCがオンする期間である。後者の期間は、液晶LCがオフしている期間である。そして、第1の特徴は、前者の期間において、コモン信号COMiを1/3VLCDのステップで階段状に変化させることである。
【0027】
セグメント信号SEGjについても同様である。すなわち、セグメント信号SEGjが最大振幅で変化する時、つまり、高電位VLCDから低電位VSSに変化する時に、セグメント信号SEGjを、高電位VLCD→第1の中間電位VLCD1→第2の中間電位VLCD2→低電位VSS、というように、1/3VLCDのステップで階段状に変化させることである。セグメント信号SEGjは、逆に、低電位VSSから高電位VLCDに変化する時があり、この時は、セグメント信号SEGjを、低電位VSS→第2の中間電位VLCD2→第1の中間電位VLCD1→高電位VLCD、というように変化させる。
【0028】
このように、コモン信号COMi及びセグメント信号SEGjを最大振幅の1/3の振幅で変化させることにより、上述の容量結合によるパルスノイズのピークを1/3に抑制することができる。
【0029】
1/4バイアス駆動方式の回路は、図2のように構成される。図1の回路と異なる点は、バイアス抵抗VR21〜VR24の数が4個であり、ブースト抵抗BR21〜BR24の数が4個である点である。また、スイッチSWA〜SWCの数が3個である点である。これにより、中間電位は3個生成される。(VLCD1=3/4・VLCD、VLCD2=2/4・VLCD、VLCD3=1/4・VLCD)
そして、この回路においても、、図4に示すようなコモン信COMiとセグメント信号SEGjを変化させることにより、図1の回路と同様の効果が期待できる。
【0030】
すなわち、コモン信号COMiがVSSからVLCDに変化する時に、コモン信号COMiをVSS→VLCD3→VLCD1→VLCDというように階段状に変化させる。また、この時セグメント信号SEGiは、VLCDからVSSに変化するが、VLCD→VLCD2→VSSというように、VLCD2の中間電位を経由して変化させる。その後、液晶LCがオフの期間が来るが、この期間では、コモン信号COMiは、VLCD1とVLCD3を交互に繰り返し、セグメント信号SEGjはVLCD2に固定される。つまり、COMiはSEGjの電位を中心として反転を繰り返すことになる。
【0031】
尚、図4においては、コモン信号COMiおよびセグメント信号SEGjが1/4VLCDステップで変化する場合と2/4VLCDステップで変化する場合が混在しているが、電圧変化が起こる全てのタイミングにおいて電圧変化のステップを1/4VLCDに統一しても良い。その場合は、回路規模が若干増大する。
【0032】
本発明者の実験によると、図3に示すように、コモン信号COMiとセグメント信号SEGjの一方が高電位VLCD、他方が低電位VSSとなる信号期間(液晶LCがONする表示期間)をT1とし、コモン信号COMi及びセグメント信号SEGjが階段状に変化する際の第1の中間電位VLCD1、第2の中間電位VLCD2の信号期間をT2とすると、T2=T1/(20〜200)であること、つまり、T2はT1の20分の1〜200分の1(20分の1以上であって、200分の1以下)であることが好ましい。
【0033】
T2は、一例として約30μ秒である。これは、T2があまり短いとパルスノイズのピークの抑制効果が小さくなり、T2があまり長いと消費電流が増加し、さらに、液晶の点灯期間が短くなって表示不良を招くおそれがあるからである。T1とT2の関係は、図4についても同様である。ただし、T2は、コモン信号COMiのVLCD1、VLCD3の信号期間としている。
【0034】
第2の特徴は、コモン信号COMi、セグメント信号SEGjの電位が変化する時に、これらの信号を一時的に低インピーダンスで出力させることである。すなわち、図3、図4において、低インピーダンス期間が設定される。そのためには、図1の1/3バイアス駆動方式液晶駆動回路において、スイッチSW1及びスイッチSW2をオンさせればよい。
【0035】
また、図2の1/4バイアス駆動方式液晶駆動回路においては、スイッチSWA、SWBおよびSWCをオンさせればよい。
【0036】
これにより、コモン信号COMi、セグメント信号SEGjを発生源の抵抗回路から低インピーダンスで発生させることができ、これらの信号を実際に出力する、コモン信号出力回路30、セグメント信号出力回路40の出力インピーダンスも低くなる。
【0037】
上記第1、第2の特徴のパルスノイズ抑制効果について、1/3バイアス駆動方式を例に図5を参照して説明する。先ず、第1の特徴:コモン信号COMi、セグメント信号SEGjを階段状に変化させる場合は、図5(b)に示すように、パルスノイズのピークは図5(a)の元のパルスノイズのピークの1/3になる。
【0038】
また、第2の特徴:コモン信号COMi、セグメント信号SEGjを低インピーダンスで出力する場合は、図5(c)に示すように、パルスノイズのピークは変わらないが、パルス幅が小さくなる。そして、第1及び第2の特徴を両方持たせた場合、図5(d)のように、パルスノイズのピークとパルス幅の両方が抑制される。
【0039】
したがって、本発明の液晶駆動回路は、第1、第2の特徴のいずれか一方を持っていれば、それに対応したパルスノイズの抑制効果が得られる。また、第1、第2の特徴の両方を持っていれば、パルスノイズのピークの抑制とパルス幅の抑制という2つの抑制効果が得られる。
【0040】
[液晶駆動回路の具体的な回路構成]
次に、液晶駆動回路の具体的な回路構成と動作について説明する。図6は、1/3バイアス駆動方式の回路構成であり、図7は1/3バイアス駆動方式における駆動信号である。
また、図8は1/4バイアス駆動方式の回路構成であり、図9は1/4バイアス駆動方式における駆動信号である。ここでは、1/3バイアス駆動方式を例に挙げて説明する。
【0041】
図6に示すように、第1の中間電位VLCD1と第2の中間電位VLCD2を発生させるための抵抗回路において、第1のスイッチSW1、第2のスイッチSW2はCMOSのアナログスイッチで形成されている。第1のスイッチSW1、第2のスイッチSW2は、クロックCK13がHレベル(高電位VLCD)の時、オンするように構成されている。
【0042】
また、第1乃至第3のブースト抵抗BR1〜BR3と直列にNMOSトランジスタ(Nチャネル型MOSトランジスタ)MN3が接続されている。NMOSトランジスタMN3はそのゲートにクロックCK12が印加され、クロックCK12がHレベルの時、オンする。これは、第1乃至第3のブースト抵抗BR1〜BR3を用いない時に、無駄な電流が流れることを防止し、低消費電力化を図るためである。
【0043】
次に、コモン信号出力回路30の構成について説明する。この回路は3つのブロックから構成されている。第1のブロックは、高電位VLCD、第1の中間電位VLCD1、第2の中間電位VLCD2、低電位VSSという4つの電位のいずれかを選択的に出力する。特に、このブロックは、コモン信号COMiがVLCDという最大振幅で変化する際に、コモン信号COMiを階段状に変化させるために用いられる。
【0044】
第1のブロックは、PMOSトランジスタ(Pチャネル型MOSトランジスタ)MP1と、これと直列に接続されたNMOSトランジスタMN1を持っている。PMOSトランジスタMP1は、ソースに高電位VLCDが印加され、ゲートにクロックCK4が印加されている。NMOSトランジスタMN1は、ソースに低電位VSSが印加され、ゲートにクロックCK7が印加されている。
【0045】
そして、クロックCK4がLレベル(低電位VSS)の時、PMOSトランジスタMP1がオンして、高電位VLCDが出力される。また、クロックCK7がHレベル(高電位VLCD)の時、NMOSトランジスタMN1がオンして、低電位VSSが出力される。
【0046】
PMOSトランジスタMP1とNMOSトランジスタMN1との接続点には、2つのアナログスイッチAS1、AS2が接続されている。アナログスイッチAS1は、クロックCK5でオン・オフが制御され、クロックCK5がHレベルの時、前記接続点に第1の中間電位VLCD1を出力する。アナログスイッチAS2は、クロックCK6でオン・オフが制御され、クロックCK6がHレベルの時、前記接続点に第2の中間電位VLCD2を出力する。
【0047】
第2のブロックは、クロックCK1に応じて相補的にオンするように制御された、2つのアナログスイッチAS3、AS4から構成されている。このブロックは、第1の中間電位VLCD1、VLCD2が交互に繰り返して出力される非表示期間に動作する。アナログスイッチAS3は、第1の中間電位VLCD1の出力を制御し、アナログスイッチAS4は、第2の中間電位VLCD2の出力を制御している。
【0048】
第3のブロックは、クロックCK2に応じて相補的にオンするように制御された、2つのアナログスイッチAS5、AS6から構成されている。第1のブロックの出力信号VLCD03CMは、アナログスイッチAS5に入力され、第2のブロックの出力信号VLCD12CMは、アナログスイッチAS6に入力される。
【0049】
つまり、クロックCK2がHレベル(高電位VLCD)の時は、アナログスイッチAS5がオンして、第1のブロックの出力信号VLCD03CMがコモン信号COMiとして出力され、クロックCK2がLレベル(低電位VSS)の時は、アナログスイッチAS6がオンして、第2のブロックの出力信号VLCD12CMがコモン信号COMiとして出力されるようになっている。
【0050】
また、セグメント信号出力回路40も同様の回路構成を持っている。すなわち、この回路は3つのブロックから構成されている。第1のブロックは、高電位VLCD、第1の中間電位VLCD1、第2の中間電位VLCD2、低電位VSSという4つの電位のいずれかを選択的に出力する。特に、このブロックは、セグメント信号SEGjがVLCDという最大振幅で変化する際に、セグメント信号SEGjを階段状に変化させるために用いられる。
【0051】
第1のブロックは、PMOSトランジスタMP2と、これと直列に接続されたNMOSトランジスタMN2を持っている。PMOSトランジスタMP2は、ソースに高電位VLCDが印加され、ゲートにクロックCK8が印加されている。NMOSトランジスタMN2は、ソースに低電位VSSが印加され、ゲートにクロックCK11が印加されている。
そして、クロックCK8がLレベル(低電位VSS)の時、PMOSトランジスタMP2がオンして、高電位VLCDが出力される。また、クロックCK11がHレベル(高電位VLCD)の時、NMOSトランジスタMN2がオンして、低電位VSSが出力される。
【0052】
PMOSトランジスタMP2とNMOSトランジスタMN2との接続点には、2つのアナログスイッチAS7、AS8が接続されている。アナログスイッチAS7は、クロックCK9でオン・オフが制御され、クロックCK9がHレベルの時、前記接続点に第1の中間電位VLCD1を出力する。アナログスイッチAS8は、クロックCK10でオン・オフが制御され、クロックCK10がHレベルの時、前記接続点に第2の中間電位VLCD2を出力する。
【0053】
第2のブロックは、クロックCK1に応じて相補的にオンするように制御された、2つのアナログスイッチAS9、AS10から構成されている。アナログスイッチAS9は、第1の中間電位VLCD1の出力を制御し、アナログスイッチAS10は、第2の中間電位VLCD2の出力を制御している。
【0054】
第3のブロックは、クロックCK3に応じて相補的にオンするように制御された、2つのアナログスイッチAS11、AS12から構成されている。第1のブロックの出力信号VLCD03SGは、アナログスイッチAS11に入力され、第2のブロックの出力信号VLCD12SGは、アナログスイッチAS12に入力される。
【0055】
つまり、クロックCK3がHレベルの時は、アナログスイッチAS11がオンして、第1のブロックの出力信号VLCD03SGがセグメント信号SEGjとして出力され、クロックCK3がLレベルの時は、アナログスイッチAS12がオンして、第2のブロックの出力信号VLCD12SGがセグメント信号SEGjとして出力されるようになっている。
【0056】
図7は、1/3バイアス駆動方式液晶駆動回路の動作例を示した信号波形図である。同図において、クロックCK1〜CK13の波形、コモン信号COMi及びセグメント信号SEGjの波形が示してある。
【0057】
図示のように、コモン信号COMiが高電位VLCDの時、セグメント信号SEGjが低電位VSSの期間は、液晶LCがオンする期間(つまり、表示が行われる期間)であり、その後、コモン信号COMiは高電位VLCDから低電位VSSに変化し、セグメント信号SEGjは高電位VLCDに変化する。この変化後も液晶がオンする期間である。そして、このようにコモン信号COMi及びセグメント信号SEGjが液晶LCを点灯させるために最大振幅で変化する時に、コモン信号COMi及びセグメント信号SEGjが階段状に変化する。また、コモン信号COMi及びセグメント信号SEGjが変化する時に、低インピーダンス期間を設けている。
【0058】
尚、図7において、クロックCK13をHレベルに立ち上げて、スイッチSW1、SW2をオンさせる前に、クロックCK12をHレベルに立ち上げている理由は、NMOSトランジスタMN3を事前にオンさせることで、第1乃至第3のブースト抵抗BR1〜BR3に起動電流を流し、第1及び第2の中間電位VLCD1、VLCD2を安定化させるためである。
【0059】
図8の1/4バイアス駆動方式の回路においても基本的には同様の考え方で回路を構成している。つまり、この回路においては、アナログスイッチASA〜ASI、クロックCKA〜CKL、PMOSトランジスタMPA、MPB、NMOSトランジスタMNA、MNBが用いられている。図9においては、クロックCKA〜CKLの波形、コモン信号COMi及びセグメント信号SEGjの波形が示してある。
【0060】
尚、本発明は上記実施形態に限定されることなくその要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、第1の中間電位VLCD1は2/3・VLCDに設定され、第2に中間電位VLCD2は1/3・VLCDに設定されているが、液晶LCをオフ状態にするものであれば、これ以外の比率に設定されてもよい。
この場合、第1乃至第3のバイアス抵抗VR1〜VR3、第1乃至第3のブースト抵抗BR1〜BR3の各抵抗比もそれに応じて設定される。
【図面の簡単な説明】
【0061】
【図1】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図2】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図3】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路出力電圧波形を示す図である。
【図4】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の出力電圧波形を示す図である。
【図5】本発明の実施形態による液晶駆動回路のノイズパルス抑制効果を説明する図である。
【図6】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路の具体的な回路構成を示す図である。
【図7】本発明の実施形態による1/3バイアス駆動方式液晶駆動回路の動作例を示す信号波形図である。
【図8】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の具体的な回路構成を示す図である。
【図9】本発明の実施形態による1/4バイアス駆動方式液晶駆動回路の動作例を示す信号波形図である。
【図10】液晶パネルの構成を示す図である。
【図11】1/3バイアス駆動方式におけるコモン信号とセグメント信号の例を示す信号波形図である。
【図12】従来例の1/3バイアス駆動方式液晶駆動回路の回路構成を示す図である。
【図13】1/3バイアス駆動方式における液晶パネルのパルスノイズを説明する図である。
【図14】1/3バイアス駆動方式における液晶パネルのパルスノイズを説明する図である。
【符号の説明】
【0062】
12・・・液晶パネル 30・・・コモン信号出力回路
40・・・セグメント信号出力回路
VR1,VR2,VR3・・・第1、第2、第3のバイアス抵抗
BR1,BR2,BR3・・・第1、第2、第3のブースト抵抗
VR21,VR22,VR23,VR24・・・第1、第2、第3、第4のバイアス抵抗
BR21,BR22,BR23,BR24・・・第1、第2、第3、第4のブースト抵抗
SW1・・・第1のスイッチ SW2・・・第2のスイッチ
SWA・・・第1のスイッチ SWB・・・第2のスイッチ
SWC・・・第3のスイッチ
AS1〜AS12・・・アナログスイッチ ASA〜ASI・・・アナログスイッチ
CK1〜CK12・・・クロック CKA〜CKL・・・クロック
【特許請求の範囲】
【請求項1】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させ、
前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させることを特徴とする液晶駆動回路。
【請求項2】
前記コモン信号及び前記セグメント信号が高電位と低電位との間で変化する時に、前記コモン信号の(n―1)個の中間電位の内、少なくとも1つの中間電位の期間をT2とし、前記コモン信号、前記セグメント信号の高電位、または、低電位の期間をT1とすると、T2はT1の20分の1〜200分の1であることを特徴とする請求項1に記載の液晶駆動回路。
【請求項3】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、
高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のブースト抵抗群と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、
前記コモン信号又は前記セグメント信号が変化する時に、前記n段のブースト抵抗群から発生される前記(n―1)個の中間電位の内、少なくとも1つの中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とする液晶駆動回路。
【請求項4】
前記n段のブースト抵抗群は、前記n段のバイアス抵抗群より低い抵抗値を有することを特徴とする請求項3に記載の液晶駆動回路。
【請求項5】
前記スイッチング回路は、前記n段のバイアス抵抗群の(n−1)個の接続点と、前記n段のブースト抵抗群の(n−1)個の接続点との間に接続された(n−1)個のスイッチであり、前記コモン信号又は前記セグメント信号が変化する時に、前記(n−1)個のスイッチをオンさせることを特徴とする請求項3又は請求項4に記載の液晶駆動回路。
【請求項6】
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を(n―1)個の中間電位の内、少なくとも1つの中間電位
の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させることを特徴とする請求項3、4、5のいずれかに記載の液晶駆動回路。
【請求項7】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第1及び第2の中間電位を発生させる第1乃至第3のバイアス抵抗と、
高電位、低電位、第1及び第2の中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、第1及び第2の中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を第1及び第2の中間電位の期間を経て階段状に変化させ、
前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を第1及び第2の中間電位の期間を経て階段状に変化させることを特徴とする液晶駆動回路。
【請求項8】
前記コモン信号及び前記セグメント信号が高電位と低電位との間で変化する時に、前記コモン信号の第1及び第2の中間電位のそれぞれの期間をT2とし、前記コモン信号、前記セグメント信号の高電位、または、低電位の期間をT1とすると、T2はT1の20分の1〜200分の1であることを特徴とする請求項7に記載の液晶駆動回路。
【請求項9】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第1及び第2の中間電位を発生させる第1乃至第3のバイアス抵抗と、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第1及び第2の中間電位を発生させる第1乃至第3のブースト抵抗と、
高電位、低電位、第1及び第2の中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、第1及び第2の中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、
前記コモン信号又は前記セグメント信号が変化する時に、前記第1乃至第3のブースト抵抗から発生される前記第1及び第2の中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とする液晶駆動回路。
【請求項10】
前記第1乃至第3のブースト抵抗は、前記第1乃至第3のバイアス抵抗より低い抵抗値を有することを特徴とする請求項9に記載の液晶駆動回路。
【請求項11】
前記スイッチング回路は、前記第1のバイアス抵抗と前記第2のバイアス抵抗の接続点と、前記第1のブースト抵抗と前記第2のブースト抵抗の接続点との間に接続された第1のスイッチと、前記第2のバイアス抵抗と前記第3のバイアス抵抗の接続点と、前記第2のブースト抵抗と前記第3のブースト抵抗の接続点との間に接続された第2のスイッチと、とを備え、前記コモン信号又は前記セグメント信号が変化する時に、前記第1及び第2のスイッチをオンさせることを特徴とする請求項9又は請求項10に記載の液晶駆動回路。
【請求項12】
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を第1及び第2の中間電位の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を第1及び第2の中間電位の期間を経て階段状に変化させることを特徴とする請求項9、10、11のいずれかに記載の液晶駆動回路。
【請求項1】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させ、
前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させることを特徴とする液晶駆動回路。
【請求項2】
前記コモン信号及び前記セグメント信号が高電位と低電位との間で変化する時に、前記コモン信号の(n―1)個の中間電位の内、少なくとも1つの中間電位の期間をT2とし、前記コモン信号、前記セグメント信号の高電位、または、低電位の期間をT1とすると、T2はT1の20分の1〜200分の1であることを特徴とする請求項1に記載の液晶駆動回路。
【請求項3】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる1/n(nは、2以上の正の整数)バイアス駆動の液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のバイアス抵抗群と、
高電位と低電位の間に直列に接続され、高電位と低電位の間の(n―1)個の中間電位を発生させるn段のブースト抵抗群と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、(n―1)個の中間電位の内、少なくとも1つの中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、
前記コモン信号又は前記セグメント信号が変化する時に、前記n段のブースト抵抗群から発生される前記(n―1)個の中間電位の内、少なくとも1つの中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とする液晶駆動回路。
【請求項4】
前記n段のブースト抵抗群は、前記n段のバイアス抵抗群より低い抵抗値を有することを特徴とする請求項3に記載の液晶駆動回路。
【請求項5】
前記スイッチング回路は、前記n段のバイアス抵抗群の(n−1)個の接続点と、前記n段のブースト抵抗群の(n−1)個の接続点との間に接続された(n−1)個のスイッチであり、前記コモン信号又は前記セグメント信号が変化する時に、前記(n−1)個のスイッチをオンさせることを特徴とする請求項3又は請求項4に記載の液晶駆動回路。
【請求項6】
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を(n―1)個の中間電位の内、少なくとも1つの中間電位
の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を(n―1)個の中間電位の内、少なくとも1つの中間電位の期間を経て階段状に変化させることを特徴とする請求項3、4、5のいずれかに記載の液晶駆動回路。
【請求項7】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第1及び第2の中間電位を発生させる第1乃至第3のバイアス抵抗と、
高電位、低電位、第1及び第2の中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、第1及び第2の中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、を備え、
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を第1及び第2の中間電位の期間を経て階段状に変化させ、
前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を第1及び第2の中間電位の期間を経て階段状に変化させることを特徴とする液晶駆動回路。
【請求項8】
前記コモン信号及び前記セグメント信号が高電位と低電位との間で変化する時に、前記コモン信号の第1及び第2の中間電位のそれぞれの期間をT2とし、前記コモン信号、前記セグメント信号の高電位、または、低電位の期間をT1とすると、T2はT1の20分の1〜200分の1であることを特徴とする請求項7に記載の液晶駆動回路。
【請求項9】
液晶パネルのコモン電極とセグメント電極にそれぞれコモン信号とセグメント信号を出力することにより、前記液晶パネルの表示を行わせる液晶駆動回路であって、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第1及び第2の中間電位を発生させる第1乃至第3のバイアス抵抗と、
高電位と低電位の間に直列に接続され、高電位と低電位の間の第1及び第2の中間電位を発生させる第1乃至第3のブースト抵抗と、
高電位、低電位、第1及び第2の中間電位から構成されたコモン信号を出力するコモン信号出力回路と、
高電位、低電位、第1及び第2の中間電位から構成されたセグメント信号を出力するセグメント信号出力回路と、
前記コモン信号又は前記セグメント信号が変化する時に、前記第1乃至第3のブースト抵抗から発生される前記第1及び第2の中間電位を前記コモン信号出力回路及び前記セグメント信号出力回路に出力するスイッチング回路と、を備えることを特徴とする液晶駆動回路。
【請求項10】
前記第1乃至第3のブースト抵抗は、前記第1乃至第3のバイアス抵抗より低い抵抗値を有することを特徴とする請求項9に記載の液晶駆動回路。
【請求項11】
前記スイッチング回路は、前記第1のバイアス抵抗と前記第2のバイアス抵抗の接続点と、前記第1のブースト抵抗と前記第2のブースト抵抗の接続点との間に接続された第1のスイッチと、前記第2のバイアス抵抗と前記第3のバイアス抵抗の接続点と、前記第2のブースト抵抗と前記第3のブースト抵抗の接続点との間に接続された第2のスイッチと、とを備え、前記コモン信号又は前記セグメント信号が変化する時に、前記第1及び第2のスイッチをオンさせることを特徴とする請求項9又は請求項10に記載の液晶駆動回路。
【請求項12】
前記コモン信号出力回路は、前記コモン信号が高電位と低電位との間で変化する時に、前記コモン信号を第1及び第2の中間電位の期間を経て階段状に変化させ、前記セグメント信号出力回路は、前記セグメント信号が高電位と低電位との間で変化する時に、前記セグメント信号を第1及び第2の中間電位の期間を経て階段状に変化させることを特徴とする請求項9、10、11のいずれかに記載の液晶駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2010−102191(P2010−102191A)
【公開日】平成22年5月6日(2010.5.6)
【国際特許分類】
【出願番号】特願2008−274548(P2008−274548)
【出願日】平成20年10月24日(2008.10.24)
【出願人】(000001889)三洋電機株式会社 (18,308)
【出願人】(506227884)三洋半導体株式会社 (1,155)
【Fターム(参考)】
【公開日】平成22年5月6日(2010.5.6)
【国際特許分類】
【出願日】平成20年10月24日(2008.10.24)
【出願人】(000001889)三洋電機株式会社 (18,308)
【出願人】(506227884)三洋半導体株式会社 (1,155)
【Fターム(参考)】
[ Back to top ]