炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法
【課題】マイクロパイプ密度が低く、かつ断面積の大きなマイクロパイプのない炭化珪素基板を提供する。
【解決手段】縁領域６０は５ミリメートル幅のものである。有効領域７０は、縁領域６０に囲まれており、かつ１００平方センチメートル以上の面積を有する。有効領域７０には、断面積が１平方マイクロメートル超のマイクロパイプが存在していない。有効領域７０は、有効領域の７０％以上を占める複数の高品質領域７１を含む。複数の高品質領域７１の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する。
【解決手段】縁領域６０は５ミリメートル幅のものである。有効領域７０は、縁領域６０に囲まれており、かつ１００平方センチメートル以上の面積を有する。有効領域７０には、断面積が１平方マイクロメートル超のマイクロパイプが存在していない。有効領域７０は、有効領域の７０％以上を占める複数の高品質領域７１を含む。複数の高品質領域７１の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、十分な大きさと、十分に少ない欠陥とを有する炭化珪素基板を得るための結晶成長法の検討がなされている。欠陥の低減としては、特にマイクロパイプ密度の低減が課題とされている。
【０００３】
特表２００８−５１５７４９号公報において例示された方法によれば、結晶成長において、少なくとも約１００ｍｍの直径を有する種結晶が用いられる。またこの公報において、マイクロパイプ密度を７．２３ｃｍ-2にまで低減することができたとの報告がなされている。しかしながら、直径１００ｍｍという値は、半導体分野において工業的に用いられているシリコン基板の直径に比べると、依然としてかなり小さい。またマイクロパイプ密度７．２３ｃｍ-2という値は、より信頼性の高い半導体装置を得ようとするには依然として大きい。
【０００４】
米国特許出願公開第２００４／０１８７７６６号明細書によれば、支持基板上に転写された複数の単結晶膜を成長面として用いることが提案されている。単結晶膜の数が増やされることで、直径約３００ｍｍの基板の製造に対応することができると主張されている。またマイクロパイプ密度を１ｃｍ-2以下とすることができると主張されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００８−５１５７４９号公報
【特許文献２】米国特許出願公開第２００４／０１８７７６６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者らの検討によれば、上記明細書に記載の技術においては、複数の単結晶膜の境界部上に、断面積の大きいマイクロパイプが形成されることがわかった。炭化珪素基板に断面積の大きいマイクロパイプ、特に断面積１μｍ2超のマイクロパイプが形成されると、たとえマイクロパイプ密度が小さくても、この炭化珪素基板を用いた半導体装置の製造において様々な問題が生じ得る。特に、マイクロパイプを介したリークが問題となり得る。具体的には、このようなリークが大きいと、炭化珪素基板の真空チャックが困難となったり、液体を用いた工程においてこの液体が炭化珪素基板を貫通して漏れたりする。
【０００７】
そこで本発明の一の目的は、マイクロパイプ密度が低く、かつ断面積の大きなマイクロパイプのない炭化珪素基板を提供することである。また本発明の他の目的は、信頼性の高い半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の炭化珪素基板は縁領域および有効領域を有する。縁領域は５ミリメートル幅のものである。有効領域は、縁領域に囲まれており、かつ１００平方センチメートル以上の面積を有する。有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在していない。有効領域は、有効領域の７０％以上を占める複数の高品質領域を含む。複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する。
【０００９】
この炭化珪素基板によれば、炭化珪素基板の有効領域内に大きな断面積を有するマイクロパイプが存在していない。これにより、炭化珪素基板を用いた半導体装置の製造工程における、マイクロパイプに起因した不具合を抑制することができる。この不具合は、特にマイクロパイプを介したリークによって生じ得る。このようなリークが大きいと、炭化珪素基板の真空チャックが困難となったり、液体を用いた工程においてこの液体が炭化珪素基板を貫通して漏れたりする。
【００１０】
またこの炭化珪素基板によれば、高品質領域、すなわちマイクロパイプ密度の低い領域を用いて半導体装置を製造することで、得られる半導体装置の信頼性を高めることができる。
【００１１】
好ましくは炭化珪素基板の結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板の物性が好ましいものとなる。
【００１２】
好ましくは、複数の高品質領域の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する。これにより各高品質領域が過度に狭い寸法を有しなくなるので、各高品質領域の形状が半導体素子構造を形成するのに適したものとなる。
【００１３】
好ましくは炭化珪素基板の面方位の面内ばらつきは一の面方位に対して０．２度未満である。これにより炭化基板の面方位のばらつきが小さくなる。
【００１４】
本発明の炭化珪素基板は、以下の方法で製造可能である。１平方センチメートル以上の面積を有する主面を各々有する複数の単結晶基板が準備される。複数の単結晶基板は第１〜第３単結晶基板を含む。第１単結晶基板には、第１端を有する第１直線部を含む外縁に囲まれた主面が設けられている。第２単結晶基板には、第２端を有する第２直線部を含む外縁に囲まれた主面が設けられている。第３単結晶基板には、第３および第４端を有する第３直線部を含む外縁に囲まれた主面が設けられている。次に、複数の単結晶基板の各々の主面が互いに組み合わさることで、１００平方センチメートル以上の面積を有する一の平面をなすように複数の単結晶基板が配置される。複数の単結晶基板を配置する工程は、第１〜第３単結晶基板が第１〜第３直線部において互いに隣接するように、かつ第１端および第２端が一の点において合わさるように、かつ一の点が第３直線部上に位置するように、かつ一の点が第３端および第４端の各々から離れて位置するように行われる。次に、一の平面上に昇華法によって炭化珪素を堆積することで、一の平面上に炭化珪素単結晶が成長させられる。次に炭化珪素単結晶がスライスされる。
【００１５】
この炭化珪素基板の製造方法によれば、単結晶基板間の境界のうち第１および第２直線部が重なりながら延びる境界が、第３直線部の直線状に延びている部分に突き当てられる。これにより境界がＴ字形になる。仮に境界が十字形を有する場合、十字形の中心に、大きなマイクロパイプの生成の起点となる空洞が形成されやすい。境界がＴ字形であることで、このような空洞が形成されにくく、よって大きなマイクロパイプの生成を抑制することができる。
【００１６】
好ましくは複数の単結晶基板の各々は六方晶系の結晶構造を有する。より好ましくは結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板の物性が好ましいものとなる。
【００１７】
好ましくは、第１単結晶基板の第１直線部を含む側面と、第２単結晶基板の第２直線部を含む側面との各々は、ｍ面に対して５度以上の傾きを有する。より好ましくは傾きのｃ軸周りの成分は５度以上である。これにより第１および第２単結晶基板の間の境界において断面積の大きなマイクロパイプが発生することを抑制することができる。
【００１８】
好ましくは、複数の単結晶基板の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する。これにより各単結晶基板が過度に狭い寸法を有しなくなるので、各単結晶基板の上に炭化珪素が成長させられることで形成される高品質領域の形状が半導体素子構造を形成するのに適したものとなる。
【００１９】
好ましくは複数の単結晶基板の各々の主面は一の面方位に対して０．２度未満の傾きを有する。これにより炭化珪素基板の面方位のばらつきが小さくなる。
【００２０】
好ましくは、複数の単結晶基板を配置する工程の後、かつ炭化珪素単結晶を成長させる工程の前に、一の平面の外縁がトリミングされる。これにより種結晶としての複数の単結晶基板を所望の形状とすることができる。
【００２１】
本発明の半導体装置の製造方法は次の工程を有する。炭化珪素基板が準備される。炭化珪素基板は縁領域および有効領域を有する。縁領域は５ミリメートル幅のものである。有効領域は、縁領域に囲まれており、かつ１００平方センチメートル以上の面積を有する。有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在していない。有効領域は、有効領域の７０％以上を占める複数の高品質領域を含む。複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する。炭化珪素基板の複数の高品質領域の各々の上に少なくとも１つの半導体素子構造を形成することによって複数の半導体素子構造が形成される。複数の半導体素子構造が互いに分離されるように炭化珪素基板がダイシングされる。
【００２２】
この半導体装置の製造方法によれば、上述した炭化珪素基板を用いて半導体装置が製造される。これにより、半導体装置の製造における、マイクロパイプに起因した不具合を抑制することができる。また炭化珪素基板の高品質領域内に半導体素子構造が形成されるので、半導体装置の信頼性を高めることができる。
【発明の効果】
【００２３】
本発明によれば、上述したように、炭化珪素基板を用いた半導体装置の製造工程における、マイクロパイプに起因した不具合を抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１における炭化珪素基板の構成を概略的に示す平面図である。
【図２】本発明の実施の形態１における炭化珪素基板の製造方法の第１工程を概略的に示す平面図である。
【図３】図２の一部拡大図である。
【図４】本発明の実施の形態１における炭化珪素基板の製造方法の第２工程を概略的に示す平面図である。
【図５】本発明の実施の形態１における炭化珪素基板の製造方法の第３工程を概略的に示す断面図である。
【図６】本発明の実施の形態１における炭化珪素基板の製造方法の第４工程を概略的に示す断面図である。
【図７】本発明の実施の形態１における炭化珪素基板の製造方法の第５工程を概略的に示す断面図である。
【図８】比較例の炭化珪素基板の製造方法の一工程を示す平面図である。
【図９】図８の一部拡大図である。
【図１０】図９の一部拡大図である。
【図１１】図１の変形例を概略的に示す平面図である。
【図１２】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１３】本発明の実施の形態２における半導体装置の製造方法を概略的に示すフロー図である。
【図１４】図１３の半導体素子構造を形成する工程を概略的に示すフロー図である。
【図１５】本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図１６】本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図１７】本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図１８】本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す断面図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて本発明の実施の形態を説明する。
なお本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２６】
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素基板８０は、単結晶構造を有する炭化珪素から作られている。好ましくはこの結晶構造はポリタイプ４Ｈを有する。炭化珪素基板８０は、１００ｃｍ2以上の面積を有する。好ましくは炭化珪素基板８０は、図１に示すように円形の形状を有し、その直径は、たとえば１２０ｍｍ以上である。なお炭化珪素基板８０にはノッチまたはオリエンテーションフラットが設けられていてもよい。好ましくは炭化珪素基板８０の面方位の面内ばらつきは一の面方位に対して０．２度未満である。
【００２７】
炭化珪素基板８０は縁領域６０および有効領域７０を有する。縁領域６０と有効領域７０との境界は仮想的なものであり、両者の境界は、観察され得るものである必要はない。
【００２８】
縁領域６０は、炭化珪素基板８０の縁に位置している部分であり、炭化珪素基板８０を用いた半導体装置の製造においてその品質がほとんど問題とならない部分である。縁領域６０の幅ＷＤは５ｍｍである。図１においては、縁領域６０は環状形状を有している。
【００２９】
有効領域７０は縁領域６０に囲まれている。有効領域７０には、断面積が１μｍ2超のマイクロパイプが存在していない。有効領域７０は、有効領域７０の７０％以上を占める複数の高品質領域７１を含む。有効領域７０において、高品質領域７１の部分と、他の部分との境界は仮想的なものであり、両者の境界は、観察され得るものである必要はない。
【００３０】
各高品質領域７１は１ｃｍ2当たり１個以下のマイクロパイプ密度を有する。各高品質領域７１は、四角形の形状を有し、かつ１ｃｍ2以上の面積を有する。好ましくは、各高品質領域７１は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。本実施の形態においては、各高品質領域７１は、長さ１ｃｍ以上の辺を有する正方形である。また全ての高品質領域７１の形状が互いに等しい。
【００３１】
また有効領域７０内において高品質領域７１の間に、マイクロパイプ密度が比較的高い部分ＤＦが存在してもよい。部分ＤＦにおいては、断面積１μｍ2超のマイクロパイプは存在しないものの、断面積１μｍ2以下のマイクロパイプの密度が高品質領域７１に比して高くなっており、その密度は１ｃｍ2当たり１個を超えてもよい。部分ＤＦは、典型的には線状に延びており、ウェットエッチングが施されることによって、より明瞭に観察され得る。
【００３２】
次に炭化珪素基板８０の製造方法について説明する。
図２に示すように、１ｃｍ2以上の面積を有する主面を各々有する複数の単結晶基板１０が準備される。複数の単結晶基板１０は第１〜第３単結晶基板１１〜１３を含む。各単結晶基板１０は、好ましくは六方晶系の結晶構造を有し、より好ましくはポリタイプ４Ｈを有する。また好ましくは各単結晶基板１０の主面は一の面方位に対して０．２度未満の傾きを有する。また好ましくは、各単結晶基板１０は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。なお図２は、９つの単結晶基板１０が準備される場合を示している。
【００３３】
次に複数の単結晶基板１０の各々の主面が互いに組み合わさることで、１００ｃｍ2以上の面積を有する平面ＦＳ（一の平面）をなすように複数の単結晶基板１０が配置される。具体的には、複数の単結晶基板１０が台座４１上に配置される。台座４１は、耐熱性を有する材料からなり、好ましくは１８００℃において安定的に固体状態を有し得る材料からなり、より好ましくは２１００℃において安定的に固体状態を有し得る材料からなり、たとえばグラファイトからなる。各単結晶基板１０と台座４１とは、接着剤によって固定されてもよい。接着剤は、たとえばカーボン系接着剤である。
【００３４】
図３に示すように、第１単結晶基板１１には、第１端Ｅ１を有する第１直線部Ｌ１を含む外縁に囲まれた主面が設けられている。第２単結晶基板１２には、第２端Ｅ２を有する第２直線部Ｌ２を含む外縁に囲まれた主面が設けられている。第３単結晶基板１３には、第３および第４端Ｅ３、Ｅ４を有する第３直線部Ｌ３を含む外縁に囲まれた主面が設けられている。好ましくは、第１単結晶基板１１の第１直線部Ｌ１を含む側面と、第２単結晶基板１２の第２直線部Ｌ２を含む側面との各々は、ｍ面に対して５度以上の傾きを有する。より好ましくは傾きのｃ軸周りの成分は５度以上である。なおｍ面とは、六方晶における{１０−１０}面である。
【００３５】
複数の単結晶基板１０が配置されることによって、第１〜第３単結晶基板１１〜１３が第１〜第３直線部Ｌ１〜Ｌ３において互いに隣接する。また点ＰＴ（一の点）において第１端Ｅ１および第２端Ｅ２が合わさる。点ＰＴは第３直線部Ｌ３上に位置する。
【００３６】
ここで「隣接する」とは、基板と基板との間の隙間が実質的になくなることをいい、この隙間は、好ましくは１００μｍ以下であり、より好ましくは２０μｍ以下である。また「点ＰＴ（一の点）において第１端Ｅ１および第２端Ｅ２が合わさる」とは、第１端Ｅ１および第２端Ｅ２の各々が実質的に点ＰＴと重なることをいい、言い換えれば第１端Ｅ１および第２端Ｅ２の各々と点ＰＴとの距離が実質的になくなることをいい、この距離は１００μｍ以下であり、より好ましくは２０μｍ以下である。また「点ＰＴは、第３直線部Ｌ３上に位置」とは、点ＰＴと第３直線部Ｌ３との間の距離が実質的になくなることをいい、この距離は１００μｍ以下であり、より好ましくは２０μｍ以下である。
【００３７】
点ＰＴは、第３端Ｅ３および第４端Ｅ４の各々から離れて位置する。言い換えれば、点ＰＴは、第３端Ｅ３および第４端Ｅ４の各々から、少なくとも所定の距離だけ離れている。この距離は、好ましくは０．２ｍｍ以上であり、より好ましくは１ｍｍ以上である。この結果、直線部Ｌ１〜Ｌ３によってＴ字形の境界が形成される。好ましくは、３つ以上の単結晶基板１０が隣接する箇所全てにおいてＴ字形の境界が形成され、図２はそのような場合を示している。
【００３８】
次に平面ＦＳの外縁が線ＣＬ（図２）に沿ってトリミングされてもよい。このトリミングは、たとえばレーザ加工によって行われる。
【００３９】
図４に示すように、上記トリミングによって、平面ＦＳに所望の外縁形状が付与される。
【００４０】
次に図５に示すように、坩堝４２内に、昇華法による炭化珪素単結晶の形成のための原料５１が収められる。たとえば、坩堝４２はグラファイト坩堝であり、原料５１は炭化珪素粉末である。次に坩堝４２の内部へ各単結晶基板１０が面するように台座４１が取り付けられる。なお図５に示すように、台座４１が坩堝４２の蓋として機能してもよい。
【００４１】
次に図６に示すように、平面ＦＳ上に昇華法によって炭化珪素を堆積することで、平面ＦＳ上に炭化珪素単結晶５２が成長させられる。すなわち、原料５１を昇華させ、さらにこの昇華した気体を再結晶させることで、平面ＦＳの上に炭化珪素単結晶５２がエピタキシャル成長させられる。炭化珪素単結晶５２は隣り合う単結晶基板１０の境界をまたぐように形成される。この境界上は、他の部分に比してマイクロパイプ密度が高い部分ＤＦとなりやすい。
【００４２】
この昇華法における温度は、たとえば、２１００℃以上２５００℃以下とされる。またこの昇華法における圧力は、好ましくは１．３ｋＰａ以上大気圧以下とされ、より好ましくは、成長速度を高めるために１３ｋＰａ以下とされる。
【００４３】
次に台座４１が坩堝４２から取り出される。
次に図７に示すように、破線ＳＬで表される所望の面方位に沿って炭化珪素単結晶５２がスライスされる。これにより炭化珪素単結晶５２から炭化珪素基板８０が得られる。
【００４４】
次に本実施の形態に対する比較例について説明する。
図８に示すように、台座４１上に、第１〜第４単結晶基板１１〜１４を含む複数の単結晶基板１０がマトリックス状に配置される。理想的には、第１〜第４単結晶基板１１〜１４が十字形の境界を形成するように複数の単結晶基板１０が配置される。この場合、第１〜第３単結晶基板１１〜１３のそれぞれの第１〜第３端Ｅ１〜Ｅ３が点ＰＴ（一の点）において合わさる。しかしながら実際は、単結晶基板１０の寸法または配置の誤差に起因して、図１０に示すように、第１〜第４単結晶基板１１〜１４が互いに突き合わされる位置に空隙ＶＤが形成されてしまう。よってこのように配置された複数の単結晶基板１０を種結晶として用いて炭化珪素単結晶を成長させると、空隙ＶＤを起点として、断面積１μｍ2超の大きなマイクロパイプが形成されてしまう。
【００４５】
これに対して本実施の形態の炭化珪素基板８０によれば、炭化珪素基板８０の有効領域７０内に大きな断面積を有するマイクロパイプが存在していない。これにより、炭化珪素基板８０を用いた半導体装置の製造工程における、マイクロパイプに起因した不具合を抑制することができる。この不具合は、特にマイクロパイプを介したリークによって生じ得る。このようなリークが大きいと、炭化珪素基板８０の真空チャックが困難となったり、液体を用いた工程においてこの液体が炭化珪素基板８０を貫通して漏れたりする。
【００４６】
またこの炭化珪素基板８０によれば、高品質領域７１、すなわちマイクロパイプ密度の低い複数を用いて半導体装置を製造することで、得られる半導体装置の信頼性を高めることができる。
【００４７】
好ましくは炭化珪素基板８０の結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板８０の物性が好ましいものとなる。
【００４８】
好ましくは、複数の高品質領域７１の各々は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。これにより各高品質領域７１が過度に狭い寸法を有しなくなるので、各高品質領域７１の形状が半導体素子構造を形成するのに適したものとなる。
【００４９】
好ましくは炭化珪素基板８０の面方位の面内ばらつきは一の面方位に対して０．２度未満である。これにより炭化珪素基板８０の面方位のばらつきが小さくなる。
【００５０】
本実施の形態の炭化珪素基板８０の製造方法によれば、図３に示すように、単結晶基板間の境界のうち第１および第２直線部Ｌ１、Ｌ２が重なりながら延びる境界が、第３直線部Ｌ３の直線状に延びている部分に突き当てられる。これにより境界がＴ字形になる。仮に境界が十字形を有する場合（図９）、十字形の位置に、大きなマイクロパイプの生成の起点となる空隙ＶＤ（図１０）が形成されやすい。本実施の形態によれば、境界がＴ字形であることで、空隙ＶＤが形成されにくく、よって大きなマイクロパイプの生成を抑制することができる。
【００５１】
好ましくは複数の単結晶基板１０の各々は六方晶系の結晶構造を有する。より好ましくは結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板８０の物性が好ましいものとなる。
【００５２】
好ましくは、第１単結晶基板１１の第１直線部Ｌ１（図３）を含む側面と、第２単結晶基板１２の第２直線部Ｌ２（図３）を含む側面との各々は、ｍ面に対して５度以上の傾きを有する。より好ましくは傾きのｃ軸周りの成分は５度以上である。これにより第１および第２単結晶基板１１、１２の間の境界において断面積の大きなマイクロパイプが発生することを抑制することができる。
【００５３】
好ましくは、各単結晶基板１０は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。これにより各単結晶基板１０が過度に狭い寸法を有しなくなるので、各単結晶基板１０の上に炭化珪素が成長させられることで形成される高品質領域７１の形状が半導体素子構造を形成するのに適したものとなる。
【００５４】
好ましくは複数の単結晶基板１０の各々の主面は一の面方位に対して０．２度未満の傾きを有する。これにより炭化珪素基板８０の面方位のばらつきが小さくなる。
【００５５】
好ましくは、複数の単結晶基板１０を配置する工程の後、かつ炭化珪素単結晶５２を成長させる工程の前に、平面ＦＳの外縁がトリミングされる（図２の破線ＣＬ）。これにより種結晶としての複数の単結晶基板１０を所望の形状とすることができる。
【００５６】
なお図１においては、各高品質領域７１が、長さ１ｃｍ以上の辺を有する正方形であり、かつ全ての高品質領域７１の形状が互いに等しい場合について示されている。そのような場合、各高品質領域７１への半導体構造の形成が容易となる。ただし高品質領域の形態はこれに限定されるものではない。たとえば図１１に示すように、炭化珪素基板８０Ｖに、互いに異なる形状を有する複数の高品質領域７１Ｖが設けられてもよい。
【００５７】
（実施の形態２）
図１２に示すように、本実施の形態のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（半導体装置）１００は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０、ゲート絶縁膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０は、炭化珪素基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５を有する。
【００５８】
炭化珪素基板８０およびバッファ層１２１はｎ型の導電型を有する。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
【００５９】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００６０】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上にはゲート絶縁膜１２６が形成されている。具体的には、ゲート絶縁膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。ゲート絶縁膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００６１】
ゲート絶縁膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特にゲート絶縁膜１２６下のチャネル領域（ゲート絶縁膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００６２】
次にＭＯＳＦＥＴ１００の製造方法について説明する。まず実施の形態１で説明した方法により、炭化珪素基板８０（図１）が準備される（ステップＳ１０（図１３））。次に炭化珪素基板８０の複数の高品質領域７１（図１）の各々の上に少なくとも１つの半導体素子構造（１つの半導体チップに対応する構造）を形成することによって複数の半導体素子構造が形成される（ステップＳ２０（図１３））。このステップＳ２０について、以下に詳しく説明する。
【００６３】
図１５に示すように、炭化珪素基板８０の表面Ｐ１上にエピタキシャル層８１が形成される。具体的には、炭化珪素基板８０上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。これによりエピタキシャル基板９０が形成される（ステップＳ２１（図１４））。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
【００６４】
図１６に示すように、注入工程（ステップＳ２２（図１４））により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、次のように形成される。
【００６５】
まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。酸化膜からなるマスクのパターニングは、フォトリソグラフィ法によって行われ得る。
【００６６】
比較的大きな基板に対するフォトリソグラフィ法における露光は、１回で完了するのではなく、複数回に分けて行われることが多い。つまり基板の複数の領域が、順番に露光されることが多い。この露光単位としての領域は、好ましくは、１つまたは複数の高品質領域７１に対応する。
【００６７】
注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００６８】
図１７に示すように、ゲート絶縁膜形成工程（ステップＳ２３（図１４））が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、ゲート絶縁膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００６９】
その後、窒素アニール工程（ステップＳ２４（図１４））が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、ゲート絶縁膜１２６との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００７０】
図１８に示すように、電極形成工程（ステップＳ２５（図１４））により、ソース電極１１１およびドレイン電極１１２が、次のように形成される。
【００７１】
ゲート絶縁膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、ゲート絶縁膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これによりゲート絶縁膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００７２】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００７３】
図１２に示すように、ソース電極１１１上に上部ソース電極１２７が形成される。また、ゲート絶縁膜１２６上にゲート電極１１０が形成される。また、炭化珪素基板８０の裏面Ｐ２上にドレイン電極１１２が形成される。
【００７４】
以上によりステップＳ２０（図１３）が完了する。
次に複数の半導体チップが互いに分離されるように炭化珪素基板８０がダイシングされる。たとえば、各高品質領域７１の各々に１つの半導体チップが形成される場合、高品質領域７１が互いに分離されるようなダイシングが行われる。また各高品質領域７１の各々に複数の半導体チップが形成される場合、ダイシングによって、高品質領域７１が互いに分離されるだけでなく、各高品質領域７１が複数の領域に分離される。
【００７５】
以上によりＭＯＳＦＥＴ１００が得られる。
本実施の形態の半導体装置の製造方法によれば、上述した炭化珪素基板８０を用いてＭＯＳＦＥＴ１００が製造される。炭化珪素基板８０の有効領域７０（図１）には断面積が１μｍ2超のマイクロパイプが存在しないので、ＭＯＳＦＥＴの製造における、大きなマイクロパイプに起因した不具合を抑制することができる。たとえば、製造中における炭化珪素基板８０の固定に真空チャックが用いられる場合に、大きなマイクロパイプを介したリークによって炭化珪素基板８０の固定が不十分となることを避けることができる。またフォトリソグラフィ法において、露光または現像に用いる薬液が大きなマイクロパイプを経由して漏れることを防止することができる。
【００７６】
また炭化珪素基板８０の高品質領域７１（図１）のマイクロパイプ密度は１ｃｍ2当たり１個以下なので、ＭＯＳＦＥＴ１００に存在するマイクロパイプの密度を小さくすることができる。これによりＭＯＳＦＥＴ１００の信頼性を高めることができる。
【００７７】
なお導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。またＭＯＳＦＥＴ１００について詳しく説明したが、半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ(Metal Insulator Semiconductor FET)であってもよい。また半導体装置はＭＩＳＦＥＴに限定されるものではなく、たとえばＩＧＢＴ(Insulated Gate Bipolar Transistor)またはＪＦＥＴ(Junction FET)であってもよい。
【００７８】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１０ 単結晶基板、１１〜１３ 第１〜第３端結晶基板、４１ 台座、５２ 炭化珪素単結晶、６０ 縁領域、７０ 有効領域、７１，７１Ｖ 高品質領域、８０，８０Ｖ 炭化珪素基板、１００ ＭＯＳＦＥＴ（半導体装置）、Ｅ１〜Ｅ４ 第１〜第４端、ＦＳ 平面（一の平面）、Ｌ１〜Ｌ３ 第１〜第３直線部、ＰＴ 一の点。
【技術分野】
【０００１】
本発明は、炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、十分な大きさと、十分に少ない欠陥とを有する炭化珪素基板を得るための結晶成長法の検討がなされている。欠陥の低減としては、特にマイクロパイプ密度の低減が課題とされている。
【０００３】
特表２００８−５１５７４９号公報において例示された方法によれば、結晶成長において、少なくとも約１００ｍｍの直径を有する種結晶が用いられる。またこの公報において、マイクロパイプ密度を７．２３ｃｍ-2にまで低減することができたとの報告がなされている。しかしながら、直径１００ｍｍという値は、半導体分野において工業的に用いられているシリコン基板の直径に比べると、依然としてかなり小さい。またマイクロパイプ密度７．２３ｃｍ-2という値は、より信頼性の高い半導体装置を得ようとするには依然として大きい。
【０００４】
米国特許出願公開第２００４／０１８７７６６号明細書によれば、支持基板上に転写された複数の単結晶膜を成長面として用いることが提案されている。単結晶膜の数が増やされることで、直径約３００ｍｍの基板の製造に対応することができると主張されている。またマイクロパイプ密度を１ｃｍ-2以下とすることができると主張されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００８−５１５７４９号公報
【特許文献２】米国特許出願公開第２００４／０１８７７６６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者らの検討によれば、上記明細書に記載の技術においては、複数の単結晶膜の境界部上に、断面積の大きいマイクロパイプが形成されることがわかった。炭化珪素基板に断面積の大きいマイクロパイプ、特に断面積１μｍ2超のマイクロパイプが形成されると、たとえマイクロパイプ密度が小さくても、この炭化珪素基板を用いた半導体装置の製造において様々な問題が生じ得る。特に、マイクロパイプを介したリークが問題となり得る。具体的には、このようなリークが大きいと、炭化珪素基板の真空チャックが困難となったり、液体を用いた工程においてこの液体が炭化珪素基板を貫通して漏れたりする。
【０００７】
そこで本発明の一の目的は、マイクロパイプ密度が低く、かつ断面積の大きなマイクロパイプのない炭化珪素基板を提供することである。また本発明の他の目的は、信頼性の高い半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の炭化珪素基板は縁領域および有効領域を有する。縁領域は５ミリメートル幅のものである。有効領域は、縁領域に囲まれており、かつ１００平方センチメートル以上の面積を有する。有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在していない。有効領域は、有効領域の７０％以上を占める複数の高品質領域を含む。複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する。
【０００９】
この炭化珪素基板によれば、炭化珪素基板の有効領域内に大きな断面積を有するマイクロパイプが存在していない。これにより、炭化珪素基板を用いた半導体装置の製造工程における、マイクロパイプに起因した不具合を抑制することができる。この不具合は、特にマイクロパイプを介したリークによって生じ得る。このようなリークが大きいと、炭化珪素基板の真空チャックが困難となったり、液体を用いた工程においてこの液体が炭化珪素基板を貫通して漏れたりする。
【００１０】
またこの炭化珪素基板によれば、高品質領域、すなわちマイクロパイプ密度の低い領域を用いて半導体装置を製造することで、得られる半導体装置の信頼性を高めることができる。
【００１１】
好ましくは炭化珪素基板の結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板の物性が好ましいものとなる。
【００１２】
好ましくは、複数の高品質領域の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する。これにより各高品質領域が過度に狭い寸法を有しなくなるので、各高品質領域の形状が半導体素子構造を形成するのに適したものとなる。
【００１３】
好ましくは炭化珪素基板の面方位の面内ばらつきは一の面方位に対して０．２度未満である。これにより炭化基板の面方位のばらつきが小さくなる。
【００１４】
本発明の炭化珪素基板は、以下の方法で製造可能である。１平方センチメートル以上の面積を有する主面を各々有する複数の単結晶基板が準備される。複数の単結晶基板は第１〜第３単結晶基板を含む。第１単結晶基板には、第１端を有する第１直線部を含む外縁に囲まれた主面が設けられている。第２単結晶基板には、第２端を有する第２直線部を含む外縁に囲まれた主面が設けられている。第３単結晶基板には、第３および第４端を有する第３直線部を含む外縁に囲まれた主面が設けられている。次に、複数の単結晶基板の各々の主面が互いに組み合わさることで、１００平方センチメートル以上の面積を有する一の平面をなすように複数の単結晶基板が配置される。複数の単結晶基板を配置する工程は、第１〜第３単結晶基板が第１〜第３直線部において互いに隣接するように、かつ第１端および第２端が一の点において合わさるように、かつ一の点が第３直線部上に位置するように、かつ一の点が第３端および第４端の各々から離れて位置するように行われる。次に、一の平面上に昇華法によって炭化珪素を堆積することで、一の平面上に炭化珪素単結晶が成長させられる。次に炭化珪素単結晶がスライスされる。
【００１５】
この炭化珪素基板の製造方法によれば、単結晶基板間の境界のうち第１および第２直線部が重なりながら延びる境界が、第３直線部の直線状に延びている部分に突き当てられる。これにより境界がＴ字形になる。仮に境界が十字形を有する場合、十字形の中心に、大きなマイクロパイプの生成の起点となる空洞が形成されやすい。境界がＴ字形であることで、このような空洞が形成されにくく、よって大きなマイクロパイプの生成を抑制することができる。
【００１６】
好ましくは複数の単結晶基板の各々は六方晶系の結晶構造を有する。より好ましくは結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板の物性が好ましいものとなる。
【００１７】
好ましくは、第１単結晶基板の第１直線部を含む側面と、第２単結晶基板の第２直線部を含む側面との各々は、ｍ面に対して５度以上の傾きを有する。より好ましくは傾きのｃ軸周りの成分は５度以上である。これにより第１および第２単結晶基板の間の境界において断面積の大きなマイクロパイプが発生することを抑制することができる。
【００１８】
好ましくは、複数の単結晶基板の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する。これにより各単結晶基板が過度に狭い寸法を有しなくなるので、各単結晶基板の上に炭化珪素が成長させられることで形成される高品質領域の形状が半導体素子構造を形成するのに適したものとなる。
【００１９】
好ましくは複数の単結晶基板の各々の主面は一の面方位に対して０．２度未満の傾きを有する。これにより炭化珪素基板の面方位のばらつきが小さくなる。
【００２０】
好ましくは、複数の単結晶基板を配置する工程の後、かつ炭化珪素単結晶を成長させる工程の前に、一の平面の外縁がトリミングされる。これにより種結晶としての複数の単結晶基板を所望の形状とすることができる。
【００２１】
本発明の半導体装置の製造方法は次の工程を有する。炭化珪素基板が準備される。炭化珪素基板は縁領域および有効領域を有する。縁領域は５ミリメートル幅のものである。有効領域は、縁領域に囲まれており、かつ１００平方センチメートル以上の面積を有する。有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在していない。有効領域は、有効領域の７０％以上を占める複数の高品質領域を含む。複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する。炭化珪素基板の複数の高品質領域の各々の上に少なくとも１つの半導体素子構造を形成することによって複数の半導体素子構造が形成される。複数の半導体素子構造が互いに分離されるように炭化珪素基板がダイシングされる。
【００２２】
この半導体装置の製造方法によれば、上述した炭化珪素基板を用いて半導体装置が製造される。これにより、半導体装置の製造における、マイクロパイプに起因した不具合を抑制することができる。また炭化珪素基板の高品質領域内に半導体素子構造が形成されるので、半導体装置の信頼性を高めることができる。
【発明の効果】
【００２３】
本発明によれば、上述したように、炭化珪素基板を用いた半導体装置の製造工程における、マイクロパイプに起因した不具合を抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１における炭化珪素基板の構成を概略的に示す平面図である。
【図２】本発明の実施の形態１における炭化珪素基板の製造方法の第１工程を概略的に示す平面図である。
【図３】図２の一部拡大図である。
【図４】本発明の実施の形態１における炭化珪素基板の製造方法の第２工程を概略的に示す平面図である。
【図５】本発明の実施の形態１における炭化珪素基板の製造方法の第３工程を概略的に示す断面図である。
【図６】本発明の実施の形態１における炭化珪素基板の製造方法の第４工程を概略的に示す断面図である。
【図７】本発明の実施の形態１における炭化珪素基板の製造方法の第５工程を概略的に示す断面図である。
【図８】比較例の炭化珪素基板の製造方法の一工程を示す平面図である。
【図９】図８の一部拡大図である。
【図１０】図９の一部拡大図である。
【図１１】図１の変形例を概略的に示す平面図である。
【図１２】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１３】本発明の実施の形態２における半導体装置の製造方法を概略的に示すフロー図である。
【図１４】図１３の半導体素子構造を形成する工程を概略的に示すフロー図である。
【図１５】本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図１６】本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図１７】本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図１８】本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す断面図である。
【発明を実施するための形態】
【００２５】
以下、図面に基づいて本発明の実施の形態を説明する。
なお本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２６】
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素基板８０は、単結晶構造を有する炭化珪素から作られている。好ましくはこの結晶構造はポリタイプ４Ｈを有する。炭化珪素基板８０は、１００ｃｍ2以上の面積を有する。好ましくは炭化珪素基板８０は、図１に示すように円形の形状を有し、その直径は、たとえば１２０ｍｍ以上である。なお炭化珪素基板８０にはノッチまたはオリエンテーションフラットが設けられていてもよい。好ましくは炭化珪素基板８０の面方位の面内ばらつきは一の面方位に対して０．２度未満である。
【００２７】
炭化珪素基板８０は縁領域６０および有効領域７０を有する。縁領域６０と有効領域７０との境界は仮想的なものであり、両者の境界は、観察され得るものである必要はない。
【００２８】
縁領域６０は、炭化珪素基板８０の縁に位置している部分であり、炭化珪素基板８０を用いた半導体装置の製造においてその品質がほとんど問題とならない部分である。縁領域６０の幅ＷＤは５ｍｍである。図１においては、縁領域６０は環状形状を有している。
【００２９】
有効領域７０は縁領域６０に囲まれている。有効領域７０には、断面積が１μｍ2超のマイクロパイプが存在していない。有効領域７０は、有効領域７０の７０％以上を占める複数の高品質領域７１を含む。有効領域７０において、高品質領域７１の部分と、他の部分との境界は仮想的なものであり、両者の境界は、観察され得るものである必要はない。
【００３０】
各高品質領域７１は１ｃｍ2当たり１個以下のマイクロパイプ密度を有する。各高品質領域７１は、四角形の形状を有し、かつ１ｃｍ2以上の面積を有する。好ましくは、各高品質領域７１は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。本実施の形態においては、各高品質領域７１は、長さ１ｃｍ以上の辺を有する正方形である。また全ての高品質領域７１の形状が互いに等しい。
【００３１】
また有効領域７０内において高品質領域７１の間に、マイクロパイプ密度が比較的高い部分ＤＦが存在してもよい。部分ＤＦにおいては、断面積１μｍ2超のマイクロパイプは存在しないものの、断面積１μｍ2以下のマイクロパイプの密度が高品質領域７１に比して高くなっており、その密度は１ｃｍ2当たり１個を超えてもよい。部分ＤＦは、典型的には線状に延びており、ウェットエッチングが施されることによって、より明瞭に観察され得る。
【００３２】
次に炭化珪素基板８０の製造方法について説明する。
図２に示すように、１ｃｍ2以上の面積を有する主面を各々有する複数の単結晶基板１０が準備される。複数の単結晶基板１０は第１〜第３単結晶基板１１〜１３を含む。各単結晶基板１０は、好ましくは六方晶系の結晶構造を有し、より好ましくはポリタイプ４Ｈを有する。また好ましくは各単結晶基板１０の主面は一の面方位に対して０．２度未満の傾きを有する。また好ましくは、各単結晶基板１０は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。なお図２は、９つの単結晶基板１０が準備される場合を示している。
【００３３】
次に複数の単結晶基板１０の各々の主面が互いに組み合わさることで、１００ｃｍ2以上の面積を有する平面ＦＳ（一の平面）をなすように複数の単結晶基板１０が配置される。具体的には、複数の単結晶基板１０が台座４１上に配置される。台座４１は、耐熱性を有する材料からなり、好ましくは１８００℃において安定的に固体状態を有し得る材料からなり、より好ましくは２１００℃において安定的に固体状態を有し得る材料からなり、たとえばグラファイトからなる。各単結晶基板１０と台座４１とは、接着剤によって固定されてもよい。接着剤は、たとえばカーボン系接着剤である。
【００３４】
図３に示すように、第１単結晶基板１１には、第１端Ｅ１を有する第１直線部Ｌ１を含む外縁に囲まれた主面が設けられている。第２単結晶基板１２には、第２端Ｅ２を有する第２直線部Ｌ２を含む外縁に囲まれた主面が設けられている。第３単結晶基板１３には、第３および第４端Ｅ３、Ｅ４を有する第３直線部Ｌ３を含む外縁に囲まれた主面が設けられている。好ましくは、第１単結晶基板１１の第１直線部Ｌ１を含む側面と、第２単結晶基板１２の第２直線部Ｌ２を含む側面との各々は、ｍ面に対して５度以上の傾きを有する。より好ましくは傾きのｃ軸周りの成分は５度以上である。なおｍ面とは、六方晶における{１０−１０}面である。
【００３５】
複数の単結晶基板１０が配置されることによって、第１〜第３単結晶基板１１〜１３が第１〜第３直線部Ｌ１〜Ｌ３において互いに隣接する。また点ＰＴ（一の点）において第１端Ｅ１および第２端Ｅ２が合わさる。点ＰＴは第３直線部Ｌ３上に位置する。
【００３６】
ここで「隣接する」とは、基板と基板との間の隙間が実質的になくなることをいい、この隙間は、好ましくは１００μｍ以下であり、より好ましくは２０μｍ以下である。また「点ＰＴ（一の点）において第１端Ｅ１および第２端Ｅ２が合わさる」とは、第１端Ｅ１および第２端Ｅ２の各々が実質的に点ＰＴと重なることをいい、言い換えれば第１端Ｅ１および第２端Ｅ２の各々と点ＰＴとの距離が実質的になくなることをいい、この距離は１００μｍ以下であり、より好ましくは２０μｍ以下である。また「点ＰＴは、第３直線部Ｌ３上に位置」とは、点ＰＴと第３直線部Ｌ３との間の距離が実質的になくなることをいい、この距離は１００μｍ以下であり、より好ましくは２０μｍ以下である。
【００３７】
点ＰＴは、第３端Ｅ３および第４端Ｅ４の各々から離れて位置する。言い換えれば、点ＰＴは、第３端Ｅ３および第４端Ｅ４の各々から、少なくとも所定の距離だけ離れている。この距離は、好ましくは０．２ｍｍ以上であり、より好ましくは１ｍｍ以上である。この結果、直線部Ｌ１〜Ｌ３によってＴ字形の境界が形成される。好ましくは、３つ以上の単結晶基板１０が隣接する箇所全てにおいてＴ字形の境界が形成され、図２はそのような場合を示している。
【００３８】
次に平面ＦＳの外縁が線ＣＬ（図２）に沿ってトリミングされてもよい。このトリミングは、たとえばレーザ加工によって行われる。
【００３９】
図４に示すように、上記トリミングによって、平面ＦＳに所望の外縁形状が付与される。
【００４０】
次に図５に示すように、坩堝４２内に、昇華法による炭化珪素単結晶の形成のための原料５１が収められる。たとえば、坩堝４２はグラファイト坩堝であり、原料５１は炭化珪素粉末である。次に坩堝４２の内部へ各単結晶基板１０が面するように台座４１が取り付けられる。なお図５に示すように、台座４１が坩堝４２の蓋として機能してもよい。
【００４１】
次に図６に示すように、平面ＦＳ上に昇華法によって炭化珪素を堆積することで、平面ＦＳ上に炭化珪素単結晶５２が成長させられる。すなわち、原料５１を昇華させ、さらにこの昇華した気体を再結晶させることで、平面ＦＳの上に炭化珪素単結晶５２がエピタキシャル成長させられる。炭化珪素単結晶５２は隣り合う単結晶基板１０の境界をまたぐように形成される。この境界上は、他の部分に比してマイクロパイプ密度が高い部分ＤＦとなりやすい。
【００４２】
この昇華法における温度は、たとえば、２１００℃以上２５００℃以下とされる。またこの昇華法における圧力は、好ましくは１．３ｋＰａ以上大気圧以下とされ、より好ましくは、成長速度を高めるために１３ｋＰａ以下とされる。
【００４３】
次に台座４１が坩堝４２から取り出される。
次に図７に示すように、破線ＳＬで表される所望の面方位に沿って炭化珪素単結晶５２がスライスされる。これにより炭化珪素単結晶５２から炭化珪素基板８０が得られる。
【００４４】
次に本実施の形態に対する比較例について説明する。
図８に示すように、台座４１上に、第１〜第４単結晶基板１１〜１４を含む複数の単結晶基板１０がマトリックス状に配置される。理想的には、第１〜第４単結晶基板１１〜１４が十字形の境界を形成するように複数の単結晶基板１０が配置される。この場合、第１〜第３単結晶基板１１〜１３のそれぞれの第１〜第３端Ｅ１〜Ｅ３が点ＰＴ（一の点）において合わさる。しかしながら実際は、単結晶基板１０の寸法または配置の誤差に起因して、図１０に示すように、第１〜第４単結晶基板１１〜１４が互いに突き合わされる位置に空隙ＶＤが形成されてしまう。よってこのように配置された複数の単結晶基板１０を種結晶として用いて炭化珪素単結晶を成長させると、空隙ＶＤを起点として、断面積１μｍ2超の大きなマイクロパイプが形成されてしまう。
【００４５】
これに対して本実施の形態の炭化珪素基板８０によれば、炭化珪素基板８０の有効領域７０内に大きな断面積を有するマイクロパイプが存在していない。これにより、炭化珪素基板８０を用いた半導体装置の製造工程における、マイクロパイプに起因した不具合を抑制することができる。この不具合は、特にマイクロパイプを介したリークによって生じ得る。このようなリークが大きいと、炭化珪素基板８０の真空チャックが困難となったり、液体を用いた工程においてこの液体が炭化珪素基板８０を貫通して漏れたりする。
【００４６】
またこの炭化珪素基板８０によれば、高品質領域７１、すなわちマイクロパイプ密度の低い複数を用いて半導体装置を製造することで、得られる半導体装置の信頼性を高めることができる。
【００４７】
好ましくは炭化珪素基板８０の結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板８０の物性が好ましいものとなる。
【００４８】
好ましくは、複数の高品質領域７１の各々は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。これにより各高品質領域７１が過度に狭い寸法を有しなくなるので、各高品質領域７１の形状が半導体素子構造を形成するのに適したものとなる。
【００４９】
好ましくは炭化珪素基板８０の面方位の面内ばらつきは一の面方位に対して０．２度未満である。これにより炭化珪素基板８０の面方位のばらつきが小さくなる。
【００５０】
本実施の形態の炭化珪素基板８０の製造方法によれば、図３に示すように、単結晶基板間の境界のうち第１および第２直線部Ｌ１、Ｌ２が重なりながら延びる境界が、第３直線部Ｌ３の直線状に延びている部分に突き当てられる。これにより境界がＴ字形になる。仮に境界が十字形を有する場合（図９）、十字形の位置に、大きなマイクロパイプの生成の起点となる空隙ＶＤ（図１０）が形成されやすい。本実施の形態によれば、境界がＴ字形であることで、空隙ＶＤが形成されにくく、よって大きなマイクロパイプの生成を抑制することができる。
【００５１】
好ましくは複数の単結晶基板１０の各々は六方晶系の結晶構造を有する。より好ましくは結晶構造はポリタイプ４Ｈを有する。これにより炭化珪素基板８０の物性が好ましいものとなる。
【００５２】
好ましくは、第１単結晶基板１１の第１直線部Ｌ１（図３）を含む側面と、第２単結晶基板１２の第２直線部Ｌ２（図３）を含む側面との各々は、ｍ面に対して５度以上の傾きを有する。より好ましくは傾きのｃ軸周りの成分は５度以上である。これにより第１および第２単結晶基板１１、１２の間の境界において断面積の大きなマイクロパイプが発生することを抑制することができる。
【００５３】
好ましくは、各単結晶基板１０は、１ｃｍ以上の辺を有する正方形、および長さ１ｃｍ以上の短辺を有する長方形のいずれかの形状を有する。これにより各単結晶基板１０が過度に狭い寸法を有しなくなるので、各単結晶基板１０の上に炭化珪素が成長させられることで形成される高品質領域７１の形状が半導体素子構造を形成するのに適したものとなる。
【００５４】
好ましくは複数の単結晶基板１０の各々の主面は一の面方位に対して０．２度未満の傾きを有する。これにより炭化珪素基板８０の面方位のばらつきが小さくなる。
【００５５】
好ましくは、複数の単結晶基板１０を配置する工程の後、かつ炭化珪素単結晶５２を成長させる工程の前に、平面ＦＳの外縁がトリミングされる（図２の破線ＣＬ）。これにより種結晶としての複数の単結晶基板１０を所望の形状とすることができる。
【００５６】
なお図１においては、各高品質領域７１が、長さ１ｃｍ以上の辺を有する正方形であり、かつ全ての高品質領域７１の形状が互いに等しい場合について示されている。そのような場合、各高品質領域７１への半導体構造の形成が容易となる。ただし高品質領域の形態はこれに限定されるものではない。たとえば図１１に示すように、炭化珪素基板８０Ｖに、互いに異なる形状を有する複数の高品質領域７１Ｖが設けられてもよい。
【００５７】
（実施の形態２）
図１２に示すように、本実施の形態のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（半導体装置）１００は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０、ゲート絶縁膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０は、炭化珪素基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５を有する。
【００５８】
炭化珪素基板８０およびバッファ層１２１はｎ型の導電型を有する。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
【００５９】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００６０】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上にはゲート絶縁膜１２６が形成されている。具体的には、ゲート絶縁膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。ゲート絶縁膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００６１】
ゲート絶縁膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特にゲート絶縁膜１２６下のチャネル領域（ゲート絶縁膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００６２】
次にＭＯＳＦＥＴ１００の製造方法について説明する。まず実施の形態１で説明した方法により、炭化珪素基板８０（図１）が準備される（ステップＳ１０（図１３））。次に炭化珪素基板８０の複数の高品質領域７１（図１）の各々の上に少なくとも１つの半導体素子構造（１つの半導体チップに対応する構造）を形成することによって複数の半導体素子構造が形成される（ステップＳ２０（図１３））。このステップＳ２０について、以下に詳しく説明する。
【００６３】
図１５に示すように、炭化珪素基板８０の表面Ｐ１上にエピタキシャル層８１が形成される。具体的には、炭化珪素基板８０上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。これによりエピタキシャル基板９０が形成される（ステップＳ２１（図１４））。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
【００６４】
図１６に示すように、注入工程（ステップＳ２２（図１４））により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、次のように形成される。
【００６５】
まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。酸化膜からなるマスクのパターニングは、フォトリソグラフィ法によって行われ得る。
【００６６】
比較的大きな基板に対するフォトリソグラフィ法における露光は、１回で完了するのではなく、複数回に分けて行われることが多い。つまり基板の複数の領域が、順番に露光されることが多い。この露光単位としての領域は、好ましくは、１つまたは複数の高品質領域７１に対応する。
【００６７】
注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００６８】
図１７に示すように、ゲート絶縁膜形成工程（ステップＳ２３（図１４））が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、ゲート絶縁膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００６９】
その後、窒素アニール工程（ステップＳ２４（図１４））が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、ゲート絶縁膜１２６との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００７０】
図１８に示すように、電極形成工程（ステップＳ２５（図１４））により、ソース電極１１１およびドレイン電極１１２が、次のように形成される。
【００７１】
ゲート絶縁膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、ゲート絶縁膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これによりゲート絶縁膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００７２】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００７３】
図１２に示すように、ソース電極１１１上に上部ソース電極１２７が形成される。また、ゲート絶縁膜１２６上にゲート電極１１０が形成される。また、炭化珪素基板８０の裏面Ｐ２上にドレイン電極１１２が形成される。
【００７４】
以上によりステップＳ２０（図１３）が完了する。
次に複数の半導体チップが互いに分離されるように炭化珪素基板８０がダイシングされる。たとえば、各高品質領域７１の各々に１つの半導体チップが形成される場合、高品質領域７１が互いに分離されるようなダイシングが行われる。また各高品質領域７１の各々に複数の半導体チップが形成される場合、ダイシングによって、高品質領域７１が互いに分離されるだけでなく、各高品質領域７１が複数の領域に分離される。
【００７５】
以上によりＭＯＳＦＥＴ１００が得られる。
本実施の形態の半導体装置の製造方法によれば、上述した炭化珪素基板８０を用いてＭＯＳＦＥＴ１００が製造される。炭化珪素基板８０の有効領域７０（図１）には断面積が１μｍ2超のマイクロパイプが存在しないので、ＭＯＳＦＥＴの製造における、大きなマイクロパイプに起因した不具合を抑制することができる。たとえば、製造中における炭化珪素基板８０の固定に真空チャックが用いられる場合に、大きなマイクロパイプを介したリークによって炭化珪素基板８０の固定が不十分となることを避けることができる。またフォトリソグラフィ法において、露光または現像に用いる薬液が大きなマイクロパイプを経由して漏れることを防止することができる。
【００７６】
また炭化珪素基板８０の高品質領域７１（図１）のマイクロパイプ密度は１ｃｍ2当たり１個以下なので、ＭＯＳＦＥＴ１００に存在するマイクロパイプの密度を小さくすることができる。これによりＭＯＳＦＥＴ１００の信頼性を高めることができる。
【００７７】
なお導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。またＭＯＳＦＥＴ１００について詳しく説明したが、半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ(Metal Insulator Semiconductor FET)であってもよい。また半導体装置はＭＩＳＦＥＴに限定されるものではなく、たとえばＩＧＢＴ(Insulated Gate Bipolar Transistor)またはＪＦＥＴ(Junction FET)であってもよい。
【００７８】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１０ 単結晶基板、１１〜１３ 第１〜第３端結晶基板、４１ 台座、５２ 炭化珪素単結晶、６０ 縁領域、７０ 有効領域、７１，７１Ｖ 高品質領域、８０，８０Ｖ 炭化珪素基板、１００ ＭＯＳＦＥＴ（半導体装置）、Ｅ１〜Ｅ４ 第１〜第４端、ＦＳ 平面（一の平面）、Ｌ１〜Ｌ３ 第１〜第３直線部、ＰＴ 一の点。
【特許請求の範囲】
【請求項１】
５ミリメートル幅の縁領域と、
前記縁領域に囲まれ、かつ１００平方センチメートル以上の面積を有する有効領域とを備え、
前記有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在せず、
前記有効領域は、前記有効領域の７０％以上を占める複数の高品質領域を含み、
前記複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する、炭化珪素基板。
【請求項２】
前記炭化珪素基板の結晶構造はポリタイプ４Ｈを有する、請求項１に記載の炭化珪素基板。
【請求項３】
前記複数の高品質領域の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する、請求項１または２に記載の炭化珪素基板。
【請求項４】
前記炭化珪素基板の面方位の面内ばらつきは一の面方位に対して０．２度未満である、請求項１〜３のいずれか１項に記載の炭化珪素基板。
【請求項５】
１平方センチメートル以上の面積を有する主面を各々有する複数の単結晶基板を準備する工程を備え、
前記複数の単結晶基板は、第１端を有する第１直線部を含む外縁に囲まれた主面が設けられた第１単結晶基板と、第２端を有する第２直線部を含む外縁に囲まれた主面が設けられた第２単結晶基板と、第３および第４端を有する第３直線部を含む外縁に囲まれた主面が設けられた第３単結晶基板とを含み、さらに
前記複数の単結晶基板の各々の前記主面が互いに組み合わさることで、１００平方センチメートル以上の面積を有する一の平面をなすように前記複数の単結晶基板を配置する工程を備え、
前記複数の単結晶基板を配置する工程は、前記第１〜第３単結晶基板が前記第１〜第３直線部において互いに隣接するように、かつ前記第１端および前記第２端が一の点において合わさるように、かつ前記一の点が前記第３直線部上に位置するように、かつ前記一の点が前記第３端および前記第４端の各々から離れて位置するように行われ、さらに
前記一の平面上に昇華法によって炭化珪素を堆積することで、前記一の平面上に炭化珪素単結晶を成長させる工程と、
前記炭化珪素単結晶をスライスする工程とを備える、炭化珪素基板の製造方法。
【請求項６】
前記複数の単結晶基板の各々は六方晶系の結晶構造を有する、請求項５に記載の炭化珪素基板の製造方法。
【請求項７】
前記結晶構造はポリタイプ４Ｈを有する、請求項６に記載の炭化珪素基板の製造方法。
【請求項８】
前記第１単結晶基板の前記第１直線部を含む側面と、前記第２単結晶基板の前記第２直線部を含む側面との各々は、ｍ面に対して５度以上の傾きを有する、請求項６または７に記載の炭化珪素基板の製造方法。
【請求項９】
前記傾きのｃ軸周りの成分は５度以上である、請求項８に記載の炭化珪素基板の製造方法。
【請求項１０】
前記複数の単結晶基板の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する、請求項５〜９のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項１１】
前記複数の単結晶基板の各々の前記主面は、一の面方位に対して０．２度未満の傾きを有する、請求項５〜１０のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項１２】
前記複数の単結晶基板を配置する工程の後、かつ前記炭化珪素単結晶を成長させる工程の前に、前記一の平面の外縁をトリミングする工程をさらに備える、請求項５〜１１のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項１３】
炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、５ミリメートル幅の縁領域と、前記縁領域に囲まれ、かつ１００平方センチメートル以上の面積を有する有効領域とを含み、前記有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在せず、前記有効領域は、前記有効領域の７０％以上を占める複数の高品質領域を含み、前記複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有し、さらに
前記炭化珪素基板の前記複数の高品質領域の各々の上に少なくとも１つの半導体素子構造を形成することによって複数の半導体素子構造を形成する工程と、
前記複数の半導体素子構造が互いに分離されるように前記炭化珪素基板をダイシングする工程とを備える、炭化珪素半導体装置の製造方法。
【請求項１】
５ミリメートル幅の縁領域と、
前記縁領域に囲まれ、かつ１００平方センチメートル以上の面積を有する有効領域とを備え、
前記有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在せず、
前記有効領域は、前記有効領域の７０％以上を占める複数の高品質領域を含み、
前記複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有する、炭化珪素基板。
【請求項２】
前記炭化珪素基板の結晶構造はポリタイプ４Ｈを有する、請求項１に記載の炭化珪素基板。
【請求項３】
前記複数の高品質領域の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する、請求項１または２に記載の炭化珪素基板。
【請求項４】
前記炭化珪素基板の面方位の面内ばらつきは一の面方位に対して０．２度未満である、請求項１〜３のいずれか１項に記載の炭化珪素基板。
【請求項５】
１平方センチメートル以上の面積を有する主面を各々有する複数の単結晶基板を準備する工程を備え、
前記複数の単結晶基板は、第１端を有する第１直線部を含む外縁に囲まれた主面が設けられた第１単結晶基板と、第２端を有する第２直線部を含む外縁に囲まれた主面が設けられた第２単結晶基板と、第３および第４端を有する第３直線部を含む外縁に囲まれた主面が設けられた第３単結晶基板とを含み、さらに
前記複数の単結晶基板の各々の前記主面が互いに組み合わさることで、１００平方センチメートル以上の面積を有する一の平面をなすように前記複数の単結晶基板を配置する工程を備え、
前記複数の単結晶基板を配置する工程は、前記第１〜第３単結晶基板が前記第１〜第３直線部において互いに隣接するように、かつ前記第１端および前記第２端が一の点において合わさるように、かつ前記一の点が前記第３直線部上に位置するように、かつ前記一の点が前記第３端および前記第４端の各々から離れて位置するように行われ、さらに
前記一の平面上に昇華法によって炭化珪素を堆積することで、前記一の平面上に炭化珪素単結晶を成長させる工程と、
前記炭化珪素単結晶をスライスする工程とを備える、炭化珪素基板の製造方法。
【請求項６】
前記複数の単結晶基板の各々は六方晶系の結晶構造を有する、請求項５に記載の炭化珪素基板の製造方法。
【請求項７】
前記結晶構造はポリタイプ４Ｈを有する、請求項６に記載の炭化珪素基板の製造方法。
【請求項８】
前記第１単結晶基板の前記第１直線部を含む側面と、前記第２単結晶基板の前記第２直線部を含む側面との各々は、ｍ面に対して５度以上の傾きを有する、請求項６または７に記載の炭化珪素基板の製造方法。
【請求項９】
前記傾きのｃ軸周りの成分は５度以上である、請求項８に記載の炭化珪素基板の製造方法。
【請求項１０】
前記複数の単結晶基板の各々は、１センチメートル以上の辺を有する正方形、および長さ１センチメートル以上の短辺を有する長方形のいずれかの形状を有する、請求項５〜９のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項１１】
前記複数の単結晶基板の各々の前記主面は、一の面方位に対して０．２度未満の傾きを有する、請求項５〜１０のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項１２】
前記複数の単結晶基板を配置する工程の後、かつ前記炭化珪素単結晶を成長させる工程の前に、前記一の平面の外縁をトリミングする工程をさらに備える、請求項５〜１１のいずれか１項に記載の炭化珪素基板の製造方法。
【請求項１３】
炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、５ミリメートル幅の縁領域と、前記縁領域に囲まれ、かつ１００平方センチメートル以上の面積を有する有効領域とを含み、前記有効領域には、断面積が１平方マイクロメートル超のマイクロパイプが存在せず、前記有効領域は、前記有効領域の７０％以上を占める複数の高品質領域を含み、前記複数の高品質領域の各々は、四角形の形状を有し、かつ１平方センチメートル以上の面積を有し、かつ１平方センチメートル当たり１個以下のマイクロパイプ密度を有し、さらに
前記炭化珪素基板の前記複数の高品質領域の各々の上に少なくとも１つの半導体素子構造を形成することによって複数の半導体素子構造を形成する工程と、
前記複数の半導体素子構造が互いに分離されるように前記炭化珪素基板をダイシングする工程とを備える、炭化珪素半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−５３０４９（Ｐ２０１３−５３０４９Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９３４６３（Ｐ２０１１−１９３４６３）
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]