画像形成装置、画像形成方法、プログラムおよび記録媒体
【課題】画素の挿入削除により、画像形成装置の解像度が向上し、画素の挿入削除の距離が近くなった場合でも、挿入削除による画質の劣化(筋)が発生しない。
【解決手段】画素Pは数画素単位(P11〜P13)で近接させることにより、小グループを構成する。小グループ間(D1、D2)は、露光領域が重ならないように配置する。
【解決手段】画素Pは数画素単位(P11〜P13)で近接させることにより、小グループを構成する。小グループ間(D1、D2)は、露光領域が重ならないように配置する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画素の挿入、削除による画質の劣化がない画像形成装置、画像形成方法、プログラムおよび記録媒体に関する。
【背景技術】
【0002】
光走査にマルチビームを用いた電子写真プロセス方式の画像形成装置で、両面印刷する際には、用紙の第1面を記録し、熱定着を行い、次に第2面を記録する方式を採るため、例えば、第1面の印刷と第2面の印刷とでは、0.2%〜0.4%の倍率差が生じる。これは、用紙から水分が失われることにより発生するものであり、用紙の種類により、倍率差が異なる。
【0003】
そこで、倍率調整や曲がり補正などのために、画素の間引きや画素の挿入等の補正を行う技術がある(例えば、特許文献1、2を参照)。
【0004】
しかし、上記した画素の挿入削除方式では、画像形成装置の解像度が向上した場合に、画素の挿入削除の距離が近くなってしまう。図18(a)は低解像度の挿入削除を示し、(b)は高解像度の挿入削除を示す。そして、このときに、ビーム径そのものが解像度の向上に応じて小径になれば、問題はないが、実際にはビーム径は小さくならず、その結果として、挿入削除の筋が発生し、画質が劣化してしまうという問題があった。
【0005】
すなわち、挿入削除により、その領域に付着するトナー量の変化が筋となる。トナーの付着と露光量には、非線形な関係があり、図19に示すように、挿入削除の画素が近くかつ連続していると、合成エネルギーがトナー付着の閾値を超えるので、レーザーオンで挿入なら、閾値を超えた領域にトナーが付着する。これにより斜めに黒い筋が発生する。
【発明の概要】
【発明が解決しようとする課題】
【0006】
図20は、従来の画素の挿入処理を説明する図である。例えば、図20(a)は元画像であり、副走査方向に200画素に1画素の割合で画素を追加すると、およそ0.5%の変倍が実現できる(図20(b))。このように、画素を挿入削除しても、画像の歪が発生しないのは、斜め方向に並んだ歪み同士の距離が離れているからである。このとき、この変倍は画像出力装置の解像度によらない。ここで、さらに高機能の出力装置とするために、図18(b)に示すように、書込み系の解像度を向上させるとする。
【0007】
ところで、200画素に1画素の割合は、書込み系の解像度には影響されないから、0.5%の変倍を実現するためにはやはり200画素の1画素の割合で画素を追加する必要がある。つまり、図20(c)に示すように、斜め方向の挿入削除位置の実際の距離が近づいてしまうことになる。単純な画素の挿入削除で、画像に筋が発生しないのは、挿入削除の間隔が離れているためであるから、解像度が向上して間隔が近づくことによって、挿入削除による画像の劣化(筋)が発生してしまう。
【0008】
そこで、例えば400画素に1画素とすれば、従来と同様に不具合は発生しなくなるが、その代わり、0.25%程度の変倍しか実現できなくなる。つまり、従来画質に問題のない0.5%の変倍においては、画像に筋が発生する。
【0009】
本発明は、上記した課題に鑑みてなされたもので、
本発明の目的は、画素の挿入削除により、画像形成装置の解像度が向上し、画素の挿入削除の距離が近くなった場合でも、挿入削除による画質の劣化(筋)が発生しない画像形成装置、画像形成方法、プログラムおよび記録媒体を提供することにある。
【課題を解決するための手段】
【0010】
本発明は、画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成手段と、前記画像に対して規則的に画素を挿入または削除(以下、挿入削除)することにより画像の拡大または縮小を行う画像補正手段を備えた画像形成装置において、前記画像補正手段は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置することを最も主要な特徴とする。
【発明の効果】
【0011】
本発明によれば、書込み系の解像度が向上し、画素の挿入削除の距離が近くなった場合でも、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、挿入削除画素群の露光領域同士が重ならないように配置しているので、ビームによる挿入削除箇所の露光の合成エネルギーが連続せずに途切れることになり、画質の劣化(黒筋や白筋抜け)の発生が回避される。
【図面の簡単な説明】
【0012】
【図1】本発明の画像形成装置の構成を示す。
【図2】面発光型半導体レーザの構成を示す。
【図3】光学装置が感光体ドラムを露光する構成を示す。
【図4】飛び越し走査の走査位置を説明する図である。
【図5】感光体上での露光位置の詳細を示す。
【図6】画像形成装置の制御ユニットの構成を示す。
【図7】GAVDの詳細な構成を示す。
【図8】高解像度化したときの不具合の発生を説明する図である。
【図9】図8の不具合の発生を解消する処理を説明する図である。
【図10】本発明の挿入削除画素群の配置を示す。
【図11】本発明により筋が発生し難くなる理由を説明する図である。
【図12】本発明の挿入削除画素群の他の配置を示す。
【図13】本発明の画素群の挿入処理を説明する図である。
【図14】本発明の挿入処理を詳細に説明する図である。
【図15】本発明の画素群の削除を詳細に説明する図である。
【図16】図12に対応した、挿入削除発生パターン例を示す。
【図17】挿入・削除信号発生回路の構成を示す。
【図18】低解像度、高解像度の挿入削除を示す。
【図19】従来の挿入削除処理による合成エネルギーを示す。
【図20】従来の画素の挿入処理を説明する図である。
【発明を実施するための形態】
【0013】
以下、発明の実施の形態について図面により詳細に説明する。本発明は、規則的に画素を挿入または削除することにより、画像の拡大または縮小を行う画像処理装置において、挿入削除画素を集めて挿入削除画素群を形成し、挿入削除画素群の露光領域同士は、重ならないように配置する。
【実施例1】
【0014】
図1は、本発明の画像形成装置の構成を示す。画像形成装置100は、ポリゴンミラー102aなどの光学要素を含む光学装置102と、感光体ドラム、帯電装置、現像装置などを含む像形成部112と、中間転写ベルトなどを含む転写部122により構成される。光学装置102は、半導体レーザとして図示しないVCSEL200(図2、図3を参照)を含んで構成される。図1に示す例では、VCSEL200から射出された光ビームは、一旦、図示しない第1シリンドリカルレンズにより集光され、ポリゴンミラー102aにより、反射ミラー102bへと偏向される。
【0015】
VCSEL(Vertical Cavity Surface Emitting LASER)200とは、同一チップ上に複数の光源(半導体レーザ)を格子状に配置した面発光型半導体レーザである。VCSEL200を使用した画像形成装置としては様々な技術があり、本発明の画像形成装置100の光学装置102には、これらの公知技術と同様の構成で、VCSEL200が組み込まれている。
【0016】
図2は、光学装置102に組み込まれたVCSEL200の構成を示す。VCSEL200は、図2に示すように、複数の光源ch1〜ch40(複数の発光点)が斜め格子状に配置された面発光型半導体レーザアレイを構成している。
【0017】
画像形成装置100は、fθレンズを使用しないポストオブジェクト型の光学装置102を構成する。ch1〜ch40からなる光ビームLは、図示した実施例では、シアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)の各色に対応した数、発生されていて、ポリゴンミラー102aにより偏向されたビームLは、反射ミラー102bで反射され、第2シリンドリカルレンズ102cで再度集光された後に感光体ドラム104a、106a、108a、110aを露光している。
【0018】
光ビームLの照射は、上述したように複数の光学要素を使用して行われるため、主走査方向および副走査方向のタイミングの同期がとられる。以下、主走査方向を、光ビームの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向として定義する。
【0019】
感光体ドラム104a、106a、108a、110aは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。光導電層は、それぞれ感光体ドラム104a、106a、108a、110aに対応して配設され、コロトロン、スコロトロン、または帯電ローラなどで構成される帯電器104b、106b、108b、110bにより表面電荷が付与される。
【0020】
各帯電器104b、106b、108b、110bにより感光体ドラム104a、106a、108a、110a上に付与された静電荷は、光ビームLにより像状露光され、静電潜像が形成される。感光体ドラム104a、106a、108a、110a上に形成された静電潜像は、現像スリーブ、現像剤供給ローラ、規制ブレードなどを含む現像器104c、106c、108c、110cにより現像され、現像剤像が形成される。
【0021】
感光体ドラム104a、106a、108a、110a上に担持された現像剤は、搬送ローラ114a、114b、114cにより矢線Aの方向に移動する中間転写ベルト114上に転写される。中間転写ベルト114は、C、M、Y、Kの現像剤を担持した状態で2次転写部へと搬送される。2次転写部は、2次転写ベルト118と、搬送ローラ118a、118bにより構成される。2次転写ベルト118は、搬送ローラ118a、118bにより矢線Bの方向に搬送される。2次転写部には、給紙カセットなどの受像材収容部128から上質紙、プラスチックシートなどの受像材124が搬送ローラ126により供給される。
【0022】
2次転写部は、2次転写バイアスを印加して、中間転写ベルト114上に担持された多色現像剤像を、2次転写ベルト118上に吸着保持された受像材124に転写する。受像材124は、2次転写ベルト118の搬送と共に定着装置120へと供給される。定着装置120は、シリコーンゴム、フッソゴムなどを含む定着ローラなどの定着部材130により構成され、受像材124と多色現像剤像とを加圧加熱し、印刷物132として画像形成装置100の外部へと排出する。排出口には、印刷物132の画像を検査するための読み取りセンサー133が配置されており、出来上がった印刷物132を読み取る。多色現像剤像を転写した後の転写ベルト114は、クリーニングブレードを含むクリーニング部116により転写残現像剤が除去された後、次の像形成プロセスへと供給される。
【0023】
図3は、VCSEL200を含む光学装置102が感光体ドラム104aを露光する構成を示す。VCSEL200から射出された光ビームLは、光ビーム束を整形するために使用される第1シリンドリカルレンズ202により集光され、反射ミラー204および結像レンズ206を経た後、ポリゴンミラー102aにより偏向される。ポリゴンミラー102aは、数千〜数万回転するスピンドルモータなどにより回転駆動されている。ポリゴンミラー102aで反射された光ビームLは、反射ミラー102bで反射された後、第2シリンドリカルレンズ102cにより再整形され、感光体ドラム104a上を露光する。
【0024】
また、光ビームLの副走査方向への走査開始タイミングを同期するため、反射ミラー208が配置されている。反射ミラー208は、副走査方向の走査を開始する以前で、光ビームLを、フォトダイオードなどを含む同期検出装置210へと反射させる。同期検出装置210は、当該光ビームを検出すると、副走査を開始させるために同期信号を発生させ、VCSEL200への駆動制御信号の生成処理などの処理を同期する。
【0025】
VCSEL200は、後述するGAVD310から送付されるパルス信号により駆動され、後述するように、画像データの所定の画像ビットに対応する位置に光ビームLが露光され、感光体ドラム104a上に静電潜像を形成する。
【0026】
図4は、ch1〜ch40の40ビームらなる光ビームLによって、感光体上での飛び越し走査が行われる、その走査位置を説明する図である。40ビームの光ビームは、一括でポリゴンミラーにより主走査方向に走査される。40ビームはおよそその走査ラインをお互いに飛び越すようにして、走査している。図4は、ポリゴンミラー5面分によって、40ビームが走査される様子を示す。
【0027】
図5は、感光体上での露光位置の詳細を示す。感光体上での露光解像度は4800dpi、従って、図5の画素間の間隔(マス目)は約5.2μmとなる。ある時点での走査S1とその次のポリゴンミラー面による走査S2を説明する。まず、ポリゴンミラー面は一度に40ビームをスキャンする。ビームは40チャンネルで、中央部の20チャンネル(ch20)目と21チャンネル(ch21)目の間は近接している。その他のチャンネルの間は、1走査ラインの間隙を作って主走査方向に走査するような位置関係に構成されている。
【0028】
チャンネル20とチャンネル21との中間点aの位置が、副走査方向におけるレンズ群の中央であり、副走査方向に対称になっている。あるポリゴン面で、このような位置関係で水平走査が行われると、次の面では図中のS2で示すラインを走査し、S1のラインの21チャンネル(ch21)と22チャンネル(ch22)との隙間を、今度は1チャンネル(ch1)が走査するように構成されている。また、Y、C、Mについても同様である。このようにして、4800dpi解像度の書込みユニットが構成されている。
【0029】
このような、全体としては40ビームからなる飛び越し走査光学系であり、中央の20−21ch間が近接していることにより、8の倍数で飛び越しができる。8の倍数で処理できることは、画像処理のための回路を構成する上でも扱いやすくなる。また、光源としてVCSEL(面発光レーザーダイオード)を利用した場合に光源配置の自由度が高いという利点がある。また、通常の飛び越し走査よりも、1ch〜40ch間の副走査ビーム間隔が狭くなり、最も外側のビームが光軸よりそれ程遠ざかることがなくなるので、副走査ビームピッチのばらつき、ビームスポット径のばらつきが低減できる。また、走査レンズの有効範囲も小さくでき、光学素子の小型化も可能となる、という利点がある。
【0030】
図6は、画像形成装置100の制御ユニット300の構成を示す。制御ユニット300は、スキャナ部302と、プリンタ部308と、主制御部330として構成されている。スキャナ部302は、画像を読み取る手段として機能しており、スキャナが読み取った信号をA/D変換して黒オフセット補正、シェーディング補正、画素位置補正を行うVPU304と、取得された画像を、RGB表色系からCMYK表色系の画像データとしてデジタル変換するための画像処理を行うIPU306により構成されている。スキャナ部302が取得した読み取り画像は、デジタルデータとしてプリンタ部308へと送られる。
【0031】
プリンタ部308は、VCSEL200の駆動制御を行う制御手段として機能するGAVD(Gate Array for Video Device)310と、GAVD310が生成した駆動制御信号により半導体レーザ素子を駆動させるための電流を、半導体レーザ素子に供する供給LDドライバ312と、2次元的に配置された半導体レーザ素子を実装するVCSEL200により構成される。本実施例のGAVD310は、スキャナ部302から送られた、あるいはコンピュータ327側からコマンド等で生成された画像データを、VCSEL200の射出する半導体レーザ素子の感光体上の空間的な配置に対応するように変換して高解像度化処理を実行する。
【0032】
また、スキャナ部302とプリンタ部308は、システムバス316を介して主制御部330と接続されていて、主制御部330の指令により、画像読み取りおよび画像形成が制御されている。主制御部330は、中央処理装置(以下、CPU)320と、CPU320が使用するRAM322とを含む。インターフェース328部には、操作部329およびコンピュータ327が接続されている。CPU320は、インターフェース328を介してユーザーからの指令を受け付け、指令に対応する処理を実行するプログラムモジュールを呼び出して、コピー、スキャナ、イメージストレージ、印刷等の処理を実行させる。さらに、主制御部330は、ROM324を含み、CPU320の初期設定データ、制御データ、プログラムなどを格納する。イメージストレージ326は、ハードディスク装置、メモリカードなどの固定または着脱自在のメモリ装置として構成され、画像形成装置100が取得した画像データや外部コンピュータ327から送信される画像データを格納して、ユーザーによる各種処理のために利用可能としている。
【0033】
操作部329は、後述する画像シフトを行う際のシフト量をオペレータが指示するために利用される。シフトにより実現する拡大量や縮小量を指定するための倍率%で指示することにより、ROM324に記憶されているシフト量に対応したレジスタの設定情報を読み出し、RAM322にセットする。あるいは、オペレータがレジスタに設定するパラメータ類を直接指定するようにしても良い。
【0034】
スキャナ部302が取得した画像データについてプリンタ部308を駆動して感光体ドラム104aなどに静電潜像として画像を出力する場合、CPU320は、上質紙、プラスチックフィルムなどの受像材の主走査および副走査方向の位置制御を実行する。CPU320は、副走査方向のスキャンを開始させる場合、GAVD310にスタート信号を出力する。GAVD310は、スタート信号を受領すると、IPU306がスキャン処理を開始する。その後、GAVD310は、バッファメモリなどに格納した画像データを受信し、その後、その受信した画像データを処理し、処理した画像データをLDドライバ312に出力する。また、外部コンピュータ327からの画像イメージなどを出力する場合には、スキャナ部302を動作させずに、画像データや指令コードを、RAM322やイメージストレージ326に蓄積し、GAVD310にスタート信号を出力する。その後、GAVD310は、バッファメモリなどに格納した画像データをスクリーン処理し、処理した画像データをLDドライバ312に出力する。
【0035】
スクリーン処理は、入力画像や入力コマンドに対応した8ビットの画像を、所定の閾値テーブルと比較して、0または1の1ビットの画像データに変換し、あるいは、入力コマンドに対応した、特定の画像パターンやテクスチャで塗りつぶしを行う。あるいは、VCSEL200の各ビームの出力が2〜4ビット程度の能力があれば、対応した2〜4ビットのコードに変換する。これにより、画像はスクリーン角を有する2値あるいは少値の画像イメージに変換される。なお、スクリーン角を持たないランダムな網点を形成するようなスクリーン処理の場合には、画像はスクリーン角を持たない。
【0036】
LDドライバ312は、GAVD310から画像データを受け取ると、VCSEL200の駆動制御信号を生成する。その後、LDドライバ312は、駆動制御信号をVCSEL200に送出することにより、VCSEL200を点灯させる。LDドライバ312は、半導体レーザ素子を、PWM制御などを使用して駆動させる。本実施例のVCSEL200は、半導体レーザ素子を40ch備えるが、VCSEL200のチャネル数はこれに限定されない。
【0037】
図7は、GAVD310の詳細な構成を示す。GAVD310は、同期信号を受信して、IPU306から送付される画像データを格納して記憶するFIFOバッファなどのメモリ340を備えていて、IPU306から送信された画像データを先入れ/先出し方式で画像補正部342に渡している。また、インターフェース328から受信した画像データや指令をスクリーン処理して生成される画像データもメモリ340に記憶される。
【0038】
画像補正部342は、メモリ340からスクリーン処理された画像データを読み込んで、画像ビット、すなわち、画像データを副走査方向にシフトすることにより変倍するための補正画素の追加・削除の処理および画像データの副走査方向の補正処理を実行する。
【0039】
出力データ制御部344は、画像補正部342が生成した画像データに対応する書き込み信号となる出力データを、半導体レーザ素子のチャネルに割当て、さらに同期検出装置210に対して同期信号を与えるための同期制御信号を追加して生成する。生成された駆動制御信号は、LDドライバ312に伝送され、ここで論理信号からVCSELを駆動するための電流信号に変換され、VCSELを駆動する。また、出力データ制御部344には、同期検出装置210からの同期信号が入力され、LDドライバ312への駆動制御信号の伝送を同期させている。なお、メモリ340、画像補正部342、出力データ制御部344の処理は、PLL346により動作クロックに同期している。
【0040】
図8は、高解像度化したときの不具合の発生を説明する図である。図8の四角形P(P11〜P13、P3〜P5など)は、挿入削除の画素位置を示す。挿入削除位置は、このように斜めに配置されている。副走査方向の挿入削除の頻度、すなわち距離Aに対応した画素数が画素シフトによる変倍率を示す。
【0041】
四角形Pは、P11、P5、P4、P3で囲まれる斜め部分の繰り返しにより発生する。このときP11、P12の距離は、解像度が上がると、すなわち画素の大きさが小さくなると、その距離が近くなる。このとき、レンズによるビームの集光は必ずしも、解像度の向上に比例しないから、図8のDに示すように、オーバーラップ(Dの露光領域が連続する)を始めてしまう。そのため、画素の挿入で、たとえば黒画素をおくと、これが黒筋として見えてしまう。特に、中間レベルの濃度で顕著になる。あるいは、画素の挿入で白画素をおくと、これが白筋として見えてしまう。
【0042】
図9は、その対策として、距離Aをほぼ維持したままで、P11、P12の距離を広くした場合の挿入削除画素の配置を示す。このときには、P11とP3の距離Cが今度は近くなり、たとえば横方向に黒筋や白筋が目立ちやすくなる。横方向に関しては、電子写真エンジンにおいては、バンディング等が発生しやすく、そのため、P11とP12の距離と同じ距離を維持するだけでは、内在する従来のバンディングとあいまって、バンディングが顕在化する。そのため、P11、P12の距離を単純に広くする方式では、良好な結果が得られない。
【0043】
つまり、距離Cを維持したままで、P11、P12の距離を広くすると、距離Aを広くせざるを得ない。距離Aはシフトによる変倍率を決定するものであり、例えば、200画素であれば、1/200で0.5%を実現できるが、距離Aが400画素になると、0.25%となり、0.5%の変倍が実現できないことになり、変倍の可能範囲が狭められ、好ましくない。0.5%の変倍を実現する場合には、画素の距離が接近しすぎて、画像に筋が発生し、好ましくない。
【0044】
図10は、本発明の挿入削除画素群の配置を示す。図10に示すように、P12、P13は、P12’、P13’の位置に発生させずに、P11の主走査方向に隣接して配置し、小グループを形成する。これにより、図10では、Dの連続部分が、D1、D2、D3のように、小グループ間で、露光領域の重なりが生じない距離だけ離れ、露光領域がグループごとに連続しなくなる。従って、後述するように、図8では、斜めに発生していた筋が、発生しなくなる。なお、小グループを構成する画素数は、電子写真エンジンに応じて適切な数に設定する必要がある。
【0045】
図11は、本発明により筋が発生し難くなる理由を説明する図である。例えば、黒画素を挿入する場合で説明する。前述したように、図8のDの露光円のように挿入画素の露光領域がオーバーラップすると、図19に示すように、個別露光のオーバーラップ分の合成エネルギーは、現像閾値を越えてしまうため、ここにトナーが付着することになる。これにより、斜めに黒筋が発生する。
【0046】
ところが、本発明の図10に示すように、挿入削除画素群を配置すると、図11(a)のように、個別の露光の合成エネルギーは連続することなく、間欠したものとなる。そのため、現像の閾値を超え難くなり、あるいは現像の閾値を超えても電子写真エンジンでは、トナーが安定して付着しないので、連続した筋が発生することはない。
【0047】
トナーが付着するか否かは、感光体上の積分光量により決まる。すなわち、ビーム形状がブロードであるので、複数のドットによる光の積分値によってトナーが付着するレベルに達する。従って、図19のように連続させずに、図11(a)のように、数画素で間欠させると、連続した筋は発生しなくなる。
【0048】
黒画素挿入ではなく、白画素挿入による拡大の場合は、白の領域に白が挿入されても目立たないので、白筋が目立つのは黒の領域に白画素が挿入されたときである。図11(b)は、それを説明する図である。黒領域は全面レーザ点灯であるから、合成エネルギーは、図11(b)に示すようになる。ここで、白画素挿入とは、その部分を露光しないのと同じであるから、個別露光の削除分の合成削除エネルギーに対応した分だけ、トナーが付着しないことになる。しかし、図11(b)の場合では、現像の閾値を大幅に下回ることは無いので、白筋が見えることはない。実際には黒べた部分ではなく、中間領域であったとしても、電子写真エンジンではトナーの散りという問題があるが、白挿入部分にもトナーが散るため、白挿入が間欠で発生してもそれが見えることは、現状の電子写真エンジンでは起こりにくい。
【0049】
そのため、黒画素挿入であっても白画素挿入であっても、適切な画素数による小グループを構成して間欠して挿入することで、画像の筋が認識されなくなる。
【0050】
削除の場合を説明すると、削除の場合、画像が黒べた、白べたのときには、画素を削除しても筋にはならないから、小グループを形成させないで削除しても問題ない。しかし、画像が中間濃度の場合であれば、小グループを構成して削除することによりトナーの除去が間欠して起こるので、筋が見え難くなる。
【0051】
このように、本発明は画像の濃度に関係なく、上記した小グループを形成する挿入削除を実施しているので、画像(特に中間濃度の画像)を検知することなく挿入削除を行うような簡易な構成でも十分に実用に供することができる。
【0052】
図12(a)は、本発明の挿入削除画素群の他の配置を示す。小グループ間の成す配列に対して、小グループの合成エネルギーができるだけ直角になるようにして、小グループ間の露光領域の重なりが生じないように距離を離す実施例である。
【0053】
図12(b)は、本発明の挿入削除画素群のさらに他の配置を示す。すなわち、高解像度の場合の実施例であり、主走査方向に6画素、隣接する副走査方向に2画素の計12画素を小グループとするものである。
【0054】
図12(c)は、本発明の挿入削除画素群のさらに他の配置を示す。すなわち、図12(b)の別の配置例であり、小グループ間の成す配列に対して、小グループの合成エネルギーができるだけ直角になるようにして距離を離す。
【0055】
図13は、本発明の画素群の挿入処理を説明する図である。すなわち、図10に示すように、画素群(3画素)を挿入して副走査方向に画像がシフト補正される処理を説明する図である。画像補正部342により実行される画像補正(挿入)処理は、CMYKと同様の回路で独立して行われるので、以下、1色分について説明する。
【0056】
図13(a)のように、規則的に斜め下方向に平行に並んだ黒印の位置(挿入削除位置)に画素群を挿入し、画像を全体に副走査方向にシフトさせ、(b)のように画像を副走査方向にシフトさせる。
【0057】
図14は、本発明の挿入処理を詳細に説明する図である。以下、本実施例では、アドレス座標とは、画像データを主走査ラインアドレス値(Rアドレス値)および副走査ラインアドレス値(Fアドレス値)で指定した場合の特定の画像ビットを与える各アドレス値のセットとして定義する。また、これらのアドレス座標は、主走査方向および副走査方向のラインに並んだ画素(すなわち画素列)ごとに定められている。そして、画像補正部342はRアドレス値およびFアドレス値で指定された座標のアドレス(すなわち、画素位置)に位置する画素に対して、画素ビットを挿入する等のシフト補正処理を行う。
【0058】
図14(a)は、4800dpiの元画像を示す。左上から主走査方向に画素がa0,a1,a2..と並び、次の行は左から主走査方向に画素がb0,b1,b2..と並ぶ。主走査方向のアドレスをR0,R1,R2..で表し、副走査方向のアドレスをF0,F1,F2,..で表す。
【0059】
これに対して、画像を副走査方向にシフト補正する処理を行う。画素群を挿入すれば、副走査の下方向に画像が全体的にシフトする。逆に縮小する場合には画素群を削除する。
【0060】
図14(b)は、画像と対応付けて画素群の挿入位置を*印で示す。この位置に関する情報は規則的に並んでいるので、実際にはメモリに展開しなくてよい。ロジック回路によって主走査および副走査を与えることにより、この位置に該当するか否かを調べることが可能である。
【0061】
画素群の挿入による変倍の処理を説明する。
行F0について、まず列R0,R1,R2のa0,a1,a2を読み出す。ここは、図14(b)のように、挿入位置に該当するので、画素データとして、それぞれダミーデータとして黒を出力する。そして、図14(d)に示すように、シフト保持レジスタR0,R1,R2に「1」を書き込み、「+1」にする。シフト保持レジスタは、初期値が0になっているので、+1に変わる。次に、R3,R4,R5のa3,a4,a5を読み出す。ここは、挿入位置に該当しないので、a3,a4,a5がそのまま出力される。このようにして最初の行を処理する。図14(c)のF0の行は、この処理結果を示す。
【0062】
次のF1行に処理が移る。R0,R1,R2について、最初の画素は、本来はb1,b1,b2を読み出すところであるが、R0,R1,R2についてはシフト保持レジスタが「1」になっているので、1つ上のF0行のデータを読み出す。そのため、出力はa0,a1,a2になる。
【0063】
R3に移ると、ここはシフト保持レジスタが「0」になっているので、データをそのまま読み出し、出力はb3になる。図14(c)のF1の行は、この処理結果を示す。
【0064】
同様に処理を行い、F14について説明する。R0,R1,R2はシフト保持レジスタが「1」なので、1つ上のデータを読み出し、出力はi0,i1,i2になる。R3,R4,R5は挿入位置に該当するので、黒画素を出力する。そして、図14(e)に示すように、シフト保持レジスタのR3,R4,R5に「1」をセットする。R6,R7,R8はシフト保持レジスタが「0」なので、そのままj6,j7,j8が出力される。このように、挿入削除位置で保持レジスタの値を+1して、ダミーデータを出力し、挿入削除位置以外ではシフト保持レジスタの値に応じて、数ライン上の値を読み出す。
【0065】
上記した処理を繰り返すことにより、図14(c)のように、出力画像は元画像(a)と比較して、徐々に副走査方向にずれることになる。これにより、シフト処理が達成される。同様に、画素を削除することにより、シフトによる縮小処理も達成できる。
【0066】
図15は、本発明による画素群の削除を詳細に説明する図である。図15(a)は、4800dpiでの元画像を示し、左上から主走査方向に画素がa0,a1,a2...と並び、次の行は左から主走査方向に画素がb0,b1,b2..と並ぶ。
【0067】
主走査方向のアドレスをR0,R1,R2..で表し、副走査方向のアドレスをF0,F1,F2,..で表す。これに対して、画素群を削除することにより、副走査の上方向に画像が全体的にシフトし、画像が縮小する。
【0068】
図15(b)は、画像と対応付けて画素群の削除位置を*印で示す。画素群の挿入処理と同様に、この位置に関する情報は規則的に並んでいるので、ロジック回路によって主走査および副走査を与えることにより、この位置に該当するか否かを調べることが可能である。
【0069】
画素群の削除による変倍の処理を説明する。
行F0について、まず列R0,R1,R2について説明する。ここは、図15(b)のように、削除位置に該当するので、画素データとして次の列のb0,b1,b2を出力する。そして、図15(d)に示すように、シフト保持レジスタR0,R1,R2に「−1」を書き込み、「−1」にする。シフト保持レジスタは、初期値が0になっているのでレジスタの値は−1となる。次に、R3,R4,R5のa3,a4,a5を読み出す。ここは、削除位置に該当しないので、a3,a4,a5がそのまま出力される。このようにして最初の行を処理する。図15(c)のF0の行は、この処理結果を示す。
【0070】
次のF1行に処理が移る。R0,R1,R2について、最初の画素は、本来はb1,b1,b2を読み出すところであるが、R0,R1,R2についてはシフト保持レジスタが「−1」になっているので、1つ下のF2行のデータを読み出す。そのため、出力はc0,c1,c2になる。
【0071】
R3に移ると、ここはシフト保持レジスタが「0」になっているので、データをそのまま読み出し、出力はb3になる。図15(c)のF1の行は、この処理結果を示す。
【0072】
同様に処理を行い、F14について説明する。R0,R1,R2はシフト保持レジスタが「−1」なので、1つ下の行のデータを読み出し、出力はk0,k1,k2になる。R3,R4,R5は図15(b)に示すように削除位置に該当するので、1つ下の行のデータk3,k4,k5を出力する。そして、図15(e)に示すように、シフト保持レジスタのR3,R4,R5に「−1」をセットする。R6,R7,R8はシフト保持レジスタが「0」なので、そのままj6,j7,j8が出力される。
【0073】
上記した処理を繰り返すことにより、図15(c)のように、出力画像は元画像(a)と比較して、徐々に副走査の上方向にずれることになる。これにより、シフト処理が達成される。
【0074】
図16(a)は、図12(b)の実施例に対応した、挿入削除発生パターンの例であり、図16(b)は、図12(a)の実施例に対応した、挿入削除発生パターンの例である。
【0075】
図17は、画像補正部(図7)の詳細な構成(挿入・削除信号発生回路)を示す。挿入信号は、図13に示すように元画像に対して規則的に発生するため、RクロックおよびFクロックから生成できる。図13、14の例ではFアドレスに関しては、14の間隔ごとに、Rアドレスに関しては、12の間隔ごとに発生し、ただし、Rアドレス方向については、最初のオフセットが少しずつ異なっている。
【0076】
初期値テーブル3426には、c進カウンタ3425の初期値と、挿入・削除の対象となるFアドレスと、主走査方向の連続する画素数が設定されている。図13、14の例では、Fアドレスとして、F0、F14が設定され、c進カウンタ3425は4進カウンタで構成され、F0の時には3、F14の時には2となる初期値が設定され(4進カウンタ3425の初期値が、F0の時には3、F14の時には2となる)、画素数として3が設定される。
【0077】
これら初期値とFアドレスに関する情報は、予め初期値テーブル3426に格納されており、CPU320からの切り替え信号3421に基づき、挿入削除頻度を切り替えることができる。
【0078】
図17(a)で説明すると、対象ライン判断部3424は、Fクロック3430をカウントするFアドレスカウンタ3423が、初期値テーブル3426に設定された挿入・削除対象とするFアドレスであるか否かを判断する。
【0079】
図14の例では、FアドレスのF0とF14が副走査アドレスの挿入位置であり、初期値テーブル3426には、F0とF14が設定されている。
【0080】
対象のFアドレスと判断された場合に、c進カウンタ3425は、Rアドレスに相当するRクロック3422を分周回路3428で分周した信号をカウントするように構成する。図13、14の場合では、4進のカウンタを構成し、0から3までをカウントする。挿入・削除対象とするFアドレスがF0である場合、カウンタ3425が3のときにキャリー信号が発生する。そして、主走査方向のカウンタのキャリー信号が出力している間だけ、初期値テーブル3426に設定されている画素数のRクロック3422とANDした信号を挿入削除信号(隣接する3画素R0、R1、R2)として、挿入削除信号発生回路3427から発生し、図14(b)に示すような挿入削除位置情報を発行することができる。
【0081】
また、図17(b)は、図12(b)の実施例に示す、小グループを構成するための挿入削除信号の発生回路の構成を示す。
【0082】
図17(b)で説明すると、Fクロック3430をF分周3429した後、Fアドレスカウンタ3423がカウントするので、対象ラインの判断は、例えば2ラインごとに対象ラインとして判断する。対象のFアドレスと判断された場合に、c進カウンタ3425に対して、Rアドレスに相当するRクロック3422を分周回路3428でR分周した信号をカウントさせるように構成する。図16(a)の場合では、7進のカウンタを構成し、0から6までをカウントする。6のときにキャリー信号が発生し、主走査方向のカウンタのキャリー信号が出力している間だけ、初期値テーブル3426に設定されている画素数(6画素)のRクロック3422とANDした信号を挿入削除信号として、挿入削除信号発生回路3427から発生する。これにより、副走査方向2×主走査方向6という挿入削除信号を生成することができる。なお、削除信号発生回路は、図17と同一の回路である。
【0083】
本発明は、前述した実施例の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(CPUやMPU)が記憶媒体に格納されたプログラムコードを読出し実行することによっても達成される。この場合、記憶媒体から読出されたプログラムコード自体が前述した実施例の機能を実現することになる。プログラムコードを供給するための記憶媒体としては、例えば、ハードディスク、光ディスク、光磁気ディスク、不揮発性のメモリカード、ROMなどを用いることができる。また、コンピュータが読出したプログラムコードを実行することにより、前述した実施例の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれる。さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれる。また、本発明の実施例の機能等を実現するためのプログラムは、ネットワークを介した通信によってサーバから提供されるものでも良い。
【符号の説明】
【0084】
210 同期検知装置
310 GAVD
312 LDドライバ
340 メモリ
342 画像補正部
344 出力データ制御部
346 PLL
【先行技術文献】
【特許文献】
【0085】
【特許文献1】特開2009−83472号公報
【特許文献2】特許第4253843号公報
【技術分野】
【0001】
本発明は、画素の挿入、削除による画質の劣化がない画像形成装置、画像形成方法、プログラムおよび記録媒体に関する。
【背景技術】
【0002】
光走査にマルチビームを用いた電子写真プロセス方式の画像形成装置で、両面印刷する際には、用紙の第1面を記録し、熱定着を行い、次に第2面を記録する方式を採るため、例えば、第1面の印刷と第2面の印刷とでは、0.2%〜0.4%の倍率差が生じる。これは、用紙から水分が失われることにより発生するものであり、用紙の種類により、倍率差が異なる。
【0003】
そこで、倍率調整や曲がり補正などのために、画素の間引きや画素の挿入等の補正を行う技術がある(例えば、特許文献1、2を参照)。
【0004】
しかし、上記した画素の挿入削除方式では、画像形成装置の解像度が向上した場合に、画素の挿入削除の距離が近くなってしまう。図18(a)は低解像度の挿入削除を示し、(b)は高解像度の挿入削除を示す。そして、このときに、ビーム径そのものが解像度の向上に応じて小径になれば、問題はないが、実際にはビーム径は小さくならず、その結果として、挿入削除の筋が発生し、画質が劣化してしまうという問題があった。
【0005】
すなわち、挿入削除により、その領域に付着するトナー量の変化が筋となる。トナーの付着と露光量には、非線形な関係があり、図19に示すように、挿入削除の画素が近くかつ連続していると、合成エネルギーがトナー付着の閾値を超えるので、レーザーオンで挿入なら、閾値を超えた領域にトナーが付着する。これにより斜めに黒い筋が発生する。
【発明の概要】
【発明が解決しようとする課題】
【0006】
図20は、従来の画素の挿入処理を説明する図である。例えば、図20(a)は元画像であり、副走査方向に200画素に1画素の割合で画素を追加すると、およそ0.5%の変倍が実現できる(図20(b))。このように、画素を挿入削除しても、画像の歪が発生しないのは、斜め方向に並んだ歪み同士の距離が離れているからである。このとき、この変倍は画像出力装置の解像度によらない。ここで、さらに高機能の出力装置とするために、図18(b)に示すように、書込み系の解像度を向上させるとする。
【0007】
ところで、200画素に1画素の割合は、書込み系の解像度には影響されないから、0.5%の変倍を実現するためにはやはり200画素の1画素の割合で画素を追加する必要がある。つまり、図20(c)に示すように、斜め方向の挿入削除位置の実際の距離が近づいてしまうことになる。単純な画素の挿入削除で、画像に筋が発生しないのは、挿入削除の間隔が離れているためであるから、解像度が向上して間隔が近づくことによって、挿入削除による画像の劣化(筋)が発生してしまう。
【0008】
そこで、例えば400画素に1画素とすれば、従来と同様に不具合は発生しなくなるが、その代わり、0.25%程度の変倍しか実現できなくなる。つまり、従来画質に問題のない0.5%の変倍においては、画像に筋が発生する。
【0009】
本発明は、上記した課題に鑑みてなされたもので、
本発明の目的は、画素の挿入削除により、画像形成装置の解像度が向上し、画素の挿入削除の距離が近くなった場合でも、挿入削除による画質の劣化(筋)が発生しない画像形成装置、画像形成方法、プログラムおよび記録媒体を提供することにある。
【課題を解決するための手段】
【0010】
本発明は、画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成手段と、前記画像に対して規則的に画素を挿入または削除(以下、挿入削除)することにより画像の拡大または縮小を行う画像補正手段を備えた画像形成装置において、前記画像補正手段は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置することを最も主要な特徴とする。
【発明の効果】
【0011】
本発明によれば、書込み系の解像度が向上し、画素の挿入削除の距離が近くなった場合でも、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、挿入削除画素群の露光領域同士が重ならないように配置しているので、ビームによる挿入削除箇所の露光の合成エネルギーが連続せずに途切れることになり、画質の劣化(黒筋や白筋抜け)の発生が回避される。
【図面の簡単な説明】
【0012】
【図1】本発明の画像形成装置の構成を示す。
【図2】面発光型半導体レーザの構成を示す。
【図3】光学装置が感光体ドラムを露光する構成を示す。
【図4】飛び越し走査の走査位置を説明する図である。
【図5】感光体上での露光位置の詳細を示す。
【図6】画像形成装置の制御ユニットの構成を示す。
【図7】GAVDの詳細な構成を示す。
【図8】高解像度化したときの不具合の発生を説明する図である。
【図9】図8の不具合の発生を解消する処理を説明する図である。
【図10】本発明の挿入削除画素群の配置を示す。
【図11】本発明により筋が発生し難くなる理由を説明する図である。
【図12】本発明の挿入削除画素群の他の配置を示す。
【図13】本発明の画素群の挿入処理を説明する図である。
【図14】本発明の挿入処理を詳細に説明する図である。
【図15】本発明の画素群の削除を詳細に説明する図である。
【図16】図12に対応した、挿入削除発生パターン例を示す。
【図17】挿入・削除信号発生回路の構成を示す。
【図18】低解像度、高解像度の挿入削除を示す。
【図19】従来の挿入削除処理による合成エネルギーを示す。
【図20】従来の画素の挿入処理を説明する図である。
【発明を実施するための形態】
【0013】
以下、発明の実施の形態について図面により詳細に説明する。本発明は、規則的に画素を挿入または削除することにより、画像の拡大または縮小を行う画像処理装置において、挿入削除画素を集めて挿入削除画素群を形成し、挿入削除画素群の露光領域同士は、重ならないように配置する。
【実施例1】
【0014】
図1は、本発明の画像形成装置の構成を示す。画像形成装置100は、ポリゴンミラー102aなどの光学要素を含む光学装置102と、感光体ドラム、帯電装置、現像装置などを含む像形成部112と、中間転写ベルトなどを含む転写部122により構成される。光学装置102は、半導体レーザとして図示しないVCSEL200(図2、図3を参照)を含んで構成される。図1に示す例では、VCSEL200から射出された光ビームは、一旦、図示しない第1シリンドリカルレンズにより集光され、ポリゴンミラー102aにより、反射ミラー102bへと偏向される。
【0015】
VCSEL(Vertical Cavity Surface Emitting LASER)200とは、同一チップ上に複数の光源(半導体レーザ)を格子状に配置した面発光型半導体レーザである。VCSEL200を使用した画像形成装置としては様々な技術があり、本発明の画像形成装置100の光学装置102には、これらの公知技術と同様の構成で、VCSEL200が組み込まれている。
【0016】
図2は、光学装置102に組み込まれたVCSEL200の構成を示す。VCSEL200は、図2に示すように、複数の光源ch1〜ch40(複数の発光点)が斜め格子状に配置された面発光型半導体レーザアレイを構成している。
【0017】
画像形成装置100は、fθレンズを使用しないポストオブジェクト型の光学装置102を構成する。ch1〜ch40からなる光ビームLは、図示した実施例では、シアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)の各色に対応した数、発生されていて、ポリゴンミラー102aにより偏向されたビームLは、反射ミラー102bで反射され、第2シリンドリカルレンズ102cで再度集光された後に感光体ドラム104a、106a、108a、110aを露光している。
【0018】
光ビームLの照射は、上述したように複数の光学要素を使用して行われるため、主走査方向および副走査方向のタイミングの同期がとられる。以下、主走査方向を、光ビームの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向として定義する。
【0019】
感光体ドラム104a、106a、108a、110aは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。光導電層は、それぞれ感光体ドラム104a、106a、108a、110aに対応して配設され、コロトロン、スコロトロン、または帯電ローラなどで構成される帯電器104b、106b、108b、110bにより表面電荷が付与される。
【0020】
各帯電器104b、106b、108b、110bにより感光体ドラム104a、106a、108a、110a上に付与された静電荷は、光ビームLにより像状露光され、静電潜像が形成される。感光体ドラム104a、106a、108a、110a上に形成された静電潜像は、現像スリーブ、現像剤供給ローラ、規制ブレードなどを含む現像器104c、106c、108c、110cにより現像され、現像剤像が形成される。
【0021】
感光体ドラム104a、106a、108a、110a上に担持された現像剤は、搬送ローラ114a、114b、114cにより矢線Aの方向に移動する中間転写ベルト114上に転写される。中間転写ベルト114は、C、M、Y、Kの現像剤を担持した状態で2次転写部へと搬送される。2次転写部は、2次転写ベルト118と、搬送ローラ118a、118bにより構成される。2次転写ベルト118は、搬送ローラ118a、118bにより矢線Bの方向に搬送される。2次転写部には、給紙カセットなどの受像材収容部128から上質紙、プラスチックシートなどの受像材124が搬送ローラ126により供給される。
【0022】
2次転写部は、2次転写バイアスを印加して、中間転写ベルト114上に担持された多色現像剤像を、2次転写ベルト118上に吸着保持された受像材124に転写する。受像材124は、2次転写ベルト118の搬送と共に定着装置120へと供給される。定着装置120は、シリコーンゴム、フッソゴムなどを含む定着ローラなどの定着部材130により構成され、受像材124と多色現像剤像とを加圧加熱し、印刷物132として画像形成装置100の外部へと排出する。排出口には、印刷物132の画像を検査するための読み取りセンサー133が配置されており、出来上がった印刷物132を読み取る。多色現像剤像を転写した後の転写ベルト114は、クリーニングブレードを含むクリーニング部116により転写残現像剤が除去された後、次の像形成プロセスへと供給される。
【0023】
図3は、VCSEL200を含む光学装置102が感光体ドラム104aを露光する構成を示す。VCSEL200から射出された光ビームLは、光ビーム束を整形するために使用される第1シリンドリカルレンズ202により集光され、反射ミラー204および結像レンズ206を経た後、ポリゴンミラー102aにより偏向される。ポリゴンミラー102aは、数千〜数万回転するスピンドルモータなどにより回転駆動されている。ポリゴンミラー102aで反射された光ビームLは、反射ミラー102bで反射された後、第2シリンドリカルレンズ102cにより再整形され、感光体ドラム104a上を露光する。
【0024】
また、光ビームLの副走査方向への走査開始タイミングを同期するため、反射ミラー208が配置されている。反射ミラー208は、副走査方向の走査を開始する以前で、光ビームLを、フォトダイオードなどを含む同期検出装置210へと反射させる。同期検出装置210は、当該光ビームを検出すると、副走査を開始させるために同期信号を発生させ、VCSEL200への駆動制御信号の生成処理などの処理を同期する。
【0025】
VCSEL200は、後述するGAVD310から送付されるパルス信号により駆動され、後述するように、画像データの所定の画像ビットに対応する位置に光ビームLが露光され、感光体ドラム104a上に静電潜像を形成する。
【0026】
図4は、ch1〜ch40の40ビームらなる光ビームLによって、感光体上での飛び越し走査が行われる、その走査位置を説明する図である。40ビームの光ビームは、一括でポリゴンミラーにより主走査方向に走査される。40ビームはおよそその走査ラインをお互いに飛び越すようにして、走査している。図4は、ポリゴンミラー5面分によって、40ビームが走査される様子を示す。
【0027】
図5は、感光体上での露光位置の詳細を示す。感光体上での露光解像度は4800dpi、従って、図5の画素間の間隔(マス目)は約5.2μmとなる。ある時点での走査S1とその次のポリゴンミラー面による走査S2を説明する。まず、ポリゴンミラー面は一度に40ビームをスキャンする。ビームは40チャンネルで、中央部の20チャンネル(ch20)目と21チャンネル(ch21)目の間は近接している。その他のチャンネルの間は、1走査ラインの間隙を作って主走査方向に走査するような位置関係に構成されている。
【0028】
チャンネル20とチャンネル21との中間点aの位置が、副走査方向におけるレンズ群の中央であり、副走査方向に対称になっている。あるポリゴン面で、このような位置関係で水平走査が行われると、次の面では図中のS2で示すラインを走査し、S1のラインの21チャンネル(ch21)と22チャンネル(ch22)との隙間を、今度は1チャンネル(ch1)が走査するように構成されている。また、Y、C、Mについても同様である。このようにして、4800dpi解像度の書込みユニットが構成されている。
【0029】
このような、全体としては40ビームからなる飛び越し走査光学系であり、中央の20−21ch間が近接していることにより、8の倍数で飛び越しができる。8の倍数で処理できることは、画像処理のための回路を構成する上でも扱いやすくなる。また、光源としてVCSEL(面発光レーザーダイオード)を利用した場合に光源配置の自由度が高いという利点がある。また、通常の飛び越し走査よりも、1ch〜40ch間の副走査ビーム間隔が狭くなり、最も外側のビームが光軸よりそれ程遠ざかることがなくなるので、副走査ビームピッチのばらつき、ビームスポット径のばらつきが低減できる。また、走査レンズの有効範囲も小さくでき、光学素子の小型化も可能となる、という利点がある。
【0030】
図6は、画像形成装置100の制御ユニット300の構成を示す。制御ユニット300は、スキャナ部302と、プリンタ部308と、主制御部330として構成されている。スキャナ部302は、画像を読み取る手段として機能しており、スキャナが読み取った信号をA/D変換して黒オフセット補正、シェーディング補正、画素位置補正を行うVPU304と、取得された画像を、RGB表色系からCMYK表色系の画像データとしてデジタル変換するための画像処理を行うIPU306により構成されている。スキャナ部302が取得した読み取り画像は、デジタルデータとしてプリンタ部308へと送られる。
【0031】
プリンタ部308は、VCSEL200の駆動制御を行う制御手段として機能するGAVD(Gate Array for Video Device)310と、GAVD310が生成した駆動制御信号により半導体レーザ素子を駆動させるための電流を、半導体レーザ素子に供する供給LDドライバ312と、2次元的に配置された半導体レーザ素子を実装するVCSEL200により構成される。本実施例のGAVD310は、スキャナ部302から送られた、あるいはコンピュータ327側からコマンド等で生成された画像データを、VCSEL200の射出する半導体レーザ素子の感光体上の空間的な配置に対応するように変換して高解像度化処理を実行する。
【0032】
また、スキャナ部302とプリンタ部308は、システムバス316を介して主制御部330と接続されていて、主制御部330の指令により、画像読み取りおよび画像形成が制御されている。主制御部330は、中央処理装置(以下、CPU)320と、CPU320が使用するRAM322とを含む。インターフェース328部には、操作部329およびコンピュータ327が接続されている。CPU320は、インターフェース328を介してユーザーからの指令を受け付け、指令に対応する処理を実行するプログラムモジュールを呼び出して、コピー、スキャナ、イメージストレージ、印刷等の処理を実行させる。さらに、主制御部330は、ROM324を含み、CPU320の初期設定データ、制御データ、プログラムなどを格納する。イメージストレージ326は、ハードディスク装置、メモリカードなどの固定または着脱自在のメモリ装置として構成され、画像形成装置100が取得した画像データや外部コンピュータ327から送信される画像データを格納して、ユーザーによる各種処理のために利用可能としている。
【0033】
操作部329は、後述する画像シフトを行う際のシフト量をオペレータが指示するために利用される。シフトにより実現する拡大量や縮小量を指定するための倍率%で指示することにより、ROM324に記憶されているシフト量に対応したレジスタの設定情報を読み出し、RAM322にセットする。あるいは、オペレータがレジスタに設定するパラメータ類を直接指定するようにしても良い。
【0034】
スキャナ部302が取得した画像データについてプリンタ部308を駆動して感光体ドラム104aなどに静電潜像として画像を出力する場合、CPU320は、上質紙、プラスチックフィルムなどの受像材の主走査および副走査方向の位置制御を実行する。CPU320は、副走査方向のスキャンを開始させる場合、GAVD310にスタート信号を出力する。GAVD310は、スタート信号を受領すると、IPU306がスキャン処理を開始する。その後、GAVD310は、バッファメモリなどに格納した画像データを受信し、その後、その受信した画像データを処理し、処理した画像データをLDドライバ312に出力する。また、外部コンピュータ327からの画像イメージなどを出力する場合には、スキャナ部302を動作させずに、画像データや指令コードを、RAM322やイメージストレージ326に蓄積し、GAVD310にスタート信号を出力する。その後、GAVD310は、バッファメモリなどに格納した画像データをスクリーン処理し、処理した画像データをLDドライバ312に出力する。
【0035】
スクリーン処理は、入力画像や入力コマンドに対応した8ビットの画像を、所定の閾値テーブルと比較して、0または1の1ビットの画像データに変換し、あるいは、入力コマンドに対応した、特定の画像パターンやテクスチャで塗りつぶしを行う。あるいは、VCSEL200の各ビームの出力が2〜4ビット程度の能力があれば、対応した2〜4ビットのコードに変換する。これにより、画像はスクリーン角を有する2値あるいは少値の画像イメージに変換される。なお、スクリーン角を持たないランダムな網点を形成するようなスクリーン処理の場合には、画像はスクリーン角を持たない。
【0036】
LDドライバ312は、GAVD310から画像データを受け取ると、VCSEL200の駆動制御信号を生成する。その後、LDドライバ312は、駆動制御信号をVCSEL200に送出することにより、VCSEL200を点灯させる。LDドライバ312は、半導体レーザ素子を、PWM制御などを使用して駆動させる。本実施例のVCSEL200は、半導体レーザ素子を40ch備えるが、VCSEL200のチャネル数はこれに限定されない。
【0037】
図7は、GAVD310の詳細な構成を示す。GAVD310は、同期信号を受信して、IPU306から送付される画像データを格納して記憶するFIFOバッファなどのメモリ340を備えていて、IPU306から送信された画像データを先入れ/先出し方式で画像補正部342に渡している。また、インターフェース328から受信した画像データや指令をスクリーン処理して生成される画像データもメモリ340に記憶される。
【0038】
画像補正部342は、メモリ340からスクリーン処理された画像データを読み込んで、画像ビット、すなわち、画像データを副走査方向にシフトすることにより変倍するための補正画素の追加・削除の処理および画像データの副走査方向の補正処理を実行する。
【0039】
出力データ制御部344は、画像補正部342が生成した画像データに対応する書き込み信号となる出力データを、半導体レーザ素子のチャネルに割当て、さらに同期検出装置210に対して同期信号を与えるための同期制御信号を追加して生成する。生成された駆動制御信号は、LDドライバ312に伝送され、ここで論理信号からVCSELを駆動するための電流信号に変換され、VCSELを駆動する。また、出力データ制御部344には、同期検出装置210からの同期信号が入力され、LDドライバ312への駆動制御信号の伝送を同期させている。なお、メモリ340、画像補正部342、出力データ制御部344の処理は、PLL346により動作クロックに同期している。
【0040】
図8は、高解像度化したときの不具合の発生を説明する図である。図8の四角形P(P11〜P13、P3〜P5など)は、挿入削除の画素位置を示す。挿入削除位置は、このように斜めに配置されている。副走査方向の挿入削除の頻度、すなわち距離Aに対応した画素数が画素シフトによる変倍率を示す。
【0041】
四角形Pは、P11、P5、P4、P3で囲まれる斜め部分の繰り返しにより発生する。このときP11、P12の距離は、解像度が上がると、すなわち画素の大きさが小さくなると、その距離が近くなる。このとき、レンズによるビームの集光は必ずしも、解像度の向上に比例しないから、図8のDに示すように、オーバーラップ(Dの露光領域が連続する)を始めてしまう。そのため、画素の挿入で、たとえば黒画素をおくと、これが黒筋として見えてしまう。特に、中間レベルの濃度で顕著になる。あるいは、画素の挿入で白画素をおくと、これが白筋として見えてしまう。
【0042】
図9は、その対策として、距離Aをほぼ維持したままで、P11、P12の距離を広くした場合の挿入削除画素の配置を示す。このときには、P11とP3の距離Cが今度は近くなり、たとえば横方向に黒筋や白筋が目立ちやすくなる。横方向に関しては、電子写真エンジンにおいては、バンディング等が発生しやすく、そのため、P11とP12の距離と同じ距離を維持するだけでは、内在する従来のバンディングとあいまって、バンディングが顕在化する。そのため、P11、P12の距離を単純に広くする方式では、良好な結果が得られない。
【0043】
つまり、距離Cを維持したままで、P11、P12の距離を広くすると、距離Aを広くせざるを得ない。距離Aはシフトによる変倍率を決定するものであり、例えば、200画素であれば、1/200で0.5%を実現できるが、距離Aが400画素になると、0.25%となり、0.5%の変倍が実現できないことになり、変倍の可能範囲が狭められ、好ましくない。0.5%の変倍を実現する場合には、画素の距離が接近しすぎて、画像に筋が発生し、好ましくない。
【0044】
図10は、本発明の挿入削除画素群の配置を示す。図10に示すように、P12、P13は、P12’、P13’の位置に発生させずに、P11の主走査方向に隣接して配置し、小グループを形成する。これにより、図10では、Dの連続部分が、D1、D2、D3のように、小グループ間で、露光領域の重なりが生じない距離だけ離れ、露光領域がグループごとに連続しなくなる。従って、後述するように、図8では、斜めに発生していた筋が、発生しなくなる。なお、小グループを構成する画素数は、電子写真エンジンに応じて適切な数に設定する必要がある。
【0045】
図11は、本発明により筋が発生し難くなる理由を説明する図である。例えば、黒画素を挿入する場合で説明する。前述したように、図8のDの露光円のように挿入画素の露光領域がオーバーラップすると、図19に示すように、個別露光のオーバーラップ分の合成エネルギーは、現像閾値を越えてしまうため、ここにトナーが付着することになる。これにより、斜めに黒筋が発生する。
【0046】
ところが、本発明の図10に示すように、挿入削除画素群を配置すると、図11(a)のように、個別の露光の合成エネルギーは連続することなく、間欠したものとなる。そのため、現像の閾値を超え難くなり、あるいは現像の閾値を超えても電子写真エンジンでは、トナーが安定して付着しないので、連続した筋が発生することはない。
【0047】
トナーが付着するか否かは、感光体上の積分光量により決まる。すなわち、ビーム形状がブロードであるので、複数のドットによる光の積分値によってトナーが付着するレベルに達する。従って、図19のように連続させずに、図11(a)のように、数画素で間欠させると、連続した筋は発生しなくなる。
【0048】
黒画素挿入ではなく、白画素挿入による拡大の場合は、白の領域に白が挿入されても目立たないので、白筋が目立つのは黒の領域に白画素が挿入されたときである。図11(b)は、それを説明する図である。黒領域は全面レーザ点灯であるから、合成エネルギーは、図11(b)に示すようになる。ここで、白画素挿入とは、その部分を露光しないのと同じであるから、個別露光の削除分の合成削除エネルギーに対応した分だけ、トナーが付着しないことになる。しかし、図11(b)の場合では、現像の閾値を大幅に下回ることは無いので、白筋が見えることはない。実際には黒べた部分ではなく、中間領域であったとしても、電子写真エンジンではトナーの散りという問題があるが、白挿入部分にもトナーが散るため、白挿入が間欠で発生してもそれが見えることは、現状の電子写真エンジンでは起こりにくい。
【0049】
そのため、黒画素挿入であっても白画素挿入であっても、適切な画素数による小グループを構成して間欠して挿入することで、画像の筋が認識されなくなる。
【0050】
削除の場合を説明すると、削除の場合、画像が黒べた、白べたのときには、画素を削除しても筋にはならないから、小グループを形成させないで削除しても問題ない。しかし、画像が中間濃度の場合であれば、小グループを構成して削除することによりトナーの除去が間欠して起こるので、筋が見え難くなる。
【0051】
このように、本発明は画像の濃度に関係なく、上記した小グループを形成する挿入削除を実施しているので、画像(特に中間濃度の画像)を検知することなく挿入削除を行うような簡易な構成でも十分に実用に供することができる。
【0052】
図12(a)は、本発明の挿入削除画素群の他の配置を示す。小グループ間の成す配列に対して、小グループの合成エネルギーができるだけ直角になるようにして、小グループ間の露光領域の重なりが生じないように距離を離す実施例である。
【0053】
図12(b)は、本発明の挿入削除画素群のさらに他の配置を示す。すなわち、高解像度の場合の実施例であり、主走査方向に6画素、隣接する副走査方向に2画素の計12画素を小グループとするものである。
【0054】
図12(c)は、本発明の挿入削除画素群のさらに他の配置を示す。すなわち、図12(b)の別の配置例であり、小グループ間の成す配列に対して、小グループの合成エネルギーができるだけ直角になるようにして距離を離す。
【0055】
図13は、本発明の画素群の挿入処理を説明する図である。すなわち、図10に示すように、画素群(3画素)を挿入して副走査方向に画像がシフト補正される処理を説明する図である。画像補正部342により実行される画像補正(挿入)処理は、CMYKと同様の回路で独立して行われるので、以下、1色分について説明する。
【0056】
図13(a)のように、規則的に斜め下方向に平行に並んだ黒印の位置(挿入削除位置)に画素群を挿入し、画像を全体に副走査方向にシフトさせ、(b)のように画像を副走査方向にシフトさせる。
【0057】
図14は、本発明の挿入処理を詳細に説明する図である。以下、本実施例では、アドレス座標とは、画像データを主走査ラインアドレス値(Rアドレス値)および副走査ラインアドレス値(Fアドレス値)で指定した場合の特定の画像ビットを与える各アドレス値のセットとして定義する。また、これらのアドレス座標は、主走査方向および副走査方向のラインに並んだ画素(すなわち画素列)ごとに定められている。そして、画像補正部342はRアドレス値およびFアドレス値で指定された座標のアドレス(すなわち、画素位置)に位置する画素に対して、画素ビットを挿入する等のシフト補正処理を行う。
【0058】
図14(a)は、4800dpiの元画像を示す。左上から主走査方向に画素がa0,a1,a2..と並び、次の行は左から主走査方向に画素がb0,b1,b2..と並ぶ。主走査方向のアドレスをR0,R1,R2..で表し、副走査方向のアドレスをF0,F1,F2,..で表す。
【0059】
これに対して、画像を副走査方向にシフト補正する処理を行う。画素群を挿入すれば、副走査の下方向に画像が全体的にシフトする。逆に縮小する場合には画素群を削除する。
【0060】
図14(b)は、画像と対応付けて画素群の挿入位置を*印で示す。この位置に関する情報は規則的に並んでいるので、実際にはメモリに展開しなくてよい。ロジック回路によって主走査および副走査を与えることにより、この位置に該当するか否かを調べることが可能である。
【0061】
画素群の挿入による変倍の処理を説明する。
行F0について、まず列R0,R1,R2のa0,a1,a2を読み出す。ここは、図14(b)のように、挿入位置に該当するので、画素データとして、それぞれダミーデータとして黒を出力する。そして、図14(d)に示すように、シフト保持レジスタR0,R1,R2に「1」を書き込み、「+1」にする。シフト保持レジスタは、初期値が0になっているので、+1に変わる。次に、R3,R4,R5のa3,a4,a5を読み出す。ここは、挿入位置に該当しないので、a3,a4,a5がそのまま出力される。このようにして最初の行を処理する。図14(c)のF0の行は、この処理結果を示す。
【0062】
次のF1行に処理が移る。R0,R1,R2について、最初の画素は、本来はb1,b1,b2を読み出すところであるが、R0,R1,R2についてはシフト保持レジスタが「1」になっているので、1つ上のF0行のデータを読み出す。そのため、出力はa0,a1,a2になる。
【0063】
R3に移ると、ここはシフト保持レジスタが「0」になっているので、データをそのまま読み出し、出力はb3になる。図14(c)のF1の行は、この処理結果を示す。
【0064】
同様に処理を行い、F14について説明する。R0,R1,R2はシフト保持レジスタが「1」なので、1つ上のデータを読み出し、出力はi0,i1,i2になる。R3,R4,R5は挿入位置に該当するので、黒画素を出力する。そして、図14(e)に示すように、シフト保持レジスタのR3,R4,R5に「1」をセットする。R6,R7,R8はシフト保持レジスタが「0」なので、そのままj6,j7,j8が出力される。このように、挿入削除位置で保持レジスタの値を+1して、ダミーデータを出力し、挿入削除位置以外ではシフト保持レジスタの値に応じて、数ライン上の値を読み出す。
【0065】
上記した処理を繰り返すことにより、図14(c)のように、出力画像は元画像(a)と比較して、徐々に副走査方向にずれることになる。これにより、シフト処理が達成される。同様に、画素を削除することにより、シフトによる縮小処理も達成できる。
【0066】
図15は、本発明による画素群の削除を詳細に説明する図である。図15(a)は、4800dpiでの元画像を示し、左上から主走査方向に画素がa0,a1,a2...と並び、次の行は左から主走査方向に画素がb0,b1,b2..と並ぶ。
【0067】
主走査方向のアドレスをR0,R1,R2..で表し、副走査方向のアドレスをF0,F1,F2,..で表す。これに対して、画素群を削除することにより、副走査の上方向に画像が全体的にシフトし、画像が縮小する。
【0068】
図15(b)は、画像と対応付けて画素群の削除位置を*印で示す。画素群の挿入処理と同様に、この位置に関する情報は規則的に並んでいるので、ロジック回路によって主走査および副走査を与えることにより、この位置に該当するか否かを調べることが可能である。
【0069】
画素群の削除による変倍の処理を説明する。
行F0について、まず列R0,R1,R2について説明する。ここは、図15(b)のように、削除位置に該当するので、画素データとして次の列のb0,b1,b2を出力する。そして、図15(d)に示すように、シフト保持レジスタR0,R1,R2に「−1」を書き込み、「−1」にする。シフト保持レジスタは、初期値が0になっているのでレジスタの値は−1となる。次に、R3,R4,R5のa3,a4,a5を読み出す。ここは、削除位置に該当しないので、a3,a4,a5がそのまま出力される。このようにして最初の行を処理する。図15(c)のF0の行は、この処理結果を示す。
【0070】
次のF1行に処理が移る。R0,R1,R2について、最初の画素は、本来はb1,b1,b2を読み出すところであるが、R0,R1,R2についてはシフト保持レジスタが「−1」になっているので、1つ下のF2行のデータを読み出す。そのため、出力はc0,c1,c2になる。
【0071】
R3に移ると、ここはシフト保持レジスタが「0」になっているので、データをそのまま読み出し、出力はb3になる。図15(c)のF1の行は、この処理結果を示す。
【0072】
同様に処理を行い、F14について説明する。R0,R1,R2はシフト保持レジスタが「−1」なので、1つ下の行のデータを読み出し、出力はk0,k1,k2になる。R3,R4,R5は図15(b)に示すように削除位置に該当するので、1つ下の行のデータk3,k4,k5を出力する。そして、図15(e)に示すように、シフト保持レジスタのR3,R4,R5に「−1」をセットする。R6,R7,R8はシフト保持レジスタが「0」なので、そのままj6,j7,j8が出力される。
【0073】
上記した処理を繰り返すことにより、図15(c)のように、出力画像は元画像(a)と比較して、徐々に副走査の上方向にずれることになる。これにより、シフト処理が達成される。
【0074】
図16(a)は、図12(b)の実施例に対応した、挿入削除発生パターンの例であり、図16(b)は、図12(a)の実施例に対応した、挿入削除発生パターンの例である。
【0075】
図17は、画像補正部(図7)の詳細な構成(挿入・削除信号発生回路)を示す。挿入信号は、図13に示すように元画像に対して規則的に発生するため、RクロックおよびFクロックから生成できる。図13、14の例ではFアドレスに関しては、14の間隔ごとに、Rアドレスに関しては、12の間隔ごとに発生し、ただし、Rアドレス方向については、最初のオフセットが少しずつ異なっている。
【0076】
初期値テーブル3426には、c進カウンタ3425の初期値と、挿入・削除の対象となるFアドレスと、主走査方向の連続する画素数が設定されている。図13、14の例では、Fアドレスとして、F0、F14が設定され、c進カウンタ3425は4進カウンタで構成され、F0の時には3、F14の時には2となる初期値が設定され(4進カウンタ3425の初期値が、F0の時には3、F14の時には2となる)、画素数として3が設定される。
【0077】
これら初期値とFアドレスに関する情報は、予め初期値テーブル3426に格納されており、CPU320からの切り替え信号3421に基づき、挿入削除頻度を切り替えることができる。
【0078】
図17(a)で説明すると、対象ライン判断部3424は、Fクロック3430をカウントするFアドレスカウンタ3423が、初期値テーブル3426に設定された挿入・削除対象とするFアドレスであるか否かを判断する。
【0079】
図14の例では、FアドレスのF0とF14が副走査アドレスの挿入位置であり、初期値テーブル3426には、F0とF14が設定されている。
【0080】
対象のFアドレスと判断された場合に、c進カウンタ3425は、Rアドレスに相当するRクロック3422を分周回路3428で分周した信号をカウントするように構成する。図13、14の場合では、4進のカウンタを構成し、0から3までをカウントする。挿入・削除対象とするFアドレスがF0である場合、カウンタ3425が3のときにキャリー信号が発生する。そして、主走査方向のカウンタのキャリー信号が出力している間だけ、初期値テーブル3426に設定されている画素数のRクロック3422とANDした信号を挿入削除信号(隣接する3画素R0、R1、R2)として、挿入削除信号発生回路3427から発生し、図14(b)に示すような挿入削除位置情報を発行することができる。
【0081】
また、図17(b)は、図12(b)の実施例に示す、小グループを構成するための挿入削除信号の発生回路の構成を示す。
【0082】
図17(b)で説明すると、Fクロック3430をF分周3429した後、Fアドレスカウンタ3423がカウントするので、対象ラインの判断は、例えば2ラインごとに対象ラインとして判断する。対象のFアドレスと判断された場合に、c進カウンタ3425に対して、Rアドレスに相当するRクロック3422を分周回路3428でR分周した信号をカウントさせるように構成する。図16(a)の場合では、7進のカウンタを構成し、0から6までをカウントする。6のときにキャリー信号が発生し、主走査方向のカウンタのキャリー信号が出力している間だけ、初期値テーブル3426に設定されている画素数(6画素)のRクロック3422とANDした信号を挿入削除信号として、挿入削除信号発生回路3427から発生する。これにより、副走査方向2×主走査方向6という挿入削除信号を生成することができる。なお、削除信号発生回路は、図17と同一の回路である。
【0083】
本発明は、前述した実施例の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(CPUやMPU)が記憶媒体に格納されたプログラムコードを読出し実行することによっても達成される。この場合、記憶媒体から読出されたプログラムコード自体が前述した実施例の機能を実現することになる。プログラムコードを供給するための記憶媒体としては、例えば、ハードディスク、光ディスク、光磁気ディスク、不揮発性のメモリカード、ROMなどを用いることができる。また、コンピュータが読出したプログラムコードを実行することにより、前述した実施例の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれる。さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれる。また、本発明の実施例の機能等を実現するためのプログラムは、ネットワークを介した通信によってサーバから提供されるものでも良い。
【符号の説明】
【0084】
210 同期検知装置
310 GAVD
312 LDドライバ
340 メモリ
342 画像補正部
344 出力データ制御部
346 PLL
【先行技術文献】
【特許文献】
【0085】
【特許文献1】特開2009−83472号公報
【特許文献2】特許第4253843号公報
【特許請求の範囲】
【請求項1】
画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成手段と、前記画像に対して規則的に画素を挿入または削除(以下、挿入削除)することにより画像の拡大または縮小を行う画像補正手段を備えた画像形成装置において、前記画像補正手段は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置することを特徴とする画像形成装置。
【請求項2】
前記挿入削除画素群の配列方向に対して、前記挿入削除画素群の露光の合成エネルギーが直交していることを特徴とする請求項1記載の画像形成装置。
【請求項3】
前記挿入削除画素群は、主走査方向の挿入削除画素位置に配置されていることを特徴とする請求項1記載の画像形成装置。
【請求項4】
前記挿入削除画素群は、副走査方向に隣接している、複数の主走査方向の挿入削除画素位置に配置されていることを特徴とする請求項1記載の画像形成装置。
【請求項5】
前記挿入削除画素群は、主走査方向に対して所定の角度で配置されていることを特徴とする請求項1記載の画像形成装置。
【請求項6】
前記画像補正手段は、主走査、副走査方向における挿入削除画素位置を設定する設定手段と、主走査クロックを分周する分周手段と、前記分周出力をカウントする第1のカウント手段と、副走査クロックをカウントする第2のカウント手段と、前記第2のカウント手段のカウント値が前記設定された副走査方向における挿入削除画素位置であるか否かを判定する判定手段と、前記判定の結果、前記設定された副走査方向における挿入削除画素位置であるとき、前記第1のカウント手段のカウント結果に基づいて、前記主走査方向における挿入削除画素位置に相当する、前記主走査クロックの挿入削除信号を出力する出力手段を備えたことを特徴とする請求項1記載の画像形成装置。
【請求項7】
画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成工程と、前記画像に対して規則的に画素を挿入または削除(以下、挿入削除)することにより画像の拡大または縮小を行う画像補正工程を備えた画像形成方法において、前記画像補正工程は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置することを特徴とする画像形成方法。
【請求項8】
請求項7記載の画像形成方法をコンピュータに実現させるためのプログラム。
【請求項9】
請求項7記載の画像形成方法をコンピュータに実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項1】
画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成手段と、前記画像に対して規則的に画素を挿入または削除(以下、挿入削除)することにより画像の拡大または縮小を行う画像補正手段を備えた画像形成装置において、前記画像補正手段は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置することを特徴とする画像形成装置。
【請求項2】
前記挿入削除画素群の配列方向に対して、前記挿入削除画素群の露光の合成エネルギーが直交していることを特徴とする請求項1記載の画像形成装置。
【請求項3】
前記挿入削除画素群は、主走査方向の挿入削除画素位置に配置されていることを特徴とする請求項1記載の画像形成装置。
【請求項4】
前記挿入削除画素群は、副走査方向に隣接している、複数の主走査方向の挿入削除画素位置に配置されていることを特徴とする請求項1記載の画像形成装置。
【請求項5】
前記挿入削除画素群は、主走査方向に対して所定の角度で配置されていることを特徴とする請求項1記載の画像形成装置。
【請求項6】
前記画像補正手段は、主走査、副走査方向における挿入削除画素位置を設定する設定手段と、主走査クロックを分周する分周手段と、前記分周出力をカウントする第1のカウント手段と、副走査クロックをカウントする第2のカウント手段と、前記第2のカウント手段のカウント値が前記設定された副走査方向における挿入削除画素位置であるか否かを判定する判定手段と、前記判定の結果、前記設定された副走査方向における挿入削除画素位置であるとき、前記第1のカウント手段のカウント結果に基づいて、前記主走査方向における挿入削除画素位置に相当する、前記主走査クロックの挿入削除信号を出力する出力手段を備えたことを特徴とする請求項1記載の画像形成装置。
【請求項7】
画像信号に従って露光し、電子写真プロセスにより画像を形成する画像形成工程と、前記画像に対して規則的に画素を挿入または削除(以下、挿入削除)することにより画像の拡大または縮小を行う画像補正工程を備えた画像形成方法において、前記画像補正工程は、複数の挿入削除画素が隣接するように配置することにより挿入削除画素群を生成し、前記挿入削除画素群の露光領域同士が重ならないように配置することを特徴とする画像形成方法。
【請求項8】
請求項7記載の画像形成方法をコンピュータに実現させるためのプログラム。
【請求項9】
請求項7記載の画像形成方法をコンピュータに実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2012−65035(P2012−65035A)
【公開日】平成24年3月29日(2012.3.29)
【国際特許分類】
【出願番号】特願2010−205805(P2010−205805)
【出願日】平成22年9月14日(2010.9.14)
【出願人】(000006747)株式会社リコー (37,907)
【Fターム(参考)】
【公開日】平成24年3月29日(2012.3.29)
【国際特許分類】
【出願日】平成22年9月14日(2010.9.14)
【出願人】(000006747)株式会社リコー (37,907)
【Fターム(参考)】
[ Back to top ]