画像表示装置
【課題】画像構成部材に対する充電能力が低いアクティブ素子を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる画像表示装置を提供する。
【解決手段】アクティブ素子１００１のゲート端子１００２に印加する選択電圧と非選択電圧とをを切り換える動作状態切り換え時にドレイン端子１００４に生じる駆動電圧の変動成分であるフィードスルー電圧の大きさΔＶを、所定範囲内にする。その所定範囲は、プログレッシブ表示動作の開始から０．５秒以内に所定の画素に対応する画素構成部材の充電電圧が所定の目標電圧まで上昇してプログレッシブ表示動作が完了するように設定された下限値ΔＶｍｉｎ以上、且つ、リフレッシュ動作後の表示状態を維持する画素に対応する画素構成部材の充電電圧がプログレッシブ表示動作の期間中に該表示状態を維持可能な電圧に維持されるように設定した上限値ΔＶｍａｘ以下である。
【解決手段】アクティブ素子１００１のゲート端子１００２に印加する選択電圧と非選択電圧とをを切り換える動作状態切り換え時にドレイン端子１００４に生じる駆動電圧の変動成分であるフィードスルー電圧の大きさΔＶを、所定範囲内にする。その所定範囲は、プログレッシブ表示動作の開始から０．５秒以内に所定の画素に対応する画素構成部材の充電電圧が所定の目標電圧まで上昇してプログレッシブ表示動作が完了するように設定された下限値ΔＶｍｉｎ以上、且つ、リフレッシュ動作後の表示状態を維持する画素に対応する画素構成部材の充電電圧がプログレッシブ表示動作の期間中に該表示状態を維持可能な電圧に維持されるように設定した上限値ΔＶｍａｘ以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画面を構成する各画素の表示状態を制御するためのアクティブマトリクス回路を備えた、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、電子ペーパー、フレキシブル表示装置、電子本、可搬型表示装置などの画像表示装置に関するものである。
【背景技術】
【０００２】
従来、この種の画像表示装置として、アクティブマトリクス回路のアクティブ素子として、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を使用したものが知られている。このアクティブマトリクス回路では、ＦＥＴからなるアクティブ素子のゲート端子（状態選択端子）に入力される選択電圧が所定のタイミングで順次供給される複数の選択線が、表示画面の複数の走査線それぞれに沿って配置されている。各選択線には、対応する走査線に沿って配置されている複数のアクティブ素子のゲート端子が接続され、互いに異なるタイミングで、アクティブ素子をアクティブ状態（オン状態）にするための選択電圧が所定の選択期間だけ供給される。また、アクティブ素子の例えばソース端子（画素信号入力端子）に入力される信号が所定のタイミングで供給される複数の画素信号線が、上記複数の選択線に交差するように配置されている。各画素信号線には、その画素信号線に沿って位置する複数の画素に対応する複数のアクティブ素子のソース端子（画素信号入力端子）が接続され、画像データに基づいて、上記選択期間にオンされているアクティブ素子から画素構成部材に駆動電圧を出力するための画素信号が供給される。このように選択期間にオンされているアクティブ素子の画素信号入力端子に画素信号が入力されると、当該アクティブ素子のドレイン端子（駆動電圧出力端子）から、対応する画素構成部材に駆動電圧が出力され、この駆動電圧により画素の表示状態が変化する。
【０００３】
また、上記従来の画像表示装置において、ゲート端子を構成する電極とドレイン端子を構成する電極とが互いに対向した部分においてゲート−ドレイン間静電容量Ｃｇｄ［μＦ］が存在する。このゲート−ドレイン間静電容量Ｃｇｄの存在により、ゲート端子に印加する選択電圧が変化した瞬間にドレイン端子に出力される駆動電圧が瞬間的に変動する、いわゆる「フィードスルー」と呼ばれる現象が発生する。このフィードスルーによって生じる駆動電圧の変動分（以下、「フィードスルー電圧」といい、その大きさを「ΔＶ」と表記する。）は、互いに直列関係にあるゲート−ドレイン間静電容量Ｃｇｄとドレイン端子−アース間に形成される静電容量Ｃａとの比、及び、ゲート端子に印加される選択電圧（ゲート電圧）Ｖｇの変化量ΔＶｇによって決まる。すなわち、ΔＶ＝ΔＶｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃａ）となる。特許文献１には、上記フィードスルー電圧の大きさΔＶを小さくする画像表示装置について開示されている。
【特許文献１】特開平１０−０７８５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、アクティブマトリクス回路の高密度化が進み１画素あたりのＴＦＴは小さくなり、さらに走査周期を変えずにより多くの選択線を駆動するため、各選択線それぞれを選択する選択期間が短くなっている。そのため、例えば表示画面の全体が白色になるようにリフレッシュ動作を行った後、黒画像部分を構成する所定の画素について画像構成部材の駆動電極を、一回の選択期間で目標の電圧（黒色に反転するための電圧）まで充電するのが難しくなってきている。移動度が１×１０−２［ｃｍ２／（Ｖ・ｓ）］よりも大きな比較的充電能力が高いＴＦＴであれば、上記短い選択期間で画像構成部材を目標の電圧まで充電できるが、有機ＴＦＴなどの移動度の低い（例えば、１×１０−３［ｃｍ２／（Ｖ・ｓ）］以下）ＴＦＴでは、一回の選択期間内に画像構成部材を十分に充電できない。そのため、目標の電圧まで充電するためには、何度か書き込まなくてはならず、目標の電圧まで充電するのに時間がかかり、画像表示切り換えの速度を悪化させてしまう。
【０００５】
また、上記ＴＦＴの種類によっては、上記ゲート−ドレイン間の静電容量Ｃｇｄが最低でも０．０５〜０．１５［ｐＦ］程度になってしまい、上記フィードスルー電圧の大きさΔＶを小さくすることができず、表示画面の画質に大きく影響を与えてしまう。例えば、ｐチャネルＦＥＴからなるｐ型のＴＦＴをアクティブ素子に用い、表示画面を構成する複数の画素それぞれの電気泳動材からなる画像構成部材に負の電圧を印加し表示画面の全体を白表示するリフレッシュ動作を行い、その後、所定の画素の画像構成部材についてのみ選択期間に正の電圧を印加して黒表示することにより表示画面の画像切り換えを行う場合がある。この場合、負の電圧に充電された白表示の画素の画像構成部材の駆動電極が、当該画素の選択線が選択期間から非選択期間になったときに発生するフィードスルーによって正の電圧になってしまい、白表示用に充電していた負の電位を維持できず、画像品質が低下してしまう。
【０００６】
本発明は、以上の問題に鑑みなされたものであり、その目的とするところは、画像構成部材に対する充電能力が低いアクティブ素子を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる画像表示装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１の発明は、表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動電圧によって各画素の表示状態が変化する表示部と、該複数の画素ごとに該画素構成部材へ印加する駆動電圧を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択電圧と該駆動電圧の出力が規制される状態にするための非選択電圧とが入力される状態選択端子と、該画素構成部材に印加する該駆動電圧を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動電圧を該画素構成部材に出力する駆動電圧出力端子とを有し、該アクティブ素子の該状態選択端子に印加する該選択電圧と該非選択電圧とをを切り換える動作状態切り換え時に該駆動電圧出力端子に該駆動電圧の変動成分であるフィードスルー電圧を生じさせる静電容量成分が該状態選択端子と該駆動電圧出力端子との間に存在する画像表示装置において、該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の状態選択端子に入力するための該選択電圧及び該非選択電圧をそれぞれ、所定のタイミングで順次供給する選択信号供給部と、該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択電圧が供給されている選択期間中の所定のタイミングで供給する画素信号供給部と、該表示画面の画像切り換え時に、該複数の選択線に該選択電圧を印加するとともに該複数の画素信号線に該画素信号として該選択電圧と同極性の電圧を印加することにより該表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態にするリフレッシュ動作を行い、そのリフレッシュ動作の後、該複数の選択線の間で該選択電圧の印加タイミングを互いにずらしながら各選択線に対して互いに極性が異なる該非選択電圧と該選択電圧とを交互に繰り返し印加するとともに該表示画面の所定の画素について該リフレッシュ動作後の表示状態を変化させるように各選択期間において該複数の画素信号線から選択された所定の画素信号線について該画素信号として該選択電圧とは逆極性の電圧を印加し該所定の画素に対応する該画素構成部材の充電電圧を所定の目標電圧まで次第に上昇させることにより該表示画面を次第に目標の画像にするプログレッシブ表示動作を行うように、該選択信号供給部及び該画素信号供給部を制御する制御部と、を更に備え、該フィードスルー電圧の大きさΔＶは、該プログレッシブ表示動作の開始から０．５秒以内に該所定の画素に対応する該画素構成部材の充電電圧が該所定の目標電圧まで上昇して該プログレッシブ表示動作が完了するように設定された下限値ΔＶｍｉｎ以上、且つ、該リフレッシュ動作後の表示状態を維持する画素に対応する該画素構成部材の充電電圧が該プログレッシブ表示動作の期間中に該表示状態を維持可能な電圧に維持されるように設定した上限値ΔＶｍａｘ以下の範囲内にあることを特徴とするものである。
また、請求項２の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加され、該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．１［ｐＦ］以上且つ０．３［ｐＦ］以下の範囲にあるとき、上記フィードスルー電圧の大きさΔＶは、（１／３）・Ｖｓ以上且つ（４／３）・Ｖｓ以下の範囲内にあることを特徴とするものである。
また、請求項３の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加されるとき、上記フィードスルー電圧の大きさΔＶはＶｓに等しいことを特徴とするものである。
また、請求項４の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．１［ｐＦ］以上且つ０．３［ｐＦ］以下の範囲にあるとき、該２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／５以上且つ２／１以下の範囲内にあることを特徴とするものである。
また、請求項５の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ゲート端子と該ドレイン端子との間の静電容量をＣｇｄとし該ドレイン端子とアースとの間の静電容量Ｃａとしたとき、上記２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／１であることを特徴とするものである。
また、請求項６の発明は、請求項２乃至５の画像表示装置において、上記電界効果トランジスタのドレイン端子とアースとの間に、上記画素構成部材の電極間静電容量よりも十分大きな補助静電容量Ｃｓｔを接続し、上記ドレイン端子とアースとの間の静電容量Ｃａは、該補助静電容量Ｃｓｔで近似されることを特徴とするものである。
また、請求項７の発明は、請求項１乃至６のいずれかの画像表示装置において、
上記アクティブマトリクス回路における上記選択電圧及び非選択電圧の入力端から上記選択線を介して上記複数のアクティブ素子の状態選択端子に至るまでのライン抵抗をＲｇｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）としたとき、各アクティブ素子の該ライン抵抗Ｒｇｉと、上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｎ×Ｃａｎを満たすように、各アクティブ素子を構成したことを特徴とするものである。
また、請求項８の発明は、請求項１乃至６のいずれかの画像表示装置において、
上記複数のアクティブ素子を上記選択信号供給部から離れる方向に沿って複数のアクティブ素子群に分け、上記アクティブマトリクス回路における上記選択電圧及び非選択電圧の入力端からから各アクティブ素子群に属する複数のアクティブ素子の状態選択端子に至るまでのライン抵抗の代表値をＲｇｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）としたとき、各アクティブ素子群における該ライン抵抗の代表値Ｒｇｉと、該アクティブ素子の上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｍ×Ｃａｍを満たすように、各アクティブ素子を構成したことを特徴とするものである。
また、請求項９の発明は、請求項１乃至８のいずれかの画像表示装置において、上記画素構成部材は電気泳動材を用いて構成したことを特徴とするものである。
また、請求項１０の発明は、請求項１乃至９のいずれかの画像表示装置において、上記アクティブ素子は、有機半導体からなる電界効果トランジスタであることを特徴とするものである。
また、請求項１１の発明は、請求項１乃至１０のいずれかの画像表示装置において、上記アクティブ素子は、薄膜トランジスタであることを特徴とするものである。
【０００８】
本発明は、アクティブ素子におけるフィードスルーを単に小さくするのではなくフィードスルーという現象を積極的に利用し、そのフィードスルー電圧を所定の範囲に規定するとともに所定のリフレッシュ動作及びプログレッシブ表示動作と組み合わせることにより、上記目的を達成しようとするものである。すなわち、本発明において、表示画面の画像切り換え時に、複数の選択線に選択電圧が印加されるとともに複数の画素信号線に画素信号として選択電圧と同極性の電圧が印加されることにより、表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態にするリフレッシュ動作が行われる。前述のように画像構成部材に対する充電能力が低いアクティブ素子を用いた場合には、一回の選択期間でリフレッシュ動作後の表示状態を変化させるように画素の画像構成部材を所定の目標電圧まで充電することが難しい。そのため、本発明では、次のようなプログレッシブ表示動作が行われる。すなわち、上記リフレッシュ動作の後、複数の選択線の間で選択電圧の印加タイミングが互いにずらされながら、各選択線に対して互いに極性が異なる非選択電圧と選択電圧とが交互に繰り返し印加される。この非選択電圧及び選択電圧の繰り返し印加とともに、表示画面の所定の画素についてリフレッシュ動作後の表示状態を変化させるように各選択期間において複数の画素信号線から選択された所定の画素信号線について、画素信号として選択電圧とは逆極性の電圧が印加される。この複数繰り返される選択期間における選択電圧及び画素信号の印加により、所定の画素に対応する画素構成部材に出力される駆動電圧を所定の目標電圧まで次第に上昇させ、表示画面を次第に目標の画像にする。以上のようなプログレッシブ表示動作がリフレッシュ動作の後に行われる。
そして、上記プログレッシブ表示動作において繰り返される各非選択期間にアクティブ素子の状態選択端子に印加される非選択電圧は、各選択期間にアクティブ素子の画素信号入力端子に印加される画素信号と同じ極性の電圧である。従って、上記リフレッシュ動作後の表示状態を変化させる所定の画素については、各非選択期間の開始時にアクティブ素子の状態選択端子に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧がアクティブ素子の駆動電圧出力端子に出力され画像構成部材が充電される。この非選択期間の開始時におけるフィードスルー電圧による充電により、上記リフレッシュ動作後の表示状態を変化させる所定の画素について画像構成部材の充電が促進され画像切換完了時の所定の目標電圧まで充電できるまでの時間を短くすることができる。しかも、上記フィードスルー電圧が上記所定の下限値ΔＶｍｉｎ以上であるので、上記プログレッシブ表示動作の開始から０．５秒以内に上記所定の画素に対応する画素構成部材の充電電圧が所定の目標電圧まで上昇してプログレッシブ表示動作が完了する。
また、上記リフレッシュ動作後の表示状態を維持する画素についても、各非選択期間の開始時にアクティブ素子の状態選択端子に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧がアクティブ素子の駆動電圧出力端子に出力され画像構成部材が充電される。ここで、上記フィードスルー電圧が上記所定の上限値ΔＶｍａｘ以下であるので、上記リフレッシュ動作後の表示状態を維持する画素については、プログレッシブ表示動作の期間中において、その画素に対応する画素構成部材の充電電圧が上記表示状態を維持可能な電圧に維持される。
【発明の効果】
【０００９】
本発明によれば、画像構成部材に対する充電能力が低いアクティブ素子を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができるという優れた効果がある。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を、画像構成部材として電気泳動材（着色粒子）を用いた画像表示装置である電子ペーパーに適用した一実施形態について説明する。
図１は、本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む回路部の概略構成を示す説明図である。図２は、アクティブマトリクス回路の一部（１画素分）を拡大した模式図である。図中縦方向に延びる信号ラインが画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎであり、図中横方向に延びる信号ラインが選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍである。
【００１１】
本実施形態の画像表示装置は、表示画面を構成する複数の画素に対応させて複数の電気泳動材からなる画素構成部材がマトリックス状に配置され複数の画素構成部材それぞれに印加される駆動電圧によって各画素の表示状態が変化する表示部と、複数の画素ごとに画素構成部材へ印加する駆動電圧を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備えている。本実施形態のアクティブマトリクス回路は、アクティブ素子として、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１００１が用いられている。図中の（ｍ，ｎ）座標に配置されたＴＦＴ１００１を例に挙げて説明すると、ＴＦＴ１００１のドレイン端子（駆動電圧出力端子）１００４には、画像構成部材の画素電極１００５が接続されている。また、ＴＦＴ１００１は、そのソース端子（画素信号入力端子）１００３に、対応する画素信号線ｎが接続されており、そのゲート端子（状態選択端子）１００２に、対応する選択線ｍが接続されている。本実施形態のＴＦＴ１００１は、有機半導体で構成されたｐチャネルのＴＦＴであるが、適切に電圧を設定し直すことで、ｎチャネルのＴＦＴであってもよい。
【００１２】
また、本実施形態の画像表示装置は、アクティブマトリクス回路のほか、制御部としてのコントローラ３０９、記憶手段としてのメモリ３１０、選択信号供給部としての選択線ドライバ３１３、画素信号供給部としての画素信号線ドライバ３１１が搭載されている。メモリ３１０には、表示部に表示する画像フレームの各表示画素の表示データが格納される。
【００１３】
図３は、アクティブマトリクス回路の一画素におけるアクティブ素子及び画像構成部材の等価回路を示す説明図である。画像構成部材は、アースに接続されている透明電極１００６と、これに対向して配置される画素電極１００５と、両電極の間に配置された電気泳動材である着色粒子１０１４とを用いて構成されている。本例では、所定極性に帯電した着色粒子１０１４を移動させることで、表示面側の各表示画素の色や濃度（明るさ）などを調整して画像を表示する。また、画素電極１００５には、アクティブ素子としてのＴＦＴ１００１のドレイン端子が接続されている。このＴＦＴ１００１は、そのソース端子に信号線ｎが接続されており、そのゲート端子に選択線ｍが接続されている。このようなアクティブマトリクス回路においては、表示画面の各画素の電極１００５，１００６間に発生させる電界の向きを画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎに印加する駆動電圧の正負により決定する。また、どの画素について駆動電圧の印加を可能とするかは、どの選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍにアクティブ状態選択電圧（以下「選択電圧」という。）又は非アクティブ状態選択電圧（以下「非選択電圧」という。）を印加するかによって制御する。すなわち、例えば（ｍ，ｎ）の画素において、選択線ｍに選択電圧を印加すると、その選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＮ状態（アクティブ状態）になる。これにより、信号線ｎを通じてＴＦＴ１００１のソース端子１００３に印加される駆動電圧が、ドレイン端子１００４に接続された画素電極１００５に印加される。一方、選択線ｍに非選択電圧を印加すると、その非選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＦＦ状態（非アクティブ状態）になる。これにより、信号線ｎから駆動電圧がＴＦＴ１００１のソース端子１００３に印加されても、ドレイン端子１００４に接続された画素電極１００５には駆動電圧が印加されない。
【００１４】
図４は、ＴＦＴ１００１と画素電極１００５の断面構造を示す説明図である。ＴＦＴ１００１の構造は、基板１２０１の上にゲート電極（ゲート端子）１００２と対向電極１０１０とが形成され、これらの電極１００２，１０１０の上に絶縁膜１０１２が形成されている。そして、この絶縁膜１０１２の上にソース電極（ソース端子）１００３及びドレイン電極（ドレイン端子）１００４を形成し、これらの電極１００３，１００４間に活性層１０１３が形成される。ソース電極１００３、ドレイン電極１００４及び活性層１０１３は、保護膜１０１５に覆われている。保護膜１０１５にはスルーホール電極１０１６が形成され、このスルーホール電極１０１６を通じてドレイン電極１００４と画素電極１００５との電気的な導通路が形成される。このようなＴＦＴ１００１においては、図４に示したように、ゲート電極１００２とドレイン電極１００４とが互いに対向した部分においてゲート−ドレイン間静電容量Ｃｇｄ［μＦ］が存在する。この静電容量については、前述の図３においてゲート−ドレイン間静電容量Ｃｇｄ１１０２で示している。また、ＴＦＴ１００１のドレイン電極１００４と対向電極１０１０との間にも静電容量が存在する。この静電容量については、前述の図３において補助静電容量Ｃｓｔ１１０３で示している。
【００１５】
ＴＦＴ１００１は、ゲート−ドレイン間静電容量Ｃｇｄ１１０２が存在するため、ゲート電圧が変化した瞬間にドレイン電圧が瞬間的に変動するいわゆる「フィードスルー」と呼ばれる現象が発生する。このフィードスルーによって生じるフィードスルー電圧（以下、このフィードスルー電圧の大きさをΔＶとする。）は、ゲート−ドレイン間静電容量Ｃｇｄ１１０２とドレイン端子１００４に接続されている静電容量Ｃａとの分圧比と、ゲート端子１００２に印加されるゲート電圧Ｖｇの変化量ΔＶｇによって決まる。上記ドレイン端子１００４に接続されている静電容量Ｃａは、上記画像構成部材の静電容量と補助静電容量Ｃｓｔ１１０３との和になるが、通常、画像構成部材の静電容量は補助静電容量Ｃｓｔ１１０３よりも十分に小さいため、以下の説明では、上記ドレイン端子１００４に接続されている静電容量Ｃａとして、補助静電容量Ｃｓｔ１１０３を用いて。
【００１６】
図５は、本実施形態の電子ペーパーの表示部１３００及び回路部１２００の一部を切断した断面を模式的に示した説明図である。表示部１３００の表示面１３０１ａは透明基板１３０１の一方の面で構成され、その透明基板１３０１の他方の面上には、ＩＴＯ（酸化インジウムスズ）などの透明電極１００６が形成されている。透明電極１００６と、これに対向して配置される画素電極１００５との間には、画素構成部材としての移動材である電気泳動材としての白と黒の２色の着色粒子１０１４Ｗ，１０１４Ｂを内包した複数のカプセル１３０３が配置されている。なお、本実施形態においては、カプセル１３０３の寸法が表示画素よりも大きいものであるが、カプセル１３０３の寸法が表示画素と同じであったり小さいものであったりしてもよい。本実施形態では、互いに逆極性に帯電した各色の着色粒子１０１４Ｗ，１０１４Ｂを電界の作用により移動させることで、表示面１３０１ａ側の各表示画素の色や濃度（明るさ）などを調整して、画像を表示する。なお、透明電極１００６は、各画素電極に対して共通の電極であり、アースに接続されている。
【００１７】
画素電極１００５と透明電極１００６との間に発生する電界の向きは、対応する画素信号線ｎに印加する駆動電圧の極性により決定する。また、どの画素電極１００５に対して駆動電圧の印加を可能とするかは、対応する選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍに印加される選択電圧によって制御する。具体的に（ｍ，ｎ）の画素を例に挙げて説明する。選択線ｍに選択電圧を印加すると、その選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＮ状態（アクティブ状態）になる。これにより、画素信号線ｎを通じてＴＦＴ１００１のソース端子１００３に印加される駆動電圧がドレイン端子１００４を通じて画素電極１００５に印加される。一方、選択線ｍに非選択電圧を印加すると、その非選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＦＦ状態（非アクティブ状態）になる。これにより、画素信号線ｎから駆動電圧がＴＦＴ１００１のソース端子１００３に印加されても、ドレイン端子１００４に接続された画素電極１００５には駆動電圧が印加されない。
【００１８】
カプセル１３０３内の着色粒子１０１４Ｗ，１０１４Ｂは、外部電界が無い状態ではカプセル１３０３内で分散した状態となる。一方、駆動電圧の印加によって外部電界が発生した状態では、図５に示すように、カプセル１３０３内の着色粒子１０１４Ｗ，１０１４Ｂは外部電界の向きに応じてカプセル１３０３内を移動する。これにより、カプセル１３０３内を表示面１３０１ａ側に移動した着色粒子１０１４Ｗ，１０１４Ｂの色に応じて各画素の色や濃度（明るさ）が決定し、表示面全体として白黒の画像が表示される。
【００１９】
次に、本実施形態における画像表示動作について説明する。
表示部１３００に新たな画像フレームを表示する場合、操作部３０８において表示切替開始信号が生成され、その表示切替開始信号がコントローラ３０９へ送信されることにより表示切替処理が開始する。コントローラ３０９は、まず、選択線ドライバ３１３へ命令信号３０Ｆを送信する。この命令信号３０Ｆを受信した選択線ドライバ３１３は、命令信号３０Ｆに従い、選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍを通じて各ＴＦＴ１００１のゲート端子１００２に所定のタイミングで所定の制御電圧（選択電圧又は非選択電圧）を印加する。これにより、各ＴＦＴ１００１の動作状態が制御される。コントローラ３０９からの命令信号３０Ｆには、どの選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍ上のＴＦＴ１００１をＯＮ状態にするかの制御信号と、選択線ドライバ３１３から選択電圧を出力するタイミングを決定する制御信号とが含まれている。
【００２０】
また、コントローラ３０９は、メモリ３１０へアドレッシング信号３０Ｂを送信するとともに、画素信号線ドライバ３１１には命令信号３０Ｄを送信する。メモリ３１０へのアドレッシング信号３０Ｂにより、メモリ３１０内から表示対象である画像フレームの各表示画素の表示データが抽出される。この表示データは、各表示画素のＴＦＴ１００１で表示するパターンに対応したものである。抽出された表示データ３０Ｃは、メモリ３１０から画素信号線ドライバ３１１へ送信される。画素信号線ドライバ３１１は、この表示データ３０Ｃとコントローラ３０９からの命令信号３０Ｄとによって、各画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎを通じて各ＴＦＴ１００１のソース端子１００３に所定のタイミングで所定の駆動電圧を印加する。コントローラ３０９からの命令信号３０Ｄには、画素信号線ドライバ３１１から駆動電圧を出力するタイミングを決定する制御信号が含まれている。
【００２１】
各ＴＦＴ１００１では、ゲート端子１００２に選択電圧が印加されている期間（ＯＮ状態の期間）にソース端子１００３へ入力された駆動電圧がドレイン端子１００４を通じて画素電極１００５へ伝達される。これにより、その画素電極１００５が駆動電圧に応じてプラス電位又はマイナス電位になり、画素電極１００５と透明電極１００６との間に電位差が生じて電界が発生する。これにより、その画素電極１００５と透明電極１００６との間に位置する着色粒子１０１４Ｗ，１０１４Ｂのいずれか一方が透明電極１００６側に移動する。これにより、その表示画素の色が、透明電極１００６側に移動した着色粒子１０１４Ｗ，１０１４Ｂの色となる。このようにして、各表示画素の色を順次制御していき、すべての表示画素についての制御が終了した時点で、画像フレームの表示切り替えが完了する。
【００２２】
なお、各画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎに印加する駆動電圧の電圧レベルは、画素信号線用Ｄ／Ａコンバータ（以下「画素信号線用ＤＡＣ」という。）３１２によって設定される。また、各選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍに印加する選択電圧の電圧レベルは、選択線用Ｄ／Ａコンバータ（以下「選択線用ＤＡＣ」という。）３１４によって設定される。画素信号線用ＤＡＣ３１２や選択線用ＤＡＣ３１４で設定する電圧レベルは、コントローラ３０９から送信される電圧レベル設定信号に応じて決定される。具体的には、コントローラ３０９からの電圧レベル設定信号を受信した画素信号線用ＤＡＣ３１２及び選択線用ＤＡＣ３１４は、受信した電圧レベル設定信号に応じた電圧レベルの電圧を、それぞれ、画素信号線ドライバ３１１及び選択線ドライバ３１３に送る。
【００２３】
次に、上記構成の画像表示装置における表示画面の画像切り換え動作について説明する。
本実施形態では、表示画面の画像切り換え時に、次のようにリフレッシュ動作及びプログレッシブ表示動作を行うように、選択線ドライバ３１３及び画素信号線ドライバ３１１が制御される。まず、リフレッシュ動作では、上記アクティブマトリクス回路の複数の選択線に選択電圧を印加するとともに、複数の画素信号線に画素信号として選択電圧と同極性の電圧を印加することにより、表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態（例えば、全体が白色又は黒色の表示状態）にする（図６（ａ）及び（ｂ）参照）。そして、リフレッシュ動作後のプログレッシブ表示動作では、複数の選択線の間で選択電圧の印加タイミングを互いにずらしながら各選択線に対して互いに極性が異なる非選択電圧と選択電圧とを交互に繰り返し印加するとともに、表示画面を構成する複数の画素のうち所定の画素について上記リフレッシュ動作後の表示状態を変化させるように、各選択期間において複数の画素信号線から選択された所定の画素信号線について画素信号として選択電圧とは逆極性の電圧を印加する。これにより、上記所定の画素に対応する画素構成部材の充電電圧を所定の目標電圧まで次第に上昇させることにより表示画面を次第に目標の画像にすることができる（図６（ｃ）及び（ｄ）参照）。
【００２４】
図７（ａ）は、あるアクティブ素子１００１のゲート端子１００２へ印加する電圧（選択電圧、非選択電圧）を示したものであり、図７（ｂ）はソース端子１００３に印加される画素信号の電圧を示したものである。上記リフレッシュ動作の期間（以下、「リフレッシュ期間」という。）は、全てのゲートライン（選択線）に−１２Ｖを印加しＴＦＴ１００１をアクティブ状態にする。このときソースライン（画素信号線）は全て−１２Ｖが印加されているリフレッシュ期間が終わると、一度全てのゲート端子１００２に＋１２Ｖが印加され、ＴＦＴ１００１を非アクティブ状態にする。その後、各ゲート端子１００２を１ラインづつＯＮし表示をさせることになる。このときソース端子１００３にはＴＦＴ１００１のＯＮ時は＋１２Ｖ、それ以外は−１２Ｖが印加されるものとする。つまり、目標電圧は＋１２Ｖである。
【００２５】
図７（ｃ）は、上記図７（ａ）及び（ｂ）の電圧をそれぞれゲート端子及びソース端子に印加したときの画像構成部材の画素電極１００５の画素電位を示したものである。リフレッシュ期間が終わり、ゲート電圧が−１２Ｖから＋１２ＶになるとＴＦＴ１００１が非アクティブ状態になる。このゲート端子１００２の電圧変化によってフィードスルーが発生し、ゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔの分圧比によって画素電位を変化させる。つまり、−１２Ｖに充電されていた画素電位がフィードスルー電圧によって正の方向に変動する。このフィードスルー電圧により上昇した画素電位も次にＴＦＴ１００１がアクティブ状態になったときに発生するフィードスルー電圧により元の電位に戻る。そして、Ｔｏｎで示す選択期間に充電されることにより、Ｔｏｆｆで示す非選択期間になるときに発生するフィードスルー電圧により、再びフィードスルー電圧の分だけ画素電位は上昇する。つまり、リフレッシュ期間が終了し、ＴＦＴ１００１が非アクティブになったときに発生するフィードスルー電圧の分、画素電位は上昇したことになる。一方、図７（ｄ）に示すフィードスルー電圧が発生しない比較例では、Ｔｏｎの選択期間に充電された分しか画素電位は上昇しない。この結果、フィードスルー電圧の分だけ図７（ｃ）の場合の画素電位が図７（ｄ）の場合よりも高くなることになる。従って、本実施形態では、ＴＦＴ１００１の充電不足をフィードスルー電圧により補い、画素電極１００５の画素電位をより速やかに所定の目標電圧にすることができる。
【００２６】
次に、図８を用いて、本実施形態の画像表示装置の構成について実施したシミュレーションの結果について説明する。シミュレーションは、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）のソフトウェアを用い、０．５秒のリフレッシュ動作を行った後に上記プログレッシブ表示動作を開始した場合について行った。図８において縦軸は電圧［Ｖ］を示し横軸は時間［秒］を示している。
【００２７】
図８（ａ）及び（ｂ）はそれぞれ、ゲートライン（選択線）及びソースライン（画素信号線）の電圧の変化を示し、図８（ｃ）は画素電極１００５における画素電位を示している。このとき駆動条件は、アクティブ素子１００１のゲート端子１００２及びソース端子１００３それぞれの印加電圧が±１２Ｖ、走査周期が１００ｍｓ，選択時間（Ｔｏｎ）が０．０６２５ｍｓ、ＴＦＴ１００１の移動度μが１×１０−３［ｃｍ２／（Ｖ・ｓ）］、上記静電容量の和（Ｃｇｄ＋Ｃｓｔ）が０．３［ｐＦ］であり、ゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）が１／１である。この駆動条件の下でフィードスルー電圧を発生させている。上記駆動条件ではフィードスルー電圧の大きさ（絶対値）ΔＶがソース電圧Ｖｓ（−）の大きさ（絶対値）と等しくなる。
【００２８】
図８（ｃ）において、リフレッシュ期間の後、ＴＦＴ１００１の動作状態をアクティブ状態から非アクティブ状態に切り替える時に発生するフィードスルー電圧により−１２Ｖまで充電されていた画素電位が、略０Ｖまで上昇する。このことにより、次の選択期間までに電気泳動へのリークによって画素電位は負の値になるが、次の選択期間の終了時（非選択期間の開始時）で０Ｖを超えることができ、表示を変化させ始めることができる。さらに、その後の選択期間（Ｔｏｎ）の開始時でソース電圧まで充電するためにはあと１２Ｖ充電すればよいことになる。−１２Ｖから充電した場合は＋２４Ｖだけ充電しなければならないので、略０Ｖからの充電になるので半分の電圧（１２Ｖ）を充電すればよいことになる。
【００２９】
図８（ｄ）は、ゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を１／５０としフィードスルー電圧の大きさΔＶを小さくした駆動条件で画素電位をシミュレーションしたものである。この場合は、リフレッシュ期間の後、ＴＦＴ１００１の動作状態をアクティブ状態から非アクティブ状態に切り替える時（非選択期間の開始時）にフィードスルー電圧がほとんど発生しないので、画素電位がなかなか上昇せず、０Ｖを越すためには、選択期間及び非選択期間を３回繰り返して書き込まなくてはならない。図８（ｃ）と図８（ｄ）とを比較すると、フィードスルー電圧の発生しない図８（ｄ）の場合は、プログレッシブ表示動作の駆動開始から０．８［秒］後までは画素電位が６Ｖまでしか到達していないが、フィードスルー電圧が発生する図８（ｃ）の場合は、プログレッシブ表示動作の駆動開始から約０．８［秒］で画素電位をソース電圧の１２Ｖに到達させることができ、表示の変化の始まりを早くするだけではなく、より大きな電圧を印加することができる。
【００３０】
表１は、上記同様の駆動条件によるシミュレーションを用いてｐチャネルＴＦＴのフィードスルー電圧の大きさΔＶをＶｓ（−）と同じ大きさに設定したときの移動度［ｃｍ２／（Ｖ・ｓ）］とゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和「ｐＦ」との関係を示したものである。表内の記号は評価結果である。評価基準は、「◎」が一回目の選択時間で画素電位を０Ｖ以上に充電できるもの、「○」が二回目の選択時間で画素電位を０Ｖ以上に電位が充電できるもの、「△」がプログレッシブ表示動作の駆動開始から０．５［秒］以内に画素電位を０Ｖ以上に電位が充電できるもの、「×」が０Ｖ以上に画素電位を充電するためにプログレッシブ表示動作の駆動開始から０．５［秒］以上必要とするものである。ここで、上記「０．５秒」は、表示画面の画像切り換え時に人が長いと感じないとされる上限の画像切り換え時間である。また、表２は、フィードスルー電圧が発生しない条件で駆動した場合の比較例の結果である。表１の結果と表２の結果とを比較すると、表１では移動度が１×１０−３［ｃｍ２／（Ｖ・ｓ）］以下では、表２の結果よりも良い評価となっている。これは、ソース電圧：Ｖｓ（−）と同じ電圧のフィードスルー電圧によって画素電位が上昇したためであり、移動度不足等によるＴＦＴの充電不足をフィードスルーΔＶで補っていることを示している。従来削減するための工夫がされていたフィードスルー電圧であるが、フィードスルー電圧の大きさΔＶをＶｓ（−）の絶対値と同じに設定することで、移動度の低いＴＦＴでも移動度の高いＴＦＴと同等の特性を得られるようになる。
【００３１】
【表１】
【表２】
【００３２】
表３は、移動度を１×１０−３［ｃｍ２／（Ｖ・ｓ）］に固定し、フィードスルー電圧を各種値に設定して駆動し画素電極を充電させたときの結果である。評価基準は上記表１及び表２と同様である。表３の結果は、表２の移動度が１×１０−３［ｃｍ２／（Ｖ・ｓ）］の場合と比較すると、フィードスルー電圧の大きさΔＶが１／３Ｖｓ（−）の絶対値以上に設定された場合に評価が良くなっている。つまり、フィードスルー電圧により、移動度不足等によるＴＦＴの充電不足を補っていることになる。
【００３３】
【表３】
【００３４】
ここで、上記負に充電した画素電位を維持してリフレッシュ動作後の表示を維持させる必要のある画素はフィードスルー電圧が大きすぎると、負の電位を維持できなくなってしまうおそれがある。それは、フィードスルー電圧により、リフレッシュ期間に充電した電圧からリフレッシュ期間の終了後の非選択期間になるときに発生するフィードスルー電圧により、画素電位が正の電位となるためである。この正の電位になった画素電位は、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が大きいと維持されてしまい、結果的に当該画素の表示を変えてしまう。また、次に選択されたときに発生するフィードスルー電圧により画素電位は負になってしまうので、移動度が高くても、Ｖｓ（−）より低い電圧にはならなず、最悪フィードスルー電圧によってＶｓ（−）より低い電圧になった画素電位をＶｓ（−）まで充電してしまうので、非選択期間になったときに発生するフィードスルー電圧によって、より正の電圧にしてしまい、負の画素電位の表示を維持できなくなってしまう。
【００３５】
表４は、リフレッシュ動作直後の表示状態（負の画素電位）を維持したい画素について画素電圧を負のままに維持させた場合の結果を示す。評価結果の「◎」は当該画素の画素電位が０Ｖを超えないもの、「△」は非選択期間の開始時にフィードスルー電圧で画素電位０Ｖを超えるが次の選択期間までに負の電圧に戻るもの、「×」は正の電圧のままになってしまうものを示している。次の選択までに負の電圧に戻るのは、画像構成部材の電気泳動へリークしていく電位が、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量によて保持される電位よりも多いために起こると考えられる。
【００３６】
【表４】
【００３７】
表４の結果により、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が０．３［ｐＦ］以下の場合、フィードスルー電圧の大きさΔＶがＶｓ（−）の絶対値の４／３以下であれば負の電位を維持できる。また、フィードスルー電圧の大きさΔＶがＶｓ（−）の絶対値以下ならば、上記ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量の値にかかわらず、常に負の電位を維持できる。
【００３８】
上記表１〜４の結果を踏まえると、ｐチャネルのＴＦＴの場合、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が０．３［ｐＦ］以下のとき、フィードスルー電圧の大きさΔＶは１／３Ｖｓ（−）≦ΔＶ≦４／３Ｖｓ（−）の範囲内に設定するのが好ましい。より好ましくはフィードスルー電圧の大きさΔＶはＶｓ（−）の絶対値と同じ値に設定する。
同様に、ｎチャネルのＴＦＴの場合、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が０．３［ｐＦ］以下のとき、フィードスルー電圧の大きさΔＶは１／３Ｖｓ（＋）≦ΔＶ≦４／３Ｖｓ（＋）の範囲内に設定するのが好ましい。より好ましくはフィードスルー電圧の大きさΔＶはＶｓ（＋）と同じ値に設定する。
【００３９】
表５は、上記同様の駆動条件によるシミュレーションを用いて上記ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）と、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和とを変えた場合の結果を示す。評価結果の記号の意味は、上記表１及び３の場合と同様である。表５の結果により、上記比（Ｃｇｄ／Ｃｓｔ）が大きくほど、フィードスルー電圧が大きくなるため画素電極の充電を早くできるようになることがわかる。また、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が大きくなると画素電極の充電速度が遅くなるのは、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の両方を充電するのに必要な電荷が増え、Ｔｏｎの選択期間に上昇する画素電位が小さくなるためである。このため、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が０．１［ｐＦ］と小さい場合は、フィードスルー電圧が無くても十分に充電できるが、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が０．２〔ｐＦ〕になると、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を１／５以上にして十分な大きさのフィードスルー電圧を発生させることが必要となる。
【００４０】
【表５】
【００４１】
表６は、上記表５と同様にシミュレーヨンしたものだが、選択時にソースラインに−１２Ｖを印加し、画素電圧を負に維持させた場合の表である。評価結果の記号の意味は、上記表４の場合と同様である。ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を大きくしてフィードスルーによる電圧変動の大きさが１２Ｖを超えるようになると、画素電位は０Ｖを超える。ここで、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が小さいと、画素電極の充電電荷が画像構成部材の電気泳動素子へリークしていくため、次の選択期間までに負の電位まで下がる。一方、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３のと和が増えると画素電位を保持してしまう。そのため、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３のと和を０．３［ｐＦ］以下にした条件下で、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を２／１以下にするのが好ましい。しかし、瞬時的にでも０Ｖを超えることは好ましくなく、充電不足をより多く補うことを考えると、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を１／１にするのが、より好ましい。
【００４２】
【表６】
【００４３】
上記フィードスルー電圧の大きさΔＶを上記所定の範囲に設定するためゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔ１１０３の分圧比を実際に変えるには、ゲート−ドレイン間の重なる面積を増減させるか、補助静電容量Ｃｓｔ１１０３の面積を増減させればよい。従来のようにフィードスルー電圧を減らす為には、ゲート−ドレイン間静電容量Ｃｇｄ１１０２を減らし、補助静電容量Ｃｓｔ１１０３を増やす必要があり、これを実現させることは非常に難しい。一方、本実施形態のように、積極的にフィードスルー電圧を発生させることによりＴＦＴ１００１の充電不足を補っているので、ゲート−ドレイン間静電容量Ｃｇｄ１１０２を増やすか、補助静電容量Ｃｓｔ１１０３を減らすかすることにより、フィードスルー電圧を発生させるようにすればよいので容易に実現できる。
【００４４】
以上、本実施形態によれば、上記プログレッシブ表示動作において繰り返される各非選択期間にアクティブ素子（ＴＦＴ）１００１の状態選択端子（ゲート端子）１００２に印加される非選択電圧は、各選択期間にアクティブ素子の画素信号入力端子（ソース端子）１００３に印加される画素信号と同じ極性の電圧である。従って、上記リフレッシュ動作後の表示状態を変化させる所定の画素については、各非選択期間の開始時にアクティブ素子の状態選択端子１００２に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧がアクティブ素子１００１の駆動電圧出力端子（ドレイン端子）１００４に出力され画像構成部材が充電される。この非選択期間の開始時におけるフィードスルー電圧による充電により、上記リフレッシュ動作後の表示状態を変化させる所定の画素について画像構成部材の充電が促進され画像切換完了時の所定の目標電圧まで充電できるまでの時間を短くすることができる。しかも、上記フィードスルー電圧の大きさΔＶが所定の下限値ΔＶｍｉｎ以上であるので、上記プログレッシブ表示動作の開始から０．５秒以内に上記所定の画素に対応する画素構成部材の充電電圧が所定の目標電圧まで上昇してプログレッシブ表示動作が完了する。
また、上記リフレッシュ動作後の表示状態を維持する画素についても、各非選択期間の開始時にアクティブ素子１００１の状態選択端子１００２に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧の大きさΔＶがアクティブ素子１００１の駆動電圧出力端子１００４に出力され画像構成部材が充電される。ここで、上記フィードスルー電圧の大きさΔＶが所定の上限値ΔＶｍａｘ以下であるので、上記リフレッシュ動作後の表示状態を維持する画素については、プログレッシブ表示動作の期間中において、その画素に対応する画素構成部材の充電電圧が上記表示状態を維持可能な電圧に維持される。
よって、画像構成部材に対する充電能力が低いアクティブ素子１００１を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
【００４５】
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加され、ゲート端子とドレイン端子との間の静電容量Ｃｇｄとドレイン端子とアースとの間の静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和が０．３［ｐＦ］以下のとき、フィードスルー電圧の大きさΔＶを、（１／３）・Ｖｓ以上且つ（４／３）・Ｖｓ以下の範囲内にすることにより、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加されるとき、フィードスルー電圧の大きさΔＶをＶｓに等しくすることにより、上記静電容量Ｃｇｄと静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和の値にかかわらず、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加され、ゲート端子とドレイン端子との間の静電容量Ｃｇｄとドレイン端子とアースとの間の静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和が０．３［ｐＦ］以下のとき、上記２つの静電容量の比（Ｃｇｄ／Ｃａ）を、１／５以上且つ２／１以下の範囲内にすることにより、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加されるとき、上記２つの静電容量の比（Ｃｇｄ／Ｃａ）を１／１にすることにより、上記静電容量Ｃｇｄと静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和の値にかかわらず、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、画素電極への電圧印加に対する表示変化の感度が比較的低い電気泳動材を画像構成部材を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子として有機半導体からなるＦＥＴを用いることにより、無機半導体からなるＦＥＴを用いる場合に比して画像表示装置の低コスト化を図ることができる。また、有機半導体からなるＦＥＴは無機半導体からなるＦＥＴに比して移動度が低く充電能力に劣るが、かかる有機半導体からなるＦＥＴを用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子として薄膜トランジスタ（ＴＦＴ）を用いることにより、画像表示装置の小型化、軽量化、低消費電力化を図ることができる。
【００４６】
なお、上記実施形態において、フィードスルー電圧の大きさΔＶはアクティブマトリクス回路の持つ時定数により、上記画素電極の充電に影響を与えるように変化する場合がある。そこで、アクティブマトリクス回路をゲートライン（選択線）の長手方向に所定数ｍ（ｍは整数であり、例えば３以上が好ましい）のブロックに分割し、上記選択線ドライバ（選択電圧供給部）３１３からの電圧が入力されるアクティブマトリクス回路の電圧入力端子から各ブロックの代表的な画素（例えば各ブロックの中心画素）のアクティブ素子のゲート端子（状態選択端子）に至る回路の時定数が互いに同じとなるように、各ブロック間でアクティブ素子のゲート−ドレイン間静電容量Ｃｇｄを変化させてもよい。例えば、上記選択線ドライバ（選択電圧供給部）からの電圧入力端子から各アクティブ素子群における複数のアクティブ素子のゲート端子（状態選択端子）に至るまでのライン抵抗の代表値（例えば、中央部のアクティブ素子のゲート端子までのライン抵抗）をＲｇｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）としたとき、各アクティブ素子群におけるライン抵抗の代表値Ｒｇｉとアクティブ素子のドレイン端子（駆動電圧出力端子）−アース間の静電容量Ｃａｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｍ×Ｃａｍを満たすように、各アクティブ素子を構成する。以上のように各アクティブ素子を構成することにより、表示画面の面内で均等にフィードスルーΔＶが発生し、よりばらつきのない表示が得られる。
【００４７】
また、上記ブロック数をゲートライン（選択線）上の画素と同じ数にすれば、すべての画素でフィードスルーΔＶが均等とすることもできる。例えば、上記アクティブマトリクス回路の選択線ドライバ（選択電圧供給部）３１３からの電圧入力端子からゲートライン（選択線）を介して各アクティブ素子のゲート端子（状態選択端子）に至るまでのライン抵抗をＲｇｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）としたとき、各アクティブ素子のライン抵抗Ｒｇｉとドレイン端子（駆動電圧出力端子）−アース間の静電容量Ｃａｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｎ×Ｃａｎを満たすように、各アクティブ素子を構成してもよい。
【００４８】
上記ゲート−ドレイン間静電容量Ｃｇｄを変化させるためには、ブロックごとに、ゲート電極（ゲート端子）１００２とドレイン電極（ドレイン端子）１００４の重なり面積を変化させればよい。つまり、選択信号の入力部から遠くなるにつれて、ライン抵抗は大きくなるので、ゲート電極１００２とドレイン電極１００４の重なり面積を小さくしていくことになる。また、本来フィードスルーΔＶは階調表示をさせるために１階調よりも小さくする必要があったが、フィードスルーΔＶにばらつきが無ければ、画素信号線（ソースに印加する）電圧をフィードスルーΔＶが発生することを考慮して印加することで、階調表示も可能となる。
【００４９】
なお、本発明において、「画像構成部材」とは、駆動電圧が印加されることで各表示画素の表示状態（色や明るさ等）を変化させる部材を意味する。よって、駆動電圧の印加によって移動することで各表示画素の色や明るさを変化させる移動材や、駆動電圧の印加によって自らの発光量を変化させて各表示画素の色や明るさを変化させる有機ＥＬ素子等の自己発光するものも含まれる。また、ここでいう「移動材」は、移動材そのものの色で画素の色を表現する着色材のようなものに限らず、画素の濃度（明るさ）を調整するための移動材（画素の色自体は他の手段により表現する）なども含まれる。また、ここでいう「移動材」は、駆動電圧を制御することで移動をコントロールできるものであればよく、駆動電圧に応じて変化する電界の作用を受けて移動する移動材や、駆動電圧に応じて変化する磁界の作用を受けて移動する移動材などが含まれる。
【図面の簡単な説明】
【００５０】
【図１】本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む回路部の概略構成を示す説明図である。
【図２】アクティブマトリクス回路の一部（１画素分）を拡大した模式図である。
【図３】アクティブマトリクス回路の一画素におけるアクティブ素子及び画像構成部材の等価回路を示す説明図である。
【図４】ＴＦＴと画素電極の断面構造を示す説明図である。
【図５】同電子ペーパーの表示部及び回路部の一部を切断した断面を模式的に示した説明図である。
【図６】（ａ）〜（ｄ）はリフレッシュ動作及びプログレッシブ表示動作を行うときの画面表示の一例を示す説明図である。（ａ）はリフレッシュ動作、（ｂ）はリフレッシュ動作直後、（ｃ）はプログレッシブ表示動作の途中、（ｄ）はプログレッシブ表示動作完了後の説明図である。
【図７】（ａ）〜（ｃ）はリフレッシュ動作及びプログレッシブ表示動作を行うときの各部の電圧の時間変化を示す説明図である。（ａ）はアクティブ素子のゲート端子へ印加する電圧（選択電圧、非選択電圧）、（ｂ）はソース端子に印加される画素信号の電圧、（ｃ）は画像構成部材の画素電極の画素電位を示す説明図である。（ｄ）は比較例における画素電極の画素電位を示す説明図である。
【図８】（ａ）〜（ｃ）はリフレッシュ動作及びプログレッシブ表示動作を行うときの各部の電圧の時間変化のシミュレーション結果を示す説明図である。（ａ）はアクティブ素子のゲート端子へ印加する電圧（選択電圧、非選択電圧）、（ｂ）はソース端子に印加される画素信号の電圧、（ｃ）は画像構成部材の画素電極の画素電位を示す説明図である。（ｄ）は比較例における画素電極の画素電位のシミュレーション結果を示す説明図である。
【符号の説明】
【００５１】
３０９ コントローラ（制御部）
３１１ 画素信号線ドライバ（画素信号供給部）
３１３ 選択線ドライバ（選択信号供給部）
１００１ 有機ＴＦＴ（アクティブ素子）
１００２ ゲート端子（状態選択端子）、ゲート電極
１００３ ソース端子（画素信号入力端子）、ソース電極
１００４ ドレイン端子（駆動電圧出力端子）、ドレイン電極
１００５ 画素電極
１００６ 透明電極
１０１４ 着色粒子
【技術分野】
【０００１】
本発明は、表示画面を構成する各画素の表示状態を制御するためのアクティブマトリクス回路を備えた、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、電子ペーパー、フレキシブル表示装置、電子本、可搬型表示装置などの画像表示装置に関するものである。
【背景技術】
【０００２】
従来、この種の画像表示装置として、アクティブマトリクス回路のアクティブ素子として、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を使用したものが知られている。このアクティブマトリクス回路では、ＦＥＴからなるアクティブ素子のゲート端子（状態選択端子）に入力される選択電圧が所定のタイミングで順次供給される複数の選択線が、表示画面の複数の走査線それぞれに沿って配置されている。各選択線には、対応する走査線に沿って配置されている複数のアクティブ素子のゲート端子が接続され、互いに異なるタイミングで、アクティブ素子をアクティブ状態（オン状態）にするための選択電圧が所定の選択期間だけ供給される。また、アクティブ素子の例えばソース端子（画素信号入力端子）に入力される信号が所定のタイミングで供給される複数の画素信号線が、上記複数の選択線に交差するように配置されている。各画素信号線には、その画素信号線に沿って位置する複数の画素に対応する複数のアクティブ素子のソース端子（画素信号入力端子）が接続され、画像データに基づいて、上記選択期間にオンされているアクティブ素子から画素構成部材に駆動電圧を出力するための画素信号が供給される。このように選択期間にオンされているアクティブ素子の画素信号入力端子に画素信号が入力されると、当該アクティブ素子のドレイン端子（駆動電圧出力端子）から、対応する画素構成部材に駆動電圧が出力され、この駆動電圧により画素の表示状態が変化する。
【０００３】
また、上記従来の画像表示装置において、ゲート端子を構成する電極とドレイン端子を構成する電極とが互いに対向した部分においてゲート−ドレイン間静電容量Ｃｇｄ［μＦ］が存在する。このゲート−ドレイン間静電容量Ｃｇｄの存在により、ゲート端子に印加する選択電圧が変化した瞬間にドレイン端子に出力される駆動電圧が瞬間的に変動する、いわゆる「フィードスルー」と呼ばれる現象が発生する。このフィードスルーによって生じる駆動電圧の変動分（以下、「フィードスルー電圧」といい、その大きさを「ΔＶ」と表記する。）は、互いに直列関係にあるゲート−ドレイン間静電容量Ｃｇｄとドレイン端子−アース間に形成される静電容量Ｃａとの比、及び、ゲート端子に印加される選択電圧（ゲート電圧）Ｖｇの変化量ΔＶｇによって決まる。すなわち、ΔＶ＝ΔＶｇ×Ｃｇｄ／（Ｃｇｄ＋Ｃａ）となる。特許文献１には、上記フィードスルー電圧の大きさΔＶを小さくする画像表示装置について開示されている。
【特許文献１】特開平１０−０７８５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、アクティブマトリクス回路の高密度化が進み１画素あたりのＴＦＴは小さくなり、さらに走査周期を変えずにより多くの選択線を駆動するため、各選択線それぞれを選択する選択期間が短くなっている。そのため、例えば表示画面の全体が白色になるようにリフレッシュ動作を行った後、黒画像部分を構成する所定の画素について画像構成部材の駆動電極を、一回の選択期間で目標の電圧（黒色に反転するための電圧）まで充電するのが難しくなってきている。移動度が１×１０−２［ｃｍ２／（Ｖ・ｓ）］よりも大きな比較的充電能力が高いＴＦＴであれば、上記短い選択期間で画像構成部材を目標の電圧まで充電できるが、有機ＴＦＴなどの移動度の低い（例えば、１×１０−３［ｃｍ２／（Ｖ・ｓ）］以下）ＴＦＴでは、一回の選択期間内に画像構成部材を十分に充電できない。そのため、目標の電圧まで充電するためには、何度か書き込まなくてはならず、目標の電圧まで充電するのに時間がかかり、画像表示切り換えの速度を悪化させてしまう。
【０００５】
また、上記ＴＦＴの種類によっては、上記ゲート−ドレイン間の静電容量Ｃｇｄが最低でも０．０５〜０．１５［ｐＦ］程度になってしまい、上記フィードスルー電圧の大きさΔＶを小さくすることができず、表示画面の画質に大きく影響を与えてしまう。例えば、ｐチャネルＦＥＴからなるｐ型のＴＦＴをアクティブ素子に用い、表示画面を構成する複数の画素それぞれの電気泳動材からなる画像構成部材に負の電圧を印加し表示画面の全体を白表示するリフレッシュ動作を行い、その後、所定の画素の画像構成部材についてのみ選択期間に正の電圧を印加して黒表示することにより表示画面の画像切り換えを行う場合がある。この場合、負の電圧に充電された白表示の画素の画像構成部材の駆動電極が、当該画素の選択線が選択期間から非選択期間になったときに発生するフィードスルーによって正の電圧になってしまい、白表示用に充電していた負の電位を維持できず、画像品質が低下してしまう。
【０００６】
本発明は、以上の問題に鑑みなされたものであり、その目的とするところは、画像構成部材に対する充電能力が低いアクティブ素子を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる画像表示装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１の発明は、表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動電圧によって各画素の表示状態が変化する表示部と、該複数の画素ごとに該画素構成部材へ印加する駆動電圧を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択電圧と該駆動電圧の出力が規制される状態にするための非選択電圧とが入力される状態選択端子と、該画素構成部材に印加する該駆動電圧を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動電圧を該画素構成部材に出力する駆動電圧出力端子とを有し、該アクティブ素子の該状態選択端子に印加する該選択電圧と該非選択電圧とをを切り換える動作状態切り換え時に該駆動電圧出力端子に該駆動電圧の変動成分であるフィードスルー電圧を生じさせる静電容量成分が該状態選択端子と該駆動電圧出力端子との間に存在する画像表示装置において、該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の状態選択端子に入力するための該選択電圧及び該非選択電圧をそれぞれ、所定のタイミングで順次供給する選択信号供給部と、該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択電圧が供給されている選択期間中の所定のタイミングで供給する画素信号供給部と、該表示画面の画像切り換え時に、該複数の選択線に該選択電圧を印加するとともに該複数の画素信号線に該画素信号として該選択電圧と同極性の電圧を印加することにより該表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態にするリフレッシュ動作を行い、そのリフレッシュ動作の後、該複数の選択線の間で該選択電圧の印加タイミングを互いにずらしながら各選択線に対して互いに極性が異なる該非選択電圧と該選択電圧とを交互に繰り返し印加するとともに該表示画面の所定の画素について該リフレッシュ動作後の表示状態を変化させるように各選択期間において該複数の画素信号線から選択された所定の画素信号線について該画素信号として該選択電圧とは逆極性の電圧を印加し該所定の画素に対応する該画素構成部材の充電電圧を所定の目標電圧まで次第に上昇させることにより該表示画面を次第に目標の画像にするプログレッシブ表示動作を行うように、該選択信号供給部及び該画素信号供給部を制御する制御部と、を更に備え、該フィードスルー電圧の大きさΔＶは、該プログレッシブ表示動作の開始から０．５秒以内に該所定の画素に対応する該画素構成部材の充電電圧が該所定の目標電圧まで上昇して該プログレッシブ表示動作が完了するように設定された下限値ΔＶｍｉｎ以上、且つ、該リフレッシュ動作後の表示状態を維持する画素に対応する該画素構成部材の充電電圧が該プログレッシブ表示動作の期間中に該表示状態を維持可能な電圧に維持されるように設定した上限値ΔＶｍａｘ以下の範囲内にあることを特徴とするものである。
また、請求項２の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加され、該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．１［ｐＦ］以上且つ０．３［ｐＦ］以下の範囲にあるとき、上記フィードスルー電圧の大きさΔＶは、（１／３）・Ｖｓ以上且つ（４／３）・Ｖｓ以下の範囲内にあることを特徴とするものである。
また、請求項３の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加されるとき、上記フィードスルー電圧の大きさΔＶはＶｓに等しいことを特徴とするものである。
また、請求項４の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．１［ｐＦ］以上且つ０．３［ｐＦ］以下の範囲にあるとき、該２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／５以上且つ２／１以下の範囲内にあることを特徴とするものである。
また、請求項５の発明は、請求項１の画像表示装置において、上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、該ゲート端子と該ドレイン端子との間の静電容量をＣｇｄとし該ドレイン端子とアースとの間の静電容量Ｃａとしたとき、上記２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／１であることを特徴とするものである。
また、請求項６の発明は、請求項２乃至５の画像表示装置において、上記電界効果トランジスタのドレイン端子とアースとの間に、上記画素構成部材の電極間静電容量よりも十分大きな補助静電容量Ｃｓｔを接続し、上記ドレイン端子とアースとの間の静電容量Ｃａは、該補助静電容量Ｃｓｔで近似されることを特徴とするものである。
また、請求項７の発明は、請求項１乃至６のいずれかの画像表示装置において、
上記アクティブマトリクス回路における上記選択電圧及び非選択電圧の入力端から上記選択線を介して上記複数のアクティブ素子の状態選択端子に至るまでのライン抵抗をＲｇｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）としたとき、各アクティブ素子の該ライン抵抗Ｒｇｉと、上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｎ×Ｃａｎを満たすように、各アクティブ素子を構成したことを特徴とするものである。
また、請求項８の発明は、請求項１乃至６のいずれかの画像表示装置において、
上記複数のアクティブ素子を上記選択信号供給部から離れる方向に沿って複数のアクティブ素子群に分け、上記アクティブマトリクス回路における上記選択電圧及び非選択電圧の入力端からから各アクティブ素子群に属する複数のアクティブ素子の状態選択端子に至るまでのライン抵抗の代表値をＲｇｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）としたとき、各アクティブ素子群における該ライン抵抗の代表値Ｒｇｉと、該アクティブ素子の上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｍ×Ｃａｍを満たすように、各アクティブ素子を構成したことを特徴とするものである。
また、請求項９の発明は、請求項１乃至８のいずれかの画像表示装置において、上記画素構成部材は電気泳動材を用いて構成したことを特徴とするものである。
また、請求項１０の発明は、請求項１乃至９のいずれかの画像表示装置において、上記アクティブ素子は、有機半導体からなる電界効果トランジスタであることを特徴とするものである。
また、請求項１１の発明は、請求項１乃至１０のいずれかの画像表示装置において、上記アクティブ素子は、薄膜トランジスタであることを特徴とするものである。
【０００８】
本発明は、アクティブ素子におけるフィードスルーを単に小さくするのではなくフィードスルーという現象を積極的に利用し、そのフィードスルー電圧を所定の範囲に規定するとともに所定のリフレッシュ動作及びプログレッシブ表示動作と組み合わせることにより、上記目的を達成しようとするものである。すなわち、本発明において、表示画面の画像切り換え時に、複数の選択線に選択電圧が印加されるとともに複数の画素信号線に画素信号として選択電圧と同極性の電圧が印加されることにより、表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態にするリフレッシュ動作が行われる。前述のように画像構成部材に対する充電能力が低いアクティブ素子を用いた場合には、一回の選択期間でリフレッシュ動作後の表示状態を変化させるように画素の画像構成部材を所定の目標電圧まで充電することが難しい。そのため、本発明では、次のようなプログレッシブ表示動作が行われる。すなわち、上記リフレッシュ動作の後、複数の選択線の間で選択電圧の印加タイミングが互いにずらされながら、各選択線に対して互いに極性が異なる非選択電圧と選択電圧とが交互に繰り返し印加される。この非選択電圧及び選択電圧の繰り返し印加とともに、表示画面の所定の画素についてリフレッシュ動作後の表示状態を変化させるように各選択期間において複数の画素信号線から選択された所定の画素信号線について、画素信号として選択電圧とは逆極性の電圧が印加される。この複数繰り返される選択期間における選択電圧及び画素信号の印加により、所定の画素に対応する画素構成部材に出力される駆動電圧を所定の目標電圧まで次第に上昇させ、表示画面を次第に目標の画像にする。以上のようなプログレッシブ表示動作がリフレッシュ動作の後に行われる。
そして、上記プログレッシブ表示動作において繰り返される各非選択期間にアクティブ素子の状態選択端子に印加される非選択電圧は、各選択期間にアクティブ素子の画素信号入力端子に印加される画素信号と同じ極性の電圧である。従って、上記リフレッシュ動作後の表示状態を変化させる所定の画素については、各非選択期間の開始時にアクティブ素子の状態選択端子に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧がアクティブ素子の駆動電圧出力端子に出力され画像構成部材が充電される。この非選択期間の開始時におけるフィードスルー電圧による充電により、上記リフレッシュ動作後の表示状態を変化させる所定の画素について画像構成部材の充電が促進され画像切換完了時の所定の目標電圧まで充電できるまでの時間を短くすることができる。しかも、上記フィードスルー電圧が上記所定の下限値ΔＶｍｉｎ以上であるので、上記プログレッシブ表示動作の開始から０．５秒以内に上記所定の画素に対応する画素構成部材の充電電圧が所定の目標電圧まで上昇してプログレッシブ表示動作が完了する。
また、上記リフレッシュ動作後の表示状態を維持する画素についても、各非選択期間の開始時にアクティブ素子の状態選択端子に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧がアクティブ素子の駆動電圧出力端子に出力され画像構成部材が充電される。ここで、上記フィードスルー電圧が上記所定の上限値ΔＶｍａｘ以下であるので、上記リフレッシュ動作後の表示状態を維持する画素については、プログレッシブ表示動作の期間中において、その画素に対応する画素構成部材の充電電圧が上記表示状態を維持可能な電圧に維持される。
【発明の効果】
【０００９】
本発明によれば、画像構成部材に対する充電能力が低いアクティブ素子を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができるという優れた効果がある。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を、画像構成部材として電気泳動材（着色粒子）を用いた画像表示装置である電子ペーパーに適用した一実施形態について説明する。
図１は、本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む回路部の概略構成を示す説明図である。図２は、アクティブマトリクス回路の一部（１画素分）を拡大した模式図である。図中縦方向に延びる信号ラインが画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎであり、図中横方向に延びる信号ラインが選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍである。
【００１１】
本実施形態の画像表示装置は、表示画面を構成する複数の画素に対応させて複数の電気泳動材からなる画素構成部材がマトリックス状に配置され複数の画素構成部材それぞれに印加される駆動電圧によって各画素の表示状態が変化する表示部と、複数の画素ごとに画素構成部材へ印加する駆動電圧を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備えている。本実施形態のアクティブマトリクス回路は、アクティブ素子として、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１００１が用いられている。図中の（ｍ，ｎ）座標に配置されたＴＦＴ１００１を例に挙げて説明すると、ＴＦＴ１００１のドレイン端子（駆動電圧出力端子）１００４には、画像構成部材の画素電極１００５が接続されている。また、ＴＦＴ１００１は、そのソース端子（画素信号入力端子）１００３に、対応する画素信号線ｎが接続されており、そのゲート端子（状態選択端子）１００２に、対応する選択線ｍが接続されている。本実施形態のＴＦＴ１００１は、有機半導体で構成されたｐチャネルのＴＦＴであるが、適切に電圧を設定し直すことで、ｎチャネルのＴＦＴであってもよい。
【００１２】
また、本実施形態の画像表示装置は、アクティブマトリクス回路のほか、制御部としてのコントローラ３０９、記憶手段としてのメモリ３１０、選択信号供給部としての選択線ドライバ３１３、画素信号供給部としての画素信号線ドライバ３１１が搭載されている。メモリ３１０には、表示部に表示する画像フレームの各表示画素の表示データが格納される。
【００１３】
図３は、アクティブマトリクス回路の一画素におけるアクティブ素子及び画像構成部材の等価回路を示す説明図である。画像構成部材は、アースに接続されている透明電極１００６と、これに対向して配置される画素電極１００５と、両電極の間に配置された電気泳動材である着色粒子１０１４とを用いて構成されている。本例では、所定極性に帯電した着色粒子１０１４を移動させることで、表示面側の各表示画素の色や濃度（明るさ）などを調整して画像を表示する。また、画素電極１００５には、アクティブ素子としてのＴＦＴ１００１のドレイン端子が接続されている。このＴＦＴ１００１は、そのソース端子に信号線ｎが接続されており、そのゲート端子に選択線ｍが接続されている。このようなアクティブマトリクス回路においては、表示画面の各画素の電極１００５，１００６間に発生させる電界の向きを画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎに印加する駆動電圧の正負により決定する。また、どの画素について駆動電圧の印加を可能とするかは、どの選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍにアクティブ状態選択電圧（以下「選択電圧」という。）又は非アクティブ状態選択電圧（以下「非選択電圧」という。）を印加するかによって制御する。すなわち、例えば（ｍ，ｎ）の画素において、選択線ｍに選択電圧を印加すると、その選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＮ状態（アクティブ状態）になる。これにより、信号線ｎを通じてＴＦＴ１００１のソース端子１００３に印加される駆動電圧が、ドレイン端子１００４に接続された画素電極１００５に印加される。一方、選択線ｍに非選択電圧を印加すると、その非選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＦＦ状態（非アクティブ状態）になる。これにより、信号線ｎから駆動電圧がＴＦＴ１００１のソース端子１００３に印加されても、ドレイン端子１００４に接続された画素電極１００５には駆動電圧が印加されない。
【００１４】
図４は、ＴＦＴ１００１と画素電極１００５の断面構造を示す説明図である。ＴＦＴ１００１の構造は、基板１２０１の上にゲート電極（ゲート端子）１００２と対向電極１０１０とが形成され、これらの電極１００２，１０１０の上に絶縁膜１０１２が形成されている。そして、この絶縁膜１０１２の上にソース電極（ソース端子）１００３及びドレイン電極（ドレイン端子）１００４を形成し、これらの電極１００３，１００４間に活性層１０１３が形成される。ソース電極１００３、ドレイン電極１００４及び活性層１０１３は、保護膜１０１５に覆われている。保護膜１０１５にはスルーホール電極１０１６が形成され、このスルーホール電極１０１６を通じてドレイン電極１００４と画素電極１００５との電気的な導通路が形成される。このようなＴＦＴ１００１においては、図４に示したように、ゲート電極１００２とドレイン電極１００４とが互いに対向した部分においてゲート−ドレイン間静電容量Ｃｇｄ［μＦ］が存在する。この静電容量については、前述の図３においてゲート−ドレイン間静電容量Ｃｇｄ１１０２で示している。また、ＴＦＴ１００１のドレイン電極１００４と対向電極１０１０との間にも静電容量が存在する。この静電容量については、前述の図３において補助静電容量Ｃｓｔ１１０３で示している。
【００１５】
ＴＦＴ１００１は、ゲート−ドレイン間静電容量Ｃｇｄ１１０２が存在するため、ゲート電圧が変化した瞬間にドレイン電圧が瞬間的に変動するいわゆる「フィードスルー」と呼ばれる現象が発生する。このフィードスルーによって生じるフィードスルー電圧（以下、このフィードスルー電圧の大きさをΔＶとする。）は、ゲート−ドレイン間静電容量Ｃｇｄ１１０２とドレイン端子１００４に接続されている静電容量Ｃａとの分圧比と、ゲート端子１００２に印加されるゲート電圧Ｖｇの変化量ΔＶｇによって決まる。上記ドレイン端子１００４に接続されている静電容量Ｃａは、上記画像構成部材の静電容量と補助静電容量Ｃｓｔ１１０３との和になるが、通常、画像構成部材の静電容量は補助静電容量Ｃｓｔ１１０３よりも十分に小さいため、以下の説明では、上記ドレイン端子１００４に接続されている静電容量Ｃａとして、補助静電容量Ｃｓｔ１１０３を用いて。
【００１６】
図５は、本実施形態の電子ペーパーの表示部１３００及び回路部１２００の一部を切断した断面を模式的に示した説明図である。表示部１３００の表示面１３０１ａは透明基板１３０１の一方の面で構成され、その透明基板１３０１の他方の面上には、ＩＴＯ（酸化インジウムスズ）などの透明電極１００６が形成されている。透明電極１００６と、これに対向して配置される画素電極１００５との間には、画素構成部材としての移動材である電気泳動材としての白と黒の２色の着色粒子１０１４Ｗ，１０１４Ｂを内包した複数のカプセル１３０３が配置されている。なお、本実施形態においては、カプセル１３０３の寸法が表示画素よりも大きいものであるが、カプセル１３０３の寸法が表示画素と同じであったり小さいものであったりしてもよい。本実施形態では、互いに逆極性に帯電した各色の着色粒子１０１４Ｗ，１０１４Ｂを電界の作用により移動させることで、表示面１３０１ａ側の各表示画素の色や濃度（明るさ）などを調整して、画像を表示する。なお、透明電極１００６は、各画素電極に対して共通の電極であり、アースに接続されている。
【００１７】
画素電極１００５と透明電極１００６との間に発生する電界の向きは、対応する画素信号線ｎに印加する駆動電圧の極性により決定する。また、どの画素電極１００５に対して駆動電圧の印加を可能とするかは、対応する選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍに印加される選択電圧によって制御する。具体的に（ｍ，ｎ）の画素を例に挙げて説明する。選択線ｍに選択電圧を印加すると、その選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＮ状態（アクティブ状態）になる。これにより、画素信号線ｎを通じてＴＦＴ１００１のソース端子１００３に印加される駆動電圧がドレイン端子１００４を通じて画素電極１００５に印加される。一方、選択線ｍに非選択電圧を印加すると、その非選択電圧がＴＦＴ１００１のゲート端子１００２に印加され、ＴＦＴ１００１がＯＦＦ状態（非アクティブ状態）になる。これにより、画素信号線ｎから駆動電圧がＴＦＴ１００１のソース端子１００３に印加されても、ドレイン端子１００４に接続された画素電極１００５には駆動電圧が印加されない。
【００１８】
カプセル１３０３内の着色粒子１０１４Ｗ，１０１４Ｂは、外部電界が無い状態ではカプセル１３０３内で分散した状態となる。一方、駆動電圧の印加によって外部電界が発生した状態では、図５に示すように、カプセル１３０３内の着色粒子１０１４Ｗ，１０１４Ｂは外部電界の向きに応じてカプセル１３０３内を移動する。これにより、カプセル１３０３内を表示面１３０１ａ側に移動した着色粒子１０１４Ｗ，１０１４Ｂの色に応じて各画素の色や濃度（明るさ）が決定し、表示面全体として白黒の画像が表示される。
【００１９】
次に、本実施形態における画像表示動作について説明する。
表示部１３００に新たな画像フレームを表示する場合、操作部３０８において表示切替開始信号が生成され、その表示切替開始信号がコントローラ３０９へ送信されることにより表示切替処理が開始する。コントローラ３０９は、まず、選択線ドライバ３１３へ命令信号３０Ｆを送信する。この命令信号３０Ｆを受信した選択線ドライバ３１３は、命令信号３０Ｆに従い、選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍを通じて各ＴＦＴ１００１のゲート端子１００２に所定のタイミングで所定の制御電圧（選択電圧又は非選択電圧）を印加する。これにより、各ＴＦＴ１００１の動作状態が制御される。コントローラ３０９からの命令信号３０Ｆには、どの選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍ上のＴＦＴ１００１をＯＮ状態にするかの制御信号と、選択線ドライバ３１３から選択電圧を出力するタイミングを決定する制御信号とが含まれている。
【００２０】
また、コントローラ３０９は、メモリ３１０へアドレッシング信号３０Ｂを送信するとともに、画素信号線ドライバ３１１には命令信号３０Ｄを送信する。メモリ３１０へのアドレッシング信号３０Ｂにより、メモリ３１０内から表示対象である画像フレームの各表示画素の表示データが抽出される。この表示データは、各表示画素のＴＦＴ１００１で表示するパターンに対応したものである。抽出された表示データ３０Ｃは、メモリ３１０から画素信号線ドライバ３１１へ送信される。画素信号線ドライバ３１１は、この表示データ３０Ｃとコントローラ３０９からの命令信号３０Ｄとによって、各画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎを通じて各ＴＦＴ１００１のソース端子１００３に所定のタイミングで所定の駆動電圧を印加する。コントローラ３０９からの命令信号３０Ｄには、画素信号線ドライバ３１１から駆動電圧を出力するタイミングを決定する制御信号が含まれている。
【００２１】
各ＴＦＴ１００１では、ゲート端子１００２に選択電圧が印加されている期間（ＯＮ状態の期間）にソース端子１００３へ入力された駆動電圧がドレイン端子１００４を通じて画素電極１００５へ伝達される。これにより、その画素電極１００５が駆動電圧に応じてプラス電位又はマイナス電位になり、画素電極１００５と透明電極１００６との間に電位差が生じて電界が発生する。これにより、その画素電極１００５と透明電極１００６との間に位置する着色粒子１０１４Ｗ，１０１４Ｂのいずれか一方が透明電極１００６側に移動する。これにより、その表示画素の色が、透明電極１００６側に移動した着色粒子１０１４Ｗ，１０１４Ｂの色となる。このようにして、各表示画素の色を順次制御していき、すべての表示画素についての制御が終了した時点で、画像フレームの表示切り替えが完了する。
【００２２】
なお、各画素信号線１，２，・・・，ｎ−１，ｎ，ｎ＋１，・・・，Ｎに印加する駆動電圧の電圧レベルは、画素信号線用Ｄ／Ａコンバータ（以下「画素信号線用ＤＡＣ」という。）３１２によって設定される。また、各選択線１，２，・・・，ｍ−１，ｍ，ｍ＋１，・・・，Ｍに印加する選択電圧の電圧レベルは、選択線用Ｄ／Ａコンバータ（以下「選択線用ＤＡＣ」という。）３１４によって設定される。画素信号線用ＤＡＣ３１２や選択線用ＤＡＣ３１４で設定する電圧レベルは、コントローラ３０９から送信される電圧レベル設定信号に応じて決定される。具体的には、コントローラ３０９からの電圧レベル設定信号を受信した画素信号線用ＤＡＣ３１２及び選択線用ＤＡＣ３１４は、受信した電圧レベル設定信号に応じた電圧レベルの電圧を、それぞれ、画素信号線ドライバ３１１及び選択線ドライバ３１３に送る。
【００２３】
次に、上記構成の画像表示装置における表示画面の画像切り換え動作について説明する。
本実施形態では、表示画面の画像切り換え時に、次のようにリフレッシュ動作及びプログレッシブ表示動作を行うように、選択線ドライバ３１３及び画素信号線ドライバ３１１が制御される。まず、リフレッシュ動作では、上記アクティブマトリクス回路の複数の選択線に選択電圧を印加するとともに、複数の画素信号線に画素信号として選択電圧と同極性の電圧を印加することにより、表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態（例えば、全体が白色又は黒色の表示状態）にする（図６（ａ）及び（ｂ）参照）。そして、リフレッシュ動作後のプログレッシブ表示動作では、複数の選択線の間で選択電圧の印加タイミングを互いにずらしながら各選択線に対して互いに極性が異なる非選択電圧と選択電圧とを交互に繰り返し印加するとともに、表示画面を構成する複数の画素のうち所定の画素について上記リフレッシュ動作後の表示状態を変化させるように、各選択期間において複数の画素信号線から選択された所定の画素信号線について画素信号として選択電圧とは逆極性の電圧を印加する。これにより、上記所定の画素に対応する画素構成部材の充電電圧を所定の目標電圧まで次第に上昇させることにより表示画面を次第に目標の画像にすることができる（図６（ｃ）及び（ｄ）参照）。
【００２４】
図７（ａ）は、あるアクティブ素子１００１のゲート端子１００２へ印加する電圧（選択電圧、非選択電圧）を示したものであり、図７（ｂ）はソース端子１００３に印加される画素信号の電圧を示したものである。上記リフレッシュ動作の期間（以下、「リフレッシュ期間」という。）は、全てのゲートライン（選択線）に−１２Ｖを印加しＴＦＴ１００１をアクティブ状態にする。このときソースライン（画素信号線）は全て−１２Ｖが印加されているリフレッシュ期間が終わると、一度全てのゲート端子１００２に＋１２Ｖが印加され、ＴＦＴ１００１を非アクティブ状態にする。その後、各ゲート端子１００２を１ラインづつＯＮし表示をさせることになる。このときソース端子１００３にはＴＦＴ１００１のＯＮ時は＋１２Ｖ、それ以外は−１２Ｖが印加されるものとする。つまり、目標電圧は＋１２Ｖである。
【００２５】
図７（ｃ）は、上記図７（ａ）及び（ｂ）の電圧をそれぞれゲート端子及びソース端子に印加したときの画像構成部材の画素電極１００５の画素電位を示したものである。リフレッシュ期間が終わり、ゲート電圧が−１２Ｖから＋１２ＶになるとＴＦＴ１００１が非アクティブ状態になる。このゲート端子１００２の電圧変化によってフィードスルーが発生し、ゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔの分圧比によって画素電位を変化させる。つまり、−１２Ｖに充電されていた画素電位がフィードスルー電圧によって正の方向に変動する。このフィードスルー電圧により上昇した画素電位も次にＴＦＴ１００１がアクティブ状態になったときに発生するフィードスルー電圧により元の電位に戻る。そして、Ｔｏｎで示す選択期間に充電されることにより、Ｔｏｆｆで示す非選択期間になるときに発生するフィードスルー電圧により、再びフィードスルー電圧の分だけ画素電位は上昇する。つまり、リフレッシュ期間が終了し、ＴＦＴ１００１が非アクティブになったときに発生するフィードスルー電圧の分、画素電位は上昇したことになる。一方、図７（ｄ）に示すフィードスルー電圧が発生しない比較例では、Ｔｏｎの選択期間に充電された分しか画素電位は上昇しない。この結果、フィードスルー電圧の分だけ図７（ｃ）の場合の画素電位が図７（ｄ）の場合よりも高くなることになる。従って、本実施形態では、ＴＦＴ１００１の充電不足をフィードスルー電圧により補い、画素電極１００５の画素電位をより速やかに所定の目標電圧にすることができる。
【００２６】
次に、図８を用いて、本実施形態の画像表示装置の構成について実施したシミュレーションの結果について説明する。シミュレーションは、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）のソフトウェアを用い、０．５秒のリフレッシュ動作を行った後に上記プログレッシブ表示動作を開始した場合について行った。図８において縦軸は電圧［Ｖ］を示し横軸は時間［秒］を示している。
【００２７】
図８（ａ）及び（ｂ）はそれぞれ、ゲートライン（選択線）及びソースライン（画素信号線）の電圧の変化を示し、図８（ｃ）は画素電極１００５における画素電位を示している。このとき駆動条件は、アクティブ素子１００１のゲート端子１００２及びソース端子１００３それぞれの印加電圧が±１２Ｖ、走査周期が１００ｍｓ，選択時間（Ｔｏｎ）が０．０６２５ｍｓ、ＴＦＴ１００１の移動度μが１×１０−３［ｃｍ２／（Ｖ・ｓ）］、上記静電容量の和（Ｃｇｄ＋Ｃｓｔ）が０．３［ｐＦ］であり、ゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）が１／１である。この駆動条件の下でフィードスルー電圧を発生させている。上記駆動条件ではフィードスルー電圧の大きさ（絶対値）ΔＶがソース電圧Ｖｓ（−）の大きさ（絶対値）と等しくなる。
【００２８】
図８（ｃ）において、リフレッシュ期間の後、ＴＦＴ１００１の動作状態をアクティブ状態から非アクティブ状態に切り替える時に発生するフィードスルー電圧により−１２Ｖまで充電されていた画素電位が、略０Ｖまで上昇する。このことにより、次の選択期間までに電気泳動へのリークによって画素電位は負の値になるが、次の選択期間の終了時（非選択期間の開始時）で０Ｖを超えることができ、表示を変化させ始めることができる。さらに、その後の選択期間（Ｔｏｎ）の開始時でソース電圧まで充電するためにはあと１２Ｖ充電すればよいことになる。−１２Ｖから充電した場合は＋２４Ｖだけ充電しなければならないので、略０Ｖからの充電になるので半分の電圧（１２Ｖ）を充電すればよいことになる。
【００２９】
図８（ｄ）は、ゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を１／５０としフィードスルー電圧の大きさΔＶを小さくした駆動条件で画素電位をシミュレーションしたものである。この場合は、リフレッシュ期間の後、ＴＦＴ１００１の動作状態をアクティブ状態から非アクティブ状態に切り替える時（非選択期間の開始時）にフィードスルー電圧がほとんど発生しないので、画素電位がなかなか上昇せず、０Ｖを越すためには、選択期間及び非選択期間を３回繰り返して書き込まなくてはならない。図８（ｃ）と図８（ｄ）とを比較すると、フィードスルー電圧の発生しない図８（ｄ）の場合は、プログレッシブ表示動作の駆動開始から０．８［秒］後までは画素電位が６Ｖまでしか到達していないが、フィードスルー電圧が発生する図８（ｃ）の場合は、プログレッシブ表示動作の駆動開始から約０．８［秒］で画素電位をソース電圧の１２Ｖに到達させることができ、表示の変化の始まりを早くするだけではなく、より大きな電圧を印加することができる。
【００３０】
表１は、上記同様の駆動条件によるシミュレーションを用いてｐチャネルＴＦＴのフィードスルー電圧の大きさΔＶをＶｓ（−）と同じ大きさに設定したときの移動度［ｃｍ２／（Ｖ・ｓ）］とゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和「ｐＦ」との関係を示したものである。表内の記号は評価結果である。評価基準は、「◎」が一回目の選択時間で画素電位を０Ｖ以上に充電できるもの、「○」が二回目の選択時間で画素電位を０Ｖ以上に電位が充電できるもの、「△」がプログレッシブ表示動作の駆動開始から０．５［秒］以内に画素電位を０Ｖ以上に電位が充電できるもの、「×」が０Ｖ以上に画素電位を充電するためにプログレッシブ表示動作の駆動開始から０．５［秒］以上必要とするものである。ここで、上記「０．５秒」は、表示画面の画像切り換え時に人が長いと感じないとされる上限の画像切り換え時間である。また、表２は、フィードスルー電圧が発生しない条件で駆動した場合の比較例の結果である。表１の結果と表２の結果とを比較すると、表１では移動度が１×１０−３［ｃｍ２／（Ｖ・ｓ）］以下では、表２の結果よりも良い評価となっている。これは、ソース電圧：Ｖｓ（−）と同じ電圧のフィードスルー電圧によって画素電位が上昇したためであり、移動度不足等によるＴＦＴの充電不足をフィードスルーΔＶで補っていることを示している。従来削減するための工夫がされていたフィードスルー電圧であるが、フィードスルー電圧の大きさΔＶをＶｓ（−）の絶対値と同じに設定することで、移動度の低いＴＦＴでも移動度の高いＴＦＴと同等の特性を得られるようになる。
【００３１】
【表１】
【表２】
【００３２】
表３は、移動度を１×１０−３［ｃｍ２／（Ｖ・ｓ）］に固定し、フィードスルー電圧を各種値に設定して駆動し画素電極を充電させたときの結果である。評価基準は上記表１及び表２と同様である。表３の結果は、表２の移動度が１×１０−３［ｃｍ２／（Ｖ・ｓ）］の場合と比較すると、フィードスルー電圧の大きさΔＶが１／３Ｖｓ（−）の絶対値以上に設定された場合に評価が良くなっている。つまり、フィードスルー電圧により、移動度不足等によるＴＦＴの充電不足を補っていることになる。
【００３３】
【表３】
【００３４】
ここで、上記負に充電した画素電位を維持してリフレッシュ動作後の表示を維持させる必要のある画素はフィードスルー電圧が大きすぎると、負の電位を維持できなくなってしまうおそれがある。それは、フィードスルー電圧により、リフレッシュ期間に充電した電圧からリフレッシュ期間の終了後の非選択期間になるときに発生するフィードスルー電圧により、画素電位が正の電位となるためである。この正の電位になった画素電位は、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が大きいと維持されてしまい、結果的に当該画素の表示を変えてしまう。また、次に選択されたときに発生するフィードスルー電圧により画素電位は負になってしまうので、移動度が高くても、Ｖｓ（−）より低い電圧にはならなず、最悪フィードスルー電圧によってＶｓ（−）より低い電圧になった画素電位をＶｓ（−）まで充電してしまうので、非選択期間になったときに発生するフィードスルー電圧によって、より正の電圧にしてしまい、負の画素電位の表示を維持できなくなってしまう。
【００３５】
表４は、リフレッシュ動作直後の表示状態（負の画素電位）を維持したい画素について画素電圧を負のままに維持させた場合の結果を示す。評価結果の「◎」は当該画素の画素電位が０Ｖを超えないもの、「△」は非選択期間の開始時にフィードスルー電圧で画素電位０Ｖを超えるが次の選択期間までに負の電圧に戻るもの、「×」は正の電圧のままになってしまうものを示している。次の選択までに負の電圧に戻るのは、画像構成部材の電気泳動へリークしていく電位が、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量によて保持される電位よりも多いために起こると考えられる。
【００３６】
【表４】
【００３７】
表４の結果により、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が０．３［ｐＦ］以下の場合、フィードスルー電圧の大きさΔＶがＶｓ（−）の絶対値の４／３以下であれば負の電位を維持できる。また、フィードスルー電圧の大きさΔＶがＶｓ（−）の絶対値以下ならば、上記ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量の値にかかわらず、常に負の電位を維持できる。
【００３８】
上記表１〜４の結果を踏まえると、ｐチャネルのＴＦＴの場合、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が０．３［ｐＦ］以下のとき、フィードスルー電圧の大きさΔＶは１／３Ｖｓ（−）≦ΔＶ≦４／３Ｖｓ（−）の範囲内に設定するのが好ましい。より好ましくはフィードスルー電圧の大きさΔＶはＶｓ（−）の絶対値と同じ値に設定する。
同様に、ｎチャネルのＴＦＴの場合、ゲート−ドレイン間静電容量Ｃｇｄと補助静電容量Ｃｓｔの和の容量が０．３［ｐＦ］以下のとき、フィードスルー電圧の大きさΔＶは１／３Ｖｓ（＋）≦ΔＶ≦４／３Ｖｓ（＋）の範囲内に設定するのが好ましい。より好ましくはフィードスルー電圧の大きさΔＶはＶｓ（＋）と同じ値に設定する。
【００３９】
表５は、上記同様の駆動条件によるシミュレーションを用いて上記ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）と、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和とを変えた場合の結果を示す。評価結果の記号の意味は、上記表１及び３の場合と同様である。表５の結果により、上記比（Ｃｇｄ／Ｃｓｔ）が大きくほど、フィードスルー電圧が大きくなるため画素電極の充電を早くできるようになることがわかる。また、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が大きくなると画素電極の充電速度が遅くなるのは、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の両方を充電するのに必要な電荷が増え、Ｔｏｎの選択期間に上昇する画素電位が小さくなるためである。このため、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が０．１［ｐＦ］と小さい場合は、フィードスルー電圧が無くても十分に充電できるが、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が０．２〔ｐＦ〕になると、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を１／５以上にして十分な大きさのフィードスルー電圧を発生させることが必要となる。
【００４０】
【表５】
【００４１】
表６は、上記表５と同様にシミュレーヨンしたものだが、選択時にソースラインに−１２Ｖを印加し、画素電圧を負に維持させた場合の表である。評価結果の記号の意味は、上記表４の場合と同様である。ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を大きくしてフィードスルーによる電圧変動の大きさが１２Ｖを超えるようになると、画素電位は０Ｖを超える。ここで、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の和が小さいと、画素電極の充電電荷が画像構成部材の電気泳動素子へリークしていくため、次の選択期間までに負の電位まで下がる。一方、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３のと和が増えると画素電位を保持してしまう。そのため、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３のと和を０．３［ｐＦ］以下にした条件下で、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を２／１以下にするのが好ましい。しかし、瞬時的にでも０Ｖを超えることは好ましくなく、充電不足をより多く補うことを考えると、ゲート−ドレイン間容量Ｃｇｄ１１０２と補助容量Ｃｓｔ１１０３の比（Ｃｇｄ／Ｃｓｔ）を１／１にするのが、より好ましい。
【００４２】
【表６】
【００４３】
上記フィードスルー電圧の大きさΔＶを上記所定の範囲に設定するためゲート−ドレイン間静電容量Ｃｇｄ１１０２と補助静電容量Ｃｓｔ１１０３の分圧比を実際に変えるには、ゲート−ドレイン間の重なる面積を増減させるか、補助静電容量Ｃｓｔ１１０３の面積を増減させればよい。従来のようにフィードスルー電圧を減らす為には、ゲート−ドレイン間静電容量Ｃｇｄ１１０２を減らし、補助静電容量Ｃｓｔ１１０３を増やす必要があり、これを実現させることは非常に難しい。一方、本実施形態のように、積極的にフィードスルー電圧を発生させることによりＴＦＴ１００１の充電不足を補っているので、ゲート−ドレイン間静電容量Ｃｇｄ１１０２を増やすか、補助静電容量Ｃｓｔ１１０３を減らすかすることにより、フィードスルー電圧を発生させるようにすればよいので容易に実現できる。
【００４４】
以上、本実施形態によれば、上記プログレッシブ表示動作において繰り返される各非選択期間にアクティブ素子（ＴＦＴ）１００１の状態選択端子（ゲート端子）１００２に印加される非選択電圧は、各選択期間にアクティブ素子の画素信号入力端子（ソース端子）１００３に印加される画素信号と同じ極性の電圧である。従って、上記リフレッシュ動作後の表示状態を変化させる所定の画素については、各非選択期間の開始時にアクティブ素子の状態選択端子１００２に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧がアクティブ素子１００１の駆動電圧出力端子（ドレイン端子）１００４に出力され画像構成部材が充電される。この非選択期間の開始時におけるフィードスルー電圧による充電により、上記リフレッシュ動作後の表示状態を変化させる所定の画素について画像構成部材の充電が促進され画像切換完了時の所定の目標電圧まで充電できるまでの時間を短くすることができる。しかも、上記フィードスルー電圧の大きさΔＶが所定の下限値ΔＶｍｉｎ以上であるので、上記プログレッシブ表示動作の開始から０．５秒以内に上記所定の画素に対応する画素構成部材の充電電圧が所定の目標電圧まで上昇してプログレッシブ表示動作が完了する。
また、上記リフレッシュ動作後の表示状態を維持する画素についても、各非選択期間の開始時にアクティブ素子１００１の状態選択端子１００２に印加される電圧が選択電圧から非選択電圧に切り換わるとき、その非選択電圧で生じたフィードスルー電圧の大きさΔＶがアクティブ素子１００１の駆動電圧出力端子１００４に出力され画像構成部材が充電される。ここで、上記フィードスルー電圧の大きさΔＶが所定の上限値ΔＶｍａｘ以下であるので、上記リフレッシュ動作後の表示状態を維持する画素については、プログレッシブ表示動作の期間中において、その画素に対応する画素構成部材の充電電圧が上記表示状態を維持可能な電圧に維持される。
よって、画像構成部材に対する充電能力が低いアクティブ素子１００１を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
【００４５】
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加され、ゲート端子とドレイン端子との間の静電容量Ｃｇｄとドレイン端子とアースとの間の静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和が０．３［ｐＦ］以下のとき、フィードスルー電圧の大きさΔＶを、（１／３）・Ｖｓ以上且つ（４／３）・Ｖｓ以下の範囲内にすることにより、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加されるとき、フィードスルー電圧の大きさΔＶをＶｓに等しくすることにより、上記静電容量Ｃｇｄと静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和の値にかかわらず、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加され、ゲート端子とドレイン端子との間の静電容量Ｃｇｄとドレイン端子とアースとの間の静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和が０．３［ｐＦ］以下のとき、上記２つの静電容量の比（Ｃｇｄ／Ｃａ）を、１／５以上且つ２／１以下の範囲内にすることにより、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子１００１として、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の充電能力が低いＦＥＴを用いた場合でも、ソース端子に画像信号として＋／−Ｖｓ［Ｖ］が印加されるとき、上記２つの静電容量の比（Ｃｇｄ／Ｃａ）を１／１にすることにより、上記静電容量Ｃｇｄと静電容量Ｃａ（≒補助静電容量Ｃｓｔ）との和の値にかかわらず、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、画素電極への電圧印加に対する表示変化の感度が比較的低い電気泳動材を画像構成部材を用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子として有機半導体からなるＦＥＴを用いることにより、無機半導体からなるＦＥＴを用いる場合に比して画像表示装置の低コスト化を図ることができる。また、有機半導体からなるＦＥＴは無機半導体からなるＦＥＴに比して移動度が低く充電能力に劣るが、かかる有機半導体からなるＦＥＴを用いた場合でも、画像表示切り換えの速度を悪化させることなく画像品質の低下を防止することができる。
また、本実施形態によれば、アクティブ素子として薄膜トランジスタ（ＴＦＴ）を用いることにより、画像表示装置の小型化、軽量化、低消費電力化を図ることができる。
【００４６】
なお、上記実施形態において、フィードスルー電圧の大きさΔＶはアクティブマトリクス回路の持つ時定数により、上記画素電極の充電に影響を与えるように変化する場合がある。そこで、アクティブマトリクス回路をゲートライン（選択線）の長手方向に所定数ｍ（ｍは整数であり、例えば３以上が好ましい）のブロックに分割し、上記選択線ドライバ（選択電圧供給部）３１３からの電圧が入力されるアクティブマトリクス回路の電圧入力端子から各ブロックの代表的な画素（例えば各ブロックの中心画素）のアクティブ素子のゲート端子（状態選択端子）に至る回路の時定数が互いに同じとなるように、各ブロック間でアクティブ素子のゲート−ドレイン間静電容量Ｃｇｄを変化させてもよい。例えば、上記選択線ドライバ（選択電圧供給部）からの電圧入力端子から各アクティブ素子群における複数のアクティブ素子のゲート端子（状態選択端子）に至るまでのライン抵抗の代表値（例えば、中央部のアクティブ素子のゲート端子までのライン抵抗）をＲｇｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）としたとき、各アクティブ素子群におけるライン抵抗の代表値Ｒｇｉとアクティブ素子のドレイン端子（駆動電圧出力端子）−アース間の静電容量Ｃａｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｍ×Ｃａｍを満たすように、各アクティブ素子を構成する。以上のように各アクティブ素子を構成することにより、表示画面の面内で均等にフィードスルーΔＶが発生し、よりばらつきのない表示が得られる。
【００４７】
また、上記ブロック数をゲートライン（選択線）上の画素と同じ数にすれば、すべての画素でフィードスルーΔＶが均等とすることもできる。例えば、上記アクティブマトリクス回路の選択線ドライバ（選択電圧供給部）３１３からの電圧入力端子からゲートライン（選択線）を介して各アクティブ素子のゲート端子（状態選択端子）に至るまでのライン抵抗をＲｇｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）としたとき、各アクティブ素子のライン抵抗Ｒｇｉとドレイン端子（駆動電圧出力端子）−アース間の静電容量Ｃａｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｎ×Ｃａｎを満たすように、各アクティブ素子を構成してもよい。
【００４８】
上記ゲート−ドレイン間静電容量Ｃｇｄを変化させるためには、ブロックごとに、ゲート電極（ゲート端子）１００２とドレイン電極（ドレイン端子）１００４の重なり面積を変化させればよい。つまり、選択信号の入力部から遠くなるにつれて、ライン抵抗は大きくなるので、ゲート電極１００２とドレイン電極１００４の重なり面積を小さくしていくことになる。また、本来フィードスルーΔＶは階調表示をさせるために１階調よりも小さくする必要があったが、フィードスルーΔＶにばらつきが無ければ、画素信号線（ソースに印加する）電圧をフィードスルーΔＶが発生することを考慮して印加することで、階調表示も可能となる。
【００４９】
なお、本発明において、「画像構成部材」とは、駆動電圧が印加されることで各表示画素の表示状態（色や明るさ等）を変化させる部材を意味する。よって、駆動電圧の印加によって移動することで各表示画素の色や明るさを変化させる移動材や、駆動電圧の印加によって自らの発光量を変化させて各表示画素の色や明るさを変化させる有機ＥＬ素子等の自己発光するものも含まれる。また、ここでいう「移動材」は、移動材そのものの色で画素の色を表現する着色材のようなものに限らず、画素の濃度（明るさ）を調整するための移動材（画素の色自体は他の手段により表現する）なども含まれる。また、ここでいう「移動材」は、駆動電圧を制御することで移動をコントロールできるものであればよく、駆動電圧に応じて変化する電界の作用を受けて移動する移動材や、駆動電圧に応じて変化する磁界の作用を受けて移動する移動材などが含まれる。
【図面の簡単な説明】
【００５０】
【図１】本実施形態に係る電子ペーパーの表示部における表示を制御するためのアクティブマトリクス回路及びその駆動部を含む回路部の概略構成を示す説明図である。
【図２】アクティブマトリクス回路の一部（１画素分）を拡大した模式図である。
【図３】アクティブマトリクス回路の一画素におけるアクティブ素子及び画像構成部材の等価回路を示す説明図である。
【図４】ＴＦＴと画素電極の断面構造を示す説明図である。
【図５】同電子ペーパーの表示部及び回路部の一部を切断した断面を模式的に示した説明図である。
【図６】（ａ）〜（ｄ）はリフレッシュ動作及びプログレッシブ表示動作を行うときの画面表示の一例を示す説明図である。（ａ）はリフレッシュ動作、（ｂ）はリフレッシュ動作直後、（ｃ）はプログレッシブ表示動作の途中、（ｄ）はプログレッシブ表示動作完了後の説明図である。
【図７】（ａ）〜（ｃ）はリフレッシュ動作及びプログレッシブ表示動作を行うときの各部の電圧の時間変化を示す説明図である。（ａ）はアクティブ素子のゲート端子へ印加する電圧（選択電圧、非選択電圧）、（ｂ）はソース端子に印加される画素信号の電圧、（ｃ）は画像構成部材の画素電極の画素電位を示す説明図である。（ｄ）は比較例における画素電極の画素電位を示す説明図である。
【図８】（ａ）〜（ｃ）はリフレッシュ動作及びプログレッシブ表示動作を行うときの各部の電圧の時間変化のシミュレーション結果を示す説明図である。（ａ）はアクティブ素子のゲート端子へ印加する電圧（選択電圧、非選択電圧）、（ｂ）はソース端子に印加される画素信号の電圧、（ｃ）は画像構成部材の画素電極の画素電位を示す説明図である。（ｄ）は比較例における画素電極の画素電位のシミュレーション結果を示す説明図である。
【符号の説明】
【００５１】
３０９ コントローラ（制御部）
３１１ 画素信号線ドライバ（画素信号供給部）
３１３ 選択線ドライバ（選択信号供給部）
１００１ 有機ＴＦＴ（アクティブ素子）
１００２ ゲート端子（状態選択端子）、ゲート電極
１００３ ソース端子（画素信号入力端子）、ソース電極
１００４ ドレイン端子（駆動電圧出力端子）、ドレイン電極
１００５ 画素電極
１００６ 透明電極
１０１４ 着色粒子
【特許請求の範囲】
【請求項１】
表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動電圧によって各画素の表示状態が変化する表示部と、
該複数の画素ごとに該画素構成部材へ印加する駆動電圧を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、
該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択電圧と該駆動電圧の出力が規制される状態にするための非選択電圧とが入力される状態選択端子と、該画素構成部材に印加する該駆動電圧を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動電圧を該画素構成部材に出力する駆動電圧出力端子とを有し、該アクティブ素子の該状態選択端子に印加する該選択電圧と該非選択電圧とをを切り換える動作状態切り換え時に該駆動電圧出力端子に該駆動電圧の変動成分であるフィードスルー電圧を生じさせる静電容量が該状態選択端子と該駆動電圧出力端子との間に存在する画像表示装置において、
該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の状態選択端子に入力するための該選択電圧及び該非選択電圧をそれぞれ、所定のタイミングで順次供給する選択信号供給部と、
該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択電圧が供給されている選択期間中の所定のタイミングで供給する画素信号供給部と、
該表示画面の画像切り換え時に、該複数の選択線に該選択電圧を印加するとともに該複数の画素信号線に該画素信号として該選択電圧と同極性の電圧を印加することにより該表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態にするリフレッシュ動作を行い、そのリフレッシュ動作の後、該複数の選択線の間で該選択電圧の印加タイミングを互いにずらしながら各選択線に対して互いに極性が異なる該非選択電圧と該選択電圧とを交互に繰り返し印加するとともに該表示画面の所定の画素について該リフレッシュ動作後の表示状態を変化させるように各選択期間において該複数の画素信号線から選択された所定の画素信号線について該画素信号として該選択電圧とは逆極性の電圧を印加し該所定の画素に対応する該画素構成部材の充電電圧を所定の目標電圧まで次第に上昇させることにより該表示画面を次第に目標の画像にするプログレッシブ表示動作を行うように、該選択信号供給部及び該画素信号供給部を制御する制御部と、を更に備え、
該フィードスルー電圧の大きさΔＶは、
該プログレッシブ表示動作の開始から０．５秒以内に該所定の画素に対応する該画素構成部材の充電電圧が該所定の目標電圧まで上昇して該プログレッシブ表示動作が完了するように設定された下限値ΔＶｍｉｎ以上、且つ、
該リフレッシュ動作後の表示状態を維持する画素に対応する該画素構成部材の充電電圧が該プログレッシブ表示動作の期間中に該表示状態を維持可能な電圧に維持されるように設定した上限値ΔＶｍａｘ以下の範囲内にあることを特徴とする画像表示装置。
【請求項２】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加され、該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．３［ｐＦ］以下のとき、
上記フィードスルー電圧の大きさΔＶは、（１／３）・Ｖｓ以上且つ（４／３）・Ｖｓ以下の範囲内にあることを特徴とする画像表示装置。
【請求項３】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加されるとき、
上記フィードスルー電圧の大きさΔＶはＶｓに等しいことを特徴とする画像表示装置。
【請求項４】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．１［ｐＦ］以上且つ０．３［ｐＦ］以下の範囲にあるとき、
該２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／５以上且つ２／１以下の範囲内にあることを特徴とする画像表示装置。
【請求項５】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ゲート端子と該ドレイン端子との間の静電容量をＣｇｄとし該ドレイン端子とアースとの間の静電容量Ｃａとしたとき、
上記２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／１であることを特徴とする画像表示装置。
【請求項６】
請求項２乃至５の画像表示装置において、
上記電界効果トランジスタのドレイン端子とアースとの間に、上記画素構成部材の電極間静電容量よりも十分大きな補助静電容量Ｃｓｔを接続し、
上記ドレイン端子とアースとの間の静電容量Ｃａは、該補助静電容量Ｃｓｔで近似されることを特徴とする画像表示装置。
【請求項７】
請求項１乃至６のいずれかの画像表示装置において、
上記アクティブマトリックス回路における上記選択電圧及び非選択電圧の入力端から上記選択線を介して上記複数のアクティブ素子の状態選択端子に至るまでのライン抵抗をＲｇｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）としたとき、各アクティブ素子の該ライン抵抗Ｒｇｉと、上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｎ×Ｃａｎを満たすように、各アクティブ素子を構成したことを特徴とする画像表示装置。
【請求項８】
請求項１乃至６のいずれかの画像表示装置において、
上記複数のアクティブ素子を上記選択信号供給部から離れる方向に沿って複数のアクティブ素子群に分け、上記アクティブマトリクス回路における上記選択電圧及び非選択電圧の入力端からから各アクティブ素子群に属する複数のアクティブ素子の状態選択端子に至るまでのライン抵抗の代表値をＲｇｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）としたとき、各アクティブ素子群における該ライン抵抗の代表値Ｒｇｉと、該アクティブ素子の上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｍ×Ｃａｍを満たすように、各アクティブ素子を構成したことを特徴とする画像表示装置。
【請求項９】
請求項１乃至８のいずれかの画像表示装置において、
上記画素構成部材は電気泳動材を用いて構成したことを特徴とする画像表示装置。
【請求項１０】
請求項１乃至９のいずれかの画像表示装置において、
上記アクティブ素子は、有機半導体からなる電界効果トランジスタであることを特徴とする画像表示装置。
【請求項１１】
請求項１乃至１０のいずれかの画像表示装置において、
上記アクティブ素子は、薄膜トランジスタであることを特徴とする画像表示装置。
【請求項１】
表示画面を構成する複数の画素に対応させて複数の画素構成部材がマトリックス状に配置され該複数の画素構成部材それぞれに印加される駆動電圧によって各画素の表示状態が変化する表示部と、
該複数の画素ごとに該画素構成部材へ印加する駆動電圧を制御するための複数のアクティブ素子が、各画素構成部材に対応するようにマトリックス状に配置されたアクティブマトリクス回路とを備え、
該アクティブ素子は、そのアクティブ素子の動作状態を該駆動電圧が出力可能な状態にするための選択電圧と該駆動電圧の出力が規制される状態にするための非選択電圧とが入力される状態選択端子と、該画素構成部材に印加する該駆動電圧を生成するための画素信号が入力される画素信号入力端子と、該画素信号入力端子に画素信号が入力されたときに該駆動電圧を該画素構成部材に出力する駆動電圧出力端子とを有し、該アクティブ素子の該状態選択端子に印加する該選択電圧と該非選択電圧とをを切り換える動作状態切り換え時に該駆動電圧出力端子に該駆動電圧の変動成分であるフィードスルー電圧を生じさせる静電容量が該状態選択端子と該駆動電圧出力端子との間に存在する画像表示装置において、
該表示画面の複数の走査線それぞれに沿って配置された複数の選択線に、該アクティブ素子の状態選択端子に入力するための該選択電圧及び該非選択電圧をそれぞれ、所定のタイミングで順次供給する選択信号供給部と、
該表示画面の該複数の走査線と交差するように配置された複数の画素信号線に、該アクティブ素子の画素信号入力端子に入力するための該画素信号を、該選択電圧が供給されている選択期間中の所定のタイミングで供給する画素信号供給部と、
該表示画面の画像切り換え時に、該複数の選択線に該選択電圧を印加するとともに該複数の画素信号線に該画素信号として該選択電圧と同極性の電圧を印加することにより該表示画面の全体の表示状態を所定の色及び画像濃度からなる表示状態にするリフレッシュ動作を行い、そのリフレッシュ動作の後、該複数の選択線の間で該選択電圧の印加タイミングを互いにずらしながら各選択線に対して互いに極性が異なる該非選択電圧と該選択電圧とを交互に繰り返し印加するとともに該表示画面の所定の画素について該リフレッシュ動作後の表示状態を変化させるように各選択期間において該複数の画素信号線から選択された所定の画素信号線について該画素信号として該選択電圧とは逆極性の電圧を印加し該所定の画素に対応する該画素構成部材の充電電圧を所定の目標電圧まで次第に上昇させることにより該表示画面を次第に目標の画像にするプログレッシブ表示動作を行うように、該選択信号供給部及び該画素信号供給部を制御する制御部と、を更に備え、
該フィードスルー電圧の大きさΔＶは、
該プログレッシブ表示動作の開始から０．５秒以内に該所定の画素に対応する該画素構成部材の充電電圧が該所定の目標電圧まで上昇して該プログレッシブ表示動作が完了するように設定された下限値ΔＶｍｉｎ以上、且つ、
該リフレッシュ動作後の表示状態を維持する画素に対応する該画素構成部材の充電電圧が該プログレッシブ表示動作の期間中に該表示状態を維持可能な電圧に維持されるように設定した上限値ΔＶｍａｘ以下の範囲内にあることを特徴とする画像表示装置。
【請求項２】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加され、該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．３［ｐＦ］以下のとき、
上記フィードスルー電圧の大きさΔＶは、（１／３）・Ｖｓ以上且つ（４／３）・Ｖｓ以下の範囲内にあることを特徴とする画像表示装置。
【請求項３】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ソース端子に該画素信号として＋／−Ｖｓ［Ｖ］が印加されるとき、
上記フィードスルー電圧の大きさΔＶはＶｓに等しいことを特徴とする画像表示装置。
【請求項４】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ゲート端子と該ドレイン端子との間の静電容量Ｃｇｄと該ドレイン端子とアースとの間の静電容量Ｃａとの和が０．１［ｐＦ］以上且つ０．３［ｐＦ］以下の範囲にあるとき、
該２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／５以上且つ２／１以下の範囲内にあることを特徴とする画像表示装置。
【請求項５】
請求項１の画像表示装置において、
上記アクティブ素子は、上記状態選択端子、上記画素信号入力端子及び上記駆動電圧出力端子がそれぞれゲート端子、ソース端子及びドレイン端子であり、移動度が１×１０−2［ｃｍ２／（Ｖ・ｓ）］以下且つ５×１０−４［ｃｍ２／（Ｖ・ｓ）］以上の電界効果トランジスタであり、
該ゲート端子と該ドレイン端子との間の静電容量をＣｇｄとし該ドレイン端子とアースとの間の静電容量Ｃａとしたとき、
上記２つの静電容量の比（Ｃｇｄ／Ｃａ）は、１／１であることを特徴とする画像表示装置。
【請求項６】
請求項２乃至５の画像表示装置において、
上記電界効果トランジスタのドレイン端子とアースとの間に、上記画素構成部材の電極間静電容量よりも十分大きな補助静電容量Ｃｓｔを接続し、
上記ドレイン端子とアースとの間の静電容量Ｃａは、該補助静電容量Ｃｓｔで近似されることを特徴とする画像表示装置。
【請求項７】
請求項１乃至６のいずれかの画像表示装置において、
上記アクティブマトリックス回路における上記選択電圧及び非選択電圧の入力端から上記選択線を介して上記複数のアクティブ素子の状態選択端子に至るまでのライン抵抗をＲｇｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）としたとき、各アクティブ素子の該ライン抵抗Ｒｇｉと、上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｎの整数。ｎ：アクティブ素子の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｎ×Ｃａｎを満たすように、各アクティブ素子を構成したことを特徴とする画像表示装置。
【請求項８】
請求項１乃至６のいずれかの画像表示装置において、
上記複数のアクティブ素子を上記選択信号供給部から離れる方向に沿って複数のアクティブ素子群に分け、上記アクティブマトリクス回路における上記選択電圧及び非選択電圧の入力端からから各アクティブ素子群に属する複数のアクティブ素子の状態選択端子に至るまでのライン抵抗の代表値をＲｇｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）としたとき、各アクティブ素子群における該ライン抵抗の代表値Ｒｇｉと、該アクティブ素子の上記駆動電圧出力端子とアースとの間の静電容量Ｃａｉ（ｉは１〜ｍの整数。ｍ：アクティブ素子群の個数）との積である時定数が、Ｒｇ１×Ｃａ１＝Ｒｇ２×Ｃａ２＝・・・＝Ｒｇｍ×Ｃａｍを満たすように、各アクティブ素子を構成したことを特徴とする画像表示装置。
【請求項９】
請求項１乃至８のいずれかの画像表示装置において、
上記画素構成部材は電気泳動材を用いて構成したことを特徴とする画像表示装置。
【請求項１０】
請求項１乃至９のいずれかの画像表示装置において、
上記アクティブ素子は、有機半導体からなる電界効果トランジスタであることを特徴とする画像表示装置。
【請求項１１】
請求項１乃至１０のいずれかの画像表示装置において、
上記アクティブ素子は、薄膜トランジスタであることを特徴とする画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図７】
【図８】
【図６】
【図２】
【図３】
【図４】
【図５】
【図７】
【図８】
【図６】
【公開番号】特開２０１０−７２１５４（Ｐ２０１０−７２１５４Ａ）
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【出願番号】特願２００８−２３７５８８（Ｐ２００８−２３７５８８）
【出願日】平成２０年９月１７日（２００８．９．１７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【出願日】平成２０年９月１７日（２００８．９．１７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]