積層型バンドパスフィルタ
【課題】３つ以上の共振器を備えた積層型バンドパスフィルタにおいて、小型化、薄型化を可能にし、且つ所望の特性を実現できるようにする。
【解決手段】積層型バンドパスフィルタ１は、積層体２０と一体化された第１ないし第４の共振器を備えている。積層体２０の底面２０Ｂにはグランド用導体層２３が配置されている。各共振器は、インダクタ用導体層を含み一方向に長いインダクタ構成部と、インダクタ構成部とキャパシタとを電気的に接続するキャパシタ用接続路と、インダクタ構成部の長手方向の両端に位置する第１および第２の端部をそれぞれグランド用導体層に接続する第１および第２のグランド接続路を有している。キャパシタ用接続路と第１および第２のグランド接続路は、それぞれ１つ以上のスルーホールを含んでいる。隣接する２つの共振器におけるグランド接続路は共通化されている。
【解決手段】積層型バンドパスフィルタ１は、積層体２０と一体化された第１ないし第４の共振器を備えている。積層体２０の底面２０Ｂにはグランド用導体層２３が配置されている。各共振器は、インダクタ用導体層を含み一方向に長いインダクタ構成部と、インダクタ構成部とキャパシタとを電気的に接続するキャパシタ用接続路と、インダクタ構成部の長手方向の両端に位置する第１および第２の端部をそれぞれグランド用導体層に接続する第１および第２のグランド接続路を有している。キャパシタ用接続路と第１および第２のグランド接続路は、それぞれ１つ以上のスルーホールを含んでいる。隣接する２つの共振器におけるグランド接続路は共通化されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層された複数の誘電体層を有する積層体と、この積層体と一体化された３つ以上の共振器とを備えた積層型バンドパスフィルタに関する。
【背景技術】
【０００２】
近年、携帯電話機を代表とする小型無線通信機器には、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置、ブルートゥース（登録商標）規格の通信装置、ワイマックス（ＷｉＭＡＸ（登録商標）；Worldwide Interoperability for Microwave Access）規格の通信装置等の１つ以上の通信装置をモジュール化して内蔵したものが増えている。このような小型無線通信機器では、内蔵されるモジュールの小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。また、電子部品の実装面積を小さくするためには、電子部品として、底面に端子が配置された構造のものを用いることが有効である。
【０００３】
上記の種々の通信装置に用いられている電子部品の一つに、送信信号や受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、積層された複数の誘電体層を有する積層体内に、それぞれ並列に接続されたインダクタとキャパシタを有する複数のＬＣ並列共振器が設けられた積層型バンドパスフィルタが提案されている。ＬＣ並列共振器の構成としては、種々のものが提案されている。
【０００４】
特許文献１には、対向する２つのコンデンサ電極の一方に、ビアホールからなるインダクタ導体の一端が接続され、インダクタ導体の他端がグランド電極に接続された構成のＬＣ並列共振器が記載されている。
【０００５】
特許文献２には、直列に接続された複数のビアホールによって柱状インダクタを構成し、柱状インダクタの一端をコンデンサパターンに接続し、柱状インダクタの一端の他端を、帯状のグランドパターンにおける一端の近傍に接続して、柱状インダクタとグランドパターンとによってインダクタを構成したＬＣ並列共振器が記載されている。
【０００６】
特許文献３には、積層体の側面に配置された複数の外部電極によって、コイル電極とコンデンサ電極の間や、コイル電極と入出力電極の間を接続したバンドパスフィルタが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３５０１３２７号公報
【特許文献２】特開２００２−７６８０７号公報
【特許文献３】特開平５−１９９００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１、２に記載されているように積層型バンドパスフィルタにおけるＬＣ並列共振器を構成するインダクタの全体または主要部分をスルーホールによって構成する場合には、以下のような問題点がある。すなわち、この場合、積層型バンドパスフィルタを薄型化しようとすると、インダクタを構成するスルーホールが短くなって、インダクタのインダクタンスが小さくなる。そのため、この場合には、ＬＣ並列共振器において所望の共振周波数を得ることができなくなるという問題点がある。スルーホールによって構成されたインダクタのインダクタンスを大きくするために、スルーホールの径を小さくすると、共振器のＱが低下するという問題が発生する。
【０００９】
一方、ＬＣ並列共振器を構成するインダクタを、積層体内に設けられたインダクタ用導体層によって構成する場合には、以下のような種々の問題点がある。まず、インダクタ用導体層とキャパシタとの接続に関する問題点について説明する。積層体の側面に配置された外部電極を用いて、インダクタ用導体層とキャパシタとを接続する構成とすると、積層型バンドパスフィルタの実装面積を小さくすることができなくなる。そこで、スルーホールによって、インダクタ用導体層とキャパシタとを接続することが考えられる。しかし、この場合には、積層体を作製する際に発生する導体層とスルーホールの位置のばらつきによって、製品間において、インダクタを構成する導体層とスルーホールとの位置関係にばらつきが生じ、その結果、インダクタのインダクタンスにばらつきが生じる。そのため、この場合には、導体層とスルーホールの位置関係のばらつきに起因して、ＬＣ並列共振器の共振周波数にばらつきが生じるという問題点がある。
【００１０】
次に、インダクタ用導体層とグランドとの接続に関する問題点について説明する。積層型バンドパスフィルタの実装面積を小さくするためには、積層体の底面にグランド用導体層を配置することが好ましい。この場合には、インダクタ用導体層におけるグランド側の端部を、積層体の底面に配置されたグランド用導体層に接続する必要がある。ここで、積層体の側面に配置された外部電極を用いて、インダクタ用導体層をグランド用導体層に接続する構成とすると、積層型バンドパスフィルタの実装面積を小さくすることができなくなる。そこで、スルーホールを用いて、インダクタ用導体層のグランド側の端部をグランド用導体層に接続することが考えられる。しかし、この場合には、特に３つ以上のＬＣ並列共振器を備えた積層型バンドパスフィルタでは、スルーホールの数が多くなる。この場合、特に積層型バンドパスフィルタを小型化しようとすると積層体においてクラックが発生する等によって品質が劣化するという問題が発生すると共に、積層体の作製における工数が増えるという問題が発生する。
【００１１】
また、３つ以上のＬＣ並列共振器を備えた積層型バンドパスフィルタにおいて、インダクタをインダクタ用導体層によって構成する場合には、小型化しようとすると、隣接する共振器間の誘導性結合が強くなりすぎて、所望の特性を実現することが困難になるという問題点がある。
【００１２】
本発明はかかる問題点に鑑みてなされたもので、その目的は、３つ以上の共振器を備え、小型化、薄型化を可能にし、且つ所望の特性を実現できるようにした積層型バンドパスフィルタを提供することにある。
【課題を解決するための手段】
【００１３】
本発明の第１の積層型バンドパスフィルタは、積層された複数の誘電体層を含む積層体と、積層体と一体化された第１の共振器、第２の共振器および第３の共振器とを備えている。積層体は、複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、底面に配置されてグランドに電気的に接続されるグランド用導体層を含んでいる。第１ないし第３の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含んでいる。第３の共振器は、第１の共振器と第２の共振器の各々と誘導性結合する。
【００１４】
本発明の第１の積層型バンドパスフィルタにおいて、第１ないし第３の共振器は、それぞれ、積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、積層体内に設けられてインダクタ構成部とキャパシタとを電気的に接続するキャパシタ用接続路とを有している。インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、キャパシタ用接続路が電気的に接続された接続箇所とを有し、第１の端部と第２の端部はグランドに電気的に接続されている。キャパシタ用接続路は、１つ以上のスルーホールを含み、積層方向に延びている。インダクタ構成部における接続箇所と第１の端部との間の距離および接続箇所と第２の端部との間の距離は、積層方向についてのキャパシタ用接続路の長さよりも大きい。第１ないし第３の共振器のインダクタは、それぞれ、インダクタ構成部における接続箇所と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含んでいる。第１のインダクタ部分と第２のインダクタ部分は、キャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【００１５】
第１ないし第３の共振器は、それぞれ、更に、積層体内に設けられてインダクタ構成部の第１の端部とグランド用導体層とを電気的に接続する第１のグランド接続路と、積層体内に設けられてインダクタ構成部の第２の端部とグランド用導体層とを電気的に接続する第２のグランド接続路とを有している。第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含んでいる。第３の共振器のインダクタ構成部における第１の端部は、第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第３の共振器のインダクタ構成部における第２の端部は、第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第３の共振器における第１のグランド接続路と第１の共振器における第１のグランド接続路は共通化されている。第３の共振器における第２のグランド接続路と第２の共振器における第１のグランド接続路は共通化されている。
【００１６】
本発明の第１の積層型バンドパスフィルタにおいて、第１の共振器におけるインダクタ構成部の長手方向と第２の共振器におけるインダクタ構成部の長手方向は平行であってもよい。また、第３の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。
【００１７】
また、本発明の第１の積層型バンドパスフィルタにおいて、第１ないし第３の共振器は、それぞれ、グランド用導体層に対向するように積層体内に設けられてグランド用導体層と共にキャパシタを構成するキャパシタ用導体層を有し、キャパシタ用接続路は、キャパシタ用導体層に電気的に接続されていてもよい。
【００１８】
また、本発明の第１の積層型バンドパスフィルタにおいて、インダクタ構成部は、１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含んでいてもよい。
【００１９】
本発明の第２の積層型バンドパスフィルタは、積層された複数の誘電体層を含む積層体と、積層体と一体化された第１の共振器、第２の共振器、第３の共振器および第４の共振器とを備えている。積層体は、複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、底面に配置されてグランドに電気的に接続されるグランド用導体層を含んでいる。第１ないし第４の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含んでいる。第３および第４の共振器は、それぞれ、第１の共振器と第２の共振器の各々と誘導性結合する。
【００２０】
本発明の第２の積層型バンドパスフィルタにおいて、第１ないし第４の共振器は、それぞれ、積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、積層体内に設けられてインダクタ構成部とキャパシタとを電気的に接続するキャパシタ用接続路とを有している。インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、キャパシタ用接続路が電気的に接続された接続箇所とを有し、第１の端部と第２の端部はグランドに電気的に接続されている。キャパシタ用接続路は、１つ以上のスルーホールを含み、積層方向に延びている。インダクタ構成部における接続箇所と第１の端部との間の距離および接続箇所と第２の端部との間の距離は、積層方向についてのキャパシタ用接続路の長さよりも大きい。第１ないし第４の共振器のインダクタは、それぞれ、インダクタ構成部における接続箇所と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含んでいる。第１のインダクタ部分と第２のインダクタ部分は、キャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【００２１】
第１ないし第４の共振器は、それぞれ、更に、積層体内に設けられてインダクタ構成部の第１の端部とグランド用導体層とを電気的に接続する第１のグランド接続路と、積層体内に設けられてインダクタ構成部の第２の端部とグランド用導体層とを電気的に接続する第２のグランド接続路とを有している。第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含んでいる。第３の共振器のインダクタ構成部における第１の端部は、第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第３の共振器のインダクタ構成部における第２の端部は、第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第４の共振器のインダクタ構成部における第１の端部は、第１の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続されている。第４の共振器のインダクタ構成部における第２の端部は、第２の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続されている。第３の共振器における第１のグランド接続路と第１の共振器における第１のグランド接続路は共通化されている。第３の共振器における第２のグランド接続路と第２の共振器における第１のグランド接続路は共通化されている。第４の共振器における第１のグランド接続路と第１の共振器における第２のグランド接続路は共通化されている。第４の共振器における第２のグランド接続路と第２の共振器における第２のグランド接続路は共通化されている。
【００２２】
本発明の第２の積層型バンドパスフィルタにおいて、第１の共振器におけるインダクタ構成部の長手方向と第２の共振器におけるインダクタ構成部の長手方向は平行であってもよい。また、第３および第４の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。
【００２３】
また、本発明の第２の積層型バンドパスフィルタにおいて、第１ないし第４の共振器は、それぞれ、グランド用導体層に対向するように積層体内に設けられてグランド用導体層と共にキャパシタを構成するキャパシタ用導体層を有し、キャパシタ用接続路は、キャパシタ用導体層に電気的に接続されていてもよい。
【００２４】
また、本発明の第２の積層型バンドパスフィルタにおいて、インダクタ構成部は、１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含んでいてもよい。
【発明の効果】
【００２５】
本発明の第１および第２の積層型バンドパスフィルタでは、共振器のインダクタは、１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部によって構成されている。これにより、本発明によれば、インダクタにおいて所望のインダクタンスを得ながら、積層型バンドパスを薄型化することが可能になる。また、本発明では、インダクタは、インダクタ構成部における接続箇所と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含み、第１のインダクタ部分と第２のインダクタ部分は互いに並列に接続されている。そのため、本発明では、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を小さくすることができる。これらのことから、本発明によれば、積層型バンドパスフィルタの薄型化が可能になり、且つ積層体を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができるという効果を奏する。
【００２６】
また、本発明の第１および第２の積層型バンドパスフィルタでは、第３の共振器における第１のグランド接続路と第１の共振器における第１のグランド接続路が共通化され、第３の共振器における第２のグランド接続路と第２の共振器における第１のグランド接続路が共通化されている。本発明の第２の積層型バンドパスフィルタでは、更に、第４の共振器における第１のグランド接続路と第１の共振器における第２のグランド接続路が共通化され、第４の共振器における第２のグランド接続路と第２の共振器における第２のグランド接続路が共通化されている。これらのことから、本発明によれば、積層体の底面にグランド用導体層が配置され、且つ前述の効果を奏する構成を採用しながら、スルーホールの数を少なくすることができ、その結果、スルーホールの数が多くなることによる問題の発生を抑制することができる。
【００２７】
以上のことから、本発明によれば、３つ以上の共振器を備えた積層型バンドパスフィルタにおいて、小型化、薄型化が可能になり、且つ所望の特性を実現することが可能になるという効果を奏する。
【００２８】
また、本発明の第１の積層型バンドパスフィルタにおいて、第３の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。この場合には、第３の共振器と第１および第２の共振器の各々との間の誘導性結合が強くなりすぎることを防止することができ、その結果、積層型バンドパスフィルタの小型化が可能になるという効果を奏する。
【００２９】
また、本発明の第２の積層型バンドパスフィルタにおいて、第３および第４の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。この場合には、第３および第４の共振器の各々と、第１および第２の共振器の各々との間の誘導性結合が強くなりすぎることを防止することができ、その結果、積層型バンドパスフィルタの小型化が可能になるという効果を奏する。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施の形態に係る積層型バンドパスフィルタの回路構成を示す回路図である。
【図２】本発明の第１の実施の形態に係る積層型バンドパスフィルタの主要部分を示す斜視図である。
【図３】本発明の第１の実施の形態に係る積層型バンドパスフィルタの外観を示す斜視図である。
【図４】図２におけるＡ方向から見た積層型バンドパスフィルタの主要部分を示す説明図である。
【図５】本発明の第１の実施の形態における積層体の１層目ないし４層目の誘電体層の上面を示す説明図である。
【図６】本発明の第１の実施の形態における積層体の５層目ないし７層目の誘電体層の上面と７層目の誘電体層の下の導体層とを示す説明図である。
【図７】本発明の第１の実施の形態における各インダクタ部分間の誘導性結合を説明する説明図である。
【図８】比較例の積層型バンドパスフィルタの回路構成を示す回路図である。
【図９】比較例の積層型バンドパスフィルタの主要部分を示す斜視図である。
【図１０】比較例における積層体の１層目ないし４層目の誘電体層の上面を示す説明図である。
【図１１】比較例における積層体の５層目ないし７層目の誘電体層の上面と７層目の誘電体層の下の導体層とを示す説明図である。
【図１２】比較例の積層型バンドパスフィルタの通過減衰特性および反射減衰特性を示す特性図である。
【図１３】本発明の第１の実施の形態に係る積層型バンドパスフィルタの通過減衰特性および反射減衰特性を示す特性図である。
【図１４】本発明の第２の実施の形態に係る積層型バンドパスフィルタの主要部分を示す説明図である。
【図１５】本発明の第２の実施の形態に係る積層型バンドパスフィルタの他の主要部分を示す説明図である。
【図１６】本発明の第２の実施の形態における積層体の２層目ないし５層目の誘電体層の上面を示す説明図である。
【発明を実施するための形態】
【００３１】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る積層型バンドパスフィルタの回路構成について説明する。本実施の形態に係る積層型バンドパスフィルタ（以下、単にバンドパスフィルタと記す。）１は、入力端子２と、出力端子３と、第１の共振器４と、第２の共振器６と、第３の共振器５Ａと、第４の共振器５Ｂと、キャパシタ１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１９とを備えている。入力端子２は信号の入力のために用いられる。出力端子３は信号の出力のために用いられる。共振器４は、入力端子２に電気的に接続されている。共振器６は、出力端子３に電気的に接続されている。共振器５Ａ，５Ｂは、回路構成上、共振器４と共振器６の間に並列に設けられている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。共振器５Ａは、隣接する共振器４，６の各々と電磁界結合する。同様に、共振器５Ｂは、隣接する共振器４，６の各々と電磁界結合する。電磁界結合には、誘導性結合と容量性結合とが含まれる。
【００３２】
第１の共振器４は、互いに電気的に接続されたインダクタ１１とキャパシタ１４とを有している。第２の共振器６は、互いに電気的に接続されたインダクタ１３とキャパシタ１６とを有している。第３の共振器５Ａは、互いに電気的に接続されたインダクタ１２Ａとキャパシタ１５Ａとを有している。第４の共振器５Ｂは、互いに電気的に接続されたインダクタ１２Ｂとキャパシタ１５Ｂとを有している。
【００３３】
インダクタ１１は、互いに並列に接続された第１のインダクタ部分１１Ａと第２のインダクタ部分１１Ｂとを含んでいる。インダクタ１２Ａは、互いに並列に接続された第１のインダクタ部分１２Ａ１と第２のインダクタ部分１２Ａ２とを含んでいる。インダクタ１２Ｂは、互いに並列に接続された第１のインダクタ部分１２Ｂ１と第２のインダクタ部分１２Ｂ２とを含んでいる。インダクタ１３は、互いに並列に接続された第１のインダクタ部分１３Ａと第２のインダクタ部分１３Ｂとを含んでいる。インダクタ部分１１Ａ，１２Ａ１は互いに誘導性結合する。同様に、インダクタ部分１２Ａ２，１３Ａは互いに誘導性結合し、インダクタ部分１１Ｂ，１２Ｂ１は互いに誘導性結合し、インダクタ部分１２Ｂ２，１３Ｂは互いに誘導性結合する。
【００３４】
インダクタ部分１１Ａ，１１Ｂの各一端とキャパシタ１４，１７Ａ，１７Ｂ，１９の各一端は、入力端子２に電気的に接続されている。インダクタ部分１１Ａ，１１Ｂの各他端とキャパシタ１４の他端はグランドに電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２の各一端とキャパシタ１５Ａ，１８Ａの各一端は、キャパシタ１７Ａの他端に電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２の各他端とキャパシタ１５Ａの他端はグランドに電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２の各一端とキャパシタ１５Ｂ，１８Ｂの各一端は、キャパシタ１７Ｂの他端に電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２の各他端とキャパシタ１５Ｂの他端はグランドに電気的に接続されている。インダクタ部分１３Ａ，１３Ｂの各一端、キャパシタ１６の一端、キャパシタ１８Ａ，１８Ｂ，１９の各他端は、出力端子３に電気的に接続されている。インダクタ部分１３Ａ，１３Ｂの各他端とキャパシタ１６の他端はグランドに電気的に接続されている。
【００３５】
共振器５Ａは、インダクタ部分１１Ａ，１２Ａ１が誘導性結合することによって共振器４と誘導性結合すると共に、キャパシタ１７Ａを介して共振器４と容量性結合する。また、共振器５Ａは、インダクタ部分１２Ａ２，１３Ａが誘導性結合することによって共振器６と誘導性結合すると共に、キャパシタ１８Ａを介して共振器６と容量性結合する。また、共振器５Ｂは、インダクタ部分１１Ｂ，１２Ｂ１が誘導性結合することによって共振器４と誘導性結合すると共に、キャパシタ１７Ｂを介して共振器４と容量性結合する。また、共振器５Ｂは、インダクタ部分１２Ｂ２，１３Ｂが誘導性結合することによって共振器６と誘導性結合すると共に、キャパシタ１８Ｂを介して共振器６と容量性結合する。なお、各インダクタ部分間の誘導性結合については、後で更に詳しく説明する。
【００３６】
共振器４，５Ａ，５Ｂ，６はいずれも、開放端と短絡端との間においてインダクタとキャパシタが並列に接続されたＬＣ並列共振器である。共振器４において、インダクタ部分１１Ａ，１１Ｂおよびキャパシタ１４の接続点が開放端であり、インダクタ部分１１Ａ，１１Ｂおよびキャパシタ１４のグランド側の端部が短絡端である。共振器５Ａにおいて、インダクタ部分１２Ａ１，１２Ａ２およびキャパシタ１５Ａの接続点が開放端であり、インダクタ部分１２Ａ１，１２Ａ２およびキャパシタ１５Ａのグランド側の端部が短絡端である。共振器５Ｂにおいて、インダクタ部分１２Ｂ１，１２Ｂ２およびキャパシタ１５Ｂの接続点が開放端であり、インダクタ部分１２Ｂ１，１２Ｂ２およびキャパシタ１５Ｂのグランド側の端部が短絡端である。共振器６において、インダクタ部分１３Ａ，１３Ｂおよびキャパシタ１６の接続点が開放端であり、インダクタ部分１３Ａ，１３Ｂおよびキャパシタ１６のグランド側の端部が短絡端である。
【００３７】
本実施の形態に係るバンドパスフィルタ１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、出力端子３から出力される。
【００３８】
次に、図２および図３を参照して、バンドパスフィルタ１の構造の概略について説明する。図２は、バンドパスフィルタ１の主要部分を示す斜視図である。図３は、バンドパスフィルタ１の外観を示す斜視図である。バンドパスフィルタ１は、バンドパスフィルタ１の構成要素を一体化するための積層体２０を備えている。後で詳しく説明するが、積層体２０は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された複数の導体層とを含み、外面を有している。
【００３９】
積層体２０は、直方体形状をなしている。積層体２０の外面は、上面２０Ａと、底面２０Ｂと、４つの側面２０Ｃ〜２０Ｆとを含んでいる。上面２０Ａと底面２０Ｂは互いに反対側を向き、側面２０Ｃ，２０Ｄも互いに反対側を向き、側面２０Ｅ，２０Ｆも互いに反対側を向いている。側面２０Ｃ〜２０Ｆは、上面２０Ａおよび底面２０Ｂに対して垂直になっている。積層体２０において、上面２０Ａおよび底面２０Ｂに垂直な方向が、複数の誘電体層が積層されている方向である積層方向である。図２では、この積層方向を、記号Ｔを付した矢印で示している。底面２０Ｂは、積層方向Ｔの端に位置している。
【００４０】
バンドパスフィルタ１は、更に、積層体２０の底面２０Ｂ上に配置された入力端子２１、出力端子２２およびグランド用導体層２３を備えている。端子２１，２２の平面形状は、いずれも矩形である。入力端子２１の一端部は、底面２０Ｂと側面２０Ｃとの間の稜線の位置に配置されている。出力端子２２の一端部は、底面２０Ｂと側面２０Ｄとの間の稜線の位置に配置されている。グランド用導体層２３の少なくとも一部は、入力端子２１と出力端子２２との間に配置されている。底面２０Ｂに垂直な方向から見たときに、グランド用導体層２３の外縁は、底面２０Ｂの外縁から離れた位置に配置されている。入力端子２１は、図１における入力端子２を構成している。出力端子２２は、図１における出力端子３を構成している。グランド用導体層２３はグランドに電気的に接続される。
【００４１】
また、積層体２０の底面２０Ｂは、実装基板等のバンドパスフィルタ１の支持体に対してバンドパスフィルタ１を実装する際に支持体に向く面である。バンドパスフィルタ１は、積層体２０の底面２０Ｂが下を向くようにして、支持体に実装される。
【００４２】
次に、図４ないし図６を参照して、積層体２０について詳しく説明する。図４は、図２におけるＡ方向から見たバンドパスフィルタ１の主要部分を示す説明図である。図５において（ａ）〜（ｄ）は、それぞれ、上から１層目ないし４層目の誘電体層の上面を示している。図６において（ａ）〜（ｃ）は、それぞれ、上から５層目ないし７層目の誘電体層の上面を示している。図６（ｄ）は、上から７層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。
【００４３】
図５（ａ）に示した１層目の誘電体層３１の上面には、導体層は形成されていない。図５（ｂ）に示した２層目の誘電体層３２の上面には、インダクタ用導体層３２１，３２２，３２３，３２４が形成されている。導体層３２１，３２４は、いずれも、図５（ｂ）における上下方向に長い形状を有している。導体層３２２，３２３は、いずれも、図５（ｂ）における左右方向に長い形状を有している。導体層３２１は、図５（ｂ）における左側に配置されている。導体層３２４は、図５（ｂ）における右側に配置されている。導体層３２２の図５（ｂ）における左側の端部は、導体層３２１の図５（ｂ）における上側の端部に電気的且つ物理的に接続されている。導体層３２２の図５（ｂ）における右側の端部は、導体層３２４の図５（ｂ）における上側の端部に電気的且つ物理的に接続されている。導体層３２３の図５（ｂ）における左側の端部は、導体層３２１の図５（ｂ）における下側の端部に電気的且つ物理的に接続されている。導体層３２３の図５（ｂ）における右側の端部は、導体層３２４の図５（ｂ）における下側の端部に電気的且つ物理的に接続されている。このように、導体層３２１〜３２４は、１つの誘電体層３２の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層３２１の長手方向と導体層３２４の長手方向は平行である。導体層３２２，３２３の長手方向は、導体層３２１の長手方向および導体層３２４の長手方向に直交している。
【００４４】
導体層３２１は、互いに連結された第１の部分３２１ａと第２の部分３２１ｂとを有している。第１の部分３２１ａは、導体層３２１の長手方向の中央から、図５（ｂ）における上方に延びている。第２の部分３２１ｂは、導体層３２１の長手方向の中央から、図５（ｂ）における下方に延びている。
【００４５】
導体層３２２は、互いに連結された第１の部分３２２ａと第２の部分３２２ｂとを有している。第１の部分３２２ａは、導体層３２２の長手方向の中央から、図５（ｂ）における左方向に延びている。第２の部分３２２ｂは、導体層３２２の長手方向の中央から、図５（ｂ）における右方向に延びている。
【００４６】
導体層３２３は、互いに連結された第１の部分３２３ａと第２の部分３２３ｂとを有している。第１の部分３２３ａは、導体層３２３の長手方向の中央から、図５（ｂ）における左方向に延びている。第２の部分３２３ｂは、導体層３２３の長手方向の中央から、図５（ｂ）における右方向に延びている。
【００４７】
導体層３２４は、互いに連結された第１の部分３２４ａと第２の部分３２４ｂとを有している。第１の部分３２４ａは、導体層３２４の長手方向の中央から、図５（ｂ）における上方に延びている。第２の部分３２４ｂは、導体層３２４の長手方向の中央から、図５（ｂ）における下方に延びている。
【００４８】
また、誘電体層３２には、スルーホール３２５ａ，３２５ｂ，３２５ｃ，３２５ｄ，３２６，３２７，３２８，３２９が形成されている。スルーホール３２５ａは、導体層３２１の長手方向の中央において導体層３２１に接続されている。スルーホール３２５ｂは、導体層３２２の長手方向の中央において導体層３２２に接続されている。スルーホール３２５ｃは、導体層３２３の長手方向の中央において導体層３２３に接続されている。スルーホール３２５ｄは、導体層３２４の長手方向の中央において導体層３２４に接続されている。スルーホール３２６は、導体層３２１と導体層３２２との境界部分において導体層３２１，３２２に接続されている。スルーホール３２７は、導体層３２１と導体層３２３との境界部分において導体層３２１，３２３に接続されている。スルーホール３２８は、導体層３２２と導体層３２４との境界部分において導体層３２２，３２４に接続されている。スルーホール３２９は、導体層３２３と導体層３２４との境界部分において導体層３２３，３２４に接続されている。
【００４９】
図５（ｃ）に示した３層目の誘電体層３３の上面には、インダクタ用導体層３３１，３３２，３３３，３３４が形成されている。導体層３３１，３３２，３３３，３３４の形状および配置は、導体層３２１，３２２，３２３，３２４と同様である。すなわち、導体層３３１，３３４は、いずれも、図５（ｃ）における上下方向に長い形状を有している。導体層３３２，３３３は、いずれも、図５（ｃ）における左右方向に長い形状を有している。導体層３３１は、図５（ｃ）における左側に配置されている。導体層３３４は、図５（ｃ）における右側に配置されている。導体層３３２の図５（ｃ）における左側の端部は、導体層３３１の図５（ｃ）における上側の端部に電気的且つ物理的に接続されている。導体層３３２の図５（ｃ）における右側の端部は、導体層３３４の図５（ｃ）における上側の端部に電気的且つ物理的に接続されている。導体層３３３の図５（ｃ）における左側の端部は、導体層３３１の図５（ｃ）における下側の端部に電気的且つ物理的に接続されている。導体層３３３の図５（ｃ）における右側の端部は、導体層３３４の図５（ｃ）における下側の端部に電気的且つ物理的に接続されている。このように、導体層３３１〜３３４は、１つの誘電体層３３の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層３３１の長手方向と導体層３３４の長手方向は平行である。導体層３３２，３３３の長手方向は、導体層３３１の長手方向および導体層３３４の長手方向に直交している。
【００５０】
導体層３３１は、導体層３２１と同様に、互いに連結された第１の部分３３１ａと第２の部分３３１ｂとを有している。導体層３３２は、導体層３２２と同様に、互いに連結された第１の部分３３２ａと第２の部分３３２ｂとを有している。導体層３３３は、導体層３２３と同様に、互いに連結された第１の部分３３３ａと第２の部分３３３ｂとを有している。導体層３３４は、導体層３２４と同様に、互いに連結された第１の部分３３４ａと第２の部分３３４ｂとを有している。
【００５１】
また、誘電体層３３には、スルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄ，３３６，３３７，３３８，３３９が形成されている。スルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄは、それぞれ導体層３３１，３３２，３３３，３３４に接続されている。スルーホール３３６は、導体層３３１，３３２に接続されている。スルーホール３３７は、導体層３３１，３３３に接続されている。スルーホール３３８は、導体層３３２，３３４に接続されている。スルーホール３３９は、導体層３３３，３３４に接続されている。また、スルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄ，３３６，３３７，３３８，３３９は、それぞれスルーホール３２５ａ，３２５ｂ，３２５ｃ，３２５ｄ，３２６，３２７，３２８，３２９に接続されている。
【００５２】
図５（ｄ）に示した４層目の誘電体層３４の上面には、インダクタ用導体層３４１，３４２，３４３，３４４が形成されている。導体層３４１，３４２，３４３，３４４の形状および配置は、導体層３２１，３２２，３２３，３２４と同様である。すなわち、導体層３４１，３４４は、いずれも、図５（ｄ）における上下方向に長い形状を有している。導体層３４２，３４３は、いずれも、図５（ｄ）における左右方向に長い形状を有している。導体層３４１は、図５（ｄ）における左側に配置されている。導体層３４４は、図５（ｄ）における右側に配置されている。導体層３４２の図５（ｄ）における左側の端部は、導体層３４１の図５（ｄ）における上側の端部に電気的且つ物理的に接続されている。導体層３４２の図５（ｄ）における右側の端部は、導体層３４４の図５（ｄ）における上側の端部に電気的且つ物理的に接続されている。導体層３４３の図５（ｄ）における左側の端部は、導体層３４１の図５（ｄ）における下側の端部に電気的且つ物理的に接続されている。導体層３４３の図５（ｄ）における右側の端部は、導体層３４４の図５（ｄ）における下側の端部に電気的且つ物理的に接続されている。このように、導体層３４１〜３４４は、１つの誘電体層３４の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層３４１の長手方向と導体層３４４の長手方向は平行である。導体層３４２，３４３の長手方向は、導体層３４１の長手方向および導体層３４４の長手方向に直交している。
【００５３】
導体層３４１は、導体層３２１と同様に、互いに連結された第１の部分３４１ａと第２の部分３４１ｂとを有している。導体層３４２は、導体層３２２と同様に、互いに連結された第１の部分３４２ａと第２の部分３４２ｂとを有している。導体層３４３は、導体層３２３と同様に、互いに連結された第１の部分３４３ａと第２の部分３４３ｂとを有している。導体層３４４は、導体層３２４と同様に、互いに連結された第１の部分３４４ａと第２の部分３４４ｂとを有している。
【００５４】
また、誘電体層３４には、スルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄ，３４６，３４７，３４８，３４９が形成されている。スルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄは、それぞれ導体層３４１，３４２，３４３，３４４に接続されている。スルーホール３４６は、導体層３４１，３４２に接続されている。スルーホール３４７は、導体層３４１，３４３に接続されている。スルーホール３４８は、導体層３４２，３４４に接続されている。スルーホール３４９は、導体層３４３，３４４に接続されている。また、スルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄ，３４６，３４７，３４８，３４９は、それぞれスルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄ，３３６，３３７，３３８，３３９に接続されている。
【００５５】
導体層３２１，３３１，３４１は、スルーホール３２５ａ，３２６，３２７，３３５ａ，３３６，３３７によって電気的に接続されている。導体層３２１，３３１，３４１およびスルーホール３２５ａ，３２６，３２７，３３５ａ，３３６，３３７は、インダクタ構成部３０１（図２参照）を構成している。
【００５６】
導体層３２２，３３２，３４２は、スルーホール３２５ｂ，３２６，３２８，３３５ｂ，３３６，３３８によって電気的に接続されている。導体層３２２，３３２，３４２およびスルーホール３２５ｂ，３２６，３２８，３３５ｂ，３３６，３３８は、インダクタ構成部３０２（図２および図４参照）を構成している。
【００５７】
導体層３２３，３３３，３４３は、スルーホール３２５ｃ，３２７，３２９，３３５ｃ，３３７，３３９によって電気的に接続されている。導体層３２３，３３３，３４３およびスルーホール３２５ｃ，３２７，３２９，３３５ｃ，３３７，３３９は、インダクタ構成部３０３（図２参照）を構成している。
【００５８】
導体層３２４，３３４，３４４は、スルーホール３２５ｄ，３２８，３２９，３３５ｄ，３３８，３３９によって電気的に接続されている。導体層３２４，３３４，３４４およびスルーホール３２５ｄ，３２８，３２９，３３５ｄ，３３８，３３９は、インダクタ構成部３０４（図２参照）を構成している。
【００５９】
図６（ａ）に示した５層目の誘電体層３５には、スルーホール３５５ａ，３５５ｂ，３５５ｃ，３５５ｄ，３５６，３５７，３５８，３５９が形成されている。スルーホール３５５ａ，３５５ｂ，３５５ｃ，３５５ｄ，３５６，３５７，３５８，３５９は、それぞれスルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄ，３４６，３４７，３４８，３４９に接続されている。
【００６０】
図６（ｂ）に示した６層目の誘電体層３６の上面には、キャパシタ用導体層３６１が形成されている。また、誘電体層３６には、スルーホール３６５ａ，３６５ｂ，３６５ｃ，３６５ｄ，３６６，３６７，３６８，３６９が形成されている。スルーホール３６５ａ，３６５ｂ，３６５ｃ，３６５ｄ，３６６，３６７，３６８，３６９は、それぞれスルーホール３５５ａ，３５５ｂ，３５５ｃ，３５５ｄ，３５６，３５７，３５８，３５９に接続されている。
【００６１】
図６（ｃ）に示した７層目の誘電体層３７の上面には、キャパシタ用導体層３７１，３７２，３７３，３７４が形成されている。導体層３７１には、スルーホール３２５ａ〜３６５ａを介して導体層３２１，３３１，３４１が接続されている。導体層３７２には、スルーホール３２５ｂ〜３６５ｂを介して導体層３２２，３３２，３４２が接続されている。導体層３７３には、スルーホール３２５ｃ〜３６５ｃを介して導体層３２３，３３３，３４３が接続されている。導体層３７４には、スルーホール３２５ｄ〜３６５ｄを介して導体層３２４，３３４，３４４が接続されている。
【００６２】
また、誘電体層３７には、スルーホール３７５ａ，３７５ｄ，３７６，３７７，３７８，３７９が形成されている。スルーホール３７５ａは、導体層３７１に接続されていると共に、スルーホール３６５ａに接続されている。スルーホール３７５ｄは、導体層３７４に接続されていると共に、スルーホール３６５ｄに接続されている。スルーホール３７６，３７７，３７８，３７９は、それぞれスルーホール３６６，３６７，３６８，３６９に接続されている。
【００６３】
図６（ｄ）に示した７層目の誘電体層３７の下面、すなわち積層体２０の底面２０Ｂには、入力端子２１、出力端子２２およびグランド用導体層２３が形成されている。入力端子２１には、スルーホール３２５ａ〜３７５ａを介して導体層３２１，３３１，３４１，３７１が接続されている。出力端子２２には、スルーホール３２５ｄ〜３７５ｄを介して導体層３２４，３３４，３４４，３７４が接続されている。グランド用導体層２３には、スルーホール３２６〜３７６，３２７〜３７７，３２８〜３７８，３２９〜３７９を介して導体層３２１，３２２，３２３，３２４，３３１，３３２，３３３，３３４，３４１，３４２，３４３，３４４が接続されている。
【００６４】
図１におけるインダクタ１１は、電気的に接続された導体層３２１，３３１，３４１を含むインダクタ構成部３０１によって構成されている。インダクタ構成部３０１は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における上側の端部）および第２の端部（図５（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール３４６〜３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４７〜３７７を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００６５】
インダクタ１１のインダクタ部分１１Ａは、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所（導体層３４１に対するスルーホール３４５ａの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１のインダクタ部分１１Ｂは、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００６６】
図１におけるインダクタ１２Ａは、電気的に接続された導体層３２２，３３２，３４２を含むインダクタ構成部３０２によって構成されている。インダクタ構成部３０２は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における左側の端部）および第２の端部（図５（ｂ）〜（ｄ）における右側の端部）を有している。第１の端部は、スルーホール３４６〜３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４８〜３７８を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００６７】
インダクタ１２Ａのインダクタ部分１２Ａ１は、インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所（導体層３４２に対するスルーホール３４５ｂの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ａのインダクタ部分１２Ａ２は、インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００６８】
図１におけるインダクタ１２Ｂは、電気的に接続された導体層３２３，３３３，３４３を含むインダクタ構成部３０３によって構成されている。インダクタ構成部３０３は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における左側の端部）および第２の端部（図５（ｂ）〜（ｄ）における右側の端部）を有している。第１の端部は、スルーホール３４７〜３７７を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４９〜３７９を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００６９】
インダクタ１２Ｂのインダクタ部分１２Ｂ１は、インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所（導体層３４３に対するスルーホール３４５ｃの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ｂのインダクタ部分１２Ｂ２は、インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００７０】
図１におけるインダクタ１３は、電気的に接続された導体層３２４，３３４，３４４を含むインダクタ構成部３０４によって構成されている。インダクタ構成部３０４は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における上側の端部）および第２の端部（図５（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール３４８〜３７８を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４９〜３７９を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００７１】
インダクタ１３のインダクタ部分１３Ａは、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所（導体層３４４に対するスルーホール３４５ｄの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１３のインダクタ部分１３Ｂは、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００７２】
導体層３４１は、スルーホール３４５ａ〜３７５ａを介して入力端子２１に電気的に接続されている。これにより、インダクタ部分１１Ａ，１１Ｂが、入力端子２１に電気的に接続されている。
【００７３】
導体層３４４は、スルーホール３４５ｄ〜３７５ｄを介して出力端子２２に電気的に接続されている。これにより、インダクタ部分１３Ａ，１３Ｂが、出力端子２２に電気的に接続されている。
【００７４】
キャパシタ用導体層３７１，３７２，３７３，３７４は、誘電体層３７を介してグランド用導体層２３に対向している。図１におけるキャパシタ１４は、導体層２３，３７１および誘電体層３７によって構成されている。図１におけるキャパシタ１５Ａは、導体層２３，３７２および誘電体層３７によって構成されている。図１におけるキャパシタ１５Ｂは、導体層２３，３７３および誘電体層３７によって構成されている。図１におけるキャパシタ１６は、導体層２３，３７４および誘電体層３７によって構成されている。
【００７５】
キャパシタ用導体層３６１は、誘電体層３６を介してキャパシタ用導体層３７１，３７２，３７３，３７４に対向している。図１におけるキャパシタ１７Ａは、導体層３６１，３７１，３７２および誘電体層３６によって構成されている。図１におけるキャパシタ１７Ｂは、導体層３６１，３７１，３７３および誘電体層３６によって構成されている。図１におけるキャパシタ１８Ａは、導体層３６１，３７２，３７４および誘電体層３６によって構成されている。図１におけるキャパシタ１８Ｂは、導体層３６１，３７３，３７４および誘電体層３６によって構成されている。図１におけるキャパシタ１９は、導体層３６１，３７１，３７４および誘電体層３６によって構成されている。
【００７６】
図５および図６に示した誘電体層３１〜３７および複数の導体層が積層されて、図２および図３に示した積層体２０が形成される。図５（ａ）に示した誘電体層３１の上面は、上面２０Ａとなる。
【００７７】
誘電体層３１〜３７の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体２０としては、特に、誘電体層３１〜３７の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。
【００７８】
低温同時焼成法を用いる場合には、積層体２０は以下のようにして作製される。まず、それぞれ後に誘電体層３１〜３７となる複数のセラミックグリーンシートを作製する。次に、それぞれ後に誘電体層３２〜３７となる各セラミックグリーンシートに、スルーホール用の複数の孔を形成する。次に、各セラミックグリーンシートにおいて、スルーホール用の孔に導体ペーストを充填してスルーホールを形成する。また、それぞれ後に誘電体層３２〜３４，３６，３７となる各セラミックグリーンシートの各々に、スクリーン印刷等によって導体ペーストを印刷して、後に導体層３２１，３２２，３２３，３２４，３３１，３３２，３３３，３３４，３４１，３４２，３４３，３４４，３６１，３７１，３７２，３７３，３７４となる焼成前導体層を形成する。次に、これらスルーホールおよび焼成前導体層が形成された複数のセラミックグリーンシートを積層して、グリーンシート積層体を作製する。次に、このグリーンシート積層体を切断して、焼成前積層体を作製する。次に、この焼成前積層体におけるセラミックと導体を低温同時焼成工程によって焼成して、積層体２０を完成させる。
【００７９】
積層体２０の底面２０Ｂに端子２１，２２および導体層２３を形成する方法としては、例えば、底面２０Ｂに、導体ペーストを印刷することによって、後に端子２１，２２および導体層２３となる焼成前の導体層を形成した後、この導体層を焼成して端子２１，２２および導体層２３を形成する方法がある。底面２０Ｂに端子２１，２２および導体層２３を形成する他の方法としては、例えば、スパッタ法等を用いて底面２０Ｂに金属の薄膜を形成する方法や、金属の薄膜を導電接着剤によって底面２０Ｂに接着する方法がある。
【００８０】
図２に示したように、共振器４は、直列に接続されたスルーホール３４５ａ，３５５ａ，３６５ａを含むキャパシタ用接続路３０５ａを有している。キャパシタ用接続路３０５ａは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ａは、インダクタ構成部３０１とキャパシタ１４とを電気的に接続する。キャパシタ用接続路３０５ａの一端（上端）は、インダクタ構成部３０１における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ａの他端（下端）は、キャパシタ用導体層３７１に電気的に接続されている。インダクタ部分１１Ａ，１１Ｂは、キャパシタ用接続路３０５ａとグランドとの間において互いに並列に接続されている。
【００８１】
また、図２に示したように、共振器４は、直列に接続されたスルーホール３４６〜３７６を含む第１のグランド接続路３０６と、直列に接続されたスルーホール３４７〜３７７を含む第２のグランド接続路３０７とを有している。グランド接続路３０６は、積層体２０内に設けられて、インダクタ構成部３０１の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０７は、積層体２０内に設けられて、インダクタ構成部３０１の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８２】
図２および図４に示したように、共振器５Ａは、直列に接続されたスルーホール３４５ｂ，３５５ｂ，３６５ｂを含むキャパシタ用接続路３０５ｂを有している。キャパシタ用接続路３０５ｂは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ｂは、インダクタ構成部３０２とキャパシタ１５Ａとを電気的に接続する。キャパシタ用接続路３０５ｂの一端（上端）は、インダクタ構成部３０２における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ｂの他端（下端）は、キャパシタ用導体層３７２に電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２は、キャパシタ用接続路３０５ｂとグランドとの間において互いに並列に接続されている。
【００８３】
また、図２および図４に示したように、共振器５Ａは、直列に接続されたスルーホール３４６〜３７６を含む第１のグランド接続路３０６と、直列に接続されたスルーホール３４８〜３７８を含む第２のグランド接続路３０８とを有している。グランド接続路３０６は、積層体２０内に設けられて、インダクタ構成部３０２の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０８は、積層体２０内に設けられて、インダクタ構成部３０２の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８４】
図２示したように、共振器５Ｂは、直列に接続されたスルーホール３４５ｃ，３５５ｃ，３６５ｃを含むキャパシタ用接続路３０５ｃを有している。キャパシタ用接続路３０５ｃは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ｃは、インダクタ構成部３０３とキャパシタ１５Ｂとを電気的に接続する。キャパシタ用接続路３０５ｃの一端（上端）は、インダクタ構成部３０３における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ｃの他端（下端）は、キャパシタ用導体層３７３に電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２は、キャパシタ用接続路３０５ｃとグランドとの間において互いに並列に接続されている。
【００８５】
また、図２に示したように、共振器５Ｂは、直列に接続されたスルーホール３４７〜３７７を含む第１のグランド接続路３０７と、直列に接続されたスルーホール３４９〜３７９を含む第２のグランド接続路３０９とを有している。グランド接続路３０７は、積層体２０内に設けられて、インダクタ構成部３０３の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０９は、積層体２０内に設けられて、インダクタ構成部３０３の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８６】
図２に示したように、共振器６は、直列に接続されたスルーホール３４５ｄ，３５５ｄ，３６５ｄを含むキャパシタ用接続路３０５ｄを有している。キャパシタ用接続路３０５ｄは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ｄは、インダクタ構成部３０４とキャパシタ１６とを電気的に接続する。キャパシタ用接続路３０５ｄの一端（上端）は、インダクタ構成部３０４における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ｄの他端（下端）は、キャパシタ用導体層３７４に電気的に接続されている。インダクタ部分１３Ａ，１３Ｂは、キャパシタ用接続路３０５ｄとグランドとの間において互いに並列に接続されている。
【００８７】
また、図２に示したように、共振器６は、直列に接続されたスルーホール３４８〜３７８を含む第１のグランド接続路３０８と、直列に接続されたスルーホール３４９〜３７９を含む第２のグランド接続路３０９とを有している。グランド接続路３０８は、積層体２０内に設けられて、インダクタ構成部３０４の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０９は、積層体２０内に設けられて、インダクタ構成部３０４の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８８】
共振器５Ａのインダクタ構成部３０２における第１の端部（図５（ｂ）〜（ｄ）における左側の端部）は、共振器４のインダクタ構成部３０１における第１の端部（図５（ｂ）〜（ｄ）における上側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０２の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）と、インダクタ構成部３０１の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）は、いずれもグランド接続路３０６であり、共通化されている。
【００８９】
共振器５Ａのインダクタ構成部３０２における第２の端部（図５（ｂ）〜（ｄ）における右側の端部）は、共振器６のインダクタ構成部３０４における第１の端部（図５（ｂ）〜（ｄ）における上側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０２の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）と、インダクタ構成部３０４の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）は、いずれもグランド接続路３０８であり、共通化されている。
【００９０】
共振器５Ｂのインダクタ構成部３０３における第１の端部（図５（ｂ）〜（ｄ）における左側の端部）は、共振器４のインダクタ構成部３０１における第２の端部（図５（ｂ）〜（ｄ）における下側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０３の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）と、インダクタ構成部３０１の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）は、いずれもグランド接続路３０７であり、共通化されている。
【００９１】
共振器５Ｂのインダクタ構成部３０３における第２の端部（図５（ｂ）〜（ｄ）における右側の端部）は、共振器６のインダクタ構成部３０４における第２の端部（図５（ｂ）〜（ｄ）における下側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０３の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）と、インダクタ構成部３０４の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）は、いずれもグランド接続路３０９であり、共通化されている。
【００９２】
ここで、図７を参照して、本実施の形態における各インダクタ部分間の誘導性結合について詳しく説明する。図７は、インダクタ部分１１Ａ，１２Ａ１間の誘導性結合、インダクタ部分１１Ｂ，１２Ｂ１間の誘導性結合、インダクタ部分１２Ａ２，１３Ａ間の誘導性結合およびインダクタ部分１２Ｂ２，１３Ｂ間の誘導性結合を表している。図７において（ａ）〜（ｄ）は、それぞれ、誘電体層３２〜３５の上面を示している。また、図７において、点線の楕円は、各インダクタ部分間の誘導性結合を表している。
【００９３】
電気的に接続された導体層３２１，３３１，３４１を含むインダクタ構成部３０１の長手方向と、電気的に接続された導体層３２４，３３４，３４４を含むインダクタ構成部３０４の長手方向は平行である。また、電気的に接続された導体層３２２，３３２，３４２を含むインダクタ構成部３０２および電気的に接続された導体層３２３，３３３，３４３を含むインダクタ構成部３０３の長手方向は、インダクタ構成部３０１の長手方向およびインダクタ構成部３０４の長手方向に直交している。
【００９４】
インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１２Ａ１）と、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１１Ａ）は、互いに誘導性結合する。これにより、共振器５Ａは、共振器４と誘導性結合する。
【００９５】
インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１２Ａ２）と、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１３Ａ）は、互いに誘導性結合する。これにより、共振器５Ａは、共振器６と誘導性結合する。
【００９６】
インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１２Ｂ１）と、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１１Ｂ）は、互いに誘導性結合する。これにより、共振器５Ｂは、共振器４と誘導性結合する。
【００９７】
インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１２Ｂ２）と、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１３Ｂ）は、互いに誘導性結合する。これにより、共振器５Ｂは、共振器６と誘導性結合する。
【００９８】
以下、本実施の形態に係るバンドパスフィルタ１の作用効果について説明する。本実施の形態に係るバンドパスフィルタ１は、積層された複数の誘電体層を含む積層体２０と、積層体２０と一体化された第１の共振器４、第２の共振器６、第３の共振器５Ａおよび第４の共振器５Ｂとを備えている。共振器４はインダクタ１１を有し、共振器５Ａはインダクタ１２Ａを有し、共振器５Ｂはインダクタ１２Ｂを有し、共振器６はインダクタ１３を有している。インダクタ１１は、電気的に接続された導体層３２１，３３１，３４１を含むインダクタ構成部３０１によって構成されている。インダクタ１２Ａは、電気的に接続された導体層３２２，３３２，３４２を含むインダクタ構成部３０２によって構成されている。インダクタ１２Ｂは、電気的に接続された導体層３２３，３３３，３４３を含むインダクタ構成部３０３によって構成されている。インダクタ１３は、電気的に接続された導体層３２４，３３４，３４４を含むインダクタ構成部３０４によって構成されている。なお、ここまでは、共振器４，５Ａ，５Ｂ，６が、それぞれ３つのインダクタ用導体層を含む例について説明してきたが、共振器４，５Ａ，５Ｂ，６は、それぞれ１つ以上のインダクタ用導体層を含んでいればよい。
【００９９】
仮に、インダクタが、それぞれスルーホールのみによって構成されていると、バンドパスフィルタを薄型化しようとすると、インダクタを構成するスルーホールが短くなって、インダクタのインダクタンスが小さくなる。そのため、この場合には、共振器において所望の共振周波数を得ることができなくなる。スルーホールによって構成されたインダクタのインダクタンスを大きくするために、スルーホールの径を小さくすると、共振器のＱが低下するという問題が発生する。
【０１００】
これに対し、本実施の形態によれば、インダクタ１１，１２Ａ，１２Ｂ，１３が、それぞれ、１つ以上のインダクタ用導体層を含むインダクタ構成部によって構成されているため、インダクタ１１，１２Ａ，１２Ｂ，１３において所望のインダクタンスを得て、且つ共振器のＱを大きくしながら、バンドパスフィルタ１を薄型化することが可能になる。
【０１０１】
また、本実施の形態では、インダクタ１１，１２Ａ，１２Ｂ，１３は、それぞれ、インダクタ構成部における接続箇所（キャパシタ用接続路が電気的に接続された箇所）と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含んでいる。第１のインダクタ部分と第２のインダクタ部分は、キャパシタ用接続路とグランドとの間において互いに並列に接続されている。インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれると、第１のインダクタ部分と第２のインダクタ部分の一方のインダクタンスが増加し、他方のインダクタンスが減少する。これにより、本実施の形態によれば、第１のインダクタ部分と第２のインダク部分の一方を含んでいない場合に比べて、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を小さくすることができる。そのため、本実施の形態によれば、積層体２０を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができ、その結果、共振器の共振周波数のばらつきを抑制することができる。
【０１０２】
また、本実施の形態では、インダクタ構成部における前記接続箇所と第１の端部との間の距離および前記接続箇所と第２の端部との間の距離は、積層方向Ｔについてのキャパシタ用接続路の長さよりも大きい（図４参照）。これにより、本実施の形態によれば、インダクタ構成部における接続箇所と第１の端部との間の距離および接続箇所と第２の端部との間の距離が、積層方向についてのキャパシタ用接続路の長さよりも小さい場合に比べて、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を相対的に小さくすることができる。
【０１０３】
これらのことから、本実施の形態によれば、バンドパスフィルタ１の薄型化が可能になり、且つ積層体２０を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができる。
【０１０４】
また、本実施の形態では、インダクタ構成部３０２における第１のグランド接続路と、インダクタ構成部３０１における第１のグランド接続路は、いずれもグランド接続路３０６であり、共通化されている。また、インダクタ構成部３０２における第２のグランド接続路と、インダクタ構成部３０４における第１のグランド接続路は、いずれもグランド接続路３０８であり、共通化されている。また、インダクタ構成部３０３における第１のグランド接続路と、インダクタ構成部３０１における第２のグランド接続路は、いずれもグランド接続路３０７であり、共通化されている。また、インダクタ構成部３０３における第２のグランド接続路と、インダクタ構成部３０４における第２のグランド接続路は、いずれもグランド接続路３０９であり、共通化されている。これらのことから、本実施の形態によれば、積層体２０の底面２０Ｂにグランド用導体層２３が配置され、且つ前述の効果を奏する構成を採用しながら、スルーホールの数を少なくすることができ、その結果、スルーホールの数が多くなることによる問題の発生を抑制することができる。
【０１０５】
以上のことから、本実施の形態によれば、共振器４，５Ａ，５Ｂ，６を備えたバンドパスフィルタ１において、小型化、薄型化が可能になり、かつ所望の特性を実現することが可能になる。
【０１０６】
また、本実施の形態では、共振器５Ａにおけるインダクタ構成部３０２の長手方向および共振器５Ｂにおけるインダクタ構成部３０３の長手方向は、共振器４におけるインダクタ構成部３０１の長手方向および共振器６におけるインダクタ構成部３０４の長手方向に直交している。そのため、本実施の形態によれば、共振器５Ａ，５Ｂの各々と、共振器４，６の各々との間の誘導性結合が強くなりすぎることを防止することができ、その結果、バンドパスフィルタ１の小型化が可能になる。以下、この効果についてバンドパスフィルタ１と比較例のバンドパスフィルタとを比較しながら詳しく説明する。
【０１０７】
図８は、比較例のバンドパスフィルタ１０１の回路構成を示す回路図である。図８に示したように、比較例のバンドパスフィルタ１０１は、図１に示したバンドパスフィルタ１における入力端子２、出力端子３、共振器４，６およびキャパシタ１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１９の代わりに、入力端子１０２、出力端子１０３、共振器１０４，１０６およびキャパシタ１１７，１１８，１１９を備えている。共振器１０４は、バンドパスフィルタ１におけるインダクタ１１およびキャパシタ１４の代わりにインダクタ１１１およびキャパシタ１１４を有している。共振器１０６は、バンドパスフィルタ１におけるインダクタ１３およびキャパシタ１６の代わりにインダクタ１１３およびキャパシタ１１６を有している。
【０１０８】
また、比較例のバンドパスフィルタ１０１は、図１に示したバンドパスフィルタ１における共振器５Ａ，５Ｂを備えていない。代わりに、比較例のバンドパスフィルタ１０１は、共振器１０５を備えている。共振器１０５は、回路構成上、共振器１０４と共振器１０６の間に設けられている。隣接する共振器１０４，１０５は互いに電磁界結合する。隣接する共振器１０５，１０６も互いに電磁界結合する。共振器１０５は、互いに電気的に接続されたインダクタ１１２とキャパシタ１１５とを有している。インダクタ１１１，１１２は互いに誘導性結合する。同様に、インダクタ１１２，１１３も互いに誘導性結合する。図８では、インダクタ１１１，１１２間の誘導性結合およびインダクタ１１２，１１３間の誘導性結合を、記号Ｍを付した曲線で表している。
【０１０９】
インダクタ１１１は、バンドパスフィルタ１におけるインダクタ部分１１Ａ，１１Ｂの代わりにインダクタ部分１１１Ａ，１１１Ｂを含んでいる。インダクタ１１３は、バンドパスフィルタ１におけるインダクタ部分１３Ａ，１３Ｂの代わりにインダクタ部分１１３Ａ，１１３Ｂを含んでいる。インダクタ１１２は、互いに並列に接続されたインダクタ部分１１２Ａとインダクタ部分１１２Ｂとを含んでいる。
【０１１０】
インダクタ部分１１１Ａ，１１１Ｂの各一端とキャパシタ１１４，１１７，１１９の各一端は、入力端子１０２に電気的に接続されている。インダクタ部分１１１Ａ，１１１Ｂの各他端とキャパシタ１１４の他端はグランドに電気的に接続されている。インダクタ部分１１２Ａ，１１２Ｂの各一端とキャパシタ１１５，１１８の各一端は、キャパシタ１１７の他端に電気的に接続されている。インダクタ部分１１２Ａ，１１２Ｂの各他端とキャパシタ１１５の他端はグランドに電気的に接続されている。インダクタ部分１１３Ａ，１１３Ｂの各一端、キャパシタ１１６の一端、キャパシタ１１９の他端および出力端子１０３は、キャパシタ１１８の他端に電気的に接続されている。インダクタ部分１１３Ａ，１１３Ｂの各他端とキャパシタ１１６の他端はグランドに電気的に接続されている。共振器１０５は、インダクタ１１１，１１２が誘導性結合することによって共振器１０４と誘導性結合すると共に、キャパシタ１１７を介して共振器１０４と容量性結合する。また、共振器１０５は、インダクタ１１２，１１３が誘導性結合することによって共振器１０６と誘導性結合すると共に、キャパシタ１１８を介して共振器１０６と容量性結合する。
【０１１１】
次に、図９を参照して、比較例のバンドパスフィルタ１０１の構造の概略について説明する。図９は、比較例のバンドパスフィルタ１０１の主要部分を示す斜視図である。図９に示したように、比較例のバンドパスフィルタ１０１は、図２に示したバンドパスフィルタ１における積層体２０、入力端子２１、出力端子２２およびグランド用導体層２３の代わりに、積層体４０、入力端子４１、出力端子４２およびグランド用導体層４３を備えている。積層体４０は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された複数の導体層とを含み、外面を有している。積層体４０は、直方体形状をなしている。積層体４０の外面は、上面４０Ａと、底面４０Ｂと、４つの側面４０Ｃ〜４０Ｆとを含んでいる。これらの面４０Ａ〜４０Ｆの位置関係は、積層体２０の面２０Ａ〜２０Ｆの位置関係と同様である。入力端子４１、出力端子４２およびグランド用導体層４３は、底面４０Ｂに配置されている。入力端子４１、出力端子４２およびグランド用導体層４３の位置関係は、図２に示したバンドパスフィルタ１における入力端子２１、出力端子２２およびグランド用導体層２３の位置関係と同様である。入力端子４１は、図８における入力端子１０２を構成している。出力端子４２は、図８における出力端子１０３を構成している。グランド用導体層４３はグランドに接続される。また、図９において、積層方向を、記号Ｔを付した矢印で示している。
【０１１２】
次に、図１０および図１１を参照して、積層体４０について詳しく説明する。図１０において（ａ）〜（ｄ）は、それぞれ、上から１層目ないし４層目の誘電体層の上面を示している。図１１において（ａ）〜（ｃ）は、それぞれ、上から５層目ないし７層目の誘電体層の上面を示している。図１１（ｄ）は、上から７層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図１０（ｂ）〜（ｄ）および図１１（ａ）では、図７と同様に、インダクタ１１１，１１２間の誘導性結合およびインダクタ１１２，１１３間の誘導性結合を、点線の楕円を用いて表している。
【０１１３】
図１０（ａ）に示した１層目の誘電体層５１の上面には、導体層は形成されていない。図１０（ｂ）に示した２層目の誘電体層５２の上面には、インダクタ用導体層５２１，５２２，５２３が形成されている。導体層５２１，５２２，５２３は、いずれも、図１０（ｂ）における上下方向に長い矩形形状を有している。導体層５２１，５２２，５２３は、図１０（ｂ）における左側から導体層５２１，５２２，５２３の順に、左右方向に配列されている。
【０１１４】
導体層５２１は、互いに連結された第１の部分５２１ａと第２の部分５２１ｂとを有している。第１の部分５２１ａは、導体層５２１の長手方向の中央から、図１０（ｂ）における上方に延びている。第２の部分５２１ｂは、導体層５２１の長手方向の中央から、図１０（ｂ）における下方に延びている。
【０１１５】
導体層５２２は、互いに連結された第１の部分５２２ａと第２の部分５２２ｂとを有している。第１の部分５２２ａは、導体層５２２の長手方向の中央から、図１０（ｂ）における上方に延びている。第２の部分５２２ｂは、導体層５２２の長手方向の中央から、図１０（ｂ）における下方に延びている。
【０１１６】
導体層５２３は、互いに連結された第１の部分５２３ａと第２の部分５２３ｂとを有している。第１の部分５２３ａは、導体層５２３の長手方向の中央から、図１０（ｂ）における上方に延びている。第２の部分５２３ｂは、導体層５２３の長手方向の中央から、図１０（ｂ）における下方に延びている。
【０１１７】
また、誘電体層５２には、導体層５２１に接続されたスルーホール５２４，５２７ａ，５２７ｂと、導体層５２２に接続されたスルーホール５２５，５２８ａ，５２８ｂと、導体層５２３に接続されたスルーホール５２６，５２９ａ，５２９ｂが形成されている。スルーホール５２４は、導体層５２１の長手方向の中央の位置において導体層５２１に接続されている。スルーホール５２５は、導体層５２２の長手方向の中央の位置において導体層５２２に接続されている。スルーホール５２６は、導体層５２３の長手方向の中央の位置において導体層５２３に接続されている。
【０１１８】
スルーホール５２７ａは、第１の部分５２１ａの図１０（ｂ）における上側の端部近傍の部分に接続されている。スルーホール５２７ｂは、第２の部分５２１ｂの図１０（ｂ）における下側の端部近傍の部分に接続されている。スルーホール５２８ａは、第１の部分５２２ａの図１０（ｂ）における上側の端部近傍の部分に接続されている。スルーホール５２８ｂは、第２の部分５２２ｂの図１０（ｂ）における下側の端部近傍の部分に接続されている。スルーホール５２９ａは、第１の部分５２３ａの図１０（ｂ）における上側の端部近傍の部分に接続されている。スルーホール５２９ｂは、第２の部分５２３ｂの図１０（ｂ）における下側の端部近傍の部分に接続されている。
【０１１９】
図１０（ｃ）に示した３層目の誘電体層５３の上面には、インダクタ用導体層５３１，５３２，５３３が形成されている。導体層５３１，５３２，５３３の形状および配置は、導体層５２１，５２２，５２３と同様である。すなわち、導体層５３１，５３２，５３３は、いずれも、図１０（ｃ）における上下方向に長い矩形形状を有している。導体層５３１，５３２，５３３は、図１０（ｃ）における左側から導体層５３１，５３２，５３３の順に、左右方向に配列されている。
【０１２０】
導体層５３１は、導体層５２１と同様に、互いに連結された第１の部分５３１ａと第２の部分５３１ｂとを有している。導体層５３２は、導体層５２２と同様に、互いに連結された第１の部分５３２ａと第２の部分５３２ｂとを有している。導体層５３３は、導体層５２３と同様に、互いに連結された第１の部分５３３ａと第２の部分５３３ｂとを有している。
【０１２１】
また、誘電体層５３には、導体層５３１に接続されたスルーホール５３４，５３７ａ，５３７ｂと、導体層５３２に接続されたスルーホール５３５，５３８ａ，５３８ｂと、導体層５３３に接続されたスルーホール５３６，５３９ａ，５３９ｂが形成されている。スルーホール５３４，５３５，５３６，５３７ａ，５３７ｂ，５３８ａ，５３８ｂ，５３９ａ，５３９ｂは、それぞれスルーホール５２４，５２５，５２６，５２７ａ，５２７ｂ，５２８ａ，５２８ｂ，５２９ａ，５２９ｂに接続されている。
【０１２２】
図１０（ｄ）に示した４層目の誘電体層５４の上面には、インダクタ用導体層５４１，５４２，５４３が形成されている。導体層５４１，５４２，５４３の形状および配置は、導体層５２１，５２２，５２３と同様である。すなわち、導体層５４１，５４２，５４３は、いずれも、図１０（ｄ）における上下方向に長い矩形形状を有している。導体層５４１，５４２，５４３は、図１０（ｄ）における左側から導体層５４１，５４２，５４３の順に、左右方向に配列されている。
【０１２３】
導体層５４１は、導体層５２１と同様に、互いに連結された第１の部分５４１ａと第２の部分５４１ｂとを有している。導体層５４２は、導体層５２２と同様に、互いに連結された第１の部分５４２ａと第２の部分５４２ｂとを有している。導体層５４３は、導体層５２３と同様に、互いに連結された第１の部分５４３ａと第２の部分５４３ｂとを有している。
【０１２４】
また、誘電体層５４には、導体層５４１に接続されたスルーホール５４４，５４７ａ，５４７ｂと、導体層５４２に接続されたスルーホール５４５，５４８ａ，５４８ｂと、導体層５４３に接続されたスルーホール５４６，５４９ａ，５４９ｂが形成されている。スルーホール５４４，５４５，５４６，５４７ａ，５４７ｂ，５４８ａ，５４８ｂ，５４９ａ，５４９ｂは、それぞれスルーホール５３４，５３５，５３６，５３７ａ，５３７ｂ，５３８ａ，５３８ｂ，５３９ａ，５３９ｂに接続されている。
【０１２５】
導体層５２１，５３１，５４１は、導体層５２１，５３１に接続された複数のスルーホールによって電気的に接続されている。導体層５２１，５３１，５４１およびこれらを接続する複数のスルーホールは、インダクタ構成部５０１（図９参照）を構成している。
【０１２６】
導体層５２２，５３２，５４２は、導体層５２２，５３２に接続された複数のスルーホールによって電気的に接続されている。導体層５２２，５３２，５４２およびこれらを接続する複数のスルーホールは、インダクタ構成部５０２（図９参照）を構成している。
【０１２７】
導体層５２３，５３３，５４３は、導体層５２３，５３３に接続された複数のスルーホールによって電気的に接続されている。導体層５２３，５３３，５４３およびこれらを接続する複数のスルーホールは、インダクタ構成部５０３（図９参照）を構成している。
【０１２８】
図１１（ａ）に示した５層目の誘電体層５５には、スルーホール５５４，５５５，５５６，５５７ａ，５５７ｂ，５５８ａ，５５８ｂ，５５９ａ，５５９ｂが形成されている。スルーホール５５４，５５５，５５６，５５７ａ，５５７ｂ，５５８ａ，５５８ｂ，５５９ａ，５５９ｂは、それぞれスルーホール５４４，５４５，５４６，５４７ａ，５４７ｂ，５４８ａ，５４８ｂ，５４９ａ，５４９ｂに接続されている。
【０１２９】
図１１（ｂ）に示した６層目の誘電体層５６の上面には、キャパシタ用導体層５６１，５６２が形成されている。導体層５６１には、スルーホール５２５〜５５５を介して導体層５２２，５３２，５４２が接続されている。また、誘電体層５６には、スルーホール５６４，５６５，５６６，５６７ａ，５６７ｂ，５６８ａ，５６８ｂ，５６９ａ，５６９ｂが形成されている。スルーホール５６４，５６６，５６７ａ，５６７ｂ，５６８ａ，５６８ｂ，５６９ａ，５６９ｂは、それぞれスルーホール５５４，５５６，５５７ａ，５５７ｂ，５５８ａ，５５８ｂ，５５９ａ，５５９ｂに接続されている。スルーホール５６５は、導体層５６１に接続されていると共に、スルーホール５５５に接続されている。
【０１３０】
図１１（ｃ）に示した７層目の誘電体層５７の上面には、キャパシタ用導体層５７１，５７２，５７３が形成されている。導体層５７１，５７２，５７３は、図１１（ｃ）における左側から導体層５７１，５７２，５７３の順に、左右方向に配列されている。導体層５７１には、スルーホール５２４〜５６４を介して導体層５２１，５３１，５４１が接続されている。導体層５７２には、スルーホール５２５〜５６５を介して導体層５２２，５３２，５４２，５６１が接続されている。導体層５７３には、スルーホール５２６〜５６６を介して導体層５２３，５３３，５４３が接続されている。
【０１３１】
また、誘電体層５７には、スルーホール５７４，５７６，５７７ａ，５７７ｂ，５７８ａ，５７８ｂ，５７９ａ，５７９ｂが形成されている。スルーホール５７４は、導体層５７１に接続されていると共に、スルーホール５６４に接続されている。スルーホール５７６は、導体層５７３に接続されていると共に、スルーホール５６６に接続されている。スルーホール５７７ａ，５７７ｂ，５７８ａ，５７８ｂ，５７９ａ，５７９ｂは、それぞれスルーホール５６７ａ，５６７ｂ，５６８ａ，５６８ｂ，５６９ａ，５６９ｂに接続されている。
【０１３２】
図１１（ｄ）に示した７層目の誘電体層５７の下面、すなわち積層体４０の底面４０Ｂには、入力端子４１、出力端子４２およびグランド用導体層４３が形成されている。入力端子４１には、スルーホール５２４〜５７４を介して導体層５２１，５３１，５４１，５７１が接続されている。出力端子４２には、スルーホール５２６〜５７６を介して導体層５２３，５３３，５４３，５７３が接続されている。グランド用導体層４３には、スルーホール５２７ａ〜５７７ａ，５２７ｂ〜５７７ｂ，５２８ａ〜５７８ａ，５２８ｂ〜５７８ｂ，５２９ａ〜５７９ａ，５２９ｂ〜５７９ｂを介して導体層導体層５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３が接続されている。
【０１３３】
図８におけるインダクタ１１１は、電気的に接続されたインダクタ用導体層５２１，５３１，５４１を含むインダクタ構成部５０１によって構成されている。インダクタ構成部５０１は、長手方向の両端に位置する第１の端部（図１０（ｂ）〜（ｄ）における上側の端部）および第２の端部（図１０（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール５４７ａ〜５７７ａを介してグランド用導体層４３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール５４７ｂ〜５７７ｂを介してグランド用導体層４３に電気的に接続されて、グランドに電気的に接続される。
【０１３４】
インダクタ１１１のインダクタ部分１１１Ａは、インダクタ構成部５０１のうち、スルーホール５４４が電気的に接続された接続箇所（導体層５４１に対するスルーホール５４４の接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１１のインダクタ部分１１１Ｂは、インダクタ構成部５０１のうち、スルーホール５４４が電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１３５】
図８におけるインダクタ１１２は、電気的に接続されたインダクタ用導体層５２２，５３２，５４２を含むインダクタ構成部５０２によって構成されている。インダクタ構成部５０２は、長手方向の両端に位置する第１の端部（図１０（ｂ）〜（ｄ）における上側の端部）および第２の端部（図１０（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール５４８ａ〜５７８ａを介してグランド用導体層４３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール５４８ｂ〜５７８ｂを介してグランド用導体層４３に電気的に接続されて、グランドに電気的に接続される。
【０１３６】
インダクタ１１２のインダクタ部分１１２Ａは、インダクタ構成部５０２のうち、スルーホール５４５が電気的に接続された接続箇所（導体層５４２に対するスルーホール５４５の接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１２のインダクタ部分１１２Ｂは、インダクタ構成部５０２のうち、スルーホール５４５が電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１３７】
図８におけるインダクタ１１３は、電気的に接続されたインダクタ用導体層５２３，５３３，５４３を含むインダクタ構成部５０３によって構成されている。インダクタ構成部５０３は、長手方向の両端に位置する第１の端部（図１０（ｂ）〜（ｄ）における上側の端部）および第２の端部（図１０（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール５４９ａ〜５７９ａを介してグランド用導体層４３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール５４９ｂ〜５７９ｂを介してグランド用導体層４３に電気的に接続されて、グランドに電気的に接続される。
【０１３８】
インダクタ１１３のインダクタ部分１１３Ａは、インダクタ構成部５０３のうち、スルーホール５４６が電気的に接続された接続箇所（導体層５４３に対するスルーホール５４６の接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１３のインダクタ部分１１３Ｂは、インダクタ構成部５０３のうち、スルーホール５４６が電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１３９】
導体層５４１は、スルーホール５４４〜５７４を介して入力端子４１に電気的に接続されている。これにより、インダクタ部分１１１Ａ，１１１Ｂが、入力端子４１に電気的に接続されている。
【０１４０】
導体層５４３は、スルーホール５４６〜５７６を介して出力端子４２に電気的に接続されている。これにより、インダクタ部分１１３Ａ，１１３Ｂが、出力端子４２に電気的に接続されている。
【０１４１】
キャパシタ用導体層５７１，５７２，５７３は、誘電体層５７を介してグランド用導体層４３に対向している。図８におけるキャパシタ１１４は、グランド用導体層４３、導体層５７１および誘電体層５７によって構成されている。図８におけるキャパシタ１１５は、グランド用導体層４３、導体層５７２および誘電体層５７によって構成されている。図８におけるキャパシタ１１６は、グランド用導体層４３、導体層５７３および誘電体層５７によって構成されている。
【０１４２】
キャパシタ用導体層５６１は、誘電体層５６を介してキャパシタ用導体層５７１，５７３に対向している。図８におけるキャパシタ１１７は、導体層５６１，５７１および誘電体層５６によって構成されている。図８におけるキャパシタ１１８は、導体層５６１，５７３および誘電体層５６によって構成されている。キャパシタ用導体層５６２は、誘電体層５６を介してキャパシタ用導体層５７１，５７３に対向している。図１におけるキャパシタ１１９は、導体層５６２，５７１，５７３および誘電体層５６によって構成されている。
【０１４３】
図２および図３に示した積層体２０と同様に、図１０および図１１に示した誘電体層５１〜５７および複数の導体層が積層されて、図９に示した積層体４０が形成される。図１０（ａ）に示した誘電体層５１の上面は、上面４０Ａとなる。
【０１４４】
ここで、図１０および図１１を参照して、比較例における各インダクタ間の誘導性結合について詳しく説明する。図１０に示したように、電気的に接続された導体層５２１，５３１，５４１を含むインダクタ構成部５０１の長手方向と、電気的に接続された導体層５２２，５３２，５４２を含むインダクタ構成部５０２の長手方向と、電気的に接続された導体層５２３，５３３，５４３を含むインダクタ構成部５０３の長手方向は、互いに平行である。図１０および図１１に示したように、インダクタ構成部５０２（インダクタ１１２）と、インダクタ構成部５０１（インダクタ１１１）は、互いに誘導性結合する。これにより、共振器１０５は、共振器１０４と誘導性結合する。また、図１０および図１１に示したように、インダクタ構成部５０２（インダクタ１１２）と、インダクタ構成部５０３（インダクタ１１３）も、互いに誘導性結合する。これにより、共振器１０５は、共振器１０６と誘導性結合する。
【０１４５】
比較例では、インダクタ１１１すなわちインダクタ構成部５０１における開放端から短絡端に向かう電磁波の進行方向は、スルーホール５４４が電気的に接続された接続箇所から第１の端部および第２の端部に向かう方向である。また、インダクタ１１２すなわちインダクタ構成部５０２における開放端から短絡端に向かう電磁波の進行方向は、スルーホール５４５が電気的に接続された接続箇所から第１の端部および第２の端部に向かう方向である。また、インダクタ１１３すなわちインダクタ構成部５０３における開放端から短絡端に向かう電磁波の進行方向は、スルーホール５４６が電気的に接続された接続箇所から第１の端部および第２の端部に向かう方向である。インダクタ構成部５０１，５０２，５０３の長手方向は、互いに平行である。従って、インダクタ１１１における開放端から短絡端に向かう電磁波の進行方向と、インダクタ１１２における開放端から短絡端に向かう電磁波の進行方向と、インダクタ１１３における開放端から短絡端に向かう電磁波の進行方向は、互いに一致している。そのため、インダクタ１１１，１１２間の誘導性結合およびインダクタ１１２，１１３間の誘導性結合は比較的強くなり、その結果、共振器１０４，１０５間の誘導性結合および共振器１０５，１０６間の誘導性結合も比較的強くなる。
【０１４６】
これに対し、本実施の形態では、インダクタ構成部３０２のうちインダクタ部分１２Ａ１を形成する部分における開放端から短絡端に向かう電磁波の進行方向は、スルーホール３４５ｂが電気的に接続された接続箇所から第１の端部に向かう方向である。インダクタ構成部３０１のうちインダクタ部分１１Ａを形成する部分における開放端から短絡端に向かう電磁波の進行方向は、スルーホール３４５ａが電気的に接続された接続箇所から第１の端部に向かう方向である。また、本実施の形態では、インダクタ構成部３０２の長手方向は、インダクタ構成部３０１の長手方向に直交している。そのため、インダクタ部分１２Ａ１における開放端から短絡端に向かう電磁波の進行方向は、インダクタ部分１１Ａにおける開放端から短絡端に向かう電磁波の進行方向に直交している。そのため、本実施の形態によれば、電磁波の進行方向が一致している場合に比べて、インダクタ部分１１Ａ，１２Ａ１間の誘導性結合は弱くなる。インダクタ部分１２Ａ２，１３Ａ間の誘導性結合、インダクタ部分１１Ｂ，１２Ｂ１間の誘導性結合およびインダクタ部分１２Ｂ２，１３Ｂ間の誘導性結合についても同様のことが言える。従って、本実施の形態によれば、比較例における共振器１０４，１０５間の誘導性結合および共振器１０５，１０６間の誘導性結合に比べて、共振器５Ａ，５Ｂの各々と、共振器４，６との各々との間の誘導性結合は弱くなる。
【０１４７】
次に、図１２および図１３を参照して、比較例のバンドパスフィルタ１０１と本実施の形態に係るバンドパスフィルタ１の通過減衰特性および反射減衰特性を求めたシミュレーションの結果について説明する。シミュレーションでは、通過帯域がおよそ２．４〜２．５ＧＨｚとなるようにバンドパスフィルタ１とバンドパスフィルタ１０１を設計して、それらの通過減衰特性および反射減衰特性を求めた。図１２は、比較例のバンドパスフィルタ１０１の通過減衰特性および反射減衰特性を示している。図１３は、本実施の形態に係るバンドパスフィルタ１の通過減衰特性および反射減衰特性を示している。図１２および図１３において、横軸は周波数、縦軸は減衰量である。また、図１２および図１３において、実線は通過減衰特性を示し、破線は反射減衰特性を示している。
【０１４８】
図１３に示したように、本実施の形態に係るバンドパスフィルタ１の通過減衰特性では、通過帯域の低周波側の１．８ＧＨｚ〜２．０ＧＨｚの範囲内における減衰量が、図１２に示した比較例のバンドパスフィルタ１０１の通過減衰特性よりも大きくなっている。その主な原因は、本実施の形態に係るバンドパスフィルタ１における共振器５Ａ，５Ｂの各々と、共振器４，６との各々との間の誘導性結合が、比較例のバンドパスフィルタ１０１における共振器１０４，１０５間の誘導性結合および共振器１０５，１０６間の誘導性結合よりも弱いことであると考えられる。
【０１４９】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係るバンドパスフィルタについて説明する。本実施の形態に係るバンドパスフィルタ２０１の回路構成は、図１に示した第１の実施の形態に係るバンドパスフィルタ１と同じである。
【０１５０】
次に、図１４ないし図１６を参照して、本実施の形態に係るバンドパスフィルタ２０１の積層体について説明する。図１４は、バンドパスフィルタ２０１の主要部分を示す説明図である。図１５は、バンドパスフィルタ２０１の他の主要部分を示す説明図である。図１６において（ａ）〜（ｄ）は、それぞれ、上から２層目ないし５層目の誘電体層の上面を示している。本実施の形態に係るバンドパスフィルタ２０１は、第１の実施の形態に係るバンドパスフィルタ１と同様に、積層体２０、入力端子２１、出力端子２２およびグランド用導体層２３を備えている。
【０１５１】
以下、本実施の形態に係るバンドパスフィルタ２０１の積層体２０が、第１の実施の形態に係るバンドパスフィルタ１の積層体２０と異なる点について説明する。本実施の形態に係るバンドパスフィルタ２０１の積層体２０は、第１の実施の形態に係るバンドパスフィルタ１の積層体２０における２層目ないし５層目の誘電体層３２，３３，３４，３５の代わりに、図１６（ａ）〜（ｄ）に示した誘電体層６２，６３，６４，６５を有している。
【０１５２】
図１６（ａ）に示した２層目の誘電体層６２の上面には、インダクタ用導体層６２１，６２２，６２３，６２４が形成されている。導体層６２１は、互いに連結された第１の部分６２１ａと第２の部分６２１ｂとを有している。導体層６２２は、互いに連結された第１の部分６２２ａ、第２の部分６２２ｂおよび第３の部分６２２ｃを有している。導体層６２３は、互いに連結された第１の部分６２３ａ、第２の部分６２３ｂおよび第３の部分６２３ｃを有している。導体層６２４は、互いに連結された第１の部分６２４ａと第２の部分６２４ｂとを有している。また、誘電体層６２には、スルーホール６２５ａ，６２５ｂ，６２５ｃ，６２５ｄ，６２６，６２７，６２８，６２９が形成されている。導体層６２１，６２２，６２３，６２４およびスルーホール６２５ａ，６２５ｄ，６２６，６２７，６２８，６２９の形状および配置は、第３の部分６２２ｃ，６２３ｃを除いて、図５（ｂ）に示した導体層３２１，３２２，３２３，３２４およびスルーホール３２５ａ，３２５ｄ，３２６，３２７，３２８，３２９と同様である。
【０１５３】
導体層６２２の第３の部分６２２ｃは、導体層６２２の長手方向の中央から、図１６（ａ）における下方に延びている。スルーホール６２５ｂは、第３の部分６２２ｃに接続されている。導体層６２３の第３の部分６２３ｃは、導体層６２３の長手方向の中央から、図１６（ａ）における上方に延びている。スルーホール６２５ｃは、第３の部分６２３ｃに接続されている。
【０１５４】
図１６（ｂ）に示した３層目の誘電体層６３の上面には、インダクタ用導体層６３１，６３２，６３３，６３４が形成されている。導体層６３１は、導体層６２１と同様に、互いに連結された第１の部分６３１ａと第２の部分６３１ｂとを有している。導体層６３２は、導体層６２２と同様に、互いに連結された第１の部分６３２ａ、第２の部分６３２ｂおよび第３の部分６３２ｃを有している。導体層６３３は、導体層６２３と同様に、互いに連結された第１の部分６３３ａ、第２の部分６３３ｂおよび第３の部分６３３ｃを有している。導体層６３４は、導体層６２４と同様に、互いに連結された第１の部分６３４ａと第２の部分６３４ｂとを有している。また、誘電体層６３には、スルーホール６３５ａ，６３５ｂ，６３５ｃ，６３５ｄ，６３６，６３７，６３８，６３９が形成されている。導体層６３１，６３２，６３３，６３４およびスルーホール６３５ａ，６３５ｄ，６３６，６３７，６３８，６３９の形状および配置は、第３の部分６３２ｃ，６３３ｃを除いて、図５（ｃ）に示した導体層３３１，３３２，３３３，３３４およびスルーホール３３５ａ，３３５ｄ，３３６，３３７，３３８，３３９と同様である。スルーホール６３５ａ，６３５ｄ，６３６，６３７，６３８，６３９は、それぞれスルーホール６２５ａ，６２５ｄ，６２６，６２７，６２８，６２９に接続されている。
【０１５５】
スルーホール６３５ｂは、導体層６３２の第３の部分６３２ｃに接続されていると共に、スルーホール６２５ｂに接続されている。スルーホール６３５ｃは、導体層６３３の第３の部分６３３ｃに接続されていると共に、スルーホール６２５ｃに接続されている。
【０１５６】
図１６（ｃ）に示した４層目の誘電体層６４の上面には、インダクタ用導体層６４１，６４２，６４３，６４４が形成されている。導体層６４１は、導体層６２１と同様に、互いに連結された第１の部分６４１ａと第２の部分６４１ｂとを有している。導体層６４２は、導体層６２２と同様に、互いに連結された第１の部分６４２ａ、第２の部分６４２ｂおよび第３の部分６４２ｃを有している。導体層６４３は、導体層６２３と同様に、互いに連結された第１の部分６４３ａ、第２の部分６４３ｂおよび第３の部分６４３ｃを有している。導体層６４４は、導体層６２４と同様に、互いに連結された第１の部分６４４ａと第２の部分６４４ｂとを有している。また、誘電体層６４には、スルーホール６４５ａ，６４５ｂ，６４５ｃ，６４５ｄ，６４６，６４７，６４８，６４９が形成されている。導体層６４１，６４２，６４３，６４４およびスルーホール６４５ａ，６４５ｄ，６４６，６４７，６４８，６４９の配置は、図５（ｄ）に示した導体層３４１，３４２，３４３，３４４およびスルーホール３４５ａ，３４５ｄ，３４６，３４７，３４８，３４９と同様である。スルーホール６４５ａ，６４５ｄ，６４６，６４７，６４８，６４９は、それぞれスルーホール６３５ａ，６３５ｄ，６３６，６３７，６３８，６３９に接続されている。
【０１５７】
スルーホール６４５ｂは、導体層６４２の第３の部分６４２ｃに接続されていると共に、スルーホール６３５ｂに接続されている。スルーホール６４５ｃは、導体層６４３の第３の部分６４３ｃに接続されていると共に、スルーホール６３５ｃに接続されている。
【０１５８】
導体層６２１，６３１，６４１は、スルーホール６２５ａ，６２６，６２７，６３５ａ，６３６，６３７によって電気的に接続されている。導体層６２１，６３１，６４１およびスルーホール６２５ａ，６２６，６２７，６３５ａ，６３６，６３７は、第１の実施の形態におけるインダクタ構成部３０１（図２参照）と同様の構成の第１のインダクタ構成部を構成している。
【０１５９】
導体層６２２，６３２，６４２は、スルーホール６２５ｂ，６２６，６２８，６３５ｂ，６３６，６３８によって電気的に接続されている。導体層６２２，６３２，６４２およびスルーホール６２５ｂ，６２６，６２８，６３５ｂ，６３６，６３８は、第２のインダクタ構成部６０２（図１４参照）を構成している。
【０１６０】
導体層６２３，６３３，６４３は、スルーホール６２５ｃ，６２７，６２９，６３５ｃ，６３７，６３９によって電気的に接続されている。導体層６２３，６３３，６４３およびスルーホール６２５ｃ，６２７，６２９，６３５ｃ，６３７，６３９は、第２のインダクタ構成部６０２と同様の構成の第３のインダクタ構成部を構成している。
【０１６１】
導体層６２４，６３４，６４４は、スルーホール６２５ｄ，６２８，６２９，６３５ｄ，６３８，６３９によって電気的に接続されている。導体層６２４，６３４，６４４およびスルーホール６２５ｄ，６２８，６２９，６３５ｄ，６３８，６３９は、第１のインダクタ構成部と同様の構成の第４のインダクタ構成部を構成している。
【０１６２】
図１６（ｄ）に示した５層目の誘電体層６５の上面には、導体層６５１，６５２が形成されている。導体層６５１には、スルーホール６２５ｂ，６３５ｂ，６４５ｂを介して導体層６２２，６３２，６４２が接続されている。導体層６５２には、スルーホール６２５ｃ，６３５ｃ，６４５ｃを介して導体層６２３，６３３，６４３が接続されている。
【０１６３】
また、誘電体層６５には、スルーホール６５５ａ，６５５ｂ，６５５ｃ，６５５ｄ，６５６，６５７，６５８，６５９が形成されている。スルーホール６５５ａ，６５５ｄ，６５６，６５７，６５８，６５９は、それぞれスルーホール６４５ａ，６４５ｄ，６４６，６４７，６４８，６４９に接続されている。スルーホール６５５ｂは、導体層６５１に接続されている。スルーホール６５５ｃは、導体層６５２に接続されている。
【０１６４】
図６（ｂ）に示したスルーホール３６５ａ，３６５ｂ，３６５ｃ，３６５ｄ，３６６，３６７，３６８，３６９は、それぞれスルーホール６５５ａ，６５５ｂ，６５５ｃ，６５５ｄ，６５６，６５７，６５８，６５９に接続されている。
【０１６５】
図６（ｃ）に示したキャパシタ用導体層３７１には、スルーホール６２５ａ，６３５ａ，６４５ａ，６５５ａ，３６５ａを介して導体層６２１，６３１，６４１が接続されている。図６（ｃ）に示したキャパシタ用導体層３７２には、スルーホール６５５ｂ，３６５ｂを介して導体層６５１が接続されている。図６（ｃ）に示したキャパシタ用導体層３７３には、スルーホール６５５ｃ，３６５ｃを介して導体層６５２が接続されている。図６（ｃ）に示したキャパシタ用導体層３７４には、スルーホール６２５ｄ，６３５ｄ，６４５ｄ，６５５ｄ，３６５ｄを介して導体層６２４，６３４，６４４が接続されている。
【０１６６】
図６（ｄ）に示した入力端子２１には、スルーホール６２５ａ，６３５ａ，６４５ａ，６５５ａ，３６５ａ，３７５ａを介して導体層６２１，６３１，６４１，３７１が接続されている。図６（ｄ）に示した出力端子２２には、スルーホール６２５ｄ，６３５ｄ，６４５ｄ，６５５ｄ，３６５ｄ，３７５ｄを介して導体層６２３，６３３，６４３，３７３が接続されている。図６（ｄ）に示したグランド用導体層２３には、スルーホール６２６〜６５６，６２７〜６５７，６２８〜６５８，６２９〜６５９，３６６，３７６，３６７，３７７，３６８，３７８，３６９，３７９を介して導体層６２１，６２２，６２３，６２４，６３１，６３２，６３３，６３４，６４１，６４２，６４３，６４４が接続されている。
【０１６７】
本実施の形態におけるインダクタ１１は、電気的に接続されたインダクタ用導体層６２１，６３１，６４１を含む第１のインダクタ構成部によって構成されている。第１のインダクタ構成部は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における上側の端部）および第２の端部（図１６（ａ）〜（ｃ）における下側の端部）を有している。第１の端部は、スルーホール６４６，６５６，３６６，３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４７，６５７，３６７，３７７を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１６８】
インダクタ１１のインダクタ部分１１Ａは、第１のインダクタ構成部のうち、スルーホール６４５ａが電気的に接続された接続箇所（導体層６４１に対するスルーホール６４５ａの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１のインダクタ部分１１Ｂは、第１のインダクタ構成部のうち、スルーホール６４５ａが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１６９】
本実施の形態におけるインダクタ１２Ａは、電気的に接続されたインダクタ用導体層６２２，６３２，６４２を含む第２のインダクタ構成部６０２によって構成されている。第２のインダクタ構成部６０２は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における左側の端部）および第２の端部（図１６（ａ）〜（ｃ）における右側の端部）を有している。第１の端部は、スルーホール６４６，６５６，３６６，３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４８，６５８，３６８，３７８を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１７０】
インダクタ１２Ａのインダクタ部分１２Ａ１は、第２のインダクタ構成部６０２のうち、スルーホール６４５ｂが電気的に接続された接続箇所（導体層６４２に対するスルーホール６４５ｂの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ａのインダクタ部分１２Ａ２は、第２のインダクタ構成部６０２のうち、スルーホール６４５ｂが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１７１】
本実施の形態におけるインダクタ１２Ｂは、電気的に接続されたインダクタ用導体層６２３，６３３，６４３を含む第３のインダクタ構成部によって構成されている。第３のインダクタ構成部は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における左側の端部）および第２の端部（図１６（ａ）〜（ｃ）における右側の端部）を有している。第１の端部は、スルーホール６４７，６５７，３６７，３７７を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４９，６５９，３６９，３７９を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１７２】
インダクタ１２Ｂのインダクタ部分１２Ｂ１は、第３のインダクタ構成部のうち、スルーホール６４５ｃが電気的に接続された接続箇所（導体層６４３に対するスルーホール６４５ｃの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ｂのインダクタ部分１２Ｂ２は、第３のインダクタ構成部のうち、スルーホール６４５ｃが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１７３】
本実施の形態におけるインダクタ１３は、電気的に接続されたインダクタ用導体層６２４，６３４，６４４を含む第４のインダクタ構成部によって構成されている。第４のインダクタ構成部は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における上側の端部）および第２の端部（図１６（ａ）〜（ｃ）における下側の端部）を有している。第１の端部は、スルーホール６４８，６５８，３６８，３７８を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４９，６５９，３６９，３７９を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１７４】
インダクタ１３のインダクタ部分１３Ａは、第４のインダクタ構成部のうち、スルーホール６４５ｄが電気的に接続された接続箇所（導体層６４４に対するスルーホール６４５ｄの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１３のインダクタ部分１３Ｂは、第４のインダクタ構成部のうち、スルーホール６４５ｄが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１７５】
導体層６４１は、スルーホール６４５ａ，６５５ａ，３６５ａ，３７５ａを介して入力端子２１に電気的に接続されている。これにより、インダクタ部分１１Ａ，１１Ｂが、入力端子２１に電気的に接続されている。
【０１７６】
導体層６４４は、スルーホール６４５ｄ，６５５ｄ，３６５ｄ，３７５ｄを介して出力端子２２に電気的に接続されている。これにより、インダクタ部分１３Ａ，１３Ｂが、出力端子２２に電気的に接続されている。
【０１７７】
本実施の形態における共振器４は、直列に接続されたスルーホール６４５ａ，６５５ａ，３６５ａを含む第１のキャパシタ用接続路を有している。第１のキャパシタ用接続路は、積層体２０内に設けられて、積層方向に延びている。また、第１のキャパシタ用接続路は、第１のインダクタ構成部とキャパシタ１４とを電気的に接続する。第１のキャパシタ用接続路の一端（上端）は、第１のインダクタ構成部における前記接続箇所に電気的に接続されている。第１のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７１に電気的に接続されている。インダクタ部分１１Ａ，１１Ｂは、第１のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１７８】
また、共振器４は、直列に接続されたスルーホール６４６，６５６，３６６，３７６を含む第１のグランド接続路と、直列に接続されたスルーホール６４７，６５７，３６７，３７７を含む第２のグランド接続路とを有している。第１のグランド接続路６０６は、積層体２０内に設けられて、第１のインダクタ構成部の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路は、積層体２０内に設けられて、第１のインダクタ構成部の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１７９】
図１４および図１５において、符号６０５ｂは、スルーホール６５５ｂ，３６５ｂによって構成されたスルーホール列を表し、符号６０５ｃは、スルーホール６５５ｃ，３６５ｃによって構成されたスルーホール列を表している。スルーホール列６０５ｂ，６０５ｃは、積層体２０内に設けられて、積層方向に延びている。スルーホール列６０５ｂは、導体層６５１と、キャパシタ１５Ａを構成する導体層３７２とを電気的に接続している。スルーホール列６０５ｂは、導体層６５２と、キャパシタ１５Ｂを構成する導体層３７３とを電気的に接続している。
【０１８０】
本実施の形態における共振器５Ａは、スルーホール６４５ｂ、導体層６５１およびスルーホール列６０５ｂを含む第２のキャパシタ用接続路を有している。第２のキャパシタ用接続路は、第２のインダクタ構成部６０２とキャパシタ１５Ａとを電気的に接続する。第２のキャパシタ用接続路の一端（上端）は、第２のインダクタ構成部６０２における前記接続箇所に電気的に接続されている。第２のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７２に電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２は、第２のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１８１】
また、図１４に示したように、共振器５Ａは、直列に接続されたスルーホール６４６，６５６，３６６，３７６を含む第１のグランド接続路６０６と、直列に接続されたスルーホール６４８，６５８，３６８，３７８を含む第２のグランド接続路６０８とを有している。第１のグランド接続路６０６は、積層体２０内に設けられて、第２のインダクタ構成部６０２の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路６０８は、積層体２０内に設けられて、第２のインダクタ構成部６０２の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１８２】
本実施の形態における共振器５Ｂは、スルーホール６４５ｃ、導体層６５２およびスルーホール列６０５ｃを含む第３のキャパシタ用接続路を有している。第３のキャパシタ用接続路は、第３のインダクタ構成部とキャパシタ１５Ｂとを電気的に接続する。第３のキャパシタ用接続路の一端（上端）は、第３のインダクタ構成部における前記接続箇所に電気的に接続されている。第３のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７３に電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２は、第３のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１８３】
また、共振器５Ｂは、直列に接続されたスルーホール６４７，６５７，３６７，３７７を含む第１のグランド接続路と、直列に接続されたスルーホール６４９，６５９，３６９，３７９を含む第２のグランド接続路とを有している。第１のグランド接続路は、積層体２０内に設けられて、第３のインダクタ構成部の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路は、積層体２０内に設けられて、第３のインダクタ構成部の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１８４】
本実施の形態における共振器６は、直列に接続されたスルーホール６４５ｄ，６５５ｄ，３６５ｄを含む第４のキャパシタ用接続路を有している。第４のキャパシタ用接続路は、積層体２０内に設けられて、積層方向に延びている。また、第４のキャパシタ用接続路は、第４のインダクタ構成部とキャパシタ１６とを電気的に接続する。第４のキャパシタ用接続路の一端（上端）は、第４のインダクタ構成部における前記接続箇所に電気的に接続されている。第４のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７４に電気的に接続されている。インダクタ部分１３Ａ，１３Ｂは、第４のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１８５】
また、共振器６は、直列に接続されたスルーホール６４８，６５８，３６８，３７８を含む第１のグランド接続路と、直列に接続されたスルーホール６４９，６５９，３６９，３７９を含む第２のグランド接続路とを有している。第１のグランド接続路は、積層体２０内に設けられて、第４のインダクタ構成部の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路は、積層体２０内に設けられて、第４のインダクタ構成部の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１８６】
本実施の形態では、第２のインダクタ構成部６０２を構成する導体層６２２，６３２，６４２がそれぞれ第３の部分６２２ｃ，６３２ｃ，６４２ｃを有し、第２のキャパシタ用接続路を構成するスルーホール６４５ｂは、導体層６４２の第３の部分６４２ｃに電気的に接続されている。そのため、本実施の形態によれば、第１の実施の形態におけるインダクタ構成部３０２に比べて、第２のインダクタ構成部６０２におけるインダクタ部分１２Ａ１，１２Ａ２を形成する部分の長さを大きくすることができる。その結果、本実施の形態によれば、インダクタ部分１２Ａ１，１２Ａ２のインダクタンスを大きくすることができる。
【０１８７】
同様に、本実施の形態では、第３のインダクタ構成部を構成する導体層６２３，６３３，６４３がそれぞれ第３の部分６２３ｃ，６３３ｃ，６４３ｃを有し、第３のキャパシタ用接続路を構成するスルーホール６４５ｃは、導体層６４３の第３の部分６４３ｃに電気的に接続されている。そのため、本実施の形態によれば、第１の実施の形態におけるインダクタ構成部３０３に比べて、第３のインダクタ構成部におけるインダクタ部分１２Ｂ１，１２Ｂ２を形成する部分の長さを大きくすることができる。その結果、本実施の形態によれば、インダクタ部分１２Ｂ１，１２Ｂ２のインダクタンスを大きくすることができる。
【０１８８】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【０１８９】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明のバンドパスフィルタは、第１または第２の実施の形態における共振器５Ａ，５Ｂの一方を備えていないものであってもよい。
【０１９０】
また、本発明のバンドパスフィルタは、隣接する２つの共振器同士が電磁界結合するように設けられた５つ以上の共振器を備えていてもよい。
【０１９１】
本発明のバンドパスフィルタは、無線ＬＡＮ用の通信装置、ブルートゥース（登録商標）規格の通信装置、ワイマックス（登録商標）規格の通信装置において用いられるバンドパスフィルタとして有用である。
【符号の説明】
【０１９２】
１…積層型バンドパスフィルタ、２…入力端子、３…出力端子、４…第１の共振器、５Ａ…第３の共振器、５Ｂ…第４の共振器、６…第２の共振器、１１，１２Ａ，１２Ｂ，１３…インダクタ、１１Ａ，１２Ａ１，１２Ｂ１，１３Ａ…第１のインダクタ部分、１１Ｂ，１２Ａ２，１２Ｂ２，１３Ｂ…第２のインダクタ部分、１４，１５Ａ，１５Ｂ，１６，１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１９…キャパシタ、２０…積層体、２１…入力端子、２２…出力端子、２３…グランド用導体層、３０１〜３０４…インダクタ構成部、３０５ａ〜３０５ｄ…キャパシタ用接続路、３０６〜３０９…グランド接続路。
【技術分野】
【０００１】
本発明は、積層された複数の誘電体層を有する積層体と、この積層体と一体化された３つ以上の共振器とを備えた積層型バンドパスフィルタに関する。
【背景技術】
【０００２】
近年、携帯電話機を代表とする小型無線通信機器には、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置、ブルートゥース（登録商標）規格の通信装置、ワイマックス（ＷｉＭＡＸ（登録商標）；Worldwide Interoperability for Microwave Access）規格の通信装置等の１つ以上の通信装置をモジュール化して内蔵したものが増えている。このような小型無線通信機器では、内蔵されるモジュールの小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。また、電子部品の実装面積を小さくするためには、電子部品として、底面に端子が配置された構造のものを用いることが有効である。
【０００３】
上記の種々の通信装置に用いられている電子部品の一つに、送信信号や受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、積層された複数の誘電体層を有する積層体内に、それぞれ並列に接続されたインダクタとキャパシタを有する複数のＬＣ並列共振器が設けられた積層型バンドパスフィルタが提案されている。ＬＣ並列共振器の構成としては、種々のものが提案されている。
【０００４】
特許文献１には、対向する２つのコンデンサ電極の一方に、ビアホールからなるインダクタ導体の一端が接続され、インダクタ導体の他端がグランド電極に接続された構成のＬＣ並列共振器が記載されている。
【０００５】
特許文献２には、直列に接続された複数のビアホールによって柱状インダクタを構成し、柱状インダクタの一端をコンデンサパターンに接続し、柱状インダクタの一端の他端を、帯状のグランドパターンにおける一端の近傍に接続して、柱状インダクタとグランドパターンとによってインダクタを構成したＬＣ並列共振器が記載されている。
【０００６】
特許文献３には、積層体の側面に配置された複数の外部電極によって、コイル電極とコンデンサ電極の間や、コイル電極と入出力電極の間を接続したバンドパスフィルタが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３５０１３２７号公報
【特許文献２】特開２００２−７６８０７号公報
【特許文献３】特開平５−１９９００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１、２に記載されているように積層型バンドパスフィルタにおけるＬＣ並列共振器を構成するインダクタの全体または主要部分をスルーホールによって構成する場合には、以下のような問題点がある。すなわち、この場合、積層型バンドパスフィルタを薄型化しようとすると、インダクタを構成するスルーホールが短くなって、インダクタのインダクタンスが小さくなる。そのため、この場合には、ＬＣ並列共振器において所望の共振周波数を得ることができなくなるという問題点がある。スルーホールによって構成されたインダクタのインダクタンスを大きくするために、スルーホールの径を小さくすると、共振器のＱが低下するという問題が発生する。
【０００９】
一方、ＬＣ並列共振器を構成するインダクタを、積層体内に設けられたインダクタ用導体層によって構成する場合には、以下のような種々の問題点がある。まず、インダクタ用導体層とキャパシタとの接続に関する問題点について説明する。積層体の側面に配置された外部電極を用いて、インダクタ用導体層とキャパシタとを接続する構成とすると、積層型バンドパスフィルタの実装面積を小さくすることができなくなる。そこで、スルーホールによって、インダクタ用導体層とキャパシタとを接続することが考えられる。しかし、この場合には、積層体を作製する際に発生する導体層とスルーホールの位置のばらつきによって、製品間において、インダクタを構成する導体層とスルーホールとの位置関係にばらつきが生じ、その結果、インダクタのインダクタンスにばらつきが生じる。そのため、この場合には、導体層とスルーホールの位置関係のばらつきに起因して、ＬＣ並列共振器の共振周波数にばらつきが生じるという問題点がある。
【００１０】
次に、インダクタ用導体層とグランドとの接続に関する問題点について説明する。積層型バンドパスフィルタの実装面積を小さくするためには、積層体の底面にグランド用導体層を配置することが好ましい。この場合には、インダクタ用導体層におけるグランド側の端部を、積層体の底面に配置されたグランド用導体層に接続する必要がある。ここで、積層体の側面に配置された外部電極を用いて、インダクタ用導体層をグランド用導体層に接続する構成とすると、積層型バンドパスフィルタの実装面積を小さくすることができなくなる。そこで、スルーホールを用いて、インダクタ用導体層のグランド側の端部をグランド用導体層に接続することが考えられる。しかし、この場合には、特に３つ以上のＬＣ並列共振器を備えた積層型バンドパスフィルタでは、スルーホールの数が多くなる。この場合、特に積層型バンドパスフィルタを小型化しようとすると積層体においてクラックが発生する等によって品質が劣化するという問題が発生すると共に、積層体の作製における工数が増えるという問題が発生する。
【００１１】
また、３つ以上のＬＣ並列共振器を備えた積層型バンドパスフィルタにおいて、インダクタをインダクタ用導体層によって構成する場合には、小型化しようとすると、隣接する共振器間の誘導性結合が強くなりすぎて、所望の特性を実現することが困難になるという問題点がある。
【００１２】
本発明はかかる問題点に鑑みてなされたもので、その目的は、３つ以上の共振器を備え、小型化、薄型化を可能にし、且つ所望の特性を実現できるようにした積層型バンドパスフィルタを提供することにある。
【課題を解決するための手段】
【００１３】
本発明の第１の積層型バンドパスフィルタは、積層された複数の誘電体層を含む積層体と、積層体と一体化された第１の共振器、第２の共振器および第３の共振器とを備えている。積層体は、複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、底面に配置されてグランドに電気的に接続されるグランド用導体層を含んでいる。第１ないし第３の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含んでいる。第３の共振器は、第１の共振器と第２の共振器の各々と誘導性結合する。
【００１４】
本発明の第１の積層型バンドパスフィルタにおいて、第１ないし第３の共振器は、それぞれ、積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、積層体内に設けられてインダクタ構成部とキャパシタとを電気的に接続するキャパシタ用接続路とを有している。インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、キャパシタ用接続路が電気的に接続された接続箇所とを有し、第１の端部と第２の端部はグランドに電気的に接続されている。キャパシタ用接続路は、１つ以上のスルーホールを含み、積層方向に延びている。インダクタ構成部における接続箇所と第１の端部との間の距離および接続箇所と第２の端部との間の距離は、積層方向についてのキャパシタ用接続路の長さよりも大きい。第１ないし第３の共振器のインダクタは、それぞれ、インダクタ構成部における接続箇所と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含んでいる。第１のインダクタ部分と第２のインダクタ部分は、キャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【００１５】
第１ないし第３の共振器は、それぞれ、更に、積層体内に設けられてインダクタ構成部の第１の端部とグランド用導体層とを電気的に接続する第１のグランド接続路と、積層体内に設けられてインダクタ構成部の第２の端部とグランド用導体層とを電気的に接続する第２のグランド接続路とを有している。第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含んでいる。第３の共振器のインダクタ構成部における第１の端部は、第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第３の共振器のインダクタ構成部における第２の端部は、第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第３の共振器における第１のグランド接続路と第１の共振器における第１のグランド接続路は共通化されている。第３の共振器における第２のグランド接続路と第２の共振器における第１のグランド接続路は共通化されている。
【００１６】
本発明の第１の積層型バンドパスフィルタにおいて、第１の共振器におけるインダクタ構成部の長手方向と第２の共振器におけるインダクタ構成部の長手方向は平行であってもよい。また、第３の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。
【００１７】
また、本発明の第１の積層型バンドパスフィルタにおいて、第１ないし第３の共振器は、それぞれ、グランド用導体層に対向するように積層体内に設けられてグランド用導体層と共にキャパシタを構成するキャパシタ用導体層を有し、キャパシタ用接続路は、キャパシタ用導体層に電気的に接続されていてもよい。
【００１８】
また、本発明の第１の積層型バンドパスフィルタにおいて、インダクタ構成部は、１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含んでいてもよい。
【００１９】
本発明の第２の積層型バンドパスフィルタは、積層された複数の誘電体層を含む積層体と、積層体と一体化された第１の共振器、第２の共振器、第３の共振器および第４の共振器とを備えている。積層体は、複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、底面に配置されてグランドに電気的に接続されるグランド用導体層を含んでいる。第１ないし第４の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含んでいる。第３および第４の共振器は、それぞれ、第１の共振器と第２の共振器の各々と誘導性結合する。
【００２０】
本発明の第２の積層型バンドパスフィルタにおいて、第１ないし第４の共振器は、それぞれ、積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、積層体内に設けられてインダクタ構成部とキャパシタとを電気的に接続するキャパシタ用接続路とを有している。インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、キャパシタ用接続路が電気的に接続された接続箇所とを有し、第１の端部と第２の端部はグランドに電気的に接続されている。キャパシタ用接続路は、１つ以上のスルーホールを含み、積層方向に延びている。インダクタ構成部における接続箇所と第１の端部との間の距離および接続箇所と第２の端部との間の距離は、積層方向についてのキャパシタ用接続路の長さよりも大きい。第１ないし第４の共振器のインダクタは、それぞれ、インダクタ構成部における接続箇所と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含んでいる。第１のインダクタ部分と第２のインダクタ部分は、キャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【００２１】
第１ないし第４の共振器は、それぞれ、更に、積層体内に設けられてインダクタ構成部の第１の端部とグランド用導体層とを電気的に接続する第１のグランド接続路と、積層体内に設けられてインダクタ構成部の第２の端部とグランド用導体層とを電気的に接続する第２のグランド接続路とを有している。第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含んでいる。第３の共振器のインダクタ構成部における第１の端部は、第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第３の共振器のインダクタ構成部における第２の端部は、第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続されている。第４の共振器のインダクタ構成部における第１の端部は、第１の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続されている。第４の共振器のインダクタ構成部における第２の端部は、第２の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続されている。第３の共振器における第１のグランド接続路と第１の共振器における第１のグランド接続路は共通化されている。第３の共振器における第２のグランド接続路と第２の共振器における第１のグランド接続路は共通化されている。第４の共振器における第１のグランド接続路と第１の共振器における第２のグランド接続路は共通化されている。第４の共振器における第２のグランド接続路と第２の共振器における第２のグランド接続路は共通化されている。
【００２２】
本発明の第２の積層型バンドパスフィルタにおいて、第１の共振器におけるインダクタ構成部の長手方向と第２の共振器におけるインダクタ構成部の長手方向は平行であってもよい。また、第３および第４の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。
【００２３】
また、本発明の第２の積層型バンドパスフィルタにおいて、第１ないし第４の共振器は、それぞれ、グランド用導体層に対向するように積層体内に設けられてグランド用導体層と共にキャパシタを構成するキャパシタ用導体層を有し、キャパシタ用接続路は、キャパシタ用導体層に電気的に接続されていてもよい。
【００２４】
また、本発明の第２の積層型バンドパスフィルタにおいて、インダクタ構成部は、１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含んでいてもよい。
【発明の効果】
【００２５】
本発明の第１および第２の積層型バンドパスフィルタでは、共振器のインダクタは、１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部によって構成されている。これにより、本発明によれば、インダクタにおいて所望のインダクタンスを得ながら、積層型バンドパスを薄型化することが可能になる。また、本発明では、インダクタは、インダクタ構成部における接続箇所と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含み、第１のインダクタ部分と第２のインダクタ部分は互いに並列に接続されている。そのため、本発明では、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を小さくすることができる。これらのことから、本発明によれば、積層型バンドパスフィルタの薄型化が可能になり、且つ積層体を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができるという効果を奏する。
【００２６】
また、本発明の第１および第２の積層型バンドパスフィルタでは、第３の共振器における第１のグランド接続路と第１の共振器における第１のグランド接続路が共通化され、第３の共振器における第２のグランド接続路と第２の共振器における第１のグランド接続路が共通化されている。本発明の第２の積層型バンドパスフィルタでは、更に、第４の共振器における第１のグランド接続路と第１の共振器における第２のグランド接続路が共通化され、第４の共振器における第２のグランド接続路と第２の共振器における第２のグランド接続路が共通化されている。これらのことから、本発明によれば、積層体の底面にグランド用導体層が配置され、且つ前述の効果を奏する構成を採用しながら、スルーホールの数を少なくすることができ、その結果、スルーホールの数が多くなることによる問題の発生を抑制することができる。
【００２７】
以上のことから、本発明によれば、３つ以上の共振器を備えた積層型バンドパスフィルタにおいて、小型化、薄型化が可能になり、且つ所望の特性を実現することが可能になるという効果を奏する。
【００２８】
また、本発明の第１の積層型バンドパスフィルタにおいて、第３の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。この場合には、第３の共振器と第１および第２の共振器の各々との間の誘導性結合が強くなりすぎることを防止することができ、その結果、積層型バンドパスフィルタの小型化が可能になるという効果を奏する。
【００２９】
また、本発明の第２の積層型バンドパスフィルタにおいて、第３および第４の共振器におけるインダクタ構成部の長手方向は、第１の共振器におけるインダクタ構成部の長手方向および第２の共振器におけるインダクタ構成部の長手方向に直交していてもよい。この場合には、第３および第４の共振器の各々と、第１および第２の共振器の各々との間の誘導性結合が強くなりすぎることを防止することができ、その結果、積層型バンドパスフィルタの小型化が可能になるという効果を奏する。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施の形態に係る積層型バンドパスフィルタの回路構成を示す回路図である。
【図２】本発明の第１の実施の形態に係る積層型バンドパスフィルタの主要部分を示す斜視図である。
【図３】本発明の第１の実施の形態に係る積層型バンドパスフィルタの外観を示す斜視図である。
【図４】図２におけるＡ方向から見た積層型バンドパスフィルタの主要部分を示す説明図である。
【図５】本発明の第１の実施の形態における積層体の１層目ないし４層目の誘電体層の上面を示す説明図である。
【図６】本発明の第１の実施の形態における積層体の５層目ないし７層目の誘電体層の上面と７層目の誘電体層の下の導体層とを示す説明図である。
【図７】本発明の第１の実施の形態における各インダクタ部分間の誘導性結合を説明する説明図である。
【図８】比較例の積層型バンドパスフィルタの回路構成を示す回路図である。
【図９】比較例の積層型バンドパスフィルタの主要部分を示す斜視図である。
【図１０】比較例における積層体の１層目ないし４層目の誘電体層の上面を示す説明図である。
【図１１】比較例における積層体の５層目ないし７層目の誘電体層の上面と７層目の誘電体層の下の導体層とを示す説明図である。
【図１２】比較例の積層型バンドパスフィルタの通過減衰特性および反射減衰特性を示す特性図である。
【図１３】本発明の第１の実施の形態に係る積層型バンドパスフィルタの通過減衰特性および反射減衰特性を示す特性図である。
【図１４】本発明の第２の実施の形態に係る積層型バンドパスフィルタの主要部分を示す説明図である。
【図１５】本発明の第２の実施の形態に係る積層型バンドパスフィルタの他の主要部分を示す説明図である。
【図１６】本発明の第２の実施の形態における積層体の２層目ないし５層目の誘電体層の上面を示す説明図である。
【発明を実施するための形態】
【００３１】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る積層型バンドパスフィルタの回路構成について説明する。本実施の形態に係る積層型バンドパスフィルタ（以下、単にバンドパスフィルタと記す。）１は、入力端子２と、出力端子３と、第１の共振器４と、第２の共振器６と、第３の共振器５Ａと、第４の共振器５Ｂと、キャパシタ１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１９とを備えている。入力端子２は信号の入力のために用いられる。出力端子３は信号の出力のために用いられる。共振器４は、入力端子２に電気的に接続されている。共振器６は、出力端子３に電気的に接続されている。共振器５Ａ，５Ｂは、回路構成上、共振器４と共振器６の間に並列に設けられている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。共振器５Ａは、隣接する共振器４，６の各々と電磁界結合する。同様に、共振器５Ｂは、隣接する共振器４，６の各々と電磁界結合する。電磁界結合には、誘導性結合と容量性結合とが含まれる。
【００３２】
第１の共振器４は、互いに電気的に接続されたインダクタ１１とキャパシタ１４とを有している。第２の共振器６は、互いに電気的に接続されたインダクタ１３とキャパシタ１６とを有している。第３の共振器５Ａは、互いに電気的に接続されたインダクタ１２Ａとキャパシタ１５Ａとを有している。第４の共振器５Ｂは、互いに電気的に接続されたインダクタ１２Ｂとキャパシタ１５Ｂとを有している。
【００３３】
インダクタ１１は、互いに並列に接続された第１のインダクタ部分１１Ａと第２のインダクタ部分１１Ｂとを含んでいる。インダクタ１２Ａは、互いに並列に接続された第１のインダクタ部分１２Ａ１と第２のインダクタ部分１２Ａ２とを含んでいる。インダクタ１２Ｂは、互いに並列に接続された第１のインダクタ部分１２Ｂ１と第２のインダクタ部分１２Ｂ２とを含んでいる。インダクタ１３は、互いに並列に接続された第１のインダクタ部分１３Ａと第２のインダクタ部分１３Ｂとを含んでいる。インダクタ部分１１Ａ，１２Ａ１は互いに誘導性結合する。同様に、インダクタ部分１２Ａ２，１３Ａは互いに誘導性結合し、インダクタ部分１１Ｂ，１２Ｂ１は互いに誘導性結合し、インダクタ部分１２Ｂ２，１３Ｂは互いに誘導性結合する。
【００３４】
インダクタ部分１１Ａ，１１Ｂの各一端とキャパシタ１４，１７Ａ，１７Ｂ，１９の各一端は、入力端子２に電気的に接続されている。インダクタ部分１１Ａ，１１Ｂの各他端とキャパシタ１４の他端はグランドに電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２の各一端とキャパシタ１５Ａ，１８Ａの各一端は、キャパシタ１７Ａの他端に電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２の各他端とキャパシタ１５Ａの他端はグランドに電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２の各一端とキャパシタ１５Ｂ，１８Ｂの各一端は、キャパシタ１７Ｂの他端に電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２の各他端とキャパシタ１５Ｂの他端はグランドに電気的に接続されている。インダクタ部分１３Ａ，１３Ｂの各一端、キャパシタ１６の一端、キャパシタ１８Ａ，１８Ｂ，１９の各他端は、出力端子３に電気的に接続されている。インダクタ部分１３Ａ，１３Ｂの各他端とキャパシタ１６の他端はグランドに電気的に接続されている。
【００３５】
共振器５Ａは、インダクタ部分１１Ａ，１２Ａ１が誘導性結合することによって共振器４と誘導性結合すると共に、キャパシタ１７Ａを介して共振器４と容量性結合する。また、共振器５Ａは、インダクタ部分１２Ａ２，１３Ａが誘導性結合することによって共振器６と誘導性結合すると共に、キャパシタ１８Ａを介して共振器６と容量性結合する。また、共振器５Ｂは、インダクタ部分１１Ｂ，１２Ｂ１が誘導性結合することによって共振器４と誘導性結合すると共に、キャパシタ１７Ｂを介して共振器４と容量性結合する。また、共振器５Ｂは、インダクタ部分１２Ｂ２，１３Ｂが誘導性結合することによって共振器６と誘導性結合すると共に、キャパシタ１８Ｂを介して共振器６と容量性結合する。なお、各インダクタ部分間の誘導性結合については、後で更に詳しく説明する。
【００３６】
共振器４，５Ａ，５Ｂ，６はいずれも、開放端と短絡端との間においてインダクタとキャパシタが並列に接続されたＬＣ並列共振器である。共振器４において、インダクタ部分１１Ａ，１１Ｂおよびキャパシタ１４の接続点が開放端であり、インダクタ部分１１Ａ，１１Ｂおよびキャパシタ１４のグランド側の端部が短絡端である。共振器５Ａにおいて、インダクタ部分１２Ａ１，１２Ａ２およびキャパシタ１５Ａの接続点が開放端であり、インダクタ部分１２Ａ１，１２Ａ２およびキャパシタ１５Ａのグランド側の端部が短絡端である。共振器５Ｂにおいて、インダクタ部分１２Ｂ１，１２Ｂ２およびキャパシタ１５Ｂの接続点が開放端であり、インダクタ部分１２Ｂ１，１２Ｂ２およびキャパシタ１５Ｂのグランド側の端部が短絡端である。共振器６において、インダクタ部分１３Ａ，１３Ｂおよびキャパシタ１６の接続点が開放端であり、インダクタ部分１３Ａ，１３Ｂおよびキャパシタ１６のグランド側の端部が短絡端である。
【００３７】
本実施の形態に係るバンドパスフィルタ１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、出力端子３から出力される。
【００３８】
次に、図２および図３を参照して、バンドパスフィルタ１の構造の概略について説明する。図２は、バンドパスフィルタ１の主要部分を示す斜視図である。図３は、バンドパスフィルタ１の外観を示す斜視図である。バンドパスフィルタ１は、バンドパスフィルタ１の構成要素を一体化するための積層体２０を備えている。後で詳しく説明するが、積層体２０は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された複数の導体層とを含み、外面を有している。
【００３９】
積層体２０は、直方体形状をなしている。積層体２０の外面は、上面２０Ａと、底面２０Ｂと、４つの側面２０Ｃ〜２０Ｆとを含んでいる。上面２０Ａと底面２０Ｂは互いに反対側を向き、側面２０Ｃ，２０Ｄも互いに反対側を向き、側面２０Ｅ，２０Ｆも互いに反対側を向いている。側面２０Ｃ〜２０Ｆは、上面２０Ａおよび底面２０Ｂに対して垂直になっている。積層体２０において、上面２０Ａおよび底面２０Ｂに垂直な方向が、複数の誘電体層が積層されている方向である積層方向である。図２では、この積層方向を、記号Ｔを付した矢印で示している。底面２０Ｂは、積層方向Ｔの端に位置している。
【００４０】
バンドパスフィルタ１は、更に、積層体２０の底面２０Ｂ上に配置された入力端子２１、出力端子２２およびグランド用導体層２３を備えている。端子２１，２２の平面形状は、いずれも矩形である。入力端子２１の一端部は、底面２０Ｂと側面２０Ｃとの間の稜線の位置に配置されている。出力端子２２の一端部は、底面２０Ｂと側面２０Ｄとの間の稜線の位置に配置されている。グランド用導体層２３の少なくとも一部は、入力端子２１と出力端子２２との間に配置されている。底面２０Ｂに垂直な方向から見たときに、グランド用導体層２３の外縁は、底面２０Ｂの外縁から離れた位置に配置されている。入力端子２１は、図１における入力端子２を構成している。出力端子２２は、図１における出力端子３を構成している。グランド用導体層２３はグランドに電気的に接続される。
【００４１】
また、積層体２０の底面２０Ｂは、実装基板等のバンドパスフィルタ１の支持体に対してバンドパスフィルタ１を実装する際に支持体に向く面である。バンドパスフィルタ１は、積層体２０の底面２０Ｂが下を向くようにして、支持体に実装される。
【００４２】
次に、図４ないし図６を参照して、積層体２０について詳しく説明する。図４は、図２におけるＡ方向から見たバンドパスフィルタ１の主要部分を示す説明図である。図５において（ａ）〜（ｄ）は、それぞれ、上から１層目ないし４層目の誘電体層の上面を示している。図６において（ａ）〜（ｃ）は、それぞれ、上から５層目ないし７層目の誘電体層の上面を示している。図６（ｄ）は、上から７層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。
【００４３】
図５（ａ）に示した１層目の誘電体層３１の上面には、導体層は形成されていない。図５（ｂ）に示した２層目の誘電体層３２の上面には、インダクタ用導体層３２１，３２２，３２３，３２４が形成されている。導体層３２１，３２４は、いずれも、図５（ｂ）における上下方向に長い形状を有している。導体層３２２，３２３は、いずれも、図５（ｂ）における左右方向に長い形状を有している。導体層３２１は、図５（ｂ）における左側に配置されている。導体層３２４は、図５（ｂ）における右側に配置されている。導体層３２２の図５（ｂ）における左側の端部は、導体層３２１の図５（ｂ）における上側の端部に電気的且つ物理的に接続されている。導体層３２２の図５（ｂ）における右側の端部は、導体層３２４の図５（ｂ）における上側の端部に電気的且つ物理的に接続されている。導体層３２３の図５（ｂ）における左側の端部は、導体層３２１の図５（ｂ）における下側の端部に電気的且つ物理的に接続されている。導体層３２３の図５（ｂ）における右側の端部は、導体層３２４の図５（ｂ）における下側の端部に電気的且つ物理的に接続されている。このように、導体層３２１〜３２４は、１つの誘電体層３２の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層３２１の長手方向と導体層３２４の長手方向は平行である。導体層３２２，３２３の長手方向は、導体層３２１の長手方向および導体層３２４の長手方向に直交している。
【００４４】
導体層３２１は、互いに連結された第１の部分３２１ａと第２の部分３２１ｂとを有している。第１の部分３２１ａは、導体層３２１の長手方向の中央から、図５（ｂ）における上方に延びている。第２の部分３２１ｂは、導体層３２１の長手方向の中央から、図５（ｂ）における下方に延びている。
【００４５】
導体層３２２は、互いに連結された第１の部分３２２ａと第２の部分３２２ｂとを有している。第１の部分３２２ａは、導体層３２２の長手方向の中央から、図５（ｂ）における左方向に延びている。第２の部分３２２ｂは、導体層３２２の長手方向の中央から、図５（ｂ）における右方向に延びている。
【００４６】
導体層３２３は、互いに連結された第１の部分３２３ａと第２の部分３２３ｂとを有している。第１の部分３２３ａは、導体層３２３の長手方向の中央から、図５（ｂ）における左方向に延びている。第２の部分３２３ｂは、導体層３２３の長手方向の中央から、図５（ｂ）における右方向に延びている。
【００４７】
導体層３２４は、互いに連結された第１の部分３２４ａと第２の部分３２４ｂとを有している。第１の部分３２４ａは、導体層３２４の長手方向の中央から、図５（ｂ）における上方に延びている。第２の部分３２４ｂは、導体層３２４の長手方向の中央から、図５（ｂ）における下方に延びている。
【００４８】
また、誘電体層３２には、スルーホール３２５ａ，３２５ｂ，３２５ｃ，３２５ｄ，３２６，３２７，３２８，３２９が形成されている。スルーホール３２５ａは、導体層３２１の長手方向の中央において導体層３２１に接続されている。スルーホール３２５ｂは、導体層３２２の長手方向の中央において導体層３２２に接続されている。スルーホール３２５ｃは、導体層３２３の長手方向の中央において導体層３２３に接続されている。スルーホール３２５ｄは、導体層３２４の長手方向の中央において導体層３２４に接続されている。スルーホール３２６は、導体層３２１と導体層３２２との境界部分において導体層３２１，３２２に接続されている。スルーホール３２７は、導体層３２１と導体層３２３との境界部分において導体層３２１，３２３に接続されている。スルーホール３２８は、導体層３２２と導体層３２４との境界部分において導体層３２２，３２４に接続されている。スルーホール３２９は、導体層３２３と導体層３２４との境界部分において導体層３２３，３２４に接続されている。
【００４９】
図５（ｃ）に示した３層目の誘電体層３３の上面には、インダクタ用導体層３３１，３３２，３３３，３３４が形成されている。導体層３３１，３３２，３３３，３３４の形状および配置は、導体層３２１，３２２，３２３，３２４と同様である。すなわち、導体層３３１，３３４は、いずれも、図５（ｃ）における上下方向に長い形状を有している。導体層３３２，３３３は、いずれも、図５（ｃ）における左右方向に長い形状を有している。導体層３３１は、図５（ｃ）における左側に配置されている。導体層３３４は、図５（ｃ）における右側に配置されている。導体層３３２の図５（ｃ）における左側の端部は、導体層３３１の図５（ｃ）における上側の端部に電気的且つ物理的に接続されている。導体層３３２の図５（ｃ）における右側の端部は、導体層３３４の図５（ｃ）における上側の端部に電気的且つ物理的に接続されている。導体層３３３の図５（ｃ）における左側の端部は、導体層３３１の図５（ｃ）における下側の端部に電気的且つ物理的に接続されている。導体層３３３の図５（ｃ）における右側の端部は、導体層３３４の図５（ｃ）における下側の端部に電気的且つ物理的に接続されている。このように、導体層３３１〜３３４は、１つの誘電体層３３の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層３３１の長手方向と導体層３３４の長手方向は平行である。導体層３３２，３３３の長手方向は、導体層３３１の長手方向および導体層３３４の長手方向に直交している。
【００５０】
導体層３３１は、導体層３２１と同様に、互いに連結された第１の部分３３１ａと第２の部分３３１ｂとを有している。導体層３３２は、導体層３２２と同様に、互いに連結された第１の部分３３２ａと第２の部分３３２ｂとを有している。導体層３３３は、導体層３２３と同様に、互いに連結された第１の部分３３３ａと第２の部分３３３ｂとを有している。導体層３３４は、導体層３２４と同様に、互いに連結された第１の部分３３４ａと第２の部分３３４ｂとを有している。
【００５１】
また、誘電体層３３には、スルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄ，３３６，３３７，３３８，３３９が形成されている。スルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄは、それぞれ導体層３３１，３３２，３３３，３３４に接続されている。スルーホール３３６は、導体層３３１，３３２に接続されている。スルーホール３３７は、導体層３３１，３３３に接続されている。スルーホール３３８は、導体層３３２，３３４に接続されている。スルーホール３３９は、導体層３３３，３３４に接続されている。また、スルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄ，３３６，３３７，３３８，３３９は、それぞれスルーホール３２５ａ，３２５ｂ，３２５ｃ，３２５ｄ，３２６，３２７，３２８，３２９に接続されている。
【００５２】
図５（ｄ）に示した４層目の誘電体層３４の上面には、インダクタ用導体層３４１，３４２，３４３，３４４が形成されている。導体層３４１，３４２，３４３，３４４の形状および配置は、導体層３２１，３２２，３２３，３２４と同様である。すなわち、導体層３４１，３４４は、いずれも、図５（ｄ）における上下方向に長い形状を有している。導体層３４２，３４３は、いずれも、図５（ｄ）における左右方向に長い形状を有している。導体層３４１は、図５（ｄ）における左側に配置されている。導体層３４４は、図５（ｄ）における右側に配置されている。導体層３４２の図５（ｄ）における左側の端部は、導体層３４１の図５（ｄ）における上側の端部に電気的且つ物理的に接続されている。導体層３４２の図５（ｄ）における右側の端部は、導体層３４４の図５（ｄ）における上側の端部に電気的且つ物理的に接続されている。導体層３４３の図５（ｄ）における左側の端部は、導体層３４１の図５（ｄ）における下側の端部に電気的且つ物理的に接続されている。導体層３４３の図５（ｄ）における右側の端部は、導体層３４４の図５（ｄ）における下側の端部に電気的且つ物理的に接続されている。このように、導体層３４１〜３４４は、１つの誘電体層３４の上面に配置されて、全体として矩形の導体層を形成するように連続している。導体層３４１の長手方向と導体層３４４の長手方向は平行である。導体層３４２，３４３の長手方向は、導体層３４１の長手方向および導体層３４４の長手方向に直交している。
【００５３】
導体層３４１は、導体層３２１と同様に、互いに連結された第１の部分３４１ａと第２の部分３４１ｂとを有している。導体層３４２は、導体層３２２と同様に、互いに連結された第１の部分３４２ａと第２の部分３４２ｂとを有している。導体層３４３は、導体層３２３と同様に、互いに連結された第１の部分３４３ａと第２の部分３４３ｂとを有している。導体層３４４は、導体層３２４と同様に、互いに連結された第１の部分３４４ａと第２の部分３４４ｂとを有している。
【００５４】
また、誘電体層３４には、スルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄ，３４６，３４７，３４８，３４９が形成されている。スルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄは、それぞれ導体層３４１，３４２，３４３，３４４に接続されている。スルーホール３４６は、導体層３４１，３４２に接続されている。スルーホール３４７は、導体層３４１，３４３に接続されている。スルーホール３４８は、導体層３４２，３４４に接続されている。スルーホール３４９は、導体層３４３，３４４に接続されている。また、スルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄ，３４６，３４７，３４８，３４９は、それぞれスルーホール３３５ａ，３３５ｂ，３３５ｃ，３３５ｄ，３３６，３３７，３３８，３３９に接続されている。
【００５５】
導体層３２１，３３１，３４１は、スルーホール３２５ａ，３２６，３２７，３３５ａ，３３６，３３７によって電気的に接続されている。導体層３２１，３３１，３４１およびスルーホール３２５ａ，３２６，３２７，３３５ａ，３３６，３３７は、インダクタ構成部３０１（図２参照）を構成している。
【００５６】
導体層３２２，３３２，３４２は、スルーホール３２５ｂ，３２６，３２８，３３５ｂ，３３６，３３８によって電気的に接続されている。導体層３２２，３３２，３４２およびスルーホール３２５ｂ，３２６，３２８，３３５ｂ，３３６，３３８は、インダクタ構成部３０２（図２および図４参照）を構成している。
【００５７】
導体層３２３，３３３，３４３は、スルーホール３２５ｃ，３２７，３２９，３３５ｃ，３３７，３３９によって電気的に接続されている。導体層３２３，３３３，３４３およびスルーホール３２５ｃ，３２７，３２９，３３５ｃ，３３７，３３９は、インダクタ構成部３０３（図２参照）を構成している。
【００５８】
導体層３２４，３３４，３４４は、スルーホール３２５ｄ，３２８，３２９，３３５ｄ，３３８，３３９によって電気的に接続されている。導体層３２４，３３４，３４４およびスルーホール３２５ｄ，３２８，３２９，３３５ｄ，３３８，３３９は、インダクタ構成部３０４（図２参照）を構成している。
【００５９】
図６（ａ）に示した５層目の誘電体層３５には、スルーホール３５５ａ，３５５ｂ，３５５ｃ，３５５ｄ，３５６，３５７，３５８，３５９が形成されている。スルーホール３５５ａ，３５５ｂ，３５５ｃ，３５５ｄ，３５６，３５７，３５８，３５９は、それぞれスルーホール３４５ａ，３４５ｂ，３４５ｃ，３４５ｄ，３４６，３４７，３４８，３４９に接続されている。
【００６０】
図６（ｂ）に示した６層目の誘電体層３６の上面には、キャパシタ用導体層３６１が形成されている。また、誘電体層３６には、スルーホール３６５ａ，３６５ｂ，３６５ｃ，３６５ｄ，３６６，３６７，３６８，３６９が形成されている。スルーホール３６５ａ，３６５ｂ，３６５ｃ，３６５ｄ，３６６，３６７，３６８，３６９は、それぞれスルーホール３５５ａ，３５５ｂ，３５５ｃ，３５５ｄ，３５６，３５７，３５８，３５９に接続されている。
【００６１】
図６（ｃ）に示した７層目の誘電体層３７の上面には、キャパシタ用導体層３７１，３７２，３７３，３７４が形成されている。導体層３７１には、スルーホール３２５ａ〜３６５ａを介して導体層３２１，３３１，３４１が接続されている。導体層３７２には、スルーホール３２５ｂ〜３６５ｂを介して導体層３２２，３３２，３４２が接続されている。導体層３７３には、スルーホール３２５ｃ〜３６５ｃを介して導体層３２３，３３３，３４３が接続されている。導体層３７４には、スルーホール３２５ｄ〜３６５ｄを介して導体層３２４，３３４，３４４が接続されている。
【００６２】
また、誘電体層３７には、スルーホール３７５ａ，３７５ｄ，３７６，３７７，３７８，３７９が形成されている。スルーホール３７５ａは、導体層３７１に接続されていると共に、スルーホール３６５ａに接続されている。スルーホール３７５ｄは、導体層３７４に接続されていると共に、スルーホール３６５ｄに接続されている。スルーホール３７６，３７７，３７８，３７９は、それぞれスルーホール３６６，３６７，３６８，３６９に接続されている。
【００６３】
図６（ｄ）に示した７層目の誘電体層３７の下面、すなわち積層体２０の底面２０Ｂには、入力端子２１、出力端子２２およびグランド用導体層２３が形成されている。入力端子２１には、スルーホール３２５ａ〜３７５ａを介して導体層３２１，３３１，３４１，３７１が接続されている。出力端子２２には、スルーホール３２５ｄ〜３７５ｄを介して導体層３２４，３３４，３４４，３７４が接続されている。グランド用導体層２３には、スルーホール３２６〜３７６，３２７〜３７７，３２８〜３７８，３２９〜３７９を介して導体層３２１，３２２，３２３，３２４，３３１，３３２，３３３，３３４，３４１，３４２，３４３，３４４が接続されている。
【００６４】
図１におけるインダクタ１１は、電気的に接続された導体層３２１，３３１，３４１を含むインダクタ構成部３０１によって構成されている。インダクタ構成部３０１は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における上側の端部）および第２の端部（図５（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール３４６〜３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４７〜３７７を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００６５】
インダクタ１１のインダクタ部分１１Ａは、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所（導体層３４１に対するスルーホール３４５ａの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１のインダクタ部分１１Ｂは、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００６６】
図１におけるインダクタ１２Ａは、電気的に接続された導体層３２２，３３２，３４２を含むインダクタ構成部３０２によって構成されている。インダクタ構成部３０２は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における左側の端部）および第２の端部（図５（ｂ）〜（ｄ）における右側の端部）を有している。第１の端部は、スルーホール３４６〜３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４８〜３７８を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００６７】
インダクタ１２Ａのインダクタ部分１２Ａ１は、インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所（導体層３４２に対するスルーホール３４５ｂの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ａのインダクタ部分１２Ａ２は、インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００６８】
図１におけるインダクタ１２Ｂは、電気的に接続された導体層３２３，３３３，３４３を含むインダクタ構成部３０３によって構成されている。インダクタ構成部３０３は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における左側の端部）および第２の端部（図５（ｂ）〜（ｄ）における右側の端部）を有している。第１の端部は、スルーホール３４７〜３７７を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４９〜３７９を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００６９】
インダクタ１２Ｂのインダクタ部分１２Ｂ１は、インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所（導体層３４３に対するスルーホール３４５ｃの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ｂのインダクタ部分１２Ｂ２は、インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００７０】
図１におけるインダクタ１３は、電気的に接続された導体層３２４，３３４，３４４を含むインダクタ構成部３０４によって構成されている。インダクタ構成部３０４は、長手方向の両端に位置する第１の端部（図５（ｂ）〜（ｄ）における上側の端部）および第２の端部（図５（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール３４８〜３７８を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール３４９〜３７９を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。
【００７１】
インダクタ１３のインダクタ部分１３Ａは、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所（導体層３４４に対するスルーホール３４５ｄの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１３のインダクタ部分１３Ｂは、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【００７２】
導体層３４１は、スルーホール３４５ａ〜３７５ａを介して入力端子２１に電気的に接続されている。これにより、インダクタ部分１１Ａ，１１Ｂが、入力端子２１に電気的に接続されている。
【００７３】
導体層３４４は、スルーホール３４５ｄ〜３７５ｄを介して出力端子２２に電気的に接続されている。これにより、インダクタ部分１３Ａ，１３Ｂが、出力端子２２に電気的に接続されている。
【００７４】
キャパシタ用導体層３７１，３７２，３７３，３７４は、誘電体層３７を介してグランド用導体層２３に対向している。図１におけるキャパシタ１４は、導体層２３，３７１および誘電体層３７によって構成されている。図１におけるキャパシタ１５Ａは、導体層２３，３７２および誘電体層３７によって構成されている。図１におけるキャパシタ１５Ｂは、導体層２３，３７３および誘電体層３７によって構成されている。図１におけるキャパシタ１６は、導体層２３，３７４および誘電体層３７によって構成されている。
【００７５】
キャパシタ用導体層３６１は、誘電体層３６を介してキャパシタ用導体層３７１，３７２，３７３，３７４に対向している。図１におけるキャパシタ１７Ａは、導体層３６１，３７１，３７２および誘電体層３６によって構成されている。図１におけるキャパシタ１７Ｂは、導体層３６１，３７１，３７３および誘電体層３６によって構成されている。図１におけるキャパシタ１８Ａは、導体層３６１，３７２，３７４および誘電体層３６によって構成されている。図１におけるキャパシタ１８Ｂは、導体層３６１，３７３，３７４および誘電体層３６によって構成されている。図１におけるキャパシタ１９は、導体層３６１，３７１，３７４および誘電体層３６によって構成されている。
【００７６】
図５および図６に示した誘電体層３１〜３７および複数の導体層が積層されて、図２および図３に示した積層体２０が形成される。図５（ａ）に示した誘電体層３１の上面は、上面２０Ａとなる。
【００７７】
誘電体層３１〜３７の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層体２０としては、特に、誘電体層３１〜３７の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。
【００７８】
低温同時焼成法を用いる場合には、積層体２０は以下のようにして作製される。まず、それぞれ後に誘電体層３１〜３７となる複数のセラミックグリーンシートを作製する。次に、それぞれ後に誘電体層３２〜３７となる各セラミックグリーンシートに、スルーホール用の複数の孔を形成する。次に、各セラミックグリーンシートにおいて、スルーホール用の孔に導体ペーストを充填してスルーホールを形成する。また、それぞれ後に誘電体層３２〜３４，３６，３７となる各セラミックグリーンシートの各々に、スクリーン印刷等によって導体ペーストを印刷して、後に導体層３２１，３２２，３２３，３２４，３３１，３３２，３３３，３３４，３４１，３４２，３４３，３４４，３６１，３７１，３７２，３７３，３７４となる焼成前導体層を形成する。次に、これらスルーホールおよび焼成前導体層が形成された複数のセラミックグリーンシートを積層して、グリーンシート積層体を作製する。次に、このグリーンシート積層体を切断して、焼成前積層体を作製する。次に、この焼成前積層体におけるセラミックと導体を低温同時焼成工程によって焼成して、積層体２０を完成させる。
【００７９】
積層体２０の底面２０Ｂに端子２１，２２および導体層２３を形成する方法としては、例えば、底面２０Ｂに、導体ペーストを印刷することによって、後に端子２１，２２および導体層２３となる焼成前の導体層を形成した後、この導体層を焼成して端子２１，２２および導体層２３を形成する方法がある。底面２０Ｂに端子２１，２２および導体層２３を形成する他の方法としては、例えば、スパッタ法等を用いて底面２０Ｂに金属の薄膜を形成する方法や、金属の薄膜を導電接着剤によって底面２０Ｂに接着する方法がある。
【００８０】
図２に示したように、共振器４は、直列に接続されたスルーホール３４５ａ，３５５ａ，３６５ａを含むキャパシタ用接続路３０５ａを有している。キャパシタ用接続路３０５ａは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ａは、インダクタ構成部３０１とキャパシタ１４とを電気的に接続する。キャパシタ用接続路３０５ａの一端（上端）は、インダクタ構成部３０１における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ａの他端（下端）は、キャパシタ用導体層３７１に電気的に接続されている。インダクタ部分１１Ａ，１１Ｂは、キャパシタ用接続路３０５ａとグランドとの間において互いに並列に接続されている。
【００８１】
また、図２に示したように、共振器４は、直列に接続されたスルーホール３４６〜３７６を含む第１のグランド接続路３０６と、直列に接続されたスルーホール３４７〜３７７を含む第２のグランド接続路３０７とを有している。グランド接続路３０６は、積層体２０内に設けられて、インダクタ構成部３０１の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０７は、積層体２０内に設けられて、インダクタ構成部３０１の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８２】
図２および図４に示したように、共振器５Ａは、直列に接続されたスルーホール３４５ｂ，３５５ｂ，３６５ｂを含むキャパシタ用接続路３０５ｂを有している。キャパシタ用接続路３０５ｂは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ｂは、インダクタ構成部３０２とキャパシタ１５Ａとを電気的に接続する。キャパシタ用接続路３０５ｂの一端（上端）は、インダクタ構成部３０２における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ｂの他端（下端）は、キャパシタ用導体層３７２に電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２は、キャパシタ用接続路３０５ｂとグランドとの間において互いに並列に接続されている。
【００８３】
また、図２および図４に示したように、共振器５Ａは、直列に接続されたスルーホール３４６〜３７６を含む第１のグランド接続路３０６と、直列に接続されたスルーホール３４８〜３７８を含む第２のグランド接続路３０８とを有している。グランド接続路３０６は、積層体２０内に設けられて、インダクタ構成部３０２の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０８は、積層体２０内に設けられて、インダクタ構成部３０２の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８４】
図２示したように、共振器５Ｂは、直列に接続されたスルーホール３４５ｃ，３５５ｃ，３６５ｃを含むキャパシタ用接続路３０５ｃを有している。キャパシタ用接続路３０５ｃは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ｃは、インダクタ構成部３０３とキャパシタ１５Ｂとを電気的に接続する。キャパシタ用接続路３０５ｃの一端（上端）は、インダクタ構成部３０３における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ｃの他端（下端）は、キャパシタ用導体層３７３に電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２は、キャパシタ用接続路３０５ｃとグランドとの間において互いに並列に接続されている。
【００８５】
また、図２に示したように、共振器５Ｂは、直列に接続されたスルーホール３４７〜３７７を含む第１のグランド接続路３０７と、直列に接続されたスルーホール３４９〜３７９を含む第２のグランド接続路３０９とを有している。グランド接続路３０７は、積層体２０内に設けられて、インダクタ構成部３０３の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０９は、積層体２０内に設けられて、インダクタ構成部３０３の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８６】
図２に示したように、共振器６は、直列に接続されたスルーホール３４５ｄ，３５５ｄ，３６５ｄを含むキャパシタ用接続路３０５ｄを有している。キャパシタ用接続路３０５ｄは、積層体２０内に設けられて、積層方向Ｔに延びている。また、キャパシタ用接続路３０５ｄは、インダクタ構成部３０４とキャパシタ１６とを電気的に接続する。キャパシタ用接続路３０５ｄの一端（上端）は、インダクタ構成部３０４における前記接続箇所に電気的に接続されている。キャパシタ用接続路３０５ｄの他端（下端）は、キャパシタ用導体層３７４に電気的に接続されている。インダクタ部分１３Ａ，１３Ｂは、キャパシタ用接続路３０５ｄとグランドとの間において互いに並列に接続されている。
【００８７】
また、図２に示したように、共振器６は、直列に接続されたスルーホール３４８〜３７８を含む第１のグランド接続路３０８と、直列に接続されたスルーホール３４９〜３７９を含む第２のグランド接続路３０９とを有している。グランド接続路３０８は、積層体２０内に設けられて、インダクタ構成部３０４の第１の端部とグランド用導体層２３とを電気的に接続する。グランド接続路３０９は、積層体２０内に設けられて、インダクタ構成部３０４の第２の端部とグランド用導体層２３とを電気的に接続する。
【００８８】
共振器５Ａのインダクタ構成部３０２における第１の端部（図５（ｂ）〜（ｄ）における左側の端部）は、共振器４のインダクタ構成部３０１における第１の端部（図５（ｂ）〜（ｄ）における上側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０２の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）と、インダクタ構成部３０１の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）は、いずれもグランド接続路３０６であり、共通化されている。
【００８９】
共振器５Ａのインダクタ構成部３０２における第２の端部（図５（ｂ）〜（ｄ）における右側の端部）は、共振器６のインダクタ構成部３０４における第１の端部（図５（ｂ）〜（ｄ）における上側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０２の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）と、インダクタ構成部３０４の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）は、いずれもグランド接続路３０８であり、共通化されている。
【００９０】
共振器５Ｂのインダクタ構成部３０３における第１の端部（図５（ｂ）〜（ｄ）における左側の端部）は、共振器４のインダクタ構成部３０１における第２の端部（図５（ｂ）〜（ｄ）における下側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０３の第１の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第１のグランド接続路）と、インダクタ構成部３０１の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）は、いずれもグランド接続路３０７であり、共通化されている。
【００９１】
共振器５Ｂのインダクタ構成部３０３における第２の端部（図５（ｂ）〜（ｄ）における右側の端部）は、共振器６のインダクタ構成部３０４における第２の端部（図５（ｂ）〜（ｄ）における下側の端部）に電気的且つ物理的に接続されている。インダクタ構成部３０３の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）と、インダクタ構成部３０４の第２の端部とグランド用導体層２３とを電気的に接続するグランド接続路（第２のグランド接続路）は、いずれもグランド接続路３０９であり、共通化されている。
【００９２】
ここで、図７を参照して、本実施の形態における各インダクタ部分間の誘導性結合について詳しく説明する。図７は、インダクタ部分１１Ａ，１２Ａ１間の誘導性結合、インダクタ部分１１Ｂ，１２Ｂ１間の誘導性結合、インダクタ部分１２Ａ２，１３Ａ間の誘導性結合およびインダクタ部分１２Ｂ２，１３Ｂ間の誘導性結合を表している。図７において（ａ）〜（ｄ）は、それぞれ、誘電体層３２〜３５の上面を示している。また、図７において、点線の楕円は、各インダクタ部分間の誘導性結合を表している。
【００９３】
電気的に接続された導体層３２１，３３１，３４１を含むインダクタ構成部３０１の長手方向と、電気的に接続された導体層３２４，３３４，３４４を含むインダクタ構成部３０４の長手方向は平行である。また、電気的に接続された導体層３２２，３３２，３４２を含むインダクタ構成部３０２および電気的に接続された導体層３２３，３３３，３４３を含むインダクタ構成部３０３の長手方向は、インダクタ構成部３０１の長手方向およびインダクタ構成部３０４の長手方向に直交している。
【００９４】
インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１２Ａ１）と、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１１Ａ）は、互いに誘導性結合する。これにより、共振器５Ａは、共振器４と誘導性結合する。
【００９５】
インダクタ構成部３０２のうち、スルーホール３４５ｂが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１２Ａ２）と、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１３Ａ）は、互いに誘導性結合する。これにより、共振器５Ａは、共振器６と誘導性結合する。
【００９６】
インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所と第１の端部との間の部分（インダクタ部分１２Ｂ１）と、インダクタ構成部３０１のうち、スルーホール３４５ａが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１１Ｂ）は、互いに誘導性結合する。これにより、共振器５Ｂは、共振器４と誘導性結合する。
【００９７】
インダクタ構成部３０３のうち、スルーホール３４５ｃが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１２Ｂ２）と、インダクタ構成部３０４のうち、スルーホール３４５ｄが電気的に接続された接続箇所と第２の端部との間の部分（インダクタ部分１３Ｂ）は、互いに誘導性結合する。これにより、共振器５Ｂは、共振器６と誘導性結合する。
【００９８】
以下、本実施の形態に係るバンドパスフィルタ１の作用効果について説明する。本実施の形態に係るバンドパスフィルタ１は、積層された複数の誘電体層を含む積層体２０と、積層体２０と一体化された第１の共振器４、第２の共振器６、第３の共振器５Ａおよび第４の共振器５Ｂとを備えている。共振器４はインダクタ１１を有し、共振器５Ａはインダクタ１２Ａを有し、共振器５Ｂはインダクタ１２Ｂを有し、共振器６はインダクタ１３を有している。インダクタ１１は、電気的に接続された導体層３２１，３３１，３４１を含むインダクタ構成部３０１によって構成されている。インダクタ１２Ａは、電気的に接続された導体層３２２，３３２，３４２を含むインダクタ構成部３０２によって構成されている。インダクタ１２Ｂは、電気的に接続された導体層３２３，３３３，３４３を含むインダクタ構成部３０３によって構成されている。インダクタ１３は、電気的に接続された導体層３２４，３３４，３４４を含むインダクタ構成部３０４によって構成されている。なお、ここまでは、共振器４，５Ａ，５Ｂ，６が、それぞれ３つのインダクタ用導体層を含む例について説明してきたが、共振器４，５Ａ，５Ｂ，６は、それぞれ１つ以上のインダクタ用導体層を含んでいればよい。
【００９９】
仮に、インダクタが、それぞれスルーホールのみによって構成されていると、バンドパスフィルタを薄型化しようとすると、インダクタを構成するスルーホールが短くなって、インダクタのインダクタンスが小さくなる。そのため、この場合には、共振器において所望の共振周波数を得ることができなくなる。スルーホールによって構成されたインダクタのインダクタンスを大きくするために、スルーホールの径を小さくすると、共振器のＱが低下するという問題が発生する。
【０１００】
これに対し、本実施の形態によれば、インダクタ１１，１２Ａ，１２Ｂ，１３が、それぞれ、１つ以上のインダクタ用導体層を含むインダクタ構成部によって構成されているため、インダクタ１１，１２Ａ，１２Ｂ，１３において所望のインダクタンスを得て、且つ共振器のＱを大きくしながら、バンドパスフィルタ１を薄型化することが可能になる。
【０１０１】
また、本実施の形態では、インダクタ１１，１２Ａ，１２Ｂ，１３は、それぞれ、インダクタ構成部における接続箇所（キャパシタ用接続路が電気的に接続された箇所）と第１の端部との間の部分によって形成された第１のインダクタ部分と、インダクタ構成部における接続箇所と第２の端部との間の部分によって形成された第２のインダクタ部分とを含んでいる。第１のインダクタ部分と第２のインダクタ部分は、キャパシタ用接続路とグランドとの間において互いに並列に接続されている。インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれると、第１のインダクタ部分と第２のインダクタ部分の一方のインダクタンスが増加し、他方のインダクタンスが減少する。これにより、本実施の形態によれば、第１のインダクタ部分と第２のインダク部分の一方を含んでいない場合に比べて、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を小さくすることができる。そのため、本実施の形態によれば、積層体２０を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができ、その結果、共振器の共振周波数のばらつきを抑制することができる。
【０１０２】
また、本実施の形態では、インダクタ構成部における前記接続箇所と第１の端部との間の距離および前記接続箇所と第２の端部との間の距離は、積層方向Ｔについてのキャパシタ用接続路の長さよりも大きい（図４参照）。これにより、本実施の形態によれば、インダクタ構成部における接続箇所と第１の端部との間の距離および接続箇所と第２の端部との間の距離が、積層方向についてのキャパシタ用接続路の長さよりも小さい場合に比べて、インダクタ構成部における接続箇所がインダクタ構成部の長手方向にずれたときのインダクタのインダクタンスの変化量を相対的に小さくすることができる。
【０１０３】
これらのことから、本実施の形態によれば、バンドパスフィルタ１の薄型化が可能になり、且つ積層体２０を作製する際に発生する導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制することができる。
【０１０４】
また、本実施の形態では、インダクタ構成部３０２における第１のグランド接続路と、インダクタ構成部３０１における第１のグランド接続路は、いずれもグランド接続路３０６であり、共通化されている。また、インダクタ構成部３０２における第２のグランド接続路と、インダクタ構成部３０４における第１のグランド接続路は、いずれもグランド接続路３０８であり、共通化されている。また、インダクタ構成部３０３における第１のグランド接続路と、インダクタ構成部３０１における第２のグランド接続路は、いずれもグランド接続路３０７であり、共通化されている。また、インダクタ構成部３０３における第２のグランド接続路と、インダクタ構成部３０４における第２のグランド接続路は、いずれもグランド接続路３０９であり、共通化されている。これらのことから、本実施の形態によれば、積層体２０の底面２０Ｂにグランド用導体層２３が配置され、且つ前述の効果を奏する構成を採用しながら、スルーホールの数を少なくすることができ、その結果、スルーホールの数が多くなることによる問題の発生を抑制することができる。
【０１０５】
以上のことから、本実施の形態によれば、共振器４，５Ａ，５Ｂ，６を備えたバンドパスフィルタ１において、小型化、薄型化が可能になり、かつ所望の特性を実現することが可能になる。
【０１０６】
また、本実施の形態では、共振器５Ａにおけるインダクタ構成部３０２の長手方向および共振器５Ｂにおけるインダクタ構成部３０３の長手方向は、共振器４におけるインダクタ構成部３０１の長手方向および共振器６におけるインダクタ構成部３０４の長手方向に直交している。そのため、本実施の形態によれば、共振器５Ａ，５Ｂの各々と、共振器４，６の各々との間の誘導性結合が強くなりすぎることを防止することができ、その結果、バンドパスフィルタ１の小型化が可能になる。以下、この効果についてバンドパスフィルタ１と比較例のバンドパスフィルタとを比較しながら詳しく説明する。
【０１０７】
図８は、比較例のバンドパスフィルタ１０１の回路構成を示す回路図である。図８に示したように、比較例のバンドパスフィルタ１０１は、図１に示したバンドパスフィルタ１における入力端子２、出力端子３、共振器４，６およびキャパシタ１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１９の代わりに、入力端子１０２、出力端子１０３、共振器１０４，１０６およびキャパシタ１１７，１１８，１１９を備えている。共振器１０４は、バンドパスフィルタ１におけるインダクタ１１およびキャパシタ１４の代わりにインダクタ１１１およびキャパシタ１１４を有している。共振器１０６は、バンドパスフィルタ１におけるインダクタ１３およびキャパシタ１６の代わりにインダクタ１１３およびキャパシタ１１６を有している。
【０１０８】
また、比較例のバンドパスフィルタ１０１は、図１に示したバンドパスフィルタ１における共振器５Ａ，５Ｂを備えていない。代わりに、比較例のバンドパスフィルタ１０１は、共振器１０５を備えている。共振器１０５は、回路構成上、共振器１０４と共振器１０６の間に設けられている。隣接する共振器１０４，１０５は互いに電磁界結合する。隣接する共振器１０５，１０６も互いに電磁界結合する。共振器１０５は、互いに電気的に接続されたインダクタ１１２とキャパシタ１１５とを有している。インダクタ１１１，１１２は互いに誘導性結合する。同様に、インダクタ１１２，１１３も互いに誘導性結合する。図８では、インダクタ１１１，１１２間の誘導性結合およびインダクタ１１２，１１３間の誘導性結合を、記号Ｍを付した曲線で表している。
【０１０９】
インダクタ１１１は、バンドパスフィルタ１におけるインダクタ部分１１Ａ，１１Ｂの代わりにインダクタ部分１１１Ａ，１１１Ｂを含んでいる。インダクタ１１３は、バンドパスフィルタ１におけるインダクタ部分１３Ａ，１３Ｂの代わりにインダクタ部分１１３Ａ，１１３Ｂを含んでいる。インダクタ１１２は、互いに並列に接続されたインダクタ部分１１２Ａとインダクタ部分１１２Ｂとを含んでいる。
【０１１０】
インダクタ部分１１１Ａ，１１１Ｂの各一端とキャパシタ１１４，１１７，１１９の各一端は、入力端子１０２に電気的に接続されている。インダクタ部分１１１Ａ，１１１Ｂの各他端とキャパシタ１１４の他端はグランドに電気的に接続されている。インダクタ部分１１２Ａ，１１２Ｂの各一端とキャパシタ１１５，１１８の各一端は、キャパシタ１１７の他端に電気的に接続されている。インダクタ部分１１２Ａ，１１２Ｂの各他端とキャパシタ１１５の他端はグランドに電気的に接続されている。インダクタ部分１１３Ａ，１１３Ｂの各一端、キャパシタ１１６の一端、キャパシタ１１９の他端および出力端子１０３は、キャパシタ１１８の他端に電気的に接続されている。インダクタ部分１１３Ａ，１１３Ｂの各他端とキャパシタ１１６の他端はグランドに電気的に接続されている。共振器１０５は、インダクタ１１１，１１２が誘導性結合することによって共振器１０４と誘導性結合すると共に、キャパシタ１１７を介して共振器１０４と容量性結合する。また、共振器１０５は、インダクタ１１２，１１３が誘導性結合することによって共振器１０６と誘導性結合すると共に、キャパシタ１１８を介して共振器１０６と容量性結合する。
【０１１１】
次に、図９を参照して、比較例のバンドパスフィルタ１０１の構造の概略について説明する。図９は、比較例のバンドパスフィルタ１０１の主要部分を示す斜視図である。図９に示したように、比較例のバンドパスフィルタ１０１は、図２に示したバンドパスフィルタ１における積層体２０、入力端子２１、出力端子２２およびグランド用導体層２３の代わりに、積層体４０、入力端子４１、出力端子４２およびグランド用導体層４３を備えている。積層体４０は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された複数の導体層とを含み、外面を有している。積層体４０は、直方体形状をなしている。積層体４０の外面は、上面４０Ａと、底面４０Ｂと、４つの側面４０Ｃ〜４０Ｆとを含んでいる。これらの面４０Ａ〜４０Ｆの位置関係は、積層体２０の面２０Ａ〜２０Ｆの位置関係と同様である。入力端子４１、出力端子４２およびグランド用導体層４３は、底面４０Ｂに配置されている。入力端子４１、出力端子４２およびグランド用導体層４３の位置関係は、図２に示したバンドパスフィルタ１における入力端子２１、出力端子２２およびグランド用導体層２３の位置関係と同様である。入力端子４１は、図８における入力端子１０２を構成している。出力端子４２は、図８における出力端子１０３を構成している。グランド用導体層４３はグランドに接続される。また、図９において、積層方向を、記号Ｔを付した矢印で示している。
【０１１２】
次に、図１０および図１１を参照して、積層体４０について詳しく説明する。図１０において（ａ）〜（ｄ）は、それぞれ、上から１層目ないし４層目の誘電体層の上面を示している。図１１において（ａ）〜（ｃ）は、それぞれ、上から５層目ないし７層目の誘電体層の上面を示している。図１１（ｄ）は、上から７層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図１０（ｂ）〜（ｄ）および図１１（ａ）では、図７と同様に、インダクタ１１１，１１２間の誘導性結合およびインダクタ１１２，１１３間の誘導性結合を、点線の楕円を用いて表している。
【０１１３】
図１０（ａ）に示した１層目の誘電体層５１の上面には、導体層は形成されていない。図１０（ｂ）に示した２層目の誘電体層５２の上面には、インダクタ用導体層５２１，５２２，５２３が形成されている。導体層５２１，５２２，５２３は、いずれも、図１０（ｂ）における上下方向に長い矩形形状を有している。導体層５２１，５２２，５２３は、図１０（ｂ）における左側から導体層５２１，５２２，５２３の順に、左右方向に配列されている。
【０１１４】
導体層５２１は、互いに連結された第１の部分５２１ａと第２の部分５２１ｂとを有している。第１の部分５２１ａは、導体層５２１の長手方向の中央から、図１０（ｂ）における上方に延びている。第２の部分５２１ｂは、導体層５２１の長手方向の中央から、図１０（ｂ）における下方に延びている。
【０１１５】
導体層５２２は、互いに連結された第１の部分５２２ａと第２の部分５２２ｂとを有している。第１の部分５２２ａは、導体層５２２の長手方向の中央から、図１０（ｂ）における上方に延びている。第２の部分５２２ｂは、導体層５２２の長手方向の中央から、図１０（ｂ）における下方に延びている。
【０１１６】
導体層５２３は、互いに連結された第１の部分５２３ａと第２の部分５２３ｂとを有している。第１の部分５２３ａは、導体層５２３の長手方向の中央から、図１０（ｂ）における上方に延びている。第２の部分５２３ｂは、導体層５２３の長手方向の中央から、図１０（ｂ）における下方に延びている。
【０１１７】
また、誘電体層５２には、導体層５２１に接続されたスルーホール５２４，５２７ａ，５２７ｂと、導体層５２２に接続されたスルーホール５２５，５２８ａ，５２８ｂと、導体層５２３に接続されたスルーホール５２６，５２９ａ，５２９ｂが形成されている。スルーホール５２４は、導体層５２１の長手方向の中央の位置において導体層５２１に接続されている。スルーホール５２５は、導体層５２２の長手方向の中央の位置において導体層５２２に接続されている。スルーホール５２６は、導体層５２３の長手方向の中央の位置において導体層５２３に接続されている。
【０１１８】
スルーホール５２７ａは、第１の部分５２１ａの図１０（ｂ）における上側の端部近傍の部分に接続されている。スルーホール５２７ｂは、第２の部分５２１ｂの図１０（ｂ）における下側の端部近傍の部分に接続されている。スルーホール５２８ａは、第１の部分５２２ａの図１０（ｂ）における上側の端部近傍の部分に接続されている。スルーホール５２８ｂは、第２の部分５２２ｂの図１０（ｂ）における下側の端部近傍の部分に接続されている。スルーホール５２９ａは、第１の部分５２３ａの図１０（ｂ）における上側の端部近傍の部分に接続されている。スルーホール５２９ｂは、第２の部分５２３ｂの図１０（ｂ）における下側の端部近傍の部分に接続されている。
【０１１９】
図１０（ｃ）に示した３層目の誘電体層５３の上面には、インダクタ用導体層５３１，５３２，５３３が形成されている。導体層５３１，５３２，５３３の形状および配置は、導体層５２１，５２２，５２３と同様である。すなわち、導体層５３１，５３２，５３３は、いずれも、図１０（ｃ）における上下方向に長い矩形形状を有している。導体層５３１，５３２，５３３は、図１０（ｃ）における左側から導体層５３１，５３２，５３３の順に、左右方向に配列されている。
【０１２０】
導体層５３１は、導体層５２１と同様に、互いに連結された第１の部分５３１ａと第２の部分５３１ｂとを有している。導体層５３２は、導体層５２２と同様に、互いに連結された第１の部分５３２ａと第２の部分５３２ｂとを有している。導体層５３３は、導体層５２３と同様に、互いに連結された第１の部分５３３ａと第２の部分５３３ｂとを有している。
【０１２１】
また、誘電体層５３には、導体層５３１に接続されたスルーホール５３４，５３７ａ，５３７ｂと、導体層５３２に接続されたスルーホール５３５，５３８ａ，５３８ｂと、導体層５３３に接続されたスルーホール５３６，５３９ａ，５３９ｂが形成されている。スルーホール５３４，５３５，５３６，５３７ａ，５３７ｂ，５３８ａ，５３８ｂ，５３９ａ，５３９ｂは、それぞれスルーホール５２４，５２５，５２６，５２７ａ，５２７ｂ，５２８ａ，５２８ｂ，５２９ａ，５２９ｂに接続されている。
【０１２２】
図１０（ｄ）に示した４層目の誘電体層５４の上面には、インダクタ用導体層５４１，５４２，５４３が形成されている。導体層５４１，５４２，５４３の形状および配置は、導体層５２１，５２２，５２３と同様である。すなわち、導体層５４１，５４２，５４３は、いずれも、図１０（ｄ）における上下方向に長い矩形形状を有している。導体層５４１，５４２，５４３は、図１０（ｄ）における左側から導体層５４１，５４２，５４３の順に、左右方向に配列されている。
【０１２３】
導体層５４１は、導体層５２１と同様に、互いに連結された第１の部分５４１ａと第２の部分５４１ｂとを有している。導体層５４２は、導体層５２２と同様に、互いに連結された第１の部分５４２ａと第２の部分５４２ｂとを有している。導体層５４３は、導体層５２３と同様に、互いに連結された第１の部分５４３ａと第２の部分５４３ｂとを有している。
【０１２４】
また、誘電体層５４には、導体層５４１に接続されたスルーホール５４４，５４７ａ，５４７ｂと、導体層５４２に接続されたスルーホール５４５，５４８ａ，５４８ｂと、導体層５４３に接続されたスルーホール５４６，５４９ａ，５４９ｂが形成されている。スルーホール５４４，５４５，５４６，５４７ａ，５４７ｂ，５４８ａ，５４８ｂ，５４９ａ，５４９ｂは、それぞれスルーホール５３４，５３５，５３６，５３７ａ，５３７ｂ，５３８ａ，５３８ｂ，５３９ａ，５３９ｂに接続されている。
【０１２５】
導体層５２１，５３１，５４１は、導体層５２１，５３１に接続された複数のスルーホールによって電気的に接続されている。導体層５２１，５３１，５４１およびこれらを接続する複数のスルーホールは、インダクタ構成部５０１（図９参照）を構成している。
【０１２６】
導体層５２２，５３２，５４２は、導体層５２２，５３２に接続された複数のスルーホールによって電気的に接続されている。導体層５２２，５３２，５４２およびこれらを接続する複数のスルーホールは、インダクタ構成部５０２（図９参照）を構成している。
【０１２７】
導体層５２３，５３３，５４３は、導体層５２３，５３３に接続された複数のスルーホールによって電気的に接続されている。導体層５２３，５３３，５４３およびこれらを接続する複数のスルーホールは、インダクタ構成部５０３（図９参照）を構成している。
【０１２８】
図１１（ａ）に示した５層目の誘電体層５５には、スルーホール５５４，５５５，５５６，５５７ａ，５５７ｂ，５５８ａ，５５８ｂ，５５９ａ，５５９ｂが形成されている。スルーホール５５４，５５５，５５６，５５７ａ，５５７ｂ，５５８ａ，５５８ｂ，５５９ａ，５５９ｂは、それぞれスルーホール５４４，５４５，５４６，５４７ａ，５４７ｂ，５４８ａ，５４８ｂ，５４９ａ，５４９ｂに接続されている。
【０１２９】
図１１（ｂ）に示した６層目の誘電体層５６の上面には、キャパシタ用導体層５６１，５６２が形成されている。導体層５６１には、スルーホール５２５〜５５５を介して導体層５２２，５３２，５４２が接続されている。また、誘電体層５６には、スルーホール５６４，５６５，５６６，５６７ａ，５６７ｂ，５６８ａ，５６８ｂ，５６９ａ，５６９ｂが形成されている。スルーホール５６４，５６６，５６７ａ，５６７ｂ，５６８ａ，５６８ｂ，５６９ａ，５６９ｂは、それぞれスルーホール５５４，５５６，５５７ａ，５５７ｂ，５５８ａ，５５８ｂ，５５９ａ，５５９ｂに接続されている。スルーホール５６５は、導体層５６１に接続されていると共に、スルーホール５５５に接続されている。
【０１３０】
図１１（ｃ）に示した７層目の誘電体層５７の上面には、キャパシタ用導体層５７１，５７２，５７３が形成されている。導体層５７１，５７２，５７３は、図１１（ｃ）における左側から導体層５７１，５７２，５７３の順に、左右方向に配列されている。導体層５７１には、スルーホール５２４〜５６４を介して導体層５２１，５３１，５４１が接続されている。導体層５７２には、スルーホール５２５〜５６５を介して導体層５２２，５３２，５４２，５６１が接続されている。導体層５７３には、スルーホール５２６〜５６６を介して導体層５２３，５３３，５４３が接続されている。
【０１３１】
また、誘電体層５７には、スルーホール５７４，５７６，５７７ａ，５７７ｂ，５７８ａ，５７８ｂ，５７９ａ，５７９ｂが形成されている。スルーホール５７４は、導体層５７１に接続されていると共に、スルーホール５６４に接続されている。スルーホール５７６は、導体層５７３に接続されていると共に、スルーホール５６６に接続されている。スルーホール５７７ａ，５７７ｂ，５７８ａ，５７８ｂ，５７９ａ，５７９ｂは、それぞれスルーホール５６７ａ，５６７ｂ，５６８ａ，５６８ｂ，５６９ａ，５６９ｂに接続されている。
【０１３２】
図１１（ｄ）に示した７層目の誘電体層５７の下面、すなわち積層体４０の底面４０Ｂには、入力端子４１、出力端子４２およびグランド用導体層４３が形成されている。入力端子４１には、スルーホール５２４〜５７４を介して導体層５２１，５３１，５４１，５７１が接続されている。出力端子４２には、スルーホール５２６〜５７６を介して導体層５２３，５３３，５４３，５７３が接続されている。グランド用導体層４３には、スルーホール５２７ａ〜５７７ａ，５２７ｂ〜５７７ｂ，５２８ａ〜５７８ａ，５２８ｂ〜５７８ｂ，５２９ａ〜５７９ａ，５２９ｂ〜５７９ｂを介して導体層導体層５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３が接続されている。
【０１３３】
図８におけるインダクタ１１１は、電気的に接続されたインダクタ用導体層５２１，５３１，５４１を含むインダクタ構成部５０１によって構成されている。インダクタ構成部５０１は、長手方向の両端に位置する第１の端部（図１０（ｂ）〜（ｄ）における上側の端部）および第２の端部（図１０（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール５４７ａ〜５７７ａを介してグランド用導体層４３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール５４７ｂ〜５７７ｂを介してグランド用導体層４３に電気的に接続されて、グランドに電気的に接続される。
【０１３４】
インダクタ１１１のインダクタ部分１１１Ａは、インダクタ構成部５０１のうち、スルーホール５４４が電気的に接続された接続箇所（導体層５４１に対するスルーホール５４４の接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１１のインダクタ部分１１１Ｂは、インダクタ構成部５０１のうち、スルーホール５４４が電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１３５】
図８におけるインダクタ１１２は、電気的に接続されたインダクタ用導体層５２２，５３２，５４２を含むインダクタ構成部５０２によって構成されている。インダクタ構成部５０２は、長手方向の両端に位置する第１の端部（図１０（ｂ）〜（ｄ）における上側の端部）および第２の端部（図１０（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール５４８ａ〜５７８ａを介してグランド用導体層４３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール５４８ｂ〜５７８ｂを介してグランド用導体層４３に電気的に接続されて、グランドに電気的に接続される。
【０１３６】
インダクタ１１２のインダクタ部分１１２Ａは、インダクタ構成部５０２のうち、スルーホール５４５が電気的に接続された接続箇所（導体層５４２に対するスルーホール５４５の接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１２のインダクタ部分１１２Ｂは、インダクタ構成部５０２のうち、スルーホール５４５が電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１３７】
図８におけるインダクタ１１３は、電気的に接続されたインダクタ用導体層５２３，５３３，５４３を含むインダクタ構成部５０３によって構成されている。インダクタ構成部５０３は、長手方向の両端に位置する第１の端部（図１０（ｂ）〜（ｄ）における上側の端部）および第２の端部（図１０（ｂ）〜（ｄ）における下側の端部）を有している。第１の端部は、スルーホール５４９ａ〜５７９ａを介してグランド用導体層４３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール５４９ｂ〜５７９ｂを介してグランド用導体層４３に電気的に接続されて、グランドに電気的に接続される。
【０１３８】
インダクタ１１３のインダクタ部分１１３Ａは、インダクタ構成部５０３のうち、スルーホール５４６が電気的に接続された接続箇所（導体層５４３に対するスルーホール５４６の接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１３のインダクタ部分１１３Ｂは、インダクタ構成部５０３のうち、スルーホール５４６が電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１３９】
導体層５４１は、スルーホール５４４〜５７４を介して入力端子４１に電気的に接続されている。これにより、インダクタ部分１１１Ａ，１１１Ｂが、入力端子４１に電気的に接続されている。
【０１４０】
導体層５４３は、スルーホール５４６〜５７６を介して出力端子４２に電気的に接続されている。これにより、インダクタ部分１１３Ａ，１１３Ｂが、出力端子４２に電気的に接続されている。
【０１４１】
キャパシタ用導体層５７１，５７２，５７３は、誘電体層５７を介してグランド用導体層４３に対向している。図８におけるキャパシタ１１４は、グランド用導体層４３、導体層５７１および誘電体層５７によって構成されている。図８におけるキャパシタ１１５は、グランド用導体層４３、導体層５７２および誘電体層５７によって構成されている。図８におけるキャパシタ１１６は、グランド用導体層４３、導体層５７３および誘電体層５７によって構成されている。
【０１４２】
キャパシタ用導体層５６１は、誘電体層５６を介してキャパシタ用導体層５７１，５７３に対向している。図８におけるキャパシタ１１７は、導体層５６１，５７１および誘電体層５６によって構成されている。図８におけるキャパシタ１１８は、導体層５６１，５７３および誘電体層５６によって構成されている。キャパシタ用導体層５６２は、誘電体層５６を介してキャパシタ用導体層５７１，５７３に対向している。図１におけるキャパシタ１１９は、導体層５６２，５７１，５７３および誘電体層５６によって構成されている。
【０１４３】
図２および図３に示した積層体２０と同様に、図１０および図１１に示した誘電体層５１〜５７および複数の導体層が積層されて、図９に示した積層体４０が形成される。図１０（ａ）に示した誘電体層５１の上面は、上面４０Ａとなる。
【０１４４】
ここで、図１０および図１１を参照して、比較例における各インダクタ間の誘導性結合について詳しく説明する。図１０に示したように、電気的に接続された導体層５２１，５３１，５４１を含むインダクタ構成部５０１の長手方向と、電気的に接続された導体層５２２，５３２，５４２を含むインダクタ構成部５０２の長手方向と、電気的に接続された導体層５２３，５３３，５４３を含むインダクタ構成部５０３の長手方向は、互いに平行である。図１０および図１１に示したように、インダクタ構成部５０２（インダクタ１１２）と、インダクタ構成部５０１（インダクタ１１１）は、互いに誘導性結合する。これにより、共振器１０５は、共振器１０４と誘導性結合する。また、図１０および図１１に示したように、インダクタ構成部５０２（インダクタ１１２）と、インダクタ構成部５０３（インダクタ１１３）も、互いに誘導性結合する。これにより、共振器１０５は、共振器１０６と誘導性結合する。
【０１４５】
比較例では、インダクタ１１１すなわちインダクタ構成部５０１における開放端から短絡端に向かう電磁波の進行方向は、スルーホール５４４が電気的に接続された接続箇所から第１の端部および第２の端部に向かう方向である。また、インダクタ１１２すなわちインダクタ構成部５０２における開放端から短絡端に向かう電磁波の進行方向は、スルーホール５４５が電気的に接続された接続箇所から第１の端部および第２の端部に向かう方向である。また、インダクタ１１３すなわちインダクタ構成部５０３における開放端から短絡端に向かう電磁波の進行方向は、スルーホール５４６が電気的に接続された接続箇所から第１の端部および第２の端部に向かう方向である。インダクタ構成部５０１，５０２，５０３の長手方向は、互いに平行である。従って、インダクタ１１１における開放端から短絡端に向かう電磁波の進行方向と、インダクタ１１２における開放端から短絡端に向かう電磁波の進行方向と、インダクタ１１３における開放端から短絡端に向かう電磁波の進行方向は、互いに一致している。そのため、インダクタ１１１，１１２間の誘導性結合およびインダクタ１１２，１１３間の誘導性結合は比較的強くなり、その結果、共振器１０４，１０５間の誘導性結合および共振器１０５，１０６間の誘導性結合も比較的強くなる。
【０１４６】
これに対し、本実施の形態では、インダクタ構成部３０２のうちインダクタ部分１２Ａ１を形成する部分における開放端から短絡端に向かう電磁波の進行方向は、スルーホール３４５ｂが電気的に接続された接続箇所から第１の端部に向かう方向である。インダクタ構成部３０１のうちインダクタ部分１１Ａを形成する部分における開放端から短絡端に向かう電磁波の進行方向は、スルーホール３４５ａが電気的に接続された接続箇所から第１の端部に向かう方向である。また、本実施の形態では、インダクタ構成部３０２の長手方向は、インダクタ構成部３０１の長手方向に直交している。そのため、インダクタ部分１２Ａ１における開放端から短絡端に向かう電磁波の進行方向は、インダクタ部分１１Ａにおける開放端から短絡端に向かう電磁波の進行方向に直交している。そのため、本実施の形態によれば、電磁波の進行方向が一致している場合に比べて、インダクタ部分１１Ａ，１２Ａ１間の誘導性結合は弱くなる。インダクタ部分１２Ａ２，１３Ａ間の誘導性結合、インダクタ部分１１Ｂ，１２Ｂ１間の誘導性結合およびインダクタ部分１２Ｂ２，１３Ｂ間の誘導性結合についても同様のことが言える。従って、本実施の形態によれば、比較例における共振器１０４，１０５間の誘導性結合および共振器１０５，１０６間の誘導性結合に比べて、共振器５Ａ，５Ｂの各々と、共振器４，６との各々との間の誘導性結合は弱くなる。
【０１４７】
次に、図１２および図１３を参照して、比較例のバンドパスフィルタ１０１と本実施の形態に係るバンドパスフィルタ１の通過減衰特性および反射減衰特性を求めたシミュレーションの結果について説明する。シミュレーションでは、通過帯域がおよそ２．４〜２．５ＧＨｚとなるようにバンドパスフィルタ１とバンドパスフィルタ１０１を設計して、それらの通過減衰特性および反射減衰特性を求めた。図１２は、比較例のバンドパスフィルタ１０１の通過減衰特性および反射減衰特性を示している。図１３は、本実施の形態に係るバンドパスフィルタ１の通過減衰特性および反射減衰特性を示している。図１２および図１３において、横軸は周波数、縦軸は減衰量である。また、図１２および図１３において、実線は通過減衰特性を示し、破線は反射減衰特性を示している。
【０１４８】
図１３に示したように、本実施の形態に係るバンドパスフィルタ１の通過減衰特性では、通過帯域の低周波側の１．８ＧＨｚ〜２．０ＧＨｚの範囲内における減衰量が、図１２に示した比較例のバンドパスフィルタ１０１の通過減衰特性よりも大きくなっている。その主な原因は、本実施の形態に係るバンドパスフィルタ１における共振器５Ａ，５Ｂの各々と、共振器４，６との各々との間の誘導性結合が、比較例のバンドパスフィルタ１０１における共振器１０４，１０５間の誘導性結合および共振器１０５，１０６間の誘導性結合よりも弱いことであると考えられる。
【０１４９】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係るバンドパスフィルタについて説明する。本実施の形態に係るバンドパスフィルタ２０１の回路構成は、図１に示した第１の実施の形態に係るバンドパスフィルタ１と同じである。
【０１５０】
次に、図１４ないし図１６を参照して、本実施の形態に係るバンドパスフィルタ２０１の積層体について説明する。図１４は、バンドパスフィルタ２０１の主要部分を示す説明図である。図１５は、バンドパスフィルタ２０１の他の主要部分を示す説明図である。図１６において（ａ）〜（ｄ）は、それぞれ、上から２層目ないし５層目の誘電体層の上面を示している。本実施の形態に係るバンドパスフィルタ２０１は、第１の実施の形態に係るバンドパスフィルタ１と同様に、積層体２０、入力端子２１、出力端子２２およびグランド用導体層２３を備えている。
【０１５１】
以下、本実施の形態に係るバンドパスフィルタ２０１の積層体２０が、第１の実施の形態に係るバンドパスフィルタ１の積層体２０と異なる点について説明する。本実施の形態に係るバンドパスフィルタ２０１の積層体２０は、第１の実施の形態に係るバンドパスフィルタ１の積層体２０における２層目ないし５層目の誘電体層３２，３３，３４，３５の代わりに、図１６（ａ）〜（ｄ）に示した誘電体層６２，６３，６４，６５を有している。
【０１５２】
図１６（ａ）に示した２層目の誘電体層６２の上面には、インダクタ用導体層６２１，６２２，６２３，６２４が形成されている。導体層６２１は、互いに連結された第１の部分６２１ａと第２の部分６２１ｂとを有している。導体層６２２は、互いに連結された第１の部分６２２ａ、第２の部分６２２ｂおよび第３の部分６２２ｃを有している。導体層６２３は、互いに連結された第１の部分６２３ａ、第２の部分６２３ｂおよび第３の部分６２３ｃを有している。導体層６２４は、互いに連結された第１の部分６２４ａと第２の部分６２４ｂとを有している。また、誘電体層６２には、スルーホール６２５ａ，６２５ｂ，６２５ｃ，６２５ｄ，６２６，６２７，６２８，６２９が形成されている。導体層６２１，６２２，６２３，６２４およびスルーホール６２５ａ，６２５ｄ，６２６，６２７，６２８，６２９の形状および配置は、第３の部分６２２ｃ，６２３ｃを除いて、図５（ｂ）に示した導体層３２１，３２２，３２３，３２４およびスルーホール３２５ａ，３２５ｄ，３２６，３２７，３２８，３２９と同様である。
【０１５３】
導体層６２２の第３の部分６２２ｃは、導体層６２２の長手方向の中央から、図１６（ａ）における下方に延びている。スルーホール６２５ｂは、第３の部分６２２ｃに接続されている。導体層６２３の第３の部分６２３ｃは、導体層６２３の長手方向の中央から、図１６（ａ）における上方に延びている。スルーホール６２５ｃは、第３の部分６２３ｃに接続されている。
【０１５４】
図１６（ｂ）に示した３層目の誘電体層６３の上面には、インダクタ用導体層６３１，６３２，６３３，６３４が形成されている。導体層６３１は、導体層６２１と同様に、互いに連結された第１の部分６３１ａと第２の部分６３１ｂとを有している。導体層６３２は、導体層６２２と同様に、互いに連結された第１の部分６３２ａ、第２の部分６３２ｂおよび第３の部分６３２ｃを有している。導体層６３３は、導体層６２３と同様に、互いに連結された第１の部分６３３ａ、第２の部分６３３ｂおよび第３の部分６３３ｃを有している。導体層６３４は、導体層６２４と同様に、互いに連結された第１の部分６３４ａと第２の部分６３４ｂとを有している。また、誘電体層６３には、スルーホール６３５ａ，６３５ｂ，６３５ｃ，６３５ｄ，６３６，６３７，６３８，６３９が形成されている。導体層６３１，６３２，６３３，６３４およびスルーホール６３５ａ，６３５ｄ，６３６，６３７，６３８，６３９の形状および配置は、第３の部分６３２ｃ，６３３ｃを除いて、図５（ｃ）に示した導体層３３１，３３２，３３３，３３４およびスルーホール３３５ａ，３３５ｄ，３３６，３３７，３３８，３３９と同様である。スルーホール６３５ａ，６３５ｄ，６３６，６３７，６３８，６３９は、それぞれスルーホール６２５ａ，６２５ｄ，６２６，６２７，６２８，６２９に接続されている。
【０１５５】
スルーホール６３５ｂは、導体層６３２の第３の部分６３２ｃに接続されていると共に、スルーホール６２５ｂに接続されている。スルーホール６３５ｃは、導体層６３３の第３の部分６３３ｃに接続されていると共に、スルーホール６２５ｃに接続されている。
【０１５６】
図１６（ｃ）に示した４層目の誘電体層６４の上面には、インダクタ用導体層６４１，６４２，６４３，６４４が形成されている。導体層６４１は、導体層６２１と同様に、互いに連結された第１の部分６４１ａと第２の部分６４１ｂとを有している。導体層６４２は、導体層６２２と同様に、互いに連結された第１の部分６４２ａ、第２の部分６４２ｂおよび第３の部分６４２ｃを有している。導体層６４３は、導体層６２３と同様に、互いに連結された第１の部分６４３ａ、第２の部分６４３ｂおよび第３の部分６４３ｃを有している。導体層６４４は、導体層６２４と同様に、互いに連結された第１の部分６４４ａと第２の部分６４４ｂとを有している。また、誘電体層６４には、スルーホール６４５ａ，６４５ｂ，６４５ｃ，６４５ｄ，６４６，６４７，６４８，６４９が形成されている。導体層６４１，６４２，６４３，６４４およびスルーホール６４５ａ，６４５ｄ，６４６，６４７，６４８，６４９の配置は、図５（ｄ）に示した導体層３４１，３４２，３４３，３４４およびスルーホール３４５ａ，３４５ｄ，３４６，３４７，３４８，３４９と同様である。スルーホール６４５ａ，６４５ｄ，６４６，６４７，６４８，６４９は、それぞれスルーホール６３５ａ，６３５ｄ，６３６，６３７，６３８，６３９に接続されている。
【０１５７】
スルーホール６４５ｂは、導体層６４２の第３の部分６４２ｃに接続されていると共に、スルーホール６３５ｂに接続されている。スルーホール６４５ｃは、導体層６４３の第３の部分６４３ｃに接続されていると共に、スルーホール６３５ｃに接続されている。
【０１５８】
導体層６２１，６３１，６４１は、スルーホール６２５ａ，６２６，６２７，６３５ａ，６３６，６３７によって電気的に接続されている。導体層６２１，６３１，６４１およびスルーホール６２５ａ，６２６，６２７，６３５ａ，６３６，６３７は、第１の実施の形態におけるインダクタ構成部３０１（図２参照）と同様の構成の第１のインダクタ構成部を構成している。
【０１５９】
導体層６２２，６３２，６４２は、スルーホール６２５ｂ，６２６，６２８，６３５ｂ，６３６，６３８によって電気的に接続されている。導体層６２２，６３２，６４２およびスルーホール６２５ｂ，６２６，６２８，６３５ｂ，６３６，６３８は、第２のインダクタ構成部６０２（図１４参照）を構成している。
【０１６０】
導体層６２３，６３３，６４３は、スルーホール６２５ｃ，６２７，６２９，６３５ｃ，６３７，６３９によって電気的に接続されている。導体層６２３，６３３，６４３およびスルーホール６２５ｃ，６２７，６２９，６３５ｃ，６３７，６３９は、第２のインダクタ構成部６０２と同様の構成の第３のインダクタ構成部を構成している。
【０１６１】
導体層６２４，６３４，６４４は、スルーホール６２５ｄ，６２８，６２９，６３５ｄ，６３８，６３９によって電気的に接続されている。導体層６２４，６３４，６４４およびスルーホール６２５ｄ，６２８，６２９，６３５ｄ，６３８，６３９は、第１のインダクタ構成部と同様の構成の第４のインダクタ構成部を構成している。
【０１６２】
図１６（ｄ）に示した５層目の誘電体層６５の上面には、導体層６５１，６５２が形成されている。導体層６５１には、スルーホール６２５ｂ，６３５ｂ，６４５ｂを介して導体層６２２，６３２，６４２が接続されている。導体層６５２には、スルーホール６２５ｃ，６３５ｃ，６４５ｃを介して導体層６２３，６３３，６４３が接続されている。
【０１６３】
また、誘電体層６５には、スルーホール６５５ａ，６５５ｂ，６５５ｃ，６５５ｄ，６５６，６５７，６５８，６５９が形成されている。スルーホール６５５ａ，６５５ｄ，６５６，６５７，６５８，６５９は、それぞれスルーホール６４５ａ，６４５ｄ，６４６，６４７，６４８，６４９に接続されている。スルーホール６５５ｂは、導体層６５１に接続されている。スルーホール６５５ｃは、導体層６５２に接続されている。
【０１６４】
図６（ｂ）に示したスルーホール３６５ａ，３６５ｂ，３６５ｃ，３６５ｄ，３６６，３６７，３６８，３６９は、それぞれスルーホール６５５ａ，６５５ｂ，６５５ｃ，６５５ｄ，６５６，６５７，６５８，６５９に接続されている。
【０１６５】
図６（ｃ）に示したキャパシタ用導体層３７１には、スルーホール６２５ａ，６３５ａ，６４５ａ，６５５ａ，３６５ａを介して導体層６２１，６３１，６４１が接続されている。図６（ｃ）に示したキャパシタ用導体層３７２には、スルーホール６５５ｂ，３６５ｂを介して導体層６５１が接続されている。図６（ｃ）に示したキャパシタ用導体層３７３には、スルーホール６５５ｃ，３６５ｃを介して導体層６５２が接続されている。図６（ｃ）に示したキャパシタ用導体層３７４には、スルーホール６２５ｄ，６３５ｄ，６４５ｄ，６５５ｄ，３６５ｄを介して導体層６２４，６３４，６４４が接続されている。
【０１６６】
図６（ｄ）に示した入力端子２１には、スルーホール６２５ａ，６３５ａ，６４５ａ，６５５ａ，３６５ａ，３７５ａを介して導体層６２１，６３１，６４１，３７１が接続されている。図６（ｄ）に示した出力端子２２には、スルーホール６２５ｄ，６３５ｄ，６４５ｄ，６５５ｄ，３６５ｄ，３７５ｄを介して導体層６２３，６３３，６４３，３７３が接続されている。図６（ｄ）に示したグランド用導体層２３には、スルーホール６２６〜６５６，６２７〜６５７，６２８〜６５８，６２９〜６５９，３６６，３７６，３６７，３７７，３６８，３７８，３６９，３７９を介して導体層６２１，６２２，６２３，６２４，６３１，６３２，６３３，６３４，６４１，６４２，６４３，６４４が接続されている。
【０１６７】
本実施の形態におけるインダクタ１１は、電気的に接続されたインダクタ用導体層６２１，６３１，６４１を含む第１のインダクタ構成部によって構成されている。第１のインダクタ構成部は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における上側の端部）および第２の端部（図１６（ａ）〜（ｃ）における下側の端部）を有している。第１の端部は、スルーホール６４６，６５６，３６６，３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４７，６５７，３６７，３７７を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１６８】
インダクタ１１のインダクタ部分１１Ａは、第１のインダクタ構成部のうち、スルーホール６４５ａが電気的に接続された接続箇所（導体層６４１に対するスルーホール６４５ａの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１１のインダクタ部分１１Ｂは、第１のインダクタ構成部のうち、スルーホール６４５ａが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１６９】
本実施の形態におけるインダクタ１２Ａは、電気的に接続されたインダクタ用導体層６２２，６３２，６４２を含む第２のインダクタ構成部６０２によって構成されている。第２のインダクタ構成部６０２は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における左側の端部）および第２の端部（図１６（ａ）〜（ｃ）における右側の端部）を有している。第１の端部は、スルーホール６４６，６５６，３６６，３７６を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４８，６５８，３６８，３７８を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１７０】
インダクタ１２Ａのインダクタ部分１２Ａ１は、第２のインダクタ構成部６０２のうち、スルーホール６４５ｂが電気的に接続された接続箇所（導体層６４２に対するスルーホール６４５ｂの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ａのインダクタ部分１２Ａ２は、第２のインダクタ構成部６０２のうち、スルーホール６４５ｂが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１７１】
本実施の形態におけるインダクタ１２Ｂは、電気的に接続されたインダクタ用導体層６２３，６３３，６４３を含む第３のインダクタ構成部によって構成されている。第３のインダクタ構成部は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における左側の端部）および第２の端部（図１６（ａ）〜（ｃ）における右側の端部）を有している。第１の端部は、スルーホール６４７，６５７，３６７，３７７を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４９，６５９，３６９，３７９を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１７２】
インダクタ１２Ｂのインダクタ部分１２Ｂ１は、第３のインダクタ構成部のうち、スルーホール６４５ｃが電気的に接続された接続箇所（導体層６４３に対するスルーホール６４５ｃの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１２Ｂのインダクタ部分１２Ｂ２は、第３のインダクタ構成部のうち、スルーホール６４５ｃが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１７３】
本実施の形態におけるインダクタ１３は、電気的に接続されたインダクタ用導体層６２４，６３４，６４４を含む第４のインダクタ構成部によって構成されている。第４のインダクタ構成部は、長手方向の両端に位置する第１の端部（図１６（ａ）〜（ｃ）における上側の端部）および第２の端部（図１６（ａ）〜（ｃ）における下側の端部）を有している。第１の端部は、スルーホール６４８，６５８，３６８，３７８を介してグランド用導体層２３に電気的に接続されて、グランドに接続される。第２の端部は、スルーホール６４９，６５９，３６９，３７９を介してグランド用導体層２３に電気的に接続されて、グランドに電気的に接続される。
【０１７４】
インダクタ１３のインダクタ部分１３Ａは、第４のインダクタ構成部のうち、スルーホール６４５ｄが電気的に接続された接続箇所（導体層６４４に対するスルーホール６４５ｄの接続箇所）と第１の端部との間の部分によって形成されている。インダクタ１３のインダクタ部分１３Ｂは、第４のインダクタ構成部のうち、スルーホール６４５ｄが電気的に接続された接続箇所と第２の端部との間の部分によって形成されている。
【０１７５】
導体層６４１は、スルーホール６４５ａ，６５５ａ，３６５ａ，３７５ａを介して入力端子２１に電気的に接続されている。これにより、インダクタ部分１１Ａ，１１Ｂが、入力端子２１に電気的に接続されている。
【０１７６】
導体層６４４は、スルーホール６４５ｄ，６５５ｄ，３６５ｄ，３７５ｄを介して出力端子２２に電気的に接続されている。これにより、インダクタ部分１３Ａ，１３Ｂが、出力端子２２に電気的に接続されている。
【０１７７】
本実施の形態における共振器４は、直列に接続されたスルーホール６４５ａ，６５５ａ，３６５ａを含む第１のキャパシタ用接続路を有している。第１のキャパシタ用接続路は、積層体２０内に設けられて、積層方向に延びている。また、第１のキャパシタ用接続路は、第１のインダクタ構成部とキャパシタ１４とを電気的に接続する。第１のキャパシタ用接続路の一端（上端）は、第１のインダクタ構成部における前記接続箇所に電気的に接続されている。第１のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７１に電気的に接続されている。インダクタ部分１１Ａ，１１Ｂは、第１のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１７８】
また、共振器４は、直列に接続されたスルーホール６４６，６５６，３６６，３７６を含む第１のグランド接続路と、直列に接続されたスルーホール６４７，６５７，３６７，３７７を含む第２のグランド接続路とを有している。第１のグランド接続路６０６は、積層体２０内に設けられて、第１のインダクタ構成部の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路は、積層体２０内に設けられて、第１のインダクタ構成部の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１７９】
図１４および図１５において、符号６０５ｂは、スルーホール６５５ｂ，３６５ｂによって構成されたスルーホール列を表し、符号６０５ｃは、スルーホール６５５ｃ，３６５ｃによって構成されたスルーホール列を表している。スルーホール列６０５ｂ，６０５ｃは、積層体２０内に設けられて、積層方向に延びている。スルーホール列６０５ｂは、導体層６５１と、キャパシタ１５Ａを構成する導体層３７２とを電気的に接続している。スルーホール列６０５ｂは、導体層６５２と、キャパシタ１５Ｂを構成する導体層３７３とを電気的に接続している。
【０１８０】
本実施の形態における共振器５Ａは、スルーホール６４５ｂ、導体層６５１およびスルーホール列６０５ｂを含む第２のキャパシタ用接続路を有している。第２のキャパシタ用接続路は、第２のインダクタ構成部６０２とキャパシタ１５Ａとを電気的に接続する。第２のキャパシタ用接続路の一端（上端）は、第２のインダクタ構成部６０２における前記接続箇所に電気的に接続されている。第２のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７２に電気的に接続されている。インダクタ部分１２Ａ１，１２Ａ２は、第２のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１８１】
また、図１４に示したように、共振器５Ａは、直列に接続されたスルーホール６４６，６５６，３６６，３７６を含む第１のグランド接続路６０６と、直列に接続されたスルーホール６４８，６５８，３６８，３７８を含む第２のグランド接続路６０８とを有している。第１のグランド接続路６０６は、積層体２０内に設けられて、第２のインダクタ構成部６０２の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路６０８は、積層体２０内に設けられて、第２のインダクタ構成部６０２の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１８２】
本実施の形態における共振器５Ｂは、スルーホール６４５ｃ、導体層６５２およびスルーホール列６０５ｃを含む第３のキャパシタ用接続路を有している。第３のキャパシタ用接続路は、第３のインダクタ構成部とキャパシタ１５Ｂとを電気的に接続する。第３のキャパシタ用接続路の一端（上端）は、第３のインダクタ構成部における前記接続箇所に電気的に接続されている。第３のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７３に電気的に接続されている。インダクタ部分１２Ｂ１，１２Ｂ２は、第３のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１８３】
また、共振器５Ｂは、直列に接続されたスルーホール６４７，６５７，３６７，３７７を含む第１のグランド接続路と、直列に接続されたスルーホール６４９，６５９，３６９，３７９を含む第２のグランド接続路とを有している。第１のグランド接続路は、積層体２０内に設けられて、第３のインダクタ構成部の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路は、積層体２０内に設けられて、第３のインダクタ構成部の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１８４】
本実施の形態における共振器６は、直列に接続されたスルーホール６４５ｄ，６５５ｄ，３６５ｄを含む第４のキャパシタ用接続路を有している。第４のキャパシタ用接続路は、積層体２０内に設けられて、積層方向に延びている。また、第４のキャパシタ用接続路は、第４のインダクタ構成部とキャパシタ１６とを電気的に接続する。第４のキャパシタ用接続路の一端（上端）は、第４のインダクタ構成部における前記接続箇所に電気的に接続されている。第４のキャパシタ用接続路の他端（下端）は、キャパシタ用導体層３７４に電気的に接続されている。インダクタ部分１３Ａ，１３Ｂは、第４のキャパシタ用接続路とグランドとの間において互いに並列に接続されている。
【０１８５】
また、共振器６は、直列に接続されたスルーホール６４８，６５８，３６８，３７８を含む第１のグランド接続路と、直列に接続されたスルーホール６４９，６５９，３６９，３７９を含む第２のグランド接続路とを有している。第１のグランド接続路は、積層体２０内に設けられて、第４のインダクタ構成部の第１の端部とグランド用導体層２３とを電気的に接続する。第２のグランド接続路は、積層体２０内に設けられて、第４のインダクタ構成部の第２の端部とグランド用導体層２３とを電気的に接続する。
【０１８６】
本実施の形態では、第２のインダクタ構成部６０２を構成する導体層６２２，６３２，６４２がそれぞれ第３の部分６２２ｃ，６３２ｃ，６４２ｃを有し、第２のキャパシタ用接続路を構成するスルーホール６４５ｂは、導体層６４２の第３の部分６４２ｃに電気的に接続されている。そのため、本実施の形態によれば、第１の実施の形態におけるインダクタ構成部３０２に比べて、第２のインダクタ構成部６０２におけるインダクタ部分１２Ａ１，１２Ａ２を形成する部分の長さを大きくすることができる。その結果、本実施の形態によれば、インダクタ部分１２Ａ１，１２Ａ２のインダクタンスを大きくすることができる。
【０１８７】
同様に、本実施の形態では、第３のインダクタ構成部を構成する導体層６２３，６３３，６４３がそれぞれ第３の部分６２３ｃ，６３３ｃ，６４３ｃを有し、第３のキャパシタ用接続路を構成するスルーホール６４５ｃは、導体層６４３の第３の部分６４３ｃに電気的に接続されている。そのため、本実施の形態によれば、第１の実施の形態におけるインダクタ構成部３０３に比べて、第３のインダクタ構成部におけるインダクタ部分１２Ｂ１，１２Ｂ２を形成する部分の長さを大きくすることができる。その結果、本実施の形態によれば、インダクタ部分１２Ｂ１，１２Ｂ２のインダクタンスを大きくすることができる。
【０１８８】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【０１８９】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明のバンドパスフィルタは、第１または第２の実施の形態における共振器５Ａ，５Ｂの一方を備えていないものであってもよい。
【０１９０】
また、本発明のバンドパスフィルタは、隣接する２つの共振器同士が電磁界結合するように設けられた５つ以上の共振器を備えていてもよい。
【０１９１】
本発明のバンドパスフィルタは、無線ＬＡＮ用の通信装置、ブルートゥース（登録商標）規格の通信装置、ワイマックス（登録商標）規格の通信装置において用いられるバンドパスフィルタとして有用である。
【符号の説明】
【０１９２】
１…積層型バンドパスフィルタ、２…入力端子、３…出力端子、４…第１の共振器、５Ａ…第３の共振器、５Ｂ…第４の共振器、６…第２の共振器、１１，１２Ａ，１２Ｂ，１３…インダクタ、１１Ａ，１２Ａ１，１２Ｂ１，１３Ａ…第１のインダクタ部分、１１Ｂ，１２Ａ２，１２Ｂ２，１３Ｂ…第２のインダクタ部分、１４，１５Ａ，１５Ｂ，１６，１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１９…キャパシタ、２０…積層体、２１…入力端子、２２…出力端子、２３…グランド用導体層、３０１〜３０４…インダクタ構成部、３０５ａ〜３０５ｄ…キャパシタ用接続路、３０６〜３０９…グランド接続路。
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層を含む積層体と、
前記積層体と一体化された第１の共振器、第２の共振器および第３の共振器とを備え、
前記積層体は、前記複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、前記底面に配置されてグランドに電気的に接続されるグランド用導体層を含み、
前記第１ないし第３の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含み、
前記第３の共振器は、前記第１の共振器と第２の共振器の各々と誘導性結合する積層型バンドパスフィルタであって、
前記第１ないし第３の共振器は、それぞれ、前記積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、前記積層体内に設けられて前記インダクタ構成部と前記キャパシタとを電気的に接続するキャパシタ用接続路とを有し、
前記インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、前記キャパシタ用接続路が電気的に接続された接続箇所とを有し、前記第１の端部と第２の端部はグランドに電気的に接続され、
前記キャパシタ用接続路は、１つ以上のスルーホールを含み、前記積層方向に延び、
前記インダクタ構成部における前記接続箇所と第１の端部との間の距離および前記接続箇所と第２の端部との間の距離は、前記積層方向についての前記キャパシタ用接続路の長さよりも大きく、
前記第１ないし第３の共振器のインダクタは、それぞれ、前記インダクタ構成部における前記接続箇所と前記第１の端部との間の部分によって形成された第１のインダクタ部分と、前記インダクタ構成部における前記接続箇所と前記第２の端部との間の部分によって形成された第２のインダクタ部分とを含み、
前記第１のインダクタ部分と第２のインダクタ部分は、前記キャパシタ用接続路とグランドとの間において互いに並列に接続され、
前記第１ないし第３の共振器は、それぞれ、更に、前記積層体内に設けられて前記インダクタ構成部の第１の端部と前記グランド用導体層とを電気的に接続する第１のグランド接続路と、前記積層体内に設けられて前記インダクタ構成部の第２の端部と前記グランド用導体層とを電気的に接続する第２のグランド接続路とを有し、
前記第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含み、
前記第３の共振器のインダクタ構成部における第１の端部は、前記第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第３の共振器のインダクタ構成部における第２の端部は、前記第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第３の共振器における第１のグランド接続路と前記第１の共振器における第１のグランド接続路は共通化され、
前記第３の共振器における第２のグランド接続路と前記第２の共振器における第１のグランド接続路は共通化されていることを特徴とする積層型バンドパスフィルタ。
【請求項２】
前記第１の共振器におけるインダクタ構成部の長手方向と前記第２の共振器におけるインダクタ構成部の長手方向は平行であり、
前記第３の共振器におけるインダクタ構成部の長手方向は、前記第１の共振器におけるインダクタ構成部の長手方向および前記第２の共振器におけるインダクタ構成部の長手方向に直交していることを特徴とする請求項１記載の積層型バンドパスフィルタ。
【請求項３】
前記第１ないし第３の共振器は、それぞれ、前記グランド用導体層に対向するように前記積層体内に設けられて前記グランド用導体層と共に前記キャパシタを構成するキャパシタ用導体層を有し、前記キャパシタ用接続路は、前記キャパシタ用導体層に電気的に接続されていることを特徴とする請求項１または２記載の積層型バンドパスフィルタ。
【請求項４】
前記インダクタ構成部は、前記１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含むことを特徴とする請求項１ないし３のいずれかに記載の積層型バンドパスフィルタ。
【請求項５】
積層された複数の誘電体層を含む積層体と、
前記積層体と一体化された第１の共振器、第２の共振器、第３の共振器および第４の共振器とを備え、
前記積層体は、前記複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、前記底面に配置されてグランドに電気的に接続されるグランド用導体層を含み、
前記第１ないし第４の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含み、
前記第３および第４の共振器は、それぞれ、前記第１の共振器と第２の共振器の各々と誘導性結合する積層型バンドパスフィルタであって、
前記第１ないし第４の共振器は、それぞれ、前記積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、前記積層体内に設けられて前記インダクタ構成部と前記キャパシタとを電気的に接続するキャパシタ用接続路とを有し、
前記インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、前記キャパシタ用接続路が電気的に接続された接続箇所とを有し、前記第１の端部と第２の端部はグランドに電気的に接続され、
前記キャパシタ用接続路は、１つ以上のスルーホールを含み、前記積層方向に延び、
前記インダクタ構成部における前記接続箇所と第１の端部との間の距離および前記接続箇所と第２の端部との間の距離は、前記積層方向についての前記キャパシタ用接続路の長さよりも大きく、
前記第１ないし第４の共振器のインダクタは、それぞれ、前記インダクタ構成部における前記接続箇所と前記第１の端部との間の部分によって形成された第１のインダクタ部分と、前記インダクタ構成部における前記接続箇所と前記第２の端部との間の部分によって形成された第２のインダクタ部分とを含み、
前記第１のインダクタ部分と第２のインダクタ部分は、前記キャパシタ用接続路とグランドとの間において互いに並列に接続され、
前記第１ないし第４の共振器は、それぞれ、更に、前記積層体内に設けられて前記インダクタ構成部の第１の端部と前記グランド用導体層とを電気的に接続する第１のグランド接続路と、前記積層体内に設けられて前記インダクタ構成部の第２の端部と前記グランド用導体層とを電気的に接続する第２のグランド接続路とを有し、
前記第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含み、
前記第３の共振器のインダクタ構成部における第１の端部は、前記第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第３の共振器のインダクタ構成部における第２の端部は、前記第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第４の共振器のインダクタ構成部における第１の端部は、前記第１の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続され、
前記第４の共振器のインダクタ構成部における第２の端部は、前記第２の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続され、
前記第３の共振器における第１のグランド接続路と前記第１の共振器における第１のグランド接続路は共通化され、
前記第３の共振器における第２のグランド接続路と前記第２の共振器における第１のグランド接続路は共通化され、
前記第４の共振器における第１のグランド接続路と前記第１の共振器における第２のグランド接続路は共通化され、
前記第４の共振器における第２のグランド接続路と前記第２の共振器における第２のグランド接続路は共通化されていることを特徴とする積層型バンドパスフィルタ。
【請求項６】
前記第１の共振器におけるインダクタ構成部の長手方向と前記第２の共振器におけるインダクタ構成部の長手方向は平行であり、
前記第３および第４の共振器におけるインダクタ構成部の長手方向は、前記第１の共振器におけるインダクタ構成部の長手方向および前記第２の共振器におけるインダクタ構成部の長手方向に直交していることを特徴とする請求項５記載の積層型バンドパスフィルタ。
【請求項７】
前記第１ないし第４の共振器は、それぞれ、前記グランド用導体層に対向するように前記積層体内に設けられて前記グランド用導体層と共に前記キャパシタを構成するキャパシタ用導体層を有し、前記キャパシタ用接続路は、前記キャパシタ用導体層に電気的に接続されていることを特徴とする請求項５または６記載の積層型バンドパスフィルタ。
【請求項８】
前記インダクタ構成部は、前記１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含むことを特徴とする請求項５ないし７のいずれかに記載の積層型バンドパスフィルタ。
【請求項１】
積層された複数の誘電体層を含む積層体と、
前記積層体と一体化された第１の共振器、第２の共振器および第３の共振器とを備え、
前記積層体は、前記複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、前記底面に配置されてグランドに電気的に接続されるグランド用導体層を含み、
前記第１ないし第３の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含み、
前記第３の共振器は、前記第１の共振器と第２の共振器の各々と誘導性結合する積層型バンドパスフィルタであって、
前記第１ないし第３の共振器は、それぞれ、前記積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、前記積層体内に設けられて前記インダクタ構成部と前記キャパシタとを電気的に接続するキャパシタ用接続路とを有し、
前記インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、前記キャパシタ用接続路が電気的に接続された接続箇所とを有し、前記第１の端部と第２の端部はグランドに電気的に接続され、
前記キャパシタ用接続路は、１つ以上のスルーホールを含み、前記積層方向に延び、
前記インダクタ構成部における前記接続箇所と第１の端部との間の距離および前記接続箇所と第２の端部との間の距離は、前記積層方向についての前記キャパシタ用接続路の長さよりも大きく、
前記第１ないし第３の共振器のインダクタは、それぞれ、前記インダクタ構成部における前記接続箇所と前記第１の端部との間の部分によって形成された第１のインダクタ部分と、前記インダクタ構成部における前記接続箇所と前記第２の端部との間の部分によって形成された第２のインダクタ部分とを含み、
前記第１のインダクタ部分と第２のインダクタ部分は、前記キャパシタ用接続路とグランドとの間において互いに並列に接続され、
前記第１ないし第３の共振器は、それぞれ、更に、前記積層体内に設けられて前記インダクタ構成部の第１の端部と前記グランド用導体層とを電気的に接続する第１のグランド接続路と、前記積層体内に設けられて前記インダクタ構成部の第２の端部と前記グランド用導体層とを電気的に接続する第２のグランド接続路とを有し、
前記第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含み、
前記第３の共振器のインダクタ構成部における第１の端部は、前記第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第３の共振器のインダクタ構成部における第２の端部は、前記第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第３の共振器における第１のグランド接続路と前記第１の共振器における第１のグランド接続路は共通化され、
前記第３の共振器における第２のグランド接続路と前記第２の共振器における第１のグランド接続路は共通化されていることを特徴とする積層型バンドパスフィルタ。
【請求項２】
前記第１の共振器におけるインダクタ構成部の長手方向と前記第２の共振器におけるインダクタ構成部の長手方向は平行であり、
前記第３の共振器におけるインダクタ構成部の長手方向は、前記第１の共振器におけるインダクタ構成部の長手方向および前記第２の共振器におけるインダクタ構成部の長手方向に直交していることを特徴とする請求項１記載の積層型バンドパスフィルタ。
【請求項３】
前記第１ないし第３の共振器は、それぞれ、前記グランド用導体層に対向するように前記積層体内に設けられて前記グランド用導体層と共に前記キャパシタを構成するキャパシタ用導体層を有し、前記キャパシタ用接続路は、前記キャパシタ用導体層に電気的に接続されていることを特徴とする請求項１または２記載の積層型バンドパスフィルタ。
【請求項４】
前記インダクタ構成部は、前記１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含むことを特徴とする請求項１ないし３のいずれかに記載の積層型バンドパスフィルタ。
【請求項５】
積層された複数の誘電体層を含む積層体と、
前記積層体と一体化された第１の共振器、第２の共振器、第３の共振器および第４の共振器とを備え、
前記積層体は、前記複数の誘電体層が積層されている方向である積層方向の端に位置する底面を有すると共に、前記底面に配置されてグランドに電気的に接続されるグランド用導体層を含み、
前記第１ないし第４の共振器は、それぞれ、電気的に接続されたインダクタとキャパシタを含み、
前記第３および第４の共振器は、それぞれ、前記第１の共振器と第２の共振器の各々と誘導性結合する積層型バンドパスフィルタであって、
前記第１ないし第４の共振器は、それぞれ、前記積層体内に設けられた１つ以上のインダクタ用導体層を含み一方向に長いインダクタ構成部と、前記積層体内に設けられて前記インダクタ構成部と前記キャパシタとを電気的に接続するキャパシタ用接続路とを有し、
前記インダクタ構成部は、長手方向の両端に位置する第１の端部および第２の端部と、前記キャパシタ用接続路が電気的に接続された接続箇所とを有し、前記第１の端部と第２の端部はグランドに電気的に接続され、
前記キャパシタ用接続路は、１つ以上のスルーホールを含み、前記積層方向に延び、
前記インダクタ構成部における前記接続箇所と第１の端部との間の距離および前記接続箇所と第２の端部との間の距離は、前記積層方向についての前記キャパシタ用接続路の長さよりも大きく、
前記第１ないし第４の共振器のインダクタは、それぞれ、前記インダクタ構成部における前記接続箇所と前記第１の端部との間の部分によって形成された第１のインダクタ部分と、前記インダクタ構成部における前記接続箇所と前記第２の端部との間の部分によって形成された第２のインダクタ部分とを含み、
前記第１のインダクタ部分と第２のインダクタ部分は、前記キャパシタ用接続路とグランドとの間において互いに並列に接続され、
前記第１ないし第４の共振器は、それぞれ、更に、前記積層体内に設けられて前記インダクタ構成部の第１の端部と前記グランド用導体層とを電気的に接続する第１のグランド接続路と、前記積層体内に設けられて前記インダクタ構成部の第２の端部と前記グランド用導体層とを電気的に接続する第２のグランド接続路とを有し、
前記第１のグランド接続路と第２のグランド接続路は、それぞれ、１つ以上のスルーホールを含み、
前記第３の共振器のインダクタ構成部における第１の端部は、前記第１の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第３の共振器のインダクタ構成部における第２の端部は、前記第２の共振器のインダクタ構成部における第１の端部に電気的且つ物理的に接続され、
前記第４の共振器のインダクタ構成部における第１の端部は、前記第１の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続され、
前記第４の共振器のインダクタ構成部における第２の端部は、前記第２の共振器のインダクタ構成部における第２の端部に電気的且つ物理的に接続され、
前記第３の共振器における第１のグランド接続路と前記第１の共振器における第１のグランド接続路は共通化され、
前記第３の共振器における第２のグランド接続路と前記第２の共振器における第１のグランド接続路は共通化され、
前記第４の共振器における第１のグランド接続路と前記第１の共振器における第２のグランド接続路は共通化され、
前記第４の共振器における第２のグランド接続路と前記第２の共振器における第２のグランド接続路は共通化されていることを特徴とする積層型バンドパスフィルタ。
【請求項６】
前記第１の共振器におけるインダクタ構成部の長手方向と前記第２の共振器におけるインダクタ構成部の長手方向は平行であり、
前記第３および第４の共振器におけるインダクタ構成部の長手方向は、前記第１の共振器におけるインダクタ構成部の長手方向および前記第２の共振器におけるインダクタ構成部の長手方向に直交していることを特徴とする請求項５記載の積層型バンドパスフィルタ。
【請求項７】
前記第１ないし第４の共振器は、それぞれ、前記グランド用導体層に対向するように前記積層体内に設けられて前記グランド用導体層と共に前記キャパシタを構成するキャパシタ用導体層を有し、前記キャパシタ用接続路は、前記キャパシタ用導体層に電気的に接続されていることを特徴とする請求項５または６記載の積層型バンドパスフィルタ。
【請求項８】
前記インダクタ構成部は、前記１つ以上のインダクタ用導体層として、電気的に接続された複数のインダクタ用導体層を含むことを特徴とする請求項５ないし７のいずれかに記載の積層型バンドパスフィルタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１６６３４５（Ｐ２０１１−１６６３４５Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２５２４８（Ｐ２０１０−２５２４８）
【出願日】平成２２年２月８日（２０１０．２．８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月８日（２０１０．２．８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]