立体表示装置
【課題】バリア液晶パネル駆動用ドライバと表示パネル駆動用のドライバを１チップ化した立体表示装置において、バリア液晶パネル駆動用の信号切り替え時の突入電流を抑制し、表示パネルに表示される画像の表示品質を向上させる。
【解決手段】表示パネルと、前記表示パネル上に配置されるバリア液晶パネルと、前記表示パネルと前記バリア液晶パネルとを駆動する駆動回路とを有する立体表示装置であって、前記表示パネルの１フレーム周波数と、前記バリア液晶パネルの交流化周波数とは異なっており、前記バリア液晶パネルは、前記駆動回路から入力される駆動電圧により駆動され、前記駆動回路は、前記駆動電圧を出力するインバータ回路を有し、前記インバータ回路のｐ型トランジスタとｎ型トランジスタとを独立に制御し、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベル、あるいは、ＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間を有する。
【解決手段】表示パネルと、前記表示パネル上に配置されるバリア液晶パネルと、前記表示パネルと前記バリア液晶パネルとを駆動する駆動回路とを有する立体表示装置であって、前記表示パネルの１フレーム周波数と、前記バリア液晶パネルの交流化周波数とは異なっており、前記バリア液晶パネルは、前記駆動回路から入力される駆動電圧により駆動され、前記駆動回路は、前記駆動電圧を出力するインバータ回路を有し、前記インバータ回路のｐ型トランジスタとｎ型トランジスタとを独立に制御し、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベル、あるいは、ＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、立体表示装置に係わり、特に、パララックスバリア方式の立体表示装置に適用して有効な技術に関する。
【背景技術】
【０００２】
従来、３次元画像を表示する立体表示装置として様々な方式が提案されている。その中に良く利用されているものは、両眼視差を利用する「２眼式」と呼ばれるものである。この「２眼式」では、両眼視差を持つ左眼用画像と右眼用画像とを用意し、左眼用画像を左眼で、右眼用画像を右眼で見ることにより、被写体の３次元立体像を観察することができる。この「２眼式」の立体表示装置の代表的なものとして、パララックスバリア方式の立体表示装置が知られている。（下記、特許文献１参照）
図１２は、パララックスバリア方式の立体表示装置を説明するための概念図である。
図１２に示すように、パララックスバリア方式の立体表示装置では、表示パネル６０の前面にパララックスバリア（以下、単にバリアという）５０が配置される。バリア５０には、光が遮蔽される部分（図１２で黒色の部分）と、光が透過する部分（図１２の黒色以外の部分）とが交互に形成されている。また、左眼用画像（Ｌ）と右眼用画像（Ｒ）とが、水平方向に交互に並んだ形で配置された画像を表示パネル６０に表示する。
立体視可能な位置において、観察者が、バリア５０を介して表示パネル６０を観察すると、表示パネル６０上の左眼用画像（Ｌ）と右眼用画像（Ｒ）とはバリア５０によって分離され、左眼用画像（Ｌ）は左眼３０だけに、右眼用画像（Ｒ）は右眼４０だけに届くので、被写体の３次元立体像を観察することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−７２２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述の図１２に示すパララックスバリア方式の立体表示装置（以下、単に、３Ｄ液晶ディスプレイという）は、表示パネル６０として、例えば、アクティブマトリクス型の液晶表示装置（以下、メイン液晶パネルという）を使用し、バリア５０として、単純マトリックス型の液晶表示装置（以下、バリア液晶パネルという）を使用することで実現することができる。
このような３Ｄ液晶ディスプレイにおいて、低コスト化を実現する上で、バリア液晶パネル駆動用ドライバと、メイン液晶パネル駆動用のドライバを１チップ化することが有効である。
しかしながら、バリア液晶パネル駆動用ドライバと、メイン液晶パネル駆動用ドライバを１チップ化すると、バリア液晶パネル駆動用の信号切り替え時に突入電流が流れ、電源ノイズとなることにより、メイン液晶パネルの表示画面上にちらつき等の表示異常が生じるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、バリア液晶パネル駆動用ドライバと表示パネル駆動用のドライバを１チップ化した立体表示装置において、バリア液晶パネル駆動用の信号切り替え時の突入電流を抑制し、表示パネルに表示される画像の表示品質を向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）表示パネルと、前記表示パネル上に配置されるバリア液晶パネルと、前記表示パネルと前記バリア液晶パネルとを駆動する駆動回路とを有する立体表示装置であって、前記表示パネルの１フレーム周波数と、前記バリア液晶パネルの交流化周波数とは異なっており、前記バリア液晶パネルは、前記駆動回路から入力される駆動電圧により駆動され、前記駆動回路は、前記駆動電圧を出力するインバータ回路を有し、前記インバータ回路のｐ型トランジスタとｎ型トランジスタとを独立に制御し、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベル、あるいは、ＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間を有する。
（２）（１）において、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベルへの切り替わり時に、前記ｎ型トランジスタがオンとなる前に、先に前記ｐ型トランジスタがオフとなり、前記駆動電圧のＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタがオンとなる前に、先に前記ｎ型トランジスタがオフとなる。
（３）（１）において、前記インバータ回路のｐ型トランジスタおよび前記ｎ型トランジスタは、オンとなる期間が、オフの期間よりも短い。
【０００６】
（４）（１）前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、前記バリア液晶パネルは、複数のＸ電極と、前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、前記複数の第１のＸ電極、前記複数の第１のＹ電極、および前記複数の第２のＹ電極に、前記駆動電圧が入力され、前記複数の第２のＸ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力される。
（５）（４）において、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数の第２のＸ電極と、前記複数のＹ電極とを短絡させる。
（６）（１）において、前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、前記バリア液晶パネルは、複数のＸ電極と、前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、前記複数の第１のＸ電極、前記複数の第２のＸ電極、および前記複数の第１のＹ電極に、前記駆動電圧が入力され、前記複数の第２のＹ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力される。
（７）（６）において、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数の第２のＹ電極とを短絡させる。
（８）（４）または（６）において、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数のＹ電極とを短絡させる。
（９）（１）において、前記インバータ回路は、前記ｐ型トランジスタの第１電極に接続される第１抵抗素子と、前記ｎ型トランジスタの第１電極に接続される第２抵抗素子とを有する。
（１０）（１）において、前記バリア液晶パネルの交流化周波数は、前記表示パネルの１フレーム周波数よりも低い。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、バリア液晶パネル駆動用ドライバと表示パネル駆動用のドライバを１チップ化した立体表示装置において、バリア液晶パネル駆動用の信号切り替え時の突入電流を抑制し、表示パネルに表示される画像の表示品質を向上させることが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１のパララックスバリア方式の立体表示装置を説明するための概念図である。
【図２】図１に示すアクティブマトリクス方式の液晶表示装置の概略構成を示すブロック図である。
【図３】図１に示す単純マトリクス方式のバリア液晶表示パネルの概略断面構造を示す断面図である。
【図４】図１に示す単純マトリクス方式のバリア液晶表示パネル２０のＸ電極とＹ電極を説明するための図である。
【図５】単純マトリクス方式のバリア液晶表示パネルに表示されるバリアパターンを示す図である。
【図６】図５に示すＶＸ１、ＶＸ２、ＶＹ１、ＶＹ２の電圧波形を示す図である。
【図７Ａ】本発明の実施例１のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータの回路構成を示す図である。
【図７Ｂ】図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される駆動電圧の電圧波形を示す図である。
【図７Ｃ】図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される反転駆動電圧の電圧波形を示す図である。
【図８】図７Ｂ、図７Ｃに示すノンオーバーラップ期間中に、複数のＸ電極と複数のＹ電極との中で、黒表示となっている電極同士を短絡させることによる効果を説明するための図である。
【図９】図７Ｂ、図７Ｃに示すノンオーバーラップ期間中に、複数のＸ電極と複数のＹ電極との中で、黒表示となっている電極同士を短絡させるための回路構成を示す回路図である。
【図１０】本発明の実施例２のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
【図１１】従来のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
【図１２】パララックスバリア方式の立体表示装置を説明するための概念図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
図１は、本発明の実施例１のパララックスバリア方式の立体表示装置を説明するための概念図である。
本実施例のパララックスバリア方式の立体表示装置は、アクティブマトリクス方式の液晶表示装置１０と、液晶表示装置１０の前面に配置される単純マトリクス方式のバリア液晶表示パネル２０と、液晶表示装置１０とバリア液晶表示パネル２０とを駆動する液晶駆動回路（ドライバ）１５０を有する。
【００１０】
図２は、図１に示すアクティブマトリクス方式の液晶表示装置１０の概略構成を示すブロック図である。
図２に示すアクティブマトリクス方式の液晶表示装置１０は、アクティブマトリクス方式の液晶表示パネル（ＬＣＤ）と、液晶駆動回路１５０と、フレキシブルプリント基板７２と、バックライト７００から構成される。
液晶表示パネル（ＬＣＤ）の一辺には、液晶駆動回路１５０が設けられており、この液晶駆動回路１５０により液晶表示パネル（ＬＣＤ）と、バリア液晶表示パネル２０に各種信号が供給される。液晶駆動回路１５０には外部からの信号を供給するためにフレキシブルプリント基板７２が電気的に接続されている。
液晶表示パネル（ＬＣＤ）は、薄膜トランジスタ６１０、画素電極６１１、対向電極（コモン電極）６１５等が形成される基板６２０（以下、ＴＦＴ基板とも呼ぶ）と、カラーフィルタ等が形成される基板６３０（以下、フィルタ基板とも呼ぶ）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付け、ＴＦＴ基板６２０にフレキシブルプリント基板７２を接続して構成される。
なお、本実施例は、対向電極６１５がＴＦＴ基板６２０に設けられる所謂横電界方式の液晶表示パネルにも、対向電極６１５がフィルタ基板６３０に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
【００１１】
図２においては、図中ｘ方向に延在しｙ方向に並設される走査線（ゲート線とも呼ぶ）６２１と、ｙ方向に延在しｘ方向に並設される映像線（ドレイン線とも呼ぶ）６２２とが設けられており、走査線６２１と映像線６２２とで囲まれる領域に画素部６０８が形成されている。また、図２では、図中ｘ方向に延在しｙ方向に並設される対向電極線６２５も設けられている。
なお、液晶表示パネルＬＣＤは多数の画素部６０８をマトリクス状に備えているが、図を解り易くするため、図２では画素部６０８を１つだけ示している。マトリクス状に配置された画素部６０８は表示領域６０９を形成し、各画素部６０８が表示画像の画素の役割をはたし、表示領域６０９に画像を表示する。
各画素部６０８の薄膜トランジスタ６１０は、ソースが画素電極６１１に接続され、ドレインが映像線６２２に接続され、ゲートが走査線６２１に接続される。この薄膜トランジスタ６１０は、画素電極６１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像線６２２に接続される方をドレインと称する。また、画素電極６１１と対向電極６１５とは容量（液晶容量）を形成している。
液晶駆動回路１５０は、ＴＦＴ基板６２０を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置され、液晶駆動回路１５０は走査線６２１と映像線６２２と対向電極線６２５に接続している。
【００１２】
ＴＦＴ基板６２０には、フレキシブルプリント基板７２が接続されている。また、フレキシブルプリント基板７２にはコネクタ６４０が設けられている。コネクタ６４０は外部信号線と接続され、外部からの信号がコネクタ６４０に入力される。コネクタ６４０と液晶駆動回路１５０の間には配線６３１が設けられており、外部からの信号は液晶駆動回路１５０に入力される。
また、フレキシブルプリント基板７２はバックライト７００に定電圧を供給している。バックライト７００は液晶表示パネル（ＬＣＤ）の光源として使用される。なお、バックライト７００は液晶表示パネルＬＣＤの裏面または前面に設けられるが、図１では図を簡潔にするため、液晶表示パネルＬＣＤと並べて表示している。
また、液晶駆動回路１５０は画素が表示すべき階調に対応する階調電圧を映像線６２２に出力する。薄膜トランジスタ６１０がオン状態（導通）になると、映像線６２２から階調電圧（映像信号）が画素電極６１１に供給される。その後、薄膜トランジスタ６１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極６１１に保持される。
対向電極６１５には、対向電極線６２５を介して一定の対向電極電圧が印加されており、液晶表示パネル（ＬＣＤ）は画素電極６１１と対向電極６１５との間の電位差により、間に挟まれた液晶分子の配向方向を変化させ、光の透過率または反射率を変化させることで画像を表示する。
【００１３】
図３は、図１に示す単純マトリクス方式のバリア液晶表示パネル２０の概略断面構造を示す断面図である。
図３に示すように、単純マトリクス方式のバリア液晶表示パネル２０は、複数のＸ電極（ＤＥＸ）と、配向膜（ＡＲ１１）が形成される基板（ＳＵＢ１１）と、複数のＹ電極（ＤＥＹ）と、配向膜（ＡＲ１２）が形成される基板（ＳＵＢ１２）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（ＳＬ）により、両基板を貼り合わせると共に、シール材の内側に液晶（ＬＣＳ）を封入、封止し、さらに、両基板の外側に偏光板（ＰＯＬ１１，ＰＯＬ１２）を貼り付けて構成される。
複数のＸ電極（ＤＥＸ）と、複数のＹ電極（ＤＥＹ）とは、それぞれ帯状の電極で形成され、互いに交差するよう配置される。
図４は、図１に示す単純マトリクス方式のバリア液晶表示パネル２０のＸ電極とＹ電極を説明するための図である。
図４に示すように、複数のＸ電極（ＤＥＸ）は、短冊状に、それぞれ交互に配置される複数の第１のＸ電極（ＤＥＸＡ）と複数の第２のＸ電極（ＤＥＸＢ）とで構成され、複数のＹ電極（ＤＥＹ）は、短冊状に、それぞれ交互に配置される複数の第１のＹ電極（ＤＥＹＡ）と複数の第２のＹ電極（ＤＥＹＢ）とで構成される。
複数の第１のＸ電極（ＤＥＸＡ）は、例えば、バリア液晶表示パネル２０の一方の短辺側において共通に接続され、それぞれの第１のＸ電極（ＤＥＸＡ）には、ＶＸ１の駆動電圧が入力される。また、複数の第２のＸ電極（ＤＥＸＢ）は、バリア液晶表示パネル２０の他方の短辺側において共通に接続され、それぞれの第２のＸ電極（ＤＥＸＢ）には、ＶＸ２の駆動電圧が入力される。
同様に、複数の第１のＹ電極（ＤＥＹＡ）は、例えば、バリア液晶表示パネル２０の一方の長辺側において共通に接続され、それぞれの第１のＹ電極（ＤＥＹＡ）には、ＶＹ１の駆動電圧が入力される。また、複数の第２のＹ電極（ＤＥＹＢ）は、バリア液晶表示パネル２０の他方の長辺側において共通に接続され、それぞれの第２のＹ電極（ＤＥＹＢ）には、ＶＹ２の駆動電圧が入力される。
【００１４】
図４に示すように、複数の第１のＸ電極（ＤＥＸＡ）には、ＶＸ１の駆動電圧として、ＣＯＭの電圧が入力され、同様に、複数の第１のＹ電極（ＤＥＹＡ）にも、ＶＹ１の駆動電圧として、ＣＯＭの電圧が入力される。
さらに、複数の第２のＸ電極（ＤＥＸＢ）には、ＶＸ２の電圧として、スイッチ回路（ＳＷ１）により、ＣＯＭの電圧、あるいは、ＣＯＭの電圧と逆相のバーＣＯＭの電圧が入力され、複数の第２のＹ電極（ＤＥＹＢ）には、ＶＹ２の電圧として、スイッチ回路（ＳＷ２）により、ＣＯＭの電圧、あるいは、ＣＯＭの電圧と逆相のバーＣＯＭの電圧が入力される。
図５に、単純マトリクス方式のバリア液晶表示パネル２０に表示されるバリアパターンを示す。なお、図５は、バリア液晶表示パネル２０が、ＴＮなどのノーマリーホワイトの液晶表示パネルを用いた場合を図示している。
また、図６は、図５に示すＶＸ１、ＶＸ２、ＶＹ１、ＶＹ２の電圧波形を示す図である。
図５のＭｏｄｅ１は、バリア液晶表示パネル２０を、縦方向で使用する場合のバリアパターン表示である。図６（ａ）に示すように、図５のＭｏｄｅ１では、ＶＹ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と同相の電圧で、ＶＸ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と逆相の電圧である。
そのため、図５のＭｏｄｅ１の場合は、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間、および、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間は白表示（即ち、光が透過する状態）に、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間、および、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間は黒表示（即ち、光が遮光される状態）となる。
【００１５】
図５のＭｏｄｅ２は、バリア液晶表示パネル２０を、横方向で使用する場合のバリアパターン表示である、図６（ｂ）に示すように、図５のＭｏｄｅ２では、ＶＹ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と逆相の電圧で、ＶＸ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と同相の電圧である。
そのため、図５のＭｏｄｅ２の場合は、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間、および、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間は白表示に、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間、および、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間は黒表示となる。
液晶は、長時間直流が印加されると寿命が短くなるので、バリア液晶表示パネル２０においても、図６に示すように、ＶＸ１、ＶＸ２、ＣＯＭ、ＶＹ１、ＶＹ２の電圧は、交流化される。
ここで、バリア液晶表示パネル２０の交流化周波数（図６のfrequency）は、液晶表示装置１０の１フレーム周波数と同期する必要はなく、例えば、アクティブマトリクス方式の液晶表示装置１０の１フレーム周波数が、６０Ｈｚの場合、バリア液晶表示パネル２０の交流化周波数は、例えば、４０Ｈｚ、あるいは、８０Ｈｚとしてもよい。なお、交流化周波数を遅くすることにより、消費電力を低減することが可能である。
【００１６】
［従来技術の問題点］
図１１は、従来のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
以下、本発明の特徴を説明する前に、図１１を用いて、従来のパララックスバリア方式の立体表示装置の問題点について説明する。
アクティブマトリクス方式の液晶表示装置１０と、単純マトリクス方式のバリア液晶表示パネル２０と、１個の液晶駆動回路１５０で駆動する場合、バリア液晶表示パネル２０の駆動電圧の交流化における、Ｈｉｇｈレベル（以下、Ｈレベル）からＬｏｗレベル（以下、Ｌレベル）への切り替え時点、および、ＬレベルからＨレベルへの切り替え時点で、液晶表示装置１０の表示画面にちらつき等の表示異常が見られる。
この現象は、以下のように説明できる。一般に、バリア液晶表示パネル２０の駆動電圧は、インバータから出力される。
図１１に示すように、インバータから出力されるＣＯＭの電圧のＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点に、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオンとなる期間が存在し、インバータを介して、ＶＤＤの電圧が供給されている電源ラインから、ＧＮＤの電圧が供給されている電源ラインに向かって突入電流（Current）が流れる。
ここで、例えば、チャージポンプ生成方式の電源回路などの、電源回路の駆動生成能力が低い場合、電源ラインの電圧ドロップが発生する。そして、バリア液晶表示パネル２０の交流化周波数と、液晶表示装置１０の１フレーム周波数とが異なる場合、液晶表示装置１０の画像の表示中に、電源ラインの電圧ドロップが生じることになり、これがノイズとなり表示画質の劣化を招く。
【００１７】
［本実施例１の特徴］
図７Ａは、本発明の実施例のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータの回路構成を示す図であり、図７Ｂは、図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される駆動電圧の電圧波形を示す図であり、図７Ｃは、図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される反転駆動電圧の電圧波形を示す図である。
図７Ａに示すように、本実施例では、駆動電圧を出力するインバータを構成するｐ型ＭＯＳトランジスタ（ＰＭＯＳ）のゲートには、ＳＰＭの制御信号を入力し、また、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）のゲートには、ＳＮＭの制御信号を入力する。
このように、本実施例では、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）のゲートに異なる制御信号を入力し、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とを独立して制御する。
ＳＰＭの制御信号は、ＬレベルからＨレベルになる時点が、ＳＮＭの制御信号が、ＬレベルからＨレベルになる時点よりも早く、ＳＮＭの制御信号は、ＨレベルからＬレベルになる時点が、ＳＰＭの制御信号が、ＨレベルからＬレベルになる時点よりも早い。
したがって、図７Ｂに示すように、インバータから出力されるＣＯＭの電圧の電圧レベルが切り替わる直前のタイミング（バリア液晶表示パネル２０の帰線期間内）で、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオフとなる。その後、ＣＯＭの電圧レベルに応じて、一方のＭＯＳトランジスタがオンとなる。
【００１８】
このように、本実施例のインバータでは、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）がともにオフとなる期間（ノンオーバラップ期間；Ｔ−ＮＯ）を有し、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオンとなることがないので、インバータを介して、ＶＤＤの電圧が供給されている電源ラインから、ＧＮＤの電圧が供給されている電源ラインに向かって流れる突入電流（Current）を抑制することができる。
その結果、本実施例では、バリア液晶表示パネル２０の駆動電圧の交流化における、ＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点で、液晶表示装置１０の表示画面に生じるちらつきを低減することができる。
パララックスバリア方式の立体表示装置に求められる要素の一つとして観測者の視覚への負担の軽減が挙げられるが、本実施例では、バリア液晶表示パネル２０の駆動電圧の交流化における、ＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点での、液晶表示装置１０の表示画面に生じるちらつきを低減することができ、良好な画質を得ることができるので、目の疲れを軽減することが可能となる。
なお、図７Ｂ、図７Ｃにおいて、点線で示す電圧波形は、従来のパララックスバリア方式の立体表示装置において、インバータに入力される制御電圧の電圧波形である。
また、図７Ｃは、図７Ａのインバータにおいて、ＣＯＭの電圧と逆相のバーＣＯＭの電圧（本発明の反転駆動電圧）を生成するためのＳＰＭの制御信号およびＳＮＭの制御信号の電圧波形を示す図であるが、ＳＰＭの制御信号およびＳＮＭの制御信号の位相が、１８０度異なっているだけであるので、詳細な説明は省略する。
【００１９】
［変形例］
本実施例において、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、複数のＸ電極（ＤＥＸ）と複数のＹ電極（ＤＥＸ）との中で、黒表示となっている電極同士を短絡させることにより、消費電流を抑制することが可能となる。
例えば、Ｍｏｄｅ１の場合、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、第２のＸ電極（ＤＥＸＢ）と第１のＹ電極（ＤＥＹＡ）、および、第２のＸ電極（ＤＥＸＢ）と第２のＹ電極（ＤＥＹＢ）とを短絡させることにより、図８に示すように、第２のＸ電極（ＤＥＸＢ）、第１のＹ電極（ＤＥＹＡ）、および、第２のＹ電極（ＤＥＹＢ）の電位は、ＣＯＭの電圧と、バーＣＯＭの電圧の中間電位となるので、次の電圧書き込み時に電圧変動が約半分となり消費電流を抑制することが可能となる。
図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、複数のＸ電極（ＤＥＸ）と複数のＹ電極（ＤＥＸ）との中で、黒表示となっている電極同士を短絡させるためには、図９に示すように、液晶駆動回路１５０内の第１のＹ電極（ＤＥＹＡ）、および、第２のＹ電極（ＤＥＹＢ）に接続される配線と、第２のＸ電極（ＤＥＸＢ）に接続される配線との間にトランスファゲート回路（ＴＧ）を設け、このトランスファゲート回路（ＴＧ）を、ＳＰＭの制御信号とＳＮＭの制御信号が入力される排他的論理和回路（ＥＯＲ）で制御するようにすればよい。なお、図９において、ＩＮＶはインバータである。
ＳＰＭの制御信号とＳＮＭの制御信号が入力される排他的論理和回路（ＥＯＲ）は、ＳＰＭの制御信号とＳＮＭの制御信号が不一致の場合にＨレベルとなるので、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、トランスファゲート回路（ＴＧ）がオンとなり、複数のＸ電極（ＤＥＸ）と複数のＹ電極（ＤＥＸ）との中で、黒表示となっている電極同士を短絡させることができる。なお、図９に示す回路は、液晶駆動回路１５０に設けられる。
また、Ｍｏｄｅ２の場合は、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、第２のＹ電極（ＤＥＹＢ）と第１のＸ電極（ＤＥＸＡ）、および、第２のＹ電極（ＤＥＹＢ）と第２のＸ電極（ＤＥＸＢ）とを短絡させることにより、消費電流を抑制することが可能となる。
さらには、全てのＸ電極（ＤＥＸ）と、全てのＹ電極（ＤＥＹ）とを短絡させるようにしてもよい。
【００２０】
［実施例２］
図１０は、本発明の実施例１の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
本実施例では、駆動電圧を出力するインバータにおいて、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ＶＤＤの電圧が供給されている電源ラインとの間、および、ｎ型ＭＯＳトランジスタ（ＰＮＯＳ）と、ＧＮＤの電圧が供給されている電源ラインとの間に、ＲＳの抵抗素子を設けた点で、前述の実施例１と相異する。
本実施例では、インバータから出力されるＣＯＭの電圧のＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点に、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオンとなる期間が存在し、インバータを介して、ＶＤＤの電圧が供給されている電源ラインから、ＧＮＤの電圧が供給されている電源ラインに向かって突入電流（Current）が流れたとしても、ＲＳの抵抗素子で、突入電流（Current）のピーク電流値を抑制することができる。
なお、前述の説明では、アクティブマトリクス方式の液晶表示装置１０の前面に、単純マトリクス方式のバリア液晶表示パネル２０を配置した場合について説明したが、液晶表示装置１０に代えて、無機ＥＬ表示装置、あるいは、有機ＥＬ表示装置を使用するようにしてもよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００２１】
１０ アクティブマトリクス方式の液晶表示装置
２０ 単純マトリクス方式のバリア液晶表示パネル
３０ 左眼
４０ 右眼
５０ パララックスバリア
６０ 表示パネル
７２ フレキシブルプリント基板
１５０ 液晶駆動回路
６０８ 画素部
６０９ 表示領域
６１０ 薄膜トランジスタ
６１１ 画素電極
６１５ 対向電極（コモン電極）
６２０，６３０ 基板
６２１ 走査線（ゲート線とも呼ぶ）
６２２ 映像線（ドレイン線とも呼ぶ）
６２５ 対向電極線
６３１ 配線
６４０ コネクタ
７００ バックライト
ＬＣＤ 液晶表示パネル
ＳＵＢ１１，ＳＵＢ１２ 基板
ＰＯＬ１１，ＰＯＬ１２ 偏光板
ＡＲ１１，ＡＲ１２ 配向膜
ＳＬ シール材
ＬＣＳ 液晶
ＤＥＸ Ｘ電極
ＤＥＸＡ 第１のＸ電極
ＤＥＸＢ 第２のＸ電極
ＤＥＹ Ｙ電極
ＤＥＹＡ 第１のＹ電極
ＤＥＹＢ 第２のＹ電極
ＰＭＯＳ ｐ型ＭＯＳトランジスタ
ＮＭＯＳ ｎ型ＭＯＳトランジスタ
ＲＳ 抵抗素子
ＳＷ１，ＳＷ２ スイッチ回路
ＥＯＲ 排他的論理和回路
ＴＧ トランファゲート回路
ＩＮＶ インバータ
【技術分野】
【０００１】
本発明は、立体表示装置に係わり、特に、パララックスバリア方式の立体表示装置に適用して有効な技術に関する。
【背景技術】
【０００２】
従来、３次元画像を表示する立体表示装置として様々な方式が提案されている。その中に良く利用されているものは、両眼視差を利用する「２眼式」と呼ばれるものである。この「２眼式」では、両眼視差を持つ左眼用画像と右眼用画像とを用意し、左眼用画像を左眼で、右眼用画像を右眼で見ることにより、被写体の３次元立体像を観察することができる。この「２眼式」の立体表示装置の代表的なものとして、パララックスバリア方式の立体表示装置が知られている。（下記、特許文献１参照）
図１２は、パララックスバリア方式の立体表示装置を説明するための概念図である。
図１２に示すように、パララックスバリア方式の立体表示装置では、表示パネル６０の前面にパララックスバリア（以下、単にバリアという）５０が配置される。バリア５０には、光が遮蔽される部分（図１２で黒色の部分）と、光が透過する部分（図１２の黒色以外の部分）とが交互に形成されている。また、左眼用画像（Ｌ）と右眼用画像（Ｒ）とが、水平方向に交互に並んだ形で配置された画像を表示パネル６０に表示する。
立体視可能な位置において、観察者が、バリア５０を介して表示パネル６０を観察すると、表示パネル６０上の左眼用画像（Ｌ）と右眼用画像（Ｒ）とはバリア５０によって分離され、左眼用画像（Ｌ）は左眼３０だけに、右眼用画像（Ｒ）は右眼４０だけに届くので、被写体の３次元立体像を観察することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−７２２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述の図１２に示すパララックスバリア方式の立体表示装置（以下、単に、３Ｄ液晶ディスプレイという）は、表示パネル６０として、例えば、アクティブマトリクス型の液晶表示装置（以下、メイン液晶パネルという）を使用し、バリア５０として、単純マトリックス型の液晶表示装置（以下、バリア液晶パネルという）を使用することで実現することができる。
このような３Ｄ液晶ディスプレイにおいて、低コスト化を実現する上で、バリア液晶パネル駆動用ドライバと、メイン液晶パネル駆動用のドライバを１チップ化することが有効である。
しかしながら、バリア液晶パネル駆動用ドライバと、メイン液晶パネル駆動用ドライバを１チップ化すると、バリア液晶パネル駆動用の信号切り替え時に突入電流が流れ、電源ノイズとなることにより、メイン液晶パネルの表示画面上にちらつき等の表示異常が生じるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、バリア液晶パネル駆動用ドライバと表示パネル駆動用のドライバを１チップ化した立体表示装置において、バリア液晶パネル駆動用の信号切り替え時の突入電流を抑制し、表示パネルに表示される画像の表示品質を向上させることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）表示パネルと、前記表示パネル上に配置されるバリア液晶パネルと、前記表示パネルと前記バリア液晶パネルとを駆動する駆動回路とを有する立体表示装置であって、前記表示パネルの１フレーム周波数と、前記バリア液晶パネルの交流化周波数とは異なっており、前記バリア液晶パネルは、前記駆動回路から入力される駆動電圧により駆動され、前記駆動回路は、前記駆動電圧を出力するインバータ回路を有し、前記インバータ回路のｐ型トランジスタとｎ型トランジスタとを独立に制御し、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベル、あるいは、ＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間を有する。
（２）（１）において、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベルへの切り替わり時に、前記ｎ型トランジスタがオンとなる前に、先に前記ｐ型トランジスタがオフとなり、前記駆動電圧のＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタがオンとなる前に、先に前記ｎ型トランジスタがオフとなる。
（３）（１）において、前記インバータ回路のｐ型トランジスタおよび前記ｎ型トランジスタは、オンとなる期間が、オフの期間よりも短い。
【０００６】
（４）（１）前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、前記バリア液晶パネルは、複数のＸ電極と、前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、前記複数の第１のＸ電極、前記複数の第１のＹ電極、および前記複数の第２のＹ電極に、前記駆動電圧が入力され、前記複数の第２のＸ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力される。
（５）（４）において、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数の第２のＸ電極と、前記複数のＹ電極とを短絡させる。
（６）（１）において、前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、前記バリア液晶パネルは、複数のＸ電極と、前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、前記複数の第１のＸ電極、前記複数の第２のＸ電極、および前記複数の第１のＹ電極に、前記駆動電圧が入力され、前記複数の第２のＹ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力される。
（７）（６）において、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数の第２のＹ電極とを短絡させる。
（８）（４）または（６）において、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数のＹ電極とを短絡させる。
（９）（１）において、前記インバータ回路は、前記ｐ型トランジスタの第１電極に接続される第１抵抗素子と、前記ｎ型トランジスタの第１電極に接続される第２抵抗素子とを有する。
（１０）（１）において、前記バリア液晶パネルの交流化周波数は、前記表示パネルの１フレーム周波数よりも低い。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、バリア液晶パネル駆動用ドライバと表示パネル駆動用のドライバを１チップ化した立体表示装置において、バリア液晶パネル駆動用の信号切り替え時の突入電流を抑制し、表示パネルに表示される画像の表示品質を向上させることが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１のパララックスバリア方式の立体表示装置を説明するための概念図である。
【図２】図１に示すアクティブマトリクス方式の液晶表示装置の概略構成を示すブロック図である。
【図３】図１に示す単純マトリクス方式のバリア液晶表示パネルの概略断面構造を示す断面図である。
【図４】図１に示す単純マトリクス方式のバリア液晶表示パネル２０のＸ電極とＹ電極を説明するための図である。
【図５】単純マトリクス方式のバリア液晶表示パネルに表示されるバリアパターンを示す図である。
【図６】図５に示すＶＸ１、ＶＸ２、ＶＹ１、ＶＹ２の電圧波形を示す図である。
【図７Ａ】本発明の実施例１のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータの回路構成を示す図である。
【図７Ｂ】図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される駆動電圧の電圧波形を示す図である。
【図７Ｃ】図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される反転駆動電圧の電圧波形を示す図である。
【図８】図７Ｂ、図７Ｃに示すノンオーバーラップ期間中に、複数のＸ電極と複数のＹ電極との中で、黒表示となっている電極同士を短絡させることによる効果を説明するための図である。
【図９】図７Ｂ、図７Ｃに示すノンオーバーラップ期間中に、複数のＸ電極と複数のＹ電極との中で、黒表示となっている電極同士を短絡させるための回路構成を示す回路図である。
【図１０】本発明の実施例２のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
【図１１】従来のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
【図１２】パララックスバリア方式の立体表示装置を説明するための概念図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
図１は、本発明の実施例１のパララックスバリア方式の立体表示装置を説明するための概念図である。
本実施例のパララックスバリア方式の立体表示装置は、アクティブマトリクス方式の液晶表示装置１０と、液晶表示装置１０の前面に配置される単純マトリクス方式のバリア液晶表示パネル２０と、液晶表示装置１０とバリア液晶表示パネル２０とを駆動する液晶駆動回路（ドライバ）１５０を有する。
【００１０】
図２は、図１に示すアクティブマトリクス方式の液晶表示装置１０の概略構成を示すブロック図である。
図２に示すアクティブマトリクス方式の液晶表示装置１０は、アクティブマトリクス方式の液晶表示パネル（ＬＣＤ）と、液晶駆動回路１５０と、フレキシブルプリント基板７２と、バックライト７００から構成される。
液晶表示パネル（ＬＣＤ）の一辺には、液晶駆動回路１５０が設けられており、この液晶駆動回路１５０により液晶表示パネル（ＬＣＤ）と、バリア液晶表示パネル２０に各種信号が供給される。液晶駆動回路１５０には外部からの信号を供給するためにフレキシブルプリント基板７２が電気的に接続されている。
液晶表示パネル（ＬＣＤ）は、薄膜トランジスタ６１０、画素電極６１１、対向電極（コモン電極）６１５等が形成される基板６２０（以下、ＴＦＴ基板とも呼ぶ）と、カラーフィルタ等が形成される基板６３０（以下、フィルタ基板とも呼ぶ）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付け、ＴＦＴ基板６２０にフレキシブルプリント基板７２を接続して構成される。
なお、本実施例は、対向電極６１５がＴＦＴ基板６２０に設けられる所謂横電界方式の液晶表示パネルにも、対向電極６１５がフィルタ基板６３０に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
【００１１】
図２においては、図中ｘ方向に延在しｙ方向に並設される走査線（ゲート線とも呼ぶ）６２１と、ｙ方向に延在しｘ方向に並設される映像線（ドレイン線とも呼ぶ）６２２とが設けられており、走査線６２１と映像線６２２とで囲まれる領域に画素部６０８が形成されている。また、図２では、図中ｘ方向に延在しｙ方向に並設される対向電極線６２５も設けられている。
なお、液晶表示パネルＬＣＤは多数の画素部６０８をマトリクス状に備えているが、図を解り易くするため、図２では画素部６０８を１つだけ示している。マトリクス状に配置された画素部６０８は表示領域６０９を形成し、各画素部６０８が表示画像の画素の役割をはたし、表示領域６０９に画像を表示する。
各画素部６０８の薄膜トランジスタ６１０は、ソースが画素電極６１１に接続され、ドレインが映像線６２２に接続され、ゲートが走査線６２１に接続される。この薄膜トランジスタ６１０は、画素電極６１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像線６２２に接続される方をドレインと称する。また、画素電極６１１と対向電極６１５とは容量（液晶容量）を形成している。
液晶駆動回路１５０は、ＴＦＴ基板６２０を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置され、液晶駆動回路１５０は走査線６２１と映像線６２２と対向電極線６２５に接続している。
【００１２】
ＴＦＴ基板６２０には、フレキシブルプリント基板７２が接続されている。また、フレキシブルプリント基板７２にはコネクタ６４０が設けられている。コネクタ６４０は外部信号線と接続され、外部からの信号がコネクタ６４０に入力される。コネクタ６４０と液晶駆動回路１５０の間には配線６３１が設けられており、外部からの信号は液晶駆動回路１５０に入力される。
また、フレキシブルプリント基板７２はバックライト７００に定電圧を供給している。バックライト７００は液晶表示パネル（ＬＣＤ）の光源として使用される。なお、バックライト７００は液晶表示パネルＬＣＤの裏面または前面に設けられるが、図１では図を簡潔にするため、液晶表示パネルＬＣＤと並べて表示している。
また、液晶駆動回路１５０は画素が表示すべき階調に対応する階調電圧を映像線６２２に出力する。薄膜トランジスタ６１０がオン状態（導通）になると、映像線６２２から階調電圧（映像信号）が画素電極６１１に供給される。その後、薄膜トランジスタ６１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極６１１に保持される。
対向電極６１５には、対向電極線６２５を介して一定の対向電極電圧が印加されており、液晶表示パネル（ＬＣＤ）は画素電極６１１と対向電極６１５との間の電位差により、間に挟まれた液晶分子の配向方向を変化させ、光の透過率または反射率を変化させることで画像を表示する。
【００１３】
図３は、図１に示す単純マトリクス方式のバリア液晶表示パネル２０の概略断面構造を示す断面図である。
図３に示すように、単純マトリクス方式のバリア液晶表示パネル２０は、複数のＸ電極（ＤＥＸ）と、配向膜（ＡＲ１１）が形成される基板（ＳＵＢ１１）と、複数のＹ電極（ＤＥＹ）と、配向膜（ＡＲ１２）が形成される基板（ＳＵＢ１２）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（ＳＬ）により、両基板を貼り合わせると共に、シール材の内側に液晶（ＬＣＳ）を封入、封止し、さらに、両基板の外側に偏光板（ＰＯＬ１１，ＰＯＬ１２）を貼り付けて構成される。
複数のＸ電極（ＤＥＸ）と、複数のＹ電極（ＤＥＹ）とは、それぞれ帯状の電極で形成され、互いに交差するよう配置される。
図４は、図１に示す単純マトリクス方式のバリア液晶表示パネル２０のＸ電極とＹ電極を説明するための図である。
図４に示すように、複数のＸ電極（ＤＥＸ）は、短冊状に、それぞれ交互に配置される複数の第１のＸ電極（ＤＥＸＡ）と複数の第２のＸ電極（ＤＥＸＢ）とで構成され、複数のＹ電極（ＤＥＹ）は、短冊状に、それぞれ交互に配置される複数の第１のＹ電極（ＤＥＹＡ）と複数の第２のＹ電極（ＤＥＹＢ）とで構成される。
複数の第１のＸ電極（ＤＥＸＡ）は、例えば、バリア液晶表示パネル２０の一方の短辺側において共通に接続され、それぞれの第１のＸ電極（ＤＥＸＡ）には、ＶＸ１の駆動電圧が入力される。また、複数の第２のＸ電極（ＤＥＸＢ）は、バリア液晶表示パネル２０の他方の短辺側において共通に接続され、それぞれの第２のＸ電極（ＤＥＸＢ）には、ＶＸ２の駆動電圧が入力される。
同様に、複数の第１のＹ電極（ＤＥＹＡ）は、例えば、バリア液晶表示パネル２０の一方の長辺側において共通に接続され、それぞれの第１のＹ電極（ＤＥＹＡ）には、ＶＹ１の駆動電圧が入力される。また、複数の第２のＹ電極（ＤＥＹＢ）は、バリア液晶表示パネル２０の他方の長辺側において共通に接続され、それぞれの第２のＹ電極（ＤＥＹＢ）には、ＶＹ２の駆動電圧が入力される。
【００１４】
図４に示すように、複数の第１のＸ電極（ＤＥＸＡ）には、ＶＸ１の駆動電圧として、ＣＯＭの電圧が入力され、同様に、複数の第１のＹ電極（ＤＥＹＡ）にも、ＶＹ１の駆動電圧として、ＣＯＭの電圧が入力される。
さらに、複数の第２のＸ電極（ＤＥＸＢ）には、ＶＸ２の電圧として、スイッチ回路（ＳＷ１）により、ＣＯＭの電圧、あるいは、ＣＯＭの電圧と逆相のバーＣＯＭの電圧が入力され、複数の第２のＹ電極（ＤＥＹＢ）には、ＶＹ２の電圧として、スイッチ回路（ＳＷ２）により、ＣＯＭの電圧、あるいは、ＣＯＭの電圧と逆相のバーＣＯＭの電圧が入力される。
図５に、単純マトリクス方式のバリア液晶表示パネル２０に表示されるバリアパターンを示す。なお、図５は、バリア液晶表示パネル２０が、ＴＮなどのノーマリーホワイトの液晶表示パネルを用いた場合を図示している。
また、図６は、図５に示すＶＸ１、ＶＸ２、ＶＹ１、ＶＹ２の電圧波形を示す図である。
図５のＭｏｄｅ１は、バリア液晶表示パネル２０を、縦方向で使用する場合のバリアパターン表示である。図６（ａ）に示すように、図５のＭｏｄｅ１では、ＶＹ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と同相の電圧で、ＶＸ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と逆相の電圧である。
そのため、図５のＭｏｄｅ１の場合は、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間、および、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間は白表示（即ち、光が透過する状態）に、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間、および、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間は黒表示（即ち、光が遮光される状態）となる。
【００１５】
図５のＭｏｄｅ２は、バリア液晶表示パネル２０を、横方向で使用する場合のバリアパターン表示である、図６（ｂ）に示すように、図５のＭｏｄｅ２では、ＶＹ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と逆相の電圧で、ＶＸ２の電圧は、ＶＸ１（またはＶＹ１）の電圧と同相の電圧である。
そのため、図５のＭｏｄｅ２の場合は、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間、および、ＶＹ１の電圧が入力される第１のＹ電極（ＤＥＹＡ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間は白表示に、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ１の電圧が入力される第１のＸ電極（ＤＥＸＡ）との間、および、ＶＹ２の電圧が入力される第２のＹ電極（ＤＥＹＢ）と、ＶＸ２の電圧が入力される第２のＸ電極（ＤＥＸＢ）との間は黒表示となる。
液晶は、長時間直流が印加されると寿命が短くなるので、バリア液晶表示パネル２０においても、図６に示すように、ＶＸ１、ＶＸ２、ＣＯＭ、ＶＹ１、ＶＹ２の電圧は、交流化される。
ここで、バリア液晶表示パネル２０の交流化周波数（図６のfrequency）は、液晶表示装置１０の１フレーム周波数と同期する必要はなく、例えば、アクティブマトリクス方式の液晶表示装置１０の１フレーム周波数が、６０Ｈｚの場合、バリア液晶表示パネル２０の交流化周波数は、例えば、４０Ｈｚ、あるいは、８０Ｈｚとしてもよい。なお、交流化周波数を遅くすることにより、消費電力を低減することが可能である。
【００１６】
［従来技術の問題点］
図１１は、従来のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
以下、本発明の特徴を説明する前に、図１１を用いて、従来のパララックスバリア方式の立体表示装置の問題点について説明する。
アクティブマトリクス方式の液晶表示装置１０と、単純マトリクス方式のバリア液晶表示パネル２０と、１個の液晶駆動回路１５０で駆動する場合、バリア液晶表示パネル２０の駆動電圧の交流化における、Ｈｉｇｈレベル（以下、Ｈレベル）からＬｏｗレベル（以下、Ｌレベル）への切り替え時点、および、ＬレベルからＨレベルへの切り替え時点で、液晶表示装置１０の表示画面にちらつき等の表示異常が見られる。
この現象は、以下のように説明できる。一般に、バリア液晶表示パネル２０の駆動電圧は、インバータから出力される。
図１１に示すように、インバータから出力されるＣＯＭの電圧のＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点に、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオンとなる期間が存在し、インバータを介して、ＶＤＤの電圧が供給されている電源ラインから、ＧＮＤの電圧が供給されている電源ラインに向かって突入電流（Current）が流れる。
ここで、例えば、チャージポンプ生成方式の電源回路などの、電源回路の駆動生成能力が低い場合、電源ラインの電圧ドロップが発生する。そして、バリア液晶表示パネル２０の交流化周波数と、液晶表示装置１０の１フレーム周波数とが異なる場合、液晶表示装置１０の画像の表示中に、電源ラインの電圧ドロップが生じることになり、これがノイズとなり表示画質の劣化を招く。
【００１７】
［本実施例１の特徴］
図７Ａは、本発明の実施例のパララックスバリア方式の立体表示装置における、駆動電圧を出力するインバータの回路構成を示す図であり、図７Ｂは、図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される駆動電圧の電圧波形を示す図であり、図７Ｃは、図７Ａのインバータに入力される制御信号の電圧波形と、図７Ａのインバータから出力される反転駆動電圧の電圧波形を示す図である。
図７Ａに示すように、本実施例では、駆動電圧を出力するインバータを構成するｐ型ＭＯＳトランジスタ（ＰＭＯＳ）のゲートには、ＳＰＭの制御信号を入力し、また、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）のゲートには、ＳＮＭの制御信号を入力する。
このように、本実施例では、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）のゲートに異なる制御信号を入力し、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とを独立して制御する。
ＳＰＭの制御信号は、ＬレベルからＨレベルになる時点が、ＳＮＭの制御信号が、ＬレベルからＨレベルになる時点よりも早く、ＳＮＭの制御信号は、ＨレベルからＬレベルになる時点が、ＳＰＭの制御信号が、ＨレベルからＬレベルになる時点よりも早い。
したがって、図７Ｂに示すように、インバータから出力されるＣＯＭの電圧の電圧レベルが切り替わる直前のタイミング（バリア液晶表示パネル２０の帰線期間内）で、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオフとなる。その後、ＣＯＭの電圧レベルに応じて、一方のＭＯＳトランジスタがオンとなる。
【００１８】
このように、本実施例のインバータでは、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）がともにオフとなる期間（ノンオーバラップ期間；Ｔ−ＮＯ）を有し、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオンとなることがないので、インバータを介して、ＶＤＤの電圧が供給されている電源ラインから、ＧＮＤの電圧が供給されている電源ラインに向かって流れる突入電流（Current）を抑制することができる。
その結果、本実施例では、バリア液晶表示パネル２０の駆動電圧の交流化における、ＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点で、液晶表示装置１０の表示画面に生じるちらつきを低減することができる。
パララックスバリア方式の立体表示装置に求められる要素の一つとして観測者の視覚への負担の軽減が挙げられるが、本実施例では、バリア液晶表示パネル２０の駆動電圧の交流化における、ＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点での、液晶表示装置１０の表示画面に生じるちらつきを低減することができ、良好な画質を得ることができるので、目の疲れを軽減することが可能となる。
なお、図７Ｂ、図７Ｃにおいて、点線で示す電圧波形は、従来のパララックスバリア方式の立体表示装置において、インバータに入力される制御電圧の電圧波形である。
また、図７Ｃは、図７Ａのインバータにおいて、ＣＯＭの電圧と逆相のバーＣＯＭの電圧（本発明の反転駆動電圧）を生成するためのＳＰＭの制御信号およびＳＮＭの制御信号の電圧波形を示す図であるが、ＳＰＭの制御信号およびＳＮＭの制御信号の位相が、１８０度異なっているだけであるので、詳細な説明は省略する。
【００１９】
［変形例］
本実施例において、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、複数のＸ電極（ＤＥＸ）と複数のＹ電極（ＤＥＸ）との中で、黒表示となっている電極同士を短絡させることにより、消費電流を抑制することが可能となる。
例えば、Ｍｏｄｅ１の場合、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、第２のＸ電極（ＤＥＸＢ）と第１のＹ電極（ＤＥＹＡ）、および、第２のＸ電極（ＤＥＸＢ）と第２のＹ電極（ＤＥＹＢ）とを短絡させることにより、図８に示すように、第２のＸ電極（ＤＥＸＢ）、第１のＹ電極（ＤＥＹＡ）、および、第２のＹ電極（ＤＥＹＢ）の電位は、ＣＯＭの電圧と、バーＣＯＭの電圧の中間電位となるので、次の電圧書き込み時に電圧変動が約半分となり消費電流を抑制することが可能となる。
図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、複数のＸ電極（ＤＥＸ）と複数のＹ電極（ＤＥＸ）との中で、黒表示となっている電極同士を短絡させるためには、図９に示すように、液晶駆動回路１５０内の第１のＹ電極（ＤＥＹＡ）、および、第２のＹ電極（ＤＥＹＢ）に接続される配線と、第２のＸ電極（ＤＥＸＢ）に接続される配線との間にトランスファゲート回路（ＴＧ）を設け、このトランスファゲート回路（ＴＧ）を、ＳＰＭの制御信号とＳＮＭの制御信号が入力される排他的論理和回路（ＥＯＲ）で制御するようにすればよい。なお、図９において、ＩＮＶはインバータである。
ＳＰＭの制御信号とＳＮＭの制御信号が入力される排他的論理和回路（ＥＯＲ）は、ＳＰＭの制御信号とＳＮＭの制御信号が不一致の場合にＨレベルとなるので、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、トランスファゲート回路（ＴＧ）がオンとなり、複数のＸ電極（ＤＥＸ）と複数のＹ電極（ＤＥＸ）との中で、黒表示となっている電極同士を短絡させることができる。なお、図９に示す回路は、液晶駆動回路１５０に設けられる。
また、Ｍｏｄｅ２の場合は、図７Ｂ、図７Ｃに示すノンオーバーラップ期間（Ｔ−ＮＯ）中に、第２のＹ電極（ＤＥＹＢ）と第１のＸ電極（ＤＥＸＡ）、および、第２のＹ電極（ＤＥＹＢ）と第２のＸ電極（ＤＥＸＢ）とを短絡させることにより、消費電流を抑制することが可能となる。
さらには、全てのＸ電極（ＤＥＸ）と、全てのＹ電極（ＤＥＹ）とを短絡させるようにしてもよい。
【００２０】
［実施例２］
図１０は、本発明の実施例１の立体表示装置における、駆動電圧を出力するインバータを説明するための図であり、同図（ａ）は、インバータの回路構成を、同図（ｂ）は、インバータの出力電圧の電圧波形と、突入電流の電流波形を示す図である。
本実施例では、駆動電圧を出力するインバータにおいて、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ＶＤＤの電圧が供給されている電源ラインとの間、および、ｎ型ＭＯＳトランジスタ（ＰＮＯＳ）と、ＧＮＤの電圧が供給されている電源ラインとの間に、ＲＳの抵抗素子を設けた点で、前述の実施例１と相異する。
本実施例では、インバータから出力されるＣＯＭの電圧のＨレベルからＬレベルへの切り替え時点、および、ＬレベルからＨレベルへの切り替え時点に、ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）と、ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）とが同時にオンとなる期間が存在し、インバータを介して、ＶＤＤの電圧が供給されている電源ラインから、ＧＮＤの電圧が供給されている電源ラインに向かって突入電流（Current）が流れたとしても、ＲＳの抵抗素子で、突入電流（Current）のピーク電流値を抑制することができる。
なお、前述の説明では、アクティブマトリクス方式の液晶表示装置１０の前面に、単純マトリクス方式のバリア液晶表示パネル２０を配置した場合について説明したが、液晶表示装置１０に代えて、無機ＥＬ表示装置、あるいは、有機ＥＬ表示装置を使用するようにしてもよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００２１】
１０ アクティブマトリクス方式の液晶表示装置
２０ 単純マトリクス方式のバリア液晶表示パネル
３０ 左眼
４０ 右眼
５０ パララックスバリア
６０ 表示パネル
７２ フレキシブルプリント基板
１５０ 液晶駆動回路
６０８ 画素部
６０９ 表示領域
６１０ 薄膜トランジスタ
６１１ 画素電極
６１５ 対向電極（コモン電極）
６２０，６３０ 基板
６２１ 走査線（ゲート線とも呼ぶ）
６２２ 映像線（ドレイン線とも呼ぶ）
６２５ 対向電極線
６３１ 配線
６４０ コネクタ
７００ バックライト
ＬＣＤ 液晶表示パネル
ＳＵＢ１１，ＳＵＢ１２ 基板
ＰＯＬ１１，ＰＯＬ１２ 偏光板
ＡＲ１１，ＡＲ１２ 配向膜
ＳＬ シール材
ＬＣＳ 液晶
ＤＥＸ Ｘ電極
ＤＥＸＡ 第１のＸ電極
ＤＥＸＢ 第２のＸ電極
ＤＥＹ Ｙ電極
ＤＥＹＡ 第１のＹ電極
ＤＥＹＢ 第２のＹ電極
ＰＭＯＳ ｐ型ＭＯＳトランジスタ
ＮＭＯＳ ｎ型ＭＯＳトランジスタ
ＲＳ 抵抗素子
ＳＷ１，ＳＷ２ スイッチ回路
ＥＯＲ 排他的論理和回路
ＴＧ トランファゲート回路
ＩＮＶ インバータ
【特許請求の範囲】
【請求項１】
表示パネルと、
前記表示パネル上に配置されるバリア液晶パネルと、
前記表示パネルと前記バリア液晶パネルとを駆動する駆動回路とを有する立体表示装置であって、
前記表示パネルの１フレーム周波数と、前記バリア液晶パネルの交流化周波数とは異なっており、
前記バリア液晶パネルは、前記駆動回路から入力される駆動電圧により駆動され、
前記駆動回路は、前記駆動電圧を出力するインバータ回路を有し、
前記インバータ回路のｐ型トランジスタとｎ型トランジスタとを独立に制御し、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベル、あるいは、ＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間を有することを特徴とする立体表示装置。
【請求項２】
前記駆動電圧のＨｉｇｈレベルからＬｏｗレベルへの切り替わり時に、前記ｎ型トランジスタがオンとなる前に、先に前記ｐ型トランジスタがオフとなり、
前記駆動電圧のＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタがオンとなる前に、先に前記ｎ型トランジスタがオフとなることを特徴とする請求項１に記載の立体表示装置。
【請求項３】
前記インバータ回路のｐ型トランジスタおよび前記ｎ型トランジスタは、オンとなる期間が、オフの期間よりも短いことを特徴とする請求項１に記載の立体表示装置。
【請求項４】
前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、
前記バリア液晶パネルは、複数のＸ電極と、
前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、
前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、
前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、
前記複数の第１のＸ電極、前記複数の第１のＹ電極、および前記複数の第２のＹ電極に、前記駆動電圧が入力され、
前記複数の第２のＸ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力されることを特徴とする請求項１に記載の立体表示装置。
【請求項５】
前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数の第２のＸ電極と、前記複数のＹ電極とを短絡させることを特徴とする請求項４に記載の立体表示装置。
【請求項６】
前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、
前記バリア液晶パネルは、複数のＸ電極と、
前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、
前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、
前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、
前記複数の第１のＸ電極、前記複数の第２のＸ電極、および前記複数の第１のＹ電極に、前記駆動電圧が入力され、
前記複数の第２のＹ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力されることを特徴とする請求項１に記載の立体表示装置。
【請求項７】
前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数の第２のＹ電極とを短絡させることを有することを特徴とする請求項６に記載の立体表示装置。
【請求項８】
前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数のＹ電極とを短絡させることを特徴とする請求項４または請求項６に記載の立体表示装置。
【請求項９】
前記インバータ回路は、前記ｐ型トランジスタの第１電極に接続される第１抵抗素子と、前記ｎ型トランジスタの第１電極に接続される第２抵抗素子とを有することを特徴とする請求項１に記載の立体表示装置。
【請求項１０】
前記バリア液晶パネルの交流化周波数は、前記表示パネルの１フレーム周波数よりも低いことを特徴とする請求項１に記載の立体表示装置。
【請求項１】
表示パネルと、
前記表示パネル上に配置されるバリア液晶パネルと、
前記表示パネルと前記バリア液晶パネルとを駆動する駆動回路とを有する立体表示装置であって、
前記表示パネルの１フレーム周波数と、前記バリア液晶パネルの交流化周波数とは異なっており、
前記バリア液晶パネルは、前記駆動回路から入力される駆動電圧により駆動され、
前記駆動回路は、前記駆動電圧を出力するインバータ回路を有し、
前記インバータ回路のｐ型トランジスタとｎ型トランジスタとを独立に制御し、前記駆動電圧のＨｉｇｈレベルからＬｏｗレベル、あるいは、ＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間を有することを特徴とする立体表示装置。
【請求項２】
前記駆動電圧のＨｉｇｈレベルからＬｏｗレベルへの切り替わり時に、前記ｎ型トランジスタがオンとなる前に、先に前記ｐ型トランジスタがオフとなり、
前記駆動電圧のＬｏｗレベルからＨｉｇｈレベルへの切り替わり時に、前記ｐ型トランジスタがオンとなる前に、先に前記ｎ型トランジスタがオフとなることを特徴とする請求項１に記載の立体表示装置。
【請求項３】
前記インバータ回路のｐ型トランジスタおよび前記ｎ型トランジスタは、オンとなる期間が、オフの期間よりも短いことを特徴とする請求項１に記載の立体表示装置。
【請求項４】
前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、
前記バリア液晶パネルは、複数のＸ電極と、
前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、
前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、
前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、
前記複数の第１のＸ電極、前記複数の第１のＹ電極、および前記複数の第２のＹ電極に、前記駆動電圧が入力され、
前記複数の第２のＸ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力されることを特徴とする請求項１に記載の立体表示装置。
【請求項５】
前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数の第２のＸ電極と、前記複数のＹ電極とを短絡させることを特徴とする請求項４に記載の立体表示装置。
【請求項６】
前記バリア液晶パネルは、単純マトリクス型の液晶表示パネルであり、
前記バリア液晶パネルは、複数のＸ電極と、
前記複数のＸ電極とそれぞれ交差する複数のＹ電極とを有し、
前記複数のＸ電極は、それぞれ交互に配置される複数の第１のＸ電極と複数の第２のＸ電極とで構成され、
前記複数のＹ電極は、それぞれ交互に配置される複数の第１のＹ電極と複数の第２のＹ電極とで構成され、
前記複数の第１のＸ電極、前記複数の第２のＸ電極、および前記複数の第１のＹ電極に、前記駆動電圧が入力され、
前記複数の第２のＹ電極に、前記駆動電圧に対して逆相の反転駆動電圧が入力されることを特徴とする請求項１に記載の立体表示装置。
【請求項７】
前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数の第２のＹ電極とを短絡させることを有することを特徴とする請求項６に記載の立体表示装置。
【請求項８】
前記ｐ型トランジスタと前記ｎ型トランジスタとが共にオフとなる期間内に、前記複数のＸ電極と、前記複数のＹ電極とを短絡させることを特徴とする請求項４または請求項６に記載の立体表示装置。
【請求項９】
前記インバータ回路は、前記ｐ型トランジスタの第１電極に接続される第１抵抗素子と、前記ｎ型トランジスタの第１電極に接続される第２抵抗素子とを有することを特徴とする請求項１に記載の立体表示装置。
【請求項１０】
前記バリア液晶パネルの交流化周波数は、前記表示パネルの１フレーム周波数よりも低いことを特徴とする請求項１に記載の立体表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１２−１３２９４４（Ｐ２０１２−１３２９４４Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８１５２６（Ｐ２０１０−２８１５２６）
【出願日】平成２２年１２月１７日（２０１０．１２．１７）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月１７日（２０１０．１２．１７）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
[ Back to top ]