組込制御装置
【課題】ＤＭＡ装置を停止させることなく、データ整合性を維持しつつ記憶装置のデータ整合性診断を簡易な構成で実施することのできる組込制御装置を提供する。
【解決手段】データ転送装置１０２が記憶装置１０３にデータを書き込み、またはデータを読み取っている記憶領域５０１のアドレスは、データ転送装置１０２が備えるレジスタに格納されている。演算装置１０１は、そのレジスタから記憶領域５０１のアドレスを知ることができるので、これを避けてデータ整合性診断を実施する。
【解決手段】データ転送装置１０２が記憶装置１０３にデータを書き込み、またはデータを読み取っている記憶領域５０１のアドレスは、データ転送装置１０２が備えるレジスタに格納されている。演算装置１０１は、そのレジスタから記憶領域５０１のアドレスを知ることができるので、これを避けてデータ整合性診断を実施する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、組込制御装置に関するものである。
【背景技術】
【０００２】
組込制御装置は、制御対象機器を電子的に制御する装置であり、制御プログラムを実行する演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、データを格納するメモリまたはハードディスク装置、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）装置などを備える。
【０００３】
ＤＭＡ装置は、ＣＰＵが実行するプログラムの動作によらず、記憶装置間または記憶装置とＩ／Ｏデバイスの間で直接データを転送する装置である。ＤＭＡ装置はＣＰＵを介さずに独立して記憶装置にアクセスするため、ＣＰＵとの間で排他制御を実施しないと、ＤＭＡ装置とＣＰＵがそれぞれ記憶装置にアクセスし、アクセス競合によって記憶装置内のデータが破壊されたり、ＤＭＡ装置またはＣＰＵが意図していないデータが転送されたりする可能性がある。上記のような不都合を防止するため、ＤＭＡ装置がアクセスする記憶領域は、他の装置（主にＣＰＵ）がアクセスしないように設計する必要がある。
【０００４】
一方、記憶装置に故障などが生じていないかを診断するため、記憶装置上のデータを汎用レジスタに一旦退避し、記憶装置に診断用のデータを格納し、そのデータを再度読み出して、格納したデータと読み出したデータが整合するか否かを検証することにより、記憶装置の診断を実施する場合がある。
【０００５】
この診断は全記憶領域に対して実施するのが通常であるため、ＤＭＡ装置がデータを読み取っている記憶領域に対して、診断を実施するＣＰＵがデータを書き込んだり、ＣＰＵが診断を実施している記憶領域に対して、ＤＭＡ装置がデータを書き込んだりする可能性がある。これらが生じると、ＤＭＡ装置または診断処理いずれかが正常に動作できなくなってしまう。
【０００６】
下記特許文献１では、上記のような不都合を解決するため、ＤＭＡ装置が停止しているときにメモリ診断を実施するか、またはメモリ診断を実施する前にＤＭＡ装置を停止させている。
【０００７】
また下記特許文献２では、メモリ診断をする際に、メモリにアクセスするためのデータ経路である通信バスの制御権を取得し、メモリ診断を実施する際にＤＭＡ装置が通信バスを利用してメモリにアクセスすることができないようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−６６９６５号公報
【特許文献２】特開平３−１００７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記特許文献１に記載されている技術は、メモリ診断を実施する前にＤＭＡ装置を停止する必要があるため、ＤＭＡ装置を停止することができない制御装置、ＤＭＡ装置を停止すると性能低下を招く制御装置などでは採用することが難しい。また、上記特許文献２に記載されている技術は、ＣＰＵが通信バスの制御権を取得することができる機能が備わっていない制御装置では実現できない。
【００１０】
本発明は、上記のような課題を解決するためになされたものであり、ＤＭＡ装置を停止させることなく、データ整合性を維持しつつ記憶装置のデータ整合性診断を簡易な構成で実施することのできる組込制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る組込制御装置において、演算装置は、データ転送装置がアクセスしていない記憶領域に対してデータ整合性診断を実施する。
【発明の効果】
【００１２】
本発明に係る組込制御装置は、データ転送装置がアクセスしていない記憶領域に対してデータ整合性診断を実施するので、データ転送装置の動作を停止することなく、安全に診断を実施することができる。また、演算装置が診断を実施する条件を制御することによってデータ破壊を防止するので、特殊な構成を設ける必要がなく、コストや実装面積などの観点でも有利である。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る組込制御装置１００の機能ブロック図である。
【図２】データ転送装置１０２が記憶装置１０３にデータを書き込む動作例を示す図である。
【図３】データ転送装置１０２が記憶装置１０３からデータを読み取る動作例を示す図である。
【図４】演算装置１０１が記憶装置１０３上の記憶領域に対してデータ整合性診断を実施する従来の処理フローを示す図である。
【図５】データ転送装置１０２がアクセスしている記憶領域を避けて演算装置１０１がデータ整合性診断を実施する原理を説明する図である。
【図６】演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。
【図７】実施形態２における記憶装置１０３上の記憶領域の構成例を示す図である。
【図８】実施形態２において演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
図１は、本発明の実施形態１に係る組込制御装置１００の機能ブロック図である。組込制御装置１００は、制御対象機器を電子的に制御する装置であり、演算装置１０１、データ転送装置１０２、記憶装置１０３を備える。これらはバス１０４で接続されている。
【００１５】
演算装置１０１は、制御対象機器を制御するための制御演算処理を記述した制御プログラムを実行する。また、記憶装置１０３が正常動作しているか否かをチェックするためのデータ整合性診断を実施する。データ整合性診断の詳細は後述の図４で説明する。
【００１６】
データ転送装置１０２は、演算装置１０１の指示によらず独立して記憶装置１０３にアクセスし、記憶装置１０３に対してデータを読み書きする。上述のＤＭＡ装置などがデータ転送装置１０２に相当する。データ転送装置１０２は、現在アクセスしている記憶装置１０３上のアドレスを格納するレジスタを備える。演算装置１０１は、このレジスタが格納しているアドレスを参照することにより、データ転送装置１０２が現在アクセスしている記憶装置１０３上のアドレスを知ることができる。
【００１７】
記憶装置１０３は、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ハードディスク装置、フラッシュＲＯＭなどのデータ記憶装置である。
【００１８】
演算装置１０１は、制御プログラムを実行する過程で、記憶装置１０３にデータを書き込み、または記憶装置１０３が格納しているデータを読み取る。一方、データ転送装置１０２は、演算装置１０１が実行する制御プログラムの動作に依拠しない回路部品などが記憶装置１０３にデータを書き込み、またはデータを読み取る際に用いられる。
【００１９】
図２は、データ転送装置１０２が記憶装置１０３にデータを書き込む動作例を示す図である。ここでは、ＡＤ変換器２０２による変換結果をレジスタから記憶装置１０３に転送する動作例を説明する。
【００２０】
図２において、タイマ２０１は所定周期でイベント信号を生成する機能を備えている。このイベント信号がＡＤ変換器２０２に到達すると、ＡＤ変換器２０２はＡＤ変換を開始する。ＡＤ変換器２０２は、ＡＤ変換の結果をＡＤ変換結果レジスタ２０３に格納する。
【００２１】
ＡＤ変換器２０２は、ＡＤ変換の結果をＡＤ変換結果レジスタ２０３に格納するとともに、データ転送装置１０２に対してデータ転送要求を発行する。
【００２２】
データ転送装置１０２は、データ転送要求を受け取ると、ＡＤ変換結果レジスタ２０３からＡＤ変換結果を読み取り、そのＡＤ変換結果を記憶装置１０３に転送して書き込む。格納先アドレスは転送を実施する毎に順次加算される。すなわち、データ転送装置１０２は記憶装置１０３に順次アクセスする。データ転送装置１０２は、データ転送を所定回数実施すると、格納先アドレスを記憶装置１０３の先頭アドレスに戻す。
【００２３】
図３は、データ転送装置１０２が記憶装置１０３からデータを読み取る動作例を示す図である。ここでは通信装置３０１が記憶装置１０３に格納されているデータを他の通信装置に送信する動作例を説明する。
【００２４】
通信装置３０１は、他の通信装置に送信するデータを記憶装置１０３から順次読み出すようにデータ転送装置１０２へ要求する。データ転送装置１０２は、記憶装置１０３にアクセスして送信データを読み取り、送信用レジスタ３０２に転送する。通信装置３０１は送信用レジスタ３０２が格納している送信データを宛先に送信する。通信装置３０１は、送信が完了すると、次の送信データを読み出すようにデータ転送装置１０２へ要求する。データ転送装置１０２は、記憶装置１０３に対するアクセス先アドレスを加算し、次の送信データを読み取る。データ転送を所定回数実施すると、格納先アドレスを記憶装置１０３の先頭アドレスに戻す。
【００２５】
図４は、演算装置１０１が記憶装置１０３上の記憶領域に対してデータ整合性診断を実施する従来の処理フローを示す図である。データ整合性診断は、記憶装置１０３から読み取ったデータが先に書き込んだデータと整合するか否かにより、記憶装置１０３の記憶領域にエラーが生じていないかを診断するための処理である。以下、図４の各ステップについて説明する。
【００２６】
（図４：ステップＳ４００）
演算装置１０１は、所定のタイミングで本処理フローを開始する。例えば、所定周期毎に本処理フローを実施する、組込制御装置１００の電源がＯＦＦになってから所定時間経過した後に改めて組込制御装置１００を起動して本処理フローを実施する、などのタイミングが考えられる。
【００２７】
（図４：ステップＳ４０１）
演算装置１０１は、診断対象とする記憶装置１０３上の記憶領域に格納されているデータを、別の記憶装置（例えばＲＡＭ、ＲＯＭなど）に退避する。
【００２８】
（図４：ステップＳ４０２）
演算装置１０１は、診断対象とする記憶装置１０３上の記憶領域に、テスト用の値を書き込む。
【００２９】
（図４：ステップＳ４０３）
演算装置１０１は、ステップＳ４０２で書き込んだテスト用の値を、診断対象とする記憶装置１０３上の記憶領域から読み取る。
【００３０】
（図４：ステップＳ４０４）
演算装置１０１は、ステップＳ４０２で書き込んだ値とステップＳ４０３で読み取った値が一致するか否かにより、両者の整合性を確認する。一致する場合はステップＳ４０５へ進み、一致しない場合はステップＳ４０６へ進む。
【００３１】
（図４：ステップＳ４０５〜Ｓ４０６）
演算装置１０１は、ステップＳ４０４でデータが整合することを確認した場合は診断対象領域が正常であると判定し（Ｓ４０５）、データが整合しなかった場合は診断対象領域にエラーが生じていると判定する（Ｓ４０６）。また、判定結果をＲＡＭなどの適当な記憶装置に格納しておく。
【００３２】
（図４：ステップＳ４０７）
演算装置１０１は、ステップＳ４０１で退避したデータを、元の記憶領域に書き戻す。また、必要に応じて、診断結果を適当な上位装置などに報告する。
【００３３】
以上、演算装置１０１が記憶装置１０３を診断する手順について説明した。次に、診断途中にデータ転送装置１０２が診断対象領域にアクセスした際に生じる不都合について説明する。
【００３４】
図２において、演算装置１０１がステップＳ４０２を実行してからステップＳ４０３を実行し終えるまでの間に、データ転送装置１０２が、記憶装置１０３の診断対象領域にデータを書き込む可能性がある。このとき、演算装置１０１は、ステップＳ４０４でデータが整合していないとみなし、記憶装置１０３にエラーが生じていると誤判断してしまう。さらには、データ転送装置１０２が書き込んだデータを、ステップＳ４０７で演算装置１０１が上書きしてしまう。
【００３５】
図３において、演算装置１０１がステップＳ４０２を実行してからステップＳ４０７を実行し終えるまでの間に、データ転送装置１０２が、記憶装置１０３の診断対象領域からデータを読み取る可能性がある。このとき、演算装置１０１が書き込んだテスト用の値が送信用レジスタ３０２に転送されることになるので、通信装置３０１は誤ったデータを送信してしまう。
【００３６】
すなわち、記憶装置１０３の記憶領域のうち、データ転送装置１０２がデータを書き込み、またはデータを読み取っている記憶領域に対して演算装置１０１が整合性診断を実施すると、本来意図していたデータとは異なるデータを誤使用してしまう可能性がある。そこで演算装置１０１は、データ転送装置１０２がデータを書き込んでおらず、またはデータを読み取っていない記憶領域に対して、整合性診断を実施する必要がある。
【００３７】
図５は、データ転送装置１０２がアクセスしている記憶領域を避けて演算装置１０１がデータ整合性診断を実施する原理を説明する図である。以下、図５にしたがってデータ整合性診断を実施する対象領域を定める手法を説明する。
【００３８】
データ転送装置１０２が記憶装置１０３にデータを書き込み、またはデータを読み取っている記憶領域５０１のアドレスは、データ転送装置１０２が備えるレジスタに格納されている。演算装置１０１は、そのレジスタから記憶領域５０１のアドレスを知ることができるので、これを避けてデータ整合性診断を実施する。確実に回避するためには、記憶領域５０１の直前の記憶領域５０２に対してデータ整合性診断を実施すればよい。
【００３９】
ただし、演算装置１０１がデータ整合性診断を実施している間に、データ転送装置１０２がアクセスするアドレスが巡回し、記憶領域５０２に到達する可能性がある。そこで、データ整合性診断を実施している途中でデータ転送装置１０２がアクセスする記憶領域５０３の範囲をあらかじめ確定しておき、データ整合性診断を実施する記憶領域５０２が記憶領域５０３と重ならないように、１回で診断する記憶領域サイズを適切に定めておく必要がある。
【００４０】
図６は、演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。以下、図６の各ステップについて説明する。
【００４１】
（図６：ステップＳ６００）
演算装置１０１は、所定のタイミングで本処理フローを開始する。開始基準は、図４の処理フローを開始する基準と同様でよい。
【００４２】
（図６：ステップＳ６０１）
演算装置１０１は、データ転送装置１０２が備えるレジスタを参照して、データ転送装置１０２が記憶装置１０３にアクセスしているアドレスを取得する。
【００４３】
（図６：ステップＳ６０２）
演算装置１０１は、データ整合性診断を実施している途中でアクセスがデータ転送装置１０２と競合しない記憶領域５０２の開始アドレスおよびサイズを決定する。例えば以下のような基準にしたがって、記憶領域５０２を決定することができる。各基準例を適宜組み合わせることもできる。
【００４４】
（図６：ステップＳ６０２：基準例その１）
データ整合性診断を実施している最中は、本来の制御演算は停止するのが通常である。そのため、データ整合性診断を実施する記憶領域５０２のサイズは、制御演算を停止することが許容される時間に鑑みて定めることが望ましい。
【００４５】
（図６：ステップＳ６０２：基準例その２）
データ転送装置１０２が記憶装置１０３にアクセスしてデータ転送を実施する周期は、あらかじめ定まっている場合がある。また、演算装置１０１が自らデータ転送装置１０２に対してデータ転送を指示する場合もある。そこで、（ａ）データ転送装置１０２が記憶装置１０３にアクセスする周期、（ｂ）データ転送装置１０２が１度にデータ転送を実施する記憶領域５０１のサイズ、（ｃ）演算装置１０１が単位記憶容量に対してデータ整合性診断を実施するために要する時間、などに基づき、アクセスが競合しない記憶領域５０２の開始アドレスおよびサイズを逆算することができる。
【００４６】
（図６：ステップＳ６０２：基準例その３）
データ整合性診断を実施する記憶領域５０２のサイズをできる限り小さくする。例えばブロック単位など、演算装置１０１が記憶装置１０３にアクセスする最小アクセス単位とすればよい。その上で、データ整合性診断を実施するたびに、データ転送装置１０２が現在アクセスしているアドレスを照会し、その直前アドレスに対してデータ整合性診断を実施する。これにより、診断時間は長くかかるものの、アクセス競合を確実に回避することができる。
【００４７】
（図６：ステップＳ６０３）
演算装置１０１は、ステップＳ６０２で決定した記憶領域５０２に対してデータ整合性診断を実施する。
【００４８】
＜実施の形態１：まとめ＞
以上のように、本実施形態１に係る組込制御装置１００において、演算装置１０１は、データ転送装置１０２がアクセスしていない記憶領域５０２に対してデータ整合性診断を実施する。これにより、記憶装置１０３上のデータを破壊することなく、またデータ転送装置１０２の動作を停止させることなく、記憶装置１０３に対する診断を実施することができる。
【００４９】
また、本実施形態１に係る組込制御装置１００において、演算装置１０１は、データ転送装置１０２がデータ転送を実施する周期、データ転送装置１０２が１度にデータ転送を実施する記憶領域５０１のサイズ、演算装置１０１が所定の記憶容量単位に対してデータ整合性診断を実施するために要する時間に基づき、データ整合性診断を実施している途中にデータ転送装置１０２がアクセスしない記憶装置１０３上の記憶領域の範囲を確定した上で、データ整合性診断を実施する。これにより、演算装置１０１とデータ転送装置１０２の間で記憶装置１０３に対するアクセス競合が生じる可能性を減じることができる。
【００５０】
なお、本実施形態１では、記憶装置１０３に書き込んだデータと読み取ったデータが一致するか否かによってデータ整合性診断を実施したが、その他の手法を用いてデータ整合性診断を実施してもよい。ただし、アクセス競合が生じることを回避する目的に鑑みて、記憶装置１０３に何らかのデータを書き込むことにより診断を実施する手法を前提とすることを付言しておく。
【００５１】
＜実施の形態２＞
実施形態１では、データ整合性診断を実施している途中でデータ転送装置１０２がアクセスしない記憶領域範囲を確定した上で、その記憶領域に対してデータ整合性診断を実施することを説明した。本発明の実施形態２では、記憶装置１０３上の記憶領域を、演算装置１０１がアクセスする領域とデータ転送装置１０２がアクセスする領域に初めから分割しておき、両者のアクセスが競合しないようにする構成例を説明する。
【００５２】
図７は、本実施形態２における記憶装置１０３上の記憶領域の構成例を示す図である。本実施形態２において、記憶装置１０３上の記憶領域は、演算装置１０１がアクセスする第１記憶領域７０１とデータ転送装置１０２がアクセスする第２記憶領域７０２に分割されている。演算装置１０１は、第１記憶領域７０１に対してのみデータ整合性診断を実施する。データ転送装置１０２は、第２記憶領域７０２に対してのみアクセスする。
【００５３】
なお、演算装置１０１が第１記憶領域７０１全体にわたってデータ整合性診断を完了した後は、演算装置１０１とデータ転送装置１０２が互いに同期して、第１記憶領域７０１と第２記憶領域７０２を入れ替える。これにより、記憶装置１０３の全記憶領域にわたってデータ整合性診断を実施することができる。
【００５４】
第１記憶領域７０１と第２記憶領域７０２を入れ替えるタイミングは、演算装置１０１とデータ転送装置１０２が互いに同期していれば、任意でよい。例えば、記憶装置１０３に対するアクセスが少ないとき、演算装置１０１の演算負荷が小さいとき、などに入れ替えればよい。現在の第１記憶領域７０１と第２記憶領域７０２の切替状態についての情報は、例えばデータ転送装置１０２が備えているレジスタなどに格納してもよいし、演算装置１０１がＲＡＭなどの適当な記憶装置に保持させておいてもよい。
【００５５】
図８は、本実施形態２において演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。以下、図８の各ステップについて説明する。
【００５６】
（図８：ステップＳ８０１）
演算装置１０１は、データ整合性診断を開始する前に、第１記憶領域７０１と第２記憶領域７０２それぞれについて、演算装置１０１とデータ転送装置１０２いずれがアクセスする設定となっているかを特定する。
【００５７】
（図８：ステップＳ８０２）
演算装置１０１は、データ転送装置１０２がアクセスしていない方の記憶領域に対してデータ整合性診断を実施する。データ整合性診断の手順は、実施形態１の図４と同様でよい。
【００５８】
（図８：ステップＳ８０３）
演算装置１０１は、第１記憶領域７０１と第２記憶領域７０２それぞれに演算装置１０１とデータ転送装置１０２いずれがアクセスするかについての設定を切り替える。
【００５９】
＜実施の形態２：まとめ＞
以上のように、本実施形態２に係る組込制御装置１００において、記憶装置１０３の記憶領域は、演算装置１０１がアクセスする第１記憶領域７０１とデータ転送装置１０２がアクセスする第２記憶領域７０２に分割されている。これにより、演算装置１０１とデータ転送装置１０２の間でアクセス競合が生じなくなるので、データ整合性診断を安全に実施することができる。
【００６０】
なお、本実施形態２では記憶装置１０３の記憶領域を２つに分割した例を示したが、演算装置１０１やデータ転送装置１０２の数などに応じて、３つ以上に分割してもよい。
【００６１】
＜実施の形態３＞
以上の実施形態１〜２において、データ転送装置１０２の例としてＤＭＡ機能を有する装置を挙げたが、演算装置１０１の動作とは独立して記憶装置１０３にアクセスする装置であれば、実施形態１〜２と同様の手法を適用することができる。例えば、演算装置１０１の動作とは独立して動作する第２演算装置が記憶装置１０３にアクセスする場合においても、実施形態１〜２と同様の手法を適用することができる。
【００６２】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００６３】
１００：組込制御装置、１０１：演算装置、１０２：データ転送装置、１０３：記憶装置、１０４：バス、２０１：タイマ、２０２：ＡＤ変換器、２０３：ＡＤ変換結果レジスタ、３０１：通信装置、３０２：送信用レジスタ。
【技術分野】
【０００１】
本発明は、組込制御装置に関するものである。
【背景技術】
【０００２】
組込制御装置は、制御対象機器を電子的に制御する装置であり、制御プログラムを実行する演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、データを格納するメモリまたはハードディスク装置、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）装置などを備える。
【０００３】
ＤＭＡ装置は、ＣＰＵが実行するプログラムの動作によらず、記憶装置間または記憶装置とＩ／Ｏデバイスの間で直接データを転送する装置である。ＤＭＡ装置はＣＰＵを介さずに独立して記憶装置にアクセスするため、ＣＰＵとの間で排他制御を実施しないと、ＤＭＡ装置とＣＰＵがそれぞれ記憶装置にアクセスし、アクセス競合によって記憶装置内のデータが破壊されたり、ＤＭＡ装置またはＣＰＵが意図していないデータが転送されたりする可能性がある。上記のような不都合を防止するため、ＤＭＡ装置がアクセスする記憶領域は、他の装置（主にＣＰＵ）がアクセスしないように設計する必要がある。
【０００４】
一方、記憶装置に故障などが生じていないかを診断するため、記憶装置上のデータを汎用レジスタに一旦退避し、記憶装置に診断用のデータを格納し、そのデータを再度読み出して、格納したデータと読み出したデータが整合するか否かを検証することにより、記憶装置の診断を実施する場合がある。
【０００５】
この診断は全記憶領域に対して実施するのが通常であるため、ＤＭＡ装置がデータを読み取っている記憶領域に対して、診断を実施するＣＰＵがデータを書き込んだり、ＣＰＵが診断を実施している記憶領域に対して、ＤＭＡ装置がデータを書き込んだりする可能性がある。これらが生じると、ＤＭＡ装置または診断処理いずれかが正常に動作できなくなってしまう。
【０００６】
下記特許文献１では、上記のような不都合を解決するため、ＤＭＡ装置が停止しているときにメモリ診断を実施するか、またはメモリ診断を実施する前にＤＭＡ装置を停止させている。
【０００７】
また下記特許文献２では、メモリ診断をする際に、メモリにアクセスするためのデータ経路である通信バスの制御権を取得し、メモリ診断を実施する際にＤＭＡ装置が通信バスを利用してメモリにアクセスすることができないようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−６６９６５号公報
【特許文献２】特開平３−１００７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記特許文献１に記載されている技術は、メモリ診断を実施する前にＤＭＡ装置を停止する必要があるため、ＤＭＡ装置を停止することができない制御装置、ＤＭＡ装置を停止すると性能低下を招く制御装置などでは採用することが難しい。また、上記特許文献２に記載されている技術は、ＣＰＵが通信バスの制御権を取得することができる機能が備わっていない制御装置では実現できない。
【００１０】
本発明は、上記のような課題を解決するためになされたものであり、ＤＭＡ装置を停止させることなく、データ整合性を維持しつつ記憶装置のデータ整合性診断を簡易な構成で実施することのできる組込制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る組込制御装置において、演算装置は、データ転送装置がアクセスしていない記憶領域に対してデータ整合性診断を実施する。
【発明の効果】
【００１２】
本発明に係る組込制御装置は、データ転送装置がアクセスしていない記憶領域に対してデータ整合性診断を実施するので、データ転送装置の動作を停止することなく、安全に診断を実施することができる。また、演算装置が診断を実施する条件を制御することによってデータ破壊を防止するので、特殊な構成を設ける必要がなく、コストや実装面積などの観点でも有利である。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る組込制御装置１００の機能ブロック図である。
【図２】データ転送装置１０２が記憶装置１０３にデータを書き込む動作例を示す図である。
【図３】データ転送装置１０２が記憶装置１０３からデータを読み取る動作例を示す図である。
【図４】演算装置１０１が記憶装置１０３上の記憶領域に対してデータ整合性診断を実施する従来の処理フローを示す図である。
【図５】データ転送装置１０２がアクセスしている記憶領域を避けて演算装置１０１がデータ整合性診断を実施する原理を説明する図である。
【図６】演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。
【図７】実施形態２における記憶装置１０３上の記憶領域の構成例を示す図である。
【図８】実施形態２において演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
図１は、本発明の実施形態１に係る組込制御装置１００の機能ブロック図である。組込制御装置１００は、制御対象機器を電子的に制御する装置であり、演算装置１０１、データ転送装置１０２、記憶装置１０３を備える。これらはバス１０４で接続されている。
【００１５】
演算装置１０１は、制御対象機器を制御するための制御演算処理を記述した制御プログラムを実行する。また、記憶装置１０３が正常動作しているか否かをチェックするためのデータ整合性診断を実施する。データ整合性診断の詳細は後述の図４で説明する。
【００１６】
データ転送装置１０２は、演算装置１０１の指示によらず独立して記憶装置１０３にアクセスし、記憶装置１０３に対してデータを読み書きする。上述のＤＭＡ装置などがデータ転送装置１０２に相当する。データ転送装置１０２は、現在アクセスしている記憶装置１０３上のアドレスを格納するレジスタを備える。演算装置１０１は、このレジスタが格納しているアドレスを参照することにより、データ転送装置１０２が現在アクセスしている記憶装置１０３上のアドレスを知ることができる。
【００１７】
記憶装置１０３は、例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ハードディスク装置、フラッシュＲＯＭなどのデータ記憶装置である。
【００１８】
演算装置１０１は、制御プログラムを実行する過程で、記憶装置１０３にデータを書き込み、または記憶装置１０３が格納しているデータを読み取る。一方、データ転送装置１０２は、演算装置１０１が実行する制御プログラムの動作に依拠しない回路部品などが記憶装置１０３にデータを書き込み、またはデータを読み取る際に用いられる。
【００１９】
図２は、データ転送装置１０２が記憶装置１０３にデータを書き込む動作例を示す図である。ここでは、ＡＤ変換器２０２による変換結果をレジスタから記憶装置１０３に転送する動作例を説明する。
【００２０】
図２において、タイマ２０１は所定周期でイベント信号を生成する機能を備えている。このイベント信号がＡＤ変換器２０２に到達すると、ＡＤ変換器２０２はＡＤ変換を開始する。ＡＤ変換器２０２は、ＡＤ変換の結果をＡＤ変換結果レジスタ２０３に格納する。
【００２１】
ＡＤ変換器２０２は、ＡＤ変換の結果をＡＤ変換結果レジスタ２０３に格納するとともに、データ転送装置１０２に対してデータ転送要求を発行する。
【００２２】
データ転送装置１０２は、データ転送要求を受け取ると、ＡＤ変換結果レジスタ２０３からＡＤ変換結果を読み取り、そのＡＤ変換結果を記憶装置１０３に転送して書き込む。格納先アドレスは転送を実施する毎に順次加算される。すなわち、データ転送装置１０２は記憶装置１０３に順次アクセスする。データ転送装置１０２は、データ転送を所定回数実施すると、格納先アドレスを記憶装置１０３の先頭アドレスに戻す。
【００２３】
図３は、データ転送装置１０２が記憶装置１０３からデータを読み取る動作例を示す図である。ここでは通信装置３０１が記憶装置１０３に格納されているデータを他の通信装置に送信する動作例を説明する。
【００２４】
通信装置３０１は、他の通信装置に送信するデータを記憶装置１０３から順次読み出すようにデータ転送装置１０２へ要求する。データ転送装置１０２は、記憶装置１０３にアクセスして送信データを読み取り、送信用レジスタ３０２に転送する。通信装置３０１は送信用レジスタ３０２が格納している送信データを宛先に送信する。通信装置３０１は、送信が完了すると、次の送信データを読み出すようにデータ転送装置１０２へ要求する。データ転送装置１０２は、記憶装置１０３に対するアクセス先アドレスを加算し、次の送信データを読み取る。データ転送を所定回数実施すると、格納先アドレスを記憶装置１０３の先頭アドレスに戻す。
【００２５】
図４は、演算装置１０１が記憶装置１０３上の記憶領域に対してデータ整合性診断を実施する従来の処理フローを示す図である。データ整合性診断は、記憶装置１０３から読み取ったデータが先に書き込んだデータと整合するか否かにより、記憶装置１０３の記憶領域にエラーが生じていないかを診断するための処理である。以下、図４の各ステップについて説明する。
【００２６】
（図４：ステップＳ４００）
演算装置１０１は、所定のタイミングで本処理フローを開始する。例えば、所定周期毎に本処理フローを実施する、組込制御装置１００の電源がＯＦＦになってから所定時間経過した後に改めて組込制御装置１００を起動して本処理フローを実施する、などのタイミングが考えられる。
【００２７】
（図４：ステップＳ４０１）
演算装置１０１は、診断対象とする記憶装置１０３上の記憶領域に格納されているデータを、別の記憶装置（例えばＲＡＭ、ＲＯＭなど）に退避する。
【００２８】
（図４：ステップＳ４０２）
演算装置１０１は、診断対象とする記憶装置１０３上の記憶領域に、テスト用の値を書き込む。
【００２９】
（図４：ステップＳ４０３）
演算装置１０１は、ステップＳ４０２で書き込んだテスト用の値を、診断対象とする記憶装置１０３上の記憶領域から読み取る。
【００３０】
（図４：ステップＳ４０４）
演算装置１０１は、ステップＳ４０２で書き込んだ値とステップＳ４０３で読み取った値が一致するか否かにより、両者の整合性を確認する。一致する場合はステップＳ４０５へ進み、一致しない場合はステップＳ４０６へ進む。
【００３１】
（図４：ステップＳ４０５〜Ｓ４０６）
演算装置１０１は、ステップＳ４０４でデータが整合することを確認した場合は診断対象領域が正常であると判定し（Ｓ４０５）、データが整合しなかった場合は診断対象領域にエラーが生じていると判定する（Ｓ４０６）。また、判定結果をＲＡＭなどの適当な記憶装置に格納しておく。
【００３２】
（図４：ステップＳ４０７）
演算装置１０１は、ステップＳ４０１で退避したデータを、元の記憶領域に書き戻す。また、必要に応じて、診断結果を適当な上位装置などに報告する。
【００３３】
以上、演算装置１０１が記憶装置１０３を診断する手順について説明した。次に、診断途中にデータ転送装置１０２が診断対象領域にアクセスした際に生じる不都合について説明する。
【００３４】
図２において、演算装置１０１がステップＳ４０２を実行してからステップＳ４０３を実行し終えるまでの間に、データ転送装置１０２が、記憶装置１０３の診断対象領域にデータを書き込む可能性がある。このとき、演算装置１０１は、ステップＳ４０４でデータが整合していないとみなし、記憶装置１０３にエラーが生じていると誤判断してしまう。さらには、データ転送装置１０２が書き込んだデータを、ステップＳ４０７で演算装置１０１が上書きしてしまう。
【００３５】
図３において、演算装置１０１がステップＳ４０２を実行してからステップＳ４０７を実行し終えるまでの間に、データ転送装置１０２が、記憶装置１０３の診断対象領域からデータを読み取る可能性がある。このとき、演算装置１０１が書き込んだテスト用の値が送信用レジスタ３０２に転送されることになるので、通信装置３０１は誤ったデータを送信してしまう。
【００３６】
すなわち、記憶装置１０３の記憶領域のうち、データ転送装置１０２がデータを書き込み、またはデータを読み取っている記憶領域に対して演算装置１０１が整合性診断を実施すると、本来意図していたデータとは異なるデータを誤使用してしまう可能性がある。そこで演算装置１０１は、データ転送装置１０２がデータを書き込んでおらず、またはデータを読み取っていない記憶領域に対して、整合性診断を実施する必要がある。
【００３７】
図５は、データ転送装置１０２がアクセスしている記憶領域を避けて演算装置１０１がデータ整合性診断を実施する原理を説明する図である。以下、図５にしたがってデータ整合性診断を実施する対象領域を定める手法を説明する。
【００３８】
データ転送装置１０２が記憶装置１０３にデータを書き込み、またはデータを読み取っている記憶領域５０１のアドレスは、データ転送装置１０２が備えるレジスタに格納されている。演算装置１０１は、そのレジスタから記憶領域５０１のアドレスを知ることができるので、これを避けてデータ整合性診断を実施する。確実に回避するためには、記憶領域５０１の直前の記憶領域５０２に対してデータ整合性診断を実施すればよい。
【００３９】
ただし、演算装置１０１がデータ整合性診断を実施している間に、データ転送装置１０２がアクセスするアドレスが巡回し、記憶領域５０２に到達する可能性がある。そこで、データ整合性診断を実施している途中でデータ転送装置１０２がアクセスする記憶領域５０３の範囲をあらかじめ確定しておき、データ整合性診断を実施する記憶領域５０２が記憶領域５０３と重ならないように、１回で診断する記憶領域サイズを適切に定めておく必要がある。
【００４０】
図６は、演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。以下、図６の各ステップについて説明する。
【００４１】
（図６：ステップＳ６００）
演算装置１０１は、所定のタイミングで本処理フローを開始する。開始基準は、図４の処理フローを開始する基準と同様でよい。
【００４２】
（図６：ステップＳ６０１）
演算装置１０１は、データ転送装置１０２が備えるレジスタを参照して、データ転送装置１０２が記憶装置１０３にアクセスしているアドレスを取得する。
【００４３】
（図６：ステップＳ６０２）
演算装置１０１は、データ整合性診断を実施している途中でアクセスがデータ転送装置１０２と競合しない記憶領域５０２の開始アドレスおよびサイズを決定する。例えば以下のような基準にしたがって、記憶領域５０２を決定することができる。各基準例を適宜組み合わせることもできる。
【００４４】
（図６：ステップＳ６０２：基準例その１）
データ整合性診断を実施している最中は、本来の制御演算は停止するのが通常である。そのため、データ整合性診断を実施する記憶領域５０２のサイズは、制御演算を停止することが許容される時間に鑑みて定めることが望ましい。
【００４５】
（図６：ステップＳ６０２：基準例その２）
データ転送装置１０２が記憶装置１０３にアクセスしてデータ転送を実施する周期は、あらかじめ定まっている場合がある。また、演算装置１０１が自らデータ転送装置１０２に対してデータ転送を指示する場合もある。そこで、（ａ）データ転送装置１０２が記憶装置１０３にアクセスする周期、（ｂ）データ転送装置１０２が１度にデータ転送を実施する記憶領域５０１のサイズ、（ｃ）演算装置１０１が単位記憶容量に対してデータ整合性診断を実施するために要する時間、などに基づき、アクセスが競合しない記憶領域５０２の開始アドレスおよびサイズを逆算することができる。
【００４６】
（図６：ステップＳ６０２：基準例その３）
データ整合性診断を実施する記憶領域５０２のサイズをできる限り小さくする。例えばブロック単位など、演算装置１０１が記憶装置１０３にアクセスする最小アクセス単位とすればよい。その上で、データ整合性診断を実施するたびに、データ転送装置１０２が現在アクセスしているアドレスを照会し、その直前アドレスに対してデータ整合性診断を実施する。これにより、診断時間は長くかかるものの、アクセス競合を確実に回避することができる。
【００４７】
（図６：ステップＳ６０３）
演算装置１０１は、ステップＳ６０２で決定した記憶領域５０２に対してデータ整合性診断を実施する。
【００４８】
＜実施の形態１：まとめ＞
以上のように、本実施形態１に係る組込制御装置１００において、演算装置１０１は、データ転送装置１０２がアクセスしていない記憶領域５０２に対してデータ整合性診断を実施する。これにより、記憶装置１０３上のデータを破壊することなく、またデータ転送装置１０２の動作を停止させることなく、記憶装置１０３に対する診断を実施することができる。
【００４９】
また、本実施形態１に係る組込制御装置１００において、演算装置１０１は、データ転送装置１０２がデータ転送を実施する周期、データ転送装置１０２が１度にデータ転送を実施する記憶領域５０１のサイズ、演算装置１０１が所定の記憶容量単位に対してデータ整合性診断を実施するために要する時間に基づき、データ整合性診断を実施している途中にデータ転送装置１０２がアクセスしない記憶装置１０３上の記憶領域の範囲を確定した上で、データ整合性診断を実施する。これにより、演算装置１０１とデータ転送装置１０２の間で記憶装置１０３に対するアクセス競合が生じる可能性を減じることができる。
【００５０】
なお、本実施形態１では、記憶装置１０３に書き込んだデータと読み取ったデータが一致するか否かによってデータ整合性診断を実施したが、その他の手法を用いてデータ整合性診断を実施してもよい。ただし、アクセス競合が生じることを回避する目的に鑑みて、記憶装置１０３に何らかのデータを書き込むことにより診断を実施する手法を前提とすることを付言しておく。
【００５１】
＜実施の形態２＞
実施形態１では、データ整合性診断を実施している途中でデータ転送装置１０２がアクセスしない記憶領域範囲を確定した上で、その記憶領域に対してデータ整合性診断を実施することを説明した。本発明の実施形態２では、記憶装置１０３上の記憶領域を、演算装置１０１がアクセスする領域とデータ転送装置１０２がアクセスする領域に初めから分割しておき、両者のアクセスが競合しないようにする構成例を説明する。
【００５２】
図７は、本実施形態２における記憶装置１０３上の記憶領域の構成例を示す図である。本実施形態２において、記憶装置１０３上の記憶領域は、演算装置１０１がアクセスする第１記憶領域７０１とデータ転送装置１０２がアクセスする第２記憶領域７０２に分割されている。演算装置１０１は、第１記憶領域７０１に対してのみデータ整合性診断を実施する。データ転送装置１０２は、第２記憶領域７０２に対してのみアクセスする。
【００５３】
なお、演算装置１０１が第１記憶領域７０１全体にわたってデータ整合性診断を完了した後は、演算装置１０１とデータ転送装置１０２が互いに同期して、第１記憶領域７０１と第２記憶領域７０２を入れ替える。これにより、記憶装置１０３の全記憶領域にわたってデータ整合性診断を実施することができる。
【００５４】
第１記憶領域７０１と第２記憶領域７０２を入れ替えるタイミングは、演算装置１０１とデータ転送装置１０２が互いに同期していれば、任意でよい。例えば、記憶装置１０３に対するアクセスが少ないとき、演算装置１０１の演算負荷が小さいとき、などに入れ替えればよい。現在の第１記憶領域７０１と第２記憶領域７０２の切替状態についての情報は、例えばデータ転送装置１０２が備えているレジスタなどに格納してもよいし、演算装置１０１がＲＡＭなどの適当な記憶装置に保持させておいてもよい。
【００５５】
図８は、本実施形態２において演算装置１０１が記憶装置１０３に対してデータ整合性診断を実施する処理フローを示す図である。以下、図８の各ステップについて説明する。
【００５６】
（図８：ステップＳ８０１）
演算装置１０１は、データ整合性診断を開始する前に、第１記憶領域７０１と第２記憶領域７０２それぞれについて、演算装置１０１とデータ転送装置１０２いずれがアクセスする設定となっているかを特定する。
【００５７】
（図８：ステップＳ８０２）
演算装置１０１は、データ転送装置１０２がアクセスしていない方の記憶領域に対してデータ整合性診断を実施する。データ整合性診断の手順は、実施形態１の図４と同様でよい。
【００５８】
（図８：ステップＳ８０３）
演算装置１０１は、第１記憶領域７０１と第２記憶領域７０２それぞれに演算装置１０１とデータ転送装置１０２いずれがアクセスするかについての設定を切り替える。
【００５９】
＜実施の形態２：まとめ＞
以上のように、本実施形態２に係る組込制御装置１００において、記憶装置１０３の記憶領域は、演算装置１０１がアクセスする第１記憶領域７０１とデータ転送装置１０２がアクセスする第２記憶領域７０２に分割されている。これにより、演算装置１０１とデータ転送装置１０２の間でアクセス競合が生じなくなるので、データ整合性診断を安全に実施することができる。
【００６０】
なお、本実施形態２では記憶装置１０３の記憶領域を２つに分割した例を示したが、演算装置１０１やデータ転送装置１０２の数などに応じて、３つ以上に分割してもよい。
【００６１】
＜実施の形態３＞
以上の実施形態１〜２において、データ転送装置１０２の例としてＤＭＡ機能を有する装置を挙げたが、演算装置１０１の動作とは独立して記憶装置１０３にアクセスする装置であれば、実施形態１〜２と同様の手法を適用することができる。例えば、演算装置１０１の動作とは独立して動作する第２演算装置が記憶装置１０３にアクセスする場合においても、実施形態１〜２と同様の手法を適用することができる。
【００６２】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００６３】
１００：組込制御装置、１０１：演算装置、１０２：データ転送装置、１０３：記憶装置、１０４：バス、２０１：タイマ、２０２：ＡＤ変換器、２０３：ＡＤ変換結果レジスタ、３０１：通信装置、３０２：送信用レジスタ。
【特許請求の範囲】
【請求項１】
データを格納する記憶装置と、
制御演算を実行する演算装置と、
前記演算装置の動作とは独立して前記記憶装置へ直接アクセスしてデータを転送するデータ転送装置と、
を備え、
前記データ転送装置は、前記記憶装置に順次アクセスし、
前記演算装置は、前記データ転送装置がアクセスしていない前記記憶装置上の記憶領域に対して、前記記憶装置が格納しているデータの整合性診断を実施する
ことを特徴とする組込制御装置。
【請求項２】
前記記憶装置の記憶領域は、
前記演算装置がアクセスする第１記憶領域と、前記データ転送装置がアクセスする第２記憶領域とに分けられており、
前記データ転送装置および前記演算装置は、
前記第１記憶領域と前記第２記憶領域を互いに同期して切り替えながら、それぞれ前記転送および前記整合性診断を実施する
ことを特徴とする請求項１記載の組込制御装置。
【請求項３】
前記データ転送装置は、
アクセス先アドレスが増加する順に前記記憶装置に順次アクセスし、
前記演算装置は、
前記データ転送装置がデータ転送を実施する周期、前記データ転送装置が１度にデータ転送を実施する記憶領域のサイズ、前記演算装置が所定の記憶容量単位に対して前記整合性診断を実施するために要する時間に基づき、前記整合性診断を実施している途中に前記データ転送装置がアクセスしない前記記憶装置上の記憶領域範囲を確定した上で、
前記記憶領域範囲内かつ前記データ転送装置がアクセスしている前記記憶装置上のアドレスよりも前のアドレスに対して前記整合性診断を実施する
ことを特徴とする請求項１または２記載の組込制御装置。
【請求項４】
前記演算装置は、前記データ転送装置がデータを書き込み中でない前記記憶装置上の記憶領域に対して前記整合性診断を実施する
ことを特徴とする請求項１から３のいずれか１項記載の組込制御装置。
【請求項５】
前記演算装置は、前記データ転送装置がデータを読み取り中でない前記記憶装置上の記憶領域に対して前記整合性診断を実施する
ことを特徴とする請求項１から４のいずれか１項記載の組込制御装置。
【請求項６】
前記データ転送装置は、前記演算装置とは別の第２演算装置であり、
前記演算装置は、
前記整合性診断を実施する前に、前記第２演算装置が前記記憶装置にアクセスしているアドレスを取得し、そのアドレス以外の記憶領域に対して前記整合性診断を実施する
ことを特徴とする請求項１から５のいずれか１項記載の組込制御装置。
【請求項１】
データを格納する記憶装置と、
制御演算を実行する演算装置と、
前記演算装置の動作とは独立して前記記憶装置へ直接アクセスしてデータを転送するデータ転送装置と、
を備え、
前記データ転送装置は、前記記憶装置に順次アクセスし、
前記演算装置は、前記データ転送装置がアクセスしていない前記記憶装置上の記憶領域に対して、前記記憶装置が格納しているデータの整合性診断を実施する
ことを特徴とする組込制御装置。
【請求項２】
前記記憶装置の記憶領域は、
前記演算装置がアクセスする第１記憶領域と、前記データ転送装置がアクセスする第２記憶領域とに分けられており、
前記データ転送装置および前記演算装置は、
前記第１記憶領域と前記第２記憶領域を互いに同期して切り替えながら、それぞれ前記転送および前記整合性診断を実施する
ことを特徴とする請求項１記載の組込制御装置。
【請求項３】
前記データ転送装置は、
アクセス先アドレスが増加する順に前記記憶装置に順次アクセスし、
前記演算装置は、
前記データ転送装置がデータ転送を実施する周期、前記データ転送装置が１度にデータ転送を実施する記憶領域のサイズ、前記演算装置が所定の記憶容量単位に対して前記整合性診断を実施するために要する時間に基づき、前記整合性診断を実施している途中に前記データ転送装置がアクセスしない前記記憶装置上の記憶領域範囲を確定した上で、
前記記憶領域範囲内かつ前記データ転送装置がアクセスしている前記記憶装置上のアドレスよりも前のアドレスに対して前記整合性診断を実施する
ことを特徴とする請求項１または２記載の組込制御装置。
【請求項４】
前記演算装置は、前記データ転送装置がデータを書き込み中でない前記記憶装置上の記憶領域に対して前記整合性診断を実施する
ことを特徴とする請求項１から３のいずれか１項記載の組込制御装置。
【請求項５】
前記演算装置は、前記データ転送装置がデータを読み取り中でない前記記憶装置上の記憶領域に対して前記整合性診断を実施する
ことを特徴とする請求項１から４のいずれか１項記載の組込制御装置。
【請求項６】
前記データ転送装置は、前記演算装置とは別の第２演算装置であり、
前記演算装置は、
前記整合性診断を実施する前に、前記第２演算装置が前記記憶装置にアクセスしているアドレスを取得し、そのアドレス以外の記憶領域に対して前記整合性診断を実施する
ことを特徴とする請求項１から５のいずれか１項記載の組込制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１４１７２１（Ｐ２０１２−１４１７２１Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１０−２９３２１４（Ｐ２０１０−２９３２１４）
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（５０９１８６５７９）日立オートモティブシステムズ株式会社 (2,205)
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２２年１２月２８日（２０１０．１２．２８）
【出願人】（５０９１８６５７９）日立オートモティブシステムズ株式会社 (2,205)
【Ｆターム（参考）】
[ Back to top ]