表示パネルの駆動回路および表示装置
【課題】簡易かつ安価な回路構成で、安定した駆動波形を出力することのできる、表示パネルの駆動回路および表示装置を提供する。
【解決手段】配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、前記配線の電位を第１の電位に向けて遷移させる第１のスイッチと、前記配線の電位を前記第１の電位に保つフィードバックアンプと、前記フィードバックアンプの出力を前記配線に供給するかしないかを選択する第２のスイッチと、を有している。前記第１のスイッチと前記第２のスイッチは並列に前記配線と接続されている。前記第１のスイッチの駆動能力は、前記フィードバックアンプの駆動能力よりも低い。
【解決手段】配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、前記配線の電位を第１の電位に向けて遷移させる第１のスイッチと、前記配線の電位を前記第１の電位に保つフィードバックアンプと、前記フィードバックアンプの出力を前記配線に供給するかしないかを選択する第２のスイッチと、を有している。前記第１のスイッチと前記第２のスイッチは並列に前記配線と接続されている。前記第１のスイッチの駆動能力は、前記フィードバックアンプの駆動能力よりも低い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの駆動回路および表示装置に関する。
【背景技術】
【０００２】
電子線表示装置、プラズマ表示装置、有機ＥＬ表示装置などの平面型表示装置が知られている。この種の表示装置は、多数の表示素子がマトリクス状に配列された表示パネル（マトリクスパネル）と、表示素子を駆動するための駆動回路と、を備えている。
【０００３】
特開２００３−１３１６１１号公報（特許文献１）には、オペアンプを用いて電圧のフィードバック制御を行う表示装置の駆動回路が開示されている。しかしこの回路構成では、電位遷移時のオーバーシュートやアンダーシュートを抑制するために、選択電位から非選択電位までの広い出力電圧範囲にわたり、アンプの位相特性を確保する必要があった。
【０００４】
特開２００４−４４２９号公報（特許文献２）には、オン抵抗の異なる複数のＭＯＳＦＥＴを組み合わせて用いる駆動回路が開示されている。ただしこの回路構成では、ＭＯＳＦＥＴのオン抵抗に起因する電圧降下を回避するために、ＭＯＳＦＥＴサイズを大きくする必要があった。
【特許文献１】特開２００３−１３１６１１号公報
【特許文献２】特開２００４−４４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、簡易かつ安価な回路構成で、安定した駆動波形を出力することのできる、表示パネルの駆動回路および表示装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の第一態様は、
配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、
前記配線の電位を第１の電位に向けて遷移させる第１のスイッチと、
前記配線の電位を前記第１の電位に保つフィードバックアンプと、
前記フィードバックアンプの出力を前記配線に供給するかしないかを選択する第２のスイッチと、を有しており、
前記第１のスイッチと前記第２のスイッチは並列に前記配線と接続されており、
前記第１のスイッチの駆動能力は、前記フィードバックアンプの駆動能力よりも低いことを特徴とする表示パネルの駆動回路である。
【０００７】
本発明の第二態様は、
前記駆動回路と、
前記駆動回路によって駆動される表示パネルと、を備えることを特徴とする表示装置である。
【発明の効果】
【０００８】
本発明によれば、簡易かつ安価な回路構成で、安定した駆動波形を出力することのできる、表示パネルの駆動回路および表示装置を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
【００１０】
本発明は、多数の表示素子がマトリクス状に配列された表示パネル（マトリクスパネル）を有する画像表示装置に好ましく適用できる。この種の画像表示装置としては、電子線表示装置、プラズマ表示装置、有機ＥＬ表示装置などがある。電子線表示装置では、表示素子として、ＦＥ型電子放出素子、ＭＩＭ型電子放出素子、表面伝導型放出素子などの冷陰極素子が好ましく用いられる。
【００１１】
＜第１実施形態＞
（画像表示装置の構成）
図２Ａ及び図２Ｂは、画像表示装置の構成を示す図であり、図２Ａは平面図、図２Ｂは断面図である。画像表示装置は、マトリクスパネル（表示パネル）１、制御部４、走査駆動部５、変調駆動部６を備えている。走査駆動部５と変調駆動部６はそれぞれＩＣ（集積回路）で構成されている。マトリクスパネル１は、複数の電子放出素子３Ａ（「電子源」ともいう）が配置されたリアプレート１Ａと、蛍光体３Ｃが配置されたフェースプレート３Ｂとを備える。ここでは電子放出素子３Ａとして、表面伝導型放出素子が用いられている。リアプレート１Ａ上の電子放出素子は、走査配線２と変調配線３によってマトリクス駆動される。各走査配線２は、フレキシブルプリント配線板（ＦＰＣ）等を介して走査駆動部５の出力端子に接続される。また各変調配線３は、ＦＰＣ等を介して変調駆動部６の出力端子に接続される。
【００１２】
制御部４が走査駆動部５と変調駆動部６を制御し、走査配線２と変調配線３の間にたとえば数十ボルトの駆動電圧を印加することにより、電子放出素子３Ａから電子が放出される。フェースプレート３Ｂには、数ｋＶから数十ｋＶの高圧が印加されている。電子放出素子３Ａから放出された電子は、フェースプレート３Ｂに引き寄せられ、蛍光体３Ｃに衝突する。これにより発光が得られる。このときの明るさは、所定期間中に蛍光体３Ｃに衝突する電子の量により決まる。したがって、駆動電圧の値、もしくは、印加期間、またはその両方により、明るさを制御することが可能である。これにより階調表示が可能となる。
【００１３】
この実施形態では、走査配線２に印加する走査信号および変調配線３に印加する変調信号の電圧を制御部４が制御することにより、さまざまな映像の表示を行う。また、上述したように、蛍光体３Ｃの発光により得られる明るさは、電子放出素子の駆動電圧（走査信号と変調信号の電位差）によって決まる。したがって、正確な輝度特性を得るために、電子放出素子３Ａの駆動電圧の安定化、すなわち、駆動電圧の波形暴れ（オーバーシュート、アンダーシュート、リンギングなど）の防止が重要となる。
【００１４】
（駆動部）
走査駆動部５は、一または複数の走査配線２を選択するための駆動回路である。走査駆動部５は、選択する走査配線２には選択電位を印加し、それ以外の走査配線２には非選択電位を印加する。選択する走査配線２を順次切り替えることによって、垂直方向の走査が実現される。この走査駆動部５は、集積回路によって構成されている。一つの集積回路で全ての走査配線の走査を行う構成にすると、集積回路から各走査配線までの経路長の差が大きくなってしまう。この問題を解決するために、本実施形態では、複数（４つ）の集積回路を用いて走査駆動部５を構成している。
【００１５】
変調駆動部６は、入力画像信号に基づき変調された変調信号を、各変調配線３に印加する駆動回路である。変調信号は、単一または複数の定電圧電源の出力から生成される。変調駆動部６も複数の集積回路（ここでは５個の集積回路）によって構成される。
【００１６】
（変調信号）
図４を参照して、変調信号について説明する。２０７は、Ｎラインの走査配線に印加される走査信号の波形を示し、２０８は、Ｎ＋１ラインの走査配線に印加される走査信号の波形を示す。選択されるラインには、所定の期間（たとえば一水平走査期間）、マイナス十数Ｖ〜数十Ｖの選択電位が印加される。２０９は、ある変調配線に印加される変調信号の波形を示している。変調駆動部６は、走査配線に選択電位が印加されている期間（ローの期間）に、変調信号を出力する。この実施形態では、プラス数十Ｖのパルス幅変調波形の変調信号が用いられる。通常、表面伝導型放出素子を用いた画像表示装置においては、パルス幅が広いほど、輝度の積分値が大きくなり、明るくなる。したがって、図４の例では、Ｎラインの表示素子よりも、Ｎ＋１ラインの表示素子のほうが、輝度が大きくなる。
【００１７】
（走査駆動部）
次に、走査駆動部５の構成および動作について具体的に説明する。図３は、走査駆動部５のブロック図である。図３に示すように、走査駆動部５は、シフトレジスタ部７、バッファスイッチ８、フィードバックスイッチ９Ｂ、フィードバックアンプ９を有する。
【００１８】
シフトレジスタ部７は、選択するラインを決定し、制御信号を生成・出力するロジック回路である。シフトレジスタ部７は、不図示のＤフリップフロップにより構成されるシフトレジスタと、シフトレジスタの出力・シフトクロック・シフトデータの出力の論理演算を行う論理素子と、から構成される。
【００１９】
バッファスイッチ８は、シフトレジスタ部７から出力されるシフトデータ（制御信号）を、走査配線の駆動に必要な電圧・電流レベルに変換し出力する機能をもつ回路である。
【００２０】
フィードバックスイッチ９Ｂは、シフトレジスタ部７からの信号に基づいて、アンプ９の入力９Ａと接続するＩＣ駆動出力（出力パッド）１０を切り替える回路である。選択中のライン（走査配線）の電位が、アンプ９にフィードバックされる。アンプ９の他方の入力には、基準電位ｒｅｆとして選択電位Ｖ１が接続されている。アンプ９は、選択中の走査配線の電位と基準電位ｒｅｆとを比較し、それらの差に応じた信号でバッファスイッチ８を制御する。これにより、選択中の走査配線の電位が基準電位ｒｅｆに保たれるようにする。
【００２１】
次に、バッファスイッチとアンプの動作を具体的に説明する。ただし、説明の簡単のため、１ｃｈ分の出力に関わる構成のみを示す。
【００２２】
まず図７および図８を参照して従来の構成を説明する。図７のフィードバック用ＮｃｈＭＯＳＦＥＴ１３は、図３のフィードバックスイッチ９Ｂにあたるものである。ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２は、走査配線を非選択電位Ｖ２に規定するためのスイッチであり、ＩＣ駆動出力１０を非選択電位Ｖ２に制御する。ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１は、走査配線を選択電位Ｖ１に規定するためのスイッチである。各走査配線用のＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のソース端子が共通ラインに接続され、その共通ラインがＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４を介してＯＰＡＭＰ１５の出力端子に接続される。フィードバック用ＮｃｈＭＯＳＦＥＴ１３には、選択期間のあいだ、図８のＮラインＦＢ選択ＳＷ信号１０１が入力される。フィードバック用ＮｃｈＭＯＳＦＥＴ１３がオンになり、選択されているＩＣ駆動出力１０の電位がＯＰＡＭＰ１５にフィードバックされる。走査配線に流れる電流とＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のオン抵抗に起因する電圧降下により、ＩＣ駆動出力１０の電位は選択電位Ｖ１よりも低い。そこで、ＯＰＡＭＰ１５は、ＩＣ駆動出力１０の電位と、Ｒｅｆ電位（選択電位Ｖ１）と、を比較し、ＩＣ駆動出力１０がＲｅｆ電位になるようにＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４を制
御する。その結果、図８のＮライン出力波形１０３を得ることが出来る。
【００２３】
従来はこのように、アンプ回路の動作電圧は非選択電位Ｖ２から選択電位Ｖ１の間の全ての電位に対応する必要があった。波形暴れ等を抑えるには、アンプ帯域とスルーレートを全ての走査電圧範囲で制御しなければならなかった。したがって、ＯＰＡＭＰ１５およびＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４には全ての電圧範囲で高速性が要求され、コストアップの一因となっていた。
【００２４】
本実施形態では、このようなＡＭＰ回路に対する厳しい要求を不要とする回路構成および駆動方法を実現する。図１、図４を用いて本実施形態の走査駆動部の構成を具体的に説明する。図１は、図示の簡単のため、２ｃｈ分の出力回路の構成のみ示しているが、出力回路はｃｈ数（走査配線の数）分設けられる。フィードバックアンプは、複数のｃｈに共通に設けられる。
【００２５】
図１において、ＩＣ駆動出力１０は走査配線２に接続される出力パッドである。非選択電位Ｖ２用の駆動手段として、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２とＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７の２つのスイッチが、走査配線に対して並列に接続されている。ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２は、走査配線２を非選択電位Ｖ２に駆動するためのスイッチである。ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７は、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２よりも駆動能力が低い（たとえばオン抵抗が１０倍以上高い）スイッチであり、走査配線の電位を選択電位から非選択電位に向けて遷移させるために用いられる。
【００２６】
選択電位Ｖ１用の駆動手段として、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１とＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６の２つのスイッチが、走査配線に対して並列に接続されている。また、走査配線の電位がフィードバックされるＯＰＡＭＰ１５が設けられており、ＯＰＡＭＰ１５の出力はＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のソースに接続されている。ここで、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６（第１のスイッチ）は、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１よりも駆動能力が低い（たとえばオン抵抗が１０倍以上高い）スイッチであり、走査配線の電位を非選択電位から選択電位（第１の電位）に向けて遷移させるために用いられる。またＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６の駆動能力はＯＰＡＭＰ１５の駆動能力よりも低い。ＯＰＡＭＰ１５は、走査配線の電位を選択電位に保つためのフィードバックアンプである。そして、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１（第２のスイッチ）は、ＯＰＡＭＰ１５の出力を走査配線に供給するかしないかを選択するためのスイッチである。
【００２７】
フィードバック用ＮｃｈＭＯＳＦＥＴ１３は、選択されている（選択電位で駆動されている）走査配線の電位を、ＯＰＡＭＰ１５の入力に接続するためのスイッチである。フィードバックオフスイッチ１８は、走査配線の電位を選択電位から非選択電位へ、あるいは、非選択電位から選択電位へ遷移する際に、ＯＰＡＭＰ１５の出力をＲｅｆ電位に固定するためのスイッチである。フィードバックオフスイッチ１８のゲートには、シフトクロック２００（図４参照）と同じ波形をレベルシフトした信号を入力する。そのＤＣ電位は、ＬｏがＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４のドレイン電圧、Ｈｉがそのドレイン電圧＋５Ｖである。フィードバックオフスイッチ１８は、走査配線の電位遷移期間、すなわちいずれの走査配線も選択電位になっていない時に、オンになる。
【００２８】
次に、図４を参照して、走査配線の駆動方法について具体的に説明する。
【００２９】
シフトレジスタ部７は、シフトクロック２００とシフトデータ２００Ａに基づき、Ｎライン選択ＷＥＡＫ＿ＳＷ信号２０１を出力する。Ｎライン選択ＷＥＡＫ＿ＳＷ信号２０１
は、不図示のレベルシフタにより、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６のゲートを駆動できる電圧レベルまでレベルシフトされる。ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６は、Ｎライン選択ＷＥＡＫ＿ＳＷ信号２０１がＨｉの期間、オンする。その結果、Ｎライン駆動波形２０７（Ｎラインの走査配線に出力される信号の波形）は、非選択電位（たとえば＋１０Ｖ）から選択電位（たとえば−１０Ｖ）へ安定的に遷移する。ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６のオン抵抗は、電位遷移時に波形暴れ（オーバーシュート、アンダーシュートなど）が起こらないよう、数十オームから数十キロオームに設定されている。このようにして、走査配線の電位は選択電位に規定される。
【００３０】
次に、シフトレジスタ部７は、ＮラインＦＢ＿ＳＷ・Ｎライン選択ＡＭＰ＿ＳＷ信号２０２を出力する。この信号はバッファスイッチ８内のレベルシフタにより、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のゲートとフィードバック用ＮｃｈＭＯＳＦＥＴ１３のゲートを駆動できる電圧レベルへシフトされる。その結果、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１とフィードバック用ＮｃｈＭＯＳＦＥＴ１３は同時にオンする。さらに、ＮラインＦＢ＿ＳＷ・Ｎライン選択ＡＭＰ＿ＳＷ信号２０２を反転し、レベルシフトし、フィードバックオフスイッチ１８をオフする。これにより、選択されている走査配線の電位をＲｅｆ電位（選択電位（たとえば−１０Ｖ））に制御する。
【００３１】
このようなフィードバック制御により、走査配線２の電流変化とＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のオン抵抗による電圧降下の影響が補正され、走査配線の電位が一定に保たれる。
【００３２】
その後、ＮラインＦＢ＿ＳＷ・Ｎライン選択ＡＭＰ＿ＳＷ信号２０２がＬｏになると、ＮラインのＩＣ駆動出力１０はフィードバック回路から切り離される。同時に、Ｎ＋１ライン選択ＷＥＡＫ＿ＳＷ信号２０４がレベルシフトされる。Ｎ＋１ライン選択ＷＥＡＫ＿ＳＷ信号２０４がＨｉの期間、Ｎ＋１ラインのＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオンすると共に、ＮラインのＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオンする。ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７のオン抵抗は、電位遷移時に波形暴れが起こらないよう、数十Ωから数十キロオームに設定されている。これによりＮライン駆動波形２０７は、選択電位から非選択電位へ安定的に遷移する。その後、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２が、ＮラインのＩＣ駆動出力を非選択電位に固定する。
【００３３】
以上述べた本実施形態の回路構成によれば、ＯＰＡＭＰ１５のフィードバック制御によって、走査配線の駆動信号の電位（選択電位）が適正な値に維持される。また、電位の遷移時には駆動能力の低いスイッチが利用されるので、電位の急激な変化を抑制でき、オーバーシュート、アンダーシュート、リンギングなどの波形暴れの発生を防止できる。さらに、ＯＰＡＭＰ１５が動作するタイミングは、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６により選択電位に遷移した後であるため、ＯＰＡＭＰ１５の出力電位はＲｅｆ電位（選択電位）である−１０Ｖ付近をほとんど動かない。それゆえ、スルーレートおよびＡＭＰ帯域に対する要求は−１０Ｖ付近の小さい電圧範囲で保証すればよい。このように、電圧遷移時に用いる専用のスイッチを設けたことにより、ＯＰＡＭＰ１５に対する性能要求が緩和される。したがって、フィードバックアンプを有する信頼性の高い駆動回路を安価に製造することが可能となる。
【００３４】
＜第２実施形態＞
上記第１実施形態では、シフトレジスタ部７から送出する制御信号によってスイッチ駆動からＡＭＰ駆動への切り替えを制御していた。通常、シフトレジスタのようなロジック回路は低電圧（たとえば３．３Ｖ）で動作している。それゆえ、約十〜数十ボルトの駆動電圧を出力するスイッチを駆動するには、制御信号の電圧レベルをレベルシフタによってシフトする必要がある。
【００３５】
これに対して、第２実施形態では、スイッチ駆動からＡＭＰ駆動への切り替えを、バッファスイッチ８内のセルフスイッチ（制御回路）で実現するところに特徴がある。これにより、回路構成の簡易化と、スイッチからＡＭＰへの正確な切り替えタイミングの実現とを図っている。これ以外の構成は第１実施形態と同様であるため、以下、第２実施形態に特徴的な構成を中心に説明を行う。
【００３６】
（走査駆動部）
図５は、第２実施形態の走査駆動部のブロック図である。図５に示すように、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２のゲートには、Ｐｃｈ用セルフスイッチ１９が接続されている。Ｐｃｈ用セルフスイッチ１９は、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２を制御する制御信号を、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７の出力に応じて出力する回路である。また、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のゲートには、Ｎｃｈ用セルフスイッチ２０が接続されている。Ｎｃｈ用セルフスイッチ２０は、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１（第２のスイッチ）を制御する制御信号を、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６（第１のスイッチ）の出力に応じて出力する回路である。
【００３７】
（セルフスイッチ）
図６は、セルフスイッチの回路構成を示している。セルフスイッチは、オペアンプからなる電圧比較器４３と、ＡＮＤゲート回路４４とから構成される。Ｐｃｈ用セルフスイッチ１９とＮｃｈ用セルフスイッチ２０の基本構成は同一である。
【００３８】
電圧比較器４３の入力４０は、走査配線（ＷＥＡＫ＿ＭＯＳＦＥＴ１６、１７の出力）に接続され、入力４１は、基準電位に接続される。Ｐｃｈ用セルフスイッチ１９では、非選択電位Ｖ２より低い電位（たとえばＶ２−１ボルト）に基準電位が設定される。また、Ｎｃｈ用セルフスイッチ２０では、選択電位Ｖ１より高い電位（たとえばＶ１＋１ボルト）に基準電位が設定される。
【００３９】
ＶＣとＶＥは電圧比較器４３の電源端子である。電圧比較器４３は、選択電位Ｖ１または非選択電位Ｖ２と同程度の入出力電圧を扱うため、それに応じた電源電圧を必要とする。本実施形態では、ＶＣをＧＮＤへ、ＶＥを選択電位Ｖ１−数Ｖ（たとえばＶ１−５ボルト）の電源へ接続した。このように、セルフスイッチには、シフトレジスタ部７に供給される電源電圧（たとえば３．３ボルト以下）よりも高い電源電圧（たとえば、５ボルト以上数十ボルト以下）が供給される。
【００４０】
ＡＮＤゲート回路４４の入力は、電圧比較器４３の出力と、ＷＥＡＫ＿ＭＯＳＦＥＴのゲート（レベルシフタの出力）と、に接続されている。またＡＮＤゲート回路４４の出力は、ＳＴＲＯＮＧ＿ＭＯＳＦＥＴのゲートに接続されている。
【００４１】
（Ｐｃｈ用セルフスイッチの動作）
Ｐｃｈ用セルフスイッチ１９の動作について具体的に説明する。
【００４２】
ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオンし、出力１０の電位が非選択電位Ｖ２に向けて上昇する。Ｐｃｈ用セルフスイッチ１９の電圧比較器４３は、出力１０の電位と基準電位（たとえばＶ２−１ボルト）とを比較する。出力１０の電位が基準電位を超えると、電圧比較器４３がオン信号を出力する。ＡＮＤゲート回路４４は、電圧比較器４３の出力と、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７のゲート制御信号を反転した信号と、のＡＮＤをとる。すなわち、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオン状態であり、且つ、出力１０の電位が非選択電位Ｖ２（目標値）近くまで上昇したときに、ＡＮＤゲート回路４４からＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２にゲート制御信号が出力される。これによ
りＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２がオンになる。なお、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオンするまで、不図示のラッチ回路によってＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２のオン状態が維持される。
【００４３】
（Ｎｃｈ用セルフスイッチの動作）
Ｎｃｈ用セルフスイッチ２０の動作について具体的に説明する。
【００４４】
ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオンし、出力１０の電位が選択電位Ｖ１に向けて下降する。Ｎｃｈ用セルフスイッチ２０の電圧比較器４３は、出力１０の電位と基準電位（たとえばＶ１＋１ボルト）とを比較する。出力１０の電位が基準電位より低くなると、電圧比較器４３がオン信号を出力する。ＡＮＤゲート回路４４は、電圧比較器４３の出力と、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６のゲート制御信号の電圧と、のＡＮＤをとる。すなわち、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオン状態であり、且つ、出力１０の電位が選択電位Ｖ１（目標値）近くまで低下したときに、ＡＮＤゲート回路４４からＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１にゲート制御信号が出力される。これによりＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１がオンになる。なお、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオンするまで、不図示のラッチ回路によってＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のオン状態が維持される。
【００４５】
第１実施形態のレベルシフタを用いた構成では、各レベルシフタのタイミングにより各ＭＯＳＦＥＴの駆動を制御しているため、高速かつ高精度のレベルシフタが必要であった。これに対し、本実施形態の構成では、出力電位に応じて（つまり、出力電位が目標値に近づくと）、セルフスイッチがＭａｉｎ＿ＭＯＳＦＥＴの駆動を自動的に開始する。よって適切かつ正確なタイミングで各ＭＯＳＦＥＴを駆動することができる。そして、精度に対する要求が小さくなるので、回路を単純化できる。しかも、レベルシフタの数を大幅に削減できるので、駆動ＩＣのチップ面積を小さくできる。
【００４６】
＜第３実施形態＞
上記、第１および第２の実施形態では、走査駆動部５は、画像表示装置のマトリクスパネルを駆動したが、本実施形態では、走査駆動部５は液晶表示装置のＬＥＤバックライトを駆動する。これにより、バックライトの輝度むらを抑えながら、ローコスト線順次駆動が可能となる。図９Ａ及び図９Ｂは、液晶表示装置のＬＥＤバックライトの駆動を行う構成を示す図であり、図９Ａは平面図、図９Ｂは断面図である。
【００４７】
液晶表示装置のＬＥＤバックライトは、ＬＥＤマトリクス５１、制御部５６、ライン駆動部５７、カラム駆動部５８を備えている。ライン駆動部５７とカラム駆動部５８はそれぞれＩＣ（集積回路）で構成されている。
【００４８】
ＬＥＤマトリクス５１は、複数のＬＥＤブロック５４（ＬＥＤをシリーズ接続したもの）が配置され、液晶パネル５５の裏面で液晶パネルに合わせて発光させることにより所望の画像を表示する。
【００４９】
ＬＥＤマトリクス５１上のＬＥＤブロック５４は、ライン選択配線５２とカラム選択配線５３によってマトリクス駆動される。各ライン選択配線５２は、抵抗５９を介してライン駆動部５７の出力端子に接続される。また各カラム選択配線５３は、カラム駆動部５８の出力端子に接続される。
【００５０】
制御部５６がライン駆動部５７とカラム駆動部５８を制御し、ライン選択配線５２とカラム選択配線５３の間に抵抗５９を介して、たとえば数十ボルトの駆動電圧を印加することにより、ＬＥＤブロック５４を発光させる。液晶パネル５５の映像に合わせて、ＬＥＤ
ブロックを発光させることにより、画面の明るい箇所を明るく発光させ、また、画面の暗い箇所を暗く発光させることにより映像に合わせた輝度制御（ローカルディミング）が可能となる。
【００５１】
この実施形態では、カラム選択配線５３に切り替えるタイミング、選択時間と、ライン選択配線５２に電圧を印加するタイミングを、制御部５６が制御することにより、映像に同期して輝度制御を行う。
【００５２】
上述したＬＥＤブロック５４の発光により得られる明るさは、ＬＥＤブロック５４印加電圧（抵抗５９により制御されたＬＥＤブロック５４印加電流）によって決まる。したがって、正確でばらつきの無い輝度特性を得るために、ＬＥＤブロック５４の駆動電圧（駆動電流）の安定化、すなわち、駆動電圧の波形暴れ（オーバーシュート、アンダーシュート、リンギングなど）の防止が重要となる。
【００５３】
（駆動部）
ライン駆動部５７は、一または複数のライン選択配線５２を選択するための駆動回路である。ライン駆動部５７は、選択するライン選択配線５２にはマイナス数十Vの選択電位を
印加し、それ以外のライン選択配線５２にはＧＮＤ電位を印加する。選択するライン選択配線５２を順次切り替えることによって、垂直方向のＬＥＤブロック５４の選択が実現される。このライン駆動部５７は、集積回路によって構成されている。
【００５４】
カラム駆動部５８は、入力画像信号に基づき、カラム選択配線５３を選択し、また、選択時間を制御し、各ＬＥＤブロック５４の発光量を制御する駆動回路である。
【００５５】
以上、述べた構成において、ライン駆動部５７、カラム駆動部５８を、第１および第２の実施形態で述べた走査駆動部５および変調駆動部６の回路構成を用いて実現することにより、オーバーシュート、アンダーシュート、リンギングを抑制出来る。その結果、ＬＥＤブロック５４に印加する電圧（電流）および時間を正確に制御できるため、正確な輝度制御が可能となり、高精細な映像表現が可能となる。
【図面の簡単な説明】
【００５６】
【図１】図１は、第１実施形態の走査駆動部の回路構成を示す図である。
【図２】図２Ａは、画像表示装置の平面図であり、図２Ｂは、画像表示装置の断面図である。
【図３】図３は、走査駆動部のブロック図である。
【図４】図４は、第１実施形態の走査駆動部の動作および出力波形を示す図である。
【図５】図５は、第２実施形態の走査駆動部の回路構成を示す図である。
【図６】図６は、セルフスイッチの回路構成を示す図である。
【図７】図７は、従来の走査駆動部の回路構成を示す図である。
【図８】図８は、図７の回路の動作を説明する図である。
【図９】図９Ａは液晶バックライトを駆動する構成の平面図であり、図９Ｂはその断面図である。
【技術分野】
【０００１】
本発明は、表示パネルの駆動回路および表示装置に関する。
【背景技術】
【０００２】
電子線表示装置、プラズマ表示装置、有機ＥＬ表示装置などの平面型表示装置が知られている。この種の表示装置は、多数の表示素子がマトリクス状に配列された表示パネル（マトリクスパネル）と、表示素子を駆動するための駆動回路と、を備えている。
【０００３】
特開２００３−１３１６１１号公報（特許文献１）には、オペアンプを用いて電圧のフィードバック制御を行う表示装置の駆動回路が開示されている。しかしこの回路構成では、電位遷移時のオーバーシュートやアンダーシュートを抑制するために、選択電位から非選択電位までの広い出力電圧範囲にわたり、アンプの位相特性を確保する必要があった。
【０００４】
特開２００４−４４２９号公報（特許文献２）には、オン抵抗の異なる複数のＭＯＳＦＥＴを組み合わせて用いる駆動回路が開示されている。ただしこの回路構成では、ＭＯＳＦＥＴのオン抵抗に起因する電圧降下を回避するために、ＭＯＳＦＥＴサイズを大きくする必要があった。
【特許文献１】特開２００３−１３１６１１号公報
【特許文献２】特開２００４−４４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、簡易かつ安価な回路構成で、安定した駆動波形を出力することのできる、表示パネルの駆動回路および表示装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の第一態様は、
配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、
前記配線の電位を第１の電位に向けて遷移させる第１のスイッチと、
前記配線の電位を前記第１の電位に保つフィードバックアンプと、
前記フィードバックアンプの出力を前記配線に供給するかしないかを選択する第２のスイッチと、を有しており、
前記第１のスイッチと前記第２のスイッチは並列に前記配線と接続されており、
前記第１のスイッチの駆動能力は、前記フィードバックアンプの駆動能力よりも低いことを特徴とする表示パネルの駆動回路である。
【０００７】
本発明の第二態様は、
前記駆動回路と、
前記駆動回路によって駆動される表示パネルと、を備えることを特徴とする表示装置である。
【発明の効果】
【０００８】
本発明によれば、簡易かつ安価な回路構成で、安定した駆動波形を出力することのできる、表示パネルの駆動回路および表示装置を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
【００１０】
本発明は、多数の表示素子がマトリクス状に配列された表示パネル（マトリクスパネル）を有する画像表示装置に好ましく適用できる。この種の画像表示装置としては、電子線表示装置、プラズマ表示装置、有機ＥＬ表示装置などがある。電子線表示装置では、表示素子として、ＦＥ型電子放出素子、ＭＩＭ型電子放出素子、表面伝導型放出素子などの冷陰極素子が好ましく用いられる。
【００１１】
＜第１実施形態＞
（画像表示装置の構成）
図２Ａ及び図２Ｂは、画像表示装置の構成を示す図であり、図２Ａは平面図、図２Ｂは断面図である。画像表示装置は、マトリクスパネル（表示パネル）１、制御部４、走査駆動部５、変調駆動部６を備えている。走査駆動部５と変調駆動部６はそれぞれＩＣ（集積回路）で構成されている。マトリクスパネル１は、複数の電子放出素子３Ａ（「電子源」ともいう）が配置されたリアプレート１Ａと、蛍光体３Ｃが配置されたフェースプレート３Ｂとを備える。ここでは電子放出素子３Ａとして、表面伝導型放出素子が用いられている。リアプレート１Ａ上の電子放出素子は、走査配線２と変調配線３によってマトリクス駆動される。各走査配線２は、フレキシブルプリント配線板（ＦＰＣ）等を介して走査駆動部５の出力端子に接続される。また各変調配線３は、ＦＰＣ等を介して変調駆動部６の出力端子に接続される。
【００１２】
制御部４が走査駆動部５と変調駆動部６を制御し、走査配線２と変調配線３の間にたとえば数十ボルトの駆動電圧を印加することにより、電子放出素子３Ａから電子が放出される。フェースプレート３Ｂには、数ｋＶから数十ｋＶの高圧が印加されている。電子放出素子３Ａから放出された電子は、フェースプレート３Ｂに引き寄せられ、蛍光体３Ｃに衝突する。これにより発光が得られる。このときの明るさは、所定期間中に蛍光体３Ｃに衝突する電子の量により決まる。したがって、駆動電圧の値、もしくは、印加期間、またはその両方により、明るさを制御することが可能である。これにより階調表示が可能となる。
【００１３】
この実施形態では、走査配線２に印加する走査信号および変調配線３に印加する変調信号の電圧を制御部４が制御することにより、さまざまな映像の表示を行う。また、上述したように、蛍光体３Ｃの発光により得られる明るさは、電子放出素子の駆動電圧（走査信号と変調信号の電位差）によって決まる。したがって、正確な輝度特性を得るために、電子放出素子３Ａの駆動電圧の安定化、すなわち、駆動電圧の波形暴れ（オーバーシュート、アンダーシュート、リンギングなど）の防止が重要となる。
【００１４】
（駆動部）
走査駆動部５は、一または複数の走査配線２を選択するための駆動回路である。走査駆動部５は、選択する走査配線２には選択電位を印加し、それ以外の走査配線２には非選択電位を印加する。選択する走査配線２を順次切り替えることによって、垂直方向の走査が実現される。この走査駆動部５は、集積回路によって構成されている。一つの集積回路で全ての走査配線の走査を行う構成にすると、集積回路から各走査配線までの経路長の差が大きくなってしまう。この問題を解決するために、本実施形態では、複数（４つ）の集積回路を用いて走査駆動部５を構成している。
【００１５】
変調駆動部６は、入力画像信号に基づき変調された変調信号を、各変調配線３に印加する駆動回路である。変調信号は、単一または複数の定電圧電源の出力から生成される。変調駆動部６も複数の集積回路（ここでは５個の集積回路）によって構成される。
【００１６】
（変調信号）
図４を参照して、変調信号について説明する。２０７は、Ｎラインの走査配線に印加される走査信号の波形を示し、２０８は、Ｎ＋１ラインの走査配線に印加される走査信号の波形を示す。選択されるラインには、所定の期間（たとえば一水平走査期間）、マイナス十数Ｖ〜数十Ｖの選択電位が印加される。２０９は、ある変調配線に印加される変調信号の波形を示している。変調駆動部６は、走査配線に選択電位が印加されている期間（ローの期間）に、変調信号を出力する。この実施形態では、プラス数十Ｖのパルス幅変調波形の変調信号が用いられる。通常、表面伝導型放出素子を用いた画像表示装置においては、パルス幅が広いほど、輝度の積分値が大きくなり、明るくなる。したがって、図４の例では、Ｎラインの表示素子よりも、Ｎ＋１ラインの表示素子のほうが、輝度が大きくなる。
【００１７】
（走査駆動部）
次に、走査駆動部５の構成および動作について具体的に説明する。図３は、走査駆動部５のブロック図である。図３に示すように、走査駆動部５は、シフトレジスタ部７、バッファスイッチ８、フィードバックスイッチ９Ｂ、フィードバックアンプ９を有する。
【００１８】
シフトレジスタ部７は、選択するラインを決定し、制御信号を生成・出力するロジック回路である。シフトレジスタ部７は、不図示のＤフリップフロップにより構成されるシフトレジスタと、シフトレジスタの出力・シフトクロック・シフトデータの出力の論理演算を行う論理素子と、から構成される。
【００１９】
バッファスイッチ８は、シフトレジスタ部７から出力されるシフトデータ（制御信号）を、走査配線の駆動に必要な電圧・電流レベルに変換し出力する機能をもつ回路である。
【００２０】
フィードバックスイッチ９Ｂは、シフトレジスタ部７からの信号に基づいて、アンプ９の入力９Ａと接続するＩＣ駆動出力（出力パッド）１０を切り替える回路である。選択中のライン（走査配線）の電位が、アンプ９にフィードバックされる。アンプ９の他方の入力には、基準電位ｒｅｆとして選択電位Ｖ１が接続されている。アンプ９は、選択中の走査配線の電位と基準電位ｒｅｆとを比較し、それらの差に応じた信号でバッファスイッチ８を制御する。これにより、選択中の走査配線の電位が基準電位ｒｅｆに保たれるようにする。
【００２１】
次に、バッファスイッチとアンプの動作を具体的に説明する。ただし、説明の簡単のため、１ｃｈ分の出力に関わる構成のみを示す。
【００２２】
まず図７および図８を参照して従来の構成を説明する。図７のフィードバック用ＮｃｈＭＯＳＦＥＴ１３は、図３のフィードバックスイッチ９Ｂにあたるものである。ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２は、走査配線を非選択電位Ｖ２に規定するためのスイッチであり、ＩＣ駆動出力１０を非選択電位Ｖ２に制御する。ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１は、走査配線を選択電位Ｖ１に規定するためのスイッチである。各走査配線用のＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のソース端子が共通ラインに接続され、その共通ラインがＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４を介してＯＰＡＭＰ１５の出力端子に接続される。フィードバック用ＮｃｈＭＯＳＦＥＴ１３には、選択期間のあいだ、図８のＮラインＦＢ選択ＳＷ信号１０１が入力される。フィードバック用ＮｃｈＭＯＳＦＥＴ１３がオンになり、選択されているＩＣ駆動出力１０の電位がＯＰＡＭＰ１５にフィードバックされる。走査配線に流れる電流とＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のオン抵抗に起因する電圧降下により、ＩＣ駆動出力１０の電位は選択電位Ｖ１よりも低い。そこで、ＯＰＡＭＰ１５は、ＩＣ駆動出力１０の電位と、Ｒｅｆ電位（選択電位Ｖ１）と、を比較し、ＩＣ駆動出力１０がＲｅｆ電位になるようにＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４を制
御する。その結果、図８のＮライン出力波形１０３を得ることが出来る。
【００２３】
従来はこのように、アンプ回路の動作電圧は非選択電位Ｖ２から選択電位Ｖ１の間の全ての電位に対応する必要があった。波形暴れ等を抑えるには、アンプ帯域とスルーレートを全ての走査電圧範囲で制御しなければならなかった。したがって、ＯＰＡＭＰ１５およびＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４には全ての電圧範囲で高速性が要求され、コストアップの一因となっていた。
【００２４】
本実施形態では、このようなＡＭＰ回路に対する厳しい要求を不要とする回路構成および駆動方法を実現する。図１、図４を用いて本実施形態の走査駆動部の構成を具体的に説明する。図１は、図示の簡単のため、２ｃｈ分の出力回路の構成のみ示しているが、出力回路はｃｈ数（走査配線の数）分設けられる。フィードバックアンプは、複数のｃｈに共通に設けられる。
【００２５】
図１において、ＩＣ駆動出力１０は走査配線２に接続される出力パッドである。非選択電位Ｖ２用の駆動手段として、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２とＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７の２つのスイッチが、走査配線に対して並列に接続されている。ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２は、走査配線２を非選択電位Ｖ２に駆動するためのスイッチである。ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７は、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２よりも駆動能力が低い（たとえばオン抵抗が１０倍以上高い）スイッチであり、走査配線の電位を選択電位から非選択電位に向けて遷移させるために用いられる。
【００２６】
選択電位Ｖ１用の駆動手段として、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１とＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６の２つのスイッチが、走査配線に対して並列に接続されている。また、走査配線の電位がフィードバックされるＯＰＡＭＰ１５が設けられており、ＯＰＡＭＰ１５の出力はＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のソースに接続されている。ここで、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６（第１のスイッチ）は、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１よりも駆動能力が低い（たとえばオン抵抗が１０倍以上高い）スイッチであり、走査配線の電位を非選択電位から選択電位（第１の電位）に向けて遷移させるために用いられる。またＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６の駆動能力はＯＰＡＭＰ１５の駆動能力よりも低い。ＯＰＡＭＰ１５は、走査配線の電位を選択電位に保つためのフィードバックアンプである。そして、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１（第２のスイッチ）は、ＯＰＡＭＰ１５の出力を走査配線に供給するかしないかを選択するためのスイッチである。
【００２７】
フィードバック用ＮｃｈＭＯＳＦＥＴ１３は、選択されている（選択電位で駆動されている）走査配線の電位を、ＯＰＡＭＰ１５の入力に接続するためのスイッチである。フィードバックオフスイッチ１８は、走査配線の電位を選択電位から非選択電位へ、あるいは、非選択電位から選択電位へ遷移する際に、ＯＰＡＭＰ１５の出力をＲｅｆ電位に固定するためのスイッチである。フィードバックオフスイッチ１８のゲートには、シフトクロック２００（図４参照）と同じ波形をレベルシフトした信号を入力する。そのＤＣ電位は、ＬｏがＡＭＰ＿ＮｃｈＭＯＳＦＥＴ１４のドレイン電圧、Ｈｉがそのドレイン電圧＋５Ｖである。フィードバックオフスイッチ１８は、走査配線の電位遷移期間、すなわちいずれの走査配線も選択電位になっていない時に、オンになる。
【００２８】
次に、図４を参照して、走査配線の駆動方法について具体的に説明する。
【００２９】
シフトレジスタ部７は、シフトクロック２００とシフトデータ２００Ａに基づき、Ｎライン選択ＷＥＡＫ＿ＳＷ信号２０１を出力する。Ｎライン選択ＷＥＡＫ＿ＳＷ信号２０１
は、不図示のレベルシフタにより、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６のゲートを駆動できる電圧レベルまでレベルシフトされる。ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６は、Ｎライン選択ＷＥＡＫ＿ＳＷ信号２０１がＨｉの期間、オンする。その結果、Ｎライン駆動波形２０７（Ｎラインの走査配線に出力される信号の波形）は、非選択電位（たとえば＋１０Ｖ）から選択電位（たとえば−１０Ｖ）へ安定的に遷移する。ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６のオン抵抗は、電位遷移時に波形暴れ（オーバーシュート、アンダーシュートなど）が起こらないよう、数十オームから数十キロオームに設定されている。このようにして、走査配線の電位は選択電位に規定される。
【００３０】
次に、シフトレジスタ部７は、ＮラインＦＢ＿ＳＷ・Ｎライン選択ＡＭＰ＿ＳＷ信号２０２を出力する。この信号はバッファスイッチ８内のレベルシフタにより、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のゲートとフィードバック用ＮｃｈＭＯＳＦＥＴ１３のゲートを駆動できる電圧レベルへシフトされる。その結果、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１とフィードバック用ＮｃｈＭＯＳＦＥＴ１３は同時にオンする。さらに、ＮラインＦＢ＿ＳＷ・Ｎライン選択ＡＭＰ＿ＳＷ信号２０２を反転し、レベルシフトし、フィードバックオフスイッチ１８をオフする。これにより、選択されている走査配線の電位をＲｅｆ電位（選択電位（たとえば−１０Ｖ））に制御する。
【００３１】
このようなフィードバック制御により、走査配線２の電流変化とＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のオン抵抗による電圧降下の影響が補正され、走査配線の電位が一定に保たれる。
【００３２】
その後、ＮラインＦＢ＿ＳＷ・Ｎライン選択ＡＭＰ＿ＳＷ信号２０２がＬｏになると、ＮラインのＩＣ駆動出力１０はフィードバック回路から切り離される。同時に、Ｎ＋１ライン選択ＷＥＡＫ＿ＳＷ信号２０４がレベルシフトされる。Ｎ＋１ライン選択ＷＥＡＫ＿ＳＷ信号２０４がＨｉの期間、Ｎ＋１ラインのＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオンすると共に、ＮラインのＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオンする。ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７のオン抵抗は、電位遷移時に波形暴れが起こらないよう、数十Ωから数十キロオームに設定されている。これによりＮライン駆動波形２０７は、選択電位から非選択電位へ安定的に遷移する。その後、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２が、ＮラインのＩＣ駆動出力を非選択電位に固定する。
【００３３】
以上述べた本実施形態の回路構成によれば、ＯＰＡＭＰ１５のフィードバック制御によって、走査配線の駆動信号の電位（選択電位）が適正な値に維持される。また、電位の遷移時には駆動能力の低いスイッチが利用されるので、電位の急激な変化を抑制でき、オーバーシュート、アンダーシュート、リンギングなどの波形暴れの発生を防止できる。さらに、ＯＰＡＭＰ１５が動作するタイミングは、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６により選択電位に遷移した後であるため、ＯＰＡＭＰ１５の出力電位はＲｅｆ電位（選択電位）である−１０Ｖ付近をほとんど動かない。それゆえ、スルーレートおよびＡＭＰ帯域に対する要求は−１０Ｖ付近の小さい電圧範囲で保証すればよい。このように、電圧遷移時に用いる専用のスイッチを設けたことにより、ＯＰＡＭＰ１５に対する性能要求が緩和される。したがって、フィードバックアンプを有する信頼性の高い駆動回路を安価に製造することが可能となる。
【００３４】
＜第２実施形態＞
上記第１実施形態では、シフトレジスタ部７から送出する制御信号によってスイッチ駆動からＡＭＰ駆動への切り替えを制御していた。通常、シフトレジスタのようなロジック回路は低電圧（たとえば３．３Ｖ）で動作している。それゆえ、約十〜数十ボルトの駆動電圧を出力するスイッチを駆動するには、制御信号の電圧レベルをレベルシフタによってシフトする必要がある。
【００３５】
これに対して、第２実施形態では、スイッチ駆動からＡＭＰ駆動への切り替えを、バッファスイッチ８内のセルフスイッチ（制御回路）で実現するところに特徴がある。これにより、回路構成の簡易化と、スイッチからＡＭＰへの正確な切り替えタイミングの実現とを図っている。これ以外の構成は第１実施形態と同様であるため、以下、第２実施形態に特徴的な構成を中心に説明を行う。
【００３６】
（走査駆動部）
図５は、第２実施形態の走査駆動部のブロック図である。図５に示すように、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２のゲートには、Ｐｃｈ用セルフスイッチ１９が接続されている。Ｐｃｈ用セルフスイッチ１９は、ＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２を制御する制御信号を、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７の出力に応じて出力する回路である。また、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のゲートには、Ｎｃｈ用セルフスイッチ２０が接続されている。Ｎｃｈ用セルフスイッチ２０は、ＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１（第２のスイッチ）を制御する制御信号を、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６（第１のスイッチ）の出力に応じて出力する回路である。
【００３７】
（セルフスイッチ）
図６は、セルフスイッチの回路構成を示している。セルフスイッチは、オペアンプからなる電圧比較器４３と、ＡＮＤゲート回路４４とから構成される。Ｐｃｈ用セルフスイッチ１９とＮｃｈ用セルフスイッチ２０の基本構成は同一である。
【００３８】
電圧比較器４３の入力４０は、走査配線（ＷＥＡＫ＿ＭＯＳＦＥＴ１６、１７の出力）に接続され、入力４１は、基準電位に接続される。Ｐｃｈ用セルフスイッチ１９では、非選択電位Ｖ２より低い電位（たとえばＶ２−１ボルト）に基準電位が設定される。また、Ｎｃｈ用セルフスイッチ２０では、選択電位Ｖ１より高い電位（たとえばＶ１＋１ボルト）に基準電位が設定される。
【００３９】
ＶＣとＶＥは電圧比較器４３の電源端子である。電圧比較器４３は、選択電位Ｖ１または非選択電位Ｖ２と同程度の入出力電圧を扱うため、それに応じた電源電圧を必要とする。本実施形態では、ＶＣをＧＮＤへ、ＶＥを選択電位Ｖ１−数Ｖ（たとえばＶ１−５ボルト）の電源へ接続した。このように、セルフスイッチには、シフトレジスタ部７に供給される電源電圧（たとえば３．３ボルト以下）よりも高い電源電圧（たとえば、５ボルト以上数十ボルト以下）が供給される。
【００４０】
ＡＮＤゲート回路４４の入力は、電圧比較器４３の出力と、ＷＥＡＫ＿ＭＯＳＦＥＴのゲート（レベルシフタの出力）と、に接続されている。またＡＮＤゲート回路４４の出力は、ＳＴＲＯＮＧ＿ＭＯＳＦＥＴのゲートに接続されている。
【００４１】
（Ｐｃｈ用セルフスイッチの動作）
Ｐｃｈ用セルフスイッチ１９の動作について具体的に説明する。
【００４２】
ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオンし、出力１０の電位が非選択電位Ｖ２に向けて上昇する。Ｐｃｈ用セルフスイッチ１９の電圧比較器４３は、出力１０の電位と基準電位（たとえばＶ２−１ボルト）とを比較する。出力１０の電位が基準電位を超えると、電圧比較器４３がオン信号を出力する。ＡＮＤゲート回路４４は、電圧比較器４３の出力と、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７のゲート制御信号を反転した信号と、のＡＮＤをとる。すなわち、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオン状態であり、且つ、出力１０の電位が非選択電位Ｖ２（目標値）近くまで上昇したときに、ＡＮＤゲート回路４４からＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２にゲート制御信号が出力される。これによ
りＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２がオンになる。なお、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオンするまで、不図示のラッチ回路によってＳＴＲＯＮＧ駆動ＰｃｈＭＯＳＦＥＴ１２のオン状態が維持される。
【００４３】
（Ｎｃｈ用セルフスイッチの動作）
Ｎｃｈ用セルフスイッチ２０の動作について具体的に説明する。
【００４４】
ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオンし、出力１０の電位が選択電位Ｖ１に向けて下降する。Ｎｃｈ用セルフスイッチ２０の電圧比較器４３は、出力１０の電位と基準電位（たとえばＶ１＋１ボルト）とを比較する。出力１０の電位が基準電位より低くなると、電圧比較器４３がオン信号を出力する。ＡＮＤゲート回路４４は、電圧比較器４３の出力と、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６のゲート制御信号の電圧と、のＡＮＤをとる。すなわち、ＷＥＡＫ駆動ＮｃｈＭＯＳＦＥＴ１６がオン状態であり、且つ、出力１０の電位が選択電位Ｖ１（目標値）近くまで低下したときに、ＡＮＤゲート回路４４からＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１にゲート制御信号が出力される。これによりＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１がオンになる。なお、ＷＥＡＫ駆動ＰｃｈＭＯＳＦＥＴ１７がオンするまで、不図示のラッチ回路によってＳＴＲＯＮＧ駆動ＮｃｈＭＯＳＦＥＴ１１のオン状態が維持される。
【００４５】
第１実施形態のレベルシフタを用いた構成では、各レベルシフタのタイミングにより各ＭＯＳＦＥＴの駆動を制御しているため、高速かつ高精度のレベルシフタが必要であった。これに対し、本実施形態の構成では、出力電位に応じて（つまり、出力電位が目標値に近づくと）、セルフスイッチがＭａｉｎ＿ＭＯＳＦＥＴの駆動を自動的に開始する。よって適切かつ正確なタイミングで各ＭＯＳＦＥＴを駆動することができる。そして、精度に対する要求が小さくなるので、回路を単純化できる。しかも、レベルシフタの数を大幅に削減できるので、駆動ＩＣのチップ面積を小さくできる。
【００４６】
＜第３実施形態＞
上記、第１および第２の実施形態では、走査駆動部５は、画像表示装置のマトリクスパネルを駆動したが、本実施形態では、走査駆動部５は液晶表示装置のＬＥＤバックライトを駆動する。これにより、バックライトの輝度むらを抑えながら、ローコスト線順次駆動が可能となる。図９Ａ及び図９Ｂは、液晶表示装置のＬＥＤバックライトの駆動を行う構成を示す図であり、図９Ａは平面図、図９Ｂは断面図である。
【００４７】
液晶表示装置のＬＥＤバックライトは、ＬＥＤマトリクス５１、制御部５６、ライン駆動部５７、カラム駆動部５８を備えている。ライン駆動部５７とカラム駆動部５８はそれぞれＩＣ（集積回路）で構成されている。
【００４８】
ＬＥＤマトリクス５１は、複数のＬＥＤブロック５４（ＬＥＤをシリーズ接続したもの）が配置され、液晶パネル５５の裏面で液晶パネルに合わせて発光させることにより所望の画像を表示する。
【００４９】
ＬＥＤマトリクス５１上のＬＥＤブロック５４は、ライン選択配線５２とカラム選択配線５３によってマトリクス駆動される。各ライン選択配線５２は、抵抗５９を介してライン駆動部５７の出力端子に接続される。また各カラム選択配線５３は、カラム駆動部５８の出力端子に接続される。
【００５０】
制御部５６がライン駆動部５７とカラム駆動部５８を制御し、ライン選択配線５２とカラム選択配線５３の間に抵抗５９を介して、たとえば数十ボルトの駆動電圧を印加することにより、ＬＥＤブロック５４を発光させる。液晶パネル５５の映像に合わせて、ＬＥＤ
ブロックを発光させることにより、画面の明るい箇所を明るく発光させ、また、画面の暗い箇所を暗く発光させることにより映像に合わせた輝度制御（ローカルディミング）が可能となる。
【００５１】
この実施形態では、カラム選択配線５３に切り替えるタイミング、選択時間と、ライン選択配線５２に電圧を印加するタイミングを、制御部５６が制御することにより、映像に同期して輝度制御を行う。
【００５２】
上述したＬＥＤブロック５４の発光により得られる明るさは、ＬＥＤブロック５４印加電圧（抵抗５９により制御されたＬＥＤブロック５４印加電流）によって決まる。したがって、正確でばらつきの無い輝度特性を得るために、ＬＥＤブロック５４の駆動電圧（駆動電流）の安定化、すなわち、駆動電圧の波形暴れ（オーバーシュート、アンダーシュート、リンギングなど）の防止が重要となる。
【００５３】
（駆動部）
ライン駆動部５７は、一または複数のライン選択配線５２を選択するための駆動回路である。ライン駆動部５７は、選択するライン選択配線５２にはマイナス数十Vの選択電位を
印加し、それ以外のライン選択配線５２にはＧＮＤ電位を印加する。選択するライン選択配線５２を順次切り替えることによって、垂直方向のＬＥＤブロック５４の選択が実現される。このライン駆動部５７は、集積回路によって構成されている。
【００５４】
カラム駆動部５８は、入力画像信号に基づき、カラム選択配線５３を選択し、また、選択時間を制御し、各ＬＥＤブロック５４の発光量を制御する駆動回路である。
【００５５】
以上、述べた構成において、ライン駆動部５７、カラム駆動部５８を、第１および第２の実施形態で述べた走査駆動部５および変調駆動部６の回路構成を用いて実現することにより、オーバーシュート、アンダーシュート、リンギングを抑制出来る。その結果、ＬＥＤブロック５４に印加する電圧（電流）および時間を正確に制御できるため、正確な輝度制御が可能となり、高精細な映像表現が可能となる。
【図面の簡単な説明】
【００５６】
【図１】図１は、第１実施形態の走査駆動部の回路構成を示す図である。
【図２】図２Ａは、画像表示装置の平面図であり、図２Ｂは、画像表示装置の断面図である。
【図３】図３は、走査駆動部のブロック図である。
【図４】図４は、第１実施形態の走査駆動部の動作および出力波形を示す図である。
【図５】図５は、第２実施形態の走査駆動部の回路構成を示す図である。
【図６】図６は、セルフスイッチの回路構成を示す図である。
【図７】図７は、従来の走査駆動部の回路構成を示す図である。
【図８】図８は、図７の回路の動作を説明する図である。
【図９】図９Ａは液晶バックライトを駆動する構成の平面図であり、図９Ｂはその断面図である。
【特許請求の範囲】
【請求項１】
配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、
前記配線の電位を第１の電位に向けて遷移させる第１のスイッチと、
前記配線の電位を前記第１の電位に保つフィードバックアンプと、
前記フィードバックアンプの出力を前記配線に供給するかしないかを選択する第２のスイッチと、
を有しており、
前記第１のスイッチと前記第２のスイッチは並列に前記配線と接続されており、
前記第１のスイッチの駆動能力は、前記フィードバックアンプの駆動能力よりも低い
ことを特徴とする表示パネルの駆動回路。
【請求項２】
前記第２のスイッチを制御する信号を、前記第１のスイッチの出力に応じて出力する制御回路を有する
ことを特徴とする請求項１に記載の表示パネルの駆動回路。
【請求項３】
前記表示素子は、マトリクス駆動される表示素子であり、
前記配線は、マトリクス駆動のための走査配線である
ことを特徴とする請求項１または２に記載の表示パネルの駆動回路。
【請求項４】
請求項１乃至３のいずれかに記載の駆動回路と、
前記駆動回路によって駆動される表示パネルと、
を備えることを特徴とする表示装置。
【請求項１】
配線および前記配線に接続される表示素子を有する表示パネルを駆動するための駆動回路であって、
前記配線の電位を第１の電位に向けて遷移させる第１のスイッチと、
前記配線の電位を前記第１の電位に保つフィードバックアンプと、
前記フィードバックアンプの出力を前記配線に供給するかしないかを選択する第２のスイッチと、
を有しており、
前記第１のスイッチと前記第２のスイッチは並列に前記配線と接続されており、
前記第１のスイッチの駆動能力は、前記フィードバックアンプの駆動能力よりも低い
ことを特徴とする表示パネルの駆動回路。
【請求項２】
前記第２のスイッチを制御する信号を、前記第１のスイッチの出力に応じて出力する制御回路を有する
ことを特徴とする請求項１に記載の表示パネルの駆動回路。
【請求項３】
前記表示素子は、マトリクス駆動される表示素子であり、
前記配線は、マトリクス駆動のための走査配線である
ことを特徴とする請求項１または２に記載の表示パネルの駆動回路。
【請求項４】
請求項１乃至３のいずれかに記載の駆動回路と、
前記駆動回路によって駆動される表示パネルと、
を備えることを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−２１１０５３（Ｐ２００９−２１１０５３Ａ）
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００９−８５０（Ｐ２００９−８５０）
【出願日】平成２１年１月６日（２００９．１．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成２１年１月６日（２００９．１．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]