表示装置、光検出方法
【課題】画素回路及び光検出回路を省面積で配置可能としつつ適切な光検出を行う。
【解決手段】
画素アレイ内における画素回路のうちの一部となる複数の画素回路（ダミー画素ブロックを構成する一群の画素回路）に対応して複数の受光素子ＳＬを配置する。そして複数の受光素子ＳＬを一の検出信号出力回路３１に共通に接続し、検出信号出力回路３１で、複数の受光素子ＳＬにおいて得られる受光光量に応じた出力から光検出信号を生成して出力する。
【解決手段】
画素アレイ内における画素回路のうちの一部となる複数の画素回路（ダミー画素ブロックを構成する一群の画素回路）に対応して複数の受光素子ＳＬを配置する。そして複数の受光素子ＳＬを一の検出信号出力回路３１に共通に接続し、検出信号出力回路３１で、複数の受光素子ＳＬにおいて得られる受光光量に応じた出力から光検出信号を生成して出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置と、その光検出方法に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特表２００７−５０１９５３号公報
【特許文献２】特表２００８−５１８２６３号公報
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機ＥＬ素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機ＥＬ素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
【０００４】
このような有機ＥＬ素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラなどを無くすことが重要である。
有機ＥＬ素子は時間経過や温度によって発光効率が低下し輝度劣化が生ずる。つまり同じ信号値を与えて同じ電流を流しても、その発光輝度が時間と共に低下してしまう。例えば図１３は、２００ｎｉｔの輝度で発光させた有機ＥＬ素子の、時間経過による発光輝度の劣化率を表している。
【０００５】
また、輝度劣化量は発光させる輝度によっても変動する。すると、輝度劣化量は表示映像に依存する為、各画素毎に劣化量は異なってしまう。このため例えば相対的に明るい画素、長く表示された画素が焼き付いてしまうという問題がある。
図１４（ａ）は、一例として全体を黒表示とした画面上で、一部分に「ＢＳ」という高輝度の固定パターンを表示させた状態を示している。このような表示を長時間行うと、「ＢＳ」表示部分の画素が、他の黒表示部分の画素よりも輝度劣化が進行する。
【０００６】
その後、例えば図１４（ｂ）のように、画面上の全画素に対して同一の高階調の信号値を与えて、全体が白表示となる画面表示を行わせるとする。各画素に与える信号値は全て例えば白レベル階調の値であるため、一面、白の画像となるはずである。
ところが、上記の「ＢＳ」部分の画素のみ、輝度劣化が進行していると、図１４（ｃ）のように、「ＢＳ」部分の画素のみで発光輝度が低下し、画面上、焼き付きが生じた状態となってしまう。
【０００７】
このような状況に対処するものとして、上記特許文献１，２では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
画素の発光輝度を検出する構成として、図１５（ａ）のようなセンサ外付型と、図１５（ｂ）のセンサ内蔵型がある。
図１５（ａ）の場合、ガラス基台１０１上の樹脂層１００内に画素回路１０１及び有機ＥＬ素子１０３が形成される。そして樹脂層１０３の上面に輝度センサ１０４が配置されて、有機ＥＬ素子１０３からの光を受光する構成とされる。輝度センサ１０４はａ−Ｓｉ（アモルファスシリコン）センサーなどで形成される。この場合、画素回路１０１は表示有効領域外のダミー画素とされる。
【０００９】
また図１５（ｂ）の場合、ガラス基台１０１上の樹脂層１００内に画素回路１０１及び有機ＥＬ素子１０３が形成される。そして画素回路１０１と同一層（有機ＥＬ素子１０３の下方）に輝度センサ１０４が配置されて、有機ＥＬ素子１０３からの光を受光する構成とされる。輝度センサ１０４はＰＩＮダイオードなどで形成される。
【００１０】
しかしながら、図１５（ａ）の場合、ダミー画素との位置合わせ精度の課題があり、製造効率が悪い。
一方、図１５（ｂ）のセンサ内蔵型では、例えば画素回路１０１と輝度センサ１０４を同一プロセスで形成していくことができ、位置合わせ精度は問題にならない。
ところが、輝度センサ１０４及びその受光情報を出力する検出信号出力回路を、画素回路と同一平面にレイアウトしていく必要から、１つの画素回路領域に対して必要となる面積が増大する。また１つの画素回路領域にＰＩＮダイオードや検出信号出力回路の素子を形成するため、素子数が増大するという問題がある。
【００１１】
本発明は、画素回路領域に輝度センサを内蔵する図１５（ｂ）のセンサ内蔵型の構成を採る。その上で、画素回路領域における素子数の削減、及びそれによる画素回路領域の省面積を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の表示装置は、入力された信号値に応じて発光駆動される発光素子を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイにおける各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して配置される複数の受光素子と、該複数の受光素子が接続され、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する検出信号出力回路と、を有する光検出部とを備える。
【００１３】
また上記画素アレイにおける有効表示領域外となる複数の上記画素回路がダミー画素回路とされ、上記光検出部における複数の受光素子は、同一の信号値で発光させる複数のダミー画素回路に対応して配置されている。
また同一の信号値で発光させる一群のダミー画素回路から成るダミー画素ブロックが複数形成されており、上記光検出部は、上記各ダミー画素ブロックに対応して設けられている。
また上記光検出部における各受光素子は各ダミー画素回路の近傍位置に配置され、上記検出信号出力回路は、上記画素アレイの外部に配置されている。
また上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素としての各色の発光を行うダミー画素回路を含む上記各ダミー画素ブロックに対応して設けられている。
或いは上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素のうちの１つの色の発光を行うダミー画素回路のみを含む上記各ダミー画素ブロックに対応して設けられている。
【００１４】
また上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて電圧が変動する光検出信号を出力する構成とされている。
或いは、上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて変動する電圧値をデジタル信号に変換した光検出信号を出力する構成とされている。
また上記光検出部による検出信号に基づいて、上記発光駆動部が上記画素アレイにおける各画素回路に与える信号値を補正する補正処理部をさらに備える。
【００１５】
本発明の光検出方法は、上記画素アレイと上記発光駆動部とを備えた表示装置の光検出方法として、上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して複数の受光素子を配置し、該複数の受光素子を一の検出信号出力回路に共通に接続し、該検出信号出力回路が、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する光検出方法である。
【００１６】
このような本発明では、例えばＴＦＴアクティブマトリックス有機ＥＬ表示装置などにおいて、ＴＦＴ内蔵側のＰＩＮダイオードなどの受光素子を用いることが想定される。
例えばそのような場合に、複数の画素回路（例えば複数のダミー画素回路）について、複数の受光素子を配置する。ただし、この複数の受光素子を、一の検出信号出力回路に共通に接続する。即ち１つの受光素子につき１つの検出信号出力回路で、１つの光検出部を構成するのではなく、複数の受光素子と１つの検出信号出力回路で１つの光検出部を構成する。
【発明の効果】
【００１７】
本発明によれば、複数の画素回路（例えば複数のダミー画素回路）について、複数の受光素子を配置し、この複数の受光素子を、一の検出信号出力回路に共通に接続する。そして検出信号出力回路は、複数の受光素子で得られる受光光量に応じた出力から光検出信号を生成して出力する。
これにより、画素回路のレイアウトスペースにおいて共に受光素子を配置する際に、各画素回路領域に検出信号出力回路を配置しない構成を採ることができる。従って画素回路領域のレイアウトスペース内での素子数の削減、及びそれによる画素回路領域の省面積を実現できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態の表示装置の構成のブロック図である。
【図２】実施の形態の表示パネル部分の構成のブロック図である。
【図３】実施の形態の画素回路の回路図である。
【図４】実施の形態のダミー画素回路を含む画素アレイの説明図である。
【図５】実施の形態の画素回路の発光動作の説明図である。
【図６】実施の形態の光検出部の検出動作の説明図である。
【図７】実施の形態の補正処理に用いる輝度劣化曲線の説明図である。
【図８】実施の形態の信号値補正処理の説明図である。
【図９】実施の形態の構成例Ｉの光検出部の回路図である。
【図１０】実施の形態の省面積化の説明図である。
【図１１】実施の形態の構成例IIの光検出部の回路図である。
【図１２】実施の形態の構成例III光検出部の回路図である。
【図１３】時間経過による有機ＥＬ素子の輝度劣化の説明図である。
【図１４】輝度劣化による焼き付きの説明図である。
【図１５】センサ構造の説明図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を次の順序で説明する。
＜１．表示装置の構成＞
＜２．画素回路の動作＞
＜３．光検出部の動作及び補正処理＞
＜４．実施の形態の光検出部の構成＞
［４−１：構成例Ｉ］
［４−２：構成例II］
［４−３：構成例III］
＜５．変形例＞
【００２０】
＜１．表示装置の構成＞
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行うものである。
【００２１】
図１では表示パネル部分の構成として、画素アレイ２０、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を示している。
画素アレイ２０には、図２で後述するように画素回路１０がマトリクス状に配置される。水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３は、画素アレイ２０における各画素回路１０にそれぞれ信号値を与えて発光させる発光駆動部となる。
【００２２】
また画素アレイ２０に対して、所要の画素回路、例えば有効表示領域外となるダミー画素領域ＤＭＡの画素回路の発光輝度を検出する光検出部３０が設けられる。
各光検出部３０は、検出動作制御部２１の動作制御により、光検出信号を光検出線ＤＥＴＬに出力する。具体的には光検出線ＤＥＴＬの電位を受光光量に応じて変動させる。
電圧検出部２２は、光検出部３０の光検出信号による光検出線ＤＥＴＬの電位変動を検出し、その電位変動から発光輝度情報値を生成する。そして発光輝度情報値を補正処理部４０に与える。
【００２３】
補正処理部４０は、水平セレクタ１１に入力する映像データＤＶに対して補正処理を行う。例えば図１４で説明した焼き付きに対する補正等である。
この補正処理部４０には補正演算部４１、補正量算出部４２、フラッシュメモリ４３、ＤＲＡＭ（Dynamic Random Access Memory）４４が設けられる。
補正量算出部４２は、光検出部３０の検出動作により得られる発光輝度情報に基づいて階調値毎の輝度劣化特性（輝度劣化曲線）を求め、その輝度劣化曲線から補正パターンを生成する。
フラッシュメモリ４３は、輝度劣化曲線や補正パターンの情報を記憶する。
補正演算部４１は、映像データＤＶの各信号値を、補正パターンの情報を用いて補正する。ＤＲＡＭ４４は、補正演算部４１の演算処理のための記憶領域として用いられる。
この補正処理部４０による補正動作については後述する。
【００２４】
補正処理部４０で補正された映像データＤＶは水平セレクタ１１に入力される。水平セレクタ１１は、映像データＤＶに基づいた信号値（映像信号電圧Ｖｓｉｇ）を、画素アレイ２０内の各画素回路に与える。
【００２５】
図２により、表示パネル部分（画素アレイ２０、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３）の構成を説明する。
図示のように、画素アレイ２０には、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列されている。
なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００２６】
上述のように各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３が設けられる。
また水平セレクタ１１により選択され、映像データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００２７】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００２８】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００２９】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００３０】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対して入力させる信号線電圧を供給する。
本実施の形態では、水平セレクタ１１は、各信号線ＤＴＬに対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇを供給する。
映像信号電圧Ｖｓｉｇは、水平セレクタ１１に入力される映像データの信号値としての電圧値である。即ち発光させようとする階調値に相当する電圧値である
また閾値補正用基準電圧Ｖｏｆｓは、後述する閾値補正動作に用いる電圧である。
【００３１】
図３に画素回路１０の構成例を示している。この画素回路１０が、図２における画素回路１０のようにマトリクス配置される。
なお、図３では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００３２】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）、補助容量Ｃｓｕｂとで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
【００３３】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
また、有機ＥＬ素子１と並列に補助容量Ｃｓｕｂが接続されている。
【００３４】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００３５】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００３６】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００３７】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００３８】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００３９】
本実施の形態では、画素アレイ２０における一部の画素回路１０はダミー画素回路とされている。
図４は画素アレイ２０における画素回路１０を示しているが、破線で囲った部分が有効表示領域ＡＡであるとする。
この有効表示領域ＡＡ外が、ダミー画素回路１０ｄが配置されるダミー画素領域ＤＭＡとなる。ダミー画素回路１０ｄは、有効表示領域ＡＡ内の画素回路１０と同じく、図３の回路構成であり、水平セレクタ１１から信号線ＤＴＬを介して与えられる映像信号電圧Ｖｓｉｇに基づく発光を行う。
【００４０】
本例の場合、複数のダミー画素回路１０ｄの一群がダミー画素ブロックＢＬとされる。この図４では、ダミー画素ブロックＢＬ１、ＢＬ２・・・ＢＬ（ｘ）が形成されているとしている。
ダミー画素ブロックＢＬは、１つの光検出部３０に対応するダミー画素回路群である。
例えば図１，図２では複数の光検出部３０を示しているが、１つのダミー画素ブロックにつき、１つの光検出部３０が設けられる。
そして、１つのダミー画素ブロックＢＬ内の各ダミー画素回路１０ｄは、それぞれが同一の信号値で発光させられる。
例えばダミー画素ブロックＢＬ１内の各ダミー画素回路１０ｄには、常に１００ｎｉｔに相当する映像信号電圧Ｖｓｉｇが供給されて発光駆動される。また例えばダミー画素ブロックＢＬ２内の各ダミー画素回路１０ｄには、常に２００ｎｉｔに相当する映像信号電圧Ｖｓｉｇが供給されて発光駆動される。
【００４１】
このように１つのダミー画素ブロックＢＬとされる一群のダミー画素回路１０ｄは同一輝度の発光が行われ、この各ダミー画素回路１０ｄの発光輝度を、対応する１つの光検出部３０で検出するものとなる。
なお、後述するが、光検出部３０は、受光素子と検出信号出力回路とから構成され、受光素子は、例えば１つのダミー画素回路１０ｄのそれぞれに対応して設けられる。そして複数の受光素子が１つの検出信号出力回路に接続される構成となる。
【００４２】
＜２．画素回路の動作＞
続いて図５を用いて画素回路１０の動作について説明する。なおダミー画素回路１０ｄも同様の動作を行うことになる。
ここで述べる画素回路動作は、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む動作である。
【００４３】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００４４】
図５に画素回路１０の発光サイクル（各フレーム期間）の動作のタイミングチャートを示す。
図５では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、単一の所定の電圧値としての閾値補正基準電圧Ｖｏｆｓと、映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図５には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図５には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図５には、図３に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００４５】
図５のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前は、前フレームの発光が行われている。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００４６】
時点ｔｓで今回のフレームの発光のための動作が開始される。
期間ＬＴ１として、消光及び閾値補正のための準備が行われる。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
また駆動トランジスタＴｄのゲート電位（ノードＮＤ１）は、ソース電位の低下に応じて、或る電位Ｖｇ’まで低下する。
【００４７】
一定期間後、閾値補正のための準備が行われる
即ち、信号線ＤＴＬの電位が閾値補正基準電圧Ｖｏｆｓである時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００４８】
続いて期間ＬＴ２として閾値補正（Ｖｔｈ補正）が行われる。
即ち、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている間、ライトスキャナ１３は走査パルスＷＳのＨレベルを維持する。そしてドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノード（ノードＮＤ２）が上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００４９】
この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作である。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇される。
一定時間経過すると、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
なお、この例では閾値補正動作を１回行うものとしているが、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる時間を確保するため、閾値補正動作が分割して複数回行われることもある。
【００５０】
期間ＬＴ２の終了時点で、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなった時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
このとき、ライトスキャナ１３は走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００５１】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ３に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
【００５２】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
【００５３】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態へと移行する。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。
この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００５４】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００５５】
＜３．光検出部の動作及び補正処理＞
続いて光検出部３０の構成及び動作を説明する。
図６は、１つのダミー画素回路１０ｄと、それに対応する光検出部３０を示している。
なお、１つの光検出部３０は、上述のようにダミー画素ブロックＢＬとされる一群の複数のダミー画素回路１０ｄに対応するが、ここではあくまでも動作説明のため、１つのダミー画素回路１０ｄに対応する構成として示しているものである。
ダミー画素回路１０ｄの構成は、通常の画素回路１０と同様である。
【００５６】
図６に示すように光検出部３０は、受光素子ＳＬ（実際には後述するように複数の受光素子ＳＬ）と、検出信号出力回路３１を有して構成される。
受光素子ＳＬには、例えばＰＩＮダイオードが用いられる。
また検出信号出力回路３１は、容量Ｃ１と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３，Ｔ４を備える。
【００５７】
受光素子ＳＬは、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
この光センサＳ１は、ダミー画素回路１０ｄの有機ＥＬ素子１で発光される光を検出するように配置されている。そして検出光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
【００５８】
容量Ｃ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
検出信号出力用トランジスタＴ５は、ドレインが電源電圧Ｖｃｃに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。
このスイッチングトランジスタＴ３のゲートは、図１に示した検出動作制御部２１から与えられる制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５のソース電位が光検出線ＤＥＴＬに出力される構成となっている。
【００５９】
スイッチングトランジスタＴ４は、そのドレイン及びソースが検出信号出力用トランジスタＴ５のゲートと検出基準電位Ｖｒの間に接続されている。このスイッチングトランジスタＴ４のゲートは、図１に示した検出動作制御部２１から与えられる制御パルスｐＴ４によってオン／オフされる。
スイッチングトランジスタＴ４がオンとされることで、検出信号出力用トランジスタＴ５のゲートに検出基準電位Ｖｒが入力される構成となっている。
【００６０】
光検出部３０の検出動作は次のようになる。
光検出部３０では、まず検出準備のため、制御パルスｐＴ４，ｐＴ３によってスイッチングトランジスタＴ３、Ｔ４がオンとされる。
スイッチングトランジスタＴ４がオンとされることで、検出基準電圧Ｖｒが検出信号出力用トランジスタＴ５のゲートに入力される。
ここで検出基準電圧Ｖｒは、検出信号出力用トランジスタＴ５をオンする電圧とされている。このため検出信号出力用トランジスタＴ５に電流が流れ、スイッチングトランジスタＴ３もオンとされているため、光検出線ＤＥＴＬに或る電位Ｖｘが出力される。
このように検出準備として、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｒ，光検出線ＤＥＴＬの電位＝Ｖｘとされる。
【００６１】
画素回路１０ｄでは、１フレーム期間毎に図５で説明した動作が行われ、有機ＥＬ素子１では入力された映像信号電圧Ｖｓｉｇに応じた発光が行われる。すると受光素子ＳＬでは有機ＥＬ素子１からの光を受光し、そのリーク電流が変化することとなる。
【００６２】
このような有機ＥＬ素子の発光開始後、制御パルスｐＴ４がＬレベルとされ、スイッチングトランジスタＴ４がオフとされる。
スイッチングトランジスタＴ４がオフとなることで、検出信号出力用トランジスタＴ５のゲート電位の検出基準電位Ｖｒへの固定が解除される。
そして受光素子ＳＬが有機ＥＬ素子１の光を受光し、電源電圧Ｖｃｃからリーク電流を検出信号出力用トランジスタＴ５のゲートに流すこととなる。
この動作によって検出信号出力用トランジスタＴ５のゲート電圧は、検出基準電圧Ｖｒから上昇してゆき、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘから増加してゆく。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２が検出する。
【００６３】
この検出電位は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば１００ｎｉｔの映像信号電圧Ｖｓｉｇによる表示）をダミー画素回路１０ｄで実行させているのであれば、検出電位は、１００ｎｉｔ輝度に相当する値となる。そしてこの検出電位の変動は、有機ＥＬ素子１の劣化具合を表すものとなる。
【００６４】
一定時間経過後、制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。
例えば１フレーム期間毎に、以上のような光検出動作が行われる。
そして、この光検出部３０の検出信号出力回路３１によれば、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまり受光素子ＳＬのリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため受光素子ＳＬのリーク電流値が小さくても、検出信号出力用トランジスタＴ５を介することで光検出線ＤＥＴＬに出力される電流値は比較的大きく、これにより発光光量の検出情報を精度良く電圧検出部２２に出力することが可能となっている。
【００６５】
このように光検出部３０による光検出出力は、光検出線ＤＥＴＬの電位変動として表れる。
電圧検出部２２は、光検出線ＤＥＴＬの電位変動量を検出することで、ダミー画素回路１０ｄの発光輝度情報を得る。
図１に示したように、電圧検出部２２は、輝度情報を補正処理部４０に供給する。
【００６６】
先に述べたように、有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、例えば図１４のように焼き付きが発生してしまう。
そこで本例の表示装置は、ダミー画素回路１０ｄの発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて映像データＤＶを補正する。つまり各画素回路１０に与える映像信号電圧Ｖｓｉｇを補正することとなる。
【００６７】
この補正動作について説明する。
上述のように、ダミー画素回路１０ｄは、ダミー画素ブロックＢＬ毎に所定の輝度で発光される。
例えば図４のダミー画素ブロックＢＬ１の各ダミー画素回路１０ｄでは１００ｎｉｔ相当の映像信号電圧Ｖｓｉｇが与えられて発光動作が行われる。
またダミー画素ブロックＢＬ２の各ダミー画素回路１０ｄでは２００ｎｉｔ相当の映像信号電圧Ｖｓｉｇが与えられて発光動作が行われる。
またダミー画素ブロックＢＬ３の各ダミー画素回路１０ｄでは４００ｎｉｔ相当の映像信号電圧Ｖｓｉｇが与えられて発光動作が行われる。
【００６８】
このように各ダミー画素回路１０ｄを発光駆動させた状態で、各光検出部３０が各ダミー画素ブロックＢＬにおける発光輝度を検出する。
そして検出された輝度情報値が、図１に示した補正処理部４０における補正量算出部４２に供給される。
補正量算出部４２は、図７のような輝度劣化曲線を求める。例えば或る程度の期間、１００ｎｉｔ、２００ｎｉｔ、４００ｎｉｔ・・・での各輝度情報値を蓄積していく。そして実測による輝度劣化量を求めると共に、さらなる時間経過に応じた劣化率の推定を行い、図７のような各輝度に応じた輝度劣化曲線を生成する。
この輝度劣化曲線の情報は例えばフラッシュメモリ４３に保存される。
また、補正量算出部４２は、この輝度劣化曲線と映像データＤＶを元に、画素回路毎の補正量の情報である補正パターンを作成する。
この輝度劣化曲線及び補正パターンの情報は例えばフラッシュメモリ４３に保存される。
【００６９】
表示データとしての映像データＤＶは、補正演算部４１に供給される。
補正演算部４１は、映像データＤＶの各信号値、即ち各画素回路１０に与える階調値を、補正パターンの情報に基づいて補正し、補正後の映像データＤＶを水平セレクタ１１に出力する。つまり各画素回路１０毎の輝度劣化分の補正値を、各画素回路１０に対する信号値に与える。
【００７０】
図８で、図１４で説明した焼き付きに対応する補正動作を説明する。
図８（ａ）は、図１４（ａ）と同様、黒表示内に「ＢＳ」という固定パターンを表示させた状態を示している。
このような固定パターン表示を長時間行った後、図１４（ｂ）のような全面白表示の映像データＤＶが供給された場合、補正しなければ、図１４（ｃ）のような焼き付きが発生する。ここで、図１４（ｂ）のような全面白表示の映像データＤＶが供給された場合に、焼き付き補正を行うとする。
【００７１】
補正量算出部４２が焼き付き補正のため補正パターンを生成するためには、図８（ｂ）のように輝度劣化曲線を参照する。
「ＢＳ」部分が例えば２００ｎｉｔでの表示であったとすると、「ＢＳ」部分の画素回路１０については、２００ｎｉｔでの輝度劣化曲線を参照する。
そして輝度劣化曲線から、各画素回路１０の劣化率を推定し、推定した劣化率に応じた図８（ｃ）のような補正パターンを作成する。
つまりこの場合は「ＢＳ」の部分の画素回路１０が輝度劣化が生じていることに応じて、「ＢＳ」部分の画素回路のみ、他の画素回路よりも高輝度階調とする補正パターンを生成する。
【００７２】
そして図１４（ｂ）のような全面白表示の映像データＤＶが供給された場合の補正処理としては、補正演算部４１が、入力された映像データＤＶ（つまり全画素に共通の高階調値）に対し、図８（ｃ）の補正パターンを合成する。それが補正された映像データＤＶとなる。
この補正後の映像データＤＶが水平セレクタ１１に供給され、水平セレクタ１１が各画素回路１０に対して映像データＤＶの信号値に基づく映像信号電圧Ｖｓｉｇを与える。すると、表示映像は図８（ｄ）のようになる。つまり焼き付きが補正された映像が得られる。
【００７３】
以上の補正動作は一例であるが、例えばこのような補正を行うことで、焼き付きのない表示映像を実現できる。
そして、このような補正を行うために、光検出部３０を設け、画素回路１０（ダミー画素回路１０ｄ）の発光輝度の検出を行うことが必要になる。
ところが、仮に図６のように、１つのダミー画素回路１０ｄに１つの光検出部３０を対応して設けることは、画素回路領域に配置する素子数の増加が問題となる。
そこで本実施の形態では、以下の構成例Ｉ，II，IIIのように、複数のダミー画素回路１０ｄから成るダミー画素ブロックＢＬに１つの光検出部３０が対応される構成を採る。
【００７４】
＜４．実施の形態の光検出部の構成＞
［４−１：構成例Ｉ］
図９に本実施の形態の構成例Ｉとしての光検出部３０を示す。
図９では、多数のダミー画素回路１０ｄで形成される１つのダミー画素ブロックＢＬと、これに対応する１つの光検出部３０を示している。
ダミー画素ブロックＢＬ内の各ダミー画素回路１０ｄは、例えば１００ｎｉｔなど、所定の輝度の発光が行われるように、水平セレクタ１１から固定且つ共通の映像信号電圧Ｖｓｉｇが入力される。
なお、この例では、ダミー画素ブロックＢＬは、Ｒ画素、Ｇ画素、Ｂ画素としての各色の発光を行うダミー画素回路１０ｄを含むものとしている。
【００７５】
このようなダミー画素回路１０ｄのそれぞれに対して、有機ＥＬ素子１の光を受光できるように受光素子ＳＬが配置されている。
この複数の受光素子ＳＬ（ＰＩＮダイオード）は、検出信号出力回路３１に対して並列に接続される。即ち各受光素子ＳＬのカソードは電源Ｖｃｃのラインに接続され、各受光素子ＳＬのアノードは検出信号出力用トランジスタＴ５のゲートに接続される。
検出信号出力回路３１の動作は、図６で説明したとおりである。
【００７６】
従って、この場合、複数の各受光素子ＳＬが受光によって生じさせるリーク電流の和によって検出信号出力用トランジスタＴ５のゲート電位が変動する。
そしてそのゲート電位変動に応じて、スイッチングトランジスタＴ３を介して光検出線ＤＥＴＬに出力される検出信号出力用トランジスタＴ５のソース電位が変動する。
この光検出線ＤＥＴＬの電位変動が電圧検出部２２で検出され、発光輝度の情報が補正量算出部４２に供給される。
例えば、図９に示すダミー画素ブロックＢＬの各ダミー画素回路１０ｄが、１００ｎｉｔ相当の映像信号電圧Ｖｓｉｇで発光される場合、１００ｎｉｔ発光画素における輝度劣化曲線を生成するための発光輝度の情報が補正量算出部４２に供給されることになる。
【００７７】
この図９のような光検出部３０の構成により、次のような利点が得られる。
まず、各ダミー画素回路１０ｄに対応して配置されるのは受光素子ＳＬのみである。例えば図１０（ｂ）のように１つのダミー画素回路１０ｄに対して、その有機ＥＬ素子１の光を受光できるように１つの受光素子ＳＬが配置される。
このため、各ダミー画素回路１０ｄの形成領域には、図１０（ａ）に模式的に示すように、受光素子ＳＬのみを配置すればよい。そして検出信号出力回路３１の部分は、画素回路領域外にレイアウトすることができる。
これにより、画素回路形成領域の省面積化が可能となる。
【００７８】
また、同一輝度で発光される複数のダミー画素回路１０ｄの光を複数の受光素子ＳＬで受光し、これらの受光素子ＳＬのリーク電流の総和で、検出信号出力用トランジスタＴ５のゲート電位を変動させる構成である。
このため、受光素子ＳＬの素子サイズを小さくすることができる。
つまり、精度良く発光輝度検出を行うには、光検出線ＤＥＴＬの電位変動が発光輝度の変化に応じて大きいことが必要である。仮に、１つの受光素子ＳＬのリーク電流に基づいて、光検出線ＤＥＴＬの電位変動を生じさせるとすると、受光素子ＳＬのリーク電流量として比較的大きな電流量が必要になる。そのため、受光素子ＳＬのサイズを或る程度大きくしなければならない。
しかし本例の場合は、多数の受光素子ＳＬのリーク電流の総和に基づいて光検出線ＤＥＴＬの電位変動を生じさせる構成である。すると、１つ１つの受光素子ＳＬのリーク電流量は小さくてもよいことになる。そのため、本例では受光素子ＳＬの素子サイズを小さくできる。
例えば、ダミー画素ブロックＢＬが１０×１０の１００個のダミー画素回路１０ｄからなるとする。光検出感度を同一に保つのであれば、受光素子ＳＬのサイズは、１つの画素回路に１つの光検出部３０を設ける場合に比べて１／１００で良くなる。
【００７９】
以上のことから本実施の形態では、光検出部３０のレイアウトスペースを大幅に縮小し、画素回路領域の省面積を実現しつつ、検出感度を従前以上に保つことが可能となる。
【００８０】
なお、実際には図１のように、複数のダミー画素ブロックＢＬに対応してそれぞれ図９のような光検出部３０が設けられるが、各光検出部３０が共通の光検出線ＤＥＴＬに接続される場合、各光検出部３０の検出動作を時分割的に行えばよい。
もちろん、各光検出部３０のそれぞれに対応して光検出線ＤＥＴＬ及び電圧検出部２２を設けるようにしてもよい。
【００８１】
［４−２：構成例II］
構成例IIとしての光検出部３０を図１１で説明する。
上記構成例Ｉの場合は、ダミー画素ブロックＢＬは、Ｒ画素、Ｇ画素、Ｂ画素のそれぞれのダミー画素回路１０ｄを含むものとした。これに対し構成例IIは、ダミー画素ブロックＢＬを、各色毎のダミー画素回路１０ｄで構成するようにする。
即ち図１１に示すダミー画素回路１０ｄのうち、Ｒ画素のみで、ダミー画素ブロックＢＬ−Ｒを形成する。またＧ画素のみで、ダミー画素ブロックＢＬ−Ｇを形成し、Ｂ画素のみで、ダミー画素ブロックＢＬ−Ｂを形成する。
【００８２】
そして光検出部３０は、Ｒ画素、Ｇ画素、Ｂ画素のうちの１つの色の発光を行うダミー画素回路のみを含む各ダミー画素ブロックに対応して設ける。
つまりダミー画素ブロックＢＬ−Ｒに対して光検出部３０Ｒを設け、またダミー画素ブロックＢＬ−Ｇに対して光検出部３０Ｇを設け、またダミー画素ブロックＢＬ−Ｂに対して光検出部３０Ｂを設ける。
【００８３】
光検出部３０Ｒは、Ｒ画素としての多数のダミー画素回路１０ｄのそれぞれに対応して配置される複数の受光素子ＳＬと、検出信号出力回路３１Ｒで形成される。
光検出部３０Ｇは、Ｇ画素としての多数のダミー画素回路１０ｄのそれぞれに対応して配置される複数の受光素子ＳＬと、検出信号出力回路３１Ｇで形成される。
光検出部３０Ｂは、Ｂ画素としての多数のダミー画素回路１０ｄのそれぞれに対応して配置される複数の受光素子ＳＬと、検出信号出力回路３１Ｂで形成される。
検出信号出力回路３１Ｒ、３１Ｇ、３１Ｂの構成は図９の検出信号出力回路３１と同様である。
【００８４】
このような構成とすることで、構成例Ｉと同様の効果に加え、各色の波長特性に最適な受光素子ＳＬを配置することが可能となり、各色に対応した精度の良い発光輝度検出が可能となる。
【００８５】
なお、図１１の例では、各光検出部３０Ｒ、３０Ｇ、３０Ｂが共通の光検出線ＤＥＴＬに接続されている構成を示しているが、この場合、各光検出部３０Ｒ、３０Ｇ、３０Ｂは時分割的に光検出動作を行い、電圧検出部２２が時分割的にＲ光、Ｇ光、Ｂ光についての発光輝度情報の検出を行っても良い。
もちろん、Ｒ画素、Ｇ画素、Ｂ画素で区別せずに例えば１００ｎｉｔなどの所定輝度の発光についての輝度検出を行う場合、当該光検出部３０Ｒ、３０Ｇ、３０Ｂについての時分割的な処理は必要ない。
また、光検出部３０Ｒ、３０Ｇ、３０Ｂにそれぞれ対応して光検出線ＤＥＴＬを配し、個別に各光検出線ＤＥＴＬに接続された電圧検出部２２で電圧検出を行っても良い。
【００８６】
［４−３：構成例III］
構成例IIIとしての光検出部３０を図１２で説明する。
これは光検出部３０の構成としてＡ／Ｄ変換器としての構成を採る例である。図１２の例では、ダミー画素ブロックＢＬは、図９の例と同様、Ｒ画素、Ｇ画素、Ｂ画素のそれぞれのダミー画素回路１０ｄを含むものとしているが、図１１のようにダミー画素ブロックＢＬが、各色毎のダミー画素回路１０ｄで構成するものであってもよい。
【００８７】
この構成例IIIとしての光検出部３０は、検出信号出力回路３１が、容量Ｃ１，Ｃ２、ｎチャネルＦＥＴとしてのトランジスタＴ６，Ｔ７，Ｔ８，Ｔ９、及びインバータＩＮを有する構成とされている。
トランジスタＴ６，Ｔ７，Ｔ８，Ｔ９は、それぞれ図１に示した検出動作制御部２１からの制御パルスｐＴ６，ｐＴ７，ｐＴ８，ｐＴ９によってオン／オフされる。
【００８８】
各受光素子ＳＬは、電源電圧Ｖｃｃラインと、トランジスタＴ６，Ｔ９の接続点の間に並列に接続される。各受光素子ＳＬによるリーク電流の検出時にはトランジスタＴ９はオフとされる。
トランジスタＴ６，Ｔ７の一端は接続されている（ノードＡ）。そしてトランジスタＴ７の他端には検出動作制御部２１からスイープパルスＳＰＰが供給される。
トランジスタＴ６，Ｔ７の接続点（ノードＡ）は、容量Ｃ２を介してインバータＩＮに接続される。インバータＩＮの出力が光検出線ＤＥＴＬに供給される。
トランジスタＴ８はインバータＩＮの入力点と出力点の間に接続されている。
【００８９】
このような検出信号出力回路３１による検出動作は次のようになる。
各ダミー画素回路１０ｄの発光時に、トランジスタＴ６，Ｔ８をオンとし、トランジスタＴ７，Ｔ９はオフとする。
この状態で、各受光素子ＳＬのリーク電流により変動する電圧（センサ出力電圧という）がノードＡに保持される。
次に、トランジスタＴ６，Ｔ８をオフし、トランジスタＴ７をオンとする。するとトランジスタＴ７を介してスイープパルスＳＰＰがノードＡに入力される。
このとき、スイープパルスＳＰＰの電圧が、センサ出力電圧より高いときは、インバータＩＮの出力がＬとなり、逆にスイープパルスＳＰＰの電圧が、センサ出力電圧より低いときはインバータＩＮの出力がＨとなる。
このインバータＩＮのＬ、Ｈのパルス出力が光検出線ＤＥＴＬに出力される。
【００９０】
電圧検出部２２では、光検出線ＤＥＴＬに表れるインバータＩＮの出力パルスの周期を検出する。
つまりセンサ出力電圧が高いほど出力パルスのＨ期間が長くなるため、出力パルスの周期検出で、センサ出力電圧を測定でき、つまりダミー画素ブロックＢＬでの発光輝度情報を得ることができる。
【００９１】
本実施の形態では、各ダミー画素回路１０ｄに対して受光素子ＳＬを配置する一方、検出信号出力回路３１は、画素領域外に配置することができることは先の構成例Ｉで述べた。すると、検出信号出力回路３１の構成（素子数）は、画素領域のレイアウトを考慮する必要がないことにもなる。
そこで、図１２の構成のように、検出信号出力回路３１を、複数の受光素子ＳＬにおける受光光量による電流変動に応じて変動する電圧値をデジタル信号に変換した光検出信号を出力する構成とすることも可能となる。つまりＡ／Ｄ変換器内蔵型の回路構成を採ることが可能である。
このような検出信号出力回路３１とすれば、光検出線ＤＥＴＬにデジタル出力として検出信号を出力でき、出力のバラツキやノイズが大幅に軽減され、検出精度の向上が可能となる。
【００９２】
＜５．変形例＞
以上の実施の形態では、ダミー画素回路１０ｄについての光検出を行う光検出部３０について各例を説明したが、上記各例は、有効表示領域ＡＡ内の画素回路１０に対する光検出部としても、そのまま適用できることは言うまでもない。
例えば表示動作実行中に、各画素回路１０の発光輝度検出を行い、映像信号電圧Ｖｓｉｇの補正などを行うことも可能である。
【００９３】
また、上記例では焼き付き補正のための光検出を行う例で述べたが、その他の画質悪化要因に対する補正処理のための光検出動作にも適用できる。
さらには、補正処理の目的以外の光検出にも本発明は適用できる。例えば外部からのパネル表面へのレーザポインタ等による光を検出したり、ユーザのパネル表面へのタッチを、画素回路１０の発光の指等の反射光で検出する場合の光検出部としても適用できる。即ち、ユーザの入力操作を実現するための構成としても適用できる。
【００９４】
また、図９，図１１，図１２の各例では、１つのダミー画素回路１０ｄに対して１つの受光素子ＳＬを配置した例であるが、例えば複数の画素回路１０（１０ｄ）に対応して１つの受光素子ＳＬを配置してもよい。例えば１つの受光素子ＳＬが、隣接する２つの画素回路１０（１０ｄ）の光を受光するような配置構成である。従って図９等のダミー画素ブロックＢＬ内では、ダミー画素回路１０ｄの数よりも、少ない数の受光素子ＳＬが配置される構成も考えられる。
【００９５】
実施の形態における画素回路１０（ダミー画素回路１０ｄ）の構成は図３に示したが、画素回路１０の構成はそれに限定されない。例えば３以上のトランジスタを有する画素回路であってもよい。
【符号の説明】
【００９６】
１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ドライブスキャナ、１３ ライトスキャナ、２０ 画素アレイ、２１ 検出動作制御部、２２ 電圧検出部、２２ａ 電圧検出部、３０ 光検出部、３１ 検出信号出力回路、４０ 補正処理部、４１ 補正演算部、４２ 補正量算出部、ＳＬ 受光素子、Ｔ５ 検出信号出力用トランジスタ、ＤＥＴＬ 光検出線
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置と、その光検出方法に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特表２００７−５０１９５３号公報
【特許文献２】特表２００８−５１８２６３号公報
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機ＥＬ素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機ＥＬ素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
【０００４】
このような有機ＥＬ素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラなどを無くすことが重要である。
有機ＥＬ素子は時間経過や温度によって発光効率が低下し輝度劣化が生ずる。つまり同じ信号値を与えて同じ電流を流しても、その発光輝度が時間と共に低下してしまう。例えば図１３は、２００ｎｉｔの輝度で発光させた有機ＥＬ素子の、時間経過による発光輝度の劣化率を表している。
【０００５】
また、輝度劣化量は発光させる輝度によっても変動する。すると、輝度劣化量は表示映像に依存する為、各画素毎に劣化量は異なってしまう。このため例えば相対的に明るい画素、長く表示された画素が焼き付いてしまうという問題がある。
図１４（ａ）は、一例として全体を黒表示とした画面上で、一部分に「ＢＳ」という高輝度の固定パターンを表示させた状態を示している。このような表示を長時間行うと、「ＢＳ」表示部分の画素が、他の黒表示部分の画素よりも輝度劣化が進行する。
【０００６】
その後、例えば図１４（ｂ）のように、画面上の全画素に対して同一の高階調の信号値を与えて、全体が白表示となる画面表示を行わせるとする。各画素に与える信号値は全て例えば白レベル階調の値であるため、一面、白の画像となるはずである。
ところが、上記の「ＢＳ」部分の画素のみ、輝度劣化が進行していると、図１４（ｃ）のように、「ＢＳ」部分の画素のみで発光輝度が低下し、画面上、焼き付きが生じた状態となってしまう。
【０００７】
このような状況に対処するものとして、上記特許文献１，２では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
画素の発光輝度を検出する構成として、図１５（ａ）のようなセンサ外付型と、図１５（ｂ）のセンサ内蔵型がある。
図１５（ａ）の場合、ガラス基台１０１上の樹脂層１００内に画素回路１０１及び有機ＥＬ素子１０３が形成される。そして樹脂層１０３の上面に輝度センサ１０４が配置されて、有機ＥＬ素子１０３からの光を受光する構成とされる。輝度センサ１０４はａ−Ｓｉ（アモルファスシリコン）センサーなどで形成される。この場合、画素回路１０１は表示有効領域外のダミー画素とされる。
【０００９】
また図１５（ｂ）の場合、ガラス基台１０１上の樹脂層１００内に画素回路１０１及び有機ＥＬ素子１０３が形成される。そして画素回路１０１と同一層（有機ＥＬ素子１０３の下方）に輝度センサ１０４が配置されて、有機ＥＬ素子１０３からの光を受光する構成とされる。輝度センサ１０４はＰＩＮダイオードなどで形成される。
【００１０】
しかしながら、図１５（ａ）の場合、ダミー画素との位置合わせ精度の課題があり、製造効率が悪い。
一方、図１５（ｂ）のセンサ内蔵型では、例えば画素回路１０１と輝度センサ１０４を同一プロセスで形成していくことができ、位置合わせ精度は問題にならない。
ところが、輝度センサ１０４及びその受光情報を出力する検出信号出力回路を、画素回路と同一平面にレイアウトしていく必要から、１つの画素回路領域に対して必要となる面積が増大する。また１つの画素回路領域にＰＩＮダイオードや検出信号出力回路の素子を形成するため、素子数が増大するという問題がある。
【００１１】
本発明は、画素回路領域に輝度センサを内蔵する図１５（ｂ）のセンサ内蔵型の構成を採る。その上で、画素回路領域における素子数の削減、及びそれによる画素回路領域の省面積を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の表示装置は、入力された信号値に応じて発光駆動される発光素子を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイにおける各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して配置される複数の受光素子と、該複数の受光素子が接続され、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する検出信号出力回路と、を有する光検出部とを備える。
【００１３】
また上記画素アレイにおける有効表示領域外となる複数の上記画素回路がダミー画素回路とされ、上記光検出部における複数の受光素子は、同一の信号値で発光させる複数のダミー画素回路に対応して配置されている。
また同一の信号値で発光させる一群のダミー画素回路から成るダミー画素ブロックが複数形成されており、上記光検出部は、上記各ダミー画素ブロックに対応して設けられている。
また上記光検出部における各受光素子は各ダミー画素回路の近傍位置に配置され、上記検出信号出力回路は、上記画素アレイの外部に配置されている。
また上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素としての各色の発光を行うダミー画素回路を含む上記各ダミー画素ブロックに対応して設けられている。
或いは上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素のうちの１つの色の発光を行うダミー画素回路のみを含む上記各ダミー画素ブロックに対応して設けられている。
【００１４】
また上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて電圧が変動する光検出信号を出力する構成とされている。
或いは、上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて変動する電圧値をデジタル信号に変換した光検出信号を出力する構成とされている。
また上記光検出部による検出信号に基づいて、上記発光駆動部が上記画素アレイにおける各画素回路に与える信号値を補正する補正処理部をさらに備える。
【００１５】
本発明の光検出方法は、上記画素アレイと上記発光駆動部とを備えた表示装置の光検出方法として、上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して複数の受光素子を配置し、該複数の受光素子を一の検出信号出力回路に共通に接続し、該検出信号出力回路が、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する光検出方法である。
【００１６】
このような本発明では、例えばＴＦＴアクティブマトリックス有機ＥＬ表示装置などにおいて、ＴＦＴ内蔵側のＰＩＮダイオードなどの受光素子を用いることが想定される。
例えばそのような場合に、複数の画素回路（例えば複数のダミー画素回路）について、複数の受光素子を配置する。ただし、この複数の受光素子を、一の検出信号出力回路に共通に接続する。即ち１つの受光素子につき１つの検出信号出力回路で、１つの光検出部を構成するのではなく、複数の受光素子と１つの検出信号出力回路で１つの光検出部を構成する。
【発明の効果】
【００１７】
本発明によれば、複数の画素回路（例えば複数のダミー画素回路）について、複数の受光素子を配置し、この複数の受光素子を、一の検出信号出力回路に共通に接続する。そして検出信号出力回路は、複数の受光素子で得られる受光光量に応じた出力から光検出信号を生成して出力する。
これにより、画素回路のレイアウトスペースにおいて共に受光素子を配置する際に、各画素回路領域に検出信号出力回路を配置しない構成を採ることができる。従って画素回路領域のレイアウトスペース内での素子数の削減、及びそれによる画素回路領域の省面積を実現できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態の表示装置の構成のブロック図である。
【図２】実施の形態の表示パネル部分の構成のブロック図である。
【図３】実施の形態の画素回路の回路図である。
【図４】実施の形態のダミー画素回路を含む画素アレイの説明図である。
【図５】実施の形態の画素回路の発光動作の説明図である。
【図６】実施の形態の光検出部の検出動作の説明図である。
【図７】実施の形態の補正処理に用いる輝度劣化曲線の説明図である。
【図８】実施の形態の信号値補正処理の説明図である。
【図９】実施の形態の構成例Ｉの光検出部の回路図である。
【図１０】実施の形態の省面積化の説明図である。
【図１１】実施の形態の構成例IIの光検出部の回路図である。
【図１２】実施の形態の構成例III光検出部の回路図である。
【図１３】時間経過による有機ＥＬ素子の輝度劣化の説明図である。
【図１４】輝度劣化による焼き付きの説明図である。
【図１５】センサ構造の説明図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を次の順序で説明する。
＜１．表示装置の構成＞
＜２．画素回路の動作＞
＜３．光検出部の動作及び補正処理＞
＜４．実施の形態の光検出部の構成＞
［４−１：構成例Ｉ］
［４−２：構成例II］
［４−３：構成例III］
＜５．変形例＞
【００２０】
＜１．表示装置の構成＞
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行うものである。
【００２１】
図１では表示パネル部分の構成として、画素アレイ２０、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を示している。
画素アレイ２０には、図２で後述するように画素回路１０がマトリクス状に配置される。水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３は、画素アレイ２０における各画素回路１０にそれぞれ信号値を与えて発光させる発光駆動部となる。
【００２２】
また画素アレイ２０に対して、所要の画素回路、例えば有効表示領域外となるダミー画素領域ＤＭＡの画素回路の発光輝度を検出する光検出部３０が設けられる。
各光検出部３０は、検出動作制御部２１の動作制御により、光検出信号を光検出線ＤＥＴＬに出力する。具体的には光検出線ＤＥＴＬの電位を受光光量に応じて変動させる。
電圧検出部２２は、光検出部３０の光検出信号による光検出線ＤＥＴＬの電位変動を検出し、その電位変動から発光輝度情報値を生成する。そして発光輝度情報値を補正処理部４０に与える。
【００２３】
補正処理部４０は、水平セレクタ１１に入力する映像データＤＶに対して補正処理を行う。例えば図１４で説明した焼き付きに対する補正等である。
この補正処理部４０には補正演算部４１、補正量算出部４２、フラッシュメモリ４３、ＤＲＡＭ（Dynamic Random Access Memory）４４が設けられる。
補正量算出部４２は、光検出部３０の検出動作により得られる発光輝度情報に基づいて階調値毎の輝度劣化特性（輝度劣化曲線）を求め、その輝度劣化曲線から補正パターンを生成する。
フラッシュメモリ４３は、輝度劣化曲線や補正パターンの情報を記憶する。
補正演算部４１は、映像データＤＶの各信号値を、補正パターンの情報を用いて補正する。ＤＲＡＭ４４は、補正演算部４１の演算処理のための記憶領域として用いられる。
この補正処理部４０による補正動作については後述する。
【００２４】
補正処理部４０で補正された映像データＤＶは水平セレクタ１１に入力される。水平セレクタ１１は、映像データＤＶに基づいた信号値（映像信号電圧Ｖｓｉｇ）を、画素アレイ２０内の各画素回路に与える。
【００２５】
図２により、表示パネル部分（画素アレイ２０、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３）の構成を説明する。
図示のように、画素アレイ２０には、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列されている。
なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００２６】
上述のように各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３が設けられる。
また水平セレクタ１１により選択され、映像データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００２７】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００２８】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００２９】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００３０】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対して入力させる信号線電圧を供給する。
本実施の形態では、水平セレクタ１１は、各信号線ＤＴＬに対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇを供給する。
映像信号電圧Ｖｓｉｇは、水平セレクタ１１に入力される映像データの信号値としての電圧値である。即ち発光させようとする階調値に相当する電圧値である
また閾値補正用基準電圧Ｖｏｆｓは、後述する閾値補正動作に用いる電圧である。
【００３１】
図３に画素回路１０の構成例を示している。この画素回路１０が、図２における画素回路１０のようにマトリクス配置される。
なお、図３では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００３２】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）、補助容量Ｃｓｕｂとで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
【００３３】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
また、有機ＥＬ素子１と並列に補助容量Ｃｓｕｂが接続されている。
【００３４】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００３５】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００３６】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００３７】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００３８】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００３９】
本実施の形態では、画素アレイ２０における一部の画素回路１０はダミー画素回路とされている。
図４は画素アレイ２０における画素回路１０を示しているが、破線で囲った部分が有効表示領域ＡＡであるとする。
この有効表示領域ＡＡ外が、ダミー画素回路１０ｄが配置されるダミー画素領域ＤＭＡとなる。ダミー画素回路１０ｄは、有効表示領域ＡＡ内の画素回路１０と同じく、図３の回路構成であり、水平セレクタ１１から信号線ＤＴＬを介して与えられる映像信号電圧Ｖｓｉｇに基づく発光を行う。
【００４０】
本例の場合、複数のダミー画素回路１０ｄの一群がダミー画素ブロックＢＬとされる。この図４では、ダミー画素ブロックＢＬ１、ＢＬ２・・・ＢＬ（ｘ）が形成されているとしている。
ダミー画素ブロックＢＬは、１つの光検出部３０に対応するダミー画素回路群である。
例えば図１，図２では複数の光検出部３０を示しているが、１つのダミー画素ブロックにつき、１つの光検出部３０が設けられる。
そして、１つのダミー画素ブロックＢＬ内の各ダミー画素回路１０ｄは、それぞれが同一の信号値で発光させられる。
例えばダミー画素ブロックＢＬ１内の各ダミー画素回路１０ｄには、常に１００ｎｉｔに相当する映像信号電圧Ｖｓｉｇが供給されて発光駆動される。また例えばダミー画素ブロックＢＬ２内の各ダミー画素回路１０ｄには、常に２００ｎｉｔに相当する映像信号電圧Ｖｓｉｇが供給されて発光駆動される。
【００４１】
このように１つのダミー画素ブロックＢＬとされる一群のダミー画素回路１０ｄは同一輝度の発光が行われ、この各ダミー画素回路１０ｄの発光輝度を、対応する１つの光検出部３０で検出するものとなる。
なお、後述するが、光検出部３０は、受光素子と検出信号出力回路とから構成され、受光素子は、例えば１つのダミー画素回路１０ｄのそれぞれに対応して設けられる。そして複数の受光素子が１つの検出信号出力回路に接続される構成となる。
【００４２】
＜２．画素回路の動作＞
続いて図５を用いて画素回路１０の動作について説明する。なおダミー画素回路１０ｄも同様の動作を行うことになる。
ここで述べる画素回路動作は、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む動作である。
【００４３】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００４４】
図５に画素回路１０の発光サイクル（各フレーム期間）の動作のタイミングチャートを示す。
図５では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、単一の所定の電圧値としての閾値補正基準電圧Ｖｏｆｓと、映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図５には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図５には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図５には、図３に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００４５】
図５のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前は、前フレームの発光が行われている。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００４６】
時点ｔｓで今回のフレームの発光のための動作が開始される。
期間ＬＴ１として、消光及び閾値補正のための準備が行われる。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
また駆動トランジスタＴｄのゲート電位（ノードＮＤ１）は、ソース電位の低下に応じて、或る電位Ｖｇ’まで低下する。
【００４７】
一定期間後、閾値補正のための準備が行われる
即ち、信号線ＤＴＬの電位が閾値補正基準電圧Ｖｏｆｓである時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００４８】
続いて期間ＬＴ２として閾値補正（Ｖｔｈ補正）が行われる。
即ち、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている間、ライトスキャナ１３は走査パルスＷＳのＨレベルを維持する。そしてドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノード（ノードＮＤ２）が上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００４９】
この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作である。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇される。
一定時間経過すると、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
なお、この例では閾値補正動作を１回行うものとしているが、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる時間を確保するため、閾値補正動作が分割して複数回行われることもある。
【００５０】
期間ＬＴ２の終了時点で、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなった時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
このとき、ライトスキャナ１３は走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００５１】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ３に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
【００５２】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
【００５３】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態へと移行する。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。
この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００５４】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００５５】
＜３．光検出部の動作及び補正処理＞
続いて光検出部３０の構成及び動作を説明する。
図６は、１つのダミー画素回路１０ｄと、それに対応する光検出部３０を示している。
なお、１つの光検出部３０は、上述のようにダミー画素ブロックＢＬとされる一群の複数のダミー画素回路１０ｄに対応するが、ここではあくまでも動作説明のため、１つのダミー画素回路１０ｄに対応する構成として示しているものである。
ダミー画素回路１０ｄの構成は、通常の画素回路１０と同様である。
【００５６】
図６に示すように光検出部３０は、受光素子ＳＬ（実際には後述するように複数の受光素子ＳＬ）と、検出信号出力回路３１を有して構成される。
受光素子ＳＬには、例えばＰＩＮダイオードが用いられる。
また検出信号出力回路３１は、容量Ｃ１と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３，Ｔ４を備える。
【００５７】
受光素子ＳＬは、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
この光センサＳ１は、ダミー画素回路１０ｄの有機ＥＬ素子１で発光される光を検出するように配置されている。そして検出光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
【００５８】
容量Ｃ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
検出信号出力用トランジスタＴ５は、ドレインが電源電圧Ｖｃｃに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。
このスイッチングトランジスタＴ３のゲートは、図１に示した検出動作制御部２１から与えられる制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５のソース電位が光検出線ＤＥＴＬに出力される構成となっている。
【００５９】
スイッチングトランジスタＴ４は、そのドレイン及びソースが検出信号出力用トランジスタＴ５のゲートと検出基準電位Ｖｒの間に接続されている。このスイッチングトランジスタＴ４のゲートは、図１に示した検出動作制御部２１から与えられる制御パルスｐＴ４によってオン／オフされる。
スイッチングトランジスタＴ４がオンとされることで、検出信号出力用トランジスタＴ５のゲートに検出基準電位Ｖｒが入力される構成となっている。
【００６０】
光検出部３０の検出動作は次のようになる。
光検出部３０では、まず検出準備のため、制御パルスｐＴ４，ｐＴ３によってスイッチングトランジスタＴ３、Ｔ４がオンとされる。
スイッチングトランジスタＴ４がオンとされることで、検出基準電圧Ｖｒが検出信号出力用トランジスタＴ５のゲートに入力される。
ここで検出基準電圧Ｖｒは、検出信号出力用トランジスタＴ５をオンする電圧とされている。このため検出信号出力用トランジスタＴ５に電流が流れ、スイッチングトランジスタＴ３もオンとされているため、光検出線ＤＥＴＬに或る電位Ｖｘが出力される。
このように検出準備として、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｒ，光検出線ＤＥＴＬの電位＝Ｖｘとされる。
【００６１】
画素回路１０ｄでは、１フレーム期間毎に図５で説明した動作が行われ、有機ＥＬ素子１では入力された映像信号電圧Ｖｓｉｇに応じた発光が行われる。すると受光素子ＳＬでは有機ＥＬ素子１からの光を受光し、そのリーク電流が変化することとなる。
【００６２】
このような有機ＥＬ素子の発光開始後、制御パルスｐＴ４がＬレベルとされ、スイッチングトランジスタＴ４がオフとされる。
スイッチングトランジスタＴ４がオフとなることで、検出信号出力用トランジスタＴ５のゲート電位の検出基準電位Ｖｒへの固定が解除される。
そして受光素子ＳＬが有機ＥＬ素子１の光を受光し、電源電圧Ｖｃｃからリーク電流を検出信号出力用トランジスタＴ５のゲートに流すこととなる。
この動作によって検出信号出力用トランジスタＴ５のゲート電圧は、検出基準電圧Ｖｒから上昇してゆき、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘから増加してゆく。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２が検出する。
【００６３】
この検出電位は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば１００ｎｉｔの映像信号電圧Ｖｓｉｇによる表示）をダミー画素回路１０ｄで実行させているのであれば、検出電位は、１００ｎｉｔ輝度に相当する値となる。そしてこの検出電位の変動は、有機ＥＬ素子１の劣化具合を表すものとなる。
【００６４】
一定時間経過後、制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。
例えば１フレーム期間毎に、以上のような光検出動作が行われる。
そして、この光検出部３０の検出信号出力回路３１によれば、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまり受光素子ＳＬのリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため受光素子ＳＬのリーク電流値が小さくても、検出信号出力用トランジスタＴ５を介することで光検出線ＤＥＴＬに出力される電流値は比較的大きく、これにより発光光量の検出情報を精度良く電圧検出部２２に出力することが可能となっている。
【００６５】
このように光検出部３０による光検出出力は、光検出線ＤＥＴＬの電位変動として表れる。
電圧検出部２２は、光検出線ＤＥＴＬの電位変動量を検出することで、ダミー画素回路１０ｄの発光輝度情報を得る。
図１に示したように、電圧検出部２２は、輝度情報を補正処理部４０に供給する。
【００６６】
先に述べたように、有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、例えば図１４のように焼き付きが発生してしまう。
そこで本例の表示装置は、ダミー画素回路１０ｄの発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて映像データＤＶを補正する。つまり各画素回路１０に与える映像信号電圧Ｖｓｉｇを補正することとなる。
【００６７】
この補正動作について説明する。
上述のように、ダミー画素回路１０ｄは、ダミー画素ブロックＢＬ毎に所定の輝度で発光される。
例えば図４のダミー画素ブロックＢＬ１の各ダミー画素回路１０ｄでは１００ｎｉｔ相当の映像信号電圧Ｖｓｉｇが与えられて発光動作が行われる。
またダミー画素ブロックＢＬ２の各ダミー画素回路１０ｄでは２００ｎｉｔ相当の映像信号電圧Ｖｓｉｇが与えられて発光動作が行われる。
またダミー画素ブロックＢＬ３の各ダミー画素回路１０ｄでは４００ｎｉｔ相当の映像信号電圧Ｖｓｉｇが与えられて発光動作が行われる。
【００６８】
このように各ダミー画素回路１０ｄを発光駆動させた状態で、各光検出部３０が各ダミー画素ブロックＢＬにおける発光輝度を検出する。
そして検出された輝度情報値が、図１に示した補正処理部４０における補正量算出部４２に供給される。
補正量算出部４２は、図７のような輝度劣化曲線を求める。例えば或る程度の期間、１００ｎｉｔ、２００ｎｉｔ、４００ｎｉｔ・・・での各輝度情報値を蓄積していく。そして実測による輝度劣化量を求めると共に、さらなる時間経過に応じた劣化率の推定を行い、図７のような各輝度に応じた輝度劣化曲線を生成する。
この輝度劣化曲線の情報は例えばフラッシュメモリ４３に保存される。
また、補正量算出部４２は、この輝度劣化曲線と映像データＤＶを元に、画素回路毎の補正量の情報である補正パターンを作成する。
この輝度劣化曲線及び補正パターンの情報は例えばフラッシュメモリ４３に保存される。
【００６９】
表示データとしての映像データＤＶは、補正演算部４１に供給される。
補正演算部４１は、映像データＤＶの各信号値、即ち各画素回路１０に与える階調値を、補正パターンの情報に基づいて補正し、補正後の映像データＤＶを水平セレクタ１１に出力する。つまり各画素回路１０毎の輝度劣化分の補正値を、各画素回路１０に対する信号値に与える。
【００７０】
図８で、図１４で説明した焼き付きに対応する補正動作を説明する。
図８（ａ）は、図１４（ａ）と同様、黒表示内に「ＢＳ」という固定パターンを表示させた状態を示している。
このような固定パターン表示を長時間行った後、図１４（ｂ）のような全面白表示の映像データＤＶが供給された場合、補正しなければ、図１４（ｃ）のような焼き付きが発生する。ここで、図１４（ｂ）のような全面白表示の映像データＤＶが供給された場合に、焼き付き補正を行うとする。
【００７１】
補正量算出部４２が焼き付き補正のため補正パターンを生成するためには、図８（ｂ）のように輝度劣化曲線を参照する。
「ＢＳ」部分が例えば２００ｎｉｔでの表示であったとすると、「ＢＳ」部分の画素回路１０については、２００ｎｉｔでの輝度劣化曲線を参照する。
そして輝度劣化曲線から、各画素回路１０の劣化率を推定し、推定した劣化率に応じた図８（ｃ）のような補正パターンを作成する。
つまりこの場合は「ＢＳ」の部分の画素回路１０が輝度劣化が生じていることに応じて、「ＢＳ」部分の画素回路のみ、他の画素回路よりも高輝度階調とする補正パターンを生成する。
【００７２】
そして図１４（ｂ）のような全面白表示の映像データＤＶが供給された場合の補正処理としては、補正演算部４１が、入力された映像データＤＶ（つまり全画素に共通の高階調値）に対し、図８（ｃ）の補正パターンを合成する。それが補正された映像データＤＶとなる。
この補正後の映像データＤＶが水平セレクタ１１に供給され、水平セレクタ１１が各画素回路１０に対して映像データＤＶの信号値に基づく映像信号電圧Ｖｓｉｇを与える。すると、表示映像は図８（ｄ）のようになる。つまり焼き付きが補正された映像が得られる。
【００７３】
以上の補正動作は一例であるが、例えばこのような補正を行うことで、焼き付きのない表示映像を実現できる。
そして、このような補正を行うために、光検出部３０を設け、画素回路１０（ダミー画素回路１０ｄ）の発光輝度の検出を行うことが必要になる。
ところが、仮に図６のように、１つのダミー画素回路１０ｄに１つの光検出部３０を対応して設けることは、画素回路領域に配置する素子数の増加が問題となる。
そこで本実施の形態では、以下の構成例Ｉ，II，IIIのように、複数のダミー画素回路１０ｄから成るダミー画素ブロックＢＬに１つの光検出部３０が対応される構成を採る。
【００７４】
＜４．実施の形態の光検出部の構成＞
［４−１：構成例Ｉ］
図９に本実施の形態の構成例Ｉとしての光検出部３０を示す。
図９では、多数のダミー画素回路１０ｄで形成される１つのダミー画素ブロックＢＬと、これに対応する１つの光検出部３０を示している。
ダミー画素ブロックＢＬ内の各ダミー画素回路１０ｄは、例えば１００ｎｉｔなど、所定の輝度の発光が行われるように、水平セレクタ１１から固定且つ共通の映像信号電圧Ｖｓｉｇが入力される。
なお、この例では、ダミー画素ブロックＢＬは、Ｒ画素、Ｇ画素、Ｂ画素としての各色の発光を行うダミー画素回路１０ｄを含むものとしている。
【００７５】
このようなダミー画素回路１０ｄのそれぞれに対して、有機ＥＬ素子１の光を受光できるように受光素子ＳＬが配置されている。
この複数の受光素子ＳＬ（ＰＩＮダイオード）は、検出信号出力回路３１に対して並列に接続される。即ち各受光素子ＳＬのカソードは電源Ｖｃｃのラインに接続され、各受光素子ＳＬのアノードは検出信号出力用トランジスタＴ５のゲートに接続される。
検出信号出力回路３１の動作は、図６で説明したとおりである。
【００７６】
従って、この場合、複数の各受光素子ＳＬが受光によって生じさせるリーク電流の和によって検出信号出力用トランジスタＴ５のゲート電位が変動する。
そしてそのゲート電位変動に応じて、スイッチングトランジスタＴ３を介して光検出線ＤＥＴＬに出力される検出信号出力用トランジスタＴ５のソース電位が変動する。
この光検出線ＤＥＴＬの電位変動が電圧検出部２２で検出され、発光輝度の情報が補正量算出部４２に供給される。
例えば、図９に示すダミー画素ブロックＢＬの各ダミー画素回路１０ｄが、１００ｎｉｔ相当の映像信号電圧Ｖｓｉｇで発光される場合、１００ｎｉｔ発光画素における輝度劣化曲線を生成するための発光輝度の情報が補正量算出部４２に供給されることになる。
【００７７】
この図９のような光検出部３０の構成により、次のような利点が得られる。
まず、各ダミー画素回路１０ｄに対応して配置されるのは受光素子ＳＬのみである。例えば図１０（ｂ）のように１つのダミー画素回路１０ｄに対して、その有機ＥＬ素子１の光を受光できるように１つの受光素子ＳＬが配置される。
このため、各ダミー画素回路１０ｄの形成領域には、図１０（ａ）に模式的に示すように、受光素子ＳＬのみを配置すればよい。そして検出信号出力回路３１の部分は、画素回路領域外にレイアウトすることができる。
これにより、画素回路形成領域の省面積化が可能となる。
【００７８】
また、同一輝度で発光される複数のダミー画素回路１０ｄの光を複数の受光素子ＳＬで受光し、これらの受光素子ＳＬのリーク電流の総和で、検出信号出力用トランジスタＴ５のゲート電位を変動させる構成である。
このため、受光素子ＳＬの素子サイズを小さくすることができる。
つまり、精度良く発光輝度検出を行うには、光検出線ＤＥＴＬの電位変動が発光輝度の変化に応じて大きいことが必要である。仮に、１つの受光素子ＳＬのリーク電流に基づいて、光検出線ＤＥＴＬの電位変動を生じさせるとすると、受光素子ＳＬのリーク電流量として比較的大きな電流量が必要になる。そのため、受光素子ＳＬのサイズを或る程度大きくしなければならない。
しかし本例の場合は、多数の受光素子ＳＬのリーク電流の総和に基づいて光検出線ＤＥＴＬの電位変動を生じさせる構成である。すると、１つ１つの受光素子ＳＬのリーク電流量は小さくてもよいことになる。そのため、本例では受光素子ＳＬの素子サイズを小さくできる。
例えば、ダミー画素ブロックＢＬが１０×１０の１００個のダミー画素回路１０ｄからなるとする。光検出感度を同一に保つのであれば、受光素子ＳＬのサイズは、１つの画素回路に１つの光検出部３０を設ける場合に比べて１／１００で良くなる。
【００７９】
以上のことから本実施の形態では、光検出部３０のレイアウトスペースを大幅に縮小し、画素回路領域の省面積を実現しつつ、検出感度を従前以上に保つことが可能となる。
【００８０】
なお、実際には図１のように、複数のダミー画素ブロックＢＬに対応してそれぞれ図９のような光検出部３０が設けられるが、各光検出部３０が共通の光検出線ＤＥＴＬに接続される場合、各光検出部３０の検出動作を時分割的に行えばよい。
もちろん、各光検出部３０のそれぞれに対応して光検出線ＤＥＴＬ及び電圧検出部２２を設けるようにしてもよい。
【００８１】
［４−２：構成例II］
構成例IIとしての光検出部３０を図１１で説明する。
上記構成例Ｉの場合は、ダミー画素ブロックＢＬは、Ｒ画素、Ｇ画素、Ｂ画素のそれぞれのダミー画素回路１０ｄを含むものとした。これに対し構成例IIは、ダミー画素ブロックＢＬを、各色毎のダミー画素回路１０ｄで構成するようにする。
即ち図１１に示すダミー画素回路１０ｄのうち、Ｒ画素のみで、ダミー画素ブロックＢＬ−Ｒを形成する。またＧ画素のみで、ダミー画素ブロックＢＬ−Ｇを形成し、Ｂ画素のみで、ダミー画素ブロックＢＬ−Ｂを形成する。
【００８２】
そして光検出部３０は、Ｒ画素、Ｇ画素、Ｂ画素のうちの１つの色の発光を行うダミー画素回路のみを含む各ダミー画素ブロックに対応して設ける。
つまりダミー画素ブロックＢＬ−Ｒに対して光検出部３０Ｒを設け、またダミー画素ブロックＢＬ−Ｇに対して光検出部３０Ｇを設け、またダミー画素ブロックＢＬ−Ｂに対して光検出部３０Ｂを設ける。
【００８３】
光検出部３０Ｒは、Ｒ画素としての多数のダミー画素回路１０ｄのそれぞれに対応して配置される複数の受光素子ＳＬと、検出信号出力回路３１Ｒで形成される。
光検出部３０Ｇは、Ｇ画素としての多数のダミー画素回路１０ｄのそれぞれに対応して配置される複数の受光素子ＳＬと、検出信号出力回路３１Ｇで形成される。
光検出部３０Ｂは、Ｂ画素としての多数のダミー画素回路１０ｄのそれぞれに対応して配置される複数の受光素子ＳＬと、検出信号出力回路３１Ｂで形成される。
検出信号出力回路３１Ｒ、３１Ｇ、３１Ｂの構成は図９の検出信号出力回路３１と同様である。
【００８４】
このような構成とすることで、構成例Ｉと同様の効果に加え、各色の波長特性に最適な受光素子ＳＬを配置することが可能となり、各色に対応した精度の良い発光輝度検出が可能となる。
【００８５】
なお、図１１の例では、各光検出部３０Ｒ、３０Ｇ、３０Ｂが共通の光検出線ＤＥＴＬに接続されている構成を示しているが、この場合、各光検出部３０Ｒ、３０Ｇ、３０Ｂは時分割的に光検出動作を行い、電圧検出部２２が時分割的にＲ光、Ｇ光、Ｂ光についての発光輝度情報の検出を行っても良い。
もちろん、Ｒ画素、Ｇ画素、Ｂ画素で区別せずに例えば１００ｎｉｔなどの所定輝度の発光についての輝度検出を行う場合、当該光検出部３０Ｒ、３０Ｇ、３０Ｂについての時分割的な処理は必要ない。
また、光検出部３０Ｒ、３０Ｇ、３０Ｂにそれぞれ対応して光検出線ＤＥＴＬを配し、個別に各光検出線ＤＥＴＬに接続された電圧検出部２２で電圧検出を行っても良い。
【００８６】
［４−３：構成例III］
構成例IIIとしての光検出部３０を図１２で説明する。
これは光検出部３０の構成としてＡ／Ｄ変換器としての構成を採る例である。図１２の例では、ダミー画素ブロックＢＬは、図９の例と同様、Ｒ画素、Ｇ画素、Ｂ画素のそれぞれのダミー画素回路１０ｄを含むものとしているが、図１１のようにダミー画素ブロックＢＬが、各色毎のダミー画素回路１０ｄで構成するものであってもよい。
【００８７】
この構成例IIIとしての光検出部３０は、検出信号出力回路３１が、容量Ｃ１，Ｃ２、ｎチャネルＦＥＴとしてのトランジスタＴ６，Ｔ７，Ｔ８，Ｔ９、及びインバータＩＮを有する構成とされている。
トランジスタＴ６，Ｔ７，Ｔ８，Ｔ９は、それぞれ図１に示した検出動作制御部２１からの制御パルスｐＴ６，ｐＴ７，ｐＴ８，ｐＴ９によってオン／オフされる。
【００８８】
各受光素子ＳＬは、電源電圧Ｖｃｃラインと、トランジスタＴ６，Ｔ９の接続点の間に並列に接続される。各受光素子ＳＬによるリーク電流の検出時にはトランジスタＴ９はオフとされる。
トランジスタＴ６，Ｔ７の一端は接続されている（ノードＡ）。そしてトランジスタＴ７の他端には検出動作制御部２１からスイープパルスＳＰＰが供給される。
トランジスタＴ６，Ｔ７の接続点（ノードＡ）は、容量Ｃ２を介してインバータＩＮに接続される。インバータＩＮの出力が光検出線ＤＥＴＬに供給される。
トランジスタＴ８はインバータＩＮの入力点と出力点の間に接続されている。
【００８９】
このような検出信号出力回路３１による検出動作は次のようになる。
各ダミー画素回路１０ｄの発光時に、トランジスタＴ６，Ｔ８をオンとし、トランジスタＴ７，Ｔ９はオフとする。
この状態で、各受光素子ＳＬのリーク電流により変動する電圧（センサ出力電圧という）がノードＡに保持される。
次に、トランジスタＴ６，Ｔ８をオフし、トランジスタＴ７をオンとする。するとトランジスタＴ７を介してスイープパルスＳＰＰがノードＡに入力される。
このとき、スイープパルスＳＰＰの電圧が、センサ出力電圧より高いときは、インバータＩＮの出力がＬとなり、逆にスイープパルスＳＰＰの電圧が、センサ出力電圧より低いときはインバータＩＮの出力がＨとなる。
このインバータＩＮのＬ、Ｈのパルス出力が光検出線ＤＥＴＬに出力される。
【００９０】
電圧検出部２２では、光検出線ＤＥＴＬに表れるインバータＩＮの出力パルスの周期を検出する。
つまりセンサ出力電圧が高いほど出力パルスのＨ期間が長くなるため、出力パルスの周期検出で、センサ出力電圧を測定でき、つまりダミー画素ブロックＢＬでの発光輝度情報を得ることができる。
【００９１】
本実施の形態では、各ダミー画素回路１０ｄに対して受光素子ＳＬを配置する一方、検出信号出力回路３１は、画素領域外に配置することができることは先の構成例Ｉで述べた。すると、検出信号出力回路３１の構成（素子数）は、画素領域のレイアウトを考慮する必要がないことにもなる。
そこで、図１２の構成のように、検出信号出力回路３１を、複数の受光素子ＳＬにおける受光光量による電流変動に応じて変動する電圧値をデジタル信号に変換した光検出信号を出力する構成とすることも可能となる。つまりＡ／Ｄ変換器内蔵型の回路構成を採ることが可能である。
このような検出信号出力回路３１とすれば、光検出線ＤＥＴＬにデジタル出力として検出信号を出力でき、出力のバラツキやノイズが大幅に軽減され、検出精度の向上が可能となる。
【００９２】
＜５．変形例＞
以上の実施の形態では、ダミー画素回路１０ｄについての光検出を行う光検出部３０について各例を説明したが、上記各例は、有効表示領域ＡＡ内の画素回路１０に対する光検出部としても、そのまま適用できることは言うまでもない。
例えば表示動作実行中に、各画素回路１０の発光輝度検出を行い、映像信号電圧Ｖｓｉｇの補正などを行うことも可能である。
【００９３】
また、上記例では焼き付き補正のための光検出を行う例で述べたが、その他の画質悪化要因に対する補正処理のための光検出動作にも適用できる。
さらには、補正処理の目的以外の光検出にも本発明は適用できる。例えば外部からのパネル表面へのレーザポインタ等による光を検出したり、ユーザのパネル表面へのタッチを、画素回路１０の発光の指等の反射光で検出する場合の光検出部としても適用できる。即ち、ユーザの入力操作を実現するための構成としても適用できる。
【００９４】
また、図９，図１１，図１２の各例では、１つのダミー画素回路１０ｄに対して１つの受光素子ＳＬを配置した例であるが、例えば複数の画素回路１０（１０ｄ）に対応して１つの受光素子ＳＬを配置してもよい。例えば１つの受光素子ＳＬが、隣接する２つの画素回路１０（１０ｄ）の光を受光するような配置構成である。従って図９等のダミー画素ブロックＢＬ内では、ダミー画素回路１０ｄの数よりも、少ない数の受光素子ＳＬが配置される構成も考えられる。
【００９５】
実施の形態における画素回路１０（ダミー画素回路１０ｄ）の構成は図３に示したが、画素回路１０の構成はそれに限定されない。例えば３以上のトランジスタを有する画素回路であってもよい。
【符号の説明】
【００９６】
１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ドライブスキャナ、１３ ライトスキャナ、２０ 画素アレイ、２１ 検出動作制御部、２２ 電圧検出部、２２ａ 電圧検出部、３０ 光検出部、３１ 検出信号出力回路、４０ 補正処理部、４１ 補正演算部、４２ 補正量算出部、ＳＬ 受光素子、Ｔ５ 検出信号出力用トランジスタ、ＤＥＴＬ 光検出線
【特許請求の範囲】
【請求項１】
入力された信号値に応じて発光駆動される発光素子を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイにおける各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して配置される複数の受光素子と、該複数の受光素子が接続され、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する検出信号出力回路と、を有する光検出部と、
を備えた表示装置。
【請求項２】
上記画素アレイにおける有効表示領域外となる複数の上記画素回路がダミー画素回路とされ、
上記光検出部における複数の受光素子は、同一の信号値で発光させる複数のダミー画素回路に対応して配置されている請求項１に記載の表示装置。
【請求項３】
同一の信号値で発光させる一群のダミー画素回路から成るダミー画素ブロックが複数形成されており、
上記光検出部は、上記各ダミー画素ブロックに対応して設けられている請求項２に記載の表示装置。
【請求項４】
上記光検出部における各受光素子は各ダミー画素回路の近傍位置に配置され、上記検出信号出力回路は、上記画素アレイの外部に配置されている請求項３に記載の表示装置。
【請求項５】
上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素としての各色の発光を行うダミー画素回路を含む上記各ダミー画素ブロックに対応して設けられている請求項４に記載の表示装置。
【請求項６】
上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素のうちの１つの色の発光を行うダミー画素回路のみを含む上記各ダミー画素ブロックに対応して設けられている請求項４に記載の表示装置。
【請求項７】
上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて電圧が変動する光検出信号を出力する構成とされている請求項１に記載の表示装置。
【請求項８】
上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて変動する電圧値をデジタル信号に変換した光検出信号を出力する構成とされている請求項１に記載の表示装置。
【請求項９】
上記光検出部による検出信号に基づいて、上記発光駆動部が上記画素アレイにおける各画素回路に与える信号値を補正する補正処理部をさらに備えた請求項１に記載の表示装置。
【請求項１０】
入力された信号値に応じて発光駆動される発光素子を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイにおける各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
を備えた表示装置の光検出方法として、
上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して複数の受光素子を配置し、該複数の受光素子を一の検出信号出力回路に共通に接続し、該検出信号出力回路が、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する光検出方法。
【請求項１】
入力された信号値に応じて発光駆動される発光素子を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイにおける各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して配置される複数の受光素子と、該複数の受光素子が接続され、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する検出信号出力回路と、を有する光検出部と、
を備えた表示装置。
【請求項２】
上記画素アレイにおける有効表示領域外となる複数の上記画素回路がダミー画素回路とされ、
上記光検出部における複数の受光素子は、同一の信号値で発光させる複数のダミー画素回路に対応して配置されている請求項１に記載の表示装置。
【請求項３】
同一の信号値で発光させる一群のダミー画素回路から成るダミー画素ブロックが複数形成されており、
上記光検出部は、上記各ダミー画素ブロックに対応して設けられている請求項２に記載の表示装置。
【請求項４】
上記光検出部における各受光素子は各ダミー画素回路の近傍位置に配置され、上記検出信号出力回路は、上記画素アレイの外部に配置されている請求項３に記載の表示装置。
【請求項５】
上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素としての各色の発光を行うダミー画素回路を含む上記各ダミー画素ブロックに対応して設けられている請求項４に記載の表示装置。
【請求項６】
上記光検出部は、Ｒ画素、Ｇ画素、Ｂ画素のうちの１つの色の発光を行うダミー画素回路のみを含む上記各ダミー画素ブロックに対応して設けられている請求項４に記載の表示装置。
【請求項７】
上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて電圧が変動する光検出信号を出力する構成とされている請求項１に記載の表示装置。
【請求項８】
上記光検出部における上記検出信号出力回路は、複数の受光素子における受光光量による電流変動に応じて変動する電圧値をデジタル信号に変換した光検出信号を出力する構成とされている請求項１に記載の表示装置。
【請求項９】
上記光検出部による検出信号に基づいて、上記発光駆動部が上記画素アレイにおける各画素回路に与える信号値を補正する補正処理部をさらに備えた請求項１に記載の表示装置。
【請求項１０】
入力された信号値に応じて発光駆動される発光素子を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイにおける各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
を備えた表示装置の光検出方法として、
上記画素アレイ内における画素回路のうちの一部となる複数の画素回路に対応して複数の受光素子を配置し、該複数の受光素子を一の検出信号出力回路に共通に接続し、該検出信号出力回路が、上記複数の受光素子において得られる受光光量に応じた出力から光検出信号を生成して出力する光検出方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１５】
【図８】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１５】
【図８】
【図１４】
【公開番号】特開２０１１−２０９３６９（Ｐ２０１１−２０９３６９Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７４６３０（Ｐ２０１０−７４６３０）
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月２９日（２０１０．３．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]