表示装置、電子機器、表示装置の駆動方法
【課題】駆動トランジスタの可逆反応に伴う表示むらを改善する。
【解決手段】有機EL素子127を駆動する駆動トランジスタ121は、電源オンから電源オフにして、表示中の通電状態から駆動トランジスタ121にかかるバイアスをなくすと、一時的に元の劣化していない状態に戻ろうとする可逆反応現象があり、戻り量が画素ごとに異なることで表示むらが発生し、表示品質を低下させる。この対策として、電源投入後の表示駆動前に駆動トランジスタ121を予め定められたバイアス状態で駆動(好ましくは線形駆動)することで、可逆反応に伴う電流変動やそれに伴う表示輝度変動を、元の劣化状態に回復させる。画素ごとの戻り量のばらつきを小さくすることができ、駆動トランジスタ121に起因する電流変動を緩和できる。その結果、可逆反応現象に伴う表示むらを改善できる。
【解決手段】有機EL素子127を駆動する駆動トランジスタ121は、電源オンから電源オフにして、表示中の通電状態から駆動トランジスタ121にかかるバイアスをなくすと、一時的に元の劣化していない状態に戻ろうとする可逆反応現象があり、戻り量が画素ごとに異なることで表示むらが発生し、表示品質を低下させる。この対策として、電源投入後の表示駆動前に駆動トランジスタ121を予め定められたバイアス状態で駆動(好ましくは線形駆動)することで、可逆反応に伴う電流変動やそれに伴う表示輝度変動を、元の劣化状態に回復させる。画素ごとの戻り量のばらつきを小さくすることができ、駆動トランジスタ121に起因する電流変動を緩和できる。その結果、可逆反応現象に伴う表示むらを改善できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示素子(電気光学素子とも称される)を具備する画素回路(画素とも称される)を有する表示装置、表示装置を具備する電子機器、表示装置の駆動方法に関する。より詳細には、駆動トランジスタに起因する表示輝度の変動を防止する技術に関する。
【背景技術】
【0002】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【0003】
ところで、電気光学素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【0004】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【0005】
電気光学素子で表示を行なう際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ(サンプリングトランジスタと称する)で駆動トランジスタのゲート(制御入力端子)に設けられた保持容量(画素容量とも称する)に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【0006】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機EL素子などの電流駆動型の素子を用いる表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号(電圧信号)を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子などに供給する。
【0007】
ここで、電気光学素子を駆動する能動素子(駆動トランジスタ)の閾値電圧や移動度あるいは電気光学素子の特性がプロセス変動や環境によってばらついてしまうことが知られている。このため、表示装置の画面全体に亘って表示輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組み(駆動信号を一定に維持する駆動信号一定化処理技術)が種々検討されている(特許文献1を参照)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−033193号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
電気光学素子や電気光学素子を駆動する駆動トランジスタは、それ自体は表示時に劣化してしまう。ここで、電気光学素子を駆動する駆動トランジスタに関しては、電源オンから電源オフにして、表示中の通電状態から駆動トランジスタにかかるバイアスをなくすと、一時的に元の劣化していない状態に戻ろうとする可逆反応現象が見られることが分かった。そのため、この戻り量が画素ごとに異なる場合には、可逆反応現象に伴う表示むらが発生し、表示品質を低下させることになる。
【0010】
本発明は、上記事情に鑑みてなされたものであり、駆動トランジスタの可逆反応現象に伴う表示むらを改善することができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明は先ず、駆動信号を生成する駆動トランジスタ、駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および信号振幅に応じた情報を保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された画素アレイ部を備える。
【0012】
そして、本発明は、電気光学素子を表示駆動するのに先だって、駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部を備える点に特徴がある。
【0013】
電源投入後の表示前に駆動トランジスタをエージング駆動すると、可逆反応に伴う電流変動やそれに伴う表示輝度変動を、元の劣化状態に回復させることができる。この結果、画素ごとの戻り量のばらつきを小さくすることができ、駆動トランジスタ起因の電流変動を緩和できる。
【発明の効果】
【0014】
本発明の一態様によれば、駆動トランジスタの可逆反応現象に伴う駆動トランジスタ起因の電流変動を緩和することができる。その結果、可逆反応現象に伴う表示むらを改善することができる。
【図面の簡単な説明】
【0015】
【図1】表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図2】本実施形態の画素回路を説明する図である。
【図3】図2に示した画素回路に関する比較例の駆動タイミングを説明するタイミングチャートである。
【図4】駆動トランジスタのバイアス状態の詳細を説明する図である。
【図4A】可逆反応による焼付き現象を説明する図である。
【図5】可逆反応表示むら対策の原理を説明する図である。
【図6】可逆反応表示むら対策の効果を説明する図である。
【図7】エージング処理部の第1例を説明する図(その1)である。
【図7A】エージング処理部の第1例を説明する図(その2)である。
【図8】エージング処理部の第2例を説明する図である。
【図9】本実施形態が適用される電子機器の一例を示す図(その1)である。
【図9A】本実施形態が適用される電子機器の一例を示す図(その2)である。
【図9B】本実施形態が適用される電子機器の一例を示す図(その3)である。
【発明を実施するための形態】
【0016】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、A,B,…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【0017】
説明は以下の順序で行なう。
1.基本概念(表示装置の概要、画素駆動の基本、可逆反応抑制駆動)
2.表示装置の全体概要
3.画素回路
4.画素回路の動作(基本、可逆反応現象の説明、可逆反応表示むら対策の原理、エージングバイアスの適正範囲)
5.エージング処理部(第1例、第2例)
6.電子機器
【0018】
<基本概念>
[表示装置の概要]
先ず、電気光学素子を備えた表示装置の概要について説明する。表示装置は、複数の画素を備えている。各画素は、発光部を具備した発光素子(電気光学素子の一例)とその駆動回路を備える。発光部として、たとえば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部などを用いることができる。
【0019】
以下に説明する例にあっては、発光素子は、有機エレクトロルミネッセンス発光部を備えている。より具体的には、発光素子は、駆動回路に接続された有機エレクトロルミネッセンス発光部(発光部ELP)が積層された構造を有する有機エレクトロルミネッセンス素子(有機EL素子)である。有機EL素子の発光部は、たとえば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極などの周知の構成、構造を有する。
【0020】
表示装置は、少なくとも、信号電位を画素回路Pに供給する水平駆動部(信号出力回路)、水平駆動部から供給された信号電位を駆動トランジスタのゲートに供給する走査を行なう書込走査部と、画素回路Pが配列される画素アレイ部を備える。
【0021】
画素アレイ部は、第1の方向(たとえば水平方向)にH個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向、たとえばは垂直方向)にV個、合計H×V個の2次元マトリクス状に配列された発光素子、書込走査部に接続され第1の方向に延びるV本の書込走査線、水平駆動部に接続され第2の方向に延びるH本の映像信号線(データ線)を備える。水平駆動部、書込走査部、画素アレイ部の構成、構造は、周知の構成、構造とすることができる。
【0022】
発光部(発光素子)を駆動するための駆動回路(画素回路)として各種の回路がある。たとえば、公知のものとしては、5トランジスタ/1容量部から基本的に構成された駆動回路(5Tr/1C駆動回路)、4トランジスタ/1容量部から基本的に構成された駆動回路(4Tr/1C駆動回路)、3トランジスタ/1容量部から基本的に構成された駆動回路(3Tr/1C駆動回路)、2トランジスタ/1容量部から基本的に構成された駆動回路(2Tr/1C駆動回路)がある。
【0023】
トランジスタとしては、最低限の構成として、発光素子を駆動する駆動トランジスタと書込走査部によりスイッチング駆動されるサンプリングトランジスタ(書き込みトランジスタ)を備える。本実施形態では、ブートストラップ機能を実現するべく、容量部は駆動トランジスタのゲートとソースの間に接続する。
【0024】
駆動トランジスタのゲート、サンプリングトランジスタのソース/ドレイン領域、容量部の一方の端子の接続点を第1ノードとし、駆動トランジスタのソース、発光素子の一方の端子、容量部の他方の端子の接続点を第2ノードとする。
【0025】
カラー表示対応とする場合、典型的には、1つの画素回路は、3つの副画素(赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素)で構成する。
【0026】
[画素駆動の基本]
以下の説明において、各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR(回/秒)とする。すなわち、第v行目(ただし、v=1,2,3,…,V)に配列された(V/3)個の画素、より具体的には、V個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。なお、1つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理(以下、単に、同時書込み処理と記す場合がある)であってもよいし、画素ごとに順次映像信号を書き込む処理(以下、単に、順次書込み処理と記す場合がある)であってもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【0027】
原則として、第v行目、第h列(h=1,2,3,…,H)に位置する発光素子に関する駆動、動作を説明するが、以下では第(h,v)番目の発光素子あるいは第(h,v)番目の副画素と記す。そして、第v行目に配列された各発光素子の水平走査期間(第v番目の水平走査期間)が終了するまでに、各種の処理(閾値電圧キャンセル処理、書込み処理、移動度補正処理)が行なわれる。書込み処理や移動度補正処理は、第v番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第v番目の水平走査期間より先行して行なうことができる。
【0028】
そして、各種の処理が全て終了した後、第v行目に配列された各発光素子を構成する発光部を発光させる。各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間(たとえば、所定の行数分の水平走査期間)が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成などに応じて、適宜設定することができる。以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第v行目に配列された各発光素子を構成する発光部の発光は、第(v+v')行目に配列された各発光素子の水平走査期間の開始直前まで継続される。
【0029】
「v」は、表示装置の設計仕様によって決定される。すなわち、ある表示フレームの第v行目に配列された各発光素子を構成する発光部の発光は、第(v+v'−1)番目の水平走査期間まで継続される。一方、第(v+v')番目の水平走査期間の始期から、次の表示フレームにおける第v番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第v行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間(非発光期間)を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。
【0030】
ただし、各副画素(発光素子)の発光状態/非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、(1/FR)×(1/V)秒未満の時間長である。(v+v')の値がVを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【0031】
駆動回路の構成に拘わらず、発光部の駆動方法は、たとえば、以下の通りとする。
【0032】
a)第1ノードと第2ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、かつ、第2ノードと発光部に備えられたカソード電極との間の電位差が、発光部の閾値電圧を越えないように、第1ノードに第1ノード初期化電圧を印加し、第2ノードに第2ノード初期化電圧を印加する前処理を行なう。この工程を前処理工程という。この前処理工程は、放電工程と初期化工程に区別することもある。
【0033】
b)第1ノードの電位を保った状態で、第1ノードの電位から駆動トランジスタ閾値電圧を減じた電位に向かって、第2ノードの電位を変化させる閾値電圧キャンセル処理を行なう。この工程を閾値電圧補正工程という。
【0034】
c)書込走査線からの信号によりオン状態とされたサンプリングトランジスタを介して、映像信号線から映像信号を第1ノードに印加する書込み処理を行なう。この工程を信号書込み工程という。
【0035】
d)書込走査線からの信号によりサンプリングトランジスタをオフ状態とすることにより第1ノードを浮遊状態とし、第1ノードと第2ノードとの間の電位差の値に応じた電流を駆動トランジスタにより発光部に流すことにより発光部を駆動する。この工程を発光工程という。
【0036】
閾値電圧補正工程と信号書込み工程との間には、さらに移動度補正工程を追加する態様もあり、また、移動度補正工程を信号書込み工程と同時に行なう態様もある。
【0037】
ここで、閾値電圧補正工程において、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第2ノードの電位を変化させる閾値電圧キャンセル処理を行なう。より具体的には、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第2ノードの電位を変化させるために、前処理工程における第2ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を、駆動トランジスタの一方のソース/ドレイン領域に印加する。
【0038】
定性的には、閾値電圧キャンセル処理において、第1ノードと第2ノードとの間の電位差(換言すれば、駆動トランジスタのゲートとソースとの間の電位差)が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。したがって、たとえば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第2ノードの電位は第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第1ノードと第2ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、たとえば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【0039】
[可逆反応抑制駆動]
ここで、本実施形態の画素駆動手法にあっては、電源のオフ/オン操作時に、オン後の表示開始に先だって、駆動トランジスタを適度なバイアス状態で予め定められた期間駆動してから(エージング動作あるいはエージング処理と称する)、通常(本来)の駆動動作に移行するようにする。適度なバイアス状態とは、飽和駆動でないことと、表示素子が表示しないようなバイアス状態であることを意味する。
【0040】
このようなエージング処理を必要とするのは、表示素子を駆動する駆動トランジスタの可逆反応の影響による輝度変動を緩和するためである。すなわち、駆動トランジスタ自体は電気光学素子の表示時に劣化してしまうが、その劣化量は表示映像に依存するため、各画素の劣化量は異なってしまう。ここで、駆動トランジスタに関しては、表示中の通電状態(電源オン状態)から駆動トランジスタにかかるバイアスを停止する(電源オフの状態)と、一時的に元の劣化していない状態に戻ろうとする性質があり、輝度変動が起きる。この性質(現象)を可逆反応と称する。この可逆反応による戻り量(輝度変動量)が画素ごとに異なっていると、駆動信号一定化処理技術や劣化カーブに合わせた輝度制御などを適用しても、可逆反応現象に伴う表示むらが発生し、表示品質を低下させることになる。
【0041】
このような可逆反応を抑制するためのエージング動作を実現するには、表示中から電源をオフにすることで駆動トランジスタの可逆反応が発生してしまうので、次の電源投入後に駆動トランジスタを適度なバイアス状態で駆動することが好ましいということになる。電気光学素子が表示しない状態で駆動トランジスタを駆動することで、駆動トランジスタや電気光学素子の劣化を進行させずに、駆動トランジスタの可逆反応の影響を緩和することができる。駆動トランジスタの可逆反応を抑制し、駆動トランジスタ起因の電流変動を緩和することで、表示むらのない表示装置を実現できる。
【0042】
「適度なバイアス状態」でのエージング駆動としては、飽和領域で動作させることでも効果は見込めるが、好ましくは、線形領域でエージング駆動する方がよい。すなわち、基本概念は、駆動トランジスタにバイアスをかけることで劣化させる(元の劣化状態に戻す)ことである。飽和領域で駆動トランジスタを動作させることでも効果は見込めるが、エージング中に表示素子(有機EL素子)に電流が流れないようにするためには駆動トランジスタにかかるバイアスを低くする必要があり、低バイアスでは駆動トランジスタにかかる負荷が小さいため戻り量が小さく時間が掛かってしまう。一方、線形領域で駆動トランジスタを動作させる場合は、ゲート電極に高電圧をかけることができ、短時間で特性を元の劣化状態に戻すことができる。
【0043】
エージング動作を行なうと、その分だけ通常の表示開始が遅くなってしまう。駆動トランジスタの可逆反応は、劣化していない当初は殆ど発生せず、劣化が進行していくほど顕著に表れるものである。したがって、可逆反応を抑制するためのエージング動作は、使用当初から実行する必要性は薄く、劣化がある程度進行してから実施することで、無駄な表示待ちを回避するとよい。劣化の進行度合いの判定は、表示中のゲート・ソース間電圧を監視する(簡易的にソース電圧の監視でもよい)など、公知の種々の手法を適用できる。
【0044】
このようなエージング動作を実現するには、この動作用のスイッチングトランジスタを新たに設けることが考えられるが、それでは画素回路が大きくなる。そこで、本実施形態では、既存のトランジスタを制御することで、前記の動作を実現するようにする。既存の何れのトランジスタを利用するかは画素回路の構成次第である。以下では、最も簡易な構成である2Tr/1C駆動回路を例に、具体的に説明する。
【0045】
<表示装置の全体概要>
図1は、表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子(電気光学素子)として有機EL素子を、能動素子として薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に説明する。このような有機EL表示装置は、半導体メモリやミニディスク(MD)やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【0046】
なお、以下においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する実施形態が同様に適用できる。
【0047】
図1に示すように、有機EL表示装置1は、表示パネル部100と、駆動信号生成部200と、映像信号処理部300を備えている。表示パネル部100は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路P(画素とも称される)が表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するように配置されている。駆動信号生成部200は、表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である。駆動信号生成部200と映像信号処理部300とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵されている。
【0048】
たとえば、パネル型の表示装置では、TFTや電気光学素子などの画素回路を構成する素子を行列状に配置した画素アレイ部102と、画素アレイ部102の周辺に配置され、各画素回路Pを駆動するための走査線と接続された走査部(水平駆動部や垂直駆動部)を主要部とする制御部109と、制御部109を動作させるための各種の信号を生成する駆動信号生成部200や映像信号処理部300を備えて装置の全体が構成されるのが一般的である。
【0049】
製品形態としては、画素アレイ部102と制御部109を同一の支持基板101(たとえばガラス基板)上に搭載した表示パネル部100と駆動信号生成部200や映像信号処理部300を別体としつつ、図示のように、これら全てを備えたモジュール(複合部品)形態の有機EL表示装置1として提供されることに限らない。表示パネル部100には画素アレイ部102を搭載し、表示パネル部100のみで有機EL表示装置1として提供することも可能である。この場合、表示パネル部100のみで構成された有機EL表示装置1とは別基板(たとえばフレキシブル基板)上に制御部109や駆動信号生成部200や映像信号処理部300などの周辺回路を搭載する形態(周辺回路パネル外配置構成と称する)とする。
【0050】
また、画素アレイ部102と制御部109とを同一の支持基板101上に搭載して表示パネル部100を構成するパネル上配置構成の場合、画素アレイ部102のTFTを生成する工程にて同時に制御部109(必要に応じて駆動信号生成部200や映像信号処理部300も)用の各TFTを生成する仕組み(TFT一体構成と称する)と、COG(Chip On Glass )実装技術により画素アレイ部102が搭載された支持基板101上に制御部109(必要に応じて駆動信号生成部200や映像信号処理部300も)用の半導体チップを直接実装する仕組み(COG搭載構成と称する)をとってもよい。
【0051】
表示パネル部100は、支持基板101の上に、画素回路Pがn行×m列のマトリクス状に配列された画素アレイ部102と、画素回路Pを垂直方向に走査する垂直走査部の一例である垂直駆動部103と、画素回路Pを水平方向に走査する水平走査部の一例である水平駆動部(水平セレクタあるいはデータ線駆動部とも称される)106と、外部接続用の端子部(パッド部)108などが集積形成されている。すなわち、垂直駆動部103や水平駆動部106などの周辺駆動回路が、画素アレイ部102と同一の支持基板101上に形成された構成となっている。
【0052】
垂直駆動部103としては、たとえば、書込走査部(ライトスキャナWS;Write Scan)104や電源供給能力を有する電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)105を有する。垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。
【0053】
図示した垂直駆動部103および対応する走査線の構成は、画素回路Pが後述する本実施形態の2TR構成の場合に適合させて示したものであるが、画素回路Pの構成によっては、その他の走査部が設けられることもある。
【0054】
画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から書込走査部104および駆動走査部105で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
【0055】
端子部108には、有機EL表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部300から映像信号Vsig が供給されるようになっている。カラー表示対応の場合には、色別(本例ではR(赤),G(緑),B(青)の3原色)の映像信号Vsig_R,Vsig_G,Vsig_Bが供給される。
【0056】
たとえば、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS,SPWSや垂直走査クロックCKDS,CKWSなど必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【0057】
端子部108の各端子は、配線199を介して、垂直駆動部103や水平駆動部106に接続されるようになっている。たとえば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
【0058】
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、この画素配列に対して行ごとに垂直走査線が配線されるとともに、列ごとに信号線(水平走査線の一例)が配線された構成となっている。
【0059】
たとえば、画素アレイ部102には、垂直走査側の各走査線(垂直走査線:書込走査線104WSおよび電源供給線105DSL )と水平走査側の走査線(水平走査線)である映像信号線(データ線)106HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタ(TFT;Thin Film Transistor)が形成される。有機EL素子と薄膜トランジスタの組み合わせで画素回路Pを構成する。
【0060】
具体的には、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって電源駆動パルスDSL で駆動されるn行分の電源供給線105DSL_1 〜105DSL_n が画素行ごとに配線される。
【0061】
書込走査部104および駆動走査部105は、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、書込走査線104WSおよび電源供給線105DSL を介して各画素回路Pを順次選択する。水平駆動部106は、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路Pに対し映像信号線106HSを介して映像信号Vsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【0062】
本実施形態の有機EL表示装置1は、線順次駆動や面順次駆動あるいはその他の方式での駆動が可能になっており、たとえば、垂直駆動部103の書込走査部104および駆動走査部105は行単位で画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に、画素アレイ部102に書き込む。
【0063】
水平駆動部106は、たとえば、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部300から入力される画素信号を、垂直駆動部103によって選択された行の1ライン分の全ての画素回路Pに同時に書き込むべく、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせ、ドライバ回路を経由して水平走査線(映像信号線106HS)に映像信号Vsig (水平走査信号の一例)が供給される。
【0064】
垂直駆動部103の各部は、論理ゲートの組合せ(ラッチも含む)とドライバ回路によって構成され、論理ゲートにより画素アレイ部102の各画素回路Pを行単位で選択し、ドライバ回路を経由して垂直走査線に垂直走査信号が供給される。なお、図1では、画素アレイ部102の一方側にのみ垂直駆動部103を配置する構成を示しているが、画素アレイ部102を挟んで左右両側に垂直駆動部103を配置する構成を採ることも可能である。同様に、図1では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることも可能である。
【0065】
<画素回路>
図2は、本実施形態の画素回路Pを説明する図である。画素回路Pは、n型の駆動トランジスタ121を使用する。加えて、有機EL素子の経時変化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、すなわち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【0066】
すなわち、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採る。各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン/オフタイミング(スイッチングタイミング)を後述する動作タイミングのように設定する。これにより、有機EL素子127の経時変化や駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐ。2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。
【0067】
具体的には、画素回路Pは、保持容量120、n型の駆動トランジスタ121、アクティブH(ハイ)の書込駆動パルスWSが供給されるn型トランジスタ125、電流が流れることで発光する電気光学素子(発光素子)の一例である有機EL素子127を有する。
【0068】
駆動トランジスタ121のゲート(ノードND122)とソースとの間に保持容量120が接続され、駆動トランジスタ121のソースが直接に有機EL素子127のアノード端に接続されている。有機EL素子127のカソード端は、全画素共通のカソード共通配線127Kに接続され、カソード電位Vcath(たとえば接地電位GND )が与えられる。
【0069】
保持容量120は、ブートストラップ容量としても機能するようになっている。すなわち、画素回路Pは先ず、保持容量120の接続態様に特徴があり、有機EL素子127の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を抑制する方法としては、各トランジスタ121,125の駆動タイミングを工夫することで対処する。
【0070】
駆動トランジスタ121のドレインは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSL に接続されている。電源供給線105DSL は、この電源供給線105DSL そのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。
【0071】
具体的には、駆動走査部105は、駆動トランジスタ121のドレインに対して、それぞれ電源電圧に相当する高電圧側の第1電位Vcc_Hと低電圧側の第2電位Vcc_Lとを切り替えて供給する電源電圧切替回路を具備している。
【0072】
第2電位Vcc_Lとしては、映像信号線106HSにおける映像信号Vsig のオフセット電位Vofs (基準電位とも称する)より十分低い電位とする。具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSL の低電位側の第2電位Vcc_Lを設定する。なお、オフセット電位Vofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。
【0073】
サンプリングトランジスタ125は、ゲートが書込走査部104からの書込走査線104WSに接続され、ドレインが映像信号線106HSに接続され、ソースが駆動トランジスタ121のゲート(ノードND122)に接続されている。そのゲートには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。
【0074】
サンプリングトランジスタ125は、ソースとドレインとを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ125としては、ディプレション型およびエンハンスメント型の何れをも使用できる。
【0075】
<画素回路の動作>
[通常期間]
図3は、図2に示した画素回路Pに関する基本の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。タイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。
【0076】
図3においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSL の電位変化、および映像信号線106HSの電位変化を表してある。また、これらの電位変化と並行に、1行分(図では1行目)について駆動トランジスタ121のゲート電位Vgおよびソース電位Vsの変化も表してある。
【0077】
なお、図3では、画素回路Pにおいて、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための基本例を示すもので、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための駆動タイミングは、図3に示す態様に限らず、様々な変形が可能である。これら様々な変形の駆動タイミングであっても、後述する本実施形態の仕組みを適用できる。
【0078】
図3に示す駆動タイミングは、線順次駆動の場合であり、書込駆動パルスWS、電源駆動パルスDSL 、および映像信号Vsig は、1行分を1組として、各信号のタイミング(特に位相関係)が行単位で独立に制御され、行が代わると1H(Hは水平走査期間)分シフトされる。
【0079】
以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが1(理想値)であると仮定し、保持容量120に信号振幅ΔVinの情報を、書き込む、保持する、サンプリングするなどと簡潔に記して説明する。書込みゲインが1未満の場合、保持容量120には信号振幅ΔVinの大きさそのものではなく、信号振幅ΔVinの大きさに対応するゲイン倍された情報が保持されることになる。信号振幅ΔVinに対応する保持容量120に書き込まれる情報の大きさの割合を、書込みゲインと称する。
【0080】
説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが1(理想値)であると仮定して簡潔に記して説明する。駆動トランジスタ121のゲート・ソース間に保持容量120が設けられている場合に、ソース電位Vsの上昇に対するゲート電位Vgの上昇率をブートストラップゲイン(ブートストラップ動作能力)と称する。
【0081】
この駆動タイミングでは、映像信号Vsig が非有効期間であるオフセット電位Vofs にある期間を1水平期間の前半部とし、有効期間である信号電位Vin(=Vofs +ΔVin)にある期間を1水平期間の後半部とする。映像信号Vsig の有効期間と非有効期間を合わせた1水平期間ごとに閾値補正動作を複数回(図は4回)に亘って繰り返すようにする。
【0082】
有機EL素子127の発光期間B(表示期間)では、電源供給線105DSL が第1電位Vcc_Hであり、サンプリングトランジスタ125がオフした状態である。このとき、駆動トランジスタ121は飽和領域で動作するように設定されているため、有機EL素子127に流れる駆動電流Idsは駆動トランジスタ121のゲート・ソース間電圧Vgsに応じ応じて、式(1)に示される値をとる。
【0083】
すなわち、駆動トランジスタ121はドレイン・ソース間電圧に関わらず駆動電流Idsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン−ソース間に流れる電流をIds、移動度をμ、チャネル幅(ゲート幅)をW、チャネル長(ゲート長)をL、ゲート容量(単位面積当たりのゲート酸化膜容量)をCox、トランジスタの閾値電圧をVthとすると、駆動トランジスタ121は下記の式(1)に示した値を持つ定電流源となっている。なお、“^”はべき乗を示す。式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御され定電流源として動作する。
【0084】
【数1】
【0085】
非発光期間(消光期間)に入ると、先ず放電期間Cでは、電源供給線105DSL を第2電位Vcc_Lに切り替える。このとき、第2電位Vcc_Lが有機EL素子127の閾値電圧VthELとカソード電位Vcathの和よりも小さいとき、つまり“Vcc_L<VthEL+Vcath”であれば、有機EL素子127は消光し、電源供給線105DSL が駆動トランジスタ121のソース側となる。このとき、有機EL素子127のアノードは第2電位Vcc_Lに充電される。つまり、駆動トランジスタ121のドレイン(電源供給端)とソース(出力端)との電位を等しくすることで、有機EL素子127を発光状態から消光状態に遷移させる。
【0086】
さらに、初期化期間Dでは、映像信号線106HSがオフセット電位Vofs となったときにサンプリングトランジスタ125をオンして駆動トランジスタ121のゲート電位をオフセット電位Vofs とする。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは“Vofs −Vcc_L”という値をとる。この“Vofs −Vcc_L”が駆動トランジスタ121の閾値電圧Vthよりも大きくないと閾値補正動作を行なうことができないために、“Vofs −Vcc_L>Vth”とする必要がある。
【0087】
この後、第1閾値補正期間E1に入ると、電源供給線105DSL を再び第1電位Vcc_Hに切り替える。電源供給線105DSL (つまり駆動トランジスタ121への電源電圧)を第1電位Vcc_Hとすることで、有機EL素子127のアノードが駆動トランジスタ121のソースとなり駆動トランジスタ121から駆動電流Idsが流れる。有機EL素子127の等価回路はダイオードと容量で表されるため、有機EL素子127のカソード電位Vcathに対するアノード電位をVelとしたとき、“Vel≦Vcath+VthEL”である限り、換言すれば、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121の駆動電流Idsは保持容量120と有機EL素子127の寄生容量Celを充電するために使われる。このとき、有機EL素子127のアノード電位Velは時間とともに上昇してゆく。
【0088】
一定時間経過後、サンプリングトランジスタ125をオフする。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsが閾値電圧Vthよりも大きいと(つまり閾値補正が完了していないと)、駆動トランジスタ121の駆動電流Idsは保持容量120を受電するように流れ続け、駆動トランジスタ121のゲート・ソース間電圧Vgsは上昇してゆく。このとき、有機EL素子127には逆バイアスがかかっているため、有機EL素子127が発光することはない。
【0089】
第2閾値補正期間E2に入ると、再び映像信号線106HSがオフセット電位Vofs となったときにサンプリングトランジスタ125をオンして駆動トランジスタ121のゲート電位をオフセット電位Vofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾値電圧Vthという値をとる。このとき“Vel=Vofs −Vth≦Vcath+VthEL”となっている。
【0090】
なお、この動作例では、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるために、1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、この繰返し動作は必須ではなく、1水平期間を処理サイクルとして、1回のみの閾値補正動作を実行するようにしてもよい。
【0091】
閾値補正動作終了後(本例では第4閾値補正期間E4の後)は、サンプリングトランジスタ125をオフして書込み&移動度補正準備期間Jに入る。映像信号線106HSが信号電位Vin(=Vofs +ΔVin)となったときに、サンプリングトランジスタ125を再度オンしてサンプリング期間&移動度補正期間Kに入る。信号振幅ΔVinは階調に応じた値である。サンプリングトランジスタ125のゲート電位はサンプリングトランジスタ125をオンしているために信号電位Vin(=Vofs +ΔVin)となるが、駆動トランジスタ121のドレインは第1電位Vcc_Hであり駆動電流Idsが流れるためソース電位Vsは時間とともに上昇してゆく。図では、この上昇分をΔVで示している。
【0092】
ソース電圧Vsが有機EL素子127の閾値電圧VthELとカソード電位Vcathの和を越えなければ、換言すると、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さければ、駆動トランジスタ121の駆動電流Idsは保持容量120と有機EL素子127の寄生容量とCelを充電するのに使用される。
【0093】
この時点では、駆動トランジスタ121の閾値補正動作は完了しているため、駆動トランジスタ121が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ121のゲート・ソース間電圧Vgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Vgsとなる。
【0094】
この後には、発光期間Lに入り、サンプリングトランジスタ125をオフして書込みを終了し、有機EL素子127を発光させる。保持容量120によるブートストラップ効果により、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は一定電流(駆動電流Ids)を有機EL素子127に流し、有機EL素子127のアノード電位Velは有機EL素子127に駆動電流Idsという電流が流れる電圧Vxまで上昇し、有機EL素子127は発光する。
【0095】
画素回路Pにおいては、有機EL素子127は発光時間が長くなるとそのI−V特性は変化してしまう。そのため、ノードND121の電位(つまり駆動トランジスタ121のソース電位Vs)も変化する。しかしながら、駆動トランジスタ121のゲート・ソース間電圧Vgsは保持容量120によるブートストラップ効果で一定値に保たれているので、有機EL素子127に流れる電流は変化しない。よって、有機EL素子127のI−V特性が劣化しても、有機EL素子127には一定電流(駆動電流Ids)が常に流れ続け、有機EL素子127の輝度が変化することはない。
【0096】
ここで、駆動電流Ids対ゲート電圧Vgsの関係は、トランジスタ特性を表した式(1)のVgsに“ΔVin+Vth−ΔV”を代入することで、式(2)のように表すことができる。式(2)において、k=(1/2)(W/L)Coxである。
【0097】
【数2】
【0098】
この式(2)から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。基本的に駆動電流Idsは信号振幅ΔVin(詳しくは信号振幅ΔVinに対応して保持容量120に保持されるサンプリング電圧=Vgs)によって決まる。換言すると、有機EL素子127は信号振幅ΔVinに応じた輝度で発光することになる。
【0099】
その際、保持容量120に保持される情報はソース電位Vsの上昇分ΔVで補正されている。上昇分ΔVはちょうど式(2)の係数部に位置する移動度μの効果を打ち消すように働く。駆動トランジスタ121の移動度μに対する補正分ΔVを保持容量120に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分ΔVは、移動度補正パラメータΔVや負帰還量ΔVとも称する。
【0100】
有機EL素子127に流れる駆動電流Idsは、駆動トランジスタ121の閾値電圧Vthや移動度μの変動が相殺され、実質的に信号振幅ΔVinのみに依存することになる。駆動電流Idsは閾値電圧Vthや移動度μに依存しないので、閾値電圧Vthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
【0101】
駆動トランジスタ121のゲート・ソース間に保持容量120を接続すると、n型の駆動トランジスタ121を使用する場合においても、駆動トランジスタ121のソースの電位Vsの変動にゲートの電位Vgが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとしている。有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動(つまり駆動トランジスタ121のソース電位変動)があっても、その変動を相殺するようにゲート電位Vgを変動させることができる。
【0102】
これにより、有機EL素子127の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ121のゲート・ソース間の保持容量120によるブートストラップ機能により、有機EL素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機EL素子127に発光電流Ielが流れ始め、それによってアノード・カソード間電圧Velが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Velの変動に伴って駆動トランジスタ121のソース電位Vsが変動する際にも機能する。
【0103】
このように、本例の画素回路Pおよびそれを駆動する制御部109による駆動タイミングによれば、駆動トランジスタ121や有機EL素子127の特性変動(ばらつきや経時変動)があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。
【0104】
[可逆反応現象の説明]
図4は、駆動トランジスタ121のバイアス状態(ゲート・ソース間電圧対ドレイン電流の特性)の詳細を説明する図である。図4Aは、可逆反応による焼付き現象を説明する図である。
【0105】
有機EL素子127や、有機EL素子127に電流を供給する駆動トランジスタ121自体は発光時に劣化してしまう。輝度劣化量は表示映像に依存するので、各画素の劣化量は異なってしまう。特に、有機EL素子127に電流を供給する駆動トランジスタ121に関しては、発光中の通電状態(電源オン状態)から駆動トランジスタ121にかかるバイアスをなくす(電源オフ状態)ことで、一時的に元の劣化していない状態に戻ろうとする可逆反応現象が見られる。
【0106】
たとえば、図4には、発光を継続しているときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指A)と、発光を停止し再発光するときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指B)が示されている。横軸はゲート・ソース間電圧Vgsと対応する映像信号Vsig (詳細にはその振幅ΔVin)であり、縦軸はドレイン電流(つまり有機EL素子127の駆動電流)である。
【0107】
特性線Bは、特性線Aよりも、ゲート・ソース間電圧Vgsがより小さい方にドリフトしている(ドリフト量ΔV)。ドリフト量ΔVは、駆動トランジスタによってばらつく。特性線Aと特性線Bとは異なるカーブになっており、同じ駆動電流にしようとしたときには特性線Bの方がゲート・ソース間電圧Vgsが小さくて済む。換言すると、同じゲート・ソース間電圧Vgs(映像信号Vsig 、映像振幅ΔVin)であれば、特性線Aよりも特性線Bの方がドレイン電流が大きくなる。たとえば、図では、測定Vsig のとき、発光を継続しているとき(特性線A)のドレイン電流がI_0であるのに対して、発光を停止し再発光するとき(特性線B)のドレイン電流はI_1(>I_0)であり、ドレイン電流(つまり有機EL素子127の駆動電流)に変動が生じ、表示むらが発生することが分かる。
【0108】
図4Aには、劣化カーブとの関係において、電源オフ後に電流回復し予測輝度からの差分が見える焼付き現象の様子が示されている。縦軸は電流(換言すると輝度)であり、横軸は経過時間である。劣化カーブに合わせて輝度補正を行なう場合、実際の劣化カーブが予測される劣化カーブと合っていれば、予測しているカーブに対して輝度補正(信号電圧)を行なうので問題は発生しない。しかしながら、駆動トランジスタの特性上は、電源オフによって可逆変化が発生し、この可逆変化の影響により電源オンした直後の実際のカーブは、駆動電流が予測される劣化カーブから大きくずれてしまう。そして、この実際のカーブに対して輝度補正を行なうので予測される劣化カーブに戻るまでは過補正となる。この問題を抑制するには、短時間で予測カーブにもって行くことが望まれる。
【0109】
[可逆反応表示むら対策の原理]
図5〜図6は、駆動トランジスタ121の可逆反応に伴う表示輝度むらを抑制する手法(可逆反応表示むら対策)の原理を説明する図である。ここで、図5(1)は、可逆反応表示むら対策を適用したタイミングチャートであり、図5(2)は、図5(1)の各時点の駆動トランジスタ121のバイアス状態を示した図である。図6は、可逆反応表示むら対策の効果を説明する図である。
【0110】
駆動トランジスタ121の可逆反応に伴う表示輝度むらを抑制するには、通常駆動時の表示中(期間T21)から電源をオフにし(期間T22)、その後の電源投入時に駆動トランジスタ121を、有機EL素子127が発光しない適度なバイアス状態で駆動することが好適である(期間T23)。この際には、パルス駆動にするよりもエージング期間T23は常時バイアスを与え続ける(書込駆動パルスWSをHにしてサンプリングトランジスタ121をオンし続ける)方が好ましい。短時間で特性を元に戻したいためエージング期間は常時バイアスを与え続ける方がよいからである。つまり、有機EL素子127を劣化させないため、エージング期間の駆動状態では、有機EL素子127に電流が流れない状態であることが好ましい。このように、有機EL素子127が発光しない状態で駆動トランジスタ121を駆動することで、駆動トランジスタ121や有機EL素子127の劣化を進行させずに、駆動トランジスタ121の可逆反応を緩和させ、電流変動を抑制することができる。
【0111】
電源オフした後で、電源を投入し発光するまでの間に、エージング駆動期間(T23)を設けることで、図6に示すように、電源オフによる可逆反応の影響を緩和することができ、電源オフによる電流変動対策を実現できる。すなわち、エージング駆動を行なったときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指C)は、発光を継続しているときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指A)に近づいており、可逆反応による電流ドリフト分が小さくなるように改善されていることが分かる。
【0112】
電流ドリフト分が小さくなることで、表示むらのない表示装置を実現できる。点灯状態から電源スイッチをオフし、次の電源投入から点灯するまでのエージング期間に、駆動トランジスタ121に適度なバイアスを与えることで、駆動トランジスタ121の可逆反応を抑制し、駆動トランジスタ121の可逆反応に起因する電流変動を緩和できる。この結果、画素ごとの戻り量のばらつきを小さくすることができるので、可逆反応現象に伴う表示むらを抑制できる。
【0113】
[エージングバイアスの適正範囲]
ここで、エージング駆動時のバイアス電位を如何様に設定するかが問題となる。エージング駆動を行なうための駆動トランジスタ121のゲートに与える電圧は、通常の表示駆動と同様に書込駆動パルスWSでサンプリングトランジスタ125をオンさせて映像信号Vsig の書込みで実現するものとする。この場合、映像信号Vsig の振幅ΔVinの調整で駆動レベルの調整が可能である。
【0114】
駆動トランジスタ121を十分に駆動するには、エージング用の映像信号Vsig の映像振幅(エージング振幅ΔVin_ag )はより大きいことが好ましく、たとえば通常表示時の最大値(=白表示時の映像振幅ΔVin_WH )とすることが考えられる。また、エージング振幅ΔVin_ag は、通常表示時の最大値よりも大きくすることで、可逆反応に伴う電流変動(それに伴う表示輝度変動)を元の劣化状態により高速に回復させることができる。
【0115】
映像振幅ΔVin(ここではエージング振幅ΔVin_ag )に拘らず、有機EL素子127が発光しないようにするには、電源供給線105DSL の電位(エージング電位Vcc_ag と称する)が有機EL素子127の閾値電圧VthELとカソード電位Vcathの和よりも小さくなるようにすることが肝要である。つまり“Vcc_ag <VthEL+Vcath”であれば、有機EL素子127は消光状態を維持する。
【0116】
このとき、駆動トランジスタ121は映像振幅ΔVin_ag の供給により、線形領域で駆動され、そのときの駆動電流Idsによって有機EL素子127のアノードはエージング電位Vcc_ag に充電され、ドレイン・ソース間電圧Vdsは0Vに達する。つまり、エージング電位Vcc_ag を、“Vcc_ag <VthEL+Vcath”を満たす電位とすることで、有機EL素子127を消光状態に維持しながら、駆動トランジスタ121を線形駆動して、可逆反応を緩和させることができる。このような観点では、エージング電位Vcc_ag を第2電位Vcc_L〜“VthEL+Vcath”の範囲の中で任意に設定してよい。電源駆動パルスDSL の電位としては、通常の表示駆動用の第1電位Vcc_Hと第2電位Vcc_Lの他に、エージング期間Tagに設定するエージング電位Vcc_ag が必要になるので、垂直駆動部103としては、3値駆動に対応した構成を採用する。
【0117】
<エージング処理部>
[第1例]
図7〜図7Aは、本実施形態の駆動手法を適用するためのエージング処理部の第1例を説明する図である。
【0118】
第1例の有機EL表示装置1Aは、駆動走査部105内でエージング電位Vcc_ag を生成し、電源駆動パルスDSL の電位を、第1電位Vcc_H、第2電位Vcc_L、エージング電位Vcc_ag の3値の何れかに切り替えて、電源供給線105DSL に出力する出力回路400Aを備えた態様である。
【0119】
また、第1例の有機EL表示装置1Aは、垂直駆動部103Aにエージング駆動制御部440を備えている。エージング駆動制御部440は、劣化判定部442と計時部444(タイマー)を有する。出力回路400Aとエージング駆動制御部440でエージング処理部490Aが構成される。
【0120】
劣化判定部442は、駆動トランジスタ121の劣化の度合いを、公知の手法を適用して判定する。一例としては、有機EL素子127に駆動電流を供給しているときの映像信号Vsig (詳しくは映像振幅ΔVin)に対するゲート・ソース間電圧Vgsの特性値から劣化の度合いを判定する手法を適用する。劣化判定部442は、劣化の進行度合いが予め定められ指標値を超えたら、有機EL表示装置1の電源がオンされるごとに、計時部444で設定されたエージング期間Tagだけ可逆反応抑制電位設定信号GKをHにする。つまり、エージング駆動制御部440は、駆動トランジスタ121の劣化の度合いが予め定められた指標値より進行しているときにのみエージング駆動を適用することで、無駄な表示待ちを解消するようにする。
【0121】
計時部444は、表示中から電源をオフにした後の電源投入後に、駆動トランジスタ121を、有機EL素子127が発光しない適度なバイアス状態で駆動する期間(エージング期間Tag、図5のT23に相当)を管理する。このエージング時間Tagは、予め定められた固定値としてもよいし、劣化判定部442で判定される駆動トランジスタ121の劣化の進行度合いに基づいて変更してもよい。エージング時間Tagは、たとえば、数秒〜10数秒〜数10秒程度にする。駆動トランジスタ121の劣化の度合いに応じてエージング期間Tagを調整するとよい。たとえば、劣化の度合いが進むほど、このエージング期間Tagを長くすることが考えられる。こうすることでも、無駄な表示待ちを解消できる。
【0122】
エージング駆動制御部440は、書込走査部104、駆動走査部105、水平駆動部106を制御する。たとえば、エージング期間Tagには、水平駆動部106は映像信号Vsig を適度な値(エージング電圧Vag)に設定し、書込走査部104は書込駆動パルスWSをHにしてサンプリングトランジスタ125をオンさせることで、エージング電圧Vagを駆動トランジスタ121のゲートに供給する。エージング電圧Vagの設定としては、たとえば白表示時の映像信号Vsig の振幅ΔVin_WH などに設定すればよい。このエージング期間Tagには、駆動走査部105は電源駆動パルスDSL を、エージング電位Vcc_ag にしておく。こうすることで、エージング期間Tagには、駆動トランジスタ121は、ソース・ドレイン間電圧が0Vの状態であり、ゲート・ソース間電圧Vgsは、“ΔVin_ag =Vin_WH ”にバイアスされる。
【0123】
この第1例は、既存の駆動走査部105に変更を加える必要があるが、実体的(外形的)な変更を加えずに、本実施形態のエージング駆動(可逆反応抑制手法)の仕組みを実現できる利点がある。このような態様の駆動走査部105の回路構成としては種々のものが考えられるが、ここでは、一例として、出力回路400Aは、既存の出力回路400Xに対して、エージング電位Vcc_ag の出力時には、第1電位Vcc_Hや第2電位Vcc_Lの出力を停止するように変更を加えた構成にしている。
【0124】
具体的には先ず、図示を割愛するが、駆動走査部105には、表示パネル部100の外部に設けられ、その出力インピーダンスが十分に小さな電源回路から、第1電位Vcc_Hと第2電位Vcc_Lとが供給されるようになっている。
【0125】
図7A(1)に示すように、既存(比較例)の出力回路400Xは、一例として、pチャネル型のトランジスタ(p型トランジスタ)402と、nチャネル型のトランジスタ(n型トランジスタ)404とを、第1電位Vcc_H用の供給端400Hと第2電位Vcc_L用の供給端400Lとの間に直列に配置した構成となっている。
【0126】
p型トランジスタ402のソース端Sは第1電位Vcc_H用の供給端400Hに接続され、n型トランジスタ404のソース端Sは第2電位Vcc_L用の供給端400Lに接続されている。p型トランジスタ402とn型トランジスタ404の各ドレインDを共通に接続し、その接続点を電源供給線105DSL に接続している。全体としては、CMOSインバータを構成している。p型トランジスタ402とn型トランジスタ404の各ゲートGを共通に接続し、その接続点にアクティブLの電源走査パルスNDS を供給する。
【0127】
電源走査パルスNDS がアクティブLのときにはn型トランジスタ404がオフするとともにp型トランジスタ402がオンするので第1電位Vcc_Hが電源供給線105DSL に供給される。一方、電源走査パルスNDS がインアクティブHのときにはp型トランジスタ402がオフするとともにn型トランジスタ404がオンするので第2電位Vcc_Lが電源供給線105DSL に供給される。この動作から分かるように出力回路400Xは電源電圧切替回路として機能している。
【0128】
図7および図7A(2)に示すように、第1例の有機EL表示装置1Aは、電源駆動パルスDSL を3値駆動可能にするための第1例の出力回路400Aを駆動走査部105内に備えている。
【0129】
第1例の出力回路400Aは先ず、正電圧側の第1電位Vcc_Hと、負電圧側の第2電位Vcc_Lと、可逆反応抑制電位としてのエージング電位Vcc_ag と言った3種類の電圧と、基準の接地電位GND が供給されるようになっている。出力回路400Aは、図示しない垂直デコーダから供給される2値の電源走査パルスNDS および可逆反応抑制電位設定信号GKに基づいて、3値駆動用の電源駆動パルスDSL を生成可能に構成されている。
【0130】
出力回路400Aは、出力段に、p型トランジスタ402とn型トランジスタ404の他に、エージング電位Vcc_ag を電源供給線105DSL に出力するn型トランジスタ406を有する。n型トランジスタ406はp型トランジスタ402と直列接続され、また、n型トランジスタ406と概ね並列に配置されている。
【0131】
n型トランジスタ406のソースはエージング電位Vcc_ag に接続されている。p型トランジスタ402とn型トランジスタ404とn型トランジスタ406の各ドレインを共通に接続し、その接続点を電源駆動パルスDSL 用の出力端に接続している。
【0132】
出力回路400は、出力段の前段に、2入力型のORゲート412、インバータ414、2入力型のANDゲート416を有する。ORゲート412とANDゲート416の各一方の入力端には電源走査パルスNDS が共通に供給される。
【0133】
ORゲート412の他方の入力端とインバータ414の入力端には、可逆反応抑制電位設定信号GKが供給される。可逆反応抑制電位設定信号GKは、エージング電位Vcc_ag を電源供給線105DSL に供給するエージング期間TagにのみアクティブHとなる論理情報である。インバータ414の出力(反転可逆反応抑制電位設定信号NGM )がANDゲート416の他方の入力端に供給される。
【0134】
ORゲート412は、電源走査パルスNDS と可逆反応抑制電位設定信号GKとの論理和をとり、その論理和出力でp型トランジスタ402を駆動する。したがって、電源走査パルスNDS がLで、かつ、可逆反応抑制電位設定信号GKがLの期間のみp型トランジスタ402がオンする。このときには、n型トランジスタ404とn型トランジスタ406がオフであり、電源供給線105DSL には、第1電位Vcc_Hが供給される。
【0135】
ANDゲート416は、電源走査パルスNDS と反転可逆反応抑制電位設定信号NGM との論理積をとり、その論理積出力でn型トランジスタ404を駆動する。したがって、電源走査パルスNDS がHで、かつ、可逆反応抑制電位設定信号GKがL(反転可逆反応抑制電位設定信号NGM がH)の期間のみn型トランジスタ404がオンする。このときには、p型トランジスタ402とn型トランジスタ406がオフであり、電源供給線105DSL には、第2電位Vcc_Lが供給される。
【0136】
可逆反応抑制電位設定信号GKはn型トランジスタ406のゲートに供給されており、可逆反応抑制電位設定信号GKでn型トランジスタ406が駆動される。したがって、電源走査パルスNDS がL,Hの何れであるかを問わず、可逆反応抑制電位設定信号GKがHのエージング期間Tagのみn型トランジスタ406がオンする。このときには、p型トランジスタ402とn型トランジスタ404がオフであり、電源供給線105DSL には、エージング電位Vcc_ag が供給される。
【0137】
出力回路400Aの3値駆動に対応する構成例は一例に過ぎず、様々な変形例を採ることができる。たとえば、原理的には、図7A(2)に示した構成にすればよいのであるが、実際には、ゲート遅延の関係からp型トランジスタ402とn型トランジスタ404とn型トランジスタ406の何れか2つもしくは3つともが同時にオンすることによる貫通電流の発生を防止するべく、各トランジスタ402,404,406がともにオンする期間が生じないように遷移タイミングを少しずらす仕組みを講じることが考えられる。
【0138】
[第2例]
図8は、本実施形態の駆動手法を適用するためのエージング処理部の第2例を説明する図である。第2例は、垂直駆動部103外でエージング電位Vcc_ag を生成し、駆動走査部105から出力される2値の電源駆動パルスDSLXとエージング電位Vcc_ag を切り替えて電源供給線105DSL に供給する態様である。この第2例は、既存の駆動走査部105に変更を加えずに、本実施形態のエージング駆動の仕組みを実現できる利点がある。
【0139】
第2例の有機EL表示装置1Bの垂直駆動部103Bは、駆動走査部105(出力回路400X)と電源供給線105DSL との間に2入力−1出力型の電圧切替回路420を備えている。電圧切替回路420とエージング駆動制御部440でエージング処理部490Bが構成される。エージング駆動制御部440は、書込走査部104、電圧切替回路420、水平駆動部106を制御する。
【0140】
電圧切替回路420は、一方の入力端に駆動走査部105の出力回路400Xから出力される2値(第1電位Vcc_Hと第2電位Vcc_L)の電源駆動パルスDSLXが供給され、他方の入力端に図示しない電圧生成部からのエージング電位Vcc_ag が供給される。電圧切替回路420の制御入力端には可逆反応抑制電位設定信号GKが供給される。
【0141】
可逆反応抑制電位設定信号GKは、第1例と同様に、エージング電位Vcc_ag を電源供給線105DSL に供給するエージング期間TagにのみアクティブHとなる論理情報である。可逆反応抑制電位設定信号GKで電圧切替回路420の選択動作が制御され、出力回路400Xから出力される電源駆動パルスDSLXがL,Hの何れであるかを問わず、可逆反応抑制電位設定信号GKがHのエージング期間Tagのみエージング電位Vcc_ag を選択して出力し、可逆反応抑制電位設定信号GKがLのときには出力回路400Xから出力される電源駆動パルスDSLXを選択して出力する。
【0142】
<電子機器>
以上説明した本実施形態の有機EL表示装置1を始めとする本実施形態の可逆反応表示むら対策を適用した表示装置は、電子機器に入力された映像信号、もしくは、電子機器内で生成した映像信号を、画像もしくは映像として表示するあらゆる分野の電子機器の表示装置に適用できる。一例として、図9〜図9Bに示す様々な電子機器、たとえば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなどの表示装置に適用できる。
【0143】
なお、表示装置は、封止された構成のモジュール形状のものをも含むものとする。たとえば、画素アレイ部102に透明なガラスなどの対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜など、さらには、遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号などを入出力するための回路部やFPC(フレキシブルプリントサーキット)などが設けられていてもよい。
【0144】
以下に、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載される電子機器の具体例について説明する。
【0145】
図9(1)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるテレビジョンセットの外観を示す斜視図である。本例のテレビジョンセットは、フロントパネル902やフィルターガラス903などから構成される映像表示画面部901を含み、映像表示画面部901として本実施形態による表示装置を用いることにより作製される。
【0146】
図9(2)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるデジタルカメラの外観を示す斜視図であり、図9(2−1)は表側から見た斜視図、図9(2−2)は裏側から見た斜視図である。本例のデジタルカメラは、フラッシュ用の発光部911、表示部912、メニュースイッチ913、シャッターボタン9114などを含み、表示部912として本実施形態による表示装置を用いることにより作製される。
【0147】
図9A(1)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるノート型パーソナルコンピュータの外観を示す斜視図である。本例のノート型パーソナルコンピュータは、本体921に、文字や図形などを入力するとき操作されるキーボード122、画像を表示する表示部923などを含み、その表示部923として本実施形態による表示装置を用いることにより作製される。
【0148】
図9A(2)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるビデオカメラの外観を示す斜視図である。本例のビデオカメラは、本体部931、前方を向いた側面に被写体撮影用のレンズ932、撮影時のスタート/ストップスイッチ933、表示部934などを含み、その表示部934として本実施形態による表示装置を用いることにより作製される。
【0149】
図9Bは、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載される携帯電話機(携帯端末装置の一例)を示す外観図である。図9B(1)は開いた状態での正面図、図9B(2)は側面図、図9B(3)は閉じた状態での正面図、図9B(4)は左側面図、図9B(5)は右側面図、図9B(6)は上面図、図9B(7)は下面図である。本例の携帯電話機は、上側筐体941、下側筐体942、連結部943(ここではヒンジ部)、ディスプレイ944、サブディスプレイ945、ピクチャーライト946、カメラ947などを含んでいる。そして、ディスプレイ944やサブディスプレイ945として本実施形態による表示装置を用いることにより本例の携帯電話機が作製される。
【0150】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【0151】
また、前記の実施形態は、クレーム(請求項)に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【0152】
<画素回路の変形例>
たとえば、画素回路Pの側面からの変更が可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Pに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、前述の実施形態に示した画回路Pがn型の駆動トランジスタ121を用いて構成しているのに対し、p型の駆動トランジスタ121を用いて画素回路Pを構成する。これに合わせて映像信号Vsig のオフセット電位Vofs に対する信号振幅ΔVinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【0153】
このような双対の理を適用して駆動トランジスタ121をp型にした変形例の有機EL表示装置においても、n型の駆動トランジスタ121にした有機EL表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができるし、可逆反応表示むら対策(エージング駆動)を適用することができる。
【0154】
なお、ここで説明した画素回路Pの変形例は、前記実施形態に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部104での走査に合わせて各水平周期内でオフセット電位Vofs と信号電位Vin(=Vofs +ΔVin)で切り替わる映像信号Vsig が映像信号線106HSに伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ121のドレイン側(電源供給側)を第1電位と第2電位とでスイッチング駆動を行なうものである限り、画素回路Pを構成するトランジスタ数は問わない。さらに、駆動トランジスタの可逆反応による電流変動とそれに伴う表示むらという課題を持つ限り、画素回路Pを構成するトランジスタ数や保持容量数は不問であり、たとえばトランジスタ数が3個以上であってもよく、それらの全てに、前述の本実施形態の可逆反応表示むら対策を適用することができる。
【0155】
また、閾値補正動作を実行するに当たり、オフセット電位Vofs と信号電位Vinを駆動トランジスタ121のゲートに供給する仕組みとしては、前記実施形態の2TR構成のように映像信号Vsig で対処することに限らず、たとえば、特開2006−215213号公報に記載のように、別のトランジスタを介して供給する仕組みを採ることもできる。それらの変形例においても、発光中の通電状態(電源オン状態)から駆動トランジスタにかかるバイアスをなくす(電源オフ状態)と一時的に元の劣化していない状態に戻ろうとする性質(可逆反応)に伴う輝度変動現象をエージング駆動で解消する(可逆反応表示むら対策を図る)という本実施形態の思想を適用することができる。
【符号の説明】
【0156】
1…有機EL表示装置、100…表示パネル部、101…支持基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、104WS…書込走査線、105…駆動走査部、105DSL …電源供給線、106…水平駆動部、106HS…映像信号線、109…制御部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ、127…有機EL素子、200…駆動信号生成部、300…映像信号処理部、400…出力回路、420…電圧切替回路、440…エージング駆動制御部、490…エージング処理部、P…画素回路
【技術分野】
【0001】
本発明は、表示素子(電気光学素子とも称される)を具備する画素回路(画素とも称される)を有する表示装置、表示装置を具備する電子機器、表示装置の駆動方法に関する。より詳細には、駆動トランジスタに起因する表示輝度の変動を防止する技術に関する。
【背景技術】
【0002】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス(Organic Electro Luminescence, 有機EL, Organic Light Emitting Diode, OLED;以下、有機ELと記す) 素子が代表例である。後者の有機EL素子を用いた有機EL表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【0003】
ところで、電気光学素子を用いた表示装置においては、その駆動方式として、単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【0004】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ(一般には、薄膜トランジスタ(Thin Film Transistor ;TFT)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【0005】
電気光学素子で表示を行なう際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ(サンプリングトランジスタと称する)で駆動トランジスタのゲート(制御入力端子)に設けられた保持容量(画素容量とも称する)に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【0006】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機EL素子などの電流駆動型の素子を用いる表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号(電圧信号)を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子などに供給する。
【0007】
ここで、電気光学素子を駆動する能動素子(駆動トランジスタ)の閾値電圧や移動度あるいは電気光学素子の特性がプロセス変動や環境によってばらついてしまうことが知られている。このため、表示装置の画面全体に亘って表示輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子や電気光学素子の特性変動に起因する輝度変動を補正するための仕組み(駆動信号を一定に維持する駆動信号一定化処理技術)が種々検討されている(特許文献1を参照)。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−033193号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
電気光学素子や電気光学素子を駆動する駆動トランジスタは、それ自体は表示時に劣化してしまう。ここで、電気光学素子を駆動する駆動トランジスタに関しては、電源オンから電源オフにして、表示中の通電状態から駆動トランジスタにかかるバイアスをなくすと、一時的に元の劣化していない状態に戻ろうとする可逆反応現象が見られることが分かった。そのため、この戻り量が画素ごとに異なる場合には、可逆反応現象に伴う表示むらが発生し、表示品質を低下させることになる。
【0010】
本発明は、上記事情に鑑みてなされたものであり、駆動トランジスタの可逆反応現象に伴う表示むらを改善することができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明は先ず、駆動信号を生成する駆動トランジスタ、駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および信号振幅に応じた情報を保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された画素アレイ部を備える。
【0012】
そして、本発明は、電気光学素子を表示駆動するのに先だって、駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部を備える点に特徴がある。
【0013】
電源投入後の表示前に駆動トランジスタをエージング駆動すると、可逆反応に伴う電流変動やそれに伴う表示輝度変動を、元の劣化状態に回復させることができる。この結果、画素ごとの戻り量のばらつきを小さくすることができ、駆動トランジスタ起因の電流変動を緩和できる。
【発明の効果】
【0014】
本発明の一態様によれば、駆動トランジスタの可逆反応現象に伴う駆動トランジスタ起因の電流変動を緩和することができる。その結果、可逆反応現象に伴う表示むらを改善することができる。
【図面の簡単な説明】
【0015】
【図1】表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図2】本実施形態の画素回路を説明する図である。
【図3】図2に示した画素回路に関する比較例の駆動タイミングを説明するタイミングチャートである。
【図4】駆動トランジスタのバイアス状態の詳細を説明する図である。
【図4A】可逆反応による焼付き現象を説明する図である。
【図5】可逆反応表示むら対策の原理を説明する図である。
【図6】可逆反応表示むら対策の効果を説明する図である。
【図7】エージング処理部の第1例を説明する図(その1)である。
【図7A】エージング処理部の第1例を説明する図(その2)である。
【図8】エージング処理部の第2例を説明する図である。
【図9】本実施形態が適用される電子機器の一例を示す図(その1)である。
【図9A】本実施形態が適用される電子機器の一例を示す図(その2)である。
【図9B】本実施形態が適用される電子機器の一例を示す図(その3)である。
【発明を実施するための形態】
【0016】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、A,B,…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【0017】
説明は以下の順序で行なう。
1.基本概念(表示装置の概要、画素駆動の基本、可逆反応抑制駆動)
2.表示装置の全体概要
3.画素回路
4.画素回路の動作(基本、可逆反応現象の説明、可逆反応表示むら対策の原理、エージングバイアスの適正範囲)
5.エージング処理部(第1例、第2例)
6.電子機器
【0018】
<基本概念>
[表示装置の概要]
先ず、電気光学素子を備えた表示装置の概要について説明する。表示装置は、複数の画素を備えている。各画素は、発光部を具備した発光素子(電気光学素子の一例)とその駆動回路を備える。発光部として、たとえば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザー発光部などを用いることができる。
【0019】
以下に説明する例にあっては、発光素子は、有機エレクトロルミネッセンス発光部を備えている。より具体的には、発光素子は、駆動回路に接続された有機エレクトロルミネッセンス発光部(発光部ELP)が積層された構造を有する有機エレクトロルミネッセンス素子(有機EL素子)である。有機EL素子の発光部は、たとえば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極などの周知の構成、構造を有する。
【0020】
表示装置は、少なくとも、信号電位を画素回路Pに供給する水平駆動部(信号出力回路)、水平駆動部から供給された信号電位を駆動トランジスタのゲートに供給する走査を行なう書込走査部と、画素回路Pが配列される画素アレイ部を備える。
【0021】
画素アレイ部は、第1の方向(たとえば水平方向)にH個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向、たとえばは垂直方向)にV個、合計H×V個の2次元マトリクス状に配列された発光素子、書込走査部に接続され第1の方向に延びるV本の書込走査線、水平駆動部に接続され第2の方向に延びるH本の映像信号線(データ線)を備える。水平駆動部、書込走査部、画素アレイ部の構成、構造は、周知の構成、構造とすることができる。
【0022】
発光部(発光素子)を駆動するための駆動回路(画素回路)として各種の回路がある。たとえば、公知のものとしては、5トランジスタ/1容量部から基本的に構成された駆動回路(5Tr/1C駆動回路)、4トランジスタ/1容量部から基本的に構成された駆動回路(4Tr/1C駆動回路)、3トランジスタ/1容量部から基本的に構成された駆動回路(3Tr/1C駆動回路)、2トランジスタ/1容量部から基本的に構成された駆動回路(2Tr/1C駆動回路)がある。
【0023】
トランジスタとしては、最低限の構成として、発光素子を駆動する駆動トランジスタと書込走査部によりスイッチング駆動されるサンプリングトランジスタ(書き込みトランジスタ)を備える。本実施形態では、ブートストラップ機能を実現するべく、容量部は駆動トランジスタのゲートとソースの間に接続する。
【0024】
駆動トランジスタのゲート、サンプリングトランジスタのソース/ドレイン領域、容量部の一方の端子の接続点を第1ノードとし、駆動トランジスタのソース、発光素子の一方の端子、容量部の他方の端子の接続点を第2ノードとする。
【0025】
カラー表示対応とする場合、典型的には、1つの画素回路は、3つの副画素(赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素)で構成する。
【0026】
[画素駆動の基本]
以下の説明において、各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをFR(回/秒)とする。すなわち、第v行目(ただし、v=1,2,3,…,V)に配列された(V/3)個の画素、より具体的には、V個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、1つの行を構成する各発光素子にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。なお、1つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理(以下、単に、同時書込み処理と記す場合がある)であってもよいし、画素ごとに順次映像信号を書き込む処理(以下、単に、順次書込み処理と記す場合がある)であってもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【0027】
原則として、第v行目、第h列(h=1,2,3,…,H)に位置する発光素子に関する駆動、動作を説明するが、以下では第(h,v)番目の発光素子あるいは第(h,v)番目の副画素と記す。そして、第v行目に配列された各発光素子の水平走査期間(第v番目の水平走査期間)が終了するまでに、各種の処理(閾値電圧キャンセル処理、書込み処理、移動度補正処理)が行なわれる。書込み処理や移動度補正処理は、第v番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第v番目の水平走査期間より先行して行なうことができる。
【0028】
そして、各種の処理が全て終了した後、第v行目に配列された各発光素子を構成する発光部を発光させる。各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間(たとえば、所定の行数分の水平走査期間)が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成などに応じて、適宜設定することができる。以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第v行目に配列された各発光素子を構成する発光部の発光は、第(v+v')行目に配列された各発光素子の水平走査期間の開始直前まで継続される。
【0029】
「v」は、表示装置の設計仕様によって決定される。すなわち、ある表示フレームの第v行目に配列された各発光素子を構成する発光部の発光は、第(v+v'−1)番目の水平走査期間まで継続される。一方、第(v+v')番目の水平走査期間の始期から、次の表示フレームにおける第v番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第v行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間(非発光期間)を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。
【0030】
ただし、各副画素(発光素子)の発光状態/非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、(1/FR)×(1/V)秒未満の時間長である。(v+v')の値がVを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【0031】
駆動回路の構成に拘わらず、発光部の駆動方法は、たとえば、以下の通りとする。
【0032】
a)第1ノードと第2ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、かつ、第2ノードと発光部に備えられたカソード電極との間の電位差が、発光部の閾値電圧を越えないように、第1ノードに第1ノード初期化電圧を印加し、第2ノードに第2ノード初期化電圧を印加する前処理を行なう。この工程を前処理工程という。この前処理工程は、放電工程と初期化工程に区別することもある。
【0033】
b)第1ノードの電位を保った状態で、第1ノードの電位から駆動トランジスタ閾値電圧を減じた電位に向かって、第2ノードの電位を変化させる閾値電圧キャンセル処理を行なう。この工程を閾値電圧補正工程という。
【0034】
c)書込走査線からの信号によりオン状態とされたサンプリングトランジスタを介して、映像信号線から映像信号を第1ノードに印加する書込み処理を行なう。この工程を信号書込み工程という。
【0035】
d)書込走査線からの信号によりサンプリングトランジスタをオフ状態とすることにより第1ノードを浮遊状態とし、第1ノードと第2ノードとの間の電位差の値に応じた電流を駆動トランジスタにより発光部に流すことにより発光部を駆動する。この工程を発光工程という。
【0036】
閾値電圧補正工程と信号書込み工程との間には、さらに移動度補正工程を追加する態様もあり、また、移動度補正工程を信号書込み工程と同時に行なう態様もある。
【0037】
ここで、閾値電圧補正工程において、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第2ノードの電位を変化させる閾値電圧キャンセル処理を行なう。より具体的には、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第2ノードの電位を変化させるために、前処理工程における第2ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を、駆動トランジスタの一方のソース/ドレイン領域に印加する。
【0038】
定性的には、閾値電圧キャンセル処理において、第1ノードと第2ノードとの間の電位差(換言すれば、駆動トランジスタのゲートとソースとの間の電位差)が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。したがって、たとえば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第2ノードの電位は第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第1ノードと第2ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、たとえば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【0039】
[可逆反応抑制駆動]
ここで、本実施形態の画素駆動手法にあっては、電源のオフ/オン操作時に、オン後の表示開始に先だって、駆動トランジスタを適度なバイアス状態で予め定められた期間駆動してから(エージング動作あるいはエージング処理と称する)、通常(本来)の駆動動作に移行するようにする。適度なバイアス状態とは、飽和駆動でないことと、表示素子が表示しないようなバイアス状態であることを意味する。
【0040】
このようなエージング処理を必要とするのは、表示素子を駆動する駆動トランジスタの可逆反応の影響による輝度変動を緩和するためである。すなわち、駆動トランジスタ自体は電気光学素子の表示時に劣化してしまうが、その劣化量は表示映像に依存するため、各画素の劣化量は異なってしまう。ここで、駆動トランジスタに関しては、表示中の通電状態(電源オン状態)から駆動トランジスタにかかるバイアスを停止する(電源オフの状態)と、一時的に元の劣化していない状態に戻ろうとする性質があり、輝度変動が起きる。この性質(現象)を可逆反応と称する。この可逆反応による戻り量(輝度変動量)が画素ごとに異なっていると、駆動信号一定化処理技術や劣化カーブに合わせた輝度制御などを適用しても、可逆反応現象に伴う表示むらが発生し、表示品質を低下させることになる。
【0041】
このような可逆反応を抑制するためのエージング動作を実現するには、表示中から電源をオフにすることで駆動トランジスタの可逆反応が発生してしまうので、次の電源投入後に駆動トランジスタを適度なバイアス状態で駆動することが好ましいということになる。電気光学素子が表示しない状態で駆動トランジスタを駆動することで、駆動トランジスタや電気光学素子の劣化を進行させずに、駆動トランジスタの可逆反応の影響を緩和することができる。駆動トランジスタの可逆反応を抑制し、駆動トランジスタ起因の電流変動を緩和することで、表示むらのない表示装置を実現できる。
【0042】
「適度なバイアス状態」でのエージング駆動としては、飽和領域で動作させることでも効果は見込めるが、好ましくは、線形領域でエージング駆動する方がよい。すなわち、基本概念は、駆動トランジスタにバイアスをかけることで劣化させる(元の劣化状態に戻す)ことである。飽和領域で駆動トランジスタを動作させることでも効果は見込めるが、エージング中に表示素子(有機EL素子)に電流が流れないようにするためには駆動トランジスタにかかるバイアスを低くする必要があり、低バイアスでは駆動トランジスタにかかる負荷が小さいため戻り量が小さく時間が掛かってしまう。一方、線形領域で駆動トランジスタを動作させる場合は、ゲート電極に高電圧をかけることができ、短時間で特性を元の劣化状態に戻すことができる。
【0043】
エージング動作を行なうと、その分だけ通常の表示開始が遅くなってしまう。駆動トランジスタの可逆反応は、劣化していない当初は殆ど発生せず、劣化が進行していくほど顕著に表れるものである。したがって、可逆反応を抑制するためのエージング動作は、使用当初から実行する必要性は薄く、劣化がある程度進行してから実施することで、無駄な表示待ちを回避するとよい。劣化の進行度合いの判定は、表示中のゲート・ソース間電圧を監視する(簡易的にソース電圧の監視でもよい)など、公知の種々の手法を適用できる。
【0044】
このようなエージング動作を実現するには、この動作用のスイッチングトランジスタを新たに設けることが考えられるが、それでは画素回路が大きくなる。そこで、本実施形態では、既存のトランジスタを制御することで、前記の動作を実現するようにする。既存の何れのトランジスタを利用するかは画素回路の構成次第である。以下では、最も簡易な構成である2Tr/1C駆動回路を例に、具体的に説明する。
【0045】
<表示装置の全体概要>
図1は、表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子(電気光学素子)として有機EL素子を、能動素子として薄膜トランジスタ(TFT;Thin Film Transistor)をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機EL素子を形成してなるアクティブマトリクス型有機ELディスプレイ(以下「有機EL表示装置」と称する)に適用した場合を例に説明する。このような有機EL表示装置は、半導体メモリやミニディスク(MD)やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤーやその他の電子機器の表示部に利用される。
【0046】
なお、以下においては、画素の表示素子として有機EL素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機EL素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する実施形態が同様に適用できる。
【0047】
図1に示すように、有機EL表示装置1は、表示パネル部100と、駆動信号生成部200と、映像信号処理部300を備えている。表示パネル部100は、複数の表示素子としての有機EL素子(図示せず)を持った画素回路P(画素とも称される)が表示アスペクト比である縦横比がX:Y(たとえば9:16)の有効映像領域を構成するように配置されている。駆動信号生成部200は、表示パネル部100を駆動制御する種々のパルス信号を発するパネル制御部の一例である。駆動信号生成部200と映像信号処理部300とは、1チップのIC(Integrated Circuit;半導体集積回路)に内蔵されている。
【0048】
たとえば、パネル型の表示装置では、TFTや電気光学素子などの画素回路を構成する素子を行列状に配置した画素アレイ部102と、画素アレイ部102の周辺に配置され、各画素回路Pを駆動するための走査線と接続された走査部(水平駆動部や垂直駆動部)を主要部とする制御部109と、制御部109を動作させるための各種の信号を生成する駆動信号生成部200や映像信号処理部300を備えて装置の全体が構成されるのが一般的である。
【0049】
製品形態としては、画素アレイ部102と制御部109を同一の支持基板101(たとえばガラス基板)上に搭載した表示パネル部100と駆動信号生成部200や映像信号処理部300を別体としつつ、図示のように、これら全てを備えたモジュール(複合部品)形態の有機EL表示装置1として提供されることに限らない。表示パネル部100には画素アレイ部102を搭載し、表示パネル部100のみで有機EL表示装置1として提供することも可能である。この場合、表示パネル部100のみで構成された有機EL表示装置1とは別基板(たとえばフレキシブル基板)上に制御部109や駆動信号生成部200や映像信号処理部300などの周辺回路を搭載する形態(周辺回路パネル外配置構成と称する)とする。
【0050】
また、画素アレイ部102と制御部109とを同一の支持基板101上に搭載して表示パネル部100を構成するパネル上配置構成の場合、画素アレイ部102のTFTを生成する工程にて同時に制御部109(必要に応じて駆動信号生成部200や映像信号処理部300も)用の各TFTを生成する仕組み(TFT一体構成と称する)と、COG(Chip On Glass )実装技術により画素アレイ部102が搭載された支持基板101上に制御部109(必要に応じて駆動信号生成部200や映像信号処理部300も)用の半導体チップを直接実装する仕組み(COG搭載構成と称する)をとってもよい。
【0051】
表示パネル部100は、支持基板101の上に、画素回路Pがn行×m列のマトリクス状に配列された画素アレイ部102と、画素回路Pを垂直方向に走査する垂直走査部の一例である垂直駆動部103と、画素回路Pを水平方向に走査する水平走査部の一例である水平駆動部(水平セレクタあるいはデータ線駆動部とも称される)106と、外部接続用の端子部(パッド部)108などが集積形成されている。すなわち、垂直駆動部103や水平駆動部106などの周辺駆動回路が、画素アレイ部102と同一の支持基板101上に形成された構成となっている。
【0052】
垂直駆動部103としては、たとえば、書込走査部(ライトスキャナWS;Write Scan)104や電源供給能力を有する電源スキャナとして機能する駆動走査部(ドライブスキャナDS;Drive Scan)105を有する。垂直駆動部103と水平駆動部106とで、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する制御部109が構成される。
【0053】
図示した垂直駆動部103および対応する走査線の構成は、画素回路Pが後述する本実施形態の2TR構成の場合に適合させて示したものであるが、画素回路Pの構成によっては、その他の走査部が設けられることもある。
【0054】
画素アレイ部102は、一例として、図示する左右方向の一方側もしくは両側から書込走査部104および駆動走査部105で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部106で駆動されるようになっている。
【0055】
端子部108には、有機EL表示装置1の外部に配された駆動信号生成部200から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部300から映像信号Vsig が供給されるようになっている。カラー表示対応の場合には、色別(本例ではR(赤),G(緑),B(青)の3原色)の映像信号Vsig_R,Vsig_G,Vsig_Bが供給される。
【0056】
たとえば、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS,SPWSや垂直走査クロックCKDS,CKWSなど必要なパルス信号が供給される。水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【0057】
端子部108の各端子は、配線199を介して、垂直駆動部103や水平駆動部106に接続されるようになっている。たとえば、端子部108に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部103の各部や水平駆動部106に供給される。
【0058】
画素アレイ部102は、図示を割愛するが(詳細は後述する)、表示素子としての有機EL素子に対して画素トランジスタが設けられた画素回路Pが行列状に2次元配置され、この画素配列に対して行ごとに垂直走査線が配線されるとともに、列ごとに信号線(水平走査線の一例)が配線された構成となっている。
【0059】
たとえば、画素アレイ部102には、垂直走査側の各走査線(垂直走査線:書込走査線104WSおよび電源供給線105DSL )と水平走査側の走査線(水平走査線)である映像信号線(データ線)106HSが形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機EL素子とこれを駆動する薄膜トランジスタ(TFT;Thin Film Transistor)が形成される。有機EL素子と薄膜トランジスタの組み合わせで画素回路Pを構成する。
【0060】
具体的には、マトリクス状に配列された各画素回路Pに対しては、書込走査部104によって書込駆動パルスWSで駆動されるn行分の書込走査線104WS_1〜104WS_nおよび駆動走査部105によって電源駆動パルスDSL で駆動されるn行分の電源供給線105DSL_1 〜105DSL_n が画素行ごとに配線される。
【0061】
書込走査部104および駆動走査部105は、駆動信号生成部200から供給される垂直駆動系のパルス信号に基づき、書込走査線104WSおよび電源供給線105DSL を介して各画素回路Pを順次選択する。水平駆動部106は、駆動信号生成部200から供給される水平駆動系のパルス信号に基づき、選択された画素回路Pに対し映像信号線106HSを介して映像信号Vsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【0062】
本実施形態の有機EL表示装置1は、線順次駆動や面順次駆動あるいはその他の方式での駆動が可能になっており、たとえば、垂直駆動部103の書込走査部104および駆動走査部105は行単位で画素アレイ部102を走査するとともに、これに同期して水平駆動部106が、画像信号を、1水平ライン分を同時に、画素アレイ部102に書き込む。
【0063】
水平駆動部106は、たとえば、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部300から入力される画素信号を、垂直駆動部103によって選択された行の1ライン分の全ての画素回路Pに同時に書き込むべく、全列の映像信号線106HS上に設けられた図示を割愛したスイッチを一斉にオンさせ、ドライバ回路を経由して水平走査線(映像信号線106HS)に映像信号Vsig (水平走査信号の一例)が供給される。
【0064】
垂直駆動部103の各部は、論理ゲートの組合せ(ラッチも含む)とドライバ回路によって構成され、論理ゲートにより画素アレイ部102の各画素回路Pを行単位で選択し、ドライバ回路を経由して垂直走査線に垂直走査信号が供給される。なお、図1では、画素アレイ部102の一方側にのみ垂直駆動部103を配置する構成を示しているが、画素アレイ部102を挟んで左右両側に垂直駆動部103を配置する構成を採ることも可能である。同様に、図1では、画素アレイ部102の一方側にのみ水平駆動部106を配置する構成を示しているが、画素アレイ部102を挟んで上下両側に水平駆動部106を配置する構成を採ることも可能である。
【0065】
<画素回路>
図2は、本実施形態の画素回路Pを説明する図である。画素回路Pは、n型の駆動トランジスタ121を使用する。加えて、有機EL素子の経時変化による当該有機EL素子への駆動電流Idsの変動を抑制するための回路、すなわち電気光学素子の一例である有機EL素子の電流−電圧特性の変化を補正して駆動電流Idsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機EL素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【0066】
すなわち、駆動トランジスタ121の他に走査用に1つのスイッチングトランジスタ(サンプリングトランジスタ125)を使用する2TR駆動の構成を採る。各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン/オフタイミング(スイッチングタイミング)を後述する動作タイミングのように設定する。これにより、有機EL素子127の経時変化や駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を防ぐ。2TR駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。
【0067】
具体的には、画素回路Pは、保持容量120、n型の駆動トランジスタ121、アクティブH(ハイ)の書込駆動パルスWSが供給されるn型トランジスタ125、電流が流れることで発光する電気光学素子(発光素子)の一例である有機EL素子127を有する。
【0068】
駆動トランジスタ121のゲート(ノードND122)とソースとの間に保持容量120が接続され、駆動トランジスタ121のソースが直接に有機EL素子127のアノード端に接続されている。有機EL素子127のカソード端は、全画素共通のカソード共通配線127Kに接続され、カソード電位Vcath(たとえば接地電位GND )が与えられる。
【0069】
保持容量120は、ブートストラップ容量としても機能するようになっている。すなわち、画素回路Pは先ず、保持容量120の接続態様に特徴があり、有機EL素子127の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ121の特性変動(たとえば閾値電圧や移動度などのばらつきや変動)による駆動電流Idsに与える影響を抑制する方法としては、各トランジスタ121,125の駆動タイミングを工夫することで対処する。
【0070】
駆動トランジスタ121のドレインは、電源スキャナとして機能する駆動走査部105からの電源供給線105DSL に接続されている。電源供給線105DSL は、この電源供給線105DSL そのものが、駆動トランジスタ121に対しての電源供給能力を備える点に特徴を有する。
【0071】
具体的には、駆動走査部105は、駆動トランジスタ121のドレインに対して、それぞれ電源電圧に相当する高電圧側の第1電位Vcc_Hと低電圧側の第2電位Vcc_Lとを切り替えて供給する電源電圧切替回路を具備している。
【0072】
第2電位Vcc_Lとしては、映像信号線106HSにおける映像信号Vsig のオフセット電位Vofs (基準電位とも称する)より十分低い電位とする。具体的には、駆動トランジスタ121のゲート・ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動トランジスタ121の閾値電圧Vthより大きくなるように、電源供給線105DSL の低電位側の第2電位Vcc_Lを設定する。なお、オフセット電位Vofs は、閾値補正動作に先立つ初期化動作に利用するとともに映像信号線106HSを予めプリチャージにしておくためにも利用する。
【0073】
サンプリングトランジスタ125は、ゲートが書込走査部104からの書込走査線104WSに接続され、ドレインが映像信号線106HSに接続され、ソースが駆動トランジスタ121のゲート(ノードND122)に接続されている。そのゲートには、書込走査部104からアクティブHの書込駆動パルスWSが供給される。
【0074】
サンプリングトランジスタ125は、ソースとドレインとを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ125としては、ディプレション型およびエンハンスメント型の何れをも使用できる。
【0075】
<画素回路の動作>
[通常期間]
図3は、図2に示した画素回路Pに関する基本の駆動タイミングを説明するタイミングチャートであり、線順次駆動の場合で示している。タイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。
【0076】
図3においては、時間軸を共通にして、書込走査線104WSの電位変化、電源供給線105DSL の電位変化、および映像信号線106HSの電位変化を表してある。また、これらの電位変化と並行に、1行分(図では1行目)について駆動トランジスタ121のゲート電位Vgおよびソース電位Vsの変化も表してある。
【0077】
なお、図3では、画素回路Pにおいて、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための基本例を示すもので、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための駆動タイミングは、図3に示す態様に限らず、様々な変形が可能である。これら様々な変形の駆動タイミングであっても、後述する本実施形態の仕組みを適用できる。
【0078】
図3に示す駆動タイミングは、線順次駆動の場合であり、書込駆動パルスWS、電源駆動パルスDSL 、および映像信号Vsig は、1行分を1組として、各信号のタイミング(特に位相関係)が行単位で独立に制御され、行が代わると1H(Hは水平走査期間)分シフトされる。
【0079】
以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが1(理想値)であると仮定し、保持容量120に信号振幅ΔVinの情報を、書き込む、保持する、サンプリングするなどと簡潔に記して説明する。書込みゲインが1未満の場合、保持容量120には信号振幅ΔVinの大きさそのものではなく、信号振幅ΔVinの大きさに対応するゲイン倍された情報が保持されることになる。信号振幅ΔVinに対応する保持容量120に書き込まれる情報の大きさの割合を、書込みゲインと称する。
【0080】
説明や理解を容易にするため、特段の断りのない限り、ブートストラップゲインが1(理想値)であると仮定して簡潔に記して説明する。駆動トランジスタ121のゲート・ソース間に保持容量120が設けられている場合に、ソース電位Vsの上昇に対するゲート電位Vgの上昇率をブートストラップゲイン(ブートストラップ動作能力)と称する。
【0081】
この駆動タイミングでは、映像信号Vsig が非有効期間であるオフセット電位Vofs にある期間を1水平期間の前半部とし、有効期間である信号電位Vin(=Vofs +ΔVin)にある期間を1水平期間の後半部とする。映像信号Vsig の有効期間と非有効期間を合わせた1水平期間ごとに閾値補正動作を複数回(図は4回)に亘って繰り返すようにする。
【0082】
有機EL素子127の発光期間B(表示期間)では、電源供給線105DSL が第1電位Vcc_Hであり、サンプリングトランジスタ125がオフした状態である。このとき、駆動トランジスタ121は飽和領域で動作するように設定されているため、有機EL素子127に流れる駆動電流Idsは駆動トランジスタ121のゲート・ソース間電圧Vgsに応じ応じて、式(1)に示される値をとる。
【0083】
すなわち、駆動トランジスタ121はドレイン・ソース間電圧に関わらず駆動電流Idsが一定となる飽和領域で駆動される。よって、飽和領域で動作するトランジスタのドレイン−ソース間に流れる電流をIds、移動度をμ、チャネル幅(ゲート幅)をW、チャネル長(ゲート長)をL、ゲート容量(単位面積当たりのゲート酸化膜容量)をCox、トランジスタの閾値電圧をVthとすると、駆動トランジスタ121は下記の式(1)に示した値を持つ定電流源となっている。なお、“^”はべき乗を示す。式(1)から明らかなように、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御され定電流源として動作する。
【0084】
【数1】
【0085】
非発光期間(消光期間)に入ると、先ず放電期間Cでは、電源供給線105DSL を第2電位Vcc_Lに切り替える。このとき、第2電位Vcc_Lが有機EL素子127の閾値電圧VthELとカソード電位Vcathの和よりも小さいとき、つまり“Vcc_L<VthEL+Vcath”であれば、有機EL素子127は消光し、電源供給線105DSL が駆動トランジスタ121のソース側となる。このとき、有機EL素子127のアノードは第2電位Vcc_Lに充電される。つまり、駆動トランジスタ121のドレイン(電源供給端)とソース(出力端)との電位を等しくすることで、有機EL素子127を発光状態から消光状態に遷移させる。
【0086】
さらに、初期化期間Dでは、映像信号線106HSがオフセット電位Vofs となったときにサンプリングトランジスタ125をオンして駆動トランジスタ121のゲート電位をオフセット電位Vofs とする。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsは“Vofs −Vcc_L”という値をとる。この“Vofs −Vcc_L”が駆動トランジスタ121の閾値電圧Vthよりも大きくないと閾値補正動作を行なうことができないために、“Vofs −Vcc_L>Vth”とする必要がある。
【0087】
この後、第1閾値補正期間E1に入ると、電源供給線105DSL を再び第1電位Vcc_Hに切り替える。電源供給線105DSL (つまり駆動トランジスタ121への電源電圧)を第1電位Vcc_Hとすることで、有機EL素子127のアノードが駆動トランジスタ121のソースとなり駆動トランジスタ121から駆動電流Idsが流れる。有機EL素子127の等価回路はダイオードと容量で表されるため、有機EL素子127のカソード電位Vcathに対するアノード電位をVelとしたとき、“Vel≦Vcath+VthEL”である限り、換言すれば、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さい限り、駆動トランジスタ121の駆動電流Idsは保持容量120と有機EL素子127の寄生容量Celを充電するために使われる。このとき、有機EL素子127のアノード電位Velは時間とともに上昇してゆく。
【0088】
一定時間経過後、サンプリングトランジスタ125をオフする。このとき、駆動トランジスタ121のゲート・ソース間電圧Vgsが閾値電圧Vthよりも大きいと(つまり閾値補正が完了していないと)、駆動トランジスタ121の駆動電流Idsは保持容量120を受電するように流れ続け、駆動トランジスタ121のゲート・ソース間電圧Vgsは上昇してゆく。このとき、有機EL素子127には逆バイアスがかかっているため、有機EL素子127が発光することはない。
【0089】
第2閾値補正期間E2に入ると、再び映像信号線106HSがオフセット電位Vofs となったときにサンプリングトランジスタ125をオンして駆動トランジスタ121のゲート電位をオフセット電位Vofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ121のゲート・ソース間電圧Vgsは閾値電圧Vthという値をとる。このとき“Vel=Vofs −Vth≦Vcath+VthEL”となっている。
【0090】
なお、この動作例では、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ121の閾値電圧Vthに相当する電圧を保持容量120に保持させるために、1水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、この繰返し動作は必須ではなく、1水平期間を処理サイクルとして、1回のみの閾値補正動作を実行するようにしてもよい。
【0091】
閾値補正動作終了後(本例では第4閾値補正期間E4の後)は、サンプリングトランジスタ125をオフして書込み&移動度補正準備期間Jに入る。映像信号線106HSが信号電位Vin(=Vofs +ΔVin)となったときに、サンプリングトランジスタ125を再度オンしてサンプリング期間&移動度補正期間Kに入る。信号振幅ΔVinは階調に応じた値である。サンプリングトランジスタ125のゲート電位はサンプリングトランジスタ125をオンしているために信号電位Vin(=Vofs +ΔVin)となるが、駆動トランジスタ121のドレインは第1電位Vcc_Hであり駆動電流Idsが流れるためソース電位Vsは時間とともに上昇してゆく。図では、この上昇分をΔVで示している。
【0092】
ソース電圧Vsが有機EL素子127の閾値電圧VthELとカソード電位Vcathの和を越えなければ、換言すると、有機EL素子127のリーク電流が駆動トランジスタ121に流れる電流よりもかなり小さければ、駆動トランジスタ121の駆動電流Idsは保持容量120と有機EL素子127の寄生容量とCelを充電するのに使用される。
【0093】
この時点では、駆動トランジスタ121の閾値補正動作は完了しているため、駆動トランジスタ121が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ121のゲート・ソース間電圧Vgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Vgsとなる。
【0094】
この後には、発光期間Lに入り、サンプリングトランジスタ125をオフして書込みを終了し、有機EL素子127を発光させる。保持容量120によるブートストラップ効果により、駆動トランジスタ121のゲート・ソース間電圧Vgsは一定であるので、駆動トランジスタ121は一定電流(駆動電流Ids)を有機EL素子127に流し、有機EL素子127のアノード電位Velは有機EL素子127に駆動電流Idsという電流が流れる電圧Vxまで上昇し、有機EL素子127は発光する。
【0095】
画素回路Pにおいては、有機EL素子127は発光時間が長くなるとそのI−V特性は変化してしまう。そのため、ノードND121の電位(つまり駆動トランジスタ121のソース電位Vs)も変化する。しかしながら、駆動トランジスタ121のゲート・ソース間電圧Vgsは保持容量120によるブートストラップ効果で一定値に保たれているので、有機EL素子127に流れる電流は変化しない。よって、有機EL素子127のI−V特性が劣化しても、有機EL素子127には一定電流(駆動電流Ids)が常に流れ続け、有機EL素子127の輝度が変化することはない。
【0096】
ここで、駆動電流Ids対ゲート電圧Vgsの関係は、トランジスタ特性を表した式(1)のVgsに“ΔVin+Vth−ΔV”を代入することで、式(2)のように表すことができる。式(2)において、k=(1/2)(W/L)Coxである。
【0097】
【数2】
【0098】
この式(2)から、閾値電圧Vthの項がキャンセルされており、有機EL素子127に供給される駆動電流Idsは駆動トランジスタ121の閾値電圧Vthに依存しないことが分かる。基本的に駆動電流Idsは信号振幅ΔVin(詳しくは信号振幅ΔVinに対応して保持容量120に保持されるサンプリング電圧=Vgs)によって決まる。換言すると、有機EL素子127は信号振幅ΔVinに応じた輝度で発光することになる。
【0099】
その際、保持容量120に保持される情報はソース電位Vsの上昇分ΔVで補正されている。上昇分ΔVはちょうど式(2)の係数部に位置する移動度μの効果を打ち消すように働く。駆動トランジスタ121の移動度μに対する補正分ΔVを保持容量120に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分ΔVは、移動度補正パラメータΔVや負帰還量ΔVとも称する。
【0100】
有機EL素子127に流れる駆動電流Idsは、駆動トランジスタ121の閾値電圧Vthや移動度μの変動が相殺され、実質的に信号振幅ΔVinのみに依存することになる。駆動電流Idsは閾値電圧Vthや移動度μに依存しないので、閾値電圧Vthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Idsは変動せず、有機EL素子127の発光輝度も変動しない。
【0101】
駆動トランジスタ121のゲート・ソース間に保持容量120を接続すると、n型の駆動トランジスタ121を使用する場合においても、駆動トランジスタ121のソースの電位Vsの変動にゲートの電位Vgが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとしている。有機EL素子127の特性の経時変動による有機EL素子127のアノード電位変動(つまり駆動トランジスタ121のソース電位変動)があっても、その変動を相殺するようにゲート電位Vgを変動させることができる。
【0102】
これにより、有機EL素子127の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ121のゲート・ソース間の保持容量120によるブートストラップ機能により、有機EL素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機EL素子127に発光電流Ielが流れ始め、それによってアノード・カソード間電圧Velが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Velの変動に伴って駆動トランジスタ121のソース電位Vsが変動する際にも機能する。
【0103】
このように、本例の画素回路Pおよびそれを駆動する制御部109による駆動タイミングによれば、駆動トランジスタ121や有機EL素子127の特性変動(ばらつきや経時変動)があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。
【0104】
[可逆反応現象の説明]
図4は、駆動トランジスタ121のバイアス状態(ゲート・ソース間電圧対ドレイン電流の特性)の詳細を説明する図である。図4Aは、可逆反応による焼付き現象を説明する図である。
【0105】
有機EL素子127や、有機EL素子127に電流を供給する駆動トランジスタ121自体は発光時に劣化してしまう。輝度劣化量は表示映像に依存するので、各画素の劣化量は異なってしまう。特に、有機EL素子127に電流を供給する駆動トランジスタ121に関しては、発光中の通電状態(電源オン状態)から駆動トランジスタ121にかかるバイアスをなくす(電源オフ状態)ことで、一時的に元の劣化していない状態に戻ろうとする可逆反応現象が見られる。
【0106】
たとえば、図4には、発光を継続しているときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指A)と、発光を停止し再発光するときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指B)が示されている。横軸はゲート・ソース間電圧Vgsと対応する映像信号Vsig (詳細にはその振幅ΔVin)であり、縦軸はドレイン電流(つまり有機EL素子127の駆動電流)である。
【0107】
特性線Bは、特性線Aよりも、ゲート・ソース間電圧Vgsがより小さい方にドリフトしている(ドリフト量ΔV)。ドリフト量ΔVは、駆動トランジスタによってばらつく。特性線Aと特性線Bとは異なるカーブになっており、同じ駆動電流にしようとしたときには特性線Bの方がゲート・ソース間電圧Vgsが小さくて済む。換言すると、同じゲート・ソース間電圧Vgs(映像信号Vsig 、映像振幅ΔVin)であれば、特性線Aよりも特性線Bの方がドレイン電流が大きくなる。たとえば、図では、測定Vsig のとき、発光を継続しているとき(特性線A)のドレイン電流がI_0であるのに対して、発光を停止し再発光するとき(特性線B)のドレイン電流はI_1(>I_0)であり、ドレイン電流(つまり有機EL素子127の駆動電流)に変動が生じ、表示むらが発生することが分かる。
【0108】
図4Aには、劣化カーブとの関係において、電源オフ後に電流回復し予測輝度からの差分が見える焼付き現象の様子が示されている。縦軸は電流(換言すると輝度)であり、横軸は経過時間である。劣化カーブに合わせて輝度補正を行なう場合、実際の劣化カーブが予測される劣化カーブと合っていれば、予測しているカーブに対して輝度補正(信号電圧)を行なうので問題は発生しない。しかしながら、駆動トランジスタの特性上は、電源オフによって可逆変化が発生し、この可逆変化の影響により電源オンした直後の実際のカーブは、駆動電流が予測される劣化カーブから大きくずれてしまう。そして、この実際のカーブに対して輝度補正を行なうので予測される劣化カーブに戻るまでは過補正となる。この問題を抑制するには、短時間で予測カーブにもって行くことが望まれる。
【0109】
[可逆反応表示むら対策の原理]
図5〜図6は、駆動トランジスタ121の可逆反応に伴う表示輝度むらを抑制する手法(可逆反応表示むら対策)の原理を説明する図である。ここで、図5(1)は、可逆反応表示むら対策を適用したタイミングチャートであり、図5(2)は、図5(1)の各時点の駆動トランジスタ121のバイアス状態を示した図である。図6は、可逆反応表示むら対策の効果を説明する図である。
【0110】
駆動トランジスタ121の可逆反応に伴う表示輝度むらを抑制するには、通常駆動時の表示中(期間T21)から電源をオフにし(期間T22)、その後の電源投入時に駆動トランジスタ121を、有機EL素子127が発光しない適度なバイアス状態で駆動することが好適である(期間T23)。この際には、パルス駆動にするよりもエージング期間T23は常時バイアスを与え続ける(書込駆動パルスWSをHにしてサンプリングトランジスタ121をオンし続ける)方が好ましい。短時間で特性を元に戻したいためエージング期間は常時バイアスを与え続ける方がよいからである。つまり、有機EL素子127を劣化させないため、エージング期間の駆動状態では、有機EL素子127に電流が流れない状態であることが好ましい。このように、有機EL素子127が発光しない状態で駆動トランジスタ121を駆動することで、駆動トランジスタ121や有機EL素子127の劣化を進行させずに、駆動トランジスタ121の可逆反応を緩和させ、電流変動を抑制することができる。
【0111】
電源オフした後で、電源を投入し発光するまでの間に、エージング駆動期間(T23)を設けることで、図6に示すように、電源オフによる可逆反応の影響を緩和することができ、電源オフによる電流変動対策を実現できる。すなわち、エージング駆動を行なったときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指C)は、発光を継続しているときのゲート・ソース間電圧対ドレイン電流の特性線(図中の矢指A)に近づいており、可逆反応による電流ドリフト分が小さくなるように改善されていることが分かる。
【0112】
電流ドリフト分が小さくなることで、表示むらのない表示装置を実現できる。点灯状態から電源スイッチをオフし、次の電源投入から点灯するまでのエージング期間に、駆動トランジスタ121に適度なバイアスを与えることで、駆動トランジスタ121の可逆反応を抑制し、駆動トランジスタ121の可逆反応に起因する電流変動を緩和できる。この結果、画素ごとの戻り量のばらつきを小さくすることができるので、可逆反応現象に伴う表示むらを抑制できる。
【0113】
[エージングバイアスの適正範囲]
ここで、エージング駆動時のバイアス電位を如何様に設定するかが問題となる。エージング駆動を行なうための駆動トランジスタ121のゲートに与える電圧は、通常の表示駆動と同様に書込駆動パルスWSでサンプリングトランジスタ125をオンさせて映像信号Vsig の書込みで実現するものとする。この場合、映像信号Vsig の振幅ΔVinの調整で駆動レベルの調整が可能である。
【0114】
駆動トランジスタ121を十分に駆動するには、エージング用の映像信号Vsig の映像振幅(エージング振幅ΔVin_ag )はより大きいことが好ましく、たとえば通常表示時の最大値(=白表示時の映像振幅ΔVin_WH )とすることが考えられる。また、エージング振幅ΔVin_ag は、通常表示時の最大値よりも大きくすることで、可逆反応に伴う電流変動(それに伴う表示輝度変動)を元の劣化状態により高速に回復させることができる。
【0115】
映像振幅ΔVin(ここではエージング振幅ΔVin_ag )に拘らず、有機EL素子127が発光しないようにするには、電源供給線105DSL の電位(エージング電位Vcc_ag と称する)が有機EL素子127の閾値電圧VthELとカソード電位Vcathの和よりも小さくなるようにすることが肝要である。つまり“Vcc_ag <VthEL+Vcath”であれば、有機EL素子127は消光状態を維持する。
【0116】
このとき、駆動トランジスタ121は映像振幅ΔVin_ag の供給により、線形領域で駆動され、そのときの駆動電流Idsによって有機EL素子127のアノードはエージング電位Vcc_ag に充電され、ドレイン・ソース間電圧Vdsは0Vに達する。つまり、エージング電位Vcc_ag を、“Vcc_ag <VthEL+Vcath”を満たす電位とすることで、有機EL素子127を消光状態に維持しながら、駆動トランジスタ121を線形駆動して、可逆反応を緩和させることができる。このような観点では、エージング電位Vcc_ag を第2電位Vcc_L〜“VthEL+Vcath”の範囲の中で任意に設定してよい。電源駆動パルスDSL の電位としては、通常の表示駆動用の第1電位Vcc_Hと第2電位Vcc_Lの他に、エージング期間Tagに設定するエージング電位Vcc_ag が必要になるので、垂直駆動部103としては、3値駆動に対応した構成を採用する。
【0117】
<エージング処理部>
[第1例]
図7〜図7Aは、本実施形態の駆動手法を適用するためのエージング処理部の第1例を説明する図である。
【0118】
第1例の有機EL表示装置1Aは、駆動走査部105内でエージング電位Vcc_ag を生成し、電源駆動パルスDSL の電位を、第1電位Vcc_H、第2電位Vcc_L、エージング電位Vcc_ag の3値の何れかに切り替えて、電源供給線105DSL に出力する出力回路400Aを備えた態様である。
【0119】
また、第1例の有機EL表示装置1Aは、垂直駆動部103Aにエージング駆動制御部440を備えている。エージング駆動制御部440は、劣化判定部442と計時部444(タイマー)を有する。出力回路400Aとエージング駆動制御部440でエージング処理部490Aが構成される。
【0120】
劣化判定部442は、駆動トランジスタ121の劣化の度合いを、公知の手法を適用して判定する。一例としては、有機EL素子127に駆動電流を供給しているときの映像信号Vsig (詳しくは映像振幅ΔVin)に対するゲート・ソース間電圧Vgsの特性値から劣化の度合いを判定する手法を適用する。劣化判定部442は、劣化の進行度合いが予め定められ指標値を超えたら、有機EL表示装置1の電源がオンされるごとに、計時部444で設定されたエージング期間Tagだけ可逆反応抑制電位設定信号GKをHにする。つまり、エージング駆動制御部440は、駆動トランジスタ121の劣化の度合いが予め定められた指標値より進行しているときにのみエージング駆動を適用することで、無駄な表示待ちを解消するようにする。
【0121】
計時部444は、表示中から電源をオフにした後の電源投入後に、駆動トランジスタ121を、有機EL素子127が発光しない適度なバイアス状態で駆動する期間(エージング期間Tag、図5のT23に相当)を管理する。このエージング時間Tagは、予め定められた固定値としてもよいし、劣化判定部442で判定される駆動トランジスタ121の劣化の進行度合いに基づいて変更してもよい。エージング時間Tagは、たとえば、数秒〜10数秒〜数10秒程度にする。駆動トランジスタ121の劣化の度合いに応じてエージング期間Tagを調整するとよい。たとえば、劣化の度合いが進むほど、このエージング期間Tagを長くすることが考えられる。こうすることでも、無駄な表示待ちを解消できる。
【0122】
エージング駆動制御部440は、書込走査部104、駆動走査部105、水平駆動部106を制御する。たとえば、エージング期間Tagには、水平駆動部106は映像信号Vsig を適度な値(エージング電圧Vag)に設定し、書込走査部104は書込駆動パルスWSをHにしてサンプリングトランジスタ125をオンさせることで、エージング電圧Vagを駆動トランジスタ121のゲートに供給する。エージング電圧Vagの設定としては、たとえば白表示時の映像信号Vsig の振幅ΔVin_WH などに設定すればよい。このエージング期間Tagには、駆動走査部105は電源駆動パルスDSL を、エージング電位Vcc_ag にしておく。こうすることで、エージング期間Tagには、駆動トランジスタ121は、ソース・ドレイン間電圧が0Vの状態であり、ゲート・ソース間電圧Vgsは、“ΔVin_ag =Vin_WH ”にバイアスされる。
【0123】
この第1例は、既存の駆動走査部105に変更を加える必要があるが、実体的(外形的)な変更を加えずに、本実施形態のエージング駆動(可逆反応抑制手法)の仕組みを実現できる利点がある。このような態様の駆動走査部105の回路構成としては種々のものが考えられるが、ここでは、一例として、出力回路400Aは、既存の出力回路400Xに対して、エージング電位Vcc_ag の出力時には、第1電位Vcc_Hや第2電位Vcc_Lの出力を停止するように変更を加えた構成にしている。
【0124】
具体的には先ず、図示を割愛するが、駆動走査部105には、表示パネル部100の外部に設けられ、その出力インピーダンスが十分に小さな電源回路から、第1電位Vcc_Hと第2電位Vcc_Lとが供給されるようになっている。
【0125】
図7A(1)に示すように、既存(比較例)の出力回路400Xは、一例として、pチャネル型のトランジスタ(p型トランジスタ)402と、nチャネル型のトランジスタ(n型トランジスタ)404とを、第1電位Vcc_H用の供給端400Hと第2電位Vcc_L用の供給端400Lとの間に直列に配置した構成となっている。
【0126】
p型トランジスタ402のソース端Sは第1電位Vcc_H用の供給端400Hに接続され、n型トランジスタ404のソース端Sは第2電位Vcc_L用の供給端400Lに接続されている。p型トランジスタ402とn型トランジスタ404の各ドレインDを共通に接続し、その接続点を電源供給線105DSL に接続している。全体としては、CMOSインバータを構成している。p型トランジスタ402とn型トランジスタ404の各ゲートGを共通に接続し、その接続点にアクティブLの電源走査パルスNDS を供給する。
【0127】
電源走査パルスNDS がアクティブLのときにはn型トランジスタ404がオフするとともにp型トランジスタ402がオンするので第1電位Vcc_Hが電源供給線105DSL に供給される。一方、電源走査パルスNDS がインアクティブHのときにはp型トランジスタ402がオフするとともにn型トランジスタ404がオンするので第2電位Vcc_Lが電源供給線105DSL に供給される。この動作から分かるように出力回路400Xは電源電圧切替回路として機能している。
【0128】
図7および図7A(2)に示すように、第1例の有機EL表示装置1Aは、電源駆動パルスDSL を3値駆動可能にするための第1例の出力回路400Aを駆動走査部105内に備えている。
【0129】
第1例の出力回路400Aは先ず、正電圧側の第1電位Vcc_Hと、負電圧側の第2電位Vcc_Lと、可逆反応抑制電位としてのエージング電位Vcc_ag と言った3種類の電圧と、基準の接地電位GND が供給されるようになっている。出力回路400Aは、図示しない垂直デコーダから供給される2値の電源走査パルスNDS および可逆反応抑制電位設定信号GKに基づいて、3値駆動用の電源駆動パルスDSL を生成可能に構成されている。
【0130】
出力回路400Aは、出力段に、p型トランジスタ402とn型トランジスタ404の他に、エージング電位Vcc_ag を電源供給線105DSL に出力するn型トランジスタ406を有する。n型トランジスタ406はp型トランジスタ402と直列接続され、また、n型トランジスタ406と概ね並列に配置されている。
【0131】
n型トランジスタ406のソースはエージング電位Vcc_ag に接続されている。p型トランジスタ402とn型トランジスタ404とn型トランジスタ406の各ドレインを共通に接続し、その接続点を電源駆動パルスDSL 用の出力端に接続している。
【0132】
出力回路400は、出力段の前段に、2入力型のORゲート412、インバータ414、2入力型のANDゲート416を有する。ORゲート412とANDゲート416の各一方の入力端には電源走査パルスNDS が共通に供給される。
【0133】
ORゲート412の他方の入力端とインバータ414の入力端には、可逆反応抑制電位設定信号GKが供給される。可逆反応抑制電位設定信号GKは、エージング電位Vcc_ag を電源供給線105DSL に供給するエージング期間TagにのみアクティブHとなる論理情報である。インバータ414の出力(反転可逆反応抑制電位設定信号NGM )がANDゲート416の他方の入力端に供給される。
【0134】
ORゲート412は、電源走査パルスNDS と可逆反応抑制電位設定信号GKとの論理和をとり、その論理和出力でp型トランジスタ402を駆動する。したがって、電源走査パルスNDS がLで、かつ、可逆反応抑制電位設定信号GKがLの期間のみp型トランジスタ402がオンする。このときには、n型トランジスタ404とn型トランジスタ406がオフであり、電源供給線105DSL には、第1電位Vcc_Hが供給される。
【0135】
ANDゲート416は、電源走査パルスNDS と反転可逆反応抑制電位設定信号NGM との論理積をとり、その論理積出力でn型トランジスタ404を駆動する。したがって、電源走査パルスNDS がHで、かつ、可逆反応抑制電位設定信号GKがL(反転可逆反応抑制電位設定信号NGM がH)の期間のみn型トランジスタ404がオンする。このときには、p型トランジスタ402とn型トランジスタ406がオフであり、電源供給線105DSL には、第2電位Vcc_Lが供給される。
【0136】
可逆反応抑制電位設定信号GKはn型トランジスタ406のゲートに供給されており、可逆反応抑制電位設定信号GKでn型トランジスタ406が駆動される。したがって、電源走査パルスNDS がL,Hの何れであるかを問わず、可逆反応抑制電位設定信号GKがHのエージング期間Tagのみn型トランジスタ406がオンする。このときには、p型トランジスタ402とn型トランジスタ404がオフであり、電源供給線105DSL には、エージング電位Vcc_ag が供給される。
【0137】
出力回路400Aの3値駆動に対応する構成例は一例に過ぎず、様々な変形例を採ることができる。たとえば、原理的には、図7A(2)に示した構成にすればよいのであるが、実際には、ゲート遅延の関係からp型トランジスタ402とn型トランジスタ404とn型トランジスタ406の何れか2つもしくは3つともが同時にオンすることによる貫通電流の発生を防止するべく、各トランジスタ402,404,406がともにオンする期間が生じないように遷移タイミングを少しずらす仕組みを講じることが考えられる。
【0138】
[第2例]
図8は、本実施形態の駆動手法を適用するためのエージング処理部の第2例を説明する図である。第2例は、垂直駆動部103外でエージング電位Vcc_ag を生成し、駆動走査部105から出力される2値の電源駆動パルスDSLXとエージング電位Vcc_ag を切り替えて電源供給線105DSL に供給する態様である。この第2例は、既存の駆動走査部105に変更を加えずに、本実施形態のエージング駆動の仕組みを実現できる利点がある。
【0139】
第2例の有機EL表示装置1Bの垂直駆動部103Bは、駆動走査部105(出力回路400X)と電源供給線105DSL との間に2入力−1出力型の電圧切替回路420を備えている。電圧切替回路420とエージング駆動制御部440でエージング処理部490Bが構成される。エージング駆動制御部440は、書込走査部104、電圧切替回路420、水平駆動部106を制御する。
【0140】
電圧切替回路420は、一方の入力端に駆動走査部105の出力回路400Xから出力される2値(第1電位Vcc_Hと第2電位Vcc_L)の電源駆動パルスDSLXが供給され、他方の入力端に図示しない電圧生成部からのエージング電位Vcc_ag が供給される。電圧切替回路420の制御入力端には可逆反応抑制電位設定信号GKが供給される。
【0141】
可逆反応抑制電位設定信号GKは、第1例と同様に、エージング電位Vcc_ag を電源供給線105DSL に供給するエージング期間TagにのみアクティブHとなる論理情報である。可逆反応抑制電位設定信号GKで電圧切替回路420の選択動作が制御され、出力回路400Xから出力される電源駆動パルスDSLXがL,Hの何れであるかを問わず、可逆反応抑制電位設定信号GKがHのエージング期間Tagのみエージング電位Vcc_ag を選択して出力し、可逆反応抑制電位設定信号GKがLのときには出力回路400Xから出力される電源駆動パルスDSLXを選択して出力する。
【0142】
<電子機器>
以上説明した本実施形態の有機EL表示装置1を始めとする本実施形態の可逆反応表示むら対策を適用した表示装置は、電子機器に入力された映像信号、もしくは、電子機器内で生成した映像信号を、画像もしくは映像として表示するあらゆる分野の電子機器の表示装置に適用できる。一例として、図9〜図9Bに示す様々な電子機器、たとえば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなどの表示装置に適用できる。
【0143】
なお、表示装置は、封止された構成のモジュール形状のものをも含むものとする。たとえば、画素アレイ部102に透明なガラスなどの対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜など、さらには、遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号などを入出力するための回路部やFPC(フレキシブルプリントサーキット)などが設けられていてもよい。
【0144】
以下に、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載される電子機器の具体例について説明する。
【0145】
図9(1)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるテレビジョンセットの外観を示す斜視図である。本例のテレビジョンセットは、フロントパネル902やフィルターガラス903などから構成される映像表示画面部901を含み、映像表示画面部901として本実施形態による表示装置を用いることにより作製される。
【0146】
図9(2)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるデジタルカメラの外観を示す斜視図であり、図9(2−1)は表側から見た斜視図、図9(2−2)は裏側から見た斜視図である。本例のデジタルカメラは、フラッシュ用の発光部911、表示部912、メニュースイッチ913、シャッターボタン9114などを含み、表示部912として本実施形態による表示装置を用いることにより作製される。
【0147】
図9A(1)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるノート型パーソナルコンピュータの外観を示す斜視図である。本例のノート型パーソナルコンピュータは、本体921に、文字や図形などを入力するとき操作されるキーボード122、画像を表示する表示部923などを含み、その表示部923として本実施形態による表示装置を用いることにより作製される。
【0148】
図9A(2)は、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載されるビデオカメラの外観を示す斜視図である。本例のビデオカメラは、本体部931、前方を向いた側面に被写体撮影用のレンズ932、撮影時のスタート/ストップスイッチ933、表示部934などを含み、その表示部934として本実施形態による表示装置を用いることにより作製される。
【0149】
図9Bは、本実施形態の可逆反応表示むら対策を適用した表示装置が搭載される携帯電話機(携帯端末装置の一例)を示す外観図である。図9B(1)は開いた状態での正面図、図9B(2)は側面図、図9B(3)は閉じた状態での正面図、図9B(4)は左側面図、図9B(5)は右側面図、図9B(6)は上面図、図9B(7)は下面図である。本例の携帯電話機は、上側筐体941、下側筐体942、連結部943(ここではヒンジ部)、ディスプレイ944、サブディスプレイ945、ピクチャーライト946、カメラ947などを含んでいる。そして、ディスプレイ944やサブディスプレイ945として本実施形態による表示装置を用いることにより本例の携帯電話機が作製される。
【0150】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【0151】
また、前記の実施形態は、クレーム(請求項)に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【0152】
<画素回路の変形例>
たとえば、画素回路Pの側面からの変更が可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Pに対しては、この観点からの変形を加えることができる。この場合、図示を割愛するが、先ず、前述の実施形態に示した画回路Pがn型の駆動トランジスタ121を用いて構成しているのに対し、p型の駆動トランジスタ121を用いて画素回路Pを構成する。これに合わせて映像信号Vsig のオフセット電位Vofs に対する信号振幅ΔVinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【0153】
このような双対の理を適用して駆動トランジスタ121をp型にした変形例の有機EL表示装置においても、n型の駆動トランジスタ121にした有機EL表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができるし、可逆反応表示むら対策(エージング駆動)を適用することができる。
【0154】
なお、ここで説明した画素回路Pの変形例は、前記実施形態に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部104での走査に合わせて各水平周期内でオフセット電位Vofs と信号電位Vin(=Vofs +ΔVin)で切り替わる映像信号Vsig が映像信号線106HSに伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ121のドレイン側(電源供給側)を第1電位と第2電位とでスイッチング駆動を行なうものである限り、画素回路Pを構成するトランジスタ数は問わない。さらに、駆動トランジスタの可逆反応による電流変動とそれに伴う表示むらという課題を持つ限り、画素回路Pを構成するトランジスタ数や保持容量数は不問であり、たとえばトランジスタ数が3個以上であってもよく、それらの全てに、前述の本実施形態の可逆反応表示むら対策を適用することができる。
【0155】
また、閾値補正動作を実行するに当たり、オフセット電位Vofs と信号電位Vinを駆動トランジスタ121のゲートに供給する仕組みとしては、前記実施形態の2TR構成のように映像信号Vsig で対処することに限らず、たとえば、特開2006−215213号公報に記載のように、別のトランジスタを介して供給する仕組みを採ることもできる。それらの変形例においても、発光中の通電状態(電源オン状態)から駆動トランジスタにかかるバイアスをなくす(電源オフ状態)と一時的に元の劣化していない状態に戻ろうとする性質(可逆反応)に伴う輝度変動現象をエージング駆動で解消する(可逆反応表示むら対策を図る)という本実施形態の思想を適用することができる。
【符号の説明】
【0156】
1…有機EL表示装置、100…表示パネル部、101…支持基板、102…画素アレイ部、103…垂直駆動部、104…書込走査部、104WS…書込走査線、105…駆動走査部、105DSL …電源供給線、106…水平駆動部、106HS…映像信号線、109…制御部、120…保持容量、121…駆動トランジスタ、125…サンプリングトランジスタ、127…有機EL素子、200…駆動信号生成部、300…映像信号処理部、400…出力回路、420…電圧切替回路、440…エージング駆動制御部、490…エージング処理部、P…画素回路
【特許請求の範囲】
【請求項1】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されており、
前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部
を備えている表示装置。
【請求項2】
前記エージング処理部は、表示装置の電源投入後から前記電気光学素子を表示駆動するまでの間に、前記エージングを行なう
請求項1に記載の表示装置。
【請求項3】
前記エージング処理部は、前記駆動トランジスタを線形領域で駆動することで、前記エージングを行なう
請求項1または請求項2に記載の表示装置。
【請求項4】
前記エージング処理部は、通常表示時の最大値よりも大きい信号振幅で前記駆動トランジスタを駆動することで、前記エージングを行なう
請求項3に記載の表示装置。
【請求項5】
前記エージング処理部は、前記電気光学素子を非表示状態に維持しつつ、前記エージングを行なう
請求項1〜請求項4の何れか一項に記載の表示装置。
【請求項6】
前記エージング処理部は、前記駆動トランジスタの劣化の度合いが予め定められた指標値よりも進行しているときに、前記エージングを行なう
請求項1〜請求項5の何れか一項に記載の表示装置。
【請求項7】
前記エージング処理部は、前記駆動トランジスタの劣化の度合いに基づいて前記エージングを行なう期間を調整する
請求項1〜請求項6の何れか一項に記載の表示装置。
【請求項8】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された画素アレイ部、および、前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部を有する表示装置
を備えた電子機器。
【請求項9】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された表示装置の前記画素回路を駆動するに当たり、
前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングする
表示装置の駆動方法。
【請求項1】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されており、
前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部
を備えている表示装置。
【請求項2】
前記エージング処理部は、表示装置の電源投入後から前記電気光学素子を表示駆動するまでの間に、前記エージングを行なう
請求項1に記載の表示装置。
【請求項3】
前記エージング処理部は、前記駆動トランジスタを線形領域で駆動することで、前記エージングを行なう
請求項1または請求項2に記載の表示装置。
【請求項4】
前記エージング処理部は、通常表示時の最大値よりも大きい信号振幅で前記駆動トランジスタを駆動することで、前記エージングを行なう
請求項3に記載の表示装置。
【請求項5】
前記エージング処理部は、前記電気光学素子を非表示状態に維持しつつ、前記エージングを行なう
請求項1〜請求項4の何れか一項に記載の表示装置。
【請求項6】
前記エージング処理部は、前記駆動トランジスタの劣化の度合いが予め定められた指標値よりも進行しているときに、前記エージングを行なう
請求項1〜請求項5の何れか一項に記載の表示装置。
【請求項7】
前記エージング処理部は、前記駆動トランジスタの劣化の度合いに基づいて前記エージングを行なう期間を調整する
請求項1〜請求項6の何れか一項に記載の表示装置。
【請求項8】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された画素アレイ部、および、前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングするエージング処理部を有する表示装置
を備えた電子機器。
【請求項9】
駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置された表示装置の前記画素回路を駆動するに当たり、
前記電気光学素子を表示駆動するのに先だって、前記駆動トランジスタを予め定められたバイアス状態でエージングする
表示装置の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図4A】
【図5】
【図6】
【図7】
【図7A】
【図8】
【図9】
【図9A】
【図9B】
【図2】
【図3】
【図4】
【図4A】
【図5】
【図6】
【図7】
【図7A】
【図8】
【図9】
【図9A】
【図9B】
【公開番号】特開2011−221202(P2011−221202A)
【公開日】平成23年11月4日(2011.11.4)
【国際特許分類】
【出願番号】特願2010−89170(P2010−89170)
【出願日】平成22年4月8日(2010.4.8)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年11月4日(2011.11.4)
【国際特許分類】
【出願日】平成22年4月8日(2010.4.8)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]