表示装置および画素電流測定方法
【課題】画像表示中に、輝度ムラ補正のための画素電流測定を行う。
【解決手段】マトリクス状に配置した画素部14に対し、画素データを水平方向に順次書き込み、表示を行う。水平電源ラインPVDDを水平ライン毎に配置し、ここから対応する画素部14に電源を供給する。画素部14を一つずつ点灯して画素電流の測定を行う際、スイッチ22により、点灯する画素の属する水平ラインの水平電源ラインPVDDはPVDDbに接続し、他の水平電源ラインPVDDはPVDDaに接続する。
【解決手段】マトリクス状に配置した画素部14に対し、画素データを水平方向に順次書き込み、表示を行う。水平電源ラインPVDDを水平ライン毎に配置し、ここから対応する画素部14に電源を供給する。画素部14を一つずつ点灯して画素電流の測定を行う際、スイッチ22により、点灯する画素の属する水平ラインの水平電源ラインPVDDはPVDDbに接続し、他の水平電源ラインPVDDはPVDDaに接続する。
【発明の詳細な説明】
【技術分野】
【0001】
マトリクス状に配置した画素毎に画素データを書き込み、表示を行う表示装置に関する。
【背景技術】
【0002】
図1に基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を、図2に表示パネルの構成と入力信号を示す。
【0003】
水平方向に伸びるゲートライン(Gate)をハイレベルにして、nチャネルの選択TFT2をオンし、その状態で垂直方向に伸びるデータライン(Data)に表示輝度に応じた電圧を有するデータ信号(画素データ)を載せることで、データ信号が保持容量Cに書き込まれる。これによって、pチャネルの駆動TFT1のゲートがデータ信号に応じた電圧に設定され、データ信号に応じた駆動電流が有機EL素子3に供給され、有機EL素子3が発光する。
【0004】
画像データ、水平同期信号(HD)、画素クロック、その他駆動信号は、ソースドライバ10に供給される。画像データ信号は画素クロックに同期してソースドライバ10に送られ、1水平ライン分の画素が取り込まれたところで内部のラッチ回路に保持され、いっせいにD/A変換して対応する列のデータライン(Data)に供給される。また、水平同期信号(HD)、その他の駆動信号および垂直同期信号(VD)は、ゲートドライバ12に供給される。ゲートドライバ12は、各行に沿って水平方向に配置されたゲートライン(Gate)を順次オンして、画素データが対応する行の画素に供給されるように制御する。なお、マトリクス状に配置された画素部14には、図1の画素回路が設けられている。また、電源ラインPVDDは、画素列に沿って垂直方向に配置され、CVは、有機EL素子の陰極が全画素共通に設けられて、電源CVに接続される。
【0005】
このような構成によって、データが水平ライン単位で各画素に順次書き込まれ、書き込まれたデータに従った表示が各画素にて行われ、パネルとしての画面表示が行われる。
【0006】
ここで、有機EL素子3の発光量と電流はほぼ比例関係にある。通常、駆動TFT1のゲート−PVdd間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧(Vth)を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【0007】
図3は駆動TFT1の入力信号電圧(データラインDataの電圧)に対する有機EL素子に流れる電流CV電流(輝度に対応する)の関係を示している。そして、黒レベル電圧として、Vbを与え、白レベル電圧として、Vwを与えるように、データ信号を決定することで、有機EL素子における適切な階調制御を行うことができる。
【0008】
すなわち、画素をある電圧でドライブした時の輝度は駆動TFTの閾値電圧(Vth)によって異なり、PVdd(電源電圧)−Vth(閾値電圧)付近の入力電圧が、黒を表示する時の信号電圧に対応する。また、TFTのV−Iカーブの傾き(μ)も同様にばらつくことがあり、この場合は図4に示すように、同じ輝度を出すための入力振幅(Vp−p)も異なる。
【0009】
パネル内のTFTのVthやμがばらつくと、通常は輝度ムラとなる。この輝度ムラを補正する目的で、各画素をそれぞれいくつかの信号レベルで点灯した際に流れるパネル電流を測定し、個々のTFTのV−Iカーブを求めることが行われている。
【0010】
【特許文献1】特開2004−264793号公報
【特許文献2】特開2005−284172号公報
【特許文献3】特許第3437152号
【特許文献4】特許第3628014号
【特許文献5】特許第3887826号
【発明の開示】
【発明が解決しようとする課題】
【0011】
ここで、従来の技術では、次のような問題があった。
【0012】
1)画像表示中にリアルタイムで画素電流を測定し、その測定結果をもとに常に駆動TFTの特性や有機EL素子のばらつきを補正することが可能であれば、これらの素子の経年変化の影響を抑えることができる。しかしながら、画像表示中は常に電源から表示画像に対応する電流が流れ込んでいるので、パネルの電源電流を測定することによってある特定の画素の電流を測定することは困難である。
【0013】
2)図1は画素回路の一例であるが、実際には各電源線及び信号線には図5に示すように配線抵抗及び浮遊容量等による分布定数回路が存在している。すなわち、ソースドライバ10から選択TFT2のドレインとの間のデータラインData、ゲートドライバ12と選択TFT2のゲートとの間のゲートラインGate、電源PVDDと駆動TFT1のソースとの間の電源ライン、有機EL素子3のカソードと電源CVとの間にRC分布定数回路が存在する。
【0014】
このため、外部からPVDDまたはCV電流を測定するために電圧を与えた場合は、測定電流は徐々に増加する。したがって、電流が十分安定したところで電流の測定を行う必要があるが、これにより最速の測定時間が決定され、1つの画素電流を測定するのに比較的長い時間がかかる。有機EL素子に流れる電流Idと、電源PVDDから駆動TFTに流れる電流Ipvddの関係を図7に示す。このように電流Ipvddは、Idに比べ安定するまでの時間が長い。なお、CV電流も分布定数回路の影響を受けて電流Ipvddと同様に変化すると考えられる。
【0015】
3)測定時に点灯するのは1画素だけであるが、通常、点灯していない画素にもごくわずかのリーク電流が流れる。一般的にこのリーク電流は非常に小さいが、(パネルの画素数−1)の数の画素のリーク電流の総和となるので無視できない値となる。特に、リーク電流が時間とともに変化する場合はノイズ成分となるので、測定精度に影響を与える。
【課題を解決するための手段】
【0016】
本発明は、マトリクス状に配置した画素に対し、画素データを水平方向に順次書き込み、表示を行うアクティブマトリクス型表示装置において、水平ライン毎に配置され、対応する水平ラインの画素に電源を供給する水平電源ラインと、各水平電源ラインを2つの電源のいずれかを選択して接続するスイッチと、を備え、1つの水平ラインの画素を1つ点灯して画素電流の測定を行い、このときに、点灯する画素の属する水平ラインの水平電源ラインは他の水平電源ラインとは異なる電源に接続することを特徴とする。
【0017】
また、水平ライン毎に配置され、対応する水平ラインの画素への画素データの書き込み制御するゲート選択ラインを有し、画素電流の測定はその水平ラインのゲート選択ラインがオンの時であって、画素への画素データの書き込みの前に測定用のデータを書き込んで行うことが好適である。
【0018】
また、画素電流の測定時は測定している画素の属する水平ライン以外の水平ラインの電源電圧を変更することが好適である。
【0019】
また、画素電流の測定は、各水平ライン上のまだ測定を行っていない画素の中のランダムな位置の画素について順次行うことが好適である。
【0020】
また、本発明は、マトリクス状に配置した画素に対し画素データを書き込み、表示を行うアクティブマトリクス型表示装置の画素電流測定方法において、画素の消灯時の画素電流のA/D変換出力値を監視し、その値がある範囲に入るようにA/D変換器の入力段にオフセット電圧を与えるようフィードバック制御を行いつつ、画素消灯時と画素点灯時のA/D変換出力値の差を計算して画素電流とすることを特徴とする。
【発明の効果】
【0021】
本発明によれば、測定する画素の属する水平ライン以外のPVDDラインは切り離されているので、他のラインの消灯時のリーク電流を含めた画素電流を除外することができ、また、PVDDラインの寄生容量(図5に示した分布定数3の容量成分)が減少し、電源へ流れる画素電流の立ち上がり時間が速くなる。また、この方法によれば、通常の画像表示を行いながら画素電流の測定を行うことが可能である。従って、画像表示中において画素電流を測定し、輝度ムラの補正を行うことができる。さらに、消灯時と点灯時の比較から正確な画素電流測定が行える。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施形態について、図面に基づいて説明する。
【0023】
図6に示すように、本実施形態においても、ソースドライバ10、ゲートドライバ12およびマトリクス状に配置された画素部14を有している。また、各列にゲートラインGateがゲートドライバ12から伸びている。なお、この例では選択TFT2としてPチャンネルのトランジスタが用いられており、GateがLレベルの時にオンとなる。
【0024】
そして、本実施形態では、PVDDライン制御回路20を有している。このPVDDライン制御回路20には、水平同期信号(HD)、垂直同期信号(VD)、その他駆動信号が供給されている。また、各画素行に沿って、水平PVDDラインが設けられており、各水平PVDDラインは、それぞれスイッチ22によって、垂直PVDDaラインまたは垂直PVDDbラインに切り換え接続される。垂直PVDDaラインまたは垂直PVDDbラインは、それぞれ別の電源PVDDa、PVDDbに接続されている。図6においては、水平PVDDラインとしてPVDDm−1、PVDDm、PVDDm+1の3本、スイッチ22m−1、22m、22m+1の3つが示してある。
【0025】
図6において、通常は水平PVDDmのラインに電源PVDDaから電源が供給されるよう、スイッチ22mがa側に倒れている。図示はしていないが、データ書き込み時にゲート選択線Gateによって選択されたラインには、対応するスイッチ22がb側に倒れ電源PVDDbから電源が供給されるようにスイッチ22が制御される。
【0026】
図8は、M本の水平ラインを持つパネルについての、スイッチ22を制御するタイミングである。垂直PVDDbラインには電流測定回路が接続されていて、測定用画素データを書き込んだタイミングでPVDDbラインに流れる電流を測定する。画素電流の測定は水平期間中の、表示用画素データの書き込み前の期間を利用する。
【0027】
図に示すように、垂直同期信号VDの立ち上がりと次の立ち上がりの間が1画面の表示が行われる1フレームに対応する。そして、この1フレームの期間内において、各ゲートラインGateが順番に1つずつ活性化(Lレベル)される。このオンの期間が1水平期間に該当する。そして、1つゲートラインGateがLレベルになったときに、その行の水平PVDDラインに接続されたスイッチ22をb側に倒すコントロール信号CtlがHレベルにされ、スイッチ22がb側に接続されて、水平電源ラインPVDDに電源PVDDbが供給される。このとき、他のスイッチ22は全てLレベルのままであり、他のデータ書き込みが行われない行の水平PVDDラインには、すべて電源PVDDaが供給される。
【0028】
図6のパネルにおける、ゲート選択線によって選択された水平ライン(ラインm)の表示画素データと電流測定画素データの書き込みタイミングの例を図9に示す。このように、m番目のゲートラインGatemは、対応行の画素にデータを書き込む時にLレベルとなり、当該行の選択TFT2をオンする。この状態において、各列のデータラインDataに対応する画素の画素データを載せることで、各画素データが対応する画素に書き込まれる。ここで、本実施形態では、1水平期間の中で各列のデータラインDataに画素データを載せる前に、測定したい画素のあるデータラインについてのみ所定期間だけ白データを供給する。この場合は、画像データ書き込み期間の前の画素電流測定期間における約半分の期間だけ白データを供給し、その後黒データに戻しておく。これによって、1つの画素について白データを供給した際の垂直PVDDbラインに流れる電流および全て黒データを供給したときの垂直PVDDbラインに流れる電流の両方を測定することができる。白データを与えて画素電流を測定している期間はその画素が一瞬点灯するが、点灯期間が非常に短いので視覚的には無視できる。なお、電流測定用に供給するデータは白に相当するデータに限らず、任意のデータを与え、その時に流れる電流を測定することが可能である。
【0029】
各画素の位置を図10のように表す時、まずpix(1,1)からpix(1,M)までの画素電流を順に測定し、終了後2列目の画素の測定へと進んでゆく。1列目が終了したら2列目に移り同様に測定を行う。これをM列まで繰り返して全画素の電流測定が終了する。この方法によれば、1フレームに1列分の画素の画素電流を計測できるため、水平画素数Nのパネルにおいて全画素の測定に要する時間Tは、
T=N×Tf (Tfはフレーム周期)
となる。例えば、水平画素数N=960、フレーム周期Tf=16msecのパネルであれば、15.36secとなる。
【0030】
周囲の温度や明るさが変化すると、TFTや有機EL素子の特性が変化することがある。画素数の多いパネルでは測定に数分かかることも考えられ、この間に環境条件が変化し、測定結果に影響を与える場合がある。上記のようにパネルの左端の垂直ラインから右端の垂直ラインへ測定を進めてムラの補正を行うと、これらの影響による補正誤差がパターン状になり目につきやすい。そこで、水平ライン毎にランダムな位置の画素を測定することにより、このようなムラが感知しにくくなる。すなわち、図15に示すように、1水平期間毎に測定する画素の水平方向位置が水平ライン毎にランダムになっており、また、フレーム毎に未測定の画素の中のランダムな位置の画素が測定される。そこで、補正誤差が全体に分散し、目につきにくくなる。なお、この方法は、表示装置を使用していない時に各画素の電流を測定し、ムラ補正データを更新する場合にも適用可能である。
【0031】
この例の回路構成では、全画素の有機EL素子のカソードが共通になっているが、カソード電極には抵抗成分があり、表示中の画素の総電流が変化するとカソード電位が若干変動する。これにより、測定中の画素のPVDDと有機EL素子のカソードの間の電位が変化し画素電流の変化となって現れる場合がある。従って、画素電流測定期間には他の水平ラインの画素を全て消灯することが好適である。消灯した後は前回書き込まれたデータ電圧に従ってもう一度点灯する必要があるので、保持容量に充電されている電圧値が変化しないよう、PVDD電源を操作することが好適である。尚、パネルの平均輝度は消灯しない場合に比べて、表示期間/(表示期間+消灯期間)となるので、同じ平均輝度を保つには表示輝度をこの逆数倍((表示期間+消灯期間)/表示期間)に上げておく必要がある。
【0032】
図11は書き込み画素の属する水平PVDDラインのスイッチの開閉をゲート選択信号によりコントロールしている例である。すなわち、スイッチ22をnチャネルTFTと、pチャネルTFTで構成し、ゲートラインGateがLレベルの場合にオンするpチャネルTFTにより水平PVDDラインを垂直PVDDaに接続し、ゲートラインGateがHレベルの場合に、オンするnチャネルTFTにより水平PVDDラインを垂直PVDDbラインに接続している。
【0033】
また、この例では、前述の理由により画素電流測定期間には、他の水平ラインのPVDD電源をCV電源に接続している。すなわち、スイッチ24によって、画素電流測定期間には、垂直PVDDaラインを電源CVに接続する。従って、画素書き込みが行われていない水平PVDDラインは全て、その電源が下がり消灯され、その後通常表示に戻る。
【0034】
この場合、画像データ書き込みが行われないラインの画素電流の総和が測定対象画素の電流測定に影響を与えない程度に少なければ良く、その条件を満たせば、垂直PVDDaラインの接続先はCV電圧より高い電圧でもよい。図12に駆動のタイミングチャートを示す。このように、画素電流測定期間に対応して、CV選択期間を設け、このCV選択期間において、スイッチ24によって、白データを書き込んで画素電流を検出する水平ラインの水平PVDDライン以外の水平PVDDラインについて電源CVに接続する。
【0035】
図13に画素電流測定時の回路構成の一例を示す。信号発生回路40は、CPU46の指令にしたがって前述の駆動を行うための画像データと制御信号(画素クロック、水平同期信号、垂直同期信号、その他の駆動信号)を発生する。上述の場合と同様にソースドライバ10には、画像データ、画素クロック、水平同期信号、垂直同期信号、その他駆動信号が供給され、ゲートドライバ12には、水平同期信号、垂直同期信号、その他の駆動信号が供給される。また、PVDDライン制御回路20には、水平同期信号、垂直同期信号、その他の駆動信号が供給される。
【0036】
また、表示パネルのCV端子はCV電源に接続され、PVDDa端子はPVDDa電源に接続される。
【0037】
そして、パネルのPVDDb端子はOPアンプ41の−入力に接続されており、+入力端にはPVDDb電圧が供給されている。また、PVDDb端子からは、画素電流Ipvddbが供給され、−入力端子と出力端子の間には帰還抵抗R1配置されている。従って、OPアンプ41の出力端子には、(PVDDb電圧+Ipvddb×R1)の電圧が出力される。
【0038】
OPアンプ41の出力は、抵抗R2を介しOPアンプ42の−入力端に入力され、このOPアンプ42の出力端と−入力端の間には、帰還抵抗R3が配置され、+入力端には後述する所定のフィードバック電圧値が供給されている。従って、OPアンプ42のゲインは、抵抗R2,R3により決定される。なお、抵抗R2,R3の抵抗値は、後段のA/Dコンバータ44への入力が最適な振幅となるように設定する。
【0039】
A/Dコンバータ44の出力はCPU46に供給される。ここで、A/Dコンバータ44におけるA/D変換は、図9に示す画素電流測定期間に行われ、画素電流を流した時(点灯期間)と停止した時(消灯期間)の電流値の差をCPU46で計算し、その結果を当該画素の画素電流とする。これにより、これらのサンプリング間隔に比べて周期の長いノイズ成分を除去することができる。またこの場合、図14に示すように十分落ち着いたタイミングでA/D変換すると良い。
【0040】
また、1画素の電流はμAオーダーまたはそれ以下なので、A/Dコンバータ44までのトータルのゲインは非常に大きく、OPアンプ42の出力のDCレベルは非常に不安定となる。従って、消灯時のA/D出力値をもとに、OPアンプ42にバイアス電圧をフィードバックすることにより、点灯時の電圧と消灯時の電圧がA/Dコンバータ44の入力の範囲内に入るように制御している。
【0041】
この例では、A/Dコンバータ44の出力は10ビットであり、これが比較器48に入力される。比較器48は、A/Dコンバータ44の消灯時の出力値を10と比較し、10より小の時、SW1を閉じる。これによって、オフセット用電源が抵抗R4を介し、他端がグランドに接続されたコンデンサC1の一端に供給され、ここに充電される。このコンデンサC1の充電電圧は、OPアンプ43の+入力端に供給されている。このOPアンプ43は、出力端と−入力端が短絡されており、コンデンサC1の充電電圧を安定化して出力する。OPアンプ43の出力は、分圧抵抗R5,R6を介しグランドに接続されており、抵抗R5,R6の接続点がOPアンプ42の+入力端に供給されている。
【0042】
従って、SW1がオンして、コンデンサC1に充電電流が供給され、この電圧が高くなると、OPアンプ42の+入力端へ供給されるバイアス電圧が上昇する。
【0043】
また、消灯時の出力値が20より大の時、比較器48は、SW2を閉じる。これによって、コンデンサC1の一端が抵抗R4を介しグランドに接続され、コンデンサC1の充電電圧が減少する。従って、OPアンプ42のバイアス電圧が低下する。また、消灯時の出力値が10と20の間にあるときはSW1,SW2ともに開いているので、コンデンサC1の電圧はそのまま保たれ、OPアンプ42のバイアス電圧は維持される。なお、スイッチのオンオフによるノイズの影響を避けるため、SW1,SW2のオンオフは、水平ブランキング期間中、垂直ブランキング期間中等に、間欠的に行い、ブランキング期間中以外はSW1,SW2ともにオフすることが好適である。また、応答速度はSW1,SW2のオンしている期間とC1×R4の時定数により決定されるが、必要範囲内でできるだけ遅くした方が測定精度への影響が少なくなる。
【0044】
このようにして、図13の構成によれば、消灯時における画素電流についてのA/Dコンバータ44の出力が所定の範囲内(この例では10〜20)に収まるようにフィードバック制御をするため、消灯時における画素電流が変化しても、その状態において、点灯時との比較を比較的正しく行うことができる。
【0045】
なお、CPU46には、メモリ50が接続されており、このメモリ50に、各画素部14の画素電流を記憶しておき、このデータに基づいてCPU46が各画素についての新たな補正データを算出し、信号発生回路内にある補正用メモリのデータを更新してゆく。表示用画像データにはこの補正データを用いて図16に示すように補正がかけられる。
【0046】
すなわち、本実施形態においては、信号発生回路40を有している。CPU46からの制御信号は駆動タイミング発生部52に供給される。駆動タイミング発生部52は、画素クロック、水平同期信号、垂直同期信号、その他駆動信号、A/Dタイミング信号を発生し出力する。従って、この駆動タイミング発生部52からの出力がソースドライバ10や、ゲートドライ12などに供給される。なお、画素クロック、水平同期信号、垂直同期信号などは、画像入力信号に同期した信号である。
【0047】
また、CPU46が算出した各画素についての新たな補正データは補正用メモリ54に書き込まれ、ここのデータが更新される。また、信号発生回路40には、画素電流測定用信号発生部56が設けられており、この画素電流測定用信号発生部56が画素電流測定の際にその画素に供給する画像データを発生する。
【0048】
画像入力信号はガンマLUT58においてガンマ補正がなされ、その後ムラ補正演算部60に供給される。このムラ補正演算部60では、各画素の画素信号について、補正データメモリ54から供給される補正データに従ったムラ補正を行う。そして、ムラ補正後のデータがスイッチ62を介し、ソースドライバ10に画像データとして供給される。なお、スイッチ62は、駆動タイミング発生部52からの信号によって、画素電流測定時においては、画素電流測定用信号発生部からの信号を選択する。従って、画素電流測定用信号発生部からの画素データに基づき、上述した画素電流測定が行える。
【0049】
このようにして、常に補正された画像データによる表示が行われ、表示ムラの発生を効果的に軽減することができる。なお、画素電流の測定と補正データメモリ内のデータの更新は常時行ってもよいし、定期的に行っても良い。
【図面の簡単な説明】
【0050】
【図1】画素回路の構成例を示す図である。
【図2】表示パネルの構成例を示す図である。
【図3】データ電圧と、画素電流の関係を示す図である。
【図4】特性の異なる2つの駆動TFTへの印加電圧と電流の関係を示す図である。
【図5】RC分布定数回路の存在位置を示す図である。
【図6】水平電源ラインの電源切り換えのための構成を示す図である。
【図7】駆動TFTに流れる電流と、電源に流れる画素電流の関係を示す図である。
【図8】ゲートラインおよびスイッチをコントロールするコントロールラインのタイミングチャートである。
【図9】画素電流測定のタイミングを示す図である。
【図10】表示領域中の画素位置について説明する図である。
【図11】水平電源ラインの電源切り換えのための構成を示す図である。
【図12】CV選択期間(画素電流測定期間)を示す図である。
【図13】画素電流測定のための回路を示す図である。
【図14】A/D変換のタイミングを示す図である。
【図15】画素電流を測定する画素をランダムに選択する状態を示す図である。
【図16】信号発生回路の構成例を示す図である。
【符号の説明】
【0051】
10 ソースドライバ、12 ゲートドライバ、14 画素部、20 PVDDライン制御回路、22,24 スイッチ、40 信号発生回路、41,42,43 OPアンプ、44 A/Dコンバータ、48 比較器。
【技術分野】
【0001】
マトリクス状に配置した画素毎に画素データを書き込み、表示を行う表示装置に関する。
【背景技術】
【0002】
図1に基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を、図2に表示パネルの構成と入力信号を示す。
【0003】
水平方向に伸びるゲートライン(Gate)をハイレベルにして、nチャネルの選択TFT2をオンし、その状態で垂直方向に伸びるデータライン(Data)に表示輝度に応じた電圧を有するデータ信号(画素データ)を載せることで、データ信号が保持容量Cに書き込まれる。これによって、pチャネルの駆動TFT1のゲートがデータ信号に応じた電圧に設定され、データ信号に応じた駆動電流が有機EL素子3に供給され、有機EL素子3が発光する。
【0004】
画像データ、水平同期信号(HD)、画素クロック、その他駆動信号は、ソースドライバ10に供給される。画像データ信号は画素クロックに同期してソースドライバ10に送られ、1水平ライン分の画素が取り込まれたところで内部のラッチ回路に保持され、いっせいにD/A変換して対応する列のデータライン(Data)に供給される。また、水平同期信号(HD)、その他の駆動信号および垂直同期信号(VD)は、ゲートドライバ12に供給される。ゲートドライバ12は、各行に沿って水平方向に配置されたゲートライン(Gate)を順次オンして、画素データが対応する行の画素に供給されるように制御する。なお、マトリクス状に配置された画素部14には、図1の画素回路が設けられている。また、電源ラインPVDDは、画素列に沿って垂直方向に配置され、CVは、有機EL素子の陰極が全画素共通に設けられて、電源CVに接続される。
【0005】
このような構成によって、データが水平ライン単位で各画素に順次書き込まれ、書き込まれたデータに従った表示が各画素にて行われ、パネルとしての画面表示が行われる。
【0006】
ここで、有機EL素子3の発光量と電流はほぼ比例関係にある。通常、駆動TFT1のゲート−PVdd間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧(Vth)を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【0007】
図3は駆動TFT1の入力信号電圧(データラインDataの電圧)に対する有機EL素子に流れる電流CV電流(輝度に対応する)の関係を示している。そして、黒レベル電圧として、Vbを与え、白レベル電圧として、Vwを与えるように、データ信号を決定することで、有機EL素子における適切な階調制御を行うことができる。
【0008】
すなわち、画素をある電圧でドライブした時の輝度は駆動TFTの閾値電圧(Vth)によって異なり、PVdd(電源電圧)−Vth(閾値電圧)付近の入力電圧が、黒を表示する時の信号電圧に対応する。また、TFTのV−Iカーブの傾き(μ)も同様にばらつくことがあり、この場合は図4に示すように、同じ輝度を出すための入力振幅(Vp−p)も異なる。
【0009】
パネル内のTFTのVthやμがばらつくと、通常は輝度ムラとなる。この輝度ムラを補正する目的で、各画素をそれぞれいくつかの信号レベルで点灯した際に流れるパネル電流を測定し、個々のTFTのV−Iカーブを求めることが行われている。
【0010】
【特許文献1】特開2004−264793号公報
【特許文献2】特開2005−284172号公報
【特許文献3】特許第3437152号
【特許文献4】特許第3628014号
【特許文献5】特許第3887826号
【発明の開示】
【発明が解決しようとする課題】
【0011】
ここで、従来の技術では、次のような問題があった。
【0012】
1)画像表示中にリアルタイムで画素電流を測定し、その測定結果をもとに常に駆動TFTの特性や有機EL素子のばらつきを補正することが可能であれば、これらの素子の経年変化の影響を抑えることができる。しかしながら、画像表示中は常に電源から表示画像に対応する電流が流れ込んでいるので、パネルの電源電流を測定することによってある特定の画素の電流を測定することは困難である。
【0013】
2)図1は画素回路の一例であるが、実際には各電源線及び信号線には図5に示すように配線抵抗及び浮遊容量等による分布定数回路が存在している。すなわち、ソースドライバ10から選択TFT2のドレインとの間のデータラインData、ゲートドライバ12と選択TFT2のゲートとの間のゲートラインGate、電源PVDDと駆動TFT1のソースとの間の電源ライン、有機EL素子3のカソードと電源CVとの間にRC分布定数回路が存在する。
【0014】
このため、外部からPVDDまたはCV電流を測定するために電圧を与えた場合は、測定電流は徐々に増加する。したがって、電流が十分安定したところで電流の測定を行う必要があるが、これにより最速の測定時間が決定され、1つの画素電流を測定するのに比較的長い時間がかかる。有機EL素子に流れる電流Idと、電源PVDDから駆動TFTに流れる電流Ipvddの関係を図7に示す。このように電流Ipvddは、Idに比べ安定するまでの時間が長い。なお、CV電流も分布定数回路の影響を受けて電流Ipvddと同様に変化すると考えられる。
【0015】
3)測定時に点灯するのは1画素だけであるが、通常、点灯していない画素にもごくわずかのリーク電流が流れる。一般的にこのリーク電流は非常に小さいが、(パネルの画素数−1)の数の画素のリーク電流の総和となるので無視できない値となる。特に、リーク電流が時間とともに変化する場合はノイズ成分となるので、測定精度に影響を与える。
【課題を解決するための手段】
【0016】
本発明は、マトリクス状に配置した画素に対し、画素データを水平方向に順次書き込み、表示を行うアクティブマトリクス型表示装置において、水平ライン毎に配置され、対応する水平ラインの画素に電源を供給する水平電源ラインと、各水平電源ラインを2つの電源のいずれかを選択して接続するスイッチと、を備え、1つの水平ラインの画素を1つ点灯して画素電流の測定を行い、このときに、点灯する画素の属する水平ラインの水平電源ラインは他の水平電源ラインとは異なる電源に接続することを特徴とする。
【0017】
また、水平ライン毎に配置され、対応する水平ラインの画素への画素データの書き込み制御するゲート選択ラインを有し、画素電流の測定はその水平ラインのゲート選択ラインがオンの時であって、画素への画素データの書き込みの前に測定用のデータを書き込んで行うことが好適である。
【0018】
また、画素電流の測定時は測定している画素の属する水平ライン以外の水平ラインの電源電圧を変更することが好適である。
【0019】
また、画素電流の測定は、各水平ライン上のまだ測定を行っていない画素の中のランダムな位置の画素について順次行うことが好適である。
【0020】
また、本発明は、マトリクス状に配置した画素に対し画素データを書き込み、表示を行うアクティブマトリクス型表示装置の画素電流測定方法において、画素の消灯時の画素電流のA/D変換出力値を監視し、その値がある範囲に入るようにA/D変換器の入力段にオフセット電圧を与えるようフィードバック制御を行いつつ、画素消灯時と画素点灯時のA/D変換出力値の差を計算して画素電流とすることを特徴とする。
【発明の効果】
【0021】
本発明によれば、測定する画素の属する水平ライン以外のPVDDラインは切り離されているので、他のラインの消灯時のリーク電流を含めた画素電流を除外することができ、また、PVDDラインの寄生容量(図5に示した分布定数3の容量成分)が減少し、電源へ流れる画素電流の立ち上がり時間が速くなる。また、この方法によれば、通常の画像表示を行いながら画素電流の測定を行うことが可能である。従って、画像表示中において画素電流を測定し、輝度ムラの補正を行うことができる。さらに、消灯時と点灯時の比較から正確な画素電流測定が行える。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施形態について、図面に基づいて説明する。
【0023】
図6に示すように、本実施形態においても、ソースドライバ10、ゲートドライバ12およびマトリクス状に配置された画素部14を有している。また、各列にゲートラインGateがゲートドライバ12から伸びている。なお、この例では選択TFT2としてPチャンネルのトランジスタが用いられており、GateがLレベルの時にオンとなる。
【0024】
そして、本実施形態では、PVDDライン制御回路20を有している。このPVDDライン制御回路20には、水平同期信号(HD)、垂直同期信号(VD)、その他駆動信号が供給されている。また、各画素行に沿って、水平PVDDラインが設けられており、各水平PVDDラインは、それぞれスイッチ22によって、垂直PVDDaラインまたは垂直PVDDbラインに切り換え接続される。垂直PVDDaラインまたは垂直PVDDbラインは、それぞれ別の電源PVDDa、PVDDbに接続されている。図6においては、水平PVDDラインとしてPVDDm−1、PVDDm、PVDDm+1の3本、スイッチ22m−1、22m、22m+1の3つが示してある。
【0025】
図6において、通常は水平PVDDmのラインに電源PVDDaから電源が供給されるよう、スイッチ22mがa側に倒れている。図示はしていないが、データ書き込み時にゲート選択線Gateによって選択されたラインには、対応するスイッチ22がb側に倒れ電源PVDDbから電源が供給されるようにスイッチ22が制御される。
【0026】
図8は、M本の水平ラインを持つパネルについての、スイッチ22を制御するタイミングである。垂直PVDDbラインには電流測定回路が接続されていて、測定用画素データを書き込んだタイミングでPVDDbラインに流れる電流を測定する。画素電流の測定は水平期間中の、表示用画素データの書き込み前の期間を利用する。
【0027】
図に示すように、垂直同期信号VDの立ち上がりと次の立ち上がりの間が1画面の表示が行われる1フレームに対応する。そして、この1フレームの期間内において、各ゲートラインGateが順番に1つずつ活性化(Lレベル)される。このオンの期間が1水平期間に該当する。そして、1つゲートラインGateがLレベルになったときに、その行の水平PVDDラインに接続されたスイッチ22をb側に倒すコントロール信号CtlがHレベルにされ、スイッチ22がb側に接続されて、水平電源ラインPVDDに電源PVDDbが供給される。このとき、他のスイッチ22は全てLレベルのままであり、他のデータ書き込みが行われない行の水平PVDDラインには、すべて電源PVDDaが供給される。
【0028】
図6のパネルにおける、ゲート選択線によって選択された水平ライン(ラインm)の表示画素データと電流測定画素データの書き込みタイミングの例を図9に示す。このように、m番目のゲートラインGatemは、対応行の画素にデータを書き込む時にLレベルとなり、当該行の選択TFT2をオンする。この状態において、各列のデータラインDataに対応する画素の画素データを載せることで、各画素データが対応する画素に書き込まれる。ここで、本実施形態では、1水平期間の中で各列のデータラインDataに画素データを載せる前に、測定したい画素のあるデータラインについてのみ所定期間だけ白データを供給する。この場合は、画像データ書き込み期間の前の画素電流測定期間における約半分の期間だけ白データを供給し、その後黒データに戻しておく。これによって、1つの画素について白データを供給した際の垂直PVDDbラインに流れる電流および全て黒データを供給したときの垂直PVDDbラインに流れる電流の両方を測定することができる。白データを与えて画素電流を測定している期間はその画素が一瞬点灯するが、点灯期間が非常に短いので視覚的には無視できる。なお、電流測定用に供給するデータは白に相当するデータに限らず、任意のデータを与え、その時に流れる電流を測定することが可能である。
【0029】
各画素の位置を図10のように表す時、まずpix(1,1)からpix(1,M)までの画素電流を順に測定し、終了後2列目の画素の測定へと進んでゆく。1列目が終了したら2列目に移り同様に測定を行う。これをM列まで繰り返して全画素の電流測定が終了する。この方法によれば、1フレームに1列分の画素の画素電流を計測できるため、水平画素数Nのパネルにおいて全画素の測定に要する時間Tは、
T=N×Tf (Tfはフレーム周期)
となる。例えば、水平画素数N=960、フレーム周期Tf=16msecのパネルであれば、15.36secとなる。
【0030】
周囲の温度や明るさが変化すると、TFTや有機EL素子の特性が変化することがある。画素数の多いパネルでは測定に数分かかることも考えられ、この間に環境条件が変化し、測定結果に影響を与える場合がある。上記のようにパネルの左端の垂直ラインから右端の垂直ラインへ測定を進めてムラの補正を行うと、これらの影響による補正誤差がパターン状になり目につきやすい。そこで、水平ライン毎にランダムな位置の画素を測定することにより、このようなムラが感知しにくくなる。すなわち、図15に示すように、1水平期間毎に測定する画素の水平方向位置が水平ライン毎にランダムになっており、また、フレーム毎に未測定の画素の中のランダムな位置の画素が測定される。そこで、補正誤差が全体に分散し、目につきにくくなる。なお、この方法は、表示装置を使用していない時に各画素の電流を測定し、ムラ補正データを更新する場合にも適用可能である。
【0031】
この例の回路構成では、全画素の有機EL素子のカソードが共通になっているが、カソード電極には抵抗成分があり、表示中の画素の総電流が変化するとカソード電位が若干変動する。これにより、測定中の画素のPVDDと有機EL素子のカソードの間の電位が変化し画素電流の変化となって現れる場合がある。従って、画素電流測定期間には他の水平ラインの画素を全て消灯することが好適である。消灯した後は前回書き込まれたデータ電圧に従ってもう一度点灯する必要があるので、保持容量に充電されている電圧値が変化しないよう、PVDD電源を操作することが好適である。尚、パネルの平均輝度は消灯しない場合に比べて、表示期間/(表示期間+消灯期間)となるので、同じ平均輝度を保つには表示輝度をこの逆数倍((表示期間+消灯期間)/表示期間)に上げておく必要がある。
【0032】
図11は書き込み画素の属する水平PVDDラインのスイッチの開閉をゲート選択信号によりコントロールしている例である。すなわち、スイッチ22をnチャネルTFTと、pチャネルTFTで構成し、ゲートラインGateがLレベルの場合にオンするpチャネルTFTにより水平PVDDラインを垂直PVDDaに接続し、ゲートラインGateがHレベルの場合に、オンするnチャネルTFTにより水平PVDDラインを垂直PVDDbラインに接続している。
【0033】
また、この例では、前述の理由により画素電流測定期間には、他の水平ラインのPVDD電源をCV電源に接続している。すなわち、スイッチ24によって、画素電流測定期間には、垂直PVDDaラインを電源CVに接続する。従って、画素書き込みが行われていない水平PVDDラインは全て、その電源が下がり消灯され、その後通常表示に戻る。
【0034】
この場合、画像データ書き込みが行われないラインの画素電流の総和が測定対象画素の電流測定に影響を与えない程度に少なければ良く、その条件を満たせば、垂直PVDDaラインの接続先はCV電圧より高い電圧でもよい。図12に駆動のタイミングチャートを示す。このように、画素電流測定期間に対応して、CV選択期間を設け、このCV選択期間において、スイッチ24によって、白データを書き込んで画素電流を検出する水平ラインの水平PVDDライン以外の水平PVDDラインについて電源CVに接続する。
【0035】
図13に画素電流測定時の回路構成の一例を示す。信号発生回路40は、CPU46の指令にしたがって前述の駆動を行うための画像データと制御信号(画素クロック、水平同期信号、垂直同期信号、その他の駆動信号)を発生する。上述の場合と同様にソースドライバ10には、画像データ、画素クロック、水平同期信号、垂直同期信号、その他駆動信号が供給され、ゲートドライバ12には、水平同期信号、垂直同期信号、その他の駆動信号が供給される。また、PVDDライン制御回路20には、水平同期信号、垂直同期信号、その他の駆動信号が供給される。
【0036】
また、表示パネルのCV端子はCV電源に接続され、PVDDa端子はPVDDa電源に接続される。
【0037】
そして、パネルのPVDDb端子はOPアンプ41の−入力に接続されており、+入力端にはPVDDb電圧が供給されている。また、PVDDb端子からは、画素電流Ipvddbが供給され、−入力端子と出力端子の間には帰還抵抗R1配置されている。従って、OPアンプ41の出力端子には、(PVDDb電圧+Ipvddb×R1)の電圧が出力される。
【0038】
OPアンプ41の出力は、抵抗R2を介しOPアンプ42の−入力端に入力され、このOPアンプ42の出力端と−入力端の間には、帰還抵抗R3が配置され、+入力端には後述する所定のフィードバック電圧値が供給されている。従って、OPアンプ42のゲインは、抵抗R2,R3により決定される。なお、抵抗R2,R3の抵抗値は、後段のA/Dコンバータ44への入力が最適な振幅となるように設定する。
【0039】
A/Dコンバータ44の出力はCPU46に供給される。ここで、A/Dコンバータ44におけるA/D変換は、図9に示す画素電流測定期間に行われ、画素電流を流した時(点灯期間)と停止した時(消灯期間)の電流値の差をCPU46で計算し、その結果を当該画素の画素電流とする。これにより、これらのサンプリング間隔に比べて周期の長いノイズ成分を除去することができる。またこの場合、図14に示すように十分落ち着いたタイミングでA/D変換すると良い。
【0040】
また、1画素の電流はμAオーダーまたはそれ以下なので、A/Dコンバータ44までのトータルのゲインは非常に大きく、OPアンプ42の出力のDCレベルは非常に不安定となる。従って、消灯時のA/D出力値をもとに、OPアンプ42にバイアス電圧をフィードバックすることにより、点灯時の電圧と消灯時の電圧がA/Dコンバータ44の入力の範囲内に入るように制御している。
【0041】
この例では、A/Dコンバータ44の出力は10ビットであり、これが比較器48に入力される。比較器48は、A/Dコンバータ44の消灯時の出力値を10と比較し、10より小の時、SW1を閉じる。これによって、オフセット用電源が抵抗R4を介し、他端がグランドに接続されたコンデンサC1の一端に供給され、ここに充電される。このコンデンサC1の充電電圧は、OPアンプ43の+入力端に供給されている。このOPアンプ43は、出力端と−入力端が短絡されており、コンデンサC1の充電電圧を安定化して出力する。OPアンプ43の出力は、分圧抵抗R5,R6を介しグランドに接続されており、抵抗R5,R6の接続点がOPアンプ42の+入力端に供給されている。
【0042】
従って、SW1がオンして、コンデンサC1に充電電流が供給され、この電圧が高くなると、OPアンプ42の+入力端へ供給されるバイアス電圧が上昇する。
【0043】
また、消灯時の出力値が20より大の時、比較器48は、SW2を閉じる。これによって、コンデンサC1の一端が抵抗R4を介しグランドに接続され、コンデンサC1の充電電圧が減少する。従って、OPアンプ42のバイアス電圧が低下する。また、消灯時の出力値が10と20の間にあるときはSW1,SW2ともに開いているので、コンデンサC1の電圧はそのまま保たれ、OPアンプ42のバイアス電圧は維持される。なお、スイッチのオンオフによるノイズの影響を避けるため、SW1,SW2のオンオフは、水平ブランキング期間中、垂直ブランキング期間中等に、間欠的に行い、ブランキング期間中以外はSW1,SW2ともにオフすることが好適である。また、応答速度はSW1,SW2のオンしている期間とC1×R4の時定数により決定されるが、必要範囲内でできるだけ遅くした方が測定精度への影響が少なくなる。
【0044】
このようにして、図13の構成によれば、消灯時における画素電流についてのA/Dコンバータ44の出力が所定の範囲内(この例では10〜20)に収まるようにフィードバック制御をするため、消灯時における画素電流が変化しても、その状態において、点灯時との比較を比較的正しく行うことができる。
【0045】
なお、CPU46には、メモリ50が接続されており、このメモリ50に、各画素部14の画素電流を記憶しておき、このデータに基づいてCPU46が各画素についての新たな補正データを算出し、信号発生回路内にある補正用メモリのデータを更新してゆく。表示用画像データにはこの補正データを用いて図16に示すように補正がかけられる。
【0046】
すなわち、本実施形態においては、信号発生回路40を有している。CPU46からの制御信号は駆動タイミング発生部52に供給される。駆動タイミング発生部52は、画素クロック、水平同期信号、垂直同期信号、その他駆動信号、A/Dタイミング信号を発生し出力する。従って、この駆動タイミング発生部52からの出力がソースドライバ10や、ゲートドライ12などに供給される。なお、画素クロック、水平同期信号、垂直同期信号などは、画像入力信号に同期した信号である。
【0047】
また、CPU46が算出した各画素についての新たな補正データは補正用メモリ54に書き込まれ、ここのデータが更新される。また、信号発生回路40には、画素電流測定用信号発生部56が設けられており、この画素電流測定用信号発生部56が画素電流測定の際にその画素に供給する画像データを発生する。
【0048】
画像入力信号はガンマLUT58においてガンマ補正がなされ、その後ムラ補正演算部60に供給される。このムラ補正演算部60では、各画素の画素信号について、補正データメモリ54から供給される補正データに従ったムラ補正を行う。そして、ムラ補正後のデータがスイッチ62を介し、ソースドライバ10に画像データとして供給される。なお、スイッチ62は、駆動タイミング発生部52からの信号によって、画素電流測定時においては、画素電流測定用信号発生部からの信号を選択する。従って、画素電流測定用信号発生部からの画素データに基づき、上述した画素電流測定が行える。
【0049】
このようにして、常に補正された画像データによる表示が行われ、表示ムラの発生を効果的に軽減することができる。なお、画素電流の測定と補正データメモリ内のデータの更新は常時行ってもよいし、定期的に行っても良い。
【図面の簡単な説明】
【0050】
【図1】画素回路の構成例を示す図である。
【図2】表示パネルの構成例を示す図である。
【図3】データ電圧と、画素電流の関係を示す図である。
【図4】特性の異なる2つの駆動TFTへの印加電圧と電流の関係を示す図である。
【図5】RC分布定数回路の存在位置を示す図である。
【図6】水平電源ラインの電源切り換えのための構成を示す図である。
【図7】駆動TFTに流れる電流と、電源に流れる画素電流の関係を示す図である。
【図8】ゲートラインおよびスイッチをコントロールするコントロールラインのタイミングチャートである。
【図9】画素電流測定のタイミングを示す図である。
【図10】表示領域中の画素位置について説明する図である。
【図11】水平電源ラインの電源切り換えのための構成を示す図である。
【図12】CV選択期間(画素電流測定期間)を示す図である。
【図13】画素電流測定のための回路を示す図である。
【図14】A/D変換のタイミングを示す図である。
【図15】画素電流を測定する画素をランダムに選択する状態を示す図である。
【図16】信号発生回路の構成例を示す図である。
【符号の説明】
【0051】
10 ソースドライバ、12 ゲートドライバ、14 画素部、20 PVDDライン制御回路、22,24 スイッチ、40 信号発生回路、41,42,43 OPアンプ、44 A/Dコンバータ、48 比較器。
【特許請求の範囲】
【請求項1】
マトリクス状に配置した画素に対し、画素データを水平方向に順次書き込み、表示を行うアクティブマトリクス型表示装置において、
水平ライン毎に配置され、対応する水平ラインの画素に電源を供給する水平電源ラインと、
各水平電源ラインを2つの電源のいずれかを選択して接続するスイッチと、
を備え、
1つの水平ラインの画素を1つ点灯して画素電流の測定を行い、このときに、点灯する画素の属する水平ラインの水平電源ラインは他の水平電源ラインとは異なる電源に接続する表示装置。
【請求項2】
請求項1に記載の表示装置において、
水平ライン毎に配置され、対応する水平ラインの画素への画素データの書き込み制御するゲート選択ラインを有し、
画素電流の測定はその水平ラインのゲート選択ラインがオンの時であって、画素への画素データの書き込みの前に測定用のデータを書き込んで行う表示装置。
【請求項3】
請求項1または2に記載の表示装置において、
画素電流の測定時は測定している画素の属する水平ライン以外の水平ラインの電源電圧を変更する表示装置。
【請求項4】
請求項1〜3のいずれか1つに記載の表示装置において、
画素電流の測定は、各水平ライン上のまだ測定を行っていない画素の中のランダムな位置の画素について順次行う表示装置。
【請求項5】
マトリクス状に配置した画素に対し画素データを書き込み、表示を行うアクティブマトリクス型表示装置の画素電流測定方法において、
画素の消灯時の画素電流のA/D変換出力値を監視し、その値がある範囲に入るようにA/D変換器の入力段にオフセット電圧を与えるようフィードバック制御を行いつつ、画素消灯時と画素点灯時のA/D変換出力値の差を計算して画素電流とする画素電流測定方法。
【請求項1】
マトリクス状に配置した画素に対し、画素データを水平方向に順次書き込み、表示を行うアクティブマトリクス型表示装置において、
水平ライン毎に配置され、対応する水平ラインの画素に電源を供給する水平電源ラインと、
各水平電源ラインを2つの電源のいずれかを選択して接続するスイッチと、
を備え、
1つの水平ラインの画素を1つ点灯して画素電流の測定を行い、このときに、点灯する画素の属する水平ラインの水平電源ラインは他の水平電源ラインとは異なる電源に接続する表示装置。
【請求項2】
請求項1に記載の表示装置において、
水平ライン毎に配置され、対応する水平ラインの画素への画素データの書き込み制御するゲート選択ラインを有し、
画素電流の測定はその水平ラインのゲート選択ラインがオンの時であって、画素への画素データの書き込みの前に測定用のデータを書き込んで行う表示装置。
【請求項3】
請求項1または2に記載の表示装置において、
画素電流の測定時は測定している画素の属する水平ライン以外の水平ラインの電源電圧を変更する表示装置。
【請求項4】
請求項1〜3のいずれか1つに記載の表示装置において、
画素電流の測定は、各水平ライン上のまだ測定を行っていない画素の中のランダムな位置の画素について順次行う表示装置。
【請求項5】
マトリクス状に配置した画素に対し画素データを書き込み、表示を行うアクティブマトリクス型表示装置の画素電流測定方法において、
画素の消灯時の画素電流のA/D変換出力値を監視し、その値がある範囲に入るようにA/D変換器の入力段にオフセット電圧を与えるようフィードバック制御を行いつつ、画素消灯時と画素点灯時のA/D変換出力値の差を計算して画素電流とする画素電流測定方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2009−151218(P2009−151218A)
【公開日】平成21年7月9日(2009.7.9)
【国際特許分類】
【出願番号】特願2007−330797(P2007−330797)
【出願日】平成19年12月21日(2007.12.21)
【出願人】(590000846)イーストマン コダック カンパニー (1,594)
【Fターム(参考)】
【公開日】平成21年7月9日(2009.7.9)
【国際特許分類】
【出願日】平成19年12月21日(2007.12.21)
【出願人】(590000846)イーストマン コダック カンパニー (1,594)
【Fターム(参考)】
[ Back to top ]